【０００１】
【発明の属する技術分野】
本発明は、半導体装置の実装方法に関する。
【０００２】
【従来の技術】
近年のパーソナルコンピュータや携帯型通信機器の小型化、高性能化の要求に伴い、それらに実装されるＣＰＵ（中央処理装置）、半導体メモリ、その他の半導体装置の小型化、高集積化の要求が高まっている。
【０００３】
半導体装置の高集積化に伴い、リードフレームを用いた半導体パッケージから、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型やＣＳＰ（Ｃｈｉｐ ＳｉｚｅＰａｃｋａｇｅ）型の半導体パッケージへの移行が急速に進展している。
【０００４】
これらの半導体パッケージは、接続端子を増やすことが容易であり、また、内部配線の引き回し経路も短くなるので高速化の面でも優れたものである。
【０００５】
図９は、半導体パッケージの構成の一例、および、この半導体パッケージの従来の回路基板上への実装方法を説明するための図（拡大縦断面図）である。
【０００６】
図９に示すように、この半導体パッケージ１０Ｚは、一方の面（図９中上面）に配線パターン４０Ｚが設けられたインターポーザー３０Ｚと、このインターポーザー３０Ｚを貫通して形成されたビア３３Ｚを介して、配線パターン４０Ｚの一部と電気的に接続され、インターポーザー３０Ｚの他方の面（図９中、下面）から突出するバンプ７０Ｚとを有している。
【０００７】
また、半導体パッケージ１０Ｚは、インターポーザー３０Ｚの上側に、配線パターン４０Ｚと電気的に接続された半導体チップ（図示せず）が設置されている。
【０００８】
従来、このような構成の半導体パッケージ７０Ｚと回路基板１Ｚとを電気的に接続する場合、次のようにして行われていた。
【０００９】
ここで、回路基板１Ｚは、配線パターン（図示せず）が形成された平板状の基体１１Ｚと、配線パターンに接続された複数の端子１２Ｚとを有している。
【００１０】
＜１＞ まず、回路基板１Ｚの端子１２Ｚ上にペースト２Ｚを供給する。
＜２＞ 次に、回路基板１Ｚ上に半導体パッケージ１０Ｚを搭載する（図９中上図）。
【００１１】
＜３＞ 次に、バンプ７０Ｚとペースト２Ｚとを溶融して、バンプ７０Ｚと端子１２Ｚとを接合する。このとき、バンプ７０Ｚとペースト２Ｚとが一体化して接合部７２Ｚが形成され、接合部７２Ｚと端子１２Ｚとが接合される（図９中下図）。
【００１２】
ところが、前記工程＜３＞において、溶融状態の接合部７２Ｚ内にボイド（気泡）７１Ｚが発生すると、このボイド７１Ｚは、溶融状態の接合部７２Ｚ内を上方に向かって移動し、その一部は接合部７２Ｚ外に抜け出るが、一部はさらに上方に向かって移動して、凹部であるビア３３Ｚに到達する。ビア３３Ｚに到達したボイド７１Ｚは、接合部７２Ｚ外に抜け出ることができず、接合部７２Ｚが硬化すると、その内部に残留する。
【００１３】
かかるボイド７１Ｚが接合部７２Ｚ内に残留すると、半導体パッケージ（半導体装置）１０Ｚと回路基板１Ｚとの接続不良の原因や、経時的劣化が進み易くなる原因等となるという問題がある。
【００１４】
【発明が解決しようとする課題】
本発明の目的は、半導体装置と回路基板との接合部内へのボイドの残留が防止される半導体装置の実装方法を提供することにある。
【００１５】
【課題を解決するための手段】
このような目的は、下記（１）〜（２０）の本発明により達成される。
【００１６】
（１） 一方の面に配線パターンが設けられた基板と、該基板を貫通して形成された貫通孔を介して、前記配線パターンの一部と電気的に接続され、前記基板の他方の面から突出する端子とを有する半導体装置を、回路基板に実装する半導体装置の実装方法であって、
前記回路基板の端子上に、導電性ペーストを供給する第１の工程と、
前記半導体装置の端子と、これに対応する前記回路基板の端子とを、前記導電性ペーストを介して接触するよう位置決めする第２の工程と、
前記半導体装置の前記一方の面を鉛直下方に向けた状態で、前記半導体装置の端子および前記導電性ペーストを溶融して、対応する前記端子同士を接合する第３の工程とを有することを特徴とする半導体装置の実装方法。
【００１７】
（２） 前記半導体装置および前記回路基板の姿勢を、前記第２の工程と前記第３の工程とで変化させる上記（１）に記載の半導体装置の実装方法。
【００１８】
（３） 前記半導体装置および前記回路基板の姿勢を、前記第２の工程と前記第３の工程とで反転させる上記（２）に記載の半導体装置の実装方法。
【００１９】
（４） 前記半導体装置の端子は、ろう材を主材料として構成されている上記（１）ないし（３）のいずれかに記載の半導体装置の実装方法。
【００２０】
（５） 前記導電性ペーストは、粒状のろう材とフラックスとを含む材料で構成されている上記（１）ないし（４）のいずれかに記載の半導体装置の実装方法。
【００２１】
（６） 前記ろう材は、半田または鉛フリー半田である上記（４）または（５）に記載の半導体装置の実装方法。
【００２２】
（７） 前記第３の工程は、前記回路基板を治具により支持した状態で行われる上記（１）ないし（６）のいずれかに記載の半導体装置の実装方法。
【００２３】
（８） 前記治具は、前記半導体装置を支持する支持部を有する上記（７）に記載の半導体装置の実装方法。
【００２４】
（９） 前記支持部は、熱伝導率の低い材料で構成されている上記（８）に記載の半導体装置の実装方法。
【００２５】
（１０） 前記半導体装置と前記回路基板とは、それらがほぼ平行となるよう支持される上記（８）または（９）に記載の半導体装置の実装方法。
【００２６】
（１１） 前記第３の工程に先立って、前記半導体装置と前記回路基板とを接着剤により固定する工程を有する上記（１）ないし（１０）のいずれかに記載の半導体装置の実装方法。
【００２７】
（１２） 前記接着剤は、熱硬化性のものである上記（１１）に記載の半導体装置の実装方法。
【００２８】
（１３） 前記接着剤は、２００℃以下の温度で、２０秒以内に硬化する性質を有するものである上記（１２）に記載の半導体装置の実装方法。
【００２９】
（１４） 前記半導体装置は、前記他方の面に設けられ、前記半導体装置と前記回路基板との電気的な接続に寄与しない偽端子を有する上記（１）ないし（１３）のいずれかに記載の半導体装置の実装方法。
【００３０】
（１５） 前記偽端子は、複数設けられている上記（１４）に記載の半導体装置の実装方法。
【００３１】
（１６） 複数の前記偽端子は、前記半導体装置の前記基板の外周部付近に設けられている上記（１５）に記載の半導体装置の実装方法。
【００３２】
（１７） 前記半導体装置の前記基板は、その平面視形状が四角形をなし、前記偽端子は、前記基板の少なくとも四隅に設けられている上記（１５）または（１６）に記載の半導体装置の実装方法。
【００３３】
（１８） 前記半導体装置において、前記偽端子と前記端子とは、ほぼ等しい組成の材料で構成されている上記（１４）ないし（１７）のいずれかに記載の半導体装置の実装方法。
【００３４】
（１９） 前記第２の工程に先立って、前記回路基板上の前記偽端子に対応する位置にペースト状の固定材を供給し、前記偽端子と前記固定材とを接触させることにより、前記第３の工程における前記回路基板による前記半導体装置の保持力を増大させる上記（１４）ないし（１８）のいずれかに記載の半導体装置の実装方法。
【００３５】
（２０） 前記第１の工程において、前記固定材として前記導電性ペーストを供給する上記（１９）に記載の半導体装置の実装方法。
【００３６】
【発明の実施の形態】
以下、本発明の半導体装置の実装方法の好適な実施形態について説明する。
【００３７】
まず、本発明の半導体装置の実装方法を説明する前に、本発明の半導体装置の実装方法により回路基板へ実装される半導体装置の一例について説明する。
【００３８】
図１は、半導体装置の一例を示す縦断面図である。
図１に示す半導体装置１０は、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型またはＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）型の半導体パッケージであり、半導体チップ２０と、インターポーザー（基板）３０と、配線パターン４０と、複数の導電性を有するバンプ（端子）７０とを有している。
【００３９】
インターポーザー３０は、絶縁基板であり、例えばポリイミド等の各種樹脂材料で構成されている。このインターポーザー３０の平面視形状は、通常、正方形、長方形等の四角形とされる。
【００４０】
インターポーザー３０の上面（一方の面）３１には、例えば銅等の導電性金属材料で構成される配線パターン４０が、所定形状で設けられている。
【００４１】
また、インターポーザー３０には、その厚さ方向に貫通して、複数のビア（スルーホール：貫通孔）３３が形成されている。
【００４２】
各バンプ７０は、それぞれ、各ビア３３を介して、一端（上端）が配線パターン４０の一部に電気的に接続され、他端（下端）は、インターポーザー３０の下面（他方の面）３２から突出している。
【００４３】
バンプ７０のインターポーザー３０から突出する部分は、ほぼ球形状（Ｂａｌｌ状）をなしている。
【００４４】
このバンプ７０は、ろう材を主材料として構成されているのが好ましい。これにより、バンプ７０と後述する回路基板１の端子１２とを、より容易に接合することができる。
【００４５】
ろう材の具体例としては、例えば、半田、鉛フリー半田、銀ろう、銅ろう、燐銅ろう、黄銅ろう、アルミろう、ニッケルろう等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。
【００４６】
これらの中でも、バンプ７０を構成するろう材としては、半田または鉛フリー半田が好適に用いられる。半田または鉛フリー半田は、導電性に優れかつ比較的低温で溶融する。また、半田または鉛フリー半田は、取り扱いが容易である。なお、鉛フリー半田とは、実質的に鉛を含まないか、または、鉛を含む場合でも、その含有量が極めて少ない半田のことを言う。このように、鉛フリー半田は、鉛を含有しないか、または、その含有量が極めて少ないものであるので、環境上有利である。
【００４７】
また、インターポーザー３０上には、配線パターン４０の一部を覆うように、例えばエポキシ系樹脂等の各種樹脂材料で構成される接合層６０が設けられ、この接合層６０を介して半導体チップ２０がインターポーザー３０上に設置されている。
【００４８】
この半導体チップ２０は、これが有する電極パッド２１と配線パターン４０のうち接合層６０で覆われていない部分が、導電性ワイヤー２２で電気的に接続されている。これにより、半導体チップ２０と各バンプ７０とが電気的に接続されている。
【００４９】
そして、インターポーザー３０の上面３１側に設けられた各部材は、例えばエポキシ系樹脂等の各種樹脂材料で構成されるモールド部５０により封止されている。
【００５０】
次に、本発明の半導体装置の実装方法について説明する。
＜第１実施形態＞
まず、本発明の半導体装置の実装方法の第１実施形態について説明する。
【００５１】
図２は、本発明の半導体装置の実装方法の第１実施形態を説明するための工程図（縦断面図）であり、図３は、工程［Ｓ３］（第３の工程）における状態の変化を拡大して示す図であり、図４は、工程［Ｓ３］（第３の工程）で使用される加熱炉の一例を示す概略図であり、図５は、工程［Ｓ３］（第３の工程）における加熱のパターンの一例を示す図である。
【００５２】
第１実施形態の半導体装置の実装方法は、導電性ペースト２を回路基板１上に供給する工程（第１の工程）と、半導体装置１０を回路基板１上に搭載する工程（第２の工程）と、半導体装置１０と回路基板１とを接合する工程（第３の工程）とを有している。
【００５３】
［Ｓ１］ 回路基板１上への導電性ペースト２の供給
回路基板１は、配線パターン（図示せず）が形成された平板状の基体１１と、配線パターンに接続された複数の端子１２とを有している。
【００５４】
まず、例えば印刷装置（図示せず）等を用いて、スキージＳで導電性ペースト２を掃くことで、メタルマスクＭの開口部により導電性ペースト２を端子１２に選択的に供給する。
【００５５】
この導電性ペースト２としては、種々のものを用いることができるが、粒状のろう材とフラックスとを含むものが好適である。
【００５６】
ろう材を含むことにより、後述する工程［３］において、前記バンプ７０と導電性ペースト２とを、より容易に一体化させて接合部７２を形成することができる。かかる観点からは、特に、粒状のろう材と、バンプ７０を構成するろう材とは同様のもの（ほぼ同一の組成のもの）を用いるのが好ましい。これにより、前記効果がより向上する。
【００５７】
一方、フラックスを含むことにより、端子１２の表面に形成された酸化膜を除去することができるとともに、端子１２の表面を活性化させることもできる。このため、バンプ７０と導電性ペースト２との溶融により形成される接合部７２と端子１２との、すなわち、バンプ７０と端子１２との電気的な接続（導通）を優れたものとすることができる。
【００５８】
導電性ペースト２中のフラックスの含有量は、特に限定されないが、５〜１５ｗｔ％程度であるのが好ましく、１０〜１２ｗｔ％程度であるのがより好ましい。フラックスの含有量を前記範囲とすることにより、酸化膜の除去能（除去効率）がより向上するとともに、端子１２の表面の活性化がより確実に生じるようになる。なお、フラックスの含有量が少なすぎると、前記効果が十分に得られない場合があり、一方、前記上限値を超えて多くしても、それ以上の前記効果の向上が期待できないばかりか、フラックスの種類等によっては、導電性ペースト２の粘度が極端に低下する場合がある。
【００５９】
導電性ペースト２は、比較的高粘度なものであるので、半導体装置１０のバンプ７０と、これに対応する回路基板１の端子１２とを、導電性ペースト２を介して位置決めした後、後述する工程［Ｓ３］において、インターポーザー３０の上面３１を鉛直下方に向けた場合でも、一定の時間、回路基板１から半導体装置１０が脱落するのを防止することができる。
【００６０】
［Ｓ２］ 回路基板１上への半導体装置１０の搭載
次に、半導体装置１０のバンプ７０と、これに対応する回路基板１の端子１２とを、導電性ペースト２を介して位置決めする。これにより、回路基板１上に半導体装置１０を搭載する。
【００６１】
なお、前記工程［Ｓ１］および［Ｓ２］において、必要に応じて、回路基板１上に半導体装置１０の他、任意の目的の半導体装置を搭載する。
【００６２】
［Ｓ３］ 半導体装置１０と回路基板１との接合
次に、半導体装置１０のインターポーザー３０の上面３１を鉛直下方に向けた状態で、回路基板１をパレット（治具）４に設置して、この状態で、以下に説明する本工程［Ｓ３］を行う。
【００６３】
すなわち、前記工程［Ｓ２］の状態から、半導体装置１０および回路基板１０を反転させて（半導体装置１０および回路基板１の姿勢を変えて）、本工程［Ｓ３］を行う。
【００６４】
本工程［Ｓ３］で用いられるパレット４には、回路基板１を支持する回路基板用支持部４１が一体的に形成されており、これにより、回路基板１がパレット４に支持される。
【００６５】
また、このパレット４は、半導体装置１０を支持する半導体装置用支持部４２を有している。これにより、半導体装置１０は、パレット４に支持され、本工程［Ｓ３］（特に、本加熱）を行っている間に、回路基板１から半導体装置１０が脱落するのを確実に防止することができる。
【００６６】
この半導体装置用支持部４２は、その高さが調整可能となっており、また、パレット４には、図示しないが、複数の半導体装置用支持部４２が設けられており、任意の半導体装置に対応が可能とされている。
【００６７】
回路基板用支持部４１および半導体装置用支持部４２の形状は、それぞれ、例えば、ピン状（棒状）、板状、ブロック状（塊状）等とすることができる。
【００６８】
また、パレット４および半導体装置用支持部４２は、それぞれ、熱伝導率の低い材料で構成されているのが好ましい。通常、本工程［Ｓ３］での加熱は、上方（図２中、上側）および／または側方（図２中、図面手前および紙面奥側）から行われるので、パレット４および半導体装置用支持部４２を、熱伝導率の低い材料で構成することにより、この際の熱が半導体装置用支持部４２およびパレット４を介して放熱されるのを抑制することができ、よって、本工程［Ｓ３］の時間の短縮に有利である。
【００６９】
また、このとき、半導体装置１０と回路基板１とは、それらがほぼ平行となるよう支持されるようにするのが好ましい。これにより、後述するバンプ７０と端子１２との接続の際に、形成される各接合部７２と各端子１２との接合状態を均一なものとすることができる。
【００７０】
そして、この状態で、パレット４を、例えば図４に示すような加熱炉５のベルト５１上に設置（載置）する（図２中、最下図参照）。
【００７１】
図４に示す加熱炉５は、コンベア型の加熱炉であり、金属製のベルト５１が、トンネル５２内に収納された加熱部５３の中を移動することにより、パレット４に設置された各部材をパレット４毎、加熱部５３内に移送することができる。
【００７２】
加熱部５３の内壁には、例えば、図示しないヒーターや赤外線照射装置等の加熱手段が設けられており、加熱部５３内の温度を調節することにより、半導体装置１０および回路基板１の加熱が可能となっている。
【００７３】
次に、このような加熱炉５を用いて、図５に示すような加熱パターンで、加熱処理を行う。
【００７４】
Ｉ：まず、加熱部５３に設けられた加熱手段を作動させ、加熱部５３内の温度が予め設定された所定温度±５℃の温度範囲内となるように安定させる。
ＩＩ：次いで、パレット４を載置したベルト５１を移動させることにより、パレット４を加熱部５３内に移送し、前述したろう材が溶融しない程度の温度で一定時間、予備加熱を行う。
【００７５】
この予備加熱を行うことにより、パレット４に設置された各部材の温度を均一にすることができる。
【００７６】
なお、パレット４および半導体装置用支持部４２は、いずれも、前述したように熱伝導率の低い材料で構成され、放熱が抑制されているので、パレット４に設置された各部材の加熱を効率よく行うことができる。
【００７７】
加熱時の昇温速度は、例えば、１００〜１２０℃／分程度とされる。
また、予備加熱における条件は、例えば、１５０〜１７０℃×１〜２分程度とされる。
【００７８】
ＩＩＩ：次いで、加熱部５３内の温度を上昇させ、前述したろう材が溶融する程度の温度で、一定時間、本加熱を行う。
【００７９】
このとき、加熱部５３内の温度の上昇にともない、図３に示すように、バンプ７０および導電性ペースト２は徐々に溶融し、一体化して、溶融状態の接合部７２が形成される。
【００８０】
また、このとき、バンプ７０および導電性ペースト２の溶融により、溶融状態の接合部７２内には、ボイド（気泡）７１が生じる。そして、このボイド７１は、上方（図３中、上側）に向かって移動するが、回路基板１側には、このボイド７１が捕捉される領域（凹部）が存在しないため、効率よく接合部７２から抜け出る。
【００８１】
この本加熱における条件は、例えば、２１０〜２５０℃×２０秒〜１分程度とされる。
【００８２】
ＩＶ：次いで、半導体装置１０および回路基板１の温度を徐々に低下させると、溶融状態の接合部７２は硬化して、各接合部７２と各端子１２とが接合される。すなわち、各バンプ７０と各端子１２とが接合される。なお、このとき、前述のようなことから、各接合部７２内にボイド７１が残留することが防止される。
【００８３】
＜第２実施形態＞
次に、本発明の半導体装置の実装方法の第２実施形態について説明する。
【００８４】
図６は、本発明の半導体装置の実装方法の第２実施形態を説明するための工程図（縦断面図）である。
【００８５】
以下、第２実施形態の半導体装置の実装方法について、前記第１実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
【００８６】
第２実施形態の半導体装置の実装方法は、前記工程［Ｓ２］と工程［Ｓ３］との間に、すなわち、前記工程［Ｓ３］に先立って、半導体装置１０と回路基板１とを接着剤により固定する工程［Ｓ２．５］を有しており、それ以外は、前記第１実施形態とほぼ同様である。
【００８７】
［Ｓ１］ 回路基板１上への導電性ペースト２の供給
前記実施形態１と同様にして行う。
【００８８】
［Ｓ２］ 回路基板１上への半導体装置１０の搭載
前記実施形態１と同様にして行う。
【００８９】
［Ｓ２．５］ 半導体装置１０と回路基板１との接着剤による固定
前記工程［Ｓ２］に続き、例えば分注装置（図示せず）等を用いて、ノズルＮから接着剤６を排出して、接着剤６を半導体基板１０と回路基板１との双方に接触するように、回路基板１の所定位置に供給する。
【００９０】
この接着剤６の供給位置は、特に限定されず、半導体装置１０の外周部を囲むようにしてもよいし、半導体装置１０を介して対向する少なくとも２箇所としてもよい。
【００９１】
このように半導体装置１０と回路基板１とを、次工程［Ｓ３］に先立って、接着剤６により固定しておくことにより、次工程［Ｓ３］を行っている間に、回路基板１から半導体装置１０が脱落するのを防止することができる。
【００９２】
このような接着剤は、次工程［Ｓ３］において硬化するもの、すなわち、熱硬化性のものであるのが好ましい。これにより、次工程［Ｓ３］を行っている間に、回路基板１から半導体装置１０が脱落するのをより確実に防止することができる。
【００９３】
かかる観点からは、接着剤としては、比較的低温で容易に固化するのもの、具体的には、２００℃以下の温度で、２０秒以内に（特に、５〜１５秒程度で）硬化する性質を有するものが好ましく、１５０〜１７０℃程度で、２０秒以内に（特に、５〜１５秒程度で）硬化する性質を有するものがより好ましい。次工程［Ｓ３］では、前述したような条件で、予備加熱および本加熱が行われるが、このような性質を有する接着剤は、本加熱に先立って硬化するので、前記効果がより顕著となる。
【００９４】
［Ｓ３］ 半導体装置１０と回路基板１との接合
前記第１実施形態と同様にして行う。
【００９５】
なお、本工程［Ｓ３］において、前記第１実施形態のパレット（治具）４を用いることもできるが、本実施形態では、半導体装置１０と回路基板１とが接着剤６により固定されているので、図６に示すように、半導体装置用支持部４２は省略されていてもよい。
【００９６】
このような第２実施形態の半導体装置の実装方法によっても、前記第１実施形態と同様の効果が得られる。
【００９７】
＜第３実施形態＞
次に、本発明の半導体装置の実装方法の第３実施形態について説明する。
【００９８】
図７は、本発明の半導体装置の実装方法の第３実施形態を説明するための工程図（縦断面図）であり、図８は、第３実施形態の半導体装置の実装方法に適用される半導体装置の一例を示す平面図である。
【００９９】
以下、第３実施形態の半導体装置の実装方法について、前記第１実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
【０１００】
第３実施形態の半導体装置の実装方法に適用される半導体装置１０は、インターポーザー３０の下面（他方の面）３２に、複数（図８の構成では４つ）のダミー端子（偽端子）Ｄが設けられている。
【０１０１】
これらのダミー端子Ｄは、いずれも、半導体装置１０と回路基板１との電気的な接続に寄与しない端子である。
【０１０２】
各ダミー端子Ｄは、図８に示すように、インターポーザー３０の外周部付近、特に、平面視形状が四角形（正方形または長方形）をなすインターポーザー３０の四隅に設けられている。
【０１０３】
また、ダミー端子Ｄとバンプ７０とは、ほぼ等しい組成の材料で構成されているのが好ましい。これにより、ダミー端子Ｄを半導体装置１０に設けるのに際し、部品点数の削減と製造コストの低減を図ることができる。
【０１０４】
このような構成の半導体装置１０を回路基板１に実装する場合に、第３実施形態の半導体装置の実装方法が適用される。
【０１０５】
［Ｓ１］ 回路基板１上への導電性ペースト２の供給
本実施形態では、図７に示すように、回路基板１の端子１２上に導電性ペースト２を供給するとともに、次工程［Ｓ２］において、各バンプ７０と各端子１２とを位置決めした際に、ダミー端子Ｄに対応する位置の回路基板１（基体１１）上に、ダミー端子Ｄの固定材として機能する導電性ペースト２を供給する。
【０１０６】
［Ｓ２］ 回路基板１上への半導体装置１０の搭載
次に、半導体装置１０のバンプ７０と、これに対応する回路基板１の端子１２とを、導電性ペースト２を介して位置決めする。これにより、回路基板１上に半導体装置１０を搭載する。
このとき、各ダミー端子Ｄも、導電性ペースト２に接触するようになる。
【０１０７】
本実施形態では、半導体装置１０と回路基板１とが、各バンプ７０および各ダミー端子Ｄと、導電性ペースト２との接触により、位置決めされる。このため、インターポーザー３０の上面３１を鉛直下方に向けた状態における回路基板１による半導体装置１０の保持力が増大する。これにより、次工程［Ｓ３］を行っている間に、回路基板１から半導体装置１０が脱落するのをより確実に防止することができる。
【０１０８】
また、本実施形態の半導体装置１０では、ダミー端子Ｄがインターポーザー３０の外周部付近に設けられていることにより、前記保持力がより向上する。
【０１０９】
特に、４つのダミー端子Ｄが、インターポーザー３０の四隅に設けられているので、半導体装置１０の周方向における前記保持力を均等にすることができ、その結果、前記効果がより効果的に発揮される。
【０１１０】
［Ｓ３］ 半導体装置１０と回路基板１との接合
前記第１実施形態と同様にして行う。
【０１１１】
なお、本工程［Ｓ３］において、前記第１実施形態のパレット（治具）４を用いることもできるが、本実施形態では、回路基板１による半導体装置１０の保持力が向上しているので、図７に示すように、半導体装置用支持部４２は省略されていてもよい。
【０１１２】
なお、本実施形態では、ダミー端子Ｄの固定材（ペースト状の固定材）として導電性ペースト２を用いたが、ペースト状の固定材としては、導電性ペースト２に代わり、例えば、前記第２実施形態で挙げたのと同様の接着剤を用いることもできる。
【０１１３】
この場合、前記工程［Ｓ２］に先立って、ペースト状の固定材を前述したような所定位置に供給するようにすればよい。なお、ペースト状の固定材として導電性ペースト２を用いれば、この固定材の供給を、工程［Ｓ１］において行うことができるので、工程数の増加とコストの増大とを防止することができる。
【０１１４】
また、ダミー端子Ｄも、ろう材を主材料として構成されるものに限らず、前記工程［Ｓ３］での加熱に耐え得るものであればよく、例えば、各種セラミックス材料、金属材料、プラスチック材料等を用いることができる。
【０１１５】
また、ダミー端子Ｄの設置数および設置位置も、前記のものに限定されず、例えば、１〜３つ、または、５つ以上であってもよい。なお、５つ以上のダミー端子Ｄを、平面視形状が四角形をなすインターポーザー３０に設ける場合には、少なくとも四隅に設けるようにするのが好ましい。これにより、回路基板１による半導体装置１０の保持力を好適なものとすることができる。
【０１１６】
このような第３実施形態の半導体装置の実装方法によっても、前記第１実施形態と同様の効果が得られる。
【０１１７】
以上のようにして、半導体装置１０を回路基板１に実装することにより、各接合部７２内にボイド７１が残留することが防止され、結果的に、半導体装置１０と回路基板１との接続不良や、経時的劣化の進行が防止される。
【０１１８】
以上、本発明の半導体装置の実装方法について、図示の実施形態に基づいて説明したが、本発明は、これらに限定されるものではない。
【０１１９】
例えば、本発明では、前記第１実施形態〜第３実施形態のうちの、任意の２以上を組み合わせることもできる。
【０１２０】
また、各前記実施形態では、第１の工程（前記工程［Ｓ１］）および第２の工程（前記工程［Ｓ２］）では、半導体装置の基板の一方の面および回路基板の端子を、鉛直上方に向けた状態で行われる場合を示したが、これに限定されず、必要に応じて、鉛直方向に対して所定角度傾斜させた状態で行うようにしてもよい。この場合においても、第３の工程（前記工程［Ｓ３］）では、半導体装置の基板の一方の面を鉛直下方に向けた状態で行われる。したがって、第２の工程と第３の工程とでは、半導体装置および回路基板の姿勢を変化させることになる。
【０１２１】
【発明の効果】
以上述べたように、本発明によれば、半導体装置と回路基板との接合部内へボイドが残留することが防止され、その結果、半導体装置と回路基板との接続不良や、経時的劣化の進行が防止される。
【図面の簡単な説明】
【図１】半導体装置の一例を示す縦断面図である。
【図２】本発明の半導体装置の実装方法の第１実施形態を説明するための工程図（縦断面図）である。
【図３】工程［Ｓ３］（第３の工程）における状態の変化を拡大して示す図である。
【図４】工程［Ｓ３］（第３の工程）で使用される加熱炉の一例を示す概略図である。
【図５】工程［Ｓ３］（第３の工程）における加熱のパターンの一例を示す図である。
【図６】本発明の半導体装置の実装方法の第２実施形態を説明するための工程図（縦断面図）である。
【図７】本発明の半導体装置の実装方法の第３実施形態を説明するための工程図（縦断面図）である。
【図８】第３実施形態の半導体装置の実装方法に適用される半導体装置の一例を示す平面図である。
【図９】半導体パッケージの構成の一例、および、この半導体パッケージの従来の回路基板上への実装方法を説明するための図（拡大縦断面図）である。
【符号の説明】
１‥‥回路基板 １１‥‥基体 １２‥‥端子 ２‥‥導電性ペースト ４‥‥パレット ４１‥‥回路基板用支持部 ４２‥‥半導体装置用支持部 ５‥‥加熱炉 ５１‥‥ベルト ５２‥‥トンネル ５３‥‥加熱部 ６‥‥接着剤
１０‥‥半導体装置 ２０‥‥半導体チップ ２１‥‥電極パッド ２２‥‥導電性ワイヤー ３０‥‥インターポーザー ３１‥‥上面 ３２‥‥下面 ３３‥‥ビア ４０‥‥配線パターン ５０‥‥モールド部 ６０‥‥接合層 ７０‥‥バンプ ７１‥‥ボイド ７２‥‥接合部 Ｄ‥‥ダミー端子 Ｓ・・・スキージ Ｍ・・・メタルマスク Ｎ・・・ノズル １Ｚ‥‥回路基板 １１Ｚ‥‥基体 １２Ｚ‥‥端子 ２Ｚ‥‥ペースト １０Ｚ‥‥半導体パッケージ ３０Ｚ‥‥インターポーザー ３３Ｚ‥‥ビア ４０Ｚ‥‥配線パターン ７０Ｚ‥‥バンプ ７１Ｚ‥‥ボイド ７２Ｚ‥‥接合部[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for mounting a semiconductor device.
[0002]
[Prior art]
With the recent demand for miniaturization and high performance of personal computers and portable communication devices, there is a demand for miniaturization and high integration of CPUs (central processing units), semiconductor memories, and other semiconductor devices mounted thereon. Is growing.
[0003]
With the increase in the degree of integration of semiconductor devices, the shift from a semiconductor package using a lead frame to a BGA (Ball Grid Array) type or CSP (Chip Size Package) type semiconductor package is rapidly progressing.
[0004]
These semiconductor packages are easy to increase the number of connection terminals, and are short in the route of the internal wiring, so that they are also excellent in terms of speeding up.
[0005]
FIG. 9 is a diagram (an enlarged vertical cross-sectional view) illustrating an example of the configuration of a semiconductor package and a method of mounting the semiconductor package on a conventional circuit board.
[0006]
As shown in FIG. 9, the semiconductor package 10Z includes an interposer 30Z having a wiring pattern 40Z provided on one surface (an upper surface in FIG. 9) and a via 33Z formed through the interposer 30Z. And a bump 70Z electrically connected to a part of the wiring pattern 40Z and protruding from the other surface (the lower surface in FIG. 9) of the interposer 30Z.
[0007]
In the semiconductor package 10Z, a semiconductor chip (not shown) electrically connected to the wiring pattern 40Z is provided above the interposer 30Z.
[0008]
Conventionally, when the semiconductor package 70Z having such a configuration is electrically connected to the circuit board 1Z, it has been performed as follows.
[0009]
Here, the circuit board 1Z has a flat base 11Z on which a wiring pattern (not shown) is formed, and a plurality of terminals 12Z connected to the wiring pattern.
[0010]
<1> First, paste 2Z is supplied onto terminals 12Z of circuit board 1Z.
<2> Next, the semiconductor package 10Z is mounted on the circuit board 1Z (upper view in FIG. 9).
[0011]
<3> Next, the bump 70Z and the paste 12Z are melted, and the bump 70Z and the terminal 12Z are joined. At this time, the bonding portion 72Z is formed by integrating the bump 70Z and the paste 2Z, and the bonding portion 72Z and the terminal 12Z are bonded (lower view in FIG. 9).
[0012]
However, when a void (bubble) 71Z is generated in the joined portion 72Z in the molten state in the step <3>, the void 71Z moves upward in the joined portion 72Z in the molten state, and a part of the void 71Z moves. Although it escapes outside the joint portion 72Z, a part moves further upward and reaches the via 33Z which is a concave portion. The void 71Z that has reached the via 33Z cannot escape out of the joint 72Z, and remains inside the joint 72Z when it hardens.
[0013]
If such voids 71Z remain in the joints 72Z, there is a problem that they may cause poor connection between the semiconductor package (semiconductor device) 10Z and the circuit board 1Z, or cause deterioration over time to occur.
[0014]
[Problems to be solved by the invention]
An object of the present invention is to provide a method of mounting a semiconductor device in which voids are prevented from remaining in a joint between a semiconductor device and a circuit board.
[0015]
[Means for Solving the Problems]
Such an object is achieved by the present invention described in the following (1) to (20).
[0016]
(1) A substrate having a wiring pattern provided on one surface and a part of the wiring pattern electrically connected to a part of the wiring pattern through a through hole formed through the substrate, and the other surface of the substrate is provided. A method of mounting a semiconductor device having a terminal protruding from a
A first step of supplying a conductive paste on the terminal of the circuit board;
A second step of positioning the terminals of the semiconductor device and the corresponding terminals of the circuit board so as to be in contact with each other via the conductive paste;
A third step of melting the terminals of the semiconductor device and the conductive paste and joining the corresponding terminals together with the one surface of the semiconductor device facing vertically downward. Semiconductor device mounting method.
[0017]
(2) The method of mounting a semiconductor device according to (1), wherein the postures of the semiconductor device and the circuit board are changed between the second step and the third step.
[0018]
(3) The method of mounting a semiconductor device according to (2), wherein the postures of the semiconductor device and the circuit board are reversed in the second step and the third step.
[0019]
(4) The method of mounting a semiconductor device according to any one of (1) to (3), wherein the terminals of the semiconductor device are mainly made of a brazing material.
[0020]
(5) The method of mounting a semiconductor device according to any one of (1) to (4), wherein the conductive paste is made of a material containing a particulate brazing material and a flux.
[0021]
(6) The method of mounting a semiconductor device according to (4) or (5), wherein the brazing material is solder or lead-free solder.
[0022]
(7) The method of mounting a semiconductor device according to any one of (1) to (6), wherein the third step is performed while the circuit board is supported by a jig.
[0023]
(8) The method of mounting a semiconductor device according to (7), wherein the jig has a support portion that supports the semiconductor device.
[0024]
(9) The mounting method of the semiconductor device according to (8), wherein the support portion is made of a material having low thermal conductivity.
[0025]
(10) The method of mounting a semiconductor device according to (8) or (9), wherein the semiconductor device and the circuit board are supported so that they are substantially parallel to each other.
[0026]
(11) The method of mounting a semiconductor device according to any one of (1) to (10), further comprising a step of fixing the semiconductor device and the circuit board with an adhesive before the third step.
[0027]
(12) The method of mounting a semiconductor device according to (11), wherein the adhesive is a thermosetting adhesive.
[0028]
(13) The method of mounting a semiconductor device according to the above (12), wherein the adhesive has a property of curing within 20 seconds at a temperature of 200 ° C. or less.
[0029]
(14) The semiconductor device according to any one of (1) to (13), wherein the semiconductor device has a pseudo terminal provided on the other surface and not contributing to electrical connection between the semiconductor device and the circuit board. A method for mounting a semiconductor device.
[0030]
(15) The method of mounting a semiconductor device according to (14), wherein a plurality of the false terminals are provided.
[0031]
(16) The method of mounting a semiconductor device according to (15), wherein the plurality of false terminals are provided near an outer peripheral portion of the substrate of the semiconductor device.
[0032]
(17) The mounting of the semiconductor device according to (15) or (16), wherein the substrate of the semiconductor device has a quadrangular shape in plan view, and the pseudo terminals are provided at at least four corners of the substrate. Method.
[0033]
(18) The method of mounting a semiconductor device according to any one of (14) to (17), wherein in the semiconductor device, the pseudo terminal and the terminal are formed of materials having substantially the same composition.
[0034]
(19) Prior to the second step, a paste-like fixing material is supplied to a position corresponding to the pseudo terminal on the circuit board, and the pseudo terminal and the fixing material are brought into contact with each other, whereby The method of mounting a semiconductor device according to any one of the above (14) to (18), wherein the holding force of the semiconductor device by the circuit board in the step 3 is increased.
[0035]
(20) The method of mounting a semiconductor device according to (19), wherein in the first step, the conductive paste is supplied as the fixing material.
[0036]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, a preferred embodiment of a semiconductor device mounting method according to the present invention will be described.
[0037]
First, before describing the method of mounting a semiconductor device of the present invention, an example of a semiconductor device mounted on a circuit board by the method of mounting a semiconductor device of the present invention will be described.
[0038]
FIG. 1 is a longitudinal sectional view illustrating an example of a semiconductor device.
The semiconductor device 10 illustrated in FIG. 1 is a BGA (Ball Grid Array) type or CSP (Chip Size Package) type semiconductor package, and includes a semiconductor chip 20, an interposer (substrate) 30, a wiring pattern 40, and a plurality of And a bump (terminal) 70 having conductivity.
[0039]
The interposer 30 is an insulating substrate, and is made of, for example, various resin materials such as polyimide. The shape of the interposer 30 in plan view is generally a square such as a square or a rectangle.
[0040]
On an upper surface (one surface) 31 of the interposer 30, a wiring pattern 40 made of a conductive metal material such as copper is provided in a predetermined shape.
[0041]
The interposer 30 has a plurality of vias (through holes: through holes) 33 formed therethrough in the thickness direction.
[0042]
One end (upper end) of each bump 70 is electrically connected to a part of the wiring pattern 40 via each via 33, and the other end (lower end) is a lower surface (the other surface) 32 of the interposer 30. Projecting from
[0043]
The portion of the bump 70 protruding from the interposer 30 has a substantially spherical shape (Ball shape).
[0044]
The bump 70 is preferably made of a brazing material as a main material. Thereby, the bumps 70 and the terminals 12 of the circuit board 1 described later can be more easily joined.
[0045]
Specific examples of the brazing material include, for example, solder, lead-free solder, silver brazing, copper brazing, phosphor brass brazing, brass brazing, aluminum brazing, nickel brazing, and the like, and one or more of these are used. They can be used in combination.
[0046]
Among these, solder or lead-free solder is preferably used as the brazing material constituting the bump 70. Solder or lead-free solder has excellent conductivity and melts at a relatively low temperature. Further, solder or lead-free solder is easy to handle. Note that the lead-free solder refers to a solder that does not substantially contain lead or has a very small amount of lead even if it contains lead. As described above, since the lead-free solder does not contain lead or has a very small content, it is environmentally advantageous.
[0047]
Further, on the interposer 30, a bonding layer 60 made of various resin materials such as an epoxy resin is provided so as to cover a part of the wiring pattern 40. Are installed on the interposer 30.
[0048]
In the semiconductor chip 20, a portion of the wiring pattern 40, which is not covered with the bonding layer 60, is electrically connected to the electrode pad 21 of the semiconductor chip 20 by the conductive wire 22. Thus, the semiconductor chip 20 and each bump 70 are electrically connected.
[0049]
Each member provided on the upper surface 31 side of the interposer 30 is sealed by a mold part 50 made of various resin materials such as an epoxy resin.
[0050]
Next, a method for mounting the semiconductor device of the present invention will be described.
<First embodiment>
First, a first embodiment of a method for mounting a semiconductor device according to the present invention will be described.
[0051]
FIG. 2 is a process diagram (longitudinal sectional view) for explaining the first embodiment of the semiconductor device mounting method of the present invention, and FIG. FIG. 4 is a schematic view showing an example of a heating furnace used in step [S3] (third step), and FIG. 5 is a schematic view showing step [S3] (third step). It is a figure which shows an example of the heating pattern in a process).
[0052]
The method of mounting the semiconductor device according to the first embodiment includes a step of supplying the conductive paste 2 onto the circuit board 1 (first step) and a step of mounting the semiconductor device 10 on the circuit board 1 (second step). ) And a step of joining the semiconductor device 10 and the circuit board 1 (third step).
[0053]
[S1] Supply of conductive paste 2 onto circuit board 1
The circuit board 1 has a flat substrate 11 on which a wiring pattern (not shown) is formed, and a plurality of terminals 12 connected to the wiring pattern.
[0054]
First, the conductive paste 2 is selectively supplied to the terminal 12 through the opening of the metal mask M by sweeping the conductive paste 2 with a squeegee S using, for example, a printing device (not shown).
[0055]
As the conductive paste 2, various pastes can be used, but a paste containing a particulate brazing material and a flux is preferable.
[0056]
By including the brazing material, the bonding portion 72 can be formed by integrating the bump 70 and the conductive paste 2 more easily in a step [3] described later. From such a viewpoint, it is particularly preferable to use the same brazing material (having substantially the same composition) as the brazing material constituting the bump 70. Thereby, the effect is further improved.
[0057]
On the other hand, by including the flux, the oxide film formed on the surface of the terminal 12 can be removed, and the surface of the terminal 12 can be activated. Therefore, the electrical connection (continuity) between the bonding portion 72 formed by melting the bump 70 and the conductive paste 2 and the terminal 12, that is, the electrical connection (continuity) between the bump 70 and the terminal 12 is improved. it can.
[0058]
The content of the flux in the conductive paste 2 is not particularly limited, but is preferably about 5 to 15% by weight, and more preferably about 10 to 12% by weight. By setting the content of the flux within the above range, the ability to remove the oxide film (removal efficiency) is further improved, and the surface of the terminal 12 is more reliably activated. If the content of the flux is too small, the above effect may not be sufficiently obtained.On the other hand, even if the content exceeds the upper limit, further improvement of the effect cannot be expected, and In some cases, the viscosity of the conductive paste 2 may be extremely reduced.
[0059]
Since the conductive paste 2 has a relatively high viscosity, the bumps 70 of the semiconductor device 10 and the corresponding terminals 12 of the circuit board 1 are positioned via the conductive paste 2 and will be described later. In the step [S3], even when the upper surface 31 of the interposer 30 is directed vertically downward, it is possible to prevent the semiconductor device 10 from dropping off the circuit board 1 for a certain time.
[0060]
[S2] Mounting of the semiconductor device 10 on the circuit board 1
Next, the bumps 70 of the semiconductor device 10 and the corresponding terminals 12 of the circuit board 1 are positioned via the conductive paste 2. Thus, the semiconductor device 10 is mounted on the circuit board 1.
[0061]
In the steps [S1] and [S2], an optional semiconductor device other than the semiconductor device 10 is mounted on the circuit board 1 as necessary.
[0062]
[S3] Joining of the semiconductor device 10 and the circuit board 1
Next, the circuit board 1 is placed on the pallet (jig) 4 with the upper surface 31 of the interposer 30 of the semiconductor device 10 facing vertically downward, and in this state, the present step [S3] described below. I do.
[0063]
That is, from the state of the step [S2], the semiconductor device 10 and the circuit board 10 are reversed (the postures of the semiconductor device 10 and the circuit board 1 are changed), and this step [S3] is performed.
[0064]
The pallet 4 used in this step [S3] is integrally formed with a circuit board supporting portion 41 for supporting the circuit board 1, whereby the circuit board 1 is supported by the pallet 4.
[0065]
The pallet 4 has a semiconductor device supporting portion 42 that supports the semiconductor device 10. Thus, the semiconductor device 10 is supported by the pallet 4 and reliably prevents the semiconductor device 10 from falling off from the circuit board 1 during the present step [S3] (especially, main heating). it can.
[0066]
The height of the semiconductor device supporting portion 42 is adjustable, and a plurality of semiconductor device supporting portions 42 are provided on the pallet 4 (not shown). It is possible to respond.
[0067]
The shape of the circuit board support portion 41 and the semiconductor device support portion 42 may be, for example, a pin shape (rod shape), a plate shape, a block shape (lump shape), or the like.
[0068]
It is preferable that the pallet 4 and the semiconductor device supporting portion 42 are each made of a material having low thermal conductivity. Usually, the heating in this step [S3] is performed from above (upper side in FIG. 2) and / or sideways (in FIG. 2, nearer to the drawing and farther from the paper), so that the pallet 4 and the semiconductor device support section By forming the material 42 from a material having a low thermal conductivity, the heat at this time can be suppressed from being dissipated through the semiconductor device support portion 42 and the pallet 4, and thus, the present step [S 3] This is advantageous for shortening the time.
[0069]
At this time, it is preferable that the semiconductor device 10 and the circuit board 1 are supported so that they are substantially parallel to each other. Thereby, when connecting the bumps 70 and the terminals 12, which will be described later, it is possible to make the bonding state between the respective bonding portions 72 and the respective terminals 12 uniform.
[0070]
Then, in this state, the pallet 4 is set (placed) on, for example, a belt 51 of the heating furnace 5 as shown in FIG. 4 (see the lowermost diagram in FIG. 2).
[0071]
The heating furnace 5 shown in FIG. 4 is a conveyor-type heating furnace, in which a metal belt 51 moves in a heating unit 53 housed in a tunnel 52, so that each member set on the pallet 4 is moved. Can be transferred into the heating unit 53 for each pallet 4.
[0072]
The inner wall of the heating unit 53 is provided with heating means such as a heater and an infrared irradiation device (not shown), and the semiconductor device 10 and the circuit board 1 can be heated by adjusting the temperature in the heating unit 53. It has become.
[0073]
Next, using such a heating furnace 5, a heating process is performed in a heating pattern as shown in FIG.
[0074]
I: First, the heating means provided in the heating unit 53 is operated to stabilize the temperature in the heating unit 53 so as to be within a preset temperature range of ± 5 ° C.
II: Next, the pallet 4 is transferred into the heating unit 53 by moving the belt 51 on which the pallet 4 is placed, and preheating is performed for a certain time at a temperature at which the brazing material does not melt.
[0075]
By performing this preheating, the temperature of each member installed on the pallet 4 can be made uniform.
[0076]
Since the pallet 4 and the semiconductor device supporting portion 42 are both made of a material having a low thermal conductivity and the heat radiation is suppressed as described above, the heating of each member installed on the pallet 4 is efficient. Can do well.
[0077]
The heating rate during heating is, for example, about 100 to 120 ° C./min.
The conditions for the preliminary heating are, for example, about 150 to 170 ° C. × about 1 to 2 minutes.
[0078]
III: Next, the temperature inside the heating unit 53 is increased, and the main heating is performed at a temperature at which the brazing material is melted for a certain period of time.
[0079]
At this time, as the temperature in the heating section 53 rises, as shown in FIG. 3, the bump 70 and the conductive paste 2 are gradually melted and integrated to form the joined portion 72 in a molten state.
[0080]
In addition, at this time, voids (bubbles) 71 are generated in the bonding portion 72 in a molten state due to the melting of the bump 70 and the conductive paste 2. The void 71 moves upward (upward in FIG. 3), but since there is no region (recess) in which the void 71 is captured on the circuit board 1 side, the bonding portion 72 is efficiently provided. Get out of.
[0081]
The conditions for the main heating are, for example, about 210 to 250 ° C. × 20 seconds to 1 minute.
[0082]
IV: Next, when the temperature of the semiconductor device 10 and the circuit board 1 is gradually lowered, the bonding portion 72 in a molten state is hardened, and the bonding portion 72 and each terminal 12 are bonded. That is, each bump 70 and each terminal 12 are joined. Note that, at this time, the voids 71 are prevented from remaining in the respective joint portions 72 because of the above.
[0083]
<Second embodiment>
Next, a second embodiment of the semiconductor device mounting method of the present invention will be described.
[0084]
FIG. 6 is a process drawing (longitudinal sectional view) for explaining a second embodiment of the semiconductor device mounting method of the present invention.
[0085]
Hereinafter, a method of mounting the semiconductor device according to the second embodiment will be described focusing on differences from the first embodiment, and description of similar items will be omitted.
[0086]
The method for mounting a semiconductor device according to the second embodiment includes a step of bonding the semiconductor device 10 and the circuit board 1 with an adhesive between the step [S2] and the step [S3], that is, prior to the step [S3]. There is a fixing step [S2.5], and other than that is almost the same as the first embodiment.
[0087]
[S1] Supply of conductive paste 2 onto circuit board 1
This is performed in the same manner as in the first embodiment.
[0088]
[S2] Mounting of the semiconductor device 10 on the circuit board 1
This is performed in the same manner as in the first embodiment.
[0089]
[S2.5] Fixing the semiconductor device 10 and the circuit board 1 with an adhesive
Subsequent to the step [S2], the adhesive 6 is discharged from the nozzle N using, for example, a dispensing device (not shown), and the adhesive 6 comes into contact with both the semiconductor substrate 10 and the circuit board 1. Thus, the power is supplied to a predetermined position on the circuit board 1.
[0090]
The supply position of the adhesive 6 is not particularly limited, and may be such that it surrounds the outer peripheral portion of the semiconductor device 10, or may be at least two positions opposed to each other via the semiconductor device 10.
[0091]
By fixing the semiconductor device 10 and the circuit board 1 with the adhesive 6 before the next step [S3], the semiconductor device 10 and the circuit board 1 are separated from the circuit board 1 during the next step [S3]. The device 10 can be prevented from falling off.
[0092]
It is preferable that such an adhesive be cured in the next step [S3], that is, a thermosetting adhesive. This makes it possible to more reliably prevent the semiconductor device 10 from falling off from the circuit board 1 during the next step [S3].
[0093]
From this point of view, the adhesive is one that easily solidifies at a relatively low temperature, specifically, a property that cures at a temperature of 200 ° C. or less within 20 seconds (particularly, about 5 to 15 seconds). The one having a property of curing at about 150 to 170 ° C. within 20 seconds (particularly within about 5 to 15 seconds) is more preferable. In the next step [S3], preheating and main heating are performed under the conditions described above. However, since the adhesive having such properties is cured prior to main heating, the above-described effect is more remarkable. .
[0094]
[S3] Joining of the semiconductor device 10 and the circuit board 1
This is performed in the same manner as in the first embodiment.
[0095]
In this step [S3], the pallet (jig) 4 of the first embodiment can be used, but in this embodiment, the semiconductor device 10 and the circuit board 1 are fixed by the adhesive 6. Therefore, as shown in FIG. 6, the semiconductor device supporting portion 42 may be omitted.
[0096]
The same effect as in the first embodiment can be obtained by the method for mounting the semiconductor device of the second embodiment.
[0097]
<Third embodiment>
Next, a third embodiment of the semiconductor device mounting method of the present invention will be described.
[0098]
FIG. 7 is a process diagram (longitudinal sectional view) for explaining a third embodiment of the semiconductor device mounting method of the present invention, and FIG. 8 is applied to the semiconductor device mounting method of the third embodiment. FIG. 3 is a plan view illustrating an example of a semiconductor device.
[0099]
Hereinafter, a method of mounting the semiconductor device according to the third embodiment will be described focusing on differences from the first embodiment, and description of the same items will be omitted.
[0100]
The semiconductor device 10 applied to the semiconductor device mounting method of the third embodiment includes a plurality (four in the configuration of FIG. 8) of dummy terminals (fake terminals) D on the lower surface (the other surface) 32 of the interposer 30. Is provided.
[0101]
These dummy terminals D are terminals that do not contribute to the electrical connection between the semiconductor device 10 and the circuit board 1.
[0102]
As shown in FIG. 8, each dummy terminal D is provided near the outer peripheral portion of the interposer 30, particularly at the four corners of the interposer 30 having a quadrangular (square or rectangular) planar shape.
[0103]
Further, it is preferable that the dummy terminal D and the bump 70 are made of materials having substantially the same composition. Thereby, when providing the dummy terminal D in the semiconductor device 10, the number of components and the manufacturing cost can be reduced.
[0104]
When the semiconductor device 10 having such a configuration is mounted on the circuit board 1, the semiconductor device mounting method of the third embodiment is applied.
[0105]
[S1] Supply of conductive paste 2 onto circuit board 1
In the present embodiment, as shown in FIG. 7, the conductive paste 2 is supplied onto the terminals 12 of the circuit board 1, and when the bumps 70 and the terminals 12 are positioned in the next step [S2], The conductive paste 2 that functions as a fixing material for the dummy terminal D is supplied onto the circuit board 1 (base 11) at a position corresponding to the dummy terminal D.
[0106]
[S2] Mounting of the semiconductor device 10 on the circuit board 1
Next, the bumps 70 of the semiconductor device 10 and the corresponding terminals 12 of the circuit board 1 are positioned via the conductive paste 2. Thus, the semiconductor device 10 is mounted on the circuit board 1.
At this time, each dummy terminal D comes into contact with the conductive paste 2.
[0107]
In the present embodiment, the semiconductor device 10 and the circuit board 1 are positioned by contact between each bump 70 and each dummy terminal D and the conductive paste 2. For this reason, the holding force of the semiconductor device 10 by the circuit board 1 in a state where the upper surface 31 of the interposer 30 is directed vertically downward increases. This makes it possible to more reliably prevent the semiconductor device 10 from falling off from the circuit board 1 during the next step [S3].
[0108]
Further, in the semiconductor device 10 of the present embodiment, since the dummy terminal D is provided near the outer peripheral portion of the interposer 30, the holding force is further improved.
[0109]
In particular, since the four dummy terminals D are provided at the four corners of the interposer 30, the holding force in the circumferential direction of the semiconductor device 10 can be equalized, and as a result, the effect is more effectively exhibited. Is done.
[0110]
[S3] Joining of the semiconductor device 10 and the circuit board 1
This is performed in the same manner as in the first embodiment.
[0111]
In this step [S3], the pallet (jig) 4 of the first embodiment may be used. However, in this embodiment, the holding force of the semiconductor device 10 by the circuit board 1 is improved. As shown in FIG. 7, the semiconductor device support portion 42 may be omitted.
[0112]
In the present embodiment, the conductive paste 2 is used as a fixing material (paste-like fixing material) for the dummy terminal D. However, as the paste-like fixing material, for example, the second paste may be used instead of the conductive paste 2. The same adhesive as that described in the embodiment can be used.
[0113]
In this case, prior to the step [S2], the paste-like fixing material may be supplied to the predetermined position as described above. If the conductive paste 2 is used as the paste-like fixing material, the supply of the fixing material can be performed in the step [S1], so that an increase in the number of steps and an increase in cost can be prevented.
[0114]
Also, the dummy terminal D is not limited to the one composed mainly of brazing material, but may be any one that can withstand the heating in the step [S3]. For example, various ceramic materials, metal materials, plastic materials, etc. Can be used.
[0115]
Also, the number and positions of the dummy terminals D are not limited to those described above, and may be, for example, 1 to 3, or 5 or more. When five or more dummy terminals D are provided on the interposer 30 having a quadrangular shape in plan view, it is preferable to provide them at least at four corners. Thereby, the holding force of the semiconductor device 10 by the circuit board 1 can be made favorable.
[0116]
The same effects as those of the first embodiment can be obtained by the semiconductor device mounting method of the third embodiment.
[0117]
By mounting the semiconductor device 10 on the circuit board 1 as described above, it is possible to prevent the voids 71 from remaining in the respective joints 72, and as a result, a connection failure between the semiconductor device 10 and the circuit board 1 Also, the progress of deterioration with time is prevented.
[0118]
As described above, the semiconductor device mounting method of the present invention has been described based on the illustrated embodiments, but the present invention is not limited to these embodiments.
[0119]
For example, in the present invention, any two or more of the first to third embodiments can be combined.
[0120]
In each of the above embodiments, in the first step (the step [S1]) and the second step (the step [S2]), one surface of the substrate of the semiconductor device and the terminal of the circuit board are vertically Although the case in which the operation is performed in the direction toward is described above, the present invention is not limited to this, and the operation may be performed in a state where the device is inclined at a predetermined angle with respect to the vertical direction as necessary. Also in this case, the third step (the step [S3]) is performed with one surface of the substrate of the semiconductor device directed vertically downward. Therefore, the postures of the semiconductor device and the circuit board are changed between the second step and the third step.
[0121]
【The invention's effect】
As described above, according to the present invention, it is possible to prevent voids from remaining in the joint between the semiconductor device and the circuit board, and as a result, poor connection between the semiconductor device and the circuit board and progress of deterioration over time Is prevented.
[Brief description of the drawings]
FIG. 1 is a longitudinal sectional view illustrating an example of a semiconductor device.
FIG. 2 is a process diagram (longitudinal sectional view) for describing a first embodiment of a semiconductor device mounting method according to the present invention.
FIG. 3 is an enlarged view showing a state change in a step [S3] (third step).
FIG. 4 is a schematic view showing an example of a heating furnace used in a step [S3] (third step).
FIG. 5 is a diagram showing an example of a heating pattern in a step [S3] (third step).
FIG. 6 is a process drawing (longitudinal sectional view) for explaining a second embodiment of the semiconductor device mounting method of the present invention.
FIG. 7 is a process drawing (longitudinal sectional view) for describing a third embodiment of the semiconductor device mounting method of the present invention.
FIG. 8 is a plan view illustrating an example of a semiconductor device applied to a semiconductor device mounting method according to a third embodiment.
FIG. 9 is a diagram (enlarged longitudinal sectional view) illustrating an example of the configuration of a semiconductor package and a conventional method of mounting the semiconductor package on a circuit board.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 {Circuit board 11} Substrate 12} Terminal 2} Conductive paste 4} Pallet 41 {Circuit board support part 42} Semiconductor device support part 5} Heating furnace 51 {Belt 52} ‥ Tunnel 53 ‥‥ Heating section 6 ‥‥ Adhesive
Reference Signs List 10 semiconductor device 20 semiconductor chip 21 electrode pad 22 conductive wire 30 interposer 31 upper surface 32 lower surface 33 via 40 wiring pattern 50 mold part 60 {Joining layer 70} Bump 71} Void 72} Junction D {Dummy terminal S ... Squeegee M ... Metal mask N ... Nozzle 1Z} Circuit board 11Z {Base 12Z} Terminal 2Z paste 10Z semiconductor package 30Z interposer 33Z via 40Z wiring pattern 70Z bump 71Z void 72Z junction
