JP2003527652A - ロックの開始と終了を要求するためのバスコマンドコードポイントの使用の最小化 - Google Patents

Abstract

(57)【要約】 ロックを設定し解除するための、つまりロックトグルのためのトグルコマンドを用いるためのシステムおよび方法である。例示的なコンピュータシステムでは、１つまたは２つ以上のプロセッサ（１１０Ａ；１１０Ｂ）の各々がバスブリッジ（１３０）に結合される。ロックトグルコマンドが用いられ、ロック要求とアンロック要求との両方を、プロセッサ（１１０Ａ）からシステムコヒーレンシィポイント、たとえばバスブリッジ（１３０）へと伝送する。システムコヒーレンシィポイントは、ロックが確立または解除されたとき、肯定応答する。ロックがアクティブな間は、他のプロセッサは、少なくともそれに対してロックが開始されたメモリ場所にアクセスすることが禁じられる。このようにして、ロックはシステムコヒーレンシィポイントで確立され、それは有利なことには、非共有バスシステム内のロッキング機能を可能にするであろう。ロックトグルコマンドの使用によって、有利なことには、単一のコマンドコードポイントの使用が可能となり、他のポイントを他の用途に利用できるようになる。

Description

【発明の詳細な説明】

【０００１】

【技術分野】

この発明は、通信インターフェイス、より具体的にはロック状態の開始または
終了のいずれかを要求するためのロックトグルコマンドに関する。

【０００２】

【背景技術】

コンピュータシステムでは、特に、メモリまたはＩ／Ｏ（入力／出力）スペー
スに、並行にアクセスしてもよい多数のプロセッサを含むコンピュータシステム
では、メモリへのアトミックアクセスが他のシステムデバイスによって割り込ま
れないことを保証するあるメカニズムが必要とされる。たとえば、メモリに基づ
く変数の場合などでは、第１のシステムデバイスが、メモリ内のある場所から読
出し、その同じメモリ場所に新しい値を書込もうとするであろう。第１のシステ
ムデバイスがメモリ場所でのオペレーションを終了する前に、同じメモリ場所に
、第２のシステムデバイスが読出または書込をすることができないようにシステ
ムを「ロック」するあるメカニズムが必要とされている。一般に、ロックオペレ
ーションは、所与のデバイスから所与のメモリ場所または範囲への１つまたは２
つ以上の読出サイクルとそれに続く１つまたは２つ以上の書込サイクルのシーケ
ンスであると定義することができる。ロックオペレーションを含むそのシーケン
スの間、他のデバイスは１つも、少なくとも所与のメモリ場所にアクセスしない
。

【０００３】 ｘ８６プロセッサでは、ＬＯＣＫプレフィックスを用いるある命令にロッキン
グ機能が設けられている。ある他の命令は、メモリの読出および書込がロックさ
れることを暗に指定する。ロックオペレーションはまた、ページ表更新およびイ
ンタラプトアクノレッジサイクルをも含んでもよいことが注目される。ｘ８６ハ
ードウェアでは、ロッキングは伝統的にｘ８６プロセッサ上のＬＯＣＫ♯ピンを
通して実現されてきた。ロックオペレーションを行なうプロセッサは、ロックオ
ペレーションを含む、読出および書込シーケンスの間、ＬＯＣＫ♯ピンをアサー
トする。ｘ８６プロセッサは一般に、プロセッサのメモリへのアクセスが単一の
共有プロセッサバスを通して提供されるコンピュータシステム内に設計されてき
たため、ＬＯＣＫ♯ピンアサーションを用いて共有バスリソースをロッキングプ
ロセッサ専用にすることができる。共有バスがロックされている間、バスリソー
スを共有する他のプロセッサは共有バスにアクセスすることを禁じられるため、
他のプロセッサは、読出と書込とのアトミックなシーケンスに割り込むことがで
きない。

【０００４】 残念なことに、共有バスシステムにはいくつかの欠点がある。たとえば、多数
のデバイスが共有バスに接続されているため、バスは通例比較的低い周波数で動
作する。多数の接続は、バス上で信号を駆動するデバイスに高容量性負荷を与え
、多数の接続ポイントは、高周波数では比較的複雑な伝送路モデルを与える。し
たがって、周波数は低いままでとどまり、共有バス上で利用できる帯域幅は同様
に比較的狭い。狭い帯域幅により、共有バスへの追加のデバイスの接続が妨げら
れる。なぜならば、利用できる帯域幅によって性能が制限されるおそれがあるか
らである。

【０００５】 共有バスシステムにおける別の不利な点は、より多数のデバイスへのスケーラ
ビリティの欠如である。上述のように、帯域幅の大きさは固定されている（追加
のデバイスを付加することで、バスの動作可能周波数が減じられると、それはよ
り狭くなるおそれもある）。バスに（直接または間接的に）接続されているデバ
イスの帯域幅要件が、バスの利用可能な帯域幅を一旦超えると、バスへのアクセ
スを試みるとき、デバイスは頻繁に機能停止する。このようにして、コンピュー
タシステムの全体の性能が衰えるおそれがある。

【０００６】 ｘ８６プロセッサは、動作周波数および全体の性能において向上し続けている
ため、共有コンピュータバスコンピュータシステムモデルは、性能面での限界と
なってきている。それゆえに、非共有バスシステム内でロッキング機能を提供す
るための方法が望まれる。

【０００７】

【発明の開示】

上述の問題は、ロックを設定し解除するためのトグルコマンド、つまりロック
トグルを用いるためのシステムおよび方法によって大部分が解決される。例示的
なコンピュータシステムでは、１つまたは２つ以上のプロセッサの各々がバスブ
リッジに、別々の高速接続を通して結合され、その各々は、ある実施例では、そ
れぞれがソース同期クロック線を備える一対の単方向アドレスバスと、付随のソ
ース同期クロック線を備える双方向データバスとを含む。ロックトグルコマンド
を用いて、プロセッサからシステムコヒーレンシィポイント、たとえばバスブリ
ッジへとロック要求およびアンロック要求の両方を伝送する。ロックが確立また
は解除されたとき、システムコヒーレンシィポイントは肯定応答する。ロックが
アクティブな間は、他のプロセッサは、少なくともそれについてロックが開始さ
れたメモリ場所にアクセスすることを禁じられる。このようにして、ロックはシ
ステムコヒーレンシィポイントで確立され、このことは、有利なことには、非共
有バスシステム内でのロック機能を可能にするであろう。ロックトグルコマンド
の使用はまた、有利なことには、単一のコマンドコードポイントの使用を可能に
し、他のポイントを他の用途に利用できるようにするであろう。

【０００８】 概して、復号ユニット、ロード／記憶ユニット、およびシステムインターフェ
イスコントローラを含むプロセッサが企図される。復号ユニットは、ロックを特
定する第１の１つまたは２つ以上の命令を受取りそれを復号化するように結合さ
れ。復号ユニットは、第１の１つまたは２つ以上の命令に応答して、ロック表示
を生成するように構成される。ロード／記憶ユニットは、ロック表示と、第１の
１つまたは２つ以上の命令とを復号ユニットから受取るように結合される。ロー
ド／記憶ユニットは、第１の１つまたは２つ以上の命令を選択して実行し、さら
にそれに応答してロックトグルコマンドの第１の要求を伝送するように構成され
る。システムインターフェイスコントローラは、ロード／記憶ユニットとバスと
の間に結合される。システムインターフェイスコントローラは、ロックトグルコ
マンドの第１の要求をロード／記憶ユニットから受取り、さらにロックトグルコ
マンドの第１の要求を受取ったことに応答して、第１のロックトグルコマンドを
発行するように構成される。ロード／記憶ユニットはさらに、第１の１つまたは
２つ以上の命令を実行したことに応答して、ロックトグルコマンドの第２の要求
を伝送するように構成される。システムインターフェイスコントローラはさらに
、ロックトグルコマンドの第２の要求をロード／記憶ユニットから受取り、さら
にロックトグルコマンドの第２の要求を受取ったことに応答して、第２のロック
トグルコマンドを発行するように構成される。

【０００９】 １つまたは２つ以上のプロセッサをコンピュータシステムに結合するためのブ
リッジもまた企図される。概して、ブリッジは、１つまたは２つ以上のプロセッ
サのうちの第１のプロセッサから複数のコマンドを受取るように結合される第１
の入力ポートと、第１の入力ポートに結合される第１のプロセッサ待ち行列と、
ロック状態を記憶するように構成されるロックレジスタと、第１の入力待ち行列
とロックレジスタとに結合される制御論理とを含む。第１の入力ポートは、前記
１つまたは２つ以上のプロセッサのうちの第１のプロセッサから第１のプロセッ
サ待ち行列へと複数のコマンドを転送するように構成される。第１のプロセッサ
待ち行列は、１つまたは２つ以上のプロセッサのうちの第１のプロセッサからの
複数のコマンドを記憶するように構成される。１つまたは２つ以上のプロセッサ
のうちの第１のプロセッサからの複数のコマンドは、ロックトグルコマンドを含
む。制御論理は、１つまたは２つ以上のプロセッサのうちの第１のプロセッサか
らの複数のコマンドを、第１のプロセッサ待ち行列から取除くように構成される
。ロックトグルコマンドを第１のプロセッサ待ち行列から取除いたことに応答し
て、制御論理は、ロック状態を検査するように構成される。制御論理はさらに、
ロック状態がロックの欠如を表示する場合には、ロック状態を設定して１つまた
は２つ以上のプロセッサのうちの第１のプロセッサのためのロックを表示するよ
うに構成される。制御論理はさらに、ロック状態がロックを表示する場合には、
ロック状態を設定してロックの欠如を表示するように構成される。

【００１０】 コンピュータシステムもまた企図される。概して、コンピュータシステムは、
１つまたは２つ以上のプロセッサと、１つまたは２つ以上のプロセッサに結合さ
れるブリッジとを含む。ブリッジは、１つまたは２つ以上のプロセッサから受取
るコマンドを実行するように構成される。１つまたは２つ以上のプロセッサの各
々は、ロックトグルコマンドをブリッジへと伝送して、ロック状態がロックを表
示するように設定されることを要求するように構成される。ブリッジは、１つま
たは２つ以上のプロセッサのうちの第１のプロセッサからロックトグルコマンド
を受取ったことに応答して、ロック状態を検査するように構成される。制御論理
はさらに、ロック状態がロックの欠如を表示する場合には、ロック状態を設定し
て１つまたは２つ以上のプロセッサのうちの第１のプロセッサのためのロックを
表示し、さらにはロック状態がロックを表示する場合には、ロック状態を設定し
てロックの欠如を表示するように構成される。

【００１１】 １つまたは２つ以上のプロセッサとシステムデバイスとを含むコンピュータシ
ステムを動作させるための方法もまた企図される。概して、その方法は、１つま
たは２つ以上のプロセッサのうちの第１のプロセッサからシステムデバイスへと
第１のロックトグルコマンドを発行するステップを含む。その方法はさらに、第
１のロックトグルコマンドに応答して、システムデバイス内のロック状態の表示
を検査する。その方法はさらに、ロック状態の表示を検査してロック状態がロッ
クの欠如を表示すると判断したことに応答して、ロック状態を設定して第１のプ
ロセッサによるロックを表示するステップを含む。その方法はまた、ロック状態
の表示を検査してロック状態がロックを表示すると判断したことに応答して、ロ
ック状態を設定してロックの欠如を表示する。

【００１２】 この発明の他の目的および利点は、以下の詳細な説明を読み、さらには添付の
図を参照することによって、明らかになるであろう。

【００１３】 この発明には、種々の変形および代替の形の余地があるが、図における例によ
ってその具体的な実施例を示し、それらをここで詳細に説明する。しかし、図お
よび詳細な説明は、開示された特定の形式に発明を制限することを意図するので
はなく、逆に、添付の請求項によって規定されるようなこの発明の思想と範囲と
に入るすべての変形、均等物、および代替物をカバーすることを意図することが
理解されるべきである。

【００１４】

【発明の実施の態様】

図１を参照すると、一般的なコンピュータシステムの実施例のブロック図が示
される。第１のプロセッサ１１０Ａと第２のプロセッサ１１０Ｂとの各々は、別
々のプロセッサバスを通してブリッジ１３０に結合される。第１のプロセッサ１
１０Ａと第２のプロセッサ１１０Ｂとは共に、それぞれのプロセッサバスを用い
てメモリおよびＩ／Ｏオペレーションを行なうように、好ましくは構成される。
ある実施例では、プロセッサ１１０Ａおよび１１０Ｂは、ｘ８６命令セットアー
キテクチャを実現する。他の実施例はいかなる好適な命令セットアーキテクチャ
を実現してもよい。ブリッジ１３０はさらにメモリ１４０に結合される。メモリ
１４０は好ましくは、第１のプロセッサ１１０Ａと第２のプロセッサ１１０Ｂと
の両方にさらには他のシステムデバイスにもアクセス可能なデータと命令とを記
憶するように構成される。メモリ１４０は、ＳＤＲＡＭ（同期ダイナミックラン
ダムアクセスメモリ）、ＲＤＲＡＭ（ランバスＤＲＡＭ）［ＲＤＲＡＭおよびＲ
ＡＭＢＵＳはランバス社（Rambus，Inc.）の登録商標である］、または他のいか
なる好適なメモリタイプからなっていてもよい。アドバンスドグラフィックスポ
ートデバイス(advanced graphics port device)（ＡＧＰ）１５０もまた任意で
ブリッジ１３０に結合される。図示されるように、ペリフェラルコンポーネント
インターコネクト(Peripheral Component Interconnect)（ＰＣＩ）バス１６０
もまたブリッジ１３０に結合される。種々のＩ／ＯコンポーネントがＰＣＩバス
１６０に結合されてもよい。

【００１５】 インダストリスタンダードアーキテクチャ（ＩＳＡ）バス等の従来のバスを含
むコンピュータシステムの実施例では、ブリッジ１３０はしばしばノースブリッ
ジ１３０と呼ばれ、ＰＣＩバス１６０と従来のバスとの間のブリッジ（図示せず
）はサウスブリッジと呼ばれることが注目される。例示される実施例では、ブリ
ッジ１３０はコンピュータシステムのシステムマスタであることもまた注目され
る。例示される実施例は２つのプロセッサ１１０Ａおよび１１０Ｂを含むが、所
望であれば、いかなる数のプロセッサ１１０もコンピュータシステムに含まれ得
ることが注目される。

【００１６】 例示される実施例では、ブリッジ１３０はシステムマスタとして動作し、プロ
セッサ１１０Ａおよび１１０Ｂ、メモリ１４０、ＡＧＰデバイス１５０、および
ＰＣＩバス等の間の通信を調整する。ブリッジ１３０は、プロセッサ１１０Ａお
よび/または１１０Ｂを探索して、他のプロセッサ１１０Ａまたは１１０Ｂ、Ａ
ＧＰデバイス１５０、またはＰＣＩバス１６０上のＰＣＩデバイス等によってア
クセスされるメモリ場所があるか調べることによって、コンピュータシステムの
デバイス間のデータ転送のためのコヒーレンシィを維持する。

【００１７】 図２を参照すると、図１の一般的なコンピュータシステムの、ある構成要素の
実施例のより詳細なブロック図が例示される。第１のプロセッサ１１０Ａ、プロ
セッサバスコンポーネント１２６Ａおよび１２８Ａ、およびブリッジ１３０の種
々の詳細が例示される。

【００１８】 図示されるように、プロセッサ１１０Ａは、Ｌ／Ｓコマンドバスおよびロック
信号線を通して、ロード／記憶ユニット１１４に結合される復号ユニット１１２
を含む。ロード／記憶ユニット１１４は、アドレスおよびデータバス、ロックト
グル要求信号線、およびロックトグルグラント信号線を通して、システムインタ
ーフェイスコントローラ１１６に結合される。システムインターフェイスコント
ローラ１１６は、リソースカウンタ１１８（Ａカウンタ）とコミットカウンタ１
１９（Ｃカウンタ）とを含む。第１のプロセッサ１１０Ａおよび第２のプロセッ
サ１１０Ｂの各々は、別々のプロセッサバスを通してブリッジ１３０に結合され
る。各プロセッサバスは、専用のソース同期クロック線１２６を備える双方向デ
ータバスと、付随のソース同期クロック線１２８を備える単方向アドレスインア
ドレスアウト線（アドレスバス）とを含む。第１のプロセッサ１１０Ａとブリッ
ジ１３０との間のプロセッサバスは、データバス１２６Ａとアドレスバス１２８
Ａとを含み、少なくとも第１の入力ポートを通してブリッジ１３０へと結合する
。第２のプロセッサ１１０Ｂとブリッジ１３０との間のプロセッサバスは、デー
タバス１２６Ｂとアドレスバス１２８Ｂとを含み、少なくとも第２の入力ポート
を通してブリッジに結合する。ブリッジ１３０は、第１のプロセッサ１１０Ａか
らのコマンドの記憶に専用の第１のプロセッサ待ち行列１３４Ａと、第２のプロ
セッサ１１０Ｂからのコマンドの記憶に専用の第２のプロセッサ待ち行列１３４
Ｂとを含む。メモリ１４０もまたブリッジ１３０に結合されて示される。

【００１９】 一般に、ロックが表示されない場合、コンピュータシステムの動作は以下のと
おりである：プロセッサ１１０Ａの復号ユニット１１２は、命令を受取りそれを
復号化する。復号ユニット１１２は、メモリオペレーション（メモリへのロード
または記憶を指定する命令）をロード／記憶ユニット１１４に運ぶ。ロード／記
憶ユニット１１４は、メモリオペレーションを内部データキャッシュ（図示せず
）に運んでもよく、システムサービスを必要とするメモリオペレーションを、シ
ステムインターフェイスコントローラ１１６へ運ぶ。システムインターフェイス
コントローラ１１６は、アドレスバス１２８Ａおよびデータバス１２６Ａを用い
て、ブリッジ１３０等のシステムデバイスにオペレーションを運ぶ。より具体的
には、システムインターフェイスコントローラ１１６は、アドレスバス１２８Ａ
のアドレスアウト部分上に、アドレスおよびコマンドインフォメーションを伝送
する。アドレスバス１２８Ａのアドレスイン部分上で、ブリッジ１３０は、対応
するデータ転送の準備ができたことを合図する。そこで対応するデータがデータ
バス１２６Ａ上で伝送される。

【００２０】 ブリッジ１３０に送られたコマンドの大部分について、システムインターフェ
イスコントローラ１１６は、リソースカウンタ１１８（Ａカウンタ）とコミット
カウンタ１１９（Ｃカウンタ）とを増分する。ブリッジ１３０内の制御論理１３
６は、第１のプロセッサ１１０Ａおよび第２のプロセッサ１１０Ｂからコマンド
を受取り、コマンドをそれぞれの待ち行列、プロセッサＡ待ち行列１３４Ａとプ
ロセッサＢ待ち行列１３４Ｂとに置く。制御論理１３６は、予め定められたプロ
トコルによって規定された順序で、つまりラウンドロビンまたは最終アクセスア
ルゴリズムに従って、プロセッサＡ待ち行列１３４ＡおよびプロセッサＢ待ち行
列１３４Ｂからコマンドを取除く。プロセッサ１１０Ｂもまた、同様の様態で動
作する。リソースカウンタ１１８および／またはコミットカウンタ１１９はある
種のコマンドをトラッキングしなくてもよいということが注目される。トラッキ
ングされないコマンドの例は、ある種のプローブ応答、ある種のバッファフラッ
シュ、ノーオペレーションコマンド（ＮＯＰｓ）、および特別なブロックメモリ
コマンドを含み得る。

【００２１】 プロセッサＡ待ち行列１３４Ａからコマンドを取除く等によって、待ち行列エ
ントリを解放したことに応答して、制御論理１３６は、それぞれのプロセッサ１
１０Ａのシステムインターフェイスコントローラ１１６に肯定応答信号を送る。
システムインターフェイスコントローラ１１６は、ブリッジ１３０から肯定応答
信号を受取ったことに応答して、リソースカウンタ１１８を減分する。システム
マスタとして働くブリッジ１３０が特定のプロセッサコマンドに対してコヒーレ
ンシィポイントに一旦到達すると、制御論理１３６は、コミット信号を適切なシ
ステムインターフェイスコントローラ１１６に送る。システムインターフェイス
コントローラ１１６は、コミット信号をブリッジ１３０から受取ったことに応答
して、コミットカウンタ１１９を減分するように構成される。好ましい実施例で
は、プロセッサ１１０は、コミット信号をいかなる特定のプロセッサコマンドに
も関連させないことが注目される。プロセッサコマンドのいずれかがコヒーレン
シィポイントに到達したとき、ブリッジ１３０は単にコミット信号を返すのみで
ある。アクノレッジ信号およびコミット信号は、アドレスバス１２８Ａのアドレ
スイン部分上のアドレスインコマンドの一部であってもよい。

【００２２】 ある実施例では、リソースカウンタ１１８および／またはコミットカウンタ１
１９内の値が予め定められた値に到達すると、プロセッサ１１０Ａおよび１１０
Ｂは、新しいコマンドをブリッジ１３０に送ることをやめるように構成されてい
る。リソースカウンタ１１８は、各プロセッサ１１０に、ブリッジ１３０に送っ
たコマンドのうちいくつがブリッジ１３０によって肯定応答されていないのかを
、トラッキングさせてもよい。コミットカウンタ１１９は、各プロセッサ１１０
に、コヒーレンシィポイントにまだ到達していない、ブリッジ１３０に送られた
未処理のコマンドの数を制限させてもよい。

【００２３】 種々の実施例において、リソースカウンタ１１８の用途と解釈とは異なってい
てもよいことが注目される。ある実施例では、４エントリ共通プロセッサ待ち行
列１３４は、一方は読出のためであり他方は書込のためである、２つのより大き
な待ち行列を送る。肯定応答リミット（まだ肯定応答されていない、プロセッサ
１１０が発行したコマンドの数に対するリミット）は、４に設定される。別の実
施例では、１つのプロセッサ待ち行列は、読出と書込との両方を保持する。共通
の待ち行列エントリの割当が解除されたとき、Ａビットがブリッジ１３０からプ
ロセッサ１１０へと返される。

【００２４】 概して、１つまたは２つ以上のプロセッサ１１０のうちの第１のプロセッサ１
１０Ａが、メモリ１４０へのアトミックアクセスを行なおうとするか、またはロ
ックを必要とする１つまたは２つ以上の何らかの他のオペレーションを行なおう
とするとき、第１のプロセッサ１１０Ａは、ブリッジ１３０等のシステムマスタ
に、第１のロックトグルコマンドを送る。第１のロックトグルコマンドが完遂さ
れさらにロックが表示されるまでは、第１のプロセッサ１１０Ａは通例それ以上
のコマンドをブリッジ１３０に送ることを避けるが、ある状況下では、ロックト
グルコマンドの後に、ある種のコマンドを送ることができる。第１のロックトグ
ルコマンドが到達するまでは、ブリッジ１３０は１つまたは２つ以上のプロセッ
サ待ち行列１３４からコマンドを選択するように動作する。第１のロックトグル
コマンドを実行する際に、ブリッジ１３０はロックレジスタ１３２内のロック状
態を調べ、第１のプロセッサ１１０Ａのためのロックを開始し、さらには第１の
プロセッサ１１０Ａにロックトグルコマンドを完遂したことを知らせる。ブリッ
ジ１３０は、ロック状態が第１のプロセッサ１１０Ａのためのロックを表示して
いる間は、他のすべてのプロセッサ１１０からのコマンドを無視する。第１のプ
ロセッサ１１０Ａは、ロックを指定した１つまたは２つ以上の命令を、実行のた
めに、ブリッジ１３０に伝送する。第１のプロセッサ１１０Ａは、その後また第
２のロックトグルコマンドをブリッジ１３０へと伝送し、ロック状態をアンロッ
クに設定する。ロックを指定した命令を完了させさらに第２のロックトグルコマ
ンドを実行した後、ブリッジ１３０は第１のプロセッサ１１０Ａにロック状態が
再びアンロックに設定されたことを知らせる。そこでブリッジ１３０は、予め定
められたプロトコルに従って、１つまたは２つ以上のプロセッサ待ち行列１３４
のすべてからコマンドを選択することに戻る。

【００２５】 例示されるシステムにおいて、ソース同期クロックは付随のデータと同じ方向
に伝送される。ソース同期クロックとその付随のデータとは一緒に受取られる。
「ソース同期クロック」はまた「フォワードクロック」とも呼ばれることが注目
される。例示的な実施例ではソース同期クロックが示されているが、コンピュー
タシステムに適切ないかなるクロックメカニズムをも用いてもよいということも
また注目される。データバス１２６Ａおよびアドレスバス１２８Ａもまた単なる
例示的なものにすぎない。図２で示されるコンピュータシステムのオペレーショ
ンに関する種々の詳細が、以下の図３から図５の説明に関して、提供される。

【００２６】 図３を参照すると、図１および図２で示されるコンピュータシステム等のコン
ピュータシステム内におけるロックオペレーションを行なうための全体のオペレ
ーションを示すフローチャートの１つの実施例が例示される。図３に示されるオ
ペレーションはフローチャートの形式で示されているが、図３の種々のオペレー
ションは異なる順序で起こってもよく、または全く起こらなくてもよいというこ
とが注目される。

【００２７】 未処理のロックがない場合には、１つまたは２つ以上のプロセッサ１１０のう
ちの第１のプロセッサ１１０Ａが、ロックトグルコマンドをブリッジ１３０へと
発行しロックを開始する。プロセッサ１１０Ａはまた、リソースカウンタ１１８
およびコミットカウンタ１１９を増分させ（ステップ４１０）、通例、他のコマ
ンドを開始することを避けるが、いくつかの実施例では投機的なコマンドの開始
を選ぶことがあってもよい。ブリッジ１３０は、適切なプロセッサ待ち行列１３
４内のロックトグルコマンドをバッファリングする（ステップ４１５）。ブリッ
ジは、ロックトグルコマンドが到達するまでは、１つまたは２つ以上のプロセッ
サ待ち行列１３４からの要求されたオペレーションを行なう（ステップ４２０）
。他の大部分のオペレーションと同様に、ブリッジ１３０は、ロックトグルコマ
ンドがプロセッサ待ち行列１３４Ａから取除かれたとき、肯定応答信号（たとえ
ばＡビット）を適切なプロセッサ１１０Ａに送る（ステップ４２５）。プロセッ
サ１１０ＡはＡビットを受取り、リソースカウンタ１１８を減分する（ステップ
４３０）。

【００２８】 ブリッジ１３０は、たとえば以下の図５で説明されるようにロックトグルコマ
ンドを処理する（ステップ４３５）。ブリッジ１３０は、ロックが確立されると
、コミット信号（たとえばＣビット）をプロセッサ１１０Ａに送る（ステップ４
４０）。プロセッサ１１０ＡはＣビットを受取り、コミットカウンタ１１９を減
分する（ステップ４４５）。コミットカウンタ１１９がゼロに一旦到達すると、
プロセッサ１１０Ａは、ロックが確立されたということを知らされる。その後、
プロセッサ１１０Ａは、ロックがアクティブな間に行なわれるべき１つまたは２
つ以上のコマンドをブリッジ１３０に送り、第２のロックトグルコマンドがこれ
に続く（ステップ４５０）。ブリッジ１３０は、ロックがアクティブなままで、
１つまたは２つ以上のコマンドを処理する（ステップ４５５）。次に、ブリッジ
１３０は第２のロックトグルコマンドを処理し、ロックを取消す（ステップ４６
０）。第２のロックトグルコマンドは、第１のロックトグルコマンドと同様の態
様で処理される。

【００２９】 図４を参照すると、ロックオペレーションを行なうためにブリッジ１３０と交
信する、図２のプロセッサ１１０Ａおよび１１０Ｂのうちの第１のプロセッサ１
１０Ａのオペレーションを示すフローチャートの１つの実施例が詳細に示される
。図４で示されるオペレーションは単なる例示的なものにすぎず、例示されるオ
ペレーションフローの一部ではないプロセッサ１１０またはブリッジ１３０の追
加の特徴またはオペレーションを含まない。図４に示されるオペレーションはフ
ローチャートの形式で示されているが、図４の種々のオペレーションは異なる順
序で起こってもよく、または全く起こらなくてもよいということが注目される。

【００３０】 復号ユニット１１２は、ロックを特定する１つまたは２つ以上の命令を復号化
し、それを識別する（ステップ３１０）。次に、復号ユニット１１２は、ロード
／記憶ユニット１１４に、ロックを特定する１つまたは２つ以上のメモリオペレ
ーションを知らせる（ステップ３１５）。より具体的には、復号ユニット１１２
は、１つまたは２つ以上のメモリオペレーションをロード／記憶ユニット１１４
に伝送し、ロック信号をアサートする。ロード／記憶ユニット１１４は、メモリ
オペレーションおよび対応するロックの要求をバッファリングする（ステップ３
２０）。ロックの要求が最も古い未処理のオペレーションである場合、ロード／
記憶ユニット１１４はシステムインターフェイスコントローラ１１６にロックト
グルを要求する（ステップ３２５）。

【００３１】 システムインターフェイスコントローラ１１６は、ロックのために、第１のロ
ックトグルコマンドをブリッジ１３０に発行する（ステップ３３０）。システム
インターフェイスコントローラ１１６は、ブリッジ１３０が第１のロックトグル
コマンドを実行するまで、たとえば、コミットカウンタ１１９がゼロにまで減分
するまで、待つ（ステップ３３５）。ブリッジ１３０が第１のロックコマンドを
完遂した後に、システムインターフェイスコントローラ１１６は、ロックトグル
グラント信号をロード／記憶ユニット１１４に返す（ステップ３４０）。

【００３２】 ロックトグルグラント信号をシステムインターフェイスコントローラ１１６か
ら受取ったことに応答して、ロード／記憶ユニット１１４は、ロックを特定する
１つまたは２つ以上のオペレーションを行なう（ステップ３４５）。ロード／記
憶ユニット１１４は、ロックを解除するための第２のロック要求をシステムイン
ターフェイスコントローラ１１６に送る（ステップ３５０）。システムインター
フェイスコントローラ１１６は、アンロックのために、第２のロックトグルコマ
ンドをブリッジ１３０に発行する（ステップ３５５）。システムインターフェイ
スコントローラ１１６は、（アンロックのための）第２のロックトグル要求をロ
ード／記憶ユニット１１４から受取ったことに応答して、アンロックのための第
２のロックトグルコマンドをブリッジ１３０に発行してもよい。システムインタ
ーフェイスコントローラ１１６は、ブリッジ１３０がアンロックのためのロック
トグルコマンドを実行するまで待ち（ステップ３６０）、それからロックトグル
グラント信号を返す。

【００３３】 図５は、制御論理１３６が種々のプロセッサ待ち行列１３４からコマンドを取
除くときの、ブリッジ１３０のオペレーションのハイレベルフローチャートの実
施例を例示する。図５に示されるオペレーションはフローチャートの形式で示さ
れるが、図５の種々のオペレーションは異なる順序で起こってもよく、または全
く起こらなくてもよいということが注目される。

【００３４】 制御論理１３６はまず、未処理のロックが存在するかどうかを検査する（判断
ブロック５１０）。未処理のロックは、ロックレジスタ１３２内のロック状態に
よって、またはロック状態を表わす他の所望の手段によって、表示されてもよい
。より具体的には、ロックレジスタ１３２内のロック状態は、ノーロック、プロ
セッサ１１０Ａのためのロック、またはプロセッサ１１０Ｂのためのロックを表
示してもよい。所望であれば、ロック状態の他の符号化で、いかなる数のプロセ
ッサ１１０のためのロックを識別してもよい。未処理のロックが存在する場合に
は、制御論理１３６は、ロックを発行したプロセッサ待ち行列からのみコマンド
を選択する（ステップ５１５）。制御論理１３６は、コマンドを調べそれがロッ
クトグルコマンドであるかどうかを確かめる（判断ブロック５２０）。コマンド
がロックトグルコマンドである場合には、制御論理１３６は未処理のロックをリ
セットする（ステップ５２５）。制御論理１３６は、既存のロックがありさらに
ロックトグルコマンドが実行される場合には、ロック状態をノーロックに設定す
る。そのとき制御論理１３６は動作可能になり、ブリッジ１３０の通常のオペレ
ーションを続ける。

【００３５】 判断ブロック５２０で、コマンドがロックトグルコマンドでない場合には、ブ
リッジ１３０は、ロックを続けたままで、選択されたコマンドを処理する（ステ
ップ５３０）。

【００３６】 判断ブロック５１０で、未処理のロックが存在しない場合には、制御論理１３
６は、利用可能なプロセッサ待ち行列１３４から適切なコマンドを選択する（ス
テップ５３５）。どのコマンドを、どの待ち行列１３４から、ということを決定
するためのプロトコルは、所望の、いかなる好適なプロトコルであってもよい。
制御論理１３６は、判断ブロック５４０で、コマンドがロックトグルコマンドで
あるかどうかを確かめるために検査する。コマンドがロックトグルコマンドであ
る場合には、制御論理はロックを設定し（ステップ５４５）、たとえばロックレ
ジスタ１３２のロック状態を設定して、対応するプロセッサ１１０のためのロッ
クを表示する。

【００３７】 判断ブロック５４０のコマンドがロックトグルコマンドでない場合には、制御
論理１３６は選択されたコマンドを処理するのみである（ステップ５３０）。

【００３８】 図６を参照すると、図１のコンピュータシステム内の、ここではＳｙｓＡｄｄ
Ｏｕｔコマンドフォーマットと呼ばれるプロセッサによって開始されたコマンド
のためのフォーマットの実施例のブロック図が例示される。好ましい実施例では
、プロセッサ１１０が、読出、書込、データ移動を伴わないプローブ応答、キャ
ッシュブロック状態遷移ブロードキャスト、およびロックトグルコマンドのため
のコマンドをシステム１３０に発行するときに、ＳｙｓＡｄｄＯｕｔコマンドフ
ォーマットが用いられる。ＳｙｓＡｄｄＯｕｔコマンドフォーマットは好ましく
は、プロセッサアドレスバス１２８のアドレスアウト線の線［１４：２］♯上を
送られる。

【００３９】 図示されるように、ＳｙｓＡｄｄＯｕｔコマンドフォーマットは、転送された
クロック信号の立上り端縁と立下り端縁との両方の上でクロックされる実施例で
２つの完全な転送されたクロックサイクルにわたる４ビットタイムの広がりを含
む。図６ではＡＤＤＲＥＳＳで示される物理アドレスの種々のビットが、４ビッ
トタイムサイクルにわたって分配される。他のコマンドフィールドは、Ｍ１ビッ
ト、ＣＯＭＭＡＮＤ［４：０］フィールド、Ｍ２ビット、ＭＡＳＫ［７：０］フ
ィールド、ＣＨフィールド、ＩＤ［２：０］フィールド、およびＲＶビットを含
む。

【００４０】 図示されるように、ビットタイム０は、Ｍ１ビット、ＣＯＭＭＡＮＤ［４：０
］フィールド、およびＡＤＤＲＥＳＳの一部を含む。Ｍ１ビットは、初期プロー
ブミスインディケータである。Ｍ１が［１］に設定されている場合には、このプ
ロセッサ１１０が受取る最も古いプローブはミスという結果になる。プローブが
ビットタイム０という結果になる場合には、Ｍ１がアサートされる。ＣＯＭＭＡ
ＮＤ［４：０］フィールドは、プロセッサ１１０からシステム１３０へのコマン
ド符号化を表示するのに用いられる。ＣＯＭＭＡＮＤ［４：０］フィールドの種
々の符号化は、読出、書込、プローブ応答等を識別する。ある特定の符号化がロ
ックトグルコマンドを表示する。

【００４１】 図示されるように、ビットタイム１はＡＤＤＲＥＳＳの別の部分を含む。 図示されるように、ビットタイム２は、Ｍ２ビット、ＭＡＳＫ［７：０］フィ
ールド、ＣＨフィールド、およびＩＤ［２：０］フィールドを含む。Ｍ２ビット
は、レート(late)プローブミスインディケータまたはキャッシュヒット確認であ
る。Ｍ２が［１］に設定されている場合、このプロセッサ１１０が受取る最も古
いプローブはミスという結果になる。ビットタイム０の後、かつビットタイム２
の前に、プローブが決定される場合には、Ｍ２がアサートされる。Ｍ２はまた、
プローブヒットを表示するがデータ移動を表示しないＣＨビットを確認してもよ
い。ＭＡＳＫ［７：０］フィールドは、データ転送マップである。ＭＡＳＫ［７
：０］フィールドは、すべてのサブキャッシュブロックコマンド（バイト、ＬＷ
、ＱＷ）のために用いられ、それは、データバス１２８の、どのバイト（たとえ
ば８ビット）、ロングワード（たとえば１６ビット）、またはクワットワード（
たとえば３２ビット）が、要求されるデータ転送のために有効であるのかを表示
する。ＣＨビットはキャッシュヒットビットである。最も古い未処理のプローブ
が、システム１３０へのデータ移動が必要とされないプロセッサキャッシュヒッ
トという結果になった場合には、キャッシュヒットビットは［たとえば１］に設
定される。キャッシュヒットビットが設定されると、Ｍ２ビットが設定される。
ＩＤ［２：０］フィールドは、バッファ識別フィールドである。ＩＤ［２：０］
フィールドは、ＣＯＭＭＡＭＤ［４：０］フィールド内のコマンドに対応するミ
スアドレスバッファ（ＭＡＢ）、ビクテムデータバッファ（ＶＤＢ）、または書
込データバッファ（ＷＤＢ）エントリを指定する。ＩＤ［２：０］フィールドは
、コマンドに依存して、ＷＤＢまたはＶＤＢを暗にマップする。

【００４２】 図示されるように、ビットタイム３は、ＲＶビット、およびＡＤＤＲＥＳＳの
別の部分を含む。ＲＶビットは、ＣＯＭＭＡＮＤ［４：０］フィールド内の投機
的なコマンドを確認する書込有効ビットである。

【００４３】 図７を参照すると、図１のコンピュータシステム内の、ここではＳｙｓＡｄｄ
Ｉｎコマンドフォーマットと呼ばれる、メモリコヒーレンシィを保持しさらにデ
ータを移動させるような、システムによって開始されたコマンドのためのフォー
マットの実施例のブロック図が例示される。好ましい実施例では、ブリッジ１３
０が、プロセッサ１１０にキャッシュを探索させ、またはプロセッサ１１０への
、およびプロセッサ１１０からのデータ移動を開始させるコマンドをプロセッサ
１１０に発行するとき、ＳｙｓＡｄｄＩｎコマンドフォーマットが用いられる。
ＳｙｓＡｄｄＩｎコマンドフォーマットは好ましくは、プロセッサアドレスバス
１２８のアドレスイン線の線［１４：２］♯上を送られる。

【００４４】 図示されるように、ＳｙｓＡｄｄＩｎコマンドフォーマットは、転送されたク
ロック信号の立上り端縁と立下り端縁との両方の上でクロックされる実施例で２
つの完全な転送されたクロックサイクルにわたる４ビットタイムの広がりを含む
。図７でＡＤＤＲＥＳＳで示される物理アドレスが、４ビットタイムサイクルに
わたって分配される。他のコマンドフィールドは、プローブタイプＰＲＯＢＥ［
４：０］フィールド、システムデータコマンドＳＹＳＤＣ［４：０］フィールド
、解除ビクティムバッファＲＶＢビット、解除プローブバッファＲＰＢビット、
アクノリッジＡビット、バッファ識別番号ＩＤ［３：０］フィールド、およびコ
ミットＣビットを含む。

【００４５】 プローブタイプＰＲＯＢＥ［４：０］フィールドは、プロセッサ１１０がデー
タをブリッジ１３０に戻すべき条件を表示し、プローブがキャッシュブロックヒ
ットの結果になる場合には、プロセッサがキャッシュブロックをそれに変えなけ
ればならないキャッシュ状態を表示する。システムデータコマンドＳＹＳＤＣ［
４：０］フィールドは、プロセッサへの、およびプロセッサからのデータ移動を
制御する。プローブタイプＰＲＯＢＥ［４：０］フィールドとシステムデータコ
マンドＳＹＳＤＣ［４：０］フィールドとの種々の符号化が考えられる。ＲＶＢ
ビットは、アサートされると、ＩＤ［３：０］フィールドに対応するＶＤＢまた
はＷＤＢエントリを解除するようプロセッサ１１０に信号を送る。ＲＰＢビット
は、アサートされると、ＩＤ［２：０］に対応する、ＶＤＢ内のプローブデータ
エントリを解除するようプロセッサに信号を送る。

【００４６】 アクノリッジビットは、プロセッサによって発行されるコマンドに肯定応答す
る。そこでプロセッサはリソースカウンタを減分する。バッファ識別番号フィー
ルドは、書込およびバッファ解除コマンドのためのＲＶＢおよびＲＰＢビットに
関連のバッファＩＤを識別する。ＩＤ［３］は設定されるとＷＤＢエントリを表
示し、一方でクリアされたＩＤ［３］はＶＤＢエントリを表示する。コミットビ
ットはシステム１３０によってアサートされ、プロセッサが生成したコマンドが
いつコヒーレンシィポイントに到達したのかを表示する。

【００４７】 好ましい実施例では、プロセッサバス１２６Ａおよび１２８Ａは、マサチュー
セッツ州、メイナード（Mass. Maynard）のデジタルイクイップメント社（Digit
al Equipment Corp.）からのＥＶ６バスのバージョンと互換性がある。ＥＶ６バ
スは、これもデジタルイクイップメント社から入手可能なＡＬＰＨＡプロセッサ
のために設計された。ロックトグルコマンドは好ましくは、プロセッサがプロセ
ッサ１１０である場合には、ＭＢコードポイントを用いてロックまたはアンロッ
クを要求する。なぜならば、プロセッサ１１０Ａおよび１１０Ｂはメモリバリア
トランザクションを行なわないからである。このようにして、ロックトグルコマ
ンドは、プロセッサ１１０がＥＶ６バスを用いることを可能にしながら依然とし
てＡＬＰＨＡプロセッサとの互換性を維持することを可能にする。

【００４８】 上述の開示が完全に理解されると、多くの変更および変形が当業者にとって明
らかになるであろう。以下の請求項がこのようなすべての変更および変形を含む
と解釈されることが意図される。

【００４９】

【産業上の適用性】

この発明は一般に、プロセッサおよびコンピュータシステムに適用可能である
。

【図面の簡単な説明】

【図１】 プロセッサをブリッジに連結する別々のバスを備える２つのプロ
セッサを含むコンピュータシステムの実施例のブロック図である。

【図２】 １つまたは２つ以上のロックトランザクションを処理するように
構成される、図１のプロセッサおよびブリッジの実施例のブロック図である。

【図３】 図２のプロセッサとブリッジとの間の交信の実施例を示すフロー
チャートである。

【図４】 図２のコンピュータシステム内でロックオペレーションを行なう
ための方法の実施例を示すフローチャートである。

【図５】 図１のブリッジのオペレーションの実施例を示すフローチャート
である。

【図６】 図１のコンピュータシステム内における、プロセッサによって開
始されたコマンドのためのフォーマットの実施例を示す図である。

【図７】 メモリのコヒーレンシィを維持しさらに図１のコンピュータシス
テム内のデータを移動させるために、ブリッジによって用いられるコマンドのた
めのフォーマットの実施例を示す図である。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 マイヤー，デリック・アール アメリカ合衆国、78733 テキサス州、オ ースティン、クリークス・エッジ・パーク ウェイ、2728 (72)発明者 ルーチャック，ウィリアム・ケー アメリカ合衆国、78759−5183 テキサス 州、オースティン、シエラ・オークス、 10808 Ｆターム(参考） 5B061 BA01 GG11

Claims (10)

【特許請求の範囲】
1. 【請求項１】 １つまたは２つ以上のプロセッサ（１１０Ａ；１１０Ｂ）と
   、 前記１つまたは２つ以上のプロセッサ（１１０Ａ；１１０Ｂ）に結合されるブ
   リッジ（１３０）とを含むコンピュータシステムであって、 前記１つまたは２つ以上のプロセッサ（１１０Ａ；１１０Ｂ）のうちの第１の
   プロセッサは、ロックトグルコマンドを前記ブリッジ（１３０）に伝送するよう
   に構成され、前記ブリッジ（１３０）は、前記ロックトグルコマンドを前記１つ
   または２つ以上のプロセッサ（１１０Ａ；１１０Ｂ）のうちの前記第１のプロセ
   ッサから受取ったことに応答して、ロック状態がロックの欠如を表示する場合に
   は、前記ロック状態を設定して前記１つまたは２つ以上のプロセッサ（１１０Ａ
   ；１１０Ｂ）のうちの前記第１のプロセッサのためのロックを表示し、前記ロッ
   ク状態が前記１つまたは２つ以上のプロセッサ（１１０Ａ；１１０Ｂ）のうちの
   前記第１のプロセッサのための前記ロックを表示する場合には、前記ロック状態
   を設定して前記ロックの欠如を表示するように構成される、コンピュータシステ
   ム。
2. 【請求項２】 前記ブリッジ（１３０）はさらに、前記ロック状態が前記１
   つまたは２つ以上のプロセッサ（１１０Ａ；１１０Ｂ）のうちの前記第１のプロ
   セッサのための前記ロックを表示している間は、前記１つまたは２つ以上のプロ
   セッサ（１１０Ａ；１１０Ｂ）のうちの前記第１のプロセッサから受取ったコマ
   ンドのみを実行するように構成される、請求項１に記載のコンピュータシステム
   。
3. 【請求項３】 前記ブリッジは、前記ロック状態を記憶するように構成され
   るロックレジスタ（１３２）を含む、請求項１に記載のコンピュータシステム。
4. 【請求項４】 前記１つまたは２つ以上のプロセッサ（１１０Ａ；１１０Ｂ
   ）の各々は、 前記ロックを特定する第１の１つまたは２つ以上の命令を受取りさらに復号化
   するように結合される復号ユニット（１１２）を含み、 前記復号ユニット（１１２）は、前記第１の１つまたは２つ以上の命令に応答
   して、ロック表示を生成するように構成され、 前記プロセッサの各々はさらに、前記ロック表示と前記第１の１つまたは２つ
   以上の命令を前記復号ユニット（１１２）から受取るように結合されるロード／
   記憶ユニット（１１４）を含み、前記ロード／記憶ユニット（１１４）は、実行
   のために、前記第１の１つまたは２つ以上の命令を選択し、さらにそれに応答し
   て前記ロックトグルコマンドの第１の要求を伝送し、 前記プロセッサの各々はさらに、前記ロード／記憶ユニット（１１４）とバス
   （１２６Ａ；１２８Ａ）との間に結合されるシステムインターフェイスコントロ
   ーラ（１１６）を含み、 前記システムインターフェイスコントローラ（１１６）は、前記ロックトグル
   コマンドの前記第１の要求を前記ロード／記憶ユニット（１１４）から受取るよ
   うに構成され、前記システムインターフェイスコントローラはさらに、前記第１
   のロックトグルコマンドの前記要求を受取ったことに応答して、前記第１のロッ
   クトグルコマンドを発行するように構成され、 前記ロード／記憶ユニット（１１４）はさらに、前記第１の１つまたは２つ以
   上の命令を実行したことに応答して、前記ロックトグルコマンドの第２の要求を
   伝送するように構成され、前記システムインターフェイスコントローラ（１１６
   ）はさらに、前記ロックトグルコマンドの前記第２の要求を前記ロード／記憶ユ
   ニットから受取り、前記ロックトグルコマンドの前記第２の要求を受取ったこと
   に応答して、前記第２のロックトグルコマンドを発行するように構成される、請
   求項１に記載のコンピュータシステム。
5. 【請求項５】 前記ロード／記憶ユニット（１１４）はさらに、前記ロック
   トグルコマンドの前記第１の要求が最も古い未処理のオペレーションになるまで
   、前記ロックトグルコマンドの前記第１の要求をバッファリングするように構成
   され、 前記システムインターフェイスコントローラ（１１６）はさらに、前記第１の
   ロックトグルコマンドがいつ実行されたかを、前記ロード／記憶ユニット（１１
   ４）に知らせるように構成される、請求項１に記載のコンピュータシステム。
6. 【請求項６】 １つまたは２つ以上のプロセッサ（１１０Ａ；１１０Ｂ）と
   ブリッジ（１３０）とを含むコンピュータシステムを動作させるための方法であ
   って、 前記１つまたは２つ以上のプロセッサ（１１０Ａ；１１０Ｂ）のうちの第１の
   プロセッサ（１１０Ａ）から前記ブリッジ（１３０）へと第１のロックトグルコ
   マンドを発行するステップと、 前記第１のロックトグルコマンドと、ロック状態がロックの欠如を表示すると
   判断したこととに応答して、前記ロック状態を設定し前記第１のプロセッサ（１
   １０Ａ）によるロックを表示するステップと、 前記第１のロックトグルコマンドと、前記ロック状態が前記第１のプロセッサ
   （１１０Ａ）による前記ロックを表示すると判断したこととに応答して、前記ロ
   ック状態を設定し前記ロックの欠如を表示するステップとを含む、方法。
7. 【請求項７】 前記ロック状態が前記第１のプロセッサのための前記ロック
   を表示する間、前記１つまたは２つ以上のプロセッサ（１１０Ａ；１１０Ｂ）の
   うちの第２のプロセッサ（１１０Ｂ）からのコマンドを処理することを禁止する
   ステップをさらに含む、請求項６に記載の方法。
8. 【請求項８】 前記ロック状態を設定して前記ロックを表示したことに応答
   して、前記ロックを特定する前記１つまたは２つ以上のコマンドを、前記第１の
   プロセッサ（１１０Ａ）から前記ブリッジ（１３０）へと送るステップと、 前記ロックを特定する前記１つまたは２つ以上のコマンドを、前記第１のプロ
   セッサ（１１０Ａ）から前記ブリッジ（１３０）へと送った後に、第２のロック
   トグルコマンドを、前記第１のプロセッサ（１１０Ａ）から前記ブリッジ（１３
   ０）へと送るステップとをさらに含む、請求項６に記載の方法。
9. 【請求項９】 バスブリッジであって、 ロック状態を記憶するように構成されるロックレジスタ（１３２）と、 前記ロックレジスタに結合され、さらに第１のプロセッサ（１１０Ａ）からの
   ロックトグルコマンドを受取るように結合される制御論理（１３６）とを含み、
   前記制御論理（１３６）は、前記ロックトグルコマンドと、ロック状態がロック
   の欠如を表示すると判断したこととに応答して、前記ロックレジスタ内の前記ロ
   ック状態を設定し前記第１のプロセッサ（１１０Ａ）によるロックを表示するよ
   うに構成され、前記制御論理は、前記ロックトグルコマンドと、前記ロック状態
   が前記第１のプロセッサ（１１０Ａ）による前記ロックを表示すると判断したこ
   ととに応答して、前記ロック状態を設定し前記ロックの欠如を表示するように構
   成される、バスブリッジ。
10. 【請求項１０】 マイクロプロセッサであって、 ロックの要求とロック解除の要求とを検出するように構成されるロード／記憶
    ユニット（１１４）を含み、前記ロード／記憶ユニット（１１４）は、前記ロッ
    クの要求または前記ロック解除の要求のいずれかに応答して、ロックトグル要求
    を生成するように構成され、 前記マイクロプロセッサはさらに、前記ロード／記憶ユニット（１１４）に結
    合されるシステムインターフェイスコントローラ（１１６）を含み、前記システ
    ムインターフェイスコントローラ（１１６）は、前記ロックトグル要求に応答し
    て、ロックトグルコマンドを伝送するように構成される、マイクロプロセッサ。