JP2003510992A - スタンダードｐｃバス上のセルまたはパケットトラフィックを減じるための方法および装置 - Google Patents

Abstract

(57)【要約】 コンピュータシステム（１０）は、エンドシステム（４０）、バス（５０）、通信インターフェイス（６０）、およびバスインターフェイス（１１０）を含む。バス（５０）はエンドシステム（４０）に結合される。通信インターフェイス（６０）はバス（５０）に結合され、物理層（７０）、受信バッファ（１００）、およびチャネル制御ユニット（１２０）を含む。物理層（７０）は入力信号を受取りその入力信号を復調して複数のセルを生成するようにされる。受信バッファ（１００）はセルを受取るようにされる。チャネル制御ユニット（１２０）は受信バッファ内の不要セルを特定しその不要セルを破棄するようにされる。バスインターフェイス（１１０）はバス（５０）に結合され、チャネル制御ユニット（１２０）から残りのセルを受取ってそれらの残りのセルをバス（５０）を通してエンドシステム（４０）へと転送するようにされる。エンドシステム（５０）をインターフェイスに結合するバス（５０）上のトラフィックを減じるための方法が提供される。入力信号が受けとられる。入力信号が復調されて複数のセルが生成される。複数のセル内の不要セルが特定される。不要セルが破棄される。残りのセルがバス（５０）を通してエンドシステム（４０）へと転送される。

Description

【発明の詳細な説明】

【０００１】

【技術分野】

この発明は一般に通信システムに関し、より具体的には、ソフトウェアをベー
スにしたプロトコルスタックを用いて通信システム内のバストラフィックを減じ
るための方法と装置とに関する。

【０００２】

【背景技術】

非同期転送モード（ＡＴＭ）通信ネットワーク等のパケット交換通信ネットワ
ークは典型的には、１組の高速通信リンクにわたって通信のために結合されるい
くつかの通信ノードから作られる。このような通信ネットワークは通常、ビデオ
装置、音声装置、データ装置、およびファクシミリ装置を含む広範囲にわたる通
信装置における通信を可能にする。典型的には、このような通信ネットワークの
接続形態によって、ネットワーク内の任意の２つの通信ノードの間に種々の通信
経路を確立することができる。このような通信経路は一般に、通信ネットワーク
内の仮想回線と呼ばれる。典型的には、このような仮想回線の通信ノードを通っ
た物理経路は、通信ノード内および高速通信リンク上の仮想回線と、通信ノード
内および高速通信リンク上の利用できるソースとのための帯域幅利用要件に従っ
て確立される。

【０００３】 ＡＴＭがコンピュータとともに用いられる実現例では、ＡＴＭ通信機能は典型
的には、ネットワークインターフェイス回路内のハードウェアに完全に組込まれ
る。ハードウェア実現のためにはいくつかの特殊な構成要素が必要とされ、さら
に設計に比較的融通がきかないため、ハードウェア実現には時として費用がかか
ることがある。費用を少なくするために、産業グループは、マイクロソフト社（
Microsoft Corporation）が販売するウィンドウズ（Ｒ）（Windows（Ｒ））オペ
レーティングシステム等のオペレーティングシステムの制御下でホストをベース
にしたソフトウェアプロトコルスタックを実現することを提案した。ソフトウェ
アによる対応にはもともとハードウェア実現よりも融通性があり、また、ハード
ウェア構成要素の数がより少ないため、コストが減じられる。ソフトウェアイン
ストレーションベースは通常、同様のソフトウェアベースよりもより容易に維持
され、アップグレードされる。

【０００４】 しかし、ソフトウェア実現にはある特定の限界がある。たとえば、限られたサ
イズの送信および受信待ち行列（たとえば、先入れ先出しバッファ｛ＦＩＦＯ｝
）を有するハードウェアインターフェイスがなお必要とされる。ＡＴＭ情報は５
３バイトパケットまたはセルで転送される。セルの各々は５バイトのヘッダと４
８バイトのボディとを含む。オペレーティングシステムはリアルタイムではない
ため、待ち時間が生じて結果として受信バッファの記憶容量が一杯になるおそれ
があり、この状況は、音声またはビデオトラフィック等の時間が肝要なデータス
トリームにおいては特に損害を与えるものである。このような待ち時間の結果と
して、ＡＴＭ接続が失われるおそれがある。また、受信セルがソフトウェア層に
よって処理され得るように、受信セルはハードウェアインターフェイスからシス
テムバス、たとえば、ペリフェラルコンポーネントインターコネクト（peripher
al component interconnect）（ＰＣＩ）バスをわたって転送されなければなら
ない。ＡＴＭプロトコルはしばしば高帯域幅応用で用いられるため、バス上のト
ラフィック量が重要となり得る。バストラフィックが増えることによってエンド
システム（つまり、コンピュータ）の全体的な待ち時間が長くなり、これによっ
て、限られたサイズの受信バッファに関連する問題が一層悪化するおそれがある
。またシステム待ち時間が長くなることによって、エンドシステム上で実行され
る他のプロセスが完了し得るときの効率が減じられる。

【０００５】 この発明は、上述の１つまたはそれ以上の問題を克服、または少なくともその
影響を減じることに関する。

【０００６】

【発明の開示】

この発明の１つの局面は、エンドシステム、バス、通信インターフェイス、お
よびバスインターフェイスを含むコンピュータシステムで見られる。バスはエン
ドシステムに結合される。通信インターフェイスはバスに結合され、物理層、受
信バッファ、およびチャネル制御ユニットを含む。物理層は、入力信号を受取り
その入力信号を復調して複数のセルを生成するようにされる。受信バッファはセ
ルを受取るようにされる。チャネル制御ユニットは、受信バッファ内の不要セル
を特定して不要セルを破棄するようにされる。バスインターフェイスはバスに結
合され、チャネル制御ユニットから残りのセルを受取ってそれら残りのセルをバ
スを通してエンドシステムへと転送するようにされる。

【０００７】 この発明の別の局面は、インターフェイスにエンドシステムを結合するバス上
のトラフィックを減じるための方法において見られる。入力信号が受取られる。
入力信号は復調されて複数のセルが生成される。複数のセル内の不要セルが特定
される。不要セルが破棄される。残りのセルがバスを通してエンドシステムへと
転送される。

【０００８】 この発明は、同じ参照番号が同様の要素を示す添付の図とともに以下の説明を
参照することによって理解されるだろう。

【０００９】 この発明は種々の変形および代替の形が可能であるが、その特定の実施例が図
の例によって示され、ここで詳細に説明される。しかし、特定の実施例のここで
の説明は開示される特定の形にこの発明を限定するものではなく、逆に、添付の
請求項によって規定される発明の思想と範囲とに入るすべての変形、均等物、お
よび代替物を包含することが意図されることが理解されるべきである。

【００１０】

【発明の実施の態様】

この発明の例示的な実施例が以下で説明される。わかりやすくするために、こ
の明細書では実際の実現例のすべての特徴が説明されるわけではない。すべての
このような実際の実施例の展開では、開発者の特定の目的を達成するために実現
例ごとに異なるシステム関連のおよびビジネス関連の制約に従う実現に特有の多
くの決定を行なわなければならないことが当然のことながら理解されるだろう。
さらに、このような展開に関する努力は複雑であり時間のかかるものであるかも
しれないが、それはこの開示の利益を享受する当業者にとっては日常の仕事であ
ることが理解されるだろう。

【００１１】 図１を参照して、この発明に従ったコンピュータシステム１０の簡素化された
ブロック図が示される。この発明を不必要に曖昧なものにしないために、完全な
コンピュータシステムのすべての構成要素が示されるわけではない。コンピュー
タシステムはホスト中央処理装置（ＣＰＵ）２０とホストメモリ３０とを含み、
それらは集合的にエンドシステム４０と呼ばれる。エンドシステム４０は、マイ
クロソフト社が販売するウィンドウズ（Ｒ）９８またはウィンドウズ（Ｒ）ＮＴ
オペレーティングシステム等のオペレーティングシステムの制御下で動作する。
エンドシステム４０はペリフェラルコンポーネントインターコネクト（ＰＣＩ）
バス等のバス５０に結合される。ネットワークインターフェイス回路（ＮＩＣ）
６０もバス５０とインターフェイスをとり、コンピュータシステム１０に外部イ
ンターフェイスを提供する。典型的には、エンドシステム４０、バス５０、およ
びＮＩＣ６０が共通のハウジング（図示せず）内に含まれる。

【００１２】 ＮＩＣ６０は、転送プロトコルを用いて、広域ネットワーク（ＷＡＮ）、ロー
カルエリアネットワーク（ＬＡＮ）、電話ネットワーク、光ファイバネットワー
ク、ワイヤレスネットワーク等のより大きな通信ネットワーク（図示せず）と外
部通信リンク６５を通して通信するようにされる。この発明の理解を容易にする
ために、コンピュータシステム１０の動作は、非同期転送モード（ＡＴＭ）プロ
トコルを用いて実現され得るように説明される。しかし、この発明の応用はその
ように限定されているわけではなく、他の転送プロトコルも用いられ得る。ＡＴ
Ｍプロトコルは、多くの他の基準および産業刊行物のうちの、ＡＴＭフォーラム
からのＩＴＵ−ＣおよびＡＴＭユーザネットワーク仕様バージョン３．１による
Ｂ−ＩＳＤＮ ＡＴＭ層仕様I．３６１に記載されている。ＡＴＭプロトコルの
機能性は、エンドシステム４０のオペレーティングシステムの制御下で動作する
ソフトウェアによって提供される。

【００１３】 ＮＩＣ６０は物理層（ＰＨＹ）７０を含む。物理層７０の具体的な構造体は外
部通信リンク６５の性質に依存する。種々の物理層実現要件が産業基準で規定さ
れる。一般に、物理層７０は外部通信リンク６５上の送信のための出て行くＡＴ
Ｍセルを変調し、外部通信リンク６５にわたって受けとられる信号からの入って
来るＡＴＭセルを復調する。ＡＴＭのためのユニバーサルテストおよびオペレー
ションＰＨＹインターフェイス（universal test and operations PHY interfac
e for ATM）（ＵＴＯＰＩＡ）データ経路インターフェイス８０が、物理層７０
と、ＡＴＭ層および種々の他のマネジメントエンティティ等の上層モジュールと
の間のインターフェイスを規定する。ＵＴＯＰＩＡインターフェイス８０は、広
範囲の速度タイプおよびメディアタイプにわたる共通のＰＨＹインターフェイス
をＡＴＭサブシステム内で提供する。ＵＴＯＰＩＡインターフェイス８０の産業
基準要件は当該技術分野で周知であるため、ここではより詳細には説明されない
。

【００１４】 ＵＴＯＰＩＡインターフェイス８０は送信（ＴＸ）バッファ９０および受信（
ＲＸ）バッファ１００と通信する。例示的な実施例では、ＴＸバッファ９０とＲ
Ｘバッファ１００とは先入れ先出し（ＦＩＦＯ）バッファである。バッファ９０
、１００はバスコントローラ１１０とインターフェイスをとり、これはバス５０
上の送信フレームと受信フレームとの転送を調整する。チャネル制御ユニット１
２０はＲＸバッファ１００とインターフェイスをとり、以下でより詳細に説明さ
れるように、入って来るセルをチャネル化し、不要セルを除去する。ホストＣＰ
Ｕ２０は、チャネル制御ユニットによってフィルタされた後バスコントローラ１
１０から受け取られたセルをセル待ち行列１３０内に記憶させる。

【００１５】 図２を参照して、ＡＴＭセル２００の構造体を示す図が提供される。セル２０
０は５バイトのヘッダ２１０（個々のバイトは２１１、２１２、２１３、２１４
、２１５）と、４８バイトのボディ２２０とを含む。ヘッダ２１０内の第１のバ
イト２１１は、物理的アクセス制御のために用いられる包括的フロー制御フィー
ルド（ＧＦＣ）（４ビット）を含む。仮想経路識別子（ＶＰＩ）（８ビット）が
第１のバイト２１１と第２のバイト２１２との間で分けられる（４−４）。仮想
チャネル識別子（ＶＣＩ）（１６ビット）が第２のバイト２１２、第３のバイト
２１３、および第４のバイト２１４内に含まれる（４−８−４）。ＶＰＩとＶＣ
Ｉとがともにエンドシステム４０の仮想回線（ＶＣ）を規定する。一意性のＶＰ
Ｉ／ＶＣＩ識別子が後続のセルの種類を表示するように割当てられる。これらの
セルの種類は、割当てられていないセル、物理層ＯＡＭセル、メタ信号チャネル
セル、および包括的ブロードキャスト信号チャネルセルである。ペイロード型フ
ィールド（ＰＴ）（３ビット）およびセル損失プライオリティ（ＣＬＰ）ビット
も第４のバイト２１４内に含まれる。ＰＴフィールドはユーザデータの存在を表
示し、ＣＬＰビットはリソース認識の間にセル２００がドロップされ得るかを表
示する（たとえば、ＣＬＰ＝１ならば、ＣＬＰ＝０を備えるセルのためにセル２
００はドロップされ得る）。第５のバイト２１５は、ヘッダ２１０で受取られる
誤りビットを検出して訂正するために巡回冗長検査（ＣＲＣ）チェックサムとし
て用いられるヘッダ誤り訂正（ＨＥＣ）フィールドを含む。ＨＥＣフィールドを
用いて、欠陥のあるビットの１つのみが修復され得る。セルボディ２２０は４８
ユーザデータバイト２３０を含む。

【００１６】 図１に戻ると、チャネル制御ユニット１２０の動作がより詳細に説明される。
チャネル制御ユニット１２０は、セルをチャネル化し不要セルを除去することに
よって効率を高めるようにされる。チャネル制御ユニット１２０はプログラム可
能なマイクロコントローラ、専用の制御論理で、または他のいくつかのプログラ
ム可能な手段を通して実現され得る。

【００１７】 チャネル制御ユニット１２０は、エンドシステム４０内のアクティブな仮想チ
ャネル（ＶＣ）でもってＶＰＩ／ＶＣＩペアに索引を付けるためのＶＰＩ／ＶＣ
Ｉルックアップテーブルを連想キャッシュ１４０内に維持する。ＶＰＩ／ＶＣＩ
ルックアップテーブルでの探索がうまくいくと、アクティブなＶＣの１つに対応
する仮想チャネル記述子（ＶＣＤ）が生成される。ＶＣＤは、エンドシステム４
０上のアクティブなＶＣの１つの索引番号として考えられ得る。チャネル制御ユ
ニット１２０は、図２を参照して上で説明された５バイトのセルヘッダ２１０を
ＶＣＤ３１０（４バイト）と取替えることによって、（図３で示される）チャネ
ル化されたセル３００を生成する。したがってチャネル化されたセル３００のサ
イズが５２バイトに減じられる。このようにサイズが小さくなったことによって
、バスコントローラ１１０はチャネル化されたセル３００をバス５０を通してエ
ンドシステム４０へとより効率的に（つまり、１３ ３２ビット転送によって）
転送することができる。これによって、チャネル化されたセル３００をバス５０
を通して転送することに付随する待ち時間が短縮され、したがってコンピュータ
システム１０の全体的な速度と効率とが改善される。チャネル制御ユニット１２
０はＲＸバッファ１００内でセル２００のヘッダ２１０に重ね書きをすることに
よって、チャネル化されたセル３００を生成し得る。代替的には、チャネル制御
ユニット１２０は、チャネル化されたセル３００がバスコントローラ１１０へと
転送されるときにその場でＶＣＤ３１０を挿入してもよい。例示的な実施例では
、チャネル制御ユニット１２０が直接、挿入を行なう。

【００１８】 チャネル制御ユニット１２０が行なうチャネル化の別の利点は、それによって
エンドシステム４０上の処理と記憶とに関する要求が減じられることである。チ
ャネル制御ユニット１２０がチャネル化を行わない場合には、ホストＣＰＵ２０
がホストメモリ３０内にＶＰＩ／ＶＣＩルックアップテーブルを記憶し、チャネ
ル化そのものを行なう必要があるだろう。エンドシステム４０上の処理に関する
要求を少なくすることによってさらに、エンドシステム４０での待ち時間のため
に起こるＲＸバッファ１００内のオーバーフロー状態のおそれが減じられる。

【００１９】 上述のチャネル化は、この発明を例示するために用いられる特定のＡＴＭプロ
トコルによって部分的に規定される。異なる移送プロトコルが異なる技術を用い
てエンドシステム４０内のチャネルにセルを相互関連させ得る。このようなセル
対してここで説明されるチャネル化方法を応用することは、この発明の範囲内に
あると企図され、また実際にその範囲内にある。

【００２０】 チャネル制御ユニット１２０はまた不要セルを破棄し、バス５０をわたってエ
ンドシステム４０へと送られるセル３００の数を減少させる。不要セルの除去に
よって、必要とされるユーザセルのためにＲＸバッファ１００内のスペースが空
けられ、したがってさらにオーバーフロー状態のおそれが減じられる。また、よ
り少ないセルがバス５０上で転送されるため、全体的な待ち時間が短縮される。
１２０が破棄し得るセルの種類が以下で説明される。

【００２１】 第１の種類の不要セルは浮遊セルである。浮遊セルとは、エンドシステム４０
内の現在アクティブな仮想チャネルのいずれにも対応しないＶＰＩ／ＶＣＩフィ
ールドを有するセルとして定義される。別の種類の不要セルは誤りセルである。
誤りセルは、セルヘッダ２１０を修復不可能なほどに破損させた、送信メディア
内のビットエラーの結果として生じる（つまり、ＨＥＣフィールドによって判断
されるように２つの以上のビットに誤りがある）。可能であれば物理層７０によ
ってヘッダ２１０の訂正が行なわれる。浮遊セルと誤りセルとはＶＰＩ／ＶＣＩ
ルックアップテーブル内のミスによって特定される。例示される実施例では、チ
ャネル制御ユニット１２０は浮遊セルと誤りセルとに対する破棄機能を可能にも
できるし、不能にするよう構成可能である。

【００２２】 第３の種類の不要セルは割当てられていないセルである。割当てられていない
セルは物理層７０とＡＴＭ層との両者にとって可視であり、フロー制御目的のた
めに用いられ得る。これらのセルはＶＰＩ＝０とＶＣＩ＝０とを有する。例示さ
れる実施例では、チャネル制御ユニット１２０は必ずすべての割当てられていな
いセルを破棄する。

【００２３】 第４の種類の不要セルはオプショナルセルと呼ばれる。マイクロソフト社が提
供するようなある特定のＰＣ基準によると、エンドＰＣシステムは、ある特定の
種類の動作・管理・保全（operations, administration and maintenance）（Ｏ
ＡＭ）セルのフローをサポートする必要がない場合がある。これらのセルはＡＴ
Ｍ層で可視であり、エンドシステム４０のベンダーがそれらをサポートすること
を選択していなければ、最終的にエンドシステム４０上のプロトコルスタックに
よって破棄されるだろう。このような場合にチャネル制御ユニット１２０がこの
ようなセルを破棄するように命令され得る。例示的なオプショナルＯＡＭセルは
Ｆ４セルおよびＦ５セルである。Ｆ４フローセルは、仮想経路レベルのセグメン
トマネジメントまたはエンドツーエンドマネジメントのために用いられる。Ｆ４
フローセルは、ＶＣＩ値が３（つまり、００００ ００１１ ２進）であってＶ
ＰＩがユーザと同じである点においてＶＣＩ／ＶＰＩ値によって識別される。エ
ンドツーエンドＦ４フローセルのＶＣＩ値は４（つまり、００００ ０１００
２進）であってＶＰＩは再びユーザと同じである。ＯＡＭ Ｆ５フローセルは、
仮想チャネルレベルのセグメントマネジメントまたはエンドツーエンドマネジメ
ントのために用いられる。これらのセルは、セグメントに関しては４（つまり、
１００）という特定のＰＴ値を用い、エンドツーエンドＦ５フローセルに関して
は５（つまり、１０１）という特定のＰＴ値を用いることによって識別される。
Ｆ５フローセルはユーザと同じＶＣＩとＶＰＩとの両者を含む。例示される実施
例では、チャネル制御ユニット１２０はＯＡＭセル等のオプショナルセルに対す
る破棄機能を可能にもできるし、不能にするよう構成可能である。

【００２４】 上述の不要セルの種類は、この発明を例示するために用いられる特定のＡＴＭ
プロトコルによって部分的に規定される。異なる移送プロトコルは異なる特定の
不要セルを有してもよい。このようなセルに対するここで説明される破棄方法の
応用はこの発明の範囲内にあると企図され、また実際にその範囲内にある。

【００２５】 図４と図５とを参照して、例示的なデータストリームの間のＲＸバッファ１０
０とセル待ち行列１３０との内容の図がそれぞれ示される。データストリームは
割当てられていないセル４００を含み、ＶＣ１データセル４１０とＶＣ２データ
セル４２０とがそれぞれ続く。次に、ＯＡＭセル４３０と浮遊セル４４０とが受
取られ、ＶＣ１セル４５０、誤りセル４６０、およびＶＣ２セル４７０が続く。
上述のように、チャネル制御ユニット１２０はセルヘッダ２１０内に含まれる情
報に基づいて、割当てられていないセル４００とＯＡＭセル４３０とを破棄する
。チャネル制御ユニット１２０は連想キャッシュ１４０内に記憶されるＶＰＩ／
ＶＣＩルックアップテーブル内のミスに基づいて、浮遊セル４４０と誤りセル４
６０とを破棄する。

【００２６】 チャネル制御ユニット１２０はＶＰＩ／ＶＣＩルックアップテーブル内の情報
を用いてＶＣ１セルおよびＶＣ２セル、４１０、４２０、４５０、４７０に関連
するアクティブなチャネルを判断し、セルヘッダ２１０を（図３に示される）短
くなったＶＣＤ３１０に取替えてチャネル化されたセル４１０′、４２０′、４
５０′、４７０′を図５で示されるセル待ち行列１３０内に生成する。

【００２７】 図４と図５とを参照して上で説明されるように、不要セルを破棄することによ
って、バス５０を通して転送されるべきセルの数が８から４へと減り、したがっ
てＡＴＭ機能をサポートすることに関連するバス待ち時間が短縮される。また、
セル４１０′、４２０′、４５０′、４７０′をチャネル化することによって、
ホストＣＰＵ２０への処理に関する負荷が軽減され、さらに、転送のためにより
効率的なサイズのセルを提供することによってバス待ち時間が短縮される。

【００２８】 図６を参照して、ＡＴＭバストラフィックを減じるための方法のフロー図が提
供される。ブロック６００でセルが受取られる。ブロック６１０でセルの種類（
たとえば、データ、オプショナル、割当てられていない）が特定され、ブロック
６２０で関連するチャネル（たとえば、ＶＣ_x、誤り）が判断される。ブロック
６３０で不要セル（たとえば、オプショナル、割当てられていない、浮遊）が破
棄され、ブロック６４０では、ブロック６２０での関連チャネルの判断の間に得
られた情報に基づいて、チャネル化されたセルが生成される。最後にブロック６
５０で、チャネル化されたセルはエンドシステム４０へと（つまり、バス５０を
通して）転送される。

【００２９】 この発明はここでの教示の利益を享受する当業者に明らかであるような異なっ
てはいるが同等の様態で変形されて実行されてもよいため、上で開示された特定
の実施例は単なる例にすぎない。さらに、前掲の請求項で記載される限定を除き
、ここで示される構成または設計の詳細事項のみに限定されているわけではない
。したがって上で開示された特定の実施例は置換または変形されてもよく、さら
にはすべてのこれらの変形が発明の範囲および思想内にあるとされることが明ら
かである。したがって、ここで求められる保護が前掲の請求項で示される。

【図面の簡単な説明】

【図１】 この発明に従ったコンピュータシステムの簡素化されたブロック
図である。

【図２】 ＡＴＭセルの構造体を示す図である。

【図３】 図１のチャネル制御ユニットによって生成されるチャネル化され
たセルを示す図である。

【図４】 例示的なデータストリームの間の図１の受信バッファの内容を示
す図である。

【図５】 チャネル制御ユニットが不要セルを除去した後の図１のホストメ
モリ内のセル待ち行列の内容を示す図である。

【図６】 この発明に従ってＡＴＭバストラフィックを減じるための方法の
フロー図である。

【手続補正書】特許協力条約第３４条補正の翻訳文提出書

【提出日】平成１４年２月１９日（２００２．２．１９）

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正の内容】

【特許請求の範囲】

───────────────────────────────────────────────────── フロントページの続き (72)発明者 カネロンズ，オーランドー・ジェイ アメリカ合衆国、78613 テキサス州、シ ーダー・パーク、ウッドホロウ・レーン、 807 Ｆターム(参考） 5K030 GA13 HA10 HB14 JA07 JT03 KA15 KX24 LC18 【要約の続き】 複数のセル内の不要セルが特定される。不要セルが破棄 される。残りのセルがバス（５０）を通してエンドシス テム（４０）へと転送される。

Claims (10)

【特許請求の範囲】
1. 【請求項１】 コンピュータシステム（１０）であって、 エンドシステム（４０）と、 エンドシステム（４０）に結合されるバス（５０）と、 バス（５０）に結合される通信インターフェイス（６０）とを含み、通信イン
   ターフェイス（６０）は、 入力信号を受取りその入力信号を復調して複数のセルを生成させるようにされ
   る物理層（７０）と、 セルを受取るようにされる受信バッファ（１００）と、 受信バッファ（１００）内の不要セルを特定し不要セルを破棄するようにされ
   るチャネル制御ユニット（１２０）と、 バス（５０）に結合され、かつ残りのセルをチャネル制御ユニット（１２０）
   から受取ってそれらの残りのセルをバス（５０）を通してエンドシステム（４０
   ）へと転送するようにされるバスインターフェイス（１１０）とを含む、コンピ
   ュータシステム（１０）。
2. 【請求項２】 セルの各々はヘッダを含み、チャネル制御ユニット（１２０
   ）はヘッダに基づいて不要セルを特定するようにされる、請求項１に記載のコン
   ピュータシステム（１０）。
3. 【請求項３】 チャネル制御ユニット（１２０）はヘッダに基づいて、割当
   てられていないセル、動作・管理・保全（ＯＡＭ）セル、およびエンドシステム
   が維持する複数の仮想回線のうちの１つにも関連していないセルのうちの少なく
   とも１つを、不要セルの１つとして特定するようにされる、請求項２に記載のコ
   ンピュータシステム（１０）。
4. 【請求項４】 ヘッダはセル識別子を含み、チャネル制御ユニット（１２０
   ）は関連のセル識別子へと仮想回線をリンクする仮想回線記述子を有する索引テ
   ーブルを維持するようにされ、チャネル制御ユニット（１２０）はさらに索引テ
   ーブル内で索引付けされていないセルを不要セルとして特定するようにされる、
   請求項２に記載のコンピュータシステム（１０）。
5. 【請求項５】 チャネル制御ユニット（１２０）は索引テーブルで索引付け
   されている残りのセルのための仮想回線記述子へと残りのセルのヘッダを取替え
   ることによって、チャネル化されたセルを生成するようにされる、請求項２に記
   載のコンピュータシステム（１０）。
6. 【請求項６】 エンドシステム（４０）をインターフェイス（６０）に結合
   させるバス（５０）上のトラフィックを減じるための方法であって、 入力信号を受取るステップと、 入力信号を復調して複数のセルを生成するステップと、 複数のセル内の不要セルを特定するステップと、 不要セルを破棄するステップと、 残りのセルをバスを通してエンドシステムへと転送するステップとを含む、方
   法。
7. 【請求項７】 セルの各々はヘッダを含み、不要セルを特定するステップは
   ヘッダに基づいて不要セルを特定するステップを含む、請求項６に記載の方法。
8. 【請求項８】 不要セルを特定するステップは、ヘッダに基づいて、割当て
   られていないセル、動作・管理・保全（ＯＡＭ）セル、およびエンドシステムが
   維持する複数の仮想回線のうちの１つにも関連していないセルのうちの少なくと
   も１つを、不要セルの１つとして特定するステップを含む、請求項７に記載の方
   法。
9. 【請求項９】 ヘッダはセル識別子を含み、前記方法はさらに、 関連するセル識別子へと仮想回線をリンクする仮想回線記述子を有する索引テ
   ーブルを維持するステップを含み、不要セルを特定するステップは索引テーブル
   内で索引付けされていないセルを不要セルとして特定するステップを含む、請求
   項７に記載の方法。
10. 【請求項１０】 索引テーブル内で索引付けされている残りのセルのための
    仮想回線記述子へと残りのセルのヘッダを取替えてチャネル化されたセルを生成
    するステップをさらに含む、請求項７に記載の方法。