JP2003506915A - 波高因子補償ドライバ - Google Patents

波高因子補償ドライバ

Info

Publication number
JP2003506915A
JP2003506915A JP2001513834A JP2001513834A JP2003506915A JP 2003506915 A JP2003506915 A JP 2003506915A JP 2001513834 A JP2001513834 A JP 2001513834A JP 2001513834 A JP2001513834 A JP 2001513834A JP 2003506915 A JP2003506915 A JP 2003506915A
Authority
JP
Japan
Prior art keywords
circuit
line
driver circuit
driver
transformer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001513834A
Other languages
English (en)
Inventor
ビッソン，ロバート
トレンブレイ，フランソワ
Original Assignee
カテナ・ネットワークス・インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by カテナ・ネットワークス・インコーポレーテッド filed Critical カテナ・ネットワークス・インコーポレーテッド
Publication of JP2003506915A publication Critical patent/JP2003506915A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0002—Modulated-carrier systems analog front ends; means for connecting modulators, demodulators or transceivers to a transmission line
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/74—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission for increasing reliability, e.g. using redundant or spare channels or apparatus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2614—Peak power aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Interface Circuits In Exchanges (AREA)
  • Telephonic Communication Services (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

(57)【要約】 電気通信回線に使用するための電話回線フィード回路であって、異なる比の変圧器タップ（７２）をもつ２つのドライバ、および普通のドライブ条件下で第１のドライバが実質的にすべての電力を第１の巻線比の第１の変圧器（Ｔｓｐ１）を通じて普通の入力信号条件下で供給し、高い波高因子の入力条件下で第２のドライバが実質的にすべての電力を第２の巻線比の第２の変圧器（Ｔｓｐ２）を通じて供給するように検知回路を有する。

Description

【発明の詳細な説明】
【０００１】 （発明の背景） 本発明は、電気通信システムに使用される回線ドライバの電力消費を削減する
ための方法およびシステムに関する。
【０００２】 デジタル加入者回線（ＤＳＬ）ハードウェアの製造業者らによってＤＳＬ回線
カードの全体的な電力消費を削減するために多くの努力がなされてきた。全体的
な電力削減の改善はなされてきたが、回線ドライバの分野においての有意な電力
改善は未だはっきりとなされていない。波高因子を低下させたせいで、知られて
いる相対的に目立たない改善はなされたが、それは逆に処理速度またはＤＳＰ
ＭＩＰＳと呼ばれるものを犠牲にしてわずかなドライバ電圧レール低下を促進さ
せた。これらすべての適用について、ドライバ電力は有意に改善されなかった。
【０００３】 ＤＳＬ技術を魅力的なものにするために、全体的な電力の浪費は現在の解決策
によるもの以上に削減しなければならない。この電力浪費は装置の動作温度の上
昇という形で現れる。回路を適度な動作温度に維持するために、追加的な送風機
、空調、ヒート・シンクおよび熱的換気用の空隙を含めたいくつかの設計拘束が
導入される。これらの拘束条件はシステムに付随する材料費、人件費および維持
費のコストを有意に上昇させる。その上さらに、余剰の熱は装置の密度を制限す
る可能性があり、それによってシステムの主役となる施設のサイズを増大させ、
かつ／または一定のサイズの施設でサービスを提供できる顧客の数を制限する。
したがって、通信システムにおいて電力消費を低減化することはすべてのシステ
ム設計のキーとなる局面となり得る。
【０００４】 回線ドライバは有意の量の電力を消費する構成要素である。代表的には、回線
ドライバはデジタル−アナログ（ＤＡ）コンバータのような前段の回路からアナ
ログ信号を受けるための増幅器を含み、この信号をソース抵抗および回線変圧器
を介してツイスト・ペアの電話回線上にドライブする。一般的に使用されるＤＳ
Ｌの回線ドライバは、回線の基準インピーダンスに等しい通常は直列抵抗として
設けられる１００オームのソース抵抗を含む。代表的な回線ドライバは差動動作
する２つの増幅器を使用する。ドライバの設計を悪化させる因子は回線上にドラ
イブされる受信信号中に統計学的に稀な高い波高因子が生じることである。
【０００５】 １つの解決策は、代表的には＋１５Ｖおよび−１５Ｖの単一の二極高電圧レー
ルから増幅器に電力供給することである。この電圧は、ドライブされる信号が高
い波高因子の発生によってクリップされないように選択される。このケースでは
電力の大部分が回線上でインピーダンス整合するために使用される実際のソース
抵抗で消費される。
【０００６】 また別の解決策は差動電圧レールを使用するものであって、これは第２の電圧
レールを必要とし、それにより必要なレールが２から４に増える。これらのレー
ルは＋１２Ｖ（または＋１５Ｖ）、−１２Ｖ（または−１５Ｖ）、＋５Ｖおよび
−５Ｖであろう。高い電圧レールは高い波高因子の発生を処理し、それに対して
低い電圧レールは通常の信号条件を処理する。例えばＴｅｘａｓ Ｉｎｓｔｒｕ
ｍｅｎｔｓ社のＴＨＳ６０３２は中央局（ＣＯ）のＡＤＳＬ応用のために設計さ
れた超低電力型の差動型回線ドライバである。ＴＨＳ６０３２は、デバイスが低
電圧と高電圧の両方の電源から電力供給されるＧ級のアーキテクチャを有する。
電圧レールは低確率のピーク電力事態が生じたときに切り換えられる。この方式
で、ほとんどの時間では低い電圧レールが使用され、それにより電力を低く維持
する。高い電圧レールは大きな信号レベルが伝送されるとしなやかに切り換えら
れる。この方式で、高い電力消費は実際に必要なときだけになる。ｘＤＳＬモデ
ム内のそのような増幅器の応用は米国特許第５，８９８，３４２号に開示されて
いる。
【０００７】 上述の解決策は直接コストおよび基板スペースの観点の両方からコスト高であ
る。したがって、上述の欠点を少なくともある程度軽減しながら高い波高因子を
処理できるような低電力型のドライブ・ステージが必要である。
【０００８】 （発明の概要） 本発明によると、電話回線フィード回路は、通常のドライブ条件下において、
通常の入力信号条件では第１のドライバが第１の巻線比の第１の変圧器を通る実
質的にすべての電力を供給し、高い波高因子の入力信号条件では第２のドライバ
が第２の巻線比の第２の変圧器を通る実質的にすべての電力を供給するように変
圧器タップおよび検知回路を備えた２つのドライバを有する電気通信回線に使用
するために供給される。
【０００９】 さらに特定すると、第１のドライバ回路は第１の巻線比を有する第１の変圧器
を経由して電気通信回線のチップ端子およびリング端子に接続される出力部を有
し、第２のドライバ回路は第２の巻線比を有する第２の変圧器を経由して前記電
気通信回線のチップ端子およびリング端子に接続される出力部を有し、スイッチ
ング回路が、通常の入力信号条件で実質的にすべてのドライブ電力が第１のドラ
イバによって供給され、高い波高因子の入力条件で実質的にすべてのドライブ電
力が第２のドライバによって供給されるように、ドライバ回路への入力信号を検
知して切り換え、２つの変圧器の巻線比は回線上にドライブされる信号がクリッ
プされないように選択されている。
【００１０】 一実施態様では、ドライバ回路はＤＳＬ信号のための回線インピーダンスを発
生するアクティブなインピーダンス合成回路を含む。
【００１１】 本発明のさらなる実施態様では、回線フィード回路は集積化されたＰＯＴＳ／
ｘＤＳＬ回線カードに結合される。
【００１２】 本発明の実施態様のこれらおよびその他の特徴は添付の図面を参照した以下の
詳細な説明の中でさらに明らかになるであろう。
【００１３】 （特定の実施形態の説明） 図１を参照すると、従来技術による回線フィード回路１０は全体的に番号１０
で示されている。この回線フィード回路１０はドライバ・ステージ１２、フィー
ド抵抗器１６および回線変圧器１８を含む。ドライバ・ステージ１２は、通常は
、それぞれ直列フィード抵抗器ＲF１８を介してチップＴおよびリングＲ線を含
む加入者回線へ供給するための２つのドライバ増幅器回路１４および１６（普通
は固定利得の増幅器）を含む。普通、負荷抵抗ＲLが回線を終端化する。ｘＤＳ
Ｌ信号については、通常は、回線は代表的には１００オームの負荷抵抗ＲLによ
って終端化され、したがって直列フィード抵抗器ＲFは回線の基準インピーダン
スに等しくなるように、すなわち各々が５０オームに選択される。ＰＯＴＳ信号
のような異なる信号については他の値のフィード抵抗器が選択される。その上さ
らに図１に描いたように、ドライブ増幅器１４および１６はそれぞれ、グラウン
ドを基準にして（＋）Ｖsupply電圧レールによって電力供給される。別の選択肢
では、ドライブ増幅器は（−）Ｖsupply／２および（＋）Ｖsupply／２の電圧レ
ールで電力供給されることもある。
【００１４】 便宜上、以後の説明に使用する特定の用語に以下の定義を設定する。 Ｖh＝ドライブ増幅器の適切なバイアスを可能にするために電圧レール側に必
要とされる合計の電圧ヘッドルームであって、代表的には３Ｖ／２、 Ｒs＝合計のソース抵抗、 Ｒtr＝チップおよびリングの負荷抵抗、ｘＤＳＬについては１００オーム、 Ｖtr＝チップおよびリングの電圧、２Ｖｒｍｓ、 Ｉtr＝チップおよびリングの電流、２０ｍＡ ｒｍｓ（または１００オームに
１６．２ｄＢｍ）、 σ＝ＣＦ＝波高因子、ｒｍｓ信号に対するピーク信号の比率（ｇ．Ｌｉｔｅ規
格については代表的には５．３）、 ＲL＝負荷インピーダンス、 ＲF＝フィード・インピーダンス、 ｎ＝変圧器の巻線比率、 ＶP/d＝片方のドライバのピーク出力電圧、 Ｐt＝２つのドライバ増幅器についての合計電力、 Ｖp-p＝ドライバ出力部の合計のピークツーピーク電圧、 Ｉb＝ドライブ増幅器当たりの静止バイアス電流、 Ｖsupply＝電源レール間の合計のドライバ増幅器供給電圧、 √２／π＝（平均ＤＳＬ電流）／（ｒｍｓＤＳＬ電流）。
【００１５】 図１の回路に戻ると、片方のドライバにおけるピーク電圧は以下のように述べ
ることができ、 ＶP/d＝（ＲF＋ＲL）／（ｎ＊ＲI）＊Ｖtr／２＊σ 所望の電圧ヘッドルーム以上の必要とされ、与えられる供給電圧は、 Ｖsupply＝（Ｖh＋ＶP/d）＊２ で与えられる。
【００１６】 ｘＤＳＬについては以下のように、差動ドライバの合計の電力消費はドライバ
電源供給電圧および回線上にドライブするのに必要な電流の項で規定することが
できる。 Ｐt＝Ｖsupply＊（√２／π＊ｎ＊Ｖtr／ＲL＋２＊Ｉb） Ｐdrive＝２＊（Ｖh＋（（Ｒs＋Ｒtr）／（ｎ＊Ｒtr）＊Ｖtr／２＊σ）＊（
√２／π＊ｎＶtr／ＲL＋２＊Ｉb）（１）
【００１７】 電源供給電圧Ｖsupplyは合計の抵抗値、電流および要求波高因子（信号偏移）
の関数である。電力消費は図１の回路について次の仮定のもとで算出することが
できる。 ＣF＝５．３、 Ｖh＝１．５Ｖ、 ＲF＝１００Ω、 ＲL＝１００Ω。
【００１８】 そして、式（１）を使用するとドライバの電力は、 Ｐdrive＝２＊（１．５Ｖ＋（２＊２Ｖrms／２＊５．３））＊√２／π＊２／
１００＋２＊７ｍＡ＝５５７ｍＷ となる。
【００１９】 １つの解決策はソース抵抗を通さないでＤＳＬ信号を直接的に回線上にドライ
ブすることによって、公称のＤＳＬドライバ電力消費を削減（理想的には５０％
）することである。フィードバック回路はアクティブにソース抵抗を発生する。
【００２０】 したがって、図２を参照すると、低電力ドライブ・ステージが全体として番号
２０で示されている。ドライブ・ステージ２０はブロック２２で図式的に示され
た２つのドライブ増幅器を含んでおり、それらの出力部は一次側２９がチップ線
およびリング線に結合された１：１の回線変圧器２８の二次巻線２５にそれぞれ
直接的に結合される。増幅器２２は、等価ソース抵抗３１をアクティブに発生す
ることによって回線への最適な電力伝達を維持するためのインピーダンス発生回
路を含む。図示したようにインピーダンス発生回路は検知した電圧または電流の
フィードバックを含む。これは回線をドライブする電流増幅器または電圧増幅器
を通じて伝送され、かつ供給される信号に組み合わされる。このフィードバック
は変圧器の一次側からとられるように描かれているが、しかしながら変圧器の二
次側からも同等に具合良くとることができる。アクティブにインピーダンスを発
生してドライバ・ステージを直接的に回線に結合させる詳細については、参考資
料が「ＲＥＤＵＣＥＤ ＰＯＷＥＲ ＬＩＮＥ ＤＲＩＶＥＲ」というタイトル
で同時係属中の米国特許出願に作成されており、これは本発明人の名義であり、
従属出願の譲受人に譲渡されるものであって、本明細書にも充分に組み入れられ
ている。
【００２１】 図２の回路２０に関する電力消費は、ドライバ回路２２が変圧器２９に直接的
に結合しているのでＲF＝０、およびＲL＝１００Ωと仮定し、そして式１から次
のように算出される。 Ｐdrive＝２＊（１．５Ｖ＋（１＊２Ｖｒｍｓ／２＊５．３＊２））＊√２／π
＊２／１００＋２＊７ｍＡ＝３１３ｍＷ。
【００２２】 図３を参照すると、図２に描かれているような直接結合型の回線フィード回路
３５が使用されているが、しかしながら回路３５のこの実施形態では２つの電源
がＧ級配列と同様の増幅器に供給される。
【００２３】 ここで図４を参照すると、本発明の実施形態による２変圧器型ドライバ回路の
一般化した実施形態が全体的に番号４０で示されている。この回路４０は、その
出力部がそれぞれ変圧器４６の第１の二次巻線４８および第２の二次巻線５０に
結合される第１および第２の２つの増幅器４２および４４、およびｘＤＳＬ回路
（図示せず）から受け取って第２の増幅器４４の入力部に印加する入力信号Ｔx
を減衰させるための減衰回路５２を含む。回路４０はまた、ｘＤＳＬ回路からの
出力信号をモニタし、統計的に低い波高因子の信号が生じるときにはこの信号を
第１の増幅器４２に印加し、統計的に高い波高因子の信号が生じるときには出力
信号を第２の増幅器４４に結合した減衰器５２に印加するためのスイッチング回
路５４をも含む。第１の二次巻線とそれに対応する一次巻線の比率は１：１（ｎ
１）となるように選択され、第２の二次巻線とそれに対応する一次巻線の比率は
１：３（ｎ２）となるように選択される。このスイッチング回路はドライバの出
力部に配置されてもよく、また、ドライバは、その第１のセットが回線をドライ
ブしているときにドライバの第２のセットが高い出力インピーダンスを示すよう
に設計されてもよいことに気付かれるかもしれない。
【００２４】 回路構成４０は、代表的な直列接続のフィード抵抗器ＲＦを使用せずにそれぞ
れ二次巻線に結合した増幅器を備えて示されている。この実装では、増幅器は上
述の図３を参照して述べたようにインピーダンス発生回路を組み込んでもよいと
想定されるている。その上さらに、図４に示した実装は回路の動作の理解を容易
にするために用いられている。この実装の装置をこれ以降に考察する。
【００２５】 図４に戻ると、この回路の普通の動作は次のように説明できる。動作において
、スイッチ回路５４はｘＤＳＬからの通常の低レベルの信号を１：１程度の巻線
比ｎ１を使用する変圧器４６を通す一次ドライブ源（第１のドライバ）４２に渡
すことができる。これは相対的に低電力の回路であって単一の低電圧電源から電
源供給する必要があるだけである。
【００２６】 高い波高因子の信号が発生すると、スイッチング回路は自動的に信号を第２の
ドライバ４４へと切り換え、このドライバはこれらの高い波高因子の信号を減衰
バージョンでドライブするので同じ低電圧電源から電源供給することができる。
しかしながら、より高い１：３程度巻線比ｎ２のため、チップおよびリング線上
の電圧出力は適切な量に増幅される。この信号の転換は、第２のドライバが回線
に電力供給しているときに第１のドライバを通常の低いインピーダンス状態から
高いインピーダンス状態へと移行させ、他の回路を閉じ１つの回路を有効に開く
ことによって行われる。同様に、低信号の移動では、第１のドライバが電力を供
給しているとき、第２のドライバがその高インピーダンス状態に進む。
【００２７】 したがって、第２のドライバ増幅器４４は一次ドライバ４２が回線の制御にあ
るときは静止電力しか消費しない。二次の電力ドライバの消費は一次ドライバが
回線をドライブしていないときにしか高くならない。ドライバの第２のセットは
、ドライバの一次セットが回線をドライブしているときにドライバの一次セット
に対して透過的である。
【００２８】 図５に目を向けると、図４の実施形態によって実装した２ドライブ回路の概略
図が全体的に番号７０で示されている。出力信号Ｔxは入力抵抗器Ｒinおよびバ
ッファ増幅器７１を介してドライブ増幅器の第１の対Ｄp1に結合され、その出力
がそれぞれのフィード抵抗器Ｒd1を経由して回線変圧器７２の二次巻線の末端Ｔ s1 に結合される。変圧器の二次巻線はタップＴsp1およびＴsp2によって区分けさ
れ、それにより各々の区画の二次：一次の巻線比が１：３（ｎ２）を有する。変
圧器の一次巻線は回線のそれぞれのチップＴ線およびリングＲ線に結合される。
こうして、ドライブ増幅器の第１の対Ｄp1は実効巻線比３：３（ｎ１）となる。
【００２９】 ドライバの第２の対Ｄp2は入力信号Ｔxに減衰機能を遂行する抵抗性の分圧ネ
ットワーク７６により接続された入力を有する。ドライバの第２の対Ｄp2からの
出力はそれぞれの抵抗器Ｒp2に各々接続され、その反対側では二次巻線のタップ
Ｔsp1またはＴsp2の１つに接続される。
【００３０】 こうしてドライバの第２の対は実効巻線比ｎ２が二次および一次の間で１：３
となる。ａ．ｃ．信号フィードバック径路は変圧器の一次側からバッファ増幅器
７１の入力部に向けて直列に結合した抵抗器ＲfおよびキャパシタＣfによって装
備される。
【００３１】 この回路の動作は図６（ａ）〜６（ｄ）に示した図５の回路中の様々な点での
電圧および電流の波形を参照することによってさらに明確に理解できる。特に図
６（ａ）および６（ｂ）はそれぞれオーバードライブ条件下での電圧と電流の波
形を示し、図６（ｃ）および６（ｄ）は正常な動作条件下での回路内の複数点の
電圧および電流波形を示す。正常な動作条件下では、ドライバ増幅器の第１の対
Ｄp1が変圧器７２の二次巻線間に実質的にすべてのドライブを提供する。これら
の条件下ではドライバの第２の対Ｄp2は抵抗性分圧ネットワークＲs1およびＲs2 に起因する入力信号の縮小バージョンを受け取る。こうして、ドライバの第１の
セットＤp1は正常な電流を変圧器の二次巻線に供給し、Ｄp2ドライバは理想的に
は回路内で存在しないかのようになる。すなわち、Ｄp1ドライバが制御状態にあ
るときはＲp1およびＲp2を通る電流が流れなくなる。
【００３２】 オーバードライブ条件下、すなわち高い波高因子が生じると、ドライバＤp1は
図６（ａ）の電圧プロットＶDp1に示したように飽和しがちである。しかしなが
ら、入力信号Ｔxの縮小バージョンを受けるドライバＤp2は飽和することはなく
、図６（ａ）に示したようにクリップされていない出力Ｖpri2を供給する。次い
で、この電圧は１：３の巻線比をもつ変圧器によってステップアップされる。オ
ーバードライブ条件下でのＴおよびＲ線上の電圧出力Ｖoutは図６（ａ）のプロ
ット８８で示されている。こうして、統計的に低発生率のピークが生じると、Ｄ p1 増幅器がドライブ性能を使い果たし、縮小版のＤp2ドライバが電流供給を引き
継ぐことが理解できる。Ｄp2ドライバのための、変圧器の一次側に対する実効巻
線比は１：３である。この方式で、相対的に低い電圧供給源がドライバに電力供
給可能となる。さらに、Ｄp1ドライバが電流供給しているとき、巻線の全二次側
が信号を一次側に結合させるのに使用される。
【００３３】 図７を参照すると、上述の回路の変形形態が全体的に番号８０で示されている
。この回路８０では、タップ化された二次側ではなくて二次巻線の分離したセッ
トが二次ドライバのために使用される。やはり、図５に示した回路のように、第
１の変圧器の実効巻線比ｎ１は１：１であり、二次変圧器の実効巻線比ｎ２は１
：３である。この回路の動作はその他の点では上述のものと同じである。
【００３４】 図５および７の回路では、ドライバが単一レールの電源によって電力供給され
ることを想定している。大きな波高因子の信号は統計的に稀に生じるので、これ
らの発生で消費される電力は正常条件と比較すると無視できるものである。した
がってＰdp1電力とＰdp2バイアス電力の単純加算が合計の消費電力となる。回路
７０および８０についての電力消費は、次式によって与えられるとき、 Ｐdp2（２）ｂｉａｓ＝両方のｄｐ２ドライバへの合計のバイアス電力 Ｐdp1（２）＝このケースの両方のｄｐ１ドライバへの合計電力σ＝√２＝１
．４１４ 式１を使用すると、 Ｐdp1（２）＝２＊（１．５Ｖ＋（１＊２Ｖｒｍｓ／２＊１．４１４））＊√
２／Π２／１００＋２．７ｍＡ） ＝５．８３Ｖ＊（９ｍＡ＋１４ｍＡ） ＝１３４ｍＷ Ｖｓｕｐｐｌｙ＝５．８３Ｖ Ｐdp2（２）ｂｉａｓ＝Ｖsupply＊２Ｉbias ＝５．８３Ｖ＊１４ｍＡ ＝８２ｍＷ Ｐtotal＝Ｐdp1（２）＋Ｐdp2（２）バイアス＝１３４ｍＷ−８２ｍＷ＝２１６
ｍＷ 電力比較：２１６／３１３＝６７％。
【００３５】 ２または４電圧レールを必要とする他の解決策と比較すると必要な電圧レール
は１つである。レール削減度は２／１または４／１＝２倍または４倍である。
【００３６】 従来のＧ級増幅器と本発明による回路との間の電力消費の比較は次のように示
される。 Ｇ級のバイアス電流効果： Ｖcch、Ｉcch＝バイアス高電圧および高電流 Ｖccl、Ｉccl＝バイアス低電圧および低電流 Ｐbias＝（Ｉcch＊Ｖcch（合計）＋Ｉccl＊Ｖccl（合計））＊増幅器の＃ ＝（４ｍａ＊３０Ｖ＋５ｍａ＊１０Ｖ）＊２ ＝（１２０ｍＷ＋５０ｍＷ）＊２ ＝３４０ｍＷ
【００３７】 本発明の実施形態による、変圧器タップを備えた２ドライブの手法では、 Ｉcc、Ｖcc＝供給バイアス電流および電圧 Ｐbias＝Ｉcc＊Ｖcc（合計）＊増幅器の＃ ＝９ｍａ＊５Ｖ＊４ ＝１８０ｍＷ バイアス電力節約：１８０／３４０＝５３％
【００３８】 本明細書で説明した回路は単に例となるものであり、当業者にとっては明らか
であるように他の形で実施することは可能である。
【００３９】 特定の実施形態を参照して発明を説明してきたが、添付の特許請求の範囲に概
説したような本発明の精神および範囲から逸脱することなく多様な変更があるこ
とは当業者にとって明白である。
【図面の簡単な説明】
【図１】 従来技術による直列ソース抵抗をもつ回線フィード回路の概略図である。
【図２】 直接結合型の回線フィード回路の概略図である。
【図３】 ２電源型回線フィード回路の概略図である。
【図４】 ２変圧器・ドライブ型回線フィード回路の概略図である。
【図５】 図４の回路の実施形態を示す概略図である。
【図６（ａ）】 図５の回路の電圧および電流波形を示す図である。
【図６（ｂ）】 図５の回路の電圧および電流波形を示す図である。
【図６（ｃ）】 図５の回路の電圧および電流波形を示す図である。
【図６（ｄ）】 図５の回路の電圧および電流波形を示す図である。
【図７】 図４の回路のさらなる実施形態を示す概略図である。
【手続補正書】
【提出日】平成１４年５月２８日（２００２．５．２８）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正の内容】
【００３１】 この回路の動作は図６（ａ）〜６（ｄ）に示した図５の回路中の様々な点での
電圧および電流の波形を参照することによってさらに明確に理解できる。特に図
６（ａ）および６（ｂ）はそれぞれオーバードライブ条件下での電圧と電流の波
形を示し、図６（ｃ）および６（ｄ）は正常な動作条件下での回路内の複数点の
電圧および電流波形を示す。正常な動作条件下では、ドライバ増幅器の第１の対
Ｄp1が変圧器７２の二次巻線間に実質的にすべてのドライブを提供する。これら
の条件下ではドライバの第２の対Ｄp2は抵抗性分圧ネットワークＲs1およびＲs2 に起因する入力信号の縮小バージョンを受け取る。こうして、ドライバの第１の
セットＤp1は正常な電流を変圧器の二次巻線に供給し、Ｄp2ドライバは理想的に
は回路内で存在しないかのようになる。すなわち、Ｄp1ドライバが制御状態にあ
るときはＲ p2を通る電流が流れなくなる。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＭＺ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ， ＲＵ，ＴＪ，ＴＭ)，ＡＥ，ＡＧ，ＡＬ，ＡＭ，ＡＴ， ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＢＺ，Ｃ Ａ，ＣＨ，ＣＮ，ＣＲ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ ，ＤＺ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ，ＧＨ， ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ，Ｋ Ｅ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ ，ＬＴ，ＬＵ，ＬＶ，ＭＡ，ＭＤ，ＭＧ，ＭＫ，ＭＮ， ＭＷ，ＭＸ，ＭＺ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，Ｒ Ｕ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ ，ＴＲ，ＴＴ，ＴＺ，ＵＡ，ＵＧ，ＵＳ，ＵＺ，ＶＮ， ＹＵ，ＺＡ，ＺＷ (72)発明者 トレンブレイ，フランソワ カナダ国・ジェイ９エイ ２エム５・ケベ ック・ハル・セント テリーズ・103 Ｆターム(参考） 5K046 AA01 BA07 BB05 CC09 DD01 5K050 BB06 EE11 FF23 5K101 LL00 MM05 NN45 SS03 SS04

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】 ａ）第１の巻線比を有する第１の変圧器を介して電気通信回
    線のチップ端子およびリング端子に接続される出力部を有する第１のドライバ回
    路と、 ｂ）第２の巻線比を有する第２の変圧器を介して前記電気通信回線のチップ端
    子およびリング端子に接続される出力部を有する第２のドライバ回路と、 ｃ）普通の入力信号条件下では実質的にすべてのドライブ電力が前記第１のド
    ライバ回路によって供給され、高い波高因子の入力信号条件下では実質的にすべ
    てのドライブ電力が第２のドライバ回路によって供給されるように入力信号を前
    記ドライバ回路に供給するために配置されたスイッチング回路とを含み、第１の
    変圧器および第２の変圧器の巻線比が、前記第１のドライバ回路および前記第２
    のドライバ回路を経由して回線上にドライブされる信号がクリップされないよう
    に選択される、電気通信回線に使用するための電話回線フィード回路。
  2. 【請求項２】 前記ドライバ回路が、ＰＯＴＳおよびｘＤＳＬ回線カードか
    らの信号を受けるように動作する請求項１で定義した回路。
  3. 【請求項３】 前記ドライバ回路が、ＤＳＬ信号のための回線インピーダン
    スを発生するアクティブなインピーダンス合成回路を含む請求項１で定義した回
    路。
  4. 【請求項４】 前記インピーダンス合成回路が、電気通信回線の電流を検知
    し、相当する電圧で電圧供給源をドライブすることによってインピーダンスを合
    成するように動作する請求項３で定義した回路。
  5. 【請求項５】 検知される前記電流が前記変圧器のうちの１つの二次側にあ
    る請求項４で定義した回路。
  6. 【請求項６】 検知される前記電流が前記変圧器のうちの１つの一次側にあ
    る請求項４で定義した回路。
  7. 【請求項７】 前記回線内で直列に結合された検知抵抗器を含む請求項５で
    定義した回路。
  8. 【請求項８】 前記回線内で直列に結合された検知抵抗器を含む請求項６で
    定義した回路。
  9. 【請求項９】 前記回線内で直列に結合された検知変圧器を含む請求項５で
    定義した回路。
  10. 【請求項１０】 前記回線内で直列に結合された検知変圧器を含む請求項６
    で定義した回路。
  11. 【請求項１１】 前記インピーダンス合成回路が、電気通信回線上の電圧を
    検知し、相当する電流で電流供給源をドライブすることによってインピーダンス
    を合成するように動作する請求項３で定義した回路。
  12. 【請求項１２】 検知される前記電圧が前記第１および第２の変圧器のうち
    の１つの二次側にある請求項１１で定義した回路。
  13. 【請求項１３】 検知される前記電圧が前記第１および第２の変圧器のうち
    の１つの一次側にある請求項１１で定義した回路。
  14. 【請求項１４】 前記第１のドライバ回路が、高い波高因子の信号入力条件
    下で前記第２のドライバ回路が電力供給している間は低いインピーダンス状態か
    ら高いインピーダンス状態へと切り換えられ、 前記第２のドライバ回路が、前記第１のドライバ回路が低い信号振幅条件で電
    力供給している間は低いインピーダンス状態から高いインピーダンス状態へと切
    り換えられる請求項１で定義した回路。
  15. 【請求項１５】 第１の巻線比を有する第１の変圧器を介して電気通信回線
    のチップ端子とリング端子に接続される出力部を有する第１のドライバ回路、第
    ２の巻線比を有する第２の変圧器を介して前記電気通信回線のチップ端子とリン
    グ端子に接続される出力部を有する第２のドライバ回路、およびスイッチング回
    路を含む、電気通信回線に使用するための電話回線フィード回路において信号の
    クリップ化を防止する方法であって、 普通の入力信号条件下では前記第１のドライバ回路によって実質的にすべての
    入力信号を供給し、 高い波高因子の入力信号条件下では前記第２のドライバ回路によって実質的に
    すべての前記入力信号を供給し、第１の変圧器および第２の変圧器の巻線比が、
    回線上にドライブされる信号がクリップされないように選択される方法。
  16. 【請求項１６】 ＤＳＬ信号のための回線インピーダンスを発生するために
    前記第１および第２のドライバ回路内にアクティブなインピーダンス合成ステッ
    プをさらに含む請求項１５に規定した方法。
  17. 【請求項１７】 前記インピーダンス合成ステップが、電気通信回線の電流
    を検知し、相当する電圧で電圧供給源をドライブすることによってインピーダン
    スを合成するステップを含む請求項１６に記載の方法。
  18. 【請求項１８】 前記インピーダンス合成ステップが、電気通信回線上で電
    圧を検知し、相当する電流で電流供給源をドライブすることによってインピーダ
    ンスを合成するステップを含む請求項１６に記載の方法。
  19. 【請求項１９】 前記第１のドライバ回路が、高い波高因子の信号入力条件
    下で前記第２のドライバ回路が電力供給している間は低いインピーダンス状態か
    ら高いインピーダンス状態へと切り換えられ、 前記第２のドライバ回路が、前記第１のドライバ回路が電力供給している間は
    低いインピーダンス状態から高いインピーダンス状態へと切り換えられる請求項
    １６に記載の方法。
JP2001513834A 1999-07-30 2000-07-25 波高因子補償ドライバ Pending JP2003506915A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CA2,279,477 1999-07-30
CA002279477A CA2279477A1 (en) 1999-07-30 1999-07-30 Crest factor compensated driver
PCT/US2000/020187 WO2001010053A1 (en) 1999-07-30 2000-07-25 Crest factor compensated driver

Publications (1)

Publication Number Publication Date
JP2003506915A true JP2003506915A (ja) 2003-02-18

Family

ID=4163904

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001513834A Pending JP2003506915A (ja) 1999-07-30 2000-07-25 波高因子補償ドライバ

Country Status (6)

Country Link
US (1) US6323686B1 (ja)
EP (1) EP1198897A4 (ja)
JP (1) JP2003506915A (ja)
AU (1) AU6371800A (ja)
CA (1) CA2279477A1 (ja)
WO (1) WO2001010053A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7675365B2 (en) 2007-01-10 2010-03-09 Samsung Electro-Mechanics Systems and methods for power amplifiers with voltage boosting multi-primary transformers
US7812701B2 (en) 2008-01-08 2010-10-12 Samsung Electro-Mechanics Compact multiple transformers
US7936215B2 (en) 2008-01-03 2011-05-03 Samsung-Electro Mechanics Multi-segment primary and multi-turn secondary transformer for power amplifier systems
US8044759B2 (en) 2008-01-08 2011-10-25 Samsung Electro-Mechanics Overlapping compact multiple transformers
US8125276B2 (en) 2010-03-12 2012-02-28 Samsung Electro-Mechanics Sharing of inductor interstage matching in parallel amplification system for wireless communication systems

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6919742B1 (en) * 1999-10-18 2005-07-19 Analog Devices, Inc. Fast ethernet and ethernet driver
SE517622C2 (sv) * 1999-12-17 2002-06-25 Ericsson Telefon Ab L M Anordning för att minska en linjedrivares effektförlust
GB2364200B (en) * 2000-06-26 2003-12-10 Mitel Corp Method and apparatus for connecting broadband voice and data signals to telephone systems
US6795495B2 (en) 2000-09-25 2004-09-21 Tioga Technologies, Inc. Line driver with output impedance synthesis
US7065143B1 (en) * 2001-02-26 2006-06-20 Nortel Networks Limited Method and design for increasing signal to noise ratio in xDSL modems
IL142884A (en) * 2001-04-30 2006-06-11 Eci Telecom Ltd Reducing noise in a communication system
US6870928B1 (en) * 2001-05-25 2005-03-22 Lsi Logic Corporation Line interface, apparatus and method for coupling transceiver and transmission line
CA2361967A1 (en) * 2001-11-14 2003-05-14 Catena Networks Canada Inc. A system and method for reducing power dissipation for dsl circuits
US7285992B1 (en) 2002-12-20 2007-10-23 National Semiconductor Corporation Amplifier with charge-pump generated local supplies
EP1638282A1 (en) * 2004-09-15 2006-03-22 STMicroelectronics Belgium N.V. Line driver with output impedance synthesis for DSL transceivers

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4961219A (en) * 1989-12-04 1990-10-02 Ag Communication Systems Corporation Circuit for synthesizing an impedance across the tip and ring leads of a telephone line circuit
JP2999214B2 (ja) 1990-03-02 2000-01-17 株式会社東芝 伝送入出力回路
FI90605C (fi) * 1991-12-09 1994-02-25 Abb Stroemberg Drives Oy Puolijohdekytkimen ohjauspiiri
US5515433A (en) * 1994-08-30 1996-05-07 Reltec Corporation Resistance forward telephone line feed circuit
US5686854A (en) * 1996-03-14 1997-11-11 Magl Power Inc. Isolated driver circuit for high frequency solid-state switches
US5838723A (en) * 1996-03-28 1998-11-17 Micro Linear Corporation Dual 10BASE-T and 100BASE-TX transmission termination circuit
US5838722A (en) * 1996-04-24 1998-11-17 Aeroflex, Inc. Monolithic transceiver including feedback control
US5856758A (en) * 1996-11-20 1999-01-05 Adtran, Inc. Low distortion driver employing positive feedback for reducing power loss in output impedance that effectively matches the impedance of driven line
US5926049A (en) * 1997-04-11 1999-07-20 Level One Communications, Inc. Low power CMOS line driver with dynamic biasing
US5889856A (en) 1997-05-22 1999-03-30 Centillium Technology Corp. ADSL integrated line card with digital splitter and POTS CODEC without bulky analog splitter
US6067316A (en) 1997-11-19 2000-05-23 Globespan, Inc. Circuit for combined xDSL and other services
US5898342A (en) 1998-01-20 1999-04-27 Advanced Micro Devices Power amplifier arrangement and method for data signal interface
US6100717A (en) * 1998-10-16 2000-08-08 Motorola Inc. Line driver circuit with reduced power consumption

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7675365B2 (en) 2007-01-10 2010-03-09 Samsung Electro-Mechanics Systems and methods for power amplifiers with voltage boosting multi-primary transformers
KR100946118B1 (ko) * 2007-01-10 2010-03-10 삼성전기주식회사 복수의 1차 권선을 갖는 전압 부스팅 트랜스포머를포함하는 전력 증폭기 시스템 및 방법
US7880547B2 (en) 2007-01-10 2011-02-01 Samsung Electro-Mechanics Systems and methods for power amplifiers with voltage boosting multi-primary transformers
US7936215B2 (en) 2008-01-03 2011-05-03 Samsung-Electro Mechanics Multi-segment primary and multi-turn secondary transformer for power amplifier systems
US7812701B2 (en) 2008-01-08 2010-10-12 Samsung Electro-Mechanics Compact multiple transformers
US8044759B2 (en) 2008-01-08 2011-10-25 Samsung Electro-Mechanics Overlapping compact multiple transformers
US8125276B2 (en) 2010-03-12 2012-02-28 Samsung Electro-Mechanics Sharing of inductor interstage matching in parallel amplification system for wireless communication systems

Also Published As

Publication number Publication date
WO2001010053A1 (en) 2001-02-08
EP1198897A4 (en) 2004-12-29
EP1198897A1 (en) 2002-04-24
AU6371800A (en) 2001-02-19
US6323686B1 (en) 2001-11-27
CA2279477A1 (en) 2001-01-30

Similar Documents

Publication Publication Date Title
JP2003506915A (ja) 波高因子補償ドライバ
US6674845B2 (en) Method and apparatus for connecting broadband voice and data signals to telephone systems
FI73106B (fi) Stroembegraensad matningskrets foer abonnentledning.
US5256987A (en) Power amplifier device having a plurality of power amplifier units connected in parallel
US5825819A (en) Asymmetrical digital subscriber line (ADSL) line driver circuit
US5898342A (en) Power amplifier arrangement and method for data signal interface
US5856758A (en) Low distortion driver employing positive feedback for reducing power loss in output impedance that effectively matches the impedance of driven line
US6507223B2 (en) Differential line driver having adjustable common mode operation
US6756846B1 (en) Increased output swing line drivers for operation at supply voltages that exceed the breakdown voltage of the integrated circuit technology
CN87101278A (zh) 有源阻抗用户线馈电电路
US6323733B1 (en) High efficiency dual supply power amplifier
US6580760B1 (en) Line drive architecture with programmable gain and drive
EP1088389A1 (en) Driver amplifiers with low noise standby mode characteristics
US6538510B1 (en) High efficiency, current sink only line driver
KR20020060753A (ko) 전자 회로
US5903189A (en) High gain low distortion bridge amplifier with feedback
US6741700B1 (en) Low insertion loss current sense circuit
EP1326390B1 (en) Impedance matching in line drivers
US6567521B1 (en) Subscriber loop interface circuitry having bifurcated common mode control
CA2380321A1 (en) Crest factor compensated driver
JP2003505982A (ja) 低電力型回線ドライバ
JP3136526B2 (ja) 電力増幅器
JPS6115495A (ja) 電話加入者回路
US6134323A (en) Telecommunications system, an automatic branch exchange, a line card, a supply circuit for a telecommunications line, and a telecommunications subscriber device
US5586194A (en) Augmentation amplifier