JP2003501912A - 公平な破棄システム - Google Patents

公平な破棄システム

Info

Publication number
JP2003501912A
JP2003501912A JP2001500600A JP2001500600A JP2003501912A JP 2003501912 A JP2003501912 A JP 2003501912A JP 2001500600 A JP2001500600 A JP 2001500600A JP 2001500600 A JP2001500600 A JP 2001500600A JP 2003501912 A JP2003501912 A JP 2003501912A
Authority
JP
Japan
Prior art keywords
source
local
buffer
congestion
capacity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001500600A
Other languages
English (en)
Other versions
JP4395280B2 (ja
Inventor
リチャード レメイア
ジェイムズ ピー スコット
Original Assignee
ネットワーク・イクイプメント・テクノロジーズ・インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ネットワーク・イクイプメント・テクノロジーズ・インコーポレイテッド filed Critical ネットワーク・イクイプメント・テクノロジーズ・インコーポレイテッド
Publication of JP2003501912A publication Critical patent/JP2003501912A/ja
Application granted granted Critical
Publication of JP4395280B2 publication Critical patent/JP4395280B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5629—Admission control
    • H04L2012/5631—Resource management and allocation
    • H04L2012/5632—Bandwidth allocation
    • H04L2012/5635—Backpressure, e.g. for ABR
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5629—Admission control
    • H04L2012/5631—Resource management and allocation
    • H04L2012/5636—Monitoring or policing, e.g. compliance with allocated rate, corrective actions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5679—Arbitration or scheduling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/568—Load balancing, smoothing or shaping
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5681—Buffer or queue management
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5681—Buffer or queue management
    • H04L2012/5682—Threshold; Watermark

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】 本発明は、バッファプールの利用率、推定された接続毎の賦課ロード、及び所与のクラスのサービス内に確立された接続の合計数に依存して、バッファサイズを複数の各源に動的に割振る共用バッファアーキテクチャに関する。バッファプールが殆ど空の場合には、各源にはその推定された賦課ロードに比例する大きいバッファ空間が割振られる。バッファプールが満たされてくると、比例重み付け関係は維持されるが、各源に割振られるバッファ空間が減少する。本発明は、源毎の入力量を追跡し、その源にバッファメモリ内のバッファ空間の比例量を割振る。この動的割振りは、全ての源のメモリ割振りの完全性の関数としてなされる。更に、所与のクラス内に確立された接続の数が変化するにつれてしきい値が変化し、輻輳制御に関するシステムの予測面を提供する。主目的は、トラフィックの量及び各源が占めるバッファ空間の量に依存して、バッファ空間を公平に割振ることである。動作中、メモリの割振りは、バッファメモリ内のセルの合計数、推定された賦課ロード、及びサービスの各クラス内に確立された接続の合計数に依存して再調整され、通信ネットワークノード内の輻輳管理の多次元問題に対して高度に次元的な解決を与える。

Description

【発明の詳細な説明】
【０００１】 （技術分野） 本発明は、一般的には複数の源（出所、またはソース）からの情報をバッファ
する情報転送システムに関し、特定的には共用バッファプールにおいて、そのバ
ッファプールの利用率及び各個々の源の推定される賦課ロードの両方に依存して
各源にバッファサイズを動的に割振る共用バッファアーキテクチャに関する。
【０００２】 （従来の技術） 一般的に、ネットワーク通信システムは、ネットワーク内の多くのユーザを相
互接続する。各ユーザは、ポートにおいてネットワークに接続される。ネットワ
ークは多くのノードの相互接続によって形成され、源の１ユーザからの入力ポー
トへの情報入力はネットワークを通してノードからノードへ、出力ポートへ、そ
して行先（デスティネーション）の別のユーザへ渡される。源から行先へ転送さ
れる情報はパケット化され、各ノードは入力ポートにおける入力パケットを出力
ポートにおける出力パケットにスイッチする。ＡＴＭ（非同期転送モード）ネッ
トワークの場合には、パケットは更にセルに分割される。
【０００３】 現在の技術では、高速パケットスイッチは、各スイッチポートにおいて毎秒数
十万パケットを転送する。各スイッチポートは、広帯域統合サービスデジタル回
路網（ＩＳＤＮ）の場合、典型的には50Ｍビット／秒から2.4Ｇビット／秒のレ
ートで情報を転送するように設計されている。スイッチサイズは、数ポートから
数千ポートまでの範囲である。
【０００４】 “高速パケットスイッチ”なる用語は、可変長パケット及び固定長パケットの
両方を取扱うことができるスイッチを含む。固定長パケットの使用は、スイッチ
設計を簡易化することができる。短い固定長パケット（セル）を使用する高速パ
ケットスイッチを、ＡＴＭスイッチと呼ぶ。高速パケットスイッチは、単一の統
合回路網内で異なる型の通信サービスを取扱う。これらのサービスは、音声、ビ
デオ、及びデータ通信を含むことができる。ネットワークを通して伝送される音
声及びビデオサービスが許容できる遅延及び遅延変動は制限されるから、ＡＴＭ
スイッチはこれらのサービスに適している。広帯域ＩＳＤＮのためのＡＴＭ標準
は、５バイトのヘッダー及び48バイトのデータの53バイトの長さを有するセルを
定義している。ＡＴＭフォーラムトラフィック管理仕様は、以下のような多くの
サービスクラス定義を指定している。 ＣＢＲ：連続ビットレート。音声及びビデオのような厳密に制約された遅延及
び遅延変動を要求する実時間応用のために。ＣＢＲサービスクラスは、一貫して
使用可能な固定された量の帯域幅を要求する。 ＲＴ−ＶＢＲ：実時間可変ビットレート。源が、時間に伴って変化するレート
で伝送し（当分野においては“バースティ”という）、しかも厳密に制約された
遅延及び遅延変動で受信しなければならないような応用用。 ＮＲＴ−ＶＢＲ：非実時間可変ビットレート。遅延またはその変動に関しての
サービスは要求しないが、損失に対して感応性を有するバースティ応用用。 ＵＢＲ：無指定ビットレート。ファイル転送及びｅメールのような非実時間応
用用。これは、関連するサービスを保証せず、従って割振られた帯域幅資源を用
いず、セル損失比またはセル転送遅延に関して保証せず、そして現在のネットワ
ーク輻輳レベルに関する明示フィードバックを用いずに、セルの非連続バースト
を伝送する ＧＦＲ：保証（された）フレームレート。これも非実時間応用用。このサービ
スカテゴリは、契約した最小レートで、またはそれ以下でトラフィックを伝送す
る源のために損失保証を与える。源が契約した最小レートを超えれば、そのレー
トより上のトラフィックはどのような損失保証も受けられない。 ＡＢＲ：使用可能ビットレート。ネットワーク内で使用可能な帯域幅の量に依
存して、情報転送レートを変化させることができる非実時間応用用。
【０００５】 典型的なＡＴＭスイッチにおいては、セル処理機能はネットワークのノード内
で遂行される。各ノードはＡＴＭスイッチであり、入力コントローラ（ＩＣ）、
スイッチファブリック（ＳＦ）、出力コントローラ（ＯＣ）、及びノード制御（
Ｃ）を含む。ノード制御は、接続の確立及び解放、帯域幅予約、バッファリング
制御、輻輳制御、保守、及びネットワーク管理を含む機能のために使用される。
【０００６】 各スイッチにおいては、入力コントローラは典型的に同期しているので、入力
コントローラからの全てのセルは同時にスイッチファブリックに到着し、セルは
それらの優先順位に従って受入れられたり、または拒絶されたりすることができ
る。スイッチファブリックを通るトラフィックはスロットされ、スイッチファブ
リック遅延は、タイムスロット持続時間、パイプライン遅延、及びキューイング
遅延の合計に等しい。
【０００７】 ノード制御は、スイッチファブリックをバイパスする直接通信経路によって、
またはスイッチファブリックを通して伝送される制御セルを介しての何れかによ
って、入力コントローラ及び出力コントローラと通信する。
【０００８】 スイッチへの外部接続は、一般的に双方向である。双方向接続は、入力コント
ローラ（Ｃ）及び出力コントローラ（ＯＣ）を互いにグループにしてポートコン
トローラ（ＰＣ）を形成させることによって形成する。
【０００９】 仮想チャンネル内のセルの入力シーケンスはスイッチファブリックにまたがっ
て保存されるので、各仮想チャンネル内のセルの出力シーケンスは入力シーケン
スと同一である。セルは、セルヘッダー内にそのセルが属している接続を識別す
る仮想チャンネル識別子（ＶＣＩ）を含んでいる。各セルのヘッダー内の各入力
ＶＣＩは入力コントローラにおいて変換され、出力識別子を指定する。この変換
は入力コントローラにおいて、典型的には、入力ＶＣＩを使用してテーブルを表
引きし、接続テーブルをアドレスすることによって遂行される。この接続テーブ
ルは、その接続がルートされているスイッチファブリックの出力ポートを指定す
るルート指定フィールドをも含んでいる。接続の優先順位、サービスのクラス、
及びトラフィックの型のような他の情報も、接続毎に接続テーブル内に含ませる
ことができる。
【００１０】 ＡＴＭスイッチにおいては、セルの到着はスケジュールされていない。典型的
な動作では、同一の出力ポートを各々が要求している複数のセルが異なる入力ポ
ートに同時に到着するかも知れない。これらの要求が出力ポートの出力容量を超
えるような動作を、出力競合（回線争奪）と称する。出力ポートは一時に固定さ
れた数（例えば、１つ）のセルしか伝送できないから、伝送のためには固定され
た数のセルだけしか受入れることができず、従ってそのポートへルートされた他
のセルは破棄するか、または待ち行列内にバッファしなければならない。スイッ
チモジュールを通るセルをルート指定するために、例えば自己ルート指定及びラ
ベルルート指定のような、異なる方法が使用される。
【００１１】 自己ルート指定ネットワークは、各セルにルート指定タグをプレフィックスす
る入力コントローラと共に動作する。典型的には、入力コントローラはルート指
定テーブルからルート指定タグを入手する表引きを使用する。ルート指定タグは
セルが送給される出力ポートを指定する。各スイッチング要素は、ルート指定タ
グを検査することによって迅速にルート指定決定を行うことができる。自己ルー
ト指定ネットワークは、セルが入るスイッチポートには無関係に、要求された行
先へ各セルが到着することを保証する。
【００１２】 ラベルルート指定ネットワークは、各スイッチング要素内の変換テーブルを参
照する各セル内のラベルと共に動作する。ラベルは各スイッチング要素内で変換
され、従ってスイッチング要素の任意のネットワークを使用することができる。
【００１３】 スイッチは２つの主要設計、即ち時分割、及び空間分割を有している。時分割
スイッチングファブリックでは、全てのセルは、全ての入力及び出力ポートによ
って共通に共用される単一の通信チャンネルを通って流れる。空間分割スイッチ
ングでは、入力ポートと出力ポートとの間に複数の経路が設けられている。これ
らの経路は同時に動作するので、スイッチファブリックを横切って同時に多くの
セルを伝送することができる。従って、スイッチファブリックの合計容量は、各
経路の帯域幅と、セルを同時に伝送できる経路の平均数との積である。
【００１４】 トラフィックロードがネットワーク内の使用可能なシステム資源を越えると、
輻輳が発生して性能が劣化する。セルの数がネットワークの輸送容量内にある時
には、送給されるセルの数が、輻輳を生じさせずに送られるセルの数に等しいよ
うに、全てのセルを送給することができる。しかしながら、もしノードがトラフ
ィックを処理できないレベルまでトラフィックが増加すれば、輻輳が発生する。
【００１５】 輻輳は、幾つかの要因によって惹起される。もしネットワーク内のノードがそ
れらに要求される種々のタスク（キューイングバッファ、更新テーブル等）を遂
行するのに遅過ぎれば、たとえ余分なライン容量が存在しているとしても、待ち
行列が累積する。一方、たとえノードが無限に速いとしても、入力トラフィック
レートが何等かの出力の特定グループのための出力トラフィックレートの容量を
超えれば、待ち行列が累積する。
【００１６】 もしノードがキューイングセルのための自由バッファを有していなければ、ノ
ードは新たに到着するセルを破棄しなければならない。パケットデータトラフィ
ックの場合、あるセルが破棄されると、破棄されたセルを含んでいたパケットが
多分多数回伝送され、輻輳エポックを更に拡張させる。
【００１７】 ＡＴＭスイッチにおいては、入力セルを受信し、格納するためにバッファが使
用される。若干（固定）量のバッファ空間がＣＢＲ、ＲＴ-ＶＢＲ、及びＮＲＴ-
ＶＢＲトラフィックのために予約されている。これらのサービスカテゴリからの
トラフィックは受信側において管理されているので、空間の所要量は予め知られ
ている。しかしながら、ＡＢＲ及びＵＢＲトラフィックは十分に調節されておら
ず、残余のバッファ空間から溢れてセルの損失、及び他の接続の品質の劣化がも
たらされ得る。
【００１８】 従来の技術では、一般的に１つまたは２つのバッファアーキテクチャを使用す
る。１つのバッファアーキテクチャでは共用バッファ空間を使用するが、１つの
高ボリューム接続が全バッファを溢れさせると、他の接続のためのバッファ空間
が残されなくなり得る。別のバッファアーキテクチャでは、ある量のバッファ空
間が各接続毎に割振られているので、溢れを保護するためにバッファ空間が必ず
しも十分に活用されないことが多い。割振られた空間が殆どの時間使用されず、
結局はトラフィックを輸送しない接続のために留保されて使用されることがない
ので、この不十分な活用はコスト高である。
【００１９】 （発明の概要） 本発明は、バッファプール利用率、及び各個々の源の推定される賦課ロードの
両方に依存して、各源にバッファサイズを動的に割振る共用バッファアーキテク
チャからなる。バッファプールが殆ど空である時には、各源に大きいバッファ空
間が割振られる。バッファプールが満たされてくると、各源には個々の接続の重
みに関係付けられた減少したバッファ空間が割振られる。
【００２０】 本発明は、源毎の受信されたセルの数を追跡し、その源のためのバッファメモ
リ内に比例する量のバッファ空間を動的に割振る。動的割振りは、トラフィック
の量及び各源が取るバッファ空間の量に依存してバッファ空間を公平に割振るよ
うに、一方明白な損失目的を要求する接続のためにある保証されたバッファ空間
を設けるように、全ての源に対するバッファメモリ割振りの十分さの関数として
なされる。従って、本発明の長所は、所与の接続が受ける相対的な公平さ（同一
クラス内の他の接続に対する）を制御する能力を提供することである。動作中の
メモリ割振りはバッファメモリ内のセルの合計数に依存して再調整される。
【００２１】 従って、本発明の方法及びシステムは、バッファが一杯でない場合に、より効
率的な割振りを達成する。バッファサイズ（全体として、フルバッファ）の上限
は固定バッファと同一であるが、それ以外は本発明は静的バッファ割振りよりも
効率的である。それは、各源が可能な限り多くのバッファ空間を使用することが
できるように、使用可能なバッファ空間が最適化されるからである。各源にとっ
ては、バッファは、組合わされた全ての源のために実際に使用可能であるよりも
大きく見える。本発明は、コンプライアントな源をコンプライアントではない源
の誤挙動の効果から確実に隔離することによって、要求を強く主張してネットワ
ークの使用をより効率的にする。
【００２２】 複数のホップよりも効率的な、重み付き公平破棄動作が提供される。固定され
たバッファでは、その後のノードにおける破棄の危険性がホップの数と共に指数
的に増加する。本発明の動的割振りでは、システムは、非静止ローディングパタ
ーンに動的に適合させる能力を保持しながら、安定状態条件に調整する傾向があ
るので、損失の可能性の低下が達成される。
【００２３】 本発明は特にＡＴＭネットワークに有用であるが、複数の源からの共用バッフ
ァリングが動的制御を要求すれば、本発明の他の応用が存在する。
【００２４】 破棄しきい値は、望まれるサービスの品質、所与のクラスのサービスの相対的
な重み、または所与のサービスクラス内に確立されている接続の数のような要因
に依存して、異なる量のメモリをバッファに割振るように変化させることができ
る。
【００２５】 バッファの溢れの問題は、源が調節されていないＵＢＲ及びＧＦＲトラフィッ
クにおいて最大である。数年以内にトラフィックの主流になることが予測される
これらのトラフィックの型では、本発明の効果は帯域幅を制御（システムのトラ
フィック管理部分によって）することである。源レートを制御するために、明示
順方向輻輳指示（ＥＦＣＩ）を使用することが好ましい。
【００２６】 当分野に精通していれば、以下の添付図面に基づく詳細な説明から本発明は容
易に理解されよう。本発明は種々の変更及び代替形状が可能であるが、以下にそ
の特定の実施の形態を例として説明する。しかしながら、この説明が本発明を以
下の特定の形状に限定する意図はないことを理解されたい。そうではなく、本発
明は特許請求の範囲に記載されている本発明の思想及び範囲内に入る全ての変更
、等価、及び代替をカバーするものである。
【００２７】 （実施の形態）総合ネットワーク−図１ 先ず図１を参照する。複数のネットワークユーザが、源／行先（Ｓ／Ｄ）４で
表されている。各ユーザは、典型的に、源（Ｓ）として情報を送り、行先（Ｄ）
として情報を受信する。Ｓ／Ｄユニット４の源（Ｓ）は、他のＳ／Ｄユニット４
の行先（Ｄ）へ情報を送る。情報を源から行先へ転送するために、各Ｓ／Ｄユニ
ット４はマルチノード（Ｎ）ネットワーク１を通して接続されている。ネットワ
ーク１は、多くのノード（Ｎ）５を含んでいる。ノードは、ノードからノードへ
接続されているから、一般的に、ネットワーク１内にノード５のチェーンを形成
することによって、Ｓ／Ｄユニット４のどの特定の１つをも、他のＳ／Ｄユニッ
ト４のどの１つへも接続することができる。一般的に、Ｓ／Ｄユニット４とノー
ド５との間の接続、及びノード５間の接続は、情報を両方向に転送することを可
能にする双方向リンク８によっている。
【００２８】 明瞭化のために、図１に図示したノード（Ｎ）５の数は比較的少数であるが、
ネットワークは数百またはそれ以上のノードを含むことができる。またＳ／Ｄユ
ニット４は、Ｓユーザ、即ち４-０、４-１、４-２、４-３、４-４、…、４-（Ｓ
−２）、４-（Ｓ−１）を含む。Ｓの値はどのような整数であることもできるが
、典型的にはＳは数百またはそれ以上である。
【００２９】 典型的な実施の形態では、図１の通信システムはＡＴＭネットワークであり、
情報転送の単位はセルである。複数のセルが、情報のパケットを形成する。ネッ
トワーク１は、画像、音声、及びデータを含む異なる型の情報を支援するように
セル及びパケットと通信する。
【００３０】仮想チャンネル−図２ 図２において、Ｓ／Ｄユニット４-ｘは、複数Ｃのノード（Ｎ）５-０、５-１
、…、５-（Ｃ−１）を通してＳ／Ｄユニット４-ｙに接続されている。
【００３１】 図２に示すＳ／Ｄユニット４-ｘは、図１のＳ／Ｄユニット４の何れかの典型
である。例えば、Ｓ／Ｄユニット４-ｘは、図１のＳ／Ｄユニット４-２を表すこ
とができる。同様に、図２のＳ／Ｄユニット４-ｙは、図１のＳ／Ｄユニット４
の何れかを表すことができる。例えば、図２のＳ／Ｄユニット４-ｙは、図１の
Ｓ／Ｄユニット４-４を表すことができる。この例では、ノード５-０、５-１、
…、５-（Ｃ−１）は、図１のＳ／Ｄユニット４-２をＳ／Ｄユニット４-４に接
続するために使用されているネットワーク１内のＣノードを表している。
【００３２】 図２において、双方向リンク８-０、８-１、…、８-（Ｃ−１）、８-（Ｃ）は
、複数Ｃのノード（Ｎ）５-０、５-１、…、５-（Ｃ−１）を通してＳ／Ｄユニ
ット４-ｘからＳ／Ｄユニット４-ｙに接続されている。図２において、情報は、
Ｓ／Ｄユニット４-ｘ内の源（Ｓ）からＳ／Ｄユニット４-ｙ内の行先（Ｄ）へ転
送することができる。同様に、情報をＳ／Ｄユニット４-ｙ内の源（Ｓ）からＳ
／Ｄユニット４-ｘ内の行先（Ｄ）へ転送することができる。情報は、図２の何
れの方向へも転送することはできるが、説明の目的から、源（Ｓ）と行先（Ｄ）
との間の転送が、Ｓ／Ｄユニット４-ｘからＳ／Ｄユニット４-ｙへであるのか、
またはＳ／Ｄユニット４-ｙからＳ／Ｄユニット４-ｘへであるのかを考えると便
利である。方向には関係なく、各転送は源（Ｓ）から行先（Ｄ）へである。
【００３３】ＳからＤへの転送−図３ 図３に、図２の仮想チャンネル内での源（Ｓ）から行先（Ｄ）への転送に使用
される回路を示す。図３において、図２のＳ／Ｄユニット４-ｘ内の源ユニット
４-（Ｓ）は、図２のＳ／Ｄユニット４-ｙ内の源ユニット４-（Ｄ）に接続され
ている。
【００３４】 図３において、各リンク８-０、８-１、…、８-（Ｃ−１）、８-（Ｃ）は、情
報を順方向に転送するための順方向（Ｆ）チャンネルと、情報を逆方向に転送す
るための逆方向（Ｒ）チャンネルとを含んでいる。図３の逆方向チャンネルは、
源ユニット４-（Ｄ）から行先ユニット４-（Ｓ）への情報の転送に関している。
図３の逆方向チャンネルは、図１のネットワークに関連して使用される制御情報
を送る目的のためのものである。逆方向チャンネル（Ｒ）は、図２に関連して説
明したＳ／Ｄユニット４-ｘからＳ／Ｄユニット４-ｙへの情報の順方向の転送に
使用される順方向チャンネル（Ｆ）とは区別される。順方向（Ｆ）及び逆方向（
Ｒ）の両チャンネルは、源ユニット４-（Ｓ）から行先ユニット４-（Ｄ）への転
送に関している。図３の各ノードは、順方向（Ｆ）回路６及び逆方向（Ｒ）回路
７を含んでいる。図３において、順方向チャンネル８-０Ｆ、８-１Ｆ、…、８-
（Ｃ−１）Ｆは、入力としてそれぞれ順方向回路６-０、６-１、…、６-（Ｃ−
１）に接続されている。順方向チャンネル８-（Ｃ）Ｆは、ノード６-（Ｃ−１）
からユニット４-（Ｄ）まで接続されている。同様に、逆方向チャンネル８-０Ｒ
、８-１Ｒ、…、８-（Ｃ−１）Ｒは、逆方向回路７-０、７-１、…、７-（Ｃ−
１）から接続されている。逆方向チャンネル８-（Ｃ）Ｒは、Ｄユニット-（Ｄ）
から逆方向回路７-（Ｃ−１）まで接続されている。
【００３５】 図３において、各ノード５は、順方向（Ｆ）回路６から逆方向（Ｒ）回路７ま
で接続されているフィードバック接続９を有している。詳述すれば、フィードバ
ックチャンネル９-０、９-１、…、９-（Ｃ−１）は、それぞれノード５-０、５
-１、…、５-（Ｃ−１）内の順方向（Ｆ）回路６から逆方向（Ｒ）回路７まで接
続されている。図３の回路においては、仮想チャンネル接続は、順方向チャンネ
ルセッティングアップに沿って、Ｓユニット４-（Ｓ）とＤユニット４-（Ｄ）と
の間に順方向の通信経路を作っている。図１のネットワーク１内には他の仮想チ
ャンネルも確立されているので、各ノード、及び図３のノードを含む行先におい
てバッファリングが必要である。
【００３６】簡単なノードの実施の形態−図４ 図４に、図３の信号経路を有するノードの１つの典型的な実施の形態を示す。
図４において、ノード５は、Ｎリンク１８-０、１８-１、…、１８-ｎ、…、１
８-（Ｎ−１）を含む。図４の各リンク１８は、図２の双方向リンク８に類似し
ている。図４では、リンク１８-０、１８-１、…、１８-ｎ、…、１８-（Ｎ−１
）は、ポートコントローラ１１-０、１１-１、…、１１-ｎ、…、１１-（Ｎ−１
）に接続されている。
【００３７】 図４のノードは、例えば、リンク１８の１つ（例えば、図４の入力リンク１８
-０）を、スイッチファブリック１０を通して別のリンク１８の１つ（例えば、
リンク１８-ｎ）に接続することによって、図３の情報転送に関連して使用され
る。この例では、スイッチファブリック１０は、リンク１８-０をリンク１８-ｎ
に接続するように機能する。
【００３８】 図４のノードが図２のノード５-１を表すような例では、図２のリンク８-１は
図４のリンク１８-０であり、図２のリンク８-２は図４のリンク１８-ｎである
。
【００３９】 このような接続では、図４のノードは、情報を例えばリンク１８-０からリン
ク１８-ｎへ接続し、また情報を逆方向にリンク１８-ｎからリンク１８-０へ接
続する。リンク１８-０及び１８-ｎは、説明のために任意に選択したものである
。Ｎリンク１８の何れかを、他の何れかのリンク１８へ接続するために、図２の
回路内で選択することができる。
【００４０】 図４のノードを図３の仮想チャンネル接続（源（Ｓ）が左側、行先（Ｄ）が右
側）に使用する場合、説明の目的からリンク１８-０がノード５への順方向入力
であり、リンク１８-ｎがノードからの順方向出力であるものとする。
【００４１】 図４において、ポートコントローラ（ＰＣ）１１-０、１１-１、…、１１-ｎ
、…、１１-（Ｎ−１）は、それぞれ入力コントローラ１４-０、１４-１、…、
１４-ｎ、…、１４-（Ｎ−１）を有し、またそれぞれ出力コントローラ１５-０
、１５-１、…、１５-ｎ、…、１５-（Ｎ−１）を有している。図４において、
順方向情報セルは、図３の源４-Ｓからバス１８-０１、入力コントローラ１４-
０、バス２０-ｎ０、スイッチファブリック１０、バス２０-ｎ１、コントローラ
１５-ｎ、及びバス１８-ｎ０を通して図３の行先４-（Ｄ）へ送られる。ポート
コントローラは、共用キューイングユニット５１内に配置されている共通バッフ
ァ記憶装置を共用し、バス４１-０、４１-１、４１-ｎ、…、４１-（Ｎ−１）を
通してユニット５１に双方向に接続されている。
【００４２】キューイングユニット−図５ 図５に、図４のキューイングユニット５１の詳細を示す。キューイングユニッ
ト５１は、データ待ち行列ユニット５２及び待ち行列制御ユニット５３を含む。
データ待ち行列ユニット５２及び待ち行列制御ユニット５３は、各々双方向バス
４１-０、４１-１、…、４１-ｎ、…、４１-（Ｎ−１）に接続されている。バス
４１上の制御情報は待ち行列ユニット５３へ接続され、バス４１上のデータはデ
ータ待ち行列ユニット５２へ接続される。
【００４３】 図５に示す待ち行列制御ユニット５３は、データ待ち行列ユニット５２及びキ
ューイングユニット５１の総合動作を制御する待ち行列管理部５４を含んでいる
。待ち行列管理部は、典型的に、ソフトウェアを実行することができる処理ユニ
ットを含む。バス４１上の入力情報がデータ待ち行列ユニット５２内への格納を
要求すると、待ち行列管理部５４は自由バッファリストユニット５９から使用可
能なバッファ位置を検出し、その使用可能なデータ位置をデータ待ち行列ユニッ
ト５２に割当てる。待ち行列管理部の一般的機能及び動作は公知である。キュー
イングに加えて、及び本発明の方法で動作させるために、総合通信ネットワーク
の効率的な動作を促進するように若干のセルを時折破棄する必要があり得る。待
ち行列管理部５４の制御の下にある破棄ユニット５５は、先に割振られた待ち行
列割当てを破棄する時点を決定する。キューイング動作の結果は、ポート毎の待
ち行列ユニット５６内に格納され、ユニット５６自体はデキューユニット５７を
活動させ、ユニット５７自体はマルチキャストサーバーを通して動作して先に割
振られたバッファ位置を除去する。除去されると、デキューされたバッファ位置
はユニット５９内の自由バッファリストへ戻されて追加され、再割当てのために
使用可能になる。
【００４４】 破棄ユニット５５。破棄ユニット５５は、３つのユニット、即ちＦＩＦＯユニ
ット６１（サブユニット６１-１及び６１-２を含む）、破棄ユニット６２、及び
ポインタ完全性ユニット６３からなる。破棄ユニット５５は、 １．全ての接続の契約されたサービス品質（QｏＳ）を保証（損なう接続を破
棄することによって） ２．バッファ輻輳の監視及び制御 ３．バッファが輻輳し始めるとＡＴＭヘッダー内に明示順方向輻輳指示（ＥＦ
ＣＩ）のタグ付けを遂行 ４．輻輳が過大になると接続毎にセル及びフレームの破棄を遂行 ５．非保証接続（ＡＢＲ、ＧＦＲ、及びＵＢＲ）間の公平さの保証 ６．種々のＥＦＣＩ及び破棄しきい値を支援することによって、ＡＢＲ、ＧＦ
Ｒ、及びＵＢＲの異なる品質の提供 ７．ポインタ完全性検証（ポインタの重複が発生していないことを確認する）
に責を負う。
【００４５】 図４の共用バッファアーキテクチャでは、それらの使用が制限されない仮想チ
ャンネル（ＶＣ）が全ての使用可能なバッファリングを使用することができ、そ
れのため他のＶＣ源に対しては不公平になる。この動作は、２つの型のトラフィ
ックを受信側において管理するＣＢＲ、ＲＴ-ＶＢＲ、及びＲＴ-ＶＢＲトラフィ
ックにとっては問題にならない。しかしながら、ＡＢＲ及びＧＦＲトラフィック
はピークセルレートに関してのみ管理され、平均及びＵＢＲに関しては結局管理
されない。セルプールが、全てのポートについて全てのサービスクラス（ＣｏＳ
）源によって共用されるので、非行（トラフィック契約違反）ＡＢＲ、ＧＦＲ、
またはＵＢＲ源がバッファプールを満たして最終的に他の良好に挙動している接
続の品質を劣化させないようにする、種々のメカニズムが使用される。
【００４６】 一方法では、保証されたトラフィックのためにある量のバッファリングを予約
し、非保証トラフィックが使用できないようにする。予約される正確な量は、全
ＣＢＲ及びＶＢＲ接続源によって必要とされるバッファリングを加算することに
よって見出される。この予約方法は、共用バッファ内に存在するＡＢＲ、ＧＦＲ
、及びＵＢＲセルの数を斟酌し、全ての使用可能なバッファ空間が使用されてい
る場合には何れかの付加的なＡＢＲ、ＧＦＲ、またはＵＢＲセルをドロップさせ
ることを暗示している。
【００４７】 以下に詳細に説明する公平破棄方法では、非保証トラフィックが保証トラフィ
ックの損失をもたらすことはない。この公平破棄方法は、図５のＦＩＦＯユニッ
ト８１における所与の最大エンキューイングレートについて、セル毎の特定の最
大レートのトラフィックを破棄する。もし指定されたサイズのセルマージンが保
証トラフィックのために予約されていれば、それは、全てのポートからラインレ
ートで到来する非保証トラフィックの比例的バーストを必要とし、保証トラフィ
ックに影響し始める。非保証トラフィックのこのようなバーストはありそうもな
いので、実際的的には、公平破棄メカニズムは単独で十分である。更に、殆ど枯
渇した自由バッファリストが、主要輻輳が発生した時に非保証トラフィックに対
する“ハード”な限界として好ましい実施の形態内で使用される時点を指示する
ために、殆ど空フラグが使用されるようになる。
【００４８】 源毎の動的破棄しきい値 共通バッファプール（図４のキューイングユニット５１）内に使用されている
公平破棄方法は、使用可能なバッファリング空間の効率的使用を提供し、全ての
源間の保護を保証する。動的しきい値は、待ち行列に入れられたセルの合計数、
源の推定される賦課ロード、及び所与のサービスクラス内に確立された接続の数
の関数として変化する。各ＶＰ／ＶＣ接続源は、それ自体のセルカウンタを有し
ている。セルを受信した時に、共用バッファプール内に存在するその接続のセル
の数と、接続源毎に許容されるセルの最大数（この数は、その時点における合計
バッファプール利用率の関数である）とを比較することによって、そのセルを保
持するか否かの決定がなされる。
【００４９】 本発明の動的方法の原理を図８に示す。図８において、水平軸はバッファされ
たセルの合計数を表し、垂直軸は接続源毎にバッファできるセルの数を表し、斜
線を施した領域はセルが保持される領域を表している。破棄関数データはランダ
ムアクセスメモリ内に維持されているので、トラフィック分布に従って変更する
ことは容易である。例えば、ＣＯＳ、ＱｏＳ、ＣＬＲ、ＣＬＰビットのような全
ての型のビットのために異なる破棄関数を使用することができる。
【００５０】 接続源を互いに他方から保護するのに加えて、この動的破棄方法はＵＢＲ接続
源の間の公平さをも確立する。多くのＵＢＲ接続源が存在する場合、各源は可能
な限り大きい帯域幅を得ようと試みる。この試みの正味効果は、バッファをゆっ
くりと満たすことである。バッファが満たされるにつれて、接続源毎のバッファ
リングの最大量が減少して行く。個々の公平重みに最も近いレベルでセルをバッ
ファする接続源は最初にドロップされる源であり、最終的に所与の重み内で各Ｕ
ＢＲまたはＧＦＲ接続源毎にバッファされるセルの数は均一になる傾向がある。
同じことが、遷移中のＡＢＲトラフィックの場合にも言える。通常の場合には、
ＡＢＲ制御ループは、全ての接続源の平均帯域幅が使用可能な帯域幅より小さい
ことを保証する。しかしながら、もし使用可能な帯域幅を一時的に越えれば、バ
ッファされるセルの合計数が増加し、接続源毎のバッファの最大量が減少し始め
る。これが発生すると、殆どのバッファリングを使用している接続源（最尤違反
者でもある）は、それらのトラフィックが破棄されることが予見される第１の源
である。この動作も、使用可能なバッファリングを、全ての接続源の間で公平に
共用させることになる。
【００５１】 公平破棄方法は、ユニット６１内の２つのＦＩＦＯ６１-１及び６１-２の一方
内にセルが存在するのを待機する。両ＦＩＦＯ６１-１及び６１-２はデータを含
んでおり、最高優先順位のＦＩＦＯ６１-１が常に最初にデキューされる。１実
施の形態では、100ｎＳの期間中に、セル破棄メカニズムはセルポインタ及び記
述子を読み、そのセルをドロップさせるのか、または待ち行列へ渡すのかを決定
する。
【００５２】 １つのセルが受入れられると、その接続源のためのセルカウンタ、及び全ての
源のための合計セルカウンタがインクリメントされる。１つのセルが拒絶されて
も、対応するセルカウンタ及び合計セルカウンタは不変のままである。１つのセ
ルがバッファプールからデキューされると、その接続源のための対応するセルカ
ウンタ、及び全ての源のための合計セルカウンタが共にデクレメントされる。
【００５３】 サブクラス毎の破棄しきい値 異なる破棄しきい値関数を動的破棄方法によって使用して、セル損失比（ＣＬ
Ｒ）の制御を与えることができる。破棄しきい値は、（全ての型の）バッファさ
れた合計セルの関数であるから、バッファされたセルの合計量、破棄しきい値、
及びＣＬＲの間の正確な統計的関係は、一般に決定的ではない（各クラス毎のト
ラフィックの量が既知の値に制限されていない限り）。その結果、一般的に破棄
しきい値関数は特定のＣＬＲを保証しない。しかしながら、特定クラス内の異な
るサブクラスの間のＣＬＲの相対的挙動を制御する。異なる破棄しきい値を有す
ることは、特定クラス内の異なるサブクラスの間のＣＬＲの相対的挙動を制御す
るのにそれを使用できることから、ＡＢＲ、ＧＦＲ、及びＵＢＲのような非保証
トラフィックには特に有用である。
【００５４】 ＮＲＴ-ＶＢＲの場合には、ＣＡＣビットはセル損失レート（ＣＬＲ）を０に
近づけることを保証するために、許容されているＶＢＲトラフィックの量を制御
する。適合するＣＢＲ接続源の場合には、予測されるバッファリング量は常に低
く予測されるから、複数のＣＢＲ破棄しきい値は有用ではない。同じことがＲＴ
-ＶＢＲにも言える。しかしながら、セル損失優先順位（ＣＬＰ）-透過型サービ
ス、及びＣＬＰ-非透過型サービスの両方を支援するために、ＲＴ-ＶＢＲ接続の
場合に複数の破棄しきい値が使用されている。
【００５５】 輻輳指示（ＥＦＣＩ）−図７ 輻輳指示は、公平破棄動作に類似する動作により得られる。１つの接続源が輻
輳レベルに到達したか否かを、１組の曲線が記述する。セルがデキューされると
、デキューメカニズムは公平破棄サブシステムから対応する接続源の輻輳状態を
入手し、ＥＦＣＩ出力ビットを相応にセットする。図７は、図６の公平破棄値に
類似する輻輳指示値を表している。
【００５６】 ＡＡＬ５パケット破棄 可能な場合には、フレームからのランダムなセルの代わりに、完全フレームを
ドロップさせる方がより効率的である。このパケット破棄関数は、本発明の動的
破棄方法に実現されている。ＡＴＭ適合層型５（ＡＡＬ５）セルを受信した場合
に、もし接続源が、輻輳指示しきい値は通過しているが、未だに破棄しきい値に
は到達していなければ、完全フレームだけが破棄される。破棄しきい値を通過す
ると、フレーム内の位置には無関係に全てのセルがドロップされる。フレームが
破棄され始めるとフラグがセットされ、輻輳レベルには無関係に、そのフレーム
の残余のセルがフレームの最後のセルまで破棄されることを指示する。
【００５７】 公平破棄及び輻輳指示ブロック図−図８ 図８は、図５の公平破棄ユニット５５の１実施の形態を、接続毎の輻輳検出構
造及び流れと共に示している。図８において、３つのアップ／ダウンカウンタ８
１は、各クラスのサービスの全ての源のために待ち行列に入れられるセルの数を
カウントする（エンキューされる場合はアップカウント、デキューされる場合は
ダウンカウント）。アップ／ダウンカウンタ８１からの値は、バッファ内のサー
ビスのクラス毎の合計セルカウントであり、公平破棄値を得るためにＲＡＭ８５
への入力として、及び輻輳指示値を得るためにＲＡＭ８６への入力として使用さ
れる。ＲＡＭ８７は、各セル源毎のセルカウントをそのセル源の接続数の関数と
して格納し、各セルがエンキューまたはデキューされる度に更新される出力Nを
供給する。ＲＡＭ８５は、図６に関連して説明したように、アップ／ダウンカウ
ンタ８１の１つからのＸ軸入力に基づいて、Ｙ軸の出力値表現を供給する。次い
で、この出力値は、コンパレータ８３において、ＲＡＭ８７から得られた特定の
セル源の接続のセルバッファの数Nと比較される。Nの源毎の値は、コンパレータ
８３において、ＲＡＭ８５からのＹ軸出力と比較され、公平破棄方法のための保
持信号、または破棄信号を供給する。また出力Nは、コンパレータ８４において
、ＲＡＭメモリ８６からのｙ軸の値と比較され、もしＮがメモリ８６からのＹよ
り小さければ、輻輳指示を形成する。
【００５８】 特定のセル源のためにセルがエンキュー、またはデキューされる度に、その源
のためのセルカウントがＲＡＭ８７内に格納され、加算器／減算器８２はカウン
タ８１を１だけインクリメント、またはデクレメントさせる。
【００５９】 破棄しきい値の作成及び調整−図９ 図９に示す曲線は、本発明の方法及びシステムによって破棄決定を行うための
４つの関連パラメータを示しており、これらは、任意のセル時点における接続の
ためにバッファ内に許容されるセルの最大数、所与のＣｏＳのために確立された
接続の数、ロードの下で動作している時にある接続に保証されるセルバッファの
数、及び対応するＣｏＳのためにバッファ内に許容されるセルの最大数を含む。
【００６０】 図９の４つのマークされた各点９-１、９-２、９-３、及び９-４は、上述した
４つの基準の１つに対応している。点９-１は、ｙ軸の最大値、好ましくはトラ
フィック到着強度の関数を表している。現在では好ましい点９-１のセッティン
グ方法は、以下の式１に従って、セルレート、外出（gress）レート、及び共用
バッファサイズを斟酌する最悪例シナリオアプローチからなる。 inputLoadmax＝［（ cellRate * SHBUFSIZE ） / egressRate ］ このアプローチは、所与の接続が要求するセルバッファの最大数の合理的な、早
期推定を与える。この式において、項cellRateは、ピークセルレートまたは維持
されたレートとピークレートとの間のある値（例えば、ＶＢＲ接続のための計算
された等価容量）の何れかからなる。項egressRateは、ＭＳＵ−最悪例ローディ
ングシナリオ上に見出される最も遅い物理的ポートレートを表している。
【００６１】 曲線勾配が負になり始める点９-２は、輻輳のためにセルの破棄が受入れ可能
であるような曲線に適用できる。ＣＢＲセルの場合、及びＶＢＲ接続のＣＬＰ（
Ｏ）（またはＶＢＲ-１接続のＣＬＰ（Ｏ＋１））セルの流れの場合、輻輳によ
る破棄は望ましくない（ＣＬＲ目的のために）。従って、これらの接続型のため
の曲線は、勾配が負になり始める点を含まない（しかしながら、ｘ＝１からｘ＝
最大まで０勾配を有している）。他の全てのセル型の場合には、負勾配（点２）
が適切であるが、勾配の程度は変化する。
【００６２】 曲線上の点９-２の位置は、導入された接続の数に関連して輻輳の可能性が増
加するから、合計バッファロード（ＣｏＳ毎の）を生成する接続の数によって最
良に推定される。一般に、使用可能なハードウェアは活動接続の数を追跡するこ
とはできないから、１つの実施の形態は、近似として単に確立された接続の数を
注視するだけである。適応曲線管理実施の形態では、接続が確立されるにつれて
、ＭＳＵ接続毎の実際の数を追跡する。
【００６３】 点９-３は特にＡＢＲ接続に関連し、それは最小セルレートに関連している。
勿論、最小セルレートにおける、またはそれ以下のセルには、若干の所定の損失
保証を与えるべきである。従って、図９の破棄曲線の点９-３における“屈曲点
”は、所与の接続のロードの下で保証バッファ空間を許容する何等かのサービス
（例えば、保証されたフレームレートＧＦＲ）に特に関連している。点９-２は
、式（１）の項cellRateをＭＣＲに置換することによって定義することもできる
。
【００６４】 最後に、ＣｏＳ内の曲線の任意の集まりの場合、点９-４の最大ｘ軸値は、Ｃ
ＬＲ目的を有するトラフィックのための保証バッファ空間を提供するそのＣｏＳ
のための共用バッファ仕切り（パーティション）を表している。曲線生成の静的
モード方法は、ＭＳＵ上に見出される（各ポートのユーザが定義した）構成値に
基づいて共用バッファの仕切りを推定する。曲線管理の適応モードは、これらの
仕切りを動的に調整し、変化するセルレベルロードに適合させる。
【００６５】 ポインタ完全性検証−図１０ 図１０に、図５のポインタ検証ユニット６３の詳細を示す。セル記述子の完全
性を検証するために使用されるパリティ検出器は、ポインタの重複（待ち行列を
併合させ得る）のような問題を検出するのには役立たないから、検証ユニット６
３が有用である。検証ユニット６３は、ポインタがキューイングシステムへ入る
か、またはそれから去る度に１組の“ポインタ使用中”フラグを監視し、更新す
ることによって、重複ポインタを検出する。ポインタがエンキューされると、検
証システムは先ずポインタテーブル９１内のそのポインタのための“使用中”フ
ラグがクリアされていることをチェックし、次いでそれをセットする。セルがデ
キューされると、検証システムはテーブル９１内のそのデキューされたポインタ
の“使用中”フラグがセットされていることを確認し、次いでそれをりセットす
る。何等かのエラーが検出されれば、ＣＰＩ割込み要求（ＩＲＱ）を用いて主Ｃ
ＰＵ（待ち行列管理部５４）へ直ちに信号する。
【００６６】 ＣＰＵは、始めに各ＲＡＭメモリユニット、即ち、破棄しきい値メモリ、接続
毎のセルカウントメモリ、接続毎のセルドロップドメモリ上でメモリ初期化を遂
行する。次いで、ＣＰＵは全てのカウントメモリをクリアし、種々の破棄及び輻
輳しきい値をプログラムし、破棄サブシステム内に使用されている３つのＣＯＳ
セルカウンタをクリアする。第１のカウンタを読んでバッファされたＣＢＲ及び
ＶＢＲセルの組合わされた数を戻し、第２のカウンタはＡＢＲセルの数を戻し、
そして第３はＵＢＲセルの数を戻す。待ち行列に入れられるセルの合計数は、こ
れら３つのカウンタの合計に等しい。
【００６７】 以上に、本発明の１つの特定の実施の形態を説明したが、当分野に精通してい
れば、本発明の範囲及び思想から逸脱することなく本発明に種々の変更をなしえ
ることが理解されよう。本発明の実施の形態において説明した精密な成分はその
動作が臨界的ではないことを理解されたい。詳述すれば、所望の結果を達成する
ために、種々のデジタル信号プロセッサとハードウェアとの他の組合わせ、及び
信号処理アルゴリズムを組み入れたコンピュータプログラムを使用することがで
きる。本発明及びその長所は以上の説明から理解されたであろう。本発明の思想
及び範囲から逸脱することなく以上の説明に種々の変化を与え得ることは明白で
ある。
【図面の簡単な説明】
【図１】 マルチノードネットワークを通して接続されている複数の源／行先（Ｓ／Ｄ）
ユーザの概要ブロック図である。
【図２】 図１のネットワーク内のノードのシーケンスを通して１つのＳ／Ｄユーザを別
のＳ／Ｄユーザに接続する回路の概要図である。
【図３】 情報を源（Ｓ）から順方向（Ｆ）に行先（Ｄ）へ送り、制御信号を逆方向（Ｒ
）へ源（Ｓ）に伝送する仮想チャンネルを有する図２の回路の概要図である。
【図４】 図１のネットワーク内のノード（Ｎ）の典型的な１つの概要図である。
【図５】 図４のノード内のキューイングユニットの概要図である。
【図６】 動的セル破棄しきい値を表す図である。
【図７】 輻輳指示及びフレーム破棄しきい値の概要図である。
【図８】 公平破棄及び輻輳指示のブロック図である。
【図９】 破棄決定を行うための関連パラメータを示す図である。
【図１０】 ポインタ完全性検証の概要図である。
【図１１】 構成要素８９のブロック図である。
【図１２】 構成要素８７のブロック図である。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＭＺ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ， ＲＵ，ＴＪ，ＴＭ)，ＡＥ，ＡＧ，ＡＬ，ＡＭ，ＡＴ， ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，Ｃ Ｈ，ＣＮ，ＣＲ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ，ＤＺ ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，ＧＭ， ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＥ，Ｋ Ｇ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ ，ＬＵ，ＬＶ，ＭＡ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ， ＭＸ，ＭＺ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，Ｓ Ｄ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ ，ＴＴ，ＴＺ，ＵＡ，ＵＧ，ＵＺ，ＶＮ，ＹＵ，ＺＡ， ＺＷ (72)発明者 スコット ジェイムズ ピー アメリカ合衆国 カリフォルニア州 90048 ハリウッド ノース キルケア ドライヴ 507 Ｆターム(参考） 5K030 HA10 KA03 LC09 LC11 MB15 【要約の続き】 され、通信ネットワークノード内の輻輳管理の多次元問 題に対して高度に次元的な解決を与える。

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 通信システムであって、 情報を供給する複数の源と、 上記源からの上記情報を受信する複数の行先と、 上記源を上記行先に接続するネットワークを形成している１つまたはそれ以上
    のノードと、 を備え、 上記ネットワークは上記情報を輸送するための複数のチャンネルを有し、各チ
    ャンネル毎に、 １つまたはそれ以上のノードから順方向経路をリンクすることによって上記
    複数の源の１つが上記ネットワークを通して上記複数の行先の１つにリンクされ
    、 上記１つまたはそれ以上のノードから戻し経路をリンクすることによって
    上記複数の行先の上記１つが上記ネットワークを通して上記複数の源の上記１つ
    にリンクされ、そして 上記１つまたはそれ以上の各ノードは、上記複数の源からの上記情報を待
    ち行列に入れるためのキューイング手段を含み、上記キューイング手段は、 フルバッファ容量、及び上記フルバッファ容量より小さいか、または等
    しい使用されているバッファ容量を有するバッファメモリを含み、上記各源は上
    記バッファメモリの使用されている容量の一部分である割振り済みの源バッファ
    容量を有し、 上記各源の上記源バッファの利用率、及び上記バッファメモリの使用さ
    れているバッファ容量の合計を指示する指示器手段と、 各特定の源毎に、上記フル容量に対する上記バッファメモリの上記使用
    されているバッファ容量の関数として、及び上記特定の源のための上記使用され
    ている源バッファ容量の関数として、上記各源毎の上記バッファメモリ内の上記
    使用されている源バッファ容量のために割振り済みの源バッファ容量を割振る動
    的割振り手段と、 を更に含む、 ことを特徴とする通信システム。
  2. 【請求項２】 上記各ノードは、上記使用されている源バッファ容量が上記
    特定の源のための上記割振り済みの源バッファ容量を超えると、上記特定の源か
    ら情報を破棄する破棄手段を含むことを特徴とする請求項１に記載の通信システ
    ム。
  3. 【請求項３】 上記各源は源サービス分類を有し、上記動的割振り手段は上
    記サービス分類に応答して機能することを特徴とする請求項１に記載の通信シス
    テム。
  4. 【請求項４】 上記各ノードは、上記使用されている源バッファ容量が上記
    特定の源のための上記割振り済みの源バッファ容量を超えると、上記特定の源か
    ら情報を破棄する破棄手段を含むことを特徴とする請求項１に記載の通信システ
    ム。
  5. 【請求項５】 上記各源及び上記各ノードは、上記源と上記行先を接続する
    仮想チャンネルを用いてＡＴＭネットワークを形成しており、上記情報はパケッ
    ト化されたセルで伝送されることを特徴とする請求項１に記載の通信システム。
  6. 【請求項６】 反応的な輻輳制御を有する通信システムであって、 複数の源を備え、上記源は輻輳信号に応答して順方向情報信号を異なる伝送レ
    ートで伝送する変更可能な送出レートユニットを含み、上記送出レートユニット
    は輻輳信号に応答して伝送レートを減少させ、 複数の行先と、 上記源と上記行先とを接続する非同期転送モード（ＡＴＭ）ネットワークを形
    成する１つまたはそれ以上のノードと、 を更に備え、上記各ノードは、 上記ネットワークを通して情報を順方向に行先に向けて転送する順方向経
    路と、 上記ネットワークを通して輻輳信号を逆方向に源に向けて戻す戻し経路と
    、 上記複数の源からの上記情報を待ち行列に入れるキューイング手段と、 を含み、上記キューイング手段は、 フルバッファ容量、及び上記フルバッファ容量より小さいか、または等し
    い使用されているメモリ容量を有するバッファメモリを含み、上記各源は上記バ
    ッファメモリの使用されている容量の一部分である使用されている源バッファ容
    量を有し、 上記各源の上記源バッファの利用率、及び上記バッファメモリ使用され
    ている容量の合計を指示する指示器手段と、 各特定の源毎に、上記メモリ容量に対する上記バッファメモリの上記使
    用されている源バッファ容量の関数として、及び上記特定の源のための上記使用
    されている源バッファ容量の関数として、上記各源のための上記バッファメモリ
    内の上記使用されている源バッファ容量のために割振り済みの源バッファ容量を
    割振る動的割振り手段と、 上記ノードにおける輻輳に応答し、上記フルメモリ容量に対する上記バ
    ッファメモリの上記使用されているメモリ容量の関数として、及び上記特定の源
    のための上記使用されている源バッファ容量の関数として、上記特定の源のため
    の輻輳信号を生成する輻輳信号生成手段と、 を更に含み、 上記ネットワークは、複数の仮想チャンネルを有し、各仮想チャンネル毎に、 １つまたはそれ以上のローカルノードから順方向経路をリンクすることによ
    って上記複数のローカル源の１つが上記ネットワークを通して上記複数のローカ
    ル行先の１つにリンクされ、上記送出レートユニットは上記仮想チャンネルから
    の輻輳信号に応答して順方向情報信号を異なる伝送レートで伝送し、 上記１つまたはそれ以上のノードから戻し経路をリンクすることによって
    上記複数の行先の上記１つが上記ネットワークを通して上記複数の源の上記１つ
    にリンクされ、 上記ノードの１つ内の上記輻輳信号生成手段は、上記ノードの上記１つに
    おける輻輳に応答して上記仮想チャンネルのための上記輻輳信号を生成する ことを特徴とする通信システム。
  7. 【請求項７】 上記送出レートは、上記輻輳信号の欠如に応答して上記伝送
    レートを増加させることを特徴とする請求項６に記載の通信システム。
  8. 【請求項８】 輻輳したノードから上記源へ戻される輻輳信号のための伝送
    間隔は、上記仮想チャンネルを介して伝送される情報信号間の間隔より小さく、
    それによって上記送出レートユニットは反応的に応答して上記伝送レートを変更
    し、輻輳を減少させることを特徴とする請求項６に記載の通信システム。
  9. 【請求項９】 ローカル反応及び予測輻輳制御の両成分を有する広域通信シ
    ステムであって、 複数のローカル通信システムを備え、上記各ローカル通信システムは、 複数のローカル源を含み、上記各ローカル源は順方向情報信号を異なる伝
    送レートで伝送する変更可能な送出レートユニットを含み、上記送出レートユニ
    ットは輻輳信号の存在に応答して上記伝送レートを減少させ、輻輳信号の欠如に
    応答して上記伝送レートを増加させ、 複数のローカル行先と、 上記源を上記行先に接続する非同期転送モード（ＡＴＭ）ローカルネット
    ワークを形成する１つまたはそれ以上のノードと、 を更に含み、上記各ローカルノードは、 上記ネットワークを通して情報を順方向に行先に向けて異なる選択可
    能な伝送レートで転送する順方向経路と、 上記ネットワークを通して輻輳信号を逆方向に源に向けて戻す戻し経
    路と、 上記ローカルノードにおける輻輳に応答して輻輳信号に関する要求を
    生成する輻輳信号生成手段と、 上記要求を濾波し、上記輻輳信号を応答的に供給するフィルタ手段と
    、 を含み、 上記ネットワークは、複数の仮想チャンネルを有し、各仮想チャンネル毎に、 １つまたはそれ以上のローカルノードから順方向経路をリンクすることによ
    って上記複数のローカル源の１つが上記ローカルネットワークを通して上記複数
    のローカル行先の１つにリンクされ、上記送出レートユニットは上記仮想チャン
    ネルを介する輻輳信号に応答して順方向情報信号を異なる伝送レートで伝送し、 上記１つまたはそれ以上のノードから戻し経路をリンクすることによって
    上記複数のローカル行先の上記１つが上記ネットワークを通して上記複数のロー
    カル源の上記１つにリンクされ、 上記ローカルノードの１つ内の上記輻輳信号生成手段は、上記ローカルノ
    ードの上記１つにおける輻輳に応答して上記仮想チャンネルのための上記輻輳信
    号に関する上記要求を生成し、 １つまたはそれ以上の広域源が上記ローカルネットワークの１つに接続され、 １つまたはそれ以上の広域行先が上記ローカルネットワークの別の１つに接続
    され、 複数の仮想チャンネルは、各仮想チャンネル毎に、上記複数の広域源の１つが
    上記ローカルネットワーク及び上記ローカルネットワークリンクを通して上記複
    数の広域行先の１つにリンクされている、 ことを特徴とする広域通信システム。
  10. 【請求項１０】 ローカル反応及び予測輻輳制御の両成分を有する広域通信
    システムであって、 複数のローカル通信システムを備え、上記各ローカル通信システムは、 複数のローカル源を含み、上記各ローカル源は順方向情報信号を異なる伝
    送レートで伝送する変更可能な送出レートユニットを含み、上記送出レートユニ
    ットは輻輳信号の存在に応答して上記伝送レートを減少させ、輻輳信号の欠如に
    応答して上記伝送レートを増加させ、 複数のローカル行先と、 上記源を上記行先に接続する非同期転送モード（ＡＴＭ）ローカルネット
    ワークを形成する１つまたはそれ以上のノードと、 を更に含み、上記各ローカルノードは、 上記ネットワークを通して情報を順方向に行先に向けて異なる選択可
    能な伝送レートで転送する順方向経路と、 上記ネットワークを通して輻輳信号を逆方向に源に向けて戻す戻し経
    路と、 上記複数の源からの上記情報を待ち行列に入れるキューイング手段と、 を含み、上記キューイング手段は、 フルメモリ容量、及び上記フルメモリ容量より小さいか、または等し
    い使用されているメモリ容量を有するバッファメモリを含み、上記各源は上記バ
    ッファメモリの使用されている容量の一部分である使用されている源容量を有し
    、 上記各源の上記源のために使用されている源容量、及び上記バッファ
    メモリの使用されているメモリ容量を指示する指示器手段と、 各特定の源毎に、上記フルメモリ容量に対する上記バッファメモリの
    上記使用されている源バッファ容量の関数として、及び上記特定の源のための上
    記使用されている源容量の関数として、上記各源のための上記バッファメモリ内
    の上記使用されている源容量のために割振り済みの源容量を割振る動的割振り手
    段と、 上記ノードにおける輻輳に応答し、上記フルメモリ容量に対する上記
    バッファメモリの上記使用されているメモリ容量の関数として、及び上記特定の
    源のための上記使用されている源容量の関数として、上記特定の源のための輻輳
    信号に関する要求を生成する輻輳信号生成手段と、 上記要求を濾波し、上記輻輳信号を応答的に供給するフィルタ手段と
    、 を含み、 上記ネットワークは、複数の仮想チャンネルを有し、各仮想チャンネル毎に、 １つまたはそれ以上のローカルノードから順方向経路をリンクすることによ
    って上記複数のローカル源の１つが上記ローカルネットワークを通して上記複数
    のローカル行先の１つにリンクされ、上記送出レートユニットは上記仮想チャン
    ネルを介する輻輳信号に応答して情報信号を順方向に異なる伝送レートで伝送し
    、 上記１つまたはそれ以上のノードから戻し経路をリンクすることによって
    上記複数のローカル行先の上記１つが上記ネットワークを通して上記複数のロー
    カル源の上記１つにリンクされ、 上記ローカルノードの１つ内の上記輻輳信号生成手段は、上記ローカルノ
    ードの上記１つにおける輻輳に応答して上記仮想チャンネルのための上記輻輳信
    号に関する上記要求を生成し、 １つまたはそれ以上の広域源が上記ローカルネットワークの１つに接続され、 １つまたはそれ以上の広域行先が上記ローカルネットワークの別の１つに接続
    され、 複数のローカルネットワークリンクが２つまたはそれ以上のローカルネットワ
    ークを相互接続して広域ネットワークを形成し、上記広域ネットワークは複数の
    仮想チャンネルを有し、各仮想チャンネル毎に、上記複数の広域源の１つが上記
    ローカルネットワーク及び上記ローカルネットワークリンクを介して上記複数の
    ローカルネットワークを通して上記複数の広域行先の１つにリンクされている ことを特徴とする広域通信システム。
  11. 【請求項１１】 輻輳したローカルノードから上記ローカル源へ戻される輻
    輳信号のための伝送間隔は短く、それによって上記送出レートユニットは上記伝
    送レートを反応的に変更することができ、それによって上記広域通信システム内
    の輻輳を減少させることを特徴とする請求項１０に記載の広域通信システム。
  12. 【請求項１２】 輻輳したローカルノードから上記ローカル源へ戻される輻
    輳信号のための伝送間隔は、上記仮想チャンネルを介して伝送される情報信号間
    の間隔より小さく、それによって上記送出レートユニットは反応的に応答して上
    記伝送レートを変更し、上記広域通信システム内の輻輳を減少させることを特徴
    とする請求項１０に記載の広域通信システム。
  13. 【請求項１３】 輻輳したローカルノードから上記ローカル源へ戻される輻
    輳信号のための伝送間隔は、上記仮想チャンネルを介して伝送される情報信号間
    の10間隔より小さく、それによって上記送出レートユニットは反応的に応答して
    上記伝送レートを変更し、上記広域通信システム内の輻輳を減少させることを特
    徴とする請求項１０に記載の広域通信システム。
  14. 【請求項１４】 各ノードにおいて輻輳信号を生成するために要する処理時
    間は、輻輳信号のための上記伝送間隔よりも遙かに小さいことを特徴とする請求
    項１０に記載の広域通信システム。
  15. 【請求項１５】 上記送出レートユニットは、上記伝送レートを減少させた
    後に、輻輳信号の欠如に応答して上記伝送レートを増加させる手段を有し、上記
    増加は上記伝送レートと共に変化し、低めの伝送レートにおいては高めの伝送レ
    ートにおけるより速く増加することを特徴とする請求項１０に記載の広域通信シ
    ステム。
  16. 【請求項１６】 上記順方向への情報はセルに断片化され、各セルは仮想チ
    ャンネル識別子を含み、各ノードはスイッチング要素を含み、各スイッチング要
    素は、 スイッチファブリックと、 上記スイッチファブリックによって相互接続されている複数のポートコントロ
    ーラと、 を含み、上記各ポートコントローラは、 入力コントローラと、 出力コントローラと、 上記ノードにおける輻輳を検出する輻輳検出手段と、 仮想チャンネル識別子を有するセルを上記順方向経路から上記戻し経路へ
    コピーし、それによって輻輳信号を生成する反転手段と、 を含む、 ことを特徴とする請求項１４に記載の広域通信システム。
JP2001500600A 1999-05-28 2000-05-26 公平な破棄システム Expired - Lifetime JP4395280B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US13695399P 1999-05-28 1999-05-28
US60/136,953 1999-05-28
US09/505,075 US6717912B1 (en) 1999-05-28 2000-02-16 Fair discard system
US09/505,075 2000-02-16
PCT/US2000/014535 WO2000074432A1 (en) 1999-05-28 2000-05-26 Fair discard system

Publications (2)

Publication Number Publication Date
JP2003501912A true JP2003501912A (ja) 2003-01-14
JP4395280B2 JP4395280B2 (ja) 2010-01-06

Family

ID=26834773

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001500600A Expired - Lifetime JP4395280B2 (ja) 1999-05-28 2000-05-26 公平な破棄システム

Country Status (6)

Country Link
US (1) US6717912B1 (ja)
EP (1) EP1183900A1 (ja)
JP (1) JP4395280B2 (ja)
AU (1) AU5293400A (ja)
IL (2) IL146766A0 (ja)
WO (1) WO2000074432A1 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7016301B1 (en) * 1999-09-01 2006-03-21 Cisco Technology, Inc. Fair multiplexing scheme for multiple input port router
US6744767B1 (en) * 1999-12-30 2004-06-01 At&T Corp. Method and apparatus for provisioning and monitoring internet protocol quality of service
JP3766259B2 (ja) * 2000-06-01 2006-04-12 株式会社日立製作所 パケット転送装置
FI109855B (fi) * 2000-08-25 2002-10-15 Nokia Corp Datavirran suodatus tietoliikenneverkossa
JP2002330166A (ja) * 2001-04-26 2002-11-15 Fujitsu Ltd 通信装置及び通信制御方法
US6901593B2 (en) * 2001-05-08 2005-05-31 Nortel Networks Limited Active queue management with flow proportional buffering
FR2827996B1 (fr) * 2001-07-27 2003-12-26 Canon Kk Procede et dispositif de gestion de memoire
FR2827995B1 (fr) * 2001-07-27 2004-11-12 Canon Kk Procede et dispositif de gestion de memoire
US7215639B2 (en) * 2001-08-31 2007-05-08 4198638 Canada Inc. Congestion management for packet routers
EP1322074A1 (de) * 2001-12-20 2003-06-25 Siemens Aktiengesellschaft Verfahren für eine ausgewogene Aufnahme von Datenpaketen in eine Warteschlange
JP3878603B2 (ja) * 2001-12-28 2007-02-07 ノキア コーポレイション パケットスケジューリング方法及び装置
US20040179476A1 (en) * 2003-03-10 2004-09-16 Sung-Ha Kim Apparatus and method for controlling a traffic switching operation based on a service class in an ethernet-based network
US7420983B2 (en) * 2003-03-13 2008-09-02 Alcatel Lucent Dynamic assignment of re-assembly queues
US7974275B2 (en) * 2004-01-09 2011-07-05 Broadcom Corporation Saturated datagram aging mechanism
KR100736036B1 (ko) * 2005-06-16 2007-07-06 삼성전자주식회사 Ａｖ 스트림의 서비스 품질을 보장하는 장치 및 방법
CN100405786C (zh) * 2005-12-09 2008-07-23 清华大学 支持多队列的共享缓存动态门限早期丢弃装置
US8077610B1 (en) * 2006-02-22 2011-12-13 Marvell Israel (M.I.S.L) Ltd. Memory architecture for high speed network devices
US7773617B2 (en) * 2006-11-08 2010-08-10 Sicortex, Inc. System and method for arbitration for virtual channels to prevent livelock in a richly-connected multi-processor computer system
US7773616B2 (en) * 2006-11-08 2010-08-10 Sicortex, Inc. System and method for communicating on a richly connected multi-processor computer system using a pool of buffers for dynamic association with a virtual channel
US20080175152A1 (en) * 2006-12-28 2008-07-24 Nokia Corporation Service differentiating and overload indication for downlink
US8681807B1 (en) * 2007-05-09 2014-03-25 Marvell Israel (M.I.S.L) Ltd. Method and apparatus for switch port memory allocation
US7562168B1 (en) 2008-05-29 2009-07-14 International Business Machines Corporation Method of optimizing buffer usage of virtual channels of a physical communication link and apparatuses for performing the same
JP5673057B2 (ja) * 2010-12-10 2015-02-18 富士通株式会社 輻輳制御プログラム、情報処理装置および輻輳制御方法
US8995265B2 (en) 2012-01-28 2015-03-31 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Monitoring endpoint buffer occupancy to determine congestion in an ethernet network
US10608943B2 (en) * 2017-10-27 2020-03-31 Advanced Micro Devices, Inc. Dynamic buffer management in multi-client token flow control routers
US11151150B2 (en) * 2019-09-13 2021-10-19 Salesforce.Com, Inc. Adjustable connection pool mechanism
US11636067B2 (en) 2019-10-04 2023-04-25 Salesforce.Com, Inc. Performance measurement mechanism
US11165857B2 (en) 2019-10-23 2021-11-02 Salesforce.Com, Inc. Connection pool anomaly detection mechanism

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5546391A (en) * 1993-03-04 1996-08-13 International Business Machines Corporation Central shared queue based time multiplexed packet switch with deadlock avoidance
US5457687A (en) 1993-09-02 1995-10-10 Network Equipment Technologies, Inc. Method and apparatus for backward explicit congestion notification (BECN) in an ATM network
US6034945A (en) 1996-05-15 2000-03-07 Cisco Technology, Inc. Method and apparatus for per traffic flow buffer management
US5926459A (en) 1996-06-27 1999-07-20 Xerox Corporation Rate shaping in per-flow queued routing mechanisms for available bit rate service
US5912889A (en) 1996-11-21 1999-06-15 Xerox Corporation ATM switch with output port clustering for dynamically allocating bandwidth between ports
US6490251B2 (en) * 1997-04-14 2002-12-03 Nortel Networks Limited Method and apparatus for communicating congestion information among different protocol layers between networks

Also Published As

Publication number Publication date
WO2000074432A1 (en) 2000-12-07
EP1183900A1 (en) 2002-03-06
IL146766A0 (en) 2002-07-25
AU5293400A (en) 2000-12-18
JP4395280B2 (ja) 2010-01-06
US6717912B1 (en) 2004-04-06
IL146766A (en) 2006-12-31

Similar Documents

Publication Publication Date Title
JP4395280B2 (ja) 公平な破棄システム
JP3525656B2 (ja) パケット交換機、および輻輳通知方式
JP3088464B2 (ja) Ａｔｍネットワークのバンド幅管理とアクセス制御
US5914934A (en) Adaptive time slot scheduling apparatus and method for end-points in an ATM network
JP3347926B2 (ja) メモリ割り付けを改善したパケット通信システム及び方法
US5787071A (en) Hop-by-hop flow control in an ATM network
CA2271883C (en) Many dimensional congestion detection system and method
EP1050181B1 (en) Data switch for simultaneously processing data cells and data packets
JP3813697B2 (ja) トラフィック成形装置
US6151301A (en) ATM architecture and switching element
US6430191B1 (en) Multi-stage queuing discipline
US5983278A (en) Low-loss, fair bandwidth allocation flow control in a packet switch
US6687254B1 (en) Flexible threshold based buffering system for use in digital communication devices
US7023856B1 (en) Method and system for providing differentiated service on a per virtual circuit basis within a packet-based switch/router
EP1056245A2 (en) Buffering system employing per traffic flow accounting congestion control
WO1998025382A2 (en) Distributed telecommunications switching system and method
JP2001217836A (ja) Ａｔｍセルの配布をスケジューリングする際に使用する重み付きラウンドロビンエンジン
JPH09149046A (ja) パケット流量監視制御方式
JP4652494B2 (ja) 分散構成のａｔｍスイッチでのフロー制御方法
US6246687B1 (en) Network switching system supporting guaranteed data rates
US6961342B1 (en) Methods and apparatus for switching packets
Cisco Traffic and Resource Management
EP0604538B1 (en) Method and apparatus for asynchronous transfer mode (atm) network
JP3742481B2 (ja) 固定長セル取扱式交換機及び固定長セルの読み出し速度制御方法
Katevenis et al. Multi-queue management and scheduling for improved QoS in communication networks

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070528

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090917

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091019

R150 Certificate of patent or registration of utility model

Ref document number: 4395280

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121023

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131023

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term