JP2003347861A - Optical signal amplifier circuit - Google Patents
Optical signal amplifier circuitInfo
- Publication number
- JP2003347861A JP2003347861A JP2002150368A JP2002150368A JP2003347861A JP 2003347861 A JP2003347861 A JP 2003347861A JP 2002150368 A JP2002150368 A JP 2002150368A JP 2002150368 A JP2002150368 A JP 2002150368A JP 2003347861 A JP2003347861 A JP 2003347861A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- source
- voltage
- terminal
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、受光素子の光電
流を所望の電圧に変換する光信号増幅回路に関し、例え
ば、光磁気ディスクや光ディスクに記録されたデータを
読み取るための光信号増幅回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an optical signal amplifier circuit for converting a photocurrent of a light receiving element into a desired voltage, for example, an optical signal amplifier circuit for reading data recorded on a magneto-optical disk or an optical disk. .
【０００２】[0002]
【従来技術】従来、受光素子の光電流を所望の電圧に変
換する光信号増幅回路としては、図６に示す回路構成の
ものが一般に用いられている。図６に示すように、入力
端子と出力端子とを有し、光磁気ディスク等からの反射
光を電気信号に変換する受光素子ＰＤが入力端子に接続
された反転アンプ101 と、反転アンプ101 の入出力端子
間に設けられた帰還抵抗102 とからなるＩ／Ｖアンプ10
3 で構成されている。なお、図６において、Ｃinは受光
素子ＰＤの接合容量等の寄生容量である。2. Description of the Related Art Conventionally, an optical signal amplifying circuit for converting a photocurrent of a light receiving element into a desired voltage has a circuit configuration shown in FIG. As shown in FIG. 6, an inverting amplifier 101 having an input terminal and an output terminal, and a light receiving element PD for converting reflected light from a magneto-optical disk or the like into an electric signal is connected to the input terminal. I / V amplifier 10 comprising feedback resistor 102 provided between input and output terminals
It consists of three parts. In FIG. 6, Cin is a parasitic capacitance such as a junction capacitance of the light receiving element PD.
【０００３】次に、このように構成された光信号増幅回
路の動作について説明する。例えば、光磁気ディスクか
らデータを読み出す再生時において、データ部からの反
射光を受光素子ＰＤが受光し、光電流Ｉinが流れたとす
ると、この光電流Ｉinは帰還抵抗102 に供給される。こ
のため光電流は帰還抵抗102 により電圧に変換されて出
力される。よって、出力電圧Ｖo は、反転アンプ101 の
入力端子電圧をＶin、帰還抵抗102 の値をＲf1，光電流
Ｉinの値をIin とすると、次式（１）で表される。
Ｖo ＝Ｖin−Ｒf1×Ｉin ・・・・・・・・・・・・（１）Next, the operation of the optical signal amplifying circuit thus configured will be described. For example, at the time of reading data from the magneto-optical disk, if the light receiving element PD receives reflected light from the data portion and the photocurrent Iin flows, the photocurrent Iin is supplied to the feedback resistor 102. Therefore, the photocurrent is converted into a voltage by the feedback resistor 102 and output. Therefore, the output voltage Vo is expressed by the following equation (1), where Vin is the input terminal voltage of the inverting amplifier 101, Rf1 is the value of the feedback resistor 102, and Iin is the value of the photocurrent Iin. Vo = Vin−Rf1 × Iin (1)
【０００４】[0004]
【発明が解決しようとする課題】ここで、図６に示す光
信号増幅回路の雑音は、入力換算雑音電流密度（単位：
Ａ／√Ｈｚ）で表わされるが、この雑音は帰還抵抗102
による熱雑音と反転アンプ101 内部の入力部の半導体デ
バイスのショット雑音で支配され、帰還抵抗102による
熱雑音Ｉn Ｒf1は：次式（２）で表される。
Ｉn Ｒf1＝４ｋＴΔｆ／Ｒf1 ・・・・・・・・・・（２）
ここで、ｋ：ボルツマン定数、Ｔ：絶対温度、Δｆ：雑
音帯域幅である。また、この回路の−３ｄＢ帯域ｆ-3db
は、次式（３）で表される。
ｆ-3db＝Ａ／（２π・Ｃin・Ｒf1） ・・・・・・・・（３）
ここで、Ａ：反転アンプ101 のオープンループ利得、Ｃ
in：受光素子ＰＤの接合容量等の寄生容量である。Here, the noise of the optical signal amplifying circuit shown in FIG.
A / √Hz), and this noise is
, And the thermal noise In Rf1 due to the feedback resistor 102 is expressed by the following equation (2). In Rf1 = 4kTΔf / Rf1 (2) where k: Boltzmann's constant, T: absolute temperature, and Δf: noise bandwidth. Also, the -3dB band f- 3db of this circuit
Is represented by the following equation (3). f −3db = A / (2π · Cin · Rf1) (3) where A: open loop gain of inverting amplifier 101, C
in: a parasitic capacitance such as a junction capacitance of the light receiving element PD.
【０００５】これら（２），（３）式から雑音特性及び
帯域特性には、帰還抵抗値が関係していることが分か
る。ところで、半導体の製造プロセスのバラツキや温度
の変動等により、抵抗の値は±20％〜±40％程度のバラ
ツキがある。このため、雑音特性及び帯域特性も大きく
ばらつくことになる。From these equations (2) and (3), it can be seen that the feedback resistance is related to the noise characteristic and the band characteristic. By the way, the resistance value has a variation of about ± 20% to ± 40% due to a variation in a semiconductor manufacturing process and a variation in temperature. For this reason, noise characteristics and band characteristics also vary greatly.
【０００６】このように、図６に示す従来の光信号増幅
回路では、半導体の製造プロセスのバラツキや温度の変
動等により、帯域特性及び雑音特性を劣化させることな
く光電流を所望のゲインで電圧に変換するという観点に
ついては、考慮がなされていない。As described above, in the conventional optical signal amplifying circuit shown in FIG. 6, the photocurrent is supplied at a desired gain without deteriorating the band characteristics and noise characteristics due to variations in the semiconductor manufacturing process and fluctuations in temperature. No consideration has been given to the viewpoint of conversion to.
【０００７】本発明は、上記観点に着目してなされたも
ので、例えば、光情報記録媒体からデータを読み出す再
生時に、受光素子から出力される光電流を、半導体の製
造プロセスのバラツキや温度の変動等の影響により帯域
特性及び雑音特性を劣化させることなく、所望のゲイン
で電圧に変換できる光信号増幅回路を提供することを目
的とする。The present invention has been made in view of the above viewpoints. For example, when reproducing data to be read from an optical information recording medium, the photocurrent output from the light receiving element is changed by the variation in the semiconductor manufacturing process and the temperature. It is an object of the present invention to provide an optical signal amplifier circuit that can convert a voltage into a voltage with a desired gain without deteriorating band characteristics and noise characteristics due to the influence of fluctuations and the like.
【０００８】[0008]
【課題を解決するための手段】上記課題を解決するた
め、請求項１に係る発明は、入力端子と出力端子とを有
し、入力端子に受光素子からの光電流が入力される反転
アンプと、ドレインが前記反転アンプの入力端子に接続
され、ソースが前記反転アンプの出力端子に接続された
第１のＮＭＯＳトランジスタとを具備し、前記光電流を
電圧に変換するＩ／Ｖアンプと、演算増幅器と、ゲート
が前記第１のＮＭＯＳトランジスタのゲートと前記演算
増幅器の出力に接続された第２のＮＭＯＳトランジスタ
と、前記演算増幅器の非反転入力端子と前記第２のＮＭ
ＯＳトランジスタのドレインに接続され、前記第２のＮ
ＭＯＳトランジスタのドレイン−ソース間に電流を供給
する第１の電流源と、一端が前記演算増幅器の反転入力
端子に接続され、前記第２のＮＭＯＳトランジスタのド
レイン−ソース間の電圧を決める第１の電圧源とを具備
する抵抗値設定回路と、他端が前記第２のＮＭＯＳトラ
ンジスタのソースと前記第１の電圧源の他端に接続さ
れ、前記第２のＮＭＯＳトランジスタと前記第１の電圧
源の基準電圧を設定する第２の電圧源とを備え、前記第
１のＮＭＯＳトランジスタと第２のＮＭＯＳトランジス
タを三極管領域で動作させ、前記第１のＮＭＯＳトラン
ジスタのドレインとソースの間と、前記第２のＮＭＯＳ
トランジスタのドレインとソースの間を等価抵抗として
用いるようにして、光信号増幅回路を構成するものであ
る。According to a first aspect of the present invention, there is provided an inverting amplifier having an input terminal and an output terminal, wherein a photocurrent from a light receiving element is input to the input terminal. A first NMOS transistor having a drain connected to the input terminal of the inverting amplifier and a source connected to the output terminal of the inverting amplifier, and an I / V amplifier for converting the photocurrent into a voltage; An amplifier, a second NMOS transistor having a gate connected to the gate of the first NMOS transistor and the output of the operational amplifier, a non-inverting input terminal of the operational amplifier, and the second NM
Connected to the drain of the OS transistor, the second N
A first current source for supplying a current between the drain and the source of the MOS transistor; and a first current source having one end connected to the inverting input terminal of the operational amplifier and determining a voltage between the drain and the source of the second NMOS transistor. A resistance setting circuit having a voltage source; and a second end connected to the source of the second NMOS transistor and the other end of the first voltage source, the second NMOS transistor and the first voltage source. A second voltage source for setting the reference voltage of the first NMOS transistor and operating the first NMOS transistor and the second NMOS transistor in a triode region, between the drain and the source of the first NMOS transistor, and 2 NMOS
An optical signal amplifier circuit is configured such that a portion between a drain and a source of a transistor is used as an equivalent resistance.
【０００９】また、請求項２に係る発明は、請求項１に
係る光信号増幅回路において、前記第２の電圧源は、前
記反転アンプと同一の構成である第２の反転アンプと、
前記第２の反転アンプの入出力端子間に接続された帰還
抵抗とを具備するリファレンス用Ｉ／Ｖアンプと、前記
リファレンス用Ｉ／Ｖアンプの入力に接続された第２の
電流源とで構成し、前記リファレンス用Ｉ／Ｖアンプの
出力を前記第２のＮＭＯＳトランジスタと前記第１の電
圧源の基準電圧としたことを特徴とするものである。According to a second aspect of the present invention, in the optical signal amplifier circuit according to the first aspect, the second voltage source includes a second inverting amplifier having the same configuration as the inverting amplifier;
A reference I / V amplifier having a feedback resistor connected between the input and output terminals of the second inverting amplifier; and a second current source connected to the input of the reference I / V amplifier. The output of the reference I / V amplifier is a reference voltage of the second NMOS transistor and the first voltage source.
【００１０】ここで、請求項１に係る発明に対応する実
施の形態は、第１の実施の形態であり、請求項２に係る
発明に対応する実施の形態は、第２の実施の形態であ
る。このように構成された光信号増幅回路においては、
第２のＮＭＯＳトランジスタのドレイン−ソース間に第
１の電流源の電流が流れ、ドレイン−ソース間に第１の
電圧源の電圧が加わえられるように、演算増幅器の出力
が第２のＮＭＯＳトランジスタのゲートを制御する。こ
れにより、第２のＮＭＯＳトランジスタのドレイン−ソ
ース間は、第１の電流源の電流値と第１の電圧源の電圧
値で値が決まる抵抗となる。そして、第１のＮＭＯＳト
ランジスタのゲートにも、第２のＮＭＯＳトランジスタ
のゲートと同様に演算増幅器の出力が与えられており、
第２の電圧源の電圧をＩ／Ｖアンプの出力電圧と同等の
電圧に設定することで、第１のＮＭＯＳトランジスタの
ドレイン−ソース間は、第２のＮＭＯＳトランジスタの
ドレイン−ソース間と同様の抵抗とみなせる。したがっ
て、Ｉ／Ｖアンプの帰還抵抗を電圧源及び電流源の値で
決めることができ、半導体の製造プロセスのバラツキや
温度の変動等による抵抗値のバラツキの影響により、帯
域特性及び雑音特性を劣化させることなく、光電流を所
望のゲインで電圧に変換することが可能となる。Here, an embodiment corresponding to the invention according to claim 1 is the first embodiment, and an embodiment corresponding to the invention according to claim 2 is the second embodiment. is there. In the optical signal amplifier circuit configured as described above,
The output of the operational amplifier is changed to the second NMOS transistor so that the current of the first current source flows between the drain and the source of the second NMOS transistor and the voltage of the first voltage source is applied between the drain and the source. To control the gate. As a result, the resistance between the drain and source of the second NMOS transistor is determined by the current value of the first current source and the voltage value of the first voltage source. The output of the operational amplifier is also supplied to the gate of the first NMOS transistor, similarly to the gate of the second NMOS transistor.
By setting the voltage of the second voltage source to a voltage equivalent to the output voltage of the I / V amplifier, the same is applied between the drain and source of the first NMOS transistor as that between the drain and source of the second NMOS transistor. Can be regarded as resistance. Therefore, the feedback resistance of the I / V amplifier can be determined by the values of the voltage source and the current source, and the band characteristic and the noise characteristic deteriorate due to the influence of the resistance value variation due to the variation of the semiconductor manufacturing process and the temperature fluctuation. Without this, it is possible to convert the photocurrent into a voltage with a desired gain.
【００１１】請求項３に係る発明は、入力端子と出力端
子とを有し、入力端子に受光素子からの光電流が入力さ
れる反転アンプと、ソースが前記反転アンプの入力端子
に接続され、ドレインが前記反転アンプの出力端子に接
続された第１のＰＭＯＳトランジスタとを具備し、前記
光電流を電圧に変換するＩ／Ｖアンプと、演算増幅器
と、ゲートが前記第１のＰＭＯＳトランジスタのゲート
と前記演算増幅器の出力に接続された第２のＰＭＯＳト
ランジスタと、前記演算増幅器の非反転入力端子と前記
第２のＰＭＯＳトランジスタのドレインに接続され、前
記第２のＰＭＯＳトランジスタのドレイン−ソース間に
電流を供給する第１の電流源と、一端が前記演算増幅器
の反転入力端子に接続され、前記第２のＰＭＯＳトラン
ジスタのドレイン−ソース間の電圧を決める第１の電圧
源とを具備する抵抗値設定回路と、前記第２のＰＭＯＳ
トランジスタのソースと前記第１の電圧源の他端に接続
され、前記第２のＰＭＯＳトランジスタと前記第１の電
圧源の基準電圧を設定する第２の電圧源とを備え、前記
第１のＰＭＯＳトランジスタと第２のＰＭＯＳトランジ
スタを三極管領域で動作させ、前記第１のＰＭＯＳトラ
ンジスタのドレインとソースの間と、前記第２のＰＭＯ
Ｓトランジスタのドレインとソースの間を等価抵抗とし
て用いるようにして、光信号増幅回路を構成するもので
ある。According to a third aspect of the present invention, there is provided an inverting amplifier having an input terminal and an output terminal, wherein a photocurrent from a light receiving element is input to the input terminal; A first PMOS transistor having a drain connected to an output terminal of the inverting amplifier, an I / V amplifier for converting the photocurrent into a voltage, an operational amplifier, and a gate connected to the gate of the first PMOS transistor A second PMOS transistor connected to the output of the operational amplifier, a non-inverting input terminal of the operational amplifier, and a drain connected to the second PMOS transistor, between a drain and a source of the second PMOS transistor. A first current source for supplying a current, one end of which is connected to the inverting input terminal of the operational amplifier, and a drain of the second PMOS transistor; And the resistance value setting circuit having a first voltage source for determining the voltage between the over scan, the second PMOS
A second transistor connected to a source of a transistor and the other end of the first voltage source, the second PMOS transistor and a second voltage source setting a reference voltage of the first voltage source; Operating the transistor and the second PMOS transistor in a triode region, between the drain and the source of the first PMOS transistor and the second PMOS transistor;
An optical signal amplifier circuit is configured by using the portion between the drain and the source of the S transistor as an equivalent resistance.
【００１２】また、請求項４に係る発明は、請求項３に
係る光信号増幅回路において、前記第２の電圧源は、前
記反転アンプと同一の構成である第２の反転アンプと、
前記第２の反転アンプの入出力端子間に接続された帰還
抵抗とを具備するリファレンス用Ｉ／Ｖアンプで構成
し、前記リファレンス用Ｉ／Ｖアンプの入力を前記第２
のＰＭＯＳトランジスタと前記第１の電圧源の基準電圧
としたことを特徴とするものである。According to a fourth aspect of the present invention, in the optical signal amplifier circuit according to the third aspect, the second voltage source includes a second inverting amplifier having the same configuration as the inverting amplifier;
A reference I / V amplifier having a feedback resistor connected between the input / output terminals of the second inverting amplifier, and the input of the reference I / V amplifier is connected to the second I / V amplifier.
And a reference voltage for the PMOS transistor and the first voltage source.
【００１３】ここで、請求項３に係る発明に対応する実
施の形態は、第３の実施の形態であり、請求項４に係る
発明に対応する実施の形態は、第４の実施の形態であ
る。このように構成された光信号増幅回路においては、
第２のＰＭＯＳトランジスタのドレイン−ソース間に第
１の電流源の電流が流れ、ドレイン−ソース間に第１の
電圧源の電圧が加わえられるように、演算増幅器の出力
が第２のＰＭＯＳトランジスタのゲートを制御する。こ
れにより、第２のＰＭＯＳトランジスタのドレイン−ソ
ース間は、第１の電流源の電流値と第１の電圧源の電圧
値で値が決まる抵抗となる。そして、第１のＰＭＯＳト
ランジスタのゲートにも、第２のＰＭＯＳトランジスタ
のゲートと同様に演算増幅器の出力が与えられており、
第２の電圧源の電圧をＩ／Ｖアンプの入力電圧と同等の
電圧に設定することで、第１のＰＭＯＳトランジスタの
ドレイン−ソース間は、第２のＰＭＯＳトランジスタの
ドレイン−ソース間と同様の抵抗とみなせる。したがっ
て、Ｉ／Ｖアンプの帰還抵抗を電圧源および電流源の値
で決めることができ、半導体の製造プロセスのバラツキ
や温度の変動等による抵抗値のバラツキの影響により、
帯域特性及び雑音特性を劣化させることなく、光電流を
所望のゲインで電圧に変換することが可能となる。Here, an embodiment corresponding to the invention according to claim 3 is the third embodiment, and an embodiment corresponding to the invention according to claim 4 is the fourth embodiment. is there. In the optical signal amplifier circuit configured as described above,
The output of the operational amplifier is changed to the second PMOS transistor so that the current of the first current source flows between the drain and the source of the second PMOS transistor and the voltage of the first voltage source is applied between the drain and the source. To control the gate. As a result, the resistance between the drain and the source of the second PMOS transistor is determined by the current value of the first current source and the voltage value of the first voltage source. The output of the operational amplifier is also applied to the gate of the first PMOS transistor, similarly to the gate of the second PMOS transistor.
By setting the voltage of the second voltage source to a voltage equivalent to the input voltage of the I / V amplifier, the same is applied between the drain and source of the first PMOS transistor as that between the drain and source of the second PMOS transistor. Can be regarded as resistance. Therefore, the feedback resistance of the I / V amplifier can be determined by the values of the voltage source and the current source, and the influence of the resistance value variation due to the variation of the semiconductor manufacturing process or the temperature fluctuation causes
The photocurrent can be converted to a voltage with a desired gain without deteriorating the band characteristics and the noise characteristics.
【００１４】請求項５に係る発明は、請求項１〜４のい
ずれか１項に係る光信号増幅回路において、前記第１の
電圧源は、前記第２の電圧源又はリファレンス用Ｉ／Ｖ
アンプの出力に入力が接続されたＡ／Ｄコンバータと、
前記Ａ／Ｄコンバータの出力に前記第２のＮＭＯＳトラ
ンジスタ又はＰＭＯＳトランジスタのドレイン−ソース
間の電圧を決めるデジタル信号を印加する手段と、出力
が前記演算増幅器の反転入力端子に接続されたＤ／Ａコ
ンバータとで構成されたことを特徴とするものである。According to a fifth aspect of the present invention, in the optical signal amplifier circuit according to any one of the first to fourth aspects, the first voltage source is either the second voltage source or the reference I / V.
An A / D converter whose input is connected to the output of the amplifier,
Means for applying to the output of the A / D converter a digital signal which determines the voltage between the drain and the source of the second NMOS transistor or PMOS transistor; and a D / A whose output is connected to the inverting input terminal of the operational amplifier. And a converter.
【００１５】ここで、請求項５に係る発明に対応する実
施の形態は、第５の実施の形態である。このように構成
された光信号増幅回路においては、第１の電圧源の電圧
値をデジタル信号により制御することで、Ｉ／Ｖアンプ
の帰還抵抗を設定・制御することが可能になる。Here, an embodiment corresponding to the fifth aspect of the present invention is the fifth embodiment. In the optical signal amplifier configured as described above, the voltage value of the first voltage source is controlled by a digital signal, so that the feedback resistance of the I / V amplifier can be set and controlled.
【００１６】請求項６に係る発明は、入力端子と出力端
子とを有し、入力端子に受光素子からの光電流が入力さ
れる反転アンプと、第１の端子と第２の端子及びこの第
１の端子と第２の端子を流れる電流を制御する制御端子
を有し、前記第１の端子が前記反転アンプの入力端子に
接続され、前記第２の端子が前記反転アンプの出力端子
に接続された第１の半導体デバイスとを具備し、前記光
電流を電圧に変換するＩ／Ｖアンプと、演算増幅器と、
第１の端子と第２の端子及び該第１の端子と第２の端子
を流れる電流を制御する制御端子を有し、該制御端子が
前記第１の半導体デバイスの制御端子と前記演算増幅器
の出力に接続された第２の半導体デバイスと、前記演算
増幅器の非反転入力端子と前記第２の半導体デバイスの
第１の端子に接続され、前記第２の半導体デバイスの第
１、第２の端子間に電流を供給する第１の電流源と、前
記演算増幅器の反転入力端子に接続され、前記第２の半
導体デバイスの第１、第２の端子間の電圧を決める第１
の電圧源とを具備する抵抗値設定回路と、前記第２の半
導体デバイスと前記第１の電圧源の基準電圧を設定する
第２の電圧源とを備え、前記第１の半導体デバイスの第
１の端子と第２の端子間と、前記第２の半導体デバイス
の第１の端子と第２の端子間を等価抵抗として用いるよ
うにして、光信号増幅回路を構成するものである。According to a sixth aspect of the present invention, there is provided an inverting amplifier having an input terminal and an output terminal, the input terminal receiving a photocurrent from a light receiving element, the first terminal, the second terminal, and the second terminal. A control terminal for controlling a current flowing through a first terminal and a second terminal, wherein the first terminal is connected to an input terminal of the inverting amplifier, and the second terminal is connected to an output terminal of the inverting amplifier. An I / V amplifier for converting the photocurrent into a voltage, an operational amplifier,
A first terminal, a second terminal, and a control terminal for controlling a current flowing through the first terminal and the second terminal, wherein the control terminal includes a control terminal of the first semiconductor device and a control terminal of the operational amplifier. A second semiconductor device connected to the output; a non-inverting input terminal of the operational amplifier; and a first terminal of the second semiconductor device connected to a first terminal of the second semiconductor device. A first current source for supplying a current therebetween, and a first current source connected to an inverting input terminal of the operational amplifier for determining a voltage between the first and second terminals of the second semiconductor device.
And a second voltage source for setting a reference voltage of the second semiconductor device and the first voltage source. The optical signal amplifying circuit is configured such that a portion between the second terminal and the second terminal and a portion between the first terminal and the second terminal of the second semiconductor device are used as equivalent resistances.
【００１７】ここで、請求項６に係る発明に対応する実
施の形態は、第１及び第３の実施の形態である。このよ
うに構成することで、Ｉ／Ｖアンプの帰還抵抗を電圧源
及び電流源の値で決めることができ、半導体の製造プロ
セスのバラツキや温度の変動等による抵抗値のバラツキ
の影響により、帯域特性及び雑音特性を劣化させること
なく光電流を所望のゲインで電圧に変換することが可能
となる。Here, an embodiment corresponding to the invention according to claim 6 is the first and third embodiments. With this configuration, the feedback resistance of the I / V amplifier can be determined by the values of the voltage source and the current source, and the band is affected by the variation of the resistance value due to the variation of the semiconductor manufacturing process and the temperature fluctuation. It is possible to convert a photocurrent into a voltage with a desired gain without deteriorating characteristics and noise characteristics.
【００１８】[0018]
【発明の実施の形態】次に、実施の形態について説明す
る。図１は、本発明に係る光信号増幅回路の第１の実施
の形態を示す回路構成図である。入力端子と出力端子と
を有し、入力端子に受光素子ＰＤからの光電流が入力さ
れる反転アンプ１と、ドレインが反転アンプ１の入力端
子に接続され、ソースが反転アンプ１の出力端子に接続
された第１のＮＭＯＳトランジスタＱ１とを具備し、前
記光電流を電圧に変換するＩ／Ｖアンプ11と、演算増幅
器２と、ゲートが第１のＮＭＯＳトランジスタＱ１のゲ
ートと演算増幅器２の出力に接続された第２のＮＭＯＳ
トランジスタＱ２と、演算増幅器２の非反転入力端子と
第２のＮＭＯＳトランジスタＱ２のドレインに接続さ
れ、第２のＮＭＯＳトランジスタＱ２のドレイン−ソー
ス間に電流を供給する第１の電流源３と、一端が演算増
幅器２の反転入力端子に接続され、第２のＮＭＯＳトラ
ンジスタＱ２のドレイン−ソース間の電圧を決める第１
の電圧源４とを具備する抵抗値設定回路12と、第２のＮ
ＭＯＳトランジスタＱ２のソースと第１の電圧源４の他
端に接続され、第２のＮＭＯＳトランジスタＱ２と第１
の電圧源４の基準電圧を設定する第２の電圧源５とを備
え、前記第１のＮＭＯＳトランジスタＱ１と第２のＮＭ
ＯＳトランジスタＱ２を三極管領域で動作させ、第１の
ＮＭＯＳトランジスタＱ１のドレインとソースの間と、
第２のＮＭＯＳトランジスタＱ２のドレインとソースの
間を等価抵抗として用いるように構成されている。Next, an embodiment will be described. FIG. 1 is a circuit diagram showing a first embodiment of the optical signal amplifier circuit according to the present invention. An inverting amplifier 1 having an input terminal and an output terminal, to which a photocurrent from the light receiving element PD is input, and a drain connected to the input terminal of the inverting amplifier 1 and a source connected to the output terminal of the inverting amplifier 1 An I / V amplifier 11 for converting the photocurrent into a voltage, an operational amplifier 2, and a gate connected to the gate of the first NMOS transistor Q1 and the output of the operational amplifier 2. Second NMOS connected to
A transistor Q2; a first current source 3 connected to the non-inverting input terminal of the operational amplifier 2 and the drain of the second NMOS transistor Q2 for supplying a current between the drain and the source of the second NMOS transistor Q2; Is connected to the inverting input terminal of the operational amplifier 2 and determines the voltage between the drain and source of the second NMOS transistor Q2.
A resistance setting circuit 12 having a voltage source 4
The source of the MOS transistor Q2 is connected to the other end of the first voltage source 4, and the second NMOS transistor Q2 and the first
A second voltage source 5 for setting a reference voltage of the voltage source 4 of the first and second NMOS transistors Q1 and Q2.
Operating the OS transistor Q2 in the triode region, between the drain and the source of the first NMOS transistor Q1,
The configuration is such that a portion between the drain and the source of the second NMOS transistor Q2 is used as an equivalent resistance.
【００１９】次に、このように構成された第１の実施の
形態の動作について説明する。まず、第１及び第２の電
圧源４，５の電圧値をＶ１，Ｖ２とすると、第２のＮＭ
ＯＳトランジスタＱ２のソース電圧はＶ２となり、その
ドレイン電圧は負帰還が掛かった演算増幅器２のバーチ
ャル・ショートの原理によりＶ２＋Ｖ１となる。これよ
り、第２のＮＭＯＳトランジスタＱ２のドレイン−ソー
ス間電圧Ｖdsは、Ｖds＝Ｖ１となる。よって、第２のＮ
ＭＯＳトランジスタＱ２のドレイン−ソース間抵抗Ｒf2
は、第１の電流源３の電流値をＩ１とすると、次式
（４）で表わせる。
Ｒf2＝Ｖ1 ／Ｉ1 ・・・・・・・・・・・・・・・・（４）Next, the operation of the first embodiment configured as described above will be described. First, assuming that the voltage values of the first and second voltage sources 4 and 5 are V1 and V2, the second NM
The source voltage of the OS transistor Q2 is V2, and its drain voltage is V2 + V1 due to the virtual short circuit of the operational amplifier 2 to which negative feedback is applied. Thus, the drain-source voltage Vds of the second NMOS transistor Q2 is Vds = V1. Therefore, the second N
Drain-source resistance Rf2 of MOS transistor Q2
Can be expressed by the following equation (4), where the current value of the first current source 3 is I1. Rf2 = V1 / I1 (4)
【００２０】また、第２のＮＭＯＳトランジスタＱ２が
三極管領域で動作しているときには、第２のＮＭＯＳト
ランジスタＱ２のドレイン−ソース間抵抗Ｒf2は、次式
（５）で表わせる。
Ｒf2＝１／｛μｎ×ＣOX2 ×（Ｗ2 ／Ｌ2 ）（Ｖgs2 −Ｖth2 ）｝
・・・・・・・・・（５）
μｎ：電子の移動度
ＣOX２：第２のＭＯＳトランジスタＱ２のゲート酸化膜
容量
Ｗ２：第２のＭＯＳトランジスタＱ２のゲート幅
Ｌ２：第２のＭＯＳトランジスタＱ２のゲート長
Ｖth２：第２のＭＯＳトランジスタＱ２の閾値電圧When the second NMOS transistor Q2 operates in the triode region, the drain-source resistance Rf2 of the second NMOS transistor Q2 can be expressed by the following equation (5). Rf2 = 1 / {μn × C OX 2 × (W2 / L2) (Vgs2-Vth2)} (5) μn: electron mobility C OX 2: second MOS transistor Q2 Gate oxide film capacitance W2: gate width L2 of second MOS transistor Q2: gate length Vth2 of second MOS transistor Q2: threshold voltage of second MOS transistor Q2
【００２１】第１のＮＭＯＳトランジスタＱ１のソース
電圧は、Ｉ／Ｖアンプ11の出力電圧Ｖo であり、ゲート
電圧は第２のＮＭＯＳトランジスタＱ２のゲート電圧と
同一で、演算増幅器２の出力電圧Ｖg となる。このた
め、第２の電圧源５の電圧Ｖ２をＩ／Ｖアンプ11の出力
電圧Ｖo と同等の値にすると、第１及び第２のＮＭＯＳ
トランジスタＱ１，Ｑ２のゲート−ソース間電圧Ｖgs
１，Ｖgs２は、次式（６）で表わせる。
Ｖgs1 ＝Ｖg −Ｖo ，Ｖgs2 ＝Ｖg −Ｖ2 ＝Ｖg −Ｖo
Ｖgs1 ＝Ｖgs2 ・・・・・・・・・・・・・・・・（６）The source voltage of the first NMOS transistor Q1 is the output voltage Vo of the I / V amplifier 11, the gate voltage is the same as the gate voltage of the second NMOS transistor Q2, and the output voltage Vg of the operational amplifier 2 is Become. Therefore, when the voltage V2 of the second voltage source 5 is set to a value equivalent to the output voltage Vo of the I / V amplifier 11, the first and second NMOSs
Gate-source voltage Vgs of transistors Q1 and Q2
1, Vgs2 can be expressed by the following equation (6). Vgs1 = Vg-Vo, Vgs2 = Vg-V2 = Vg-Vogs1 = Vgs2 (6)
【００２２】第１のＮＭＯＳトランジスタＱ１が三極管
領域で動作しているときには、第１のＮＭＯＳトランジ
スタＱ１のドレイン−ソース間抵抗Ｒf1は、次式（７）
で表わせる。
Ｒf1＝１／｛μｎ×ＣOX1 ×（Ｗ1 ／Ｌ1 ）（Ｖgs1 −Ｖth1 ）｝
・・・・・・・・・（７）
ＣOX１：第１のＭＯＳトランジスタＱ１のゲート酸化膜
容量
Ｗ１：第１のＭＯＳトランジスタＱ１のゲート幅
Ｌ１：第１のＭＯＳトランジスタＱ１のゲート長
Ｖth１：第１のＭＯＳトランジスタＱ１の閾値電圧
ここで、第１及び第２のＮＭＯＳトランジスタＱ１とＱ
２が同一特性（ＣOX１＝ＣOX２，Ｗ１＝Ｗ２，Ｌ１＝Ｌ
２，Ｖth１＝Ｖth２）とすると、（４），（５），
（６）より、（７）式は次式（８）で表わせる。
Ｒf1＝１／｛μｎ×ＣOX1 ×（Ｗ1 ／Ｌ1 ）（Ｖgs1 −Ｖth1 ）｝
＝１／｛μｎ×ＣOX2 ×（Ｗ2 ／Ｌ2 ）（Ｖgs2 −Ｖth2 ）｝
＝Ｒf2＝Ｖ1 ／Ｉ1 ・・・・・・・・・・・・・（８）
したがって、Ｉ／Ｖアンプ11の帰還抵抗となる第１のＮ
ＭＯＳトランジスタＱ１のドレイン−ソース間抵抗Ｒf1
は、第１の電圧源４の電圧値Ｖ１と電流源３の電流値Ｉ
１で決まることになる。When the first NMOS transistor Q1 operates in the triode region, the drain-source resistance Rf1 of the first NMOS transistor Q1 is given by the following equation (7).
Can be represented by Rf1 = 1 / {μn × C OX 1 × (W1 / L1) (Vgs1 -Vth1)} ········· (7) C OX 1: gate oxide film capacitance W1 of the first MOS transistor Q1 : Gate width L1 of first MOS transistor Q1: gate length Vth of first MOS transistor Q1: threshold voltage of first MOS transistor Q1 Here, first and second NMOS transistors Q1 and Q
2 have the same characteristics (C OX 1 = C OX 2, W1 = W2, L1 = L
2, Vth1 = Vth2), (4), (5),
From (6), equation (7) can be expressed by the following equation (8). Rf1 = 1 / {μn × C OX 1 × (W1 / L1) (Vgs1 -Vth1)} = 1 / {μn × C OX 2 × (W2 / L2) (Vgs2 -Vth2)} = Rf2 = V1 / I1 · (8) Therefore, the first N which is a feedback resistor of the I / V amplifier 11
Drain-source resistance Rf1 of MOS transistor Q1
Are the voltage value V1 of the first voltage source 4 and the current value I of the current source 3.
It will be decided by 1.
【００２３】このように本実施の形態では、光電流を電
圧に変換するＩ／Ｖアンプ11の帰還抵抗を、第１の電圧
源４と第１の電流源３の値で決めることができる第１の
ＮＭＯＳトランジスタＱ１のドレイン−ソース間抵抗Ｒ
f1で構成したので、第１の電圧源４と第１の電流源３の
値Ｖ１，Ｉ１を最適化することで、半導体の製造プロセ
スのバラツキや温度の変動等による抵抗値のバラツキの
影響により、帯域特性及び雑音特性を劣化させることな
く、光電流を所望のゲインで電圧に変換することが可能
となる。As described above, in the present embodiment, the feedback resistance of the I / V amplifier 11 for converting a photocurrent into a voltage can be determined by the values of the first voltage source 4 and the first current source 3. 1 the drain-source resistance R of the NMOS transistor Q1.
f1, the values V1 and I1 of the first voltage source 4 and the first current source 3 are optimized, so that the influence of the variation of the resistance value due to the variation of the semiconductor manufacturing process and the fluctuation of the temperature. The photocurrent can be converted to a voltage with a desired gain without deteriorating the band characteristic and the noise characteristic.
【００２４】次に、第２の実施の形態について説明す
る。図２は、本発明に係る光信号増幅回路の第２の実施
の形態を示す回路構成図である。図１に示した第１の実
施の形態において、第２の電圧源５を、反転アンプ１と
同一の構成である反転アンプ６と、反転アンプ６の入出
力間に接続された帰還抵抗７とを具備するリファレンス
用Ｉ／Ｖアンプ13と、リファレンス用Ｉ／Ｖアンプ13の
入力に接続された第２の電流源８とで構成し、リファレ
ンス用Ｉ／Ｖアンプ13の出力を第２のＮＭＯＳトランジ
スタＱ２と第１の電圧源４の基準電圧とするものであ
る。Next, a second embodiment will be described. FIG. 2 is a circuit diagram showing a second embodiment of the optical signal amplifier circuit according to the present invention. In the first embodiment shown in FIG. 1, the second voltage source 5 includes an inverting amplifier 6 having the same configuration as the inverting amplifier 1, and a feedback resistor 7 connected between the input and output of the inverting amplifier 6. And a second current source 8 connected to the input of the reference I / V amplifier 13. The output of the reference I / V amplifier 13 is connected to a second NMOS The reference voltage of the transistor Q2 and the first voltage source 4 is used.
【００２５】次に、このように構成された第２の実施の
形態の動作について説明する。リファレンスＩ／Ｖアン
プ13の出力電圧Ｖorは、第２の電流源８の電流値をＩ
２，反転アンプ６の入力電圧をＶirとすると、次式
（９）で表わせる。
Ｖor＝Ｖir−Ｒref ×Ｉ2 ・・・・・・・・・・・・（９）
Ｉ／Ｖアンプ11の出力電圧Ｖo は、光電流をＩin，反転
アンプ１の入力電圧をＶi とすると、次式（10）で表わ
せる。
Ｖo ＝Ｖi −Ｒf1×Ｉin ・・・・・・・・・・・・（10）
ここで、反転アンプ１と反転アンプ６が同一構成である
ことから、Ｖir＝Ｖi であり、第２の電流源８の電流値
Ｉ２を光電流と同程度とし、帰還抵抗７の値Ｒref を第
１のＮＭＯＳトランジスタＱ１のドレイン−ソース間抵
抗Ｒf1と同じ値に設定すると、（９），（10）式より次
式（11）が成り立つ。
Ｖor＝Ｖir−Ｒref ×Ｉ2 ＝Ｖi −Ｒf1×Ｉin＝Ｖo ・・・・・・（11）Next, the operation of the second embodiment configured as described above will be described. The output voltage Vor of the reference I / V amplifier 13 is obtained by calculating the current value of the second current source 8 by I
2. If the input voltage of the inverting amplifier 6 is Vir, it can be expressed by the following equation (9). Vor = Vir−Rref × I2 (9) Assuming that the photocurrent is Iin and the input voltage of the inverting amplifier 1 is Vi, the output voltage Vo of the I / V amplifier 11 is as follows. It can be expressed by equation (10). Vo = Vi−Rf1 × Iin (10) Here, since the inverting amplifier 1 and the inverting amplifier 6 have the same configuration, Vir = Vi and the second current When the current value I2 of the source 8 is set to be substantially the same as the photocurrent and the value Rref of the feedback resistor 7 is set to the same value as the drain-source resistance Rf1 of the first NMOS transistor Q1, the equations (9) and (10) indicate The following equation (11) holds. Vor = Vir−Rref × I2 = Vi−Rf1 × Iin = Vo (11)
【００２６】（11）式より、第１及び第２のＮＭＯＳト
ランジスタＱ１，Ｑ２のゲート−ソース間電圧Ｖgs１，
Ｖgs２は、演算増幅器２の出力電圧をＶg とすると、次
式（12）で表わせる。
Ｖgs1 ＝Ｖg −Ｖo ，Ｖgs2 ＝Ｖg −Ｖor＝Ｖg −Ｖo
Ｖgs1 ＝Ｖgs2 ・・・・・・・・・・・・・・・・（12）
これは（６）式と同じであり、第１の実施の形態と同様
に第１のＮＭＯＳトランジスタＱ１のドレイン−ソース
間抵抗Ｒf1は（８）式となり、Ｉ／Ｖアンプ11の帰還抵
抗となる第１のＮＭＯＳトランジスタＱ１のドレイン−
ソース間抵抗Ｒf1は、第１の電圧源４の値Ｖ１と第１の
電流源３の値Ｉ１で決まることになる。From equation (11), the gate-source voltage Vgs1, of the first and second NMOS transistors Q1, Q2 is obtained.
Vgs2 can be expressed by the following equation (12), where Vg is the output voltage of the operational amplifier 2. Vgs1 = Vg−Vo, Vgs2 = Vg−Vor = Vg−Vogs1 = Vgs2 (12) This is the same as the equation (6), Similarly to the embodiment, the drain-source resistance Rf1 of the first NMOS transistor Q1 is expressed by the following equation (8), and the drain-source resistance of the first NMOS transistor Q1 serving as the feedback resistance of the I / V amplifier 11 is obtained.
The source-to-source resistance Rf1 is determined by the value V1 of the first voltage source 4 and the value I1 of the first current source 3.
【００２７】このように本実施の形態では、第１の実施
の形態と同様の効果が得られる。また、半導体の製造プ
ロセスのバラツキや温度の変動等による抵抗値のバラツ
キがあり、帰還抵抗Ｒref が変動した場合でも特性への
影響を低減することが可能である。例えば、光磁気ディ
スクに記録されたデータを読み取る場合、光電流Iinは1
0μＡ程度となる。そこで、第２の電流源８の電流値を
Ｉ２＝10μＡとし、Ｒf1，Ｒf2は20ｋΩとなるように、
第１の電圧源４と第１の電流源３の値Ｖ１とＩ１を設定
し、帰還抵抗７の値Ｒref も20ｋΩとする。ここで、帰
還抵抗７の値Ｒref が＋40％ばらついたとすると、
（９），（10）式からリファレンス用Ｉ／Ｖアンプ13の
出力電圧Ｖorは、次式（13）となる。
Ｖor＝Ｖir−20ｋ×1.4 ×10μ＝Ｖo −20ｋ×0.4 ×10μ＝Ｖo −0.08
・・・・・・・・・（13）As described above, in the present embodiment, the same effects as in the first embodiment can be obtained. In addition, there are variations in the resistance value due to variations in the semiconductor manufacturing process and fluctuations in temperature. Even when the feedback resistance Rref fluctuates, the influence on the characteristics can be reduced. For example, when reading data recorded on a magneto-optical disk, the photocurrent Iin is 1
It is about 0 μA. Therefore, the current value of the second current source 8 is set to I2 = 10 μA, and Rf1 and Rf2 are set to 20 kΩ.
The values V1 and I1 of the first voltage source 4 and the first current source 3 are set, and the value Rref of the feedback resistor 7 is also set to 20 kΩ. Here, assuming that the value Rref of the feedback resistor 7 varies by + 40%,
From the expressions (9) and (10), the output voltage Vor of the reference I / V amplifier 13 is represented by the following expression (13). Vor = Vir−20k × 1.4 × 10μ = Vo−20k × 0.4 × 10μ = Vo−0.08 (13)
【００２８】Ｉ／Ｖアンプ11とリファレンス用Ｉ／Ｖア
ンプ13の出力電圧の差0.08Ｖが、第１及び第２のＮＭＯ
ＳトランジスタＱ１，Ｑ２のゲート−ソース間電圧Ｖgs
１，Ｖgs２の差となる。このとき、第２のＮＭＯＳトラ
ンジスタＱ２のゲート−ソース間電圧Ｖgs２が２Ｖとな
るように第２のＮＭＯＳトランジスタＱ２のゲート長と
ゲート幅が設定され、第１のＮＭＯＳトランジスタＱ１
のゲート長とゲート幅も第２のＮＭＯＳトランジスタＱ
２と同一サイズであり、第１及び第２のＮＭＯＳトラン
ジスタＱ１とＱ２の閾値電圧が、Ｖth１＝Ｖth２＝ 0.8
Ｖとすると、（４），（５），（７）式より、Ｉ／Ｖア
ンプ11の帰還抵抗となる第１のＮＭＯＳトランジスタＱ
１のドレイン−ソース間抵抗Ｒf1は、次式（14）とな
る。
Ｒf1＝１／｛μｎ×ＣOX1 ×（Ｗ1 ／Ｌ1 ）（Ｖgs1 −Ｖth1 ）｝
＝１／｛μｎ×ＣOX2 ×（Ｗ2 ／Ｌ2 ）（Ｖgs2 −0.08−0.8 ）｝
＝Ｒf2×（Ｖgs2 −0.8 ）／（Ｖgs2 −0.08−0.8 ）
＝（Ｖ1 ／Ｉ1 ）×（２−0.8 ）／（２−0.08−0.8 ）
＝20ｋ×1.07 ・・・・・・・・・・・・・・・（14）The difference of 0.08 V between the output voltages of the I / V amplifier 11 and the reference I / V amplifier 13 is determined by the first and second NMOs.
Gate-source voltage Vgs of S transistors Q1 and Q2
1, Vgs2. At this time, the gate length and the gate width of the second NMOS transistor Q2 are set so that the gate-source voltage Vgs2 of the second NMOS transistor Q2 becomes 2 V, and the first NMOS transistor Q1
The gate length and gate width of the second NMOS transistor Q
2 and the threshold voltage of the first and second NMOS transistors Q1 and Q2 is Vth1 = Vth2 = 0.8
Assuming that V, the first NMOS transistor Q which is the feedback resistor of the I / V amplifier 11 is obtained from the equations (4), (5) and (7).
The drain-source resistance Rf1 of 1 is given by the following equation (14). Rf1 = 1 / {μn × C OX 1 × (W1 / L1) (Vgs1 -Vth1)} = 1 / {μn × C OX 2 × (W2 / L2) (Vgs2 -0.08-0.8)} = Rf2 × (Vgs2 -0.8) / (Vgs2 -0.08-0.8) = (V1 / I1) x (2-0.8) / (2-0.08-0.8) = 20k x 1.07 (14)
【００２９】よって、帰還抵抗７が40％ばらついた場合
でも、帰還抵抗であるＲf1は７％程度の変動となり、変
動を低減できる。第１及び第２のＮＭＯＳトランジスタ
Ｑ１，Ｑ２のゲート−ソース間電圧Ｖgs１，Ｖgs２を大
きくすることで、更に変動を低減することも可能であ
る。Therefore, even when the feedback resistor 7 varies by 40%, the feedback resistor Rf1 varies by about 7%, and the variation can be reduced. Variations can be further reduced by increasing the gate-source voltages Vgs1, Vgs2 of the first and second NMOS transistors Q1, Q2.
【００３０】次に、第３の実施の形態について説明す
る。図３は本発明に係る光信号増幅回路の第３の実施の
形態を示す回路構成図である。この実施の形態は、入力
端子と出力端子とを有し、入力端子に受光素子ＰＤから
の光電流が入力される反転アンプ１と、ソースが反転ア
ンプ１の入力端子に接続され、ドレインが反転アンプ１
の出力端子に接続された第１のＰＭＯＳトランジスタＱ
１′とを具備し、光電流を電圧に変換するＩ／Ｖアンプ
11と、演算増幅器２と、ゲートが第１のＰＭＯＳトラン
ジスタＱ１′のゲートと演算増幅器２の出力に接続され
た第２のＰＭＯＳトランジスタＱ２′と、演算増幅器２
の非反転入力端子と第２のＰＭＯＳトランジスタＱ２′
のドレインに接続され、第２のＰＭＯＳトランジスタＱ
２′のドレイン−ソース間に電流を供給する第１の電流
源３と、一端が演算増幅器２の反転入力端子に接続さ
れ、第２のＰＭＯＳトランジスタＱ２′のドレイン−ソ
ース間の電圧を決める第１の電圧源４とを具備する抵抗
値設定回路12と、第２のＰＭＯＳトランジスタＱ２′の
ソースと第１の電圧源４の他端に接続され、第２のＰＭ
ＯＳトランジスタＱ２′と第１の電圧源４の基準電圧を
設定する第２の電圧源５とを備え、第１のＰＭＯＳトラ
ンジスタＱ１′と第２のＰＭＯＳトランジスタＱ２′を
三極管領域で動作させ、第１のＰＭＯＳトランジスタＱ
１′のドレインとソースの間と、第２のＰＭＯＳトラン
ジスタＱ２′のドレインとソースの間を、等価抵抗とし
て用いるように構成されている。Next, a third embodiment will be described. FIG. 3 is a circuit configuration diagram showing a third embodiment of the optical signal amplifier circuit according to the present invention. In this embodiment, an inverting amplifier 1 has an input terminal and an output terminal, and a photocurrent from the light receiving element PD is input to the input terminal, a source is connected to the input terminal of the inverting amplifier 1, and a drain is inverted. Amplifier 1
PMOS transistor Q connected to the output terminal of
1 'and an I / V amplifier for converting a photocurrent into a voltage
11, an operational amplifier 2, a second PMOS transistor Q2 'having a gate connected to the gate of the first PMOS transistor Q1' and the output of the operational amplifier 2,
Non-inverting input terminal of the second PMOS transistor Q2 '
Of the second PMOS transistor Q
A first current source 3 for supplying a current between the drain and source of 2 ', and one end connected to the inverting input terminal of the operational amplifier 2 for determining the voltage between the drain and source of the second PMOS transistor Q2' A resistance setting circuit 12 having a first voltage source 4; a second PMOS transistor Q2 '; a second PM transistor connected to the other end of the first voltage source 4;
An OS transistor Q2 'and a second voltage source 5 for setting a reference voltage of the first voltage source 4; the first PMOS transistor Q1' and the second PMOS transistor Q2 'are operated in a triode region; 1 PMOS transistor Q
The configuration is such that the portion between the drain and source of 1 'and the portion between the drain and source of the second PMOS transistor Q2' are used as equivalent resistance.
【００３１】これにより、第２の電圧源５の電圧Ｖ２を
Ｉ／Ｖアンプ11の入力電圧Ｖi と同等の値にし、第１及
び第２のＰＭＯＳトランジスタＱ１′とＱ２′が同一特
性とすると、第１の実施の形態と同様に、Ｉ／Ｖアンプ
11の帰還抵抗となる第１のＰＭＯＳトランジスタＱ１′
のドレイン−ソース間抵抗Ｒf1は、第１の電圧源４の値
Ｖ１と第１の電流源３の値Ｉ１で決まることになる。し
たがって、第１の電圧源４と第１の電流源３の値Ｖ１，
Ｉ１を最適化することで、半導体の製造プロセスのバラ
ツキや温度の変動等による抵抗値のバラツキの影響によ
り、帯域特性及び雑音特性を劣化させることなく、光電
流を所望のゲインで電圧に変換することが可能となる。As a result, if the voltage V2 of the second voltage source 5 is made equal to the input voltage Vi of the I / V amplifier 11, and the first and second PMOS transistors Q1 'and Q2' have the same characteristics, I / V amplifier as in the first embodiment
A first PMOS transistor Q1 'which is a feedback resistor
Is determined by the value V1 of the first voltage source 4 and the value I1 of the first current source 3. Therefore, the value V1, of the first voltage source 4 and the first current source 3,
By optimizing I1, the photocurrent is converted to a voltage with a desired gain without deteriorating the band characteristic and the noise characteristic due to the influence of the variation in the resistance value due to the variation of the semiconductor manufacturing process and the fluctuation of the temperature. It becomes possible.
【００３２】次に、第４の実施の形態について説明す
る。図４は、本発明に係る光信号増幅回路の第４の実施
の形態を示す回路構成図である。この実施の形態は、図
３に示した第３の実施の形態において、第２の電圧源５
を、反転アンプ１と同一の構成である反転アンプ６と、
反転アンプ６の入出力端子間に接続された帰還抵抗７と
を具備するリファレンス用Ｉ／Ｖアンプ13で構成し、リ
ファレンス用Ｉ／Ｖアンプ13の入力を第２のＰＭＯＳト
ランジスタＱ２′と第１の電圧源４の基準電圧とするも
のである。Next, a fourth embodiment will be described. FIG. 4 is a circuit diagram showing a fourth embodiment of the optical signal amplifier circuit according to the present invention. This embodiment is different from the third embodiment shown in FIG. 3 in that the second voltage source 5
With an inverting amplifier 6 having the same configuration as the inverting amplifier 1;
It comprises a reference I / V amplifier 13 having a feedback resistor 7 connected between the input and output terminals of the inverting amplifier 6, and inputs the reference I / V amplifier 13 to the second PMOS transistor Q2 'and the first Is the reference voltage of the voltage source 4 of FIG.
【００３３】これにより、反転アンプ１と反転アンプ６
が同一構成であることから、反転アンプ１の入力端子電
圧Ｖi と反転アンプ６の入力端子電圧Ｖirは、Ｖir＝Ｖ
i であり、第１及び第２のＰＭＯＳトランジスタＱ
１′，Ｑ２′のゲート−ソース間電圧Ｖgs１，Ｖgs２
は、演算増幅器２の出力電圧をＶg とすると、次式（1
5）で表わせる。
Ｖgs1 ＝Ｖg −Ｖi ，Ｖgs2 ＝Ｖg −Ｖir＝Ｖg −Ｖi
Ｖgs1 ＝Ｖgs2 ・・・・・・・・・・・・・・・・（15）Thus, the inverting amplifier 1 and the inverting amplifier 6
Have the same configuration, the input terminal voltage Vi of the inverting amplifier 1 and the input terminal voltage Vir of the inverting amplifier 6 are Vir = V
i and the first and second PMOS transistors Q
1 ′, Q2 ′ gate-source voltages Vgs1, Vgs2
Is given by the following equation (1), where Vg is the output voltage of the operational amplifier 2.
It can be expressed by 5). Vgs1 = Vg−Vi, Vgs2 = Vg−Vir = Vg−Vi Vgs1 = Vgs2 (15)
【００３４】よって、第１の実施の形態と同様に、Ｉ／
Ｖアンプ11の帰還抵抗となる第１のＰＭＯＳトランジス
タＱ１′のドレイン−ソース間抵抗Ｒf1は、第１の電圧
源４の値Ｖ１と第１の電流源３の値Ｉ１で決まることに
なる。したがって、第１の電圧源４と第１の電流源３の
値Ｖ１，Ｉ１を最適化することで、半導体の製造プロセ
スのバラツキや温度の変動等による抵抗値のバラツキの
影響により、帯域特性及び雑音特性を劣化させることな
く、光電流を所望のゲインで電圧に変換することが可能
となる。Therefore, similarly to the first embodiment, I / O
The drain-source resistance Rf1 of the first PMOS transistor Q1 ', which is the feedback resistance of the V amplifier 11, is determined by the value V1 of the first voltage source 4 and the value I1 of the first current source 3. Therefore, by optimizing the values V1 and I1 of the first voltage source 4 and the first current source 3, the band characteristic and the band characteristic are affected by the variation of the resistance value due to the variation of the semiconductor manufacturing process and the fluctuation of the temperature. The photocurrent can be converted to a voltage with a desired gain without deteriorating noise characteristics.
【００３５】次に、第５の実施の形態について説明す
る。図５は、本発明に係る光信号増幅回路の第５の実施
の形態を示す回路構成図である。図２に示した第２の実
施の形態において、第１の電圧源４は、リファレンス用
Ｉ／Ｖアンプ13の出力Ｖorに入力が接続されたＡ／Ｄコ
ンバータと、このＡ／Ｄコンバータの出力に第２のＮＭ
ＯＳトランジスタＱ２（又は第２のＰＭＯＳトランジス
タＱ２′）のドレイン−ソース間の電圧を決めるデジタ
ル信号Ｖ１を印加する手段９と、出力（Ｖor＋Ｖ１）が
演算増幅器２の反転入力端子に接続されたＤ／Ａコンバ
ータとで構成されたことを特徴とするものである。Next, a fifth embodiment will be described. FIG. 5 is a circuit diagram showing a fifth embodiment of the optical signal amplifier circuit according to the present invention. In the second embodiment shown in FIG. 2, the first voltage source 4 comprises an A / D converter whose input is connected to the output Vor of the reference I / V amplifier 13, and an output of the A / D converter. The second NM
A means 9 for applying a digital signal V1 for determining a voltage between the drain and the source of the OS transistor Q2 (or the second PMOS transistor Q2 '), and a D / D output whose output (Vor + V1) is connected to the inverting input terminal of the operational amplifier 2. And an A-converter.
【００３６】これにより、第２の実施の形態と同様の動
作をすると共に、第１の電圧源の電圧値Ｖ１をデジタル
信号により制御・設定することになる。このため、第２
の実施の形態と同様の効果が得られると共に、Ｉ／Ｖア
ンプ11の帰還抵抗Ｒf1をデジタル信号により設定・制御
することが可能になる。Thus, the same operation as in the second embodiment is performed, and the voltage value V1 of the first voltage source is controlled and set by a digital signal. Therefore, the second
The same effect as that of the embodiment can be obtained, and the feedback resistor Rf1 of the I / V amplifier 11 can be set and controlled by a digital signal.
【００３７】なお、この実施の形態では、図２に示した
第２の実施の形態における第１の電圧源４に対して、そ
の変形例を適用したものを示したが、この第１の電圧源
４の変形例は、上記第１，第３及び第４の実施の形態に
おける第１の電圧源に対しても適用できるものであり、
同様な効果が得られる。In this embodiment, a modification of the first voltage source 4 in the second embodiment shown in FIG. 2 is shown. The modified example of the source 4 can be applied to the first voltage source in the first, third, and fourth embodiments.
Similar effects can be obtained.
【００３８】次に、請求項６に係る発明の構成要件と対
応する各実施の形態における構成部材との対応関係につ
いて説明する。請求項６に係る発明の構成要件の反転ア
ンプは、第１，３の実施の形態の反転アンプ１に対応
し、第１の半導体デバイスは、第１の実施の形態の第１
のＮＭＯＳトランジスタＱ１及び第３の実施の形態の第
１のＰＭＯＳトランジスタＱ１′に対応し、演算増幅器
は、第１，３の実施の形態の演算増幅器２に対応し、第
２の半導体デバイスは、第１の実施の形態の第２のＮＭ
ＯＳトランジスタＱ２及び第３の実施の形態の第２のＰ
ＭＯＳトランジスタＱ２′に対応し、第１の電流源は、
第１，３の実施の形態の第１の電流源３に対応し、第１
の電圧源は、第１，３の実施の形態の第１の電圧源４に
対応し、第２の電圧源は、第１，３の実施の形態の第２
の電圧源５に対応するものである。Next, a description will be given of the correspondence between the constituent features of the invention according to claim 6 and the corresponding constituent members in the embodiments. The inverting amplifier of the constitutional requirement of the invention according to claim 6 corresponds to the inverting amplifier 1 of the first and third embodiments, and the first semiconductor device is the first semiconductor device of the first embodiment.
, The operational amplifier corresponds to the operational amplifier 2 of the first and third embodiments, and the second semiconductor device includes: an NMOS transistor Q1 of the third embodiment; and an operational amplifier corresponding to the first PMOS transistor Q1 ′ of the third embodiment. Second NM of the first embodiment
OS transistor Q2 and second transistor P3 of the third embodiment
The first current source corresponding to the MOS transistor Q2 '
The first current source 3 of the first and third embodiments corresponds to the first
Corresponds to the first voltage source 4 of the first and third embodiments, and the second voltage source corresponds to the second voltage source of the first and third embodiments.
Corresponding to the voltage source 5 of FIG.
【００３９】このように構成された請求項６に係る光信
号増幅回路においては、第１及び第３の実施の形態と同
様の動作をし、同様の効果を得ることができる。In the optical signal amplifier circuit according to the sixth aspect, the same operation as the first and third embodiments can be performed, and the same effect can be obtained.
【００４０】[0040]
【発明の効果】以上実施の形態に基づいて説明したよう
に、本発明に係る光信号増幅回路によれば、受光素子か
ら出力される光電流を、半導体の製造プロセスのバラツ
キや温度の変動等の影響により帯域特性及び雑音特性を
劣化させることなく、所望のゲインで電圧に変換するこ
とができる。As described above with reference to the embodiments, according to the optical signal amplifier circuit of the present invention, the photocurrent output from the light receiving element is used to reduce the variation in the semiconductor manufacturing process and the temperature fluctuation. Can be converted to a voltage with a desired gain without deteriorating the band characteristic and the noise characteristic due to the influence of.
【図１】本発明に係る光信号増幅回路の第１の実施の形
態を示す回路構成図である。FIG. 1 is a circuit diagram showing a first embodiment of an optical signal amplifier circuit according to the present invention.
【図２】本発明に係る光信号増幅回路の第２の実施の形
態を示す回路構成図である。FIG. 2 is a circuit diagram showing a second embodiment of the optical signal amplifier circuit according to the present invention.
【図３】本発明に係る光信号増幅回路の第３の実施の形
態を示す回路構成図である。FIG. 3 is a circuit configuration diagram showing a third embodiment of the optical signal amplifier circuit according to the present invention.
【図４】本発明に係る光信号増幅回路の第４の実施の形
態を示す回路構成図である。FIG. 4 is a circuit diagram showing a fourth embodiment of the optical signal amplifier circuit according to the present invention.
【図５】本発明に係る光信号増幅回路の第５の実施の形
態を示す回路構成図である。FIG. 5 is a circuit configuration diagram showing a fifth embodiment of the optical signal amplifier circuit according to the present invention.
【図６】従来の光信号増幅回路の構成例を示す回路構成
図である。FIG. 6 is a circuit configuration diagram showing a configuration example of a conventional optical signal amplifier circuit.
１ 反転アンプ ２ 演算増幅器 ３ 第１の電流源 ４ 第１の電圧源 ５ 第２の電圧源 ６ 反転アンプ ７ 帰還抵抗 ８ 第２の電流源 ９ デジタル信号印加手段 11 Ｉ／Ｖアンプ 12 抵抗値設定回路 13 リファレンス用Ｉ／Ｖアンプ 1 Inverting amplifier 2 Operational amplifier 3 First current source 4 First voltage source 5 Second voltage source 6 Inverting amplifier 7 Feedback resistance 8 Second current source 9 Digital signal applying means 11 I / V amplifier 12 Resistance value setting circuit 13 Reference I / V amplifier
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J090 AA01 AA56 CA02 CA03 CA15 FA15 FN10 HA10 HA19 HA25 HA26 HA27 HA29 HA44 KA01 KA04 KA05 KA11 KA26 KA27 KA34 MA11 SA10 TA01 5J092 AA01 AA56 CA02 CA03 CA15 FA15 HA10 HA19 HA25 HA26 HA27 HA29 HA44 KA01 KA04 KA05 KA11 KA26 KA27 KA34 MA11 SA10 TA01 UL02 5J500 AA01 AA56 AC02 AC03 AC15 AF15 AH10 AH19 AH25 AH26 AH27 AH29 AH44 AK01 AK04 AK05 AK11 AK26 AK27 AK34 AM11 AS10 AT01 LU02 NF10 ────────────────────────────────────────────────── ─── Continuation of front page F term (reference) 5J090 AA01 AA56 CA02 CA03 CA15 FA15 FN10 HA10 HA19 HA25 HA26 HA27 HA29 HA44 KA01 KA04 KA05 KA11 KA26 KA27 KA34 MA11 SA10 TA01 5J092 AA01 AA56 CA02 CA03 CA15 FA15 HA10 HA19 HA25 HA26 HA27 HA29 HA44 KA01 KA04 KA05 KA11 KA26 KA27 KA34 MA11 SA10 TA01 UL02 5J500 AA01 AA56 AC02 AC03 AC15 AF15 AH10 AH19 AH25 AH26 AH27 AH29 AH44 AK01 AK04 AK05 AK11 AK26 AK27 AK34 AM11 AS10 AT01 LU02 NF10
Claims (6)
に受光素子からの光電流が入力される反転アンプと、ド
レインが前記反転アンプの入力端子に接続され、ソース
が前記反転アンプの出力端子に接続された第１のＮＭＯ
Ｓトランジスタとを具備し、前記光電流を電圧に変換す
るＩ／Ｖアンプと、演算増幅器と、ゲートが前記第１の
ＮＭＯＳトランジスタのゲートと前記演算増幅器の出力
に接続された第２のＮＭＯＳトランジスタと、前記演算
増幅器の非反転入力端子と前記第２のＮＭＯＳトランジ
スタのドレインに接続され、前記第２のＮＭＯＳトラン
ジスタのドレイン−ソース間に電流を供給する第１の電
流源と、一端が前記演算増幅器の反転入力端子に接続さ
れ、前記第２のＮＭＯＳトランジスタのドレイン−ソー
ス間の電圧を決める第１の電圧源とを具備する抵抗値設
定回路と、前記第２のＮＭＯＳトランジスタのソースと
前記第１の電圧源の他端に接続され、前記第２のＮＭＯ
Ｓトランジスタと前記第１の電圧源の基準電圧を設定す
る第２の電圧源とを備え、前記第１のＮＭＯＳトランジ
スタと第２のＮＭＯＳトランジスタを三極管領域で動作
させ、前記第１のＮＭＯＳトランジスタのドレインとソ
ースの間と、前記第２のＮＭＯＳトランジスタのドレイ
ンとソースの間を等価抵抗として用いるように構成した
ことを特徴とする光信号増幅回路。An inverting amplifier having an input terminal and an output terminal, wherein a photocurrent from a light receiving element is input to the input terminal; a drain connected to the input terminal of the inverting amplifier; and a source connected to the inverting amplifier. First NMO connected to output terminal
An I / V amplifier for converting the photocurrent into a voltage, comprising: an S transistor; an operational amplifier; and a second NMOS transistor having a gate connected to the gate of the first NMOS transistor and an output of the operational amplifier. A first current source connected to a non-inverting input terminal of the operational amplifier and a drain of the second NMOS transistor for supplying a current between a drain and a source of the second NMOS transistor; A resistance setting circuit connected to an inverting input terminal of the amplifier and having a first voltage source for determining a voltage between a drain and a source of the second NMOS transistor; Connected to the other end of the first voltage source and the second NMO
An S transistor and a second voltage source for setting a reference voltage of the first voltage source; operating the first NMOS transistor and the second NMOS transistor in a triode region; An optical signal amplifying circuit, wherein a portion between a drain and a source and a portion between a drain and a source of the second NMOS transistor are used as equivalent resistances.
同一の構成である第２の反転アンプと、前記第２の反転
アンプの入出力端子間に接続された帰還抵抗とを具備す
るリファレンス用Ｉ／Ｖアンプと、前記リファレンス用
Ｉ／Ｖアンプの入力に接続された第２の電流源とで構成
し、前記リファレンス用Ｉ／Ｖアンプの出力を前記第２
のＮＭＯＳトランジスタと前記第１の電圧源の基準電圧
としたことを特徴とする請求項１に係る光信号増幅回
路。2. The second voltage source includes a second inverting amplifier having the same configuration as the inverting amplifier, and a feedback resistor connected between input and output terminals of the second inverting amplifier. The reference I / V amplifier includes a second current source connected to an input of the reference I / V amplifier, and an output of the reference I / V amplifier is the second current source.
2. The optical signal amplifier according to claim 1, wherein the reference voltage of the NMOS transistor and the first voltage source is used.
に受光素子からの光電流が入力される反転アンプと、ソ
ースが前記反転アンプの入力端子に接続され、ドレイン
が前記反転アンプの出力端子に接続された第１のＰＭＯ
Ｓトランジスタとを具備し、前記光電流を電圧に変換す
るＩ／Ｖアンプと、演算増幅器と、ゲートが前記第１の
ＰＭＯＳトランジスタのゲートと前記演算増幅器の出力
に接続された第２のＰＭＯＳトランジスタと、前記演算
増幅器の非反転入力端子と前記第２のＰＭＯＳトランジ
スタのドレインに接続され、前記第２のＰＭＯＳトラン
ジスタのドレイン−ソース間に電流を供給する第１の電
流源と、一端が前記演算増幅器の反転入力端子に接続さ
れ、前記第２のＰＭＯＳトランジスタのドレイン−ソー
ス間の電圧を決める第１の電圧源とを具備する抵抗値設
定回路と、前記第２のＰＭＯＳトランジスタのソースと
前記第１の電圧源の他端に接続され、前記第２のＰＭＯ
Ｓトランジスタと前記第１の電圧源の基準電圧を設定す
る第２の電圧源とを備え、前記第１のＰＭＯＳトランジ
スタと第２のＰＭＯＳトランジスタを三極管領域で動作
させ、前記第１のＰＭＯＳトランジスタのドレインとソ
ースの間と、前記第２のＰＭＯＳトランジスタのドレイ
ンとソースの間を等価抵抗として用いるように構成した
ことを特徴とする光信号増幅回路。3. An inverting amplifier having an input terminal and an output terminal, wherein a photocurrent from a light receiving element is input to the input terminal, a source connected to the input terminal of the inverting amplifier, and a drain connected to the inverting amplifier. First PMO connected to output terminal
An I / V amplifier for converting the photocurrent into a voltage, comprising: an S transistor; an operational amplifier; and a second PMOS transistor having a gate connected to the gate of the first PMOS transistor and an output of the operational amplifier. A first current source connected to a non-inverting input terminal of the operational amplifier and a drain of the second PMOS transistor for supplying a current between a drain and a source of the second PMOS transistor; A resistance setting circuit connected to an inverting input terminal of the amplifier and having a first voltage source for determining a voltage between a drain and a source of the second PMOS transistor; a source for the second PMOS transistor; And the second PMO connected to the other end of the first voltage source.
An S transistor and a second voltage source for setting a reference voltage of the first voltage source; operating the first PMOS transistor and the second PMOS transistor in a triode region; An optical signal amplifier circuit, wherein a portion between a drain and a source and a portion between a drain and a source of the second PMOS transistor are used as equivalent resistances.
同一の構成である第２の反転アンプと、前記第２の反転
アンプの入出力端子間に接続された帰還抵抗とを具備す
るリファレンス用Ｉ／Ｖアンプとで構成し、前記リファ
レンス用Ｉ／Ｖアンプの入力を前記第２のＰＭＯＳトラ
ンジスタと前記第１の電圧源の基準電圧としたことを特
徴とする請求項３に係る光信号増幅回路。4. The second voltage source includes a second inverting amplifier having the same configuration as the inverting amplifier, and a feedback resistor connected between input and output terminals of the second inverting amplifier. 4. The light according to claim 3, wherein the light source comprises a reference I / V amplifier, and the input of the reference I / V amplifier is a reference voltage of the second PMOS transistor and the first voltage source. Signal amplification circuit.
又はリファレンス用Ｉ／Ｖアンプの出力に入力が接続さ
れたＡ／Ｄコンバータと、前記Ａ／Ｄコンバータの出力
に前記第２のＮＭＯＳトランジスタ又はＰＭＯＳトラン
ジスタのドレイン−ソース間の電圧を決めるデジタル信
号を印加する手段と、出力が前記演算増幅器の反転入力
端子に接続されたＤ／Ａコンバータとで構成されたこと
を特徴とする請求項１〜４のいずれか１項に係る光信号
増幅回路。5. An A / D converter having an input connected to an output of the second voltage source or an I / V amplifier for reference, and a first voltage source connected to an output of the A / D converter. Means for applying a digital signal for determining a voltage between the drain and the source of the NMOS transistor or the PMOS transistor, and a D / A converter whose output is connected to the inverting input terminal of the operational amplifier. The optical signal amplifying circuit according to claim 1.
に受光素子からの光電流が入力される反転アンプと、第
１の端子と第２の端子及びこの第１の端子と第２の端子
を流れる電流を制御する制御端子を有し、前記第１の端
子が前記反転アンプの入力端子に接続され、前記第２の
端子が前記反転アンプの出力端子に接続された第１の半
導体デバイスとを具備し、前記光電流を電圧に変換する
Ｉ／Ｖアンプと、演算増幅器と、第１の端子と第２の端
子及び該第１の端子と第２の端子を流れる電流を制御す
る制御端子を有し、該制御端子が前記第１の半導体デバ
イスの制御端子と前記演算増幅器の出力に接続された第
２の半導体デバイスと、前記演算増幅器の非反転入力端
子と前記第２の半導体デバイスの第１の端子に接続さ
れ、前記第２の半導体デバイスの第１，第２の端子間に
電流を供給する第１の電流源と、前記演算増幅器の反転
入力端子に接続され、前記第２の半導体デバイスの第
１，第２の端子間の電圧を決める第１の電圧源とを具備
する抵抗値設定回路と、前記第２の半導体デバイスと前
記第１の電圧源の基準電圧を設定する第２の電圧源とを
備え、前記第１の半導体デバイスの第１の端子と第２の
端子間と、前記第２の半導体デバイスの第１の端子と第
２の端子間を等価抵抗として用いるように構成したこと
を特徴とする光信号増幅回路。6. An inverting amplifier having an input terminal and an output terminal, wherein a photocurrent from a light receiving element is input to the input terminal, a first terminal and a second terminal, and the first terminal and the second terminal. A first terminal connected to an input terminal of the inverting amplifier, and a second terminal connected to an output terminal of the inverting amplifier. An I / V amplifier for converting the photocurrent into a voltage, an operational amplifier, a first terminal and a second terminal, and a current flowing through the first terminal and the second terminal. A second semiconductor device having a control terminal, the control terminal being connected to a control terminal of the first semiconductor device and an output of the operational amplifier, a non-inverting input terminal of the operational amplifier, and the second semiconductor A second semiconductor connected to a first terminal of the device; A first current source for supplying a current between first and second terminals of the device, and a voltage between the first and second terminals of the second semiconductor device connected to an inverting input terminal of the operational amplifier; A resistance setting circuit including a first voltage source for determining a first voltage source; a second voltage source for setting a reference voltage of the second semiconductor device and the first voltage source; An optical signal amplifying circuit, wherein a portion between a first terminal and a second terminal of a device and a portion between a first terminal and a second terminal of the second semiconductor device are used as equivalent resistances.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002150368A JP4066411B2 (en) | 2002-05-24 | 2002-05-24 | Optical signal amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002150368A JP4066411B2 (en) | 2002-05-24 | 2002-05-24 | Optical signal amplifier circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003347861A true JP2003347861A (en) | 2003-12-05 |
| JP4066411B2 JP4066411B2 (en) | 2008-03-26 |
Family
ID=29768240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002150368A Expired - Fee Related JP4066411B2 (en) | 2002-05-24 | 2002-05-24 | Optical signal amplifier circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4066411B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005093946A1 (en) * | 2004-03-25 | 2005-10-06 | Mitsubishi Denki Kabushiki Kaisha | Preamplifier |
| CN113406381A (en) * | 2021-06-23 | 2021-09-17 | 温州大学 | Weak current measuring device |
-
2002
- 2002-05-24 JP JP2002150368A patent/JP4066411B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005093946A1 (en) * | 2004-03-25 | 2005-10-06 | Mitsubishi Denki Kabushiki Kaisha | Preamplifier |
| US7268628B2 (en) | 2004-03-25 | 2007-09-11 | Mitsubishi Denki Kabushiki Kaisha | Preamplifier |
| CN113406381A (en) * | 2021-06-23 | 2021-09-17 | 温州大学 | Weak current measuring device |
| CN113406381B (en) * | 2021-06-23 | 2022-11-08 | 温州大学 | Weak current measuring device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4066411B2 (en) | 2008-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6583667B1 (en) | High frequency CMOS differential amplifiers with fully compensated linear-in-dB variable gain characteristic | |
| US5220207A (en) | Load current monitor for MOS driver | |
| US6529066B1 (en) | Low voltage band gap circuit and method | |
| JP3519361B2 (en) | Bandgap reference circuit | |
| US20060186953A1 (en) | Circuit and method for compensating for offset voltage | |
| US6208208B1 (en) | Operationally amplifying method and operational amplifier | |
| US20020175761A1 (en) | High-bandwidth low-voltage gain cell and voltage follower having an enhanced transconductance | |
| JP3940964B2 (en) | Potential-current converter | |
| EP1405406A2 (en) | Bias method and circuit for distortion reduction | |
| JPH11272346A (en) | Current source | |
| JPS61169920A (en) | Reference voltage source unit | |
| CN114123886A (en) | Drive circuit, OIS chip and electronic equipment | |
| US6965270B1 (en) | Regulated cascode amplifier with controlled saturation | |
| US7233209B2 (en) | Integrated preamplifier circuit for detecting a signal current from a photodiode | |
| JP4066411B2 (en) | Optical signal amplifier circuit | |
| EP0618674B1 (en) | Voltage-to-current conversion circuit | |
| US6060940A (en) | CMOS output stage for providing stable quiescent current | |
| JPH0659751A (en) | Band gap reference voltage adjustment circuit | |
| US6683487B2 (en) | Current driver circuit for supplying write current to a write head while changing a flow direction of the write current | |
| US5952882A (en) | Gain enhancement for operational amplifiers | |
| JP3334707B2 (en) | Charge pump circuit | |
| US7119605B2 (en) | Dynamic transconductance boosting technique for current mirrors | |
| JPH10229311A (en) | Mos line transconductance amplifier | |
| JP2550871B2 (en) | CMOS constant current source circuit | |
| JP3414320B2 (en) | Reference voltage circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050322 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070405 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070417 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070618 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071226 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071228 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120118 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130118 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140118 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |