JP2003338845A - 単一磁束量子回路用スイッチ及びそれに用いるパケット構造 - Google Patents
単一磁束量子回路用スイッチ及びそれに用いるパケット構造Info
- Publication number
- JP2003338845A JP2003338845A JP2002145360A JP2002145360A JP2003338845A JP 2003338845 A JP2003338845 A JP 2003338845A JP 2002145360 A JP2002145360 A JP 2002145360A JP 2002145360 A JP2002145360 A JP 2002145360A JP 2003338845 A JP2003338845 A JP 2003338845A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- code
- packet
- data
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
- Electronic Switches (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【課題】 ハードウェア量、スループット、設計容易
性、拡張性、高速での動作など、様々な面で優れたＳＦ
Ｑ回路用スイッチ及びそれに用いるパケット構造を提供
すること。 【解決手段】 ＳＦＱを情報担体として用いた回路にお
いて、バンヤン網の出口にトランスミッションチェッカ
ーを配して、バンヤン網からの出力セルに予め付加され
たコードをモニターし、そのコードが正常値であれば、
出力バッファーに書き込み、そのコードが異常値であれ
ば、正常値に書き換えた後、次段のバンヤン網に入力す
るように構成する。このＳＦＱ回路用スイッチに用いる
パケットは、データパケットに、データパケットを分離
するフラグ、並びに、データパケット内のアドレスコー
ドとデータコードを分離するフラグとを有するセパレー
ションパケットを有する。
性、拡張性、高速での動作など、様々な面で優れたＳＦ
Ｑ回路用スイッチ及びそれに用いるパケット構造を提供
すること。 【解決手段】 ＳＦＱを情報担体として用いた回路にお
いて、バンヤン網の出口にトランスミッションチェッカ
ーを配して、バンヤン網からの出力セルに予め付加され
たコードをモニターし、そのコードが正常値であれば、
出力バッファーに書き込み、そのコードが異常値であれ
ば、正常値に書き換えた後、次段のバンヤン網に入力す
るように構成する。このＳＦＱ回路用スイッチに用いる
パケットは、データパケットに、データパケットを分離
するフラグ、並びに、データパケット内のアドレスコー
ドとデータコードを分離するフラグとを有するセパレー
ションパケットを有する。
Description
【０００１】
【発明の属する技術分野】本発明は、単一磁束量子（Ｓ
ｉｎｇｌｅ Ｆｌｕｘ Ｑｕａｎｔｕｍ（ＳＦＱ））を
情報担体として用いた論理回路に適したスイッチ構成に
関する。
ｉｎｇｌｅ Ｆｌｕｘ Ｑｕａｎｔｕｍ（ＳＦＱ））を
情報担体として用いた論理回路に適したスイッチ構成に
関する。
【０００２】
【従来の技術】近年、インターネットなどの急速な普及
により、基幹系のトラフィックが急増している。今後、
光ファイバーを使用した高速なアクセスが各家庭から可
能となれば、この傾向にますます拍車がかかることは必
至である。例えば、２０１０年までには、基幹系のトラ
フィックが１０Ｔｂｐｓに達するという予測もある。
により、基幹系のトラフィックが急増している。今後、
光ファイバーを使用した高速なアクセスが各家庭から可
能となれば、この傾向にますます拍車がかかることは必
至である。例えば、２０１０年までには、基幹系のトラ
フィックが１０Ｔｂｐｓに達するという予測もある。
【０００３】このような要求に応えるためには、データ
伝送技術と、データ交換技術の両面から基幹系ネットワ
ークを考える必要がある。データ伝送という観点から見
た場合、近年発達してきた波長多重（ＷＤＭ）伝送技術
により、１０Ｔｂｐｓという数値は十分に射程圏内に入
ってきている。一方、データ交換技術という観点から見
ると、１０Ｔｂｐｓという数値は現在の最先端の半導体
技術をもってしても、スピードや消費電力といった点で
極めて達成困難なものである。例えば、ＷＤＭ伝送で標
準的な１回線あたり１０Ｇｂｐｓのデータ速度をＣＭＯ
Ｓで達成するためには、並列化してデータ処理を行う必
要があるが、このような並列化はハードウェア量や消費
電力の増加を招く。
伝送技術と、データ交換技術の両面から基幹系ネットワ
ークを考える必要がある。データ伝送という観点から見
た場合、近年発達してきた波長多重（ＷＤＭ）伝送技術
により、１０Ｔｂｐｓという数値は十分に射程圏内に入
ってきている。一方、データ交換技術という観点から見
ると、１０Ｔｂｐｓという数値は現在の最先端の半導体
技術をもってしても、スピードや消費電力といった点で
極めて達成困難なものである。例えば、ＷＤＭ伝送で標
準的な１回線あたり１０Ｇｂｐｓのデータ速度をＣＭＯ
Ｓで達成するためには、並列化してデータ処理を行う必
要があるが、このような並列化はハードウェア量や消費
電力の増加を招く。
【０００４】ＳＦＱを情報担体として用いた論理回路
は、このような問題を解決するために有効な超高速かつ
低消費電カ動作という特長を有している。１回線あたり
１０Ｇｂｐｓの速度であれば、ＳＦＱ回路ならデータを
並列化することなく、最先端の半導体技術よりはるかに
小さい消費電力で処理可能である。しかも、現在標準的
な回路作製技術で、４０Ｇｂｐｓのシリアルデータを処
理することも可能である。このように、ＳＦＱ回路技術
は将来的に１０Ｔｂｐｓ以上という大規模なデータスイ
ッチを可能とするポテンシャルを有している。しかしな
がら、それを有効利用できるＳＦＱ回路に適したスイッ
チ構成は、従来にはなかった。
は、このような問題を解決するために有効な超高速かつ
低消費電カ動作という特長を有している。１回線あたり
１０Ｇｂｐｓの速度であれば、ＳＦＱ回路ならデータを
並列化することなく、最先端の半導体技術よりはるかに
小さい消費電力で処理可能である。しかも、現在標準的
な回路作製技術で、４０Ｇｂｐｓのシリアルデータを処
理することも可能である。このように、ＳＦＱ回路技術
は将来的に１０Ｔｂｐｓ以上という大規模なデータスイ
ッチを可能とするポテンシャルを有している。しかしな
がら、それを有効利用できるＳＦＱ回路に適したスイッ
チ構成は、従来にはなかった。
【０００５】
【発明が解決しようとする課題】そこで、本発明は、ハ
ードウェア量、スループット、設計容易性、拡張性、高
速での動作など、様々な面で優れたＳＦＱ回路用スイッ
チと、それに用いるパケット構造を提供することを課題
とする。
ードウェア量、スループット、設計容易性、拡張性、高
速での動作など、様々な面で優れたＳＦＱ回路用スイッ
チと、それに用いるパケット構造を提供することを課題
とする。
【０００６】
【課題を解決するための手段】上記課題を解決するため
に、本発明の単一磁束量子回路用スイッチは、次の構成
を備える。すなわち、ＳＦＱを情報担体として用いた回
路において、バンヤン網の出口にトランスミッションチ
ェッカーを配して、バンヤン網からの出力セルに予め付
加されたコードをモニターし、そのコードが正常値であ
れば、出力バッファーに書き込み、そのコードが異常値
であれば、正常値に書き換えた後、次段のバンヤン網に
入力することを特徴とするタンデムバンヤン型の単一磁
束量子回路用スイッチである。
に、本発明の単一磁束量子回路用スイッチは、次の構成
を備える。すなわち、ＳＦＱを情報担体として用いた回
路において、バンヤン網の出口にトランスミッションチ
ェッカーを配して、バンヤン網からの出力セルに予め付
加されたコードをモニターし、そのコードが正常値であ
れば、出力バッファーに書き込み、そのコードが異常値
であれば、正常値に書き換えた後、次段のバンヤン網に
入力することを特徴とするタンデムバンヤン型の単一磁
束量子回路用スイッチである。
【０００７】ここで、信号の伝送方向における最上段の
バンヤン網の前に多重化回路を設けて、データ交換を行
い、回線数を減少させて、スイッチ全体の規模は減少さ
せることに寄与させてもよい。
バンヤン網の前に多重化回路を設けて、データ交換を行
い、回線数を減少させて、スイッチ全体の規模は減少さ
せることに寄与させてもよい。
【０００８】本発明のパケット構造は、このようなＳＦ
Ｑ回路用スイッチに用いるものであって、データパケッ
トに、データパケットを分離するフラグ、並びに、デー
タパケット内のアドレスコードとデータコードを分離す
るフラグとを有するセパレーションパケットを付加した
ことを特徴とする。
Ｑ回路用スイッチに用いるものであって、データパケッ
トに、データパケットを分離するフラグ、並びに、デー
タパケット内のアドレスコードとデータコードを分離す
るフラグとを有するセパレーションパケットを付加した
ことを特徴とする。
【０００９】ここで、データパケットの先頭に、そのセ
ルが空であるかどうか、また、有効であるかどうかを示
す２ビットのコードを付加して、簡素な構成でありなが
ら有効に機能させてもよい。
ルが空であるかどうか、また、有効であるかどうかを示
す２ビットのコードを付加して、簡素な構成でありなが
ら有効に機能させてもよい。
【００１０】
【発明の実施の形態】以下に、本発明の実施形態を図面
を用いて説明する。スイッチの構成を考える場合、いか
に少ないハードウェア量でいかに高いスループットを実
現できるかが重要となる。ここで、どのスイッチ構成が
優れているかは、ＡＴＭにおけるＱｏＳやマルチキャス
ティング機能などの要求されるサービスや、用いるデバ
イスにも依存する。
を用いて説明する。スイッチの構成を考える場合、いか
に少ないハードウェア量でいかに高いスループットを実
現できるかが重要となる。ここで、どのスイッチ構成が
優れているかは、ＡＴＭにおけるＱｏＳやマルチキャス
ティング機能などの要求されるサービスや、用いるデバ
イスにも依存する。
【００１１】ＳＦＱ回路に適したスイッチ構成に関して
は、ＳＦＱ回路技術がＣＭＯＳ回路に代表される半導体
技術に比べて未成熟であることも考慮に入れる必要があ
る。つまり、複雑な論理演算をなるべく行わないシンプ
ルな構成が望まれる。また、いきなり大規模なものを実
現することは困難であることから、小規模なものから大
規模なものに容易に拡張可能なことも必要な条件とな
る。
は、ＳＦＱ回路技術がＣＭＯＳ回路に代表される半導体
技術に比べて未成熟であることも考慮に入れる必要があ
る。つまり、複雑な論理演算をなるべく行わないシンプ
ルな構成が望まれる。また、いきなり大規模なものを実
現することは困難であることから、小規模なものから大
規模なものに容易に拡張可能なことも必要な条件とな
る。
【００１２】このようにシンプルかつ拡張性のあるスイ
ッチ構成として、バンヤン型セルフルーティングスイッ
チがある。図１に、８回線の場合のバンヤン型スイッチ
の構成例を示す。一般にＮ回線のバンヤン型スイッチに
含まれる２×２スイッチの個数はＮｌｏｇＮのオーダー
で、図２に示したクロスバー型スイッチのＮ2のオーダ
ーと比べて少ないハードウェア量であることがわかる。
しかも、バンヤン型スイッチにはスイッチ全体を制御す
る回路はなく、２×２スイッチを複数並べるだけで構成
される。従って、拡張性にも優れた構成といえる。
ッチ構成として、バンヤン型セルフルーティングスイッ
チがある。図１に、８回線の場合のバンヤン型スイッチ
の構成例を示す。一般にＮ回線のバンヤン型スイッチに
含まれる２×２スイッチの個数はＮｌｏｇＮのオーダー
で、図２に示したクロスバー型スイッチのＮ2のオーダ
ーと比べて少ないハードウェア量であることがわかる。
しかも、バンヤン型スイッチにはスイッチ全体を制御す
る回路はなく、２×２スイッチを複数並べるだけで構成
される。従って、拡張性にも優れた構成といえる。
【００１３】一方、バンヤン型スイッチの問題点とし
て、同じ行き先でないセルがスイッチ網内で衝突を起こ
す内部閉塞性がある。しかし、この問題は、図３に示し
たバッチャーソーターをバンヤン網の前段に置くことで
回避可能である。バッチャー・バンヤンスイッチは、内
部閉塞性のないスイッチ構成であるが、同じ行き先のセ
ルは必ずセル衝突を引き起こす。
て、同じ行き先でないセルがスイッチ網内で衝突を起こ
す内部閉塞性がある。しかし、この問題は、図３に示し
たバッチャーソーターをバンヤン網の前段に置くことで
回避可能である。バッチャー・バンヤンスイッチは、内
部閉塞性のないスイッチ構成であるが、同じ行き先のセ
ルは必ずセル衝突を引き起こす。
【００１４】このようなセル衝突を回避するスイッチ構
成として、図４に示したタンデムバンヤン型のセルフル
ーティングスイッチ（ＴＢＮＳ）をＳＦＱ回路に適用し
た。図４は、現在ＷＤＭデータ伝送で標準的な１０Ｇｂ
ｐｓ／ｃｈを仮定しているが、ＳＦＱ回路の動作として
は４０Ｇｂｐｓ／ｃｈが可能なために、最初に４：１の
多重化回路でＮ×１０Ｇｂｐｓのデータ列をＮ／４×４
０Ｇｂｐｓに変換してデータ交換を行うことが可能であ
る。回線数がＮからＮ／４に減少することで、スイッチ
全体の規模（ハードウェア量、面積、消費電力）は大幅
に減少する。
成として、図４に示したタンデムバンヤン型のセルフル
ーティングスイッチ（ＴＢＮＳ）をＳＦＱ回路に適用し
た。図４は、現在ＷＤＭデータ伝送で標準的な１０Ｇｂ
ｐｓ／ｃｈを仮定しているが、ＳＦＱ回路の動作として
は４０Ｇｂｐｓ／ｃｈが可能なために、最初に４：１の
多重化回路でＮ×１０Ｇｂｐｓのデータ列をＮ／４×４
０Ｇｂｐｓに変換してデータ交換を行うことが可能であ
る。回線数がＮからＮ／４に減少することで、スイッチ
全体の規模（ハードウェア量、面積、消費電力）は大幅
に減少する。
【００１５】複数のバンヤン網を使用することによるハ
ードウェア量の増加が懸念されるが、バッチャーソータ
ーを使用しないために、２×２スイッチの数としてはそ
れほどのハードウェア量の増加にはならない。回線数が
多い場合には、バンヤン網の数を６つ以下と仮定する
と、バッチャー・バンヤンスイッチよりも２×２スイッ
チの数はむしろ少ない。
ードウェア量の増加が懸念されるが、バッチャーソータ
ーを使用しないために、２×２スイッチの数としてはそ
れほどのハードウェア量の増加にはならない。回線数が
多い場合には、バンヤン網の数を６つ以下と仮定する
と、バッチャー・バンヤンスイッチよりも２×２スイッ
チの数はむしろ少ない。
【００１６】ＴＢＮＳでどの程度のスループットが得ら
れるかを、数値シミュレーションした。計算では、バン
ヤン網の数を６つとし、出力バッファーの容量を５０ｃ
ｅ１１／ｃｈ、回線数Ｎを１０２４と仮定した。様々な
入力負荷に対して計算を行った結果、入力負荷が１（Ｎ
個のセルが一度に入力される）の時に最も高い０．９９
６というスループットが得られた。原理的には、バンヤ
ン網の個数や出力バッファーの容量を増やすことで、ど
のような入力負荷に対してもセル廃棄率を限りなく小さ
くすることが可能である。
れるかを、数値シミュレーションした。計算では、バン
ヤン網の数を６つとし、出力バッファーの容量を５０ｃ
ｅ１１／ｃｈ、回線数Ｎを１０２４と仮定した。様々な
入力負荷に対して計算を行った結果、入力負荷が１（Ｎ
個のセルが一度に入力される）の時に最も高い０．９９
６というスループットが得られた。原理的には、バンヤ
ン網の個数や出力バッファーの容量を増やすことで、ど
のような入力負荷に対してもセル廃棄率を限りなく小さ
くすることが可能である。
【００１７】図５は、ＴＢＮＳにおけるパケット構造を
示す説明図である。データパケットに加えて、データパ
ケットを分離するフラグ、並びに、データパケット内の
アドレスコードとデータコードを分離するフラグを有す
るセパレーションパケットを用意する。
示す説明図である。データパケットに加えて、データパ
ケットを分離するフラグ、並びに、データパケット内の
アドレスコードとデータコードを分離するフラグを有す
るセパレーションパケットを用意する。
【００１８】データパケットの先頭には、そのセルが空
であるかどうか、有効であるかどうかを示す２ビットの
コードが付加される。例えば、「１１」というコード
は、セルが空でなくしかも有効であることを意味する。
また、「１０」というコードは、セルが空ではないもの
の無効であることを意味する。ここでいう無効とは、そ
のセルがバンヤン網内のある２×２スイッチでセル衝突
を起こした際に、誤った方向にルーティングされたこと
を意味する。
であるかどうか、有効であるかどうかを示す２ビットの
コードが付加される。例えば、「１１」というコード
は、セルが空でなくしかも有効であることを意味する。
また、「１０」というコードは、セルが空ではないもの
の無効であることを意味する。ここでいう無効とは、そ
のセルがバンヤン網内のある２×２スイッチでセル衝突
を起こした際に、誤った方向にルーティングされたこと
を意味する。
【００１９】図６は、バンヤン網内におけるルーティン
グの例を示す説明図である。バンヤン網内では、この付
加された２ビットのコードとアドレスコードによってセ
ルのルーティングが行われる。例えば、「１１」のコー
ドを有するセルと「１０」を有するセルが同時に２×２
スイッチに入力された場合には「１１」を有するセルの
アドレスコードに従ってルーティングが行われる。２×
２スイッチに入力されるセルがともに「１１」を有しか
つ同じアドレスコードを持つ場合、一方のセルは必ず誤
った方向にルーティングされることになるが、その際に
は「１１」のコードは「１０」に書き改められる。
グの例を示す説明図である。バンヤン網内では、この付
加された２ビットのコードとアドレスコードによってセ
ルのルーティングが行われる。例えば、「１１」のコー
ドを有するセルと「１０」を有するセルが同時に２×２
スイッチに入力された場合には「１１」を有するセルの
アドレスコードに従ってルーティングが行われる。２×
２スイッチに入力されるセルがともに「１１」を有しか
つ同じアドレスコードを持つ場合、一方のセルは必ず誤
った方向にルーティングされることになるが、その際に
は「１１」のコードは「１０」に書き改められる。
【００２０】図７は、トランスミッションチェッカー
（ＴＭＣ）におけるルーティングの例を示す説明図であ
る。バンヤン網の出口には、例えば図８のブロック図に
示すＴＭＣを設けて、出力セルの付加された２ビットコ
ードをモニターする。コードが正常値「１１」であれ
ば、そのセルは正しいアドレスに転送されたことを意味
し、コードが異常値「１０」であれば、セルはバンヤン
網内での衝突により正しく転送されなかったことを意味
する。コードが「１１」のセルは出力バッファーに書き
込まれ、コードが「１０」のセルはコードを「１１」に
書き換えた後、次段のバンヤン網に入力される。
（ＴＭＣ）におけるルーティングの例を示す説明図であ
る。バンヤン網の出口には、例えば図８のブロック図に
示すＴＭＣを設けて、出力セルの付加された２ビットコ
ードをモニターする。コードが正常値「１１」であれ
ば、そのセルは正しいアドレスに転送されたことを意味
し、コードが異常値「１０」であれば、セルはバンヤン
網内での衝突により正しく転送されなかったことを意味
する。コードが「１１」のセルは出力バッファーに書き
込まれ、コードが「１０」のセルはコードを「１１」に
書き換えた後、次段のバンヤン網に入力される。
【００２１】以上のように、ＴＢＮＳは、少ないハード
ウェア量で高いスループットを得ることが可能である。
加えて、ルーテイングのアルゴリズムがシンプルなの
で、バンヤン網を構成する２×２スイッチやＴＭＣな
ど、スイッチを構成する要素回路の設計が比較的容易で
ある。また、ＴＢＮＳ全体をグローバルに制御する回路
は存在しないため、単純に要素回路の数を増やしていく
ことで大規模化が可能で、拡張性に優れている。ＳＦＱ
回路技術を用いることで、４０Ｇｂｐｓ／ｃｈ（将来的
には１００Ｇｂｐｓ以上）で動作させることが可能とな
るが、このことは、すなわち４０ＧＨｚのクロック周波
数で回路全体を動作させることを意味している。
ウェア量で高いスループットを得ることが可能である。
加えて、ルーテイングのアルゴリズムがシンプルなの
で、バンヤン網を構成する２×２スイッチやＴＭＣな
ど、スイッチを構成する要素回路の設計が比較的容易で
ある。また、ＴＢＮＳ全体をグローバルに制御する回路
は存在しないため、単純に要素回路の数を増やしていく
ことで大規模化が可能で、拡張性に優れている。ＳＦＱ
回路技術を用いることで、４０Ｇｂｐｓ／ｃｈ（将来的
には１００Ｇｂｐｓ以上）で動作させることが可能とな
るが、このことは、すなわち４０ＧＨｚのクロック周波
数で回路全体を動作させることを意味している。
【００２２】このような高速での動作においては、信号
の遅延時間、特にクロック遅延が問題となって、回路全
体で同期をとることが一般には極めて困難である。この
問題を打破するには、どのようにクロック信号を分配す
るかが重要となるが、この点においてもＴＢＮＳは優れ
ている。図９は、クロックの分配方法を示す説明図であ
る。ＴＢＮＳでは、信号が常に一方向に流れるために、
フロークロッキングが適用可能で、しかも、データとク
ロックが同じ方向のコンカレントフローと、データとク
ロックが逆向きのカウンターフローが混在することもな
いので、タイミング設計が容易である。なお、コンカレ
ントフローとカウンターフローの混在は局所的にないと
は言い切れないが、局所的には容易にタイミング設計可
能である。従って、ＴＢＮＳは高いクロック周波数での
動作に適したスイッチ構成ということができる。
の遅延時間、特にクロック遅延が問題となって、回路全
体で同期をとることが一般には極めて困難である。この
問題を打破するには、どのようにクロック信号を分配す
るかが重要となるが、この点においてもＴＢＮＳは優れ
ている。図９は、クロックの分配方法を示す説明図であ
る。ＴＢＮＳでは、信号が常に一方向に流れるために、
フロークロッキングが適用可能で、しかも、データとク
ロックが同じ方向のコンカレントフローと、データとク
ロックが逆向きのカウンターフローが混在することもな
いので、タイミング設計が容易である。なお、コンカレ
ントフローとカウンターフローの混在は局所的にないと
は言い切れないが、局所的には容易にタイミング設計可
能である。従って、ＴＢＮＳは高いクロック周波数での
動作に適したスイッチ構成ということができる。
【００２３】
【発明の効果】本発明の単一磁束量子回路用スイッチ及
びそれに用いるパケット構造は、上述の構成を備えるこ
とによって、次の効果を奏する。すなわち、ＳＦＱ回路
技術を利用して、タンデムバンヤン型のセルフルーテイ
ングスイッチを作製した。このＴＢＮＳでは、少ないハ
ードウエア量で高いスループットを得ることが可能であ
る。また、スイッチを構成する要素回路はシンプルで設
計が容易であると共に、全体をグローバルに制御する回
路が存在しないことにより、拡張性にも優れている。Ｔ
ＢＮＳでは信号が常に一方向に流れるために、フローク
ロッキングが適用可能で、しかもコンカレントフローと
カウンターフローが混在することがないために、タイミ
ング設計が容易である。このように、ＴＢＮＳはハード
ウェア量、スループット、設計容易性、拡張性、高速で
の動作など、様々な面で優れたスイッチ構成といえる。
びそれに用いるパケット構造は、上述の構成を備えるこ
とによって、次の効果を奏する。すなわち、ＳＦＱ回路
技術を利用して、タンデムバンヤン型のセルフルーテイ
ングスイッチを作製した。このＴＢＮＳでは、少ないハ
ードウエア量で高いスループットを得ることが可能であ
る。また、スイッチを構成する要素回路はシンプルで設
計が容易であると共に、全体をグローバルに制御する回
路が存在しないことにより、拡張性にも優れている。Ｔ
ＢＮＳでは信号が常に一方向に流れるために、フローク
ロッキングが適用可能で、しかもコンカレントフローと
カウンターフローが混在することがないために、タイミ
ング設計が容易である。このように、ＴＢＮＳはハード
ウェア量、スループット、設計容易性、拡張性、高速で
の動作など、様々な面で優れたスイッチ構成といえる。
【図１】バンヤン型スイッチの構成例を示す説明図
【図２】従来のクロスバー型スイッチの構成例を示す説
明図
明図
【図３】バッチャーソーター構成例を示す説明図
【図４】タンデムバンヤン型セルフルーティングスイッ
チの構成を示す説明図
チの構成を示す説明図
【図５】タンデムバンヤン型セルフルーティングスイッ
チにおけるパケット構造を示す説明図
チにおけるパケット構造を示す説明図
【図６】バンヤン網内におけるルーティングの例を示す
説明図
説明図
【図７】トランスミッションチェッカーにおけるルーテ
ィングの例を示す説明図
ィングの例を示す説明図
【図８】トランスミッションチェッカー回路のブロック
図
図
【図９】クロックの分配方法を示す説明図
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 王 鎮
東京都小金井市貫井北町４−２−１ 独立
行政法人通信総合研究所内
(72)発明者 亀田 義男
東京都港区芝五丁目７番１号 日本電気株
式会社内
(72)発明者 萬 伸一
東京都港区芝五丁目７番１号 日本電気株
式会社内
Ｆターム(参考） 5J042 AA01 CA02 CA16 CA29 DA03
5J050 AA02 BB02 CC12 DD17
5K030 GA01 GA04 HA08 KX05
Claims (4)
- 【請求項１】単一磁束量子（ＳＦＱ）を情報担体として
用いた回路において、 バンヤン網の出口にトランスミッションチェッカーを配
して、バンヤン網からの出力セルに予め付加されたコー
ドをモニターし、 そのコードが正常値であれば、出力バッファーに書き込
み、 そのコードが異常値であれば、正常値に書き換えた後、
次段のバンヤン網に入力することを特徴とするタンデム
バンヤン型の単一磁束量子回路用スイッチ。 - 【請求項２】信号の伝送方向における最上段のバンヤン
網の前に、多重化回路を設けて、データ交換を行い、回
線数を減少させる請求項１に記載の単一磁束量子回路用
スイッチ。 - 【請求項３】請求項１または２に記載の単一磁束量子回
路用スイッチに用いるパケット構造であって、 データパケットに、データパケットを分離するフラグ、
並びに、データパケット内のアドレスコードとデータコ
ードを分離するフラグとを有するセパレーションパケッ
トを付加したことを特徴とする単一磁束量子回路用スイ
ッチに用いるパケット構造。 - 【請求項４】データパケットの先頭に、そのセルが空で
あるかどうか、また、有効であるかどうかを示す２ビッ
トのコードを付加した請求項４に記載の単一磁束量子回
路用スイッチに用いるパケット構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002145360A JP2003338845A (ja) | 2002-05-20 | 2002-05-20 | 単一磁束量子回路用スイッチ及びそれに用いるパケット構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002145360A JP2003338845A (ja) | 2002-05-20 | 2002-05-20 | 単一磁束量子回路用スイッチ及びそれに用いるパケット構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003338845A true JP2003338845A (ja) | 2003-11-28 |
Family
ID=29704716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002145360A Pending JP2003338845A (ja) | 2002-05-20 | 2002-05-20 | 単一磁束量子回路用スイッチ及びそれに用いるパケット構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003338845A (ja) |
-
2002
- 2002-05-20 JP JP2002145360A patent/JP2003338845A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8995456B2 (en) | Space-space-memory (SSM) Clos-network packet switch | |
| JP2533223B2 (ja) | 多段通信ネットワ―ク | |
| EP0872087A1 (en) | Packet routing | |
| JP2001244992A (ja) | パケット交換装置及び同制御方法 | |
| AU753148B2 (en) | Communications network | |
| US20140376546A1 (en) | Switch Routing Algorithm | |
| Liu et al. | Energy-aware routing in hybrid optical network-on-chip for future multi-processor system-on-chip | |
| Takahashi et al. | A torus datacenter network based on OPS/OCS/VOCS enabled by smart flow management | |
| Bergman et al. | Optically interconnected high performance data centers | |
| US9135201B2 (en) | Switching device for routing data, computer interconnection network and routing method using such device | |
| JP2003338845A (ja) | 単一磁束量子回路用スイッチ及びそれに用いるパケット構造 | |
| Shahida et al. | Fast Zerox algorithm for routing in optical Multistage interconnection networks | |
| Liu et al. | Prevention of congestion in packet-switched multistage interconnection networks | |
| Effiong et al. | Roundabout: a network-on-chip router with adaptive buffer sharing | |
| Aust et al. | Real-time processor interconnection network for fpga-based multiprocessor system-on-chip (mpsoc) | |
| Liu et al. | Topologies in distributed machine learning: Comprehensive survey, recommendations and future directions | |
| Yu et al. | MPNACK: an optical switching scheme enabling the buffer-less reliable transmission | |
| JP5256193B2 (ja) | データ駆動型処理装置及びその順序合流制御装置 | |
| Zinoviev | Design issues in ultra-fast ultra-low-power superconductor batcher-banyan switching fabric based on rsfq logic/memory family | |
| Obaidat et al. | An efficient adaptive bus arbitration scheme for scalable shared-medium ATM switch | |
| Arango et al. | Staged circuit switching | |
| El-Moursy et al. | High throughput architecture for OCTAGON network on chip | |
| US20030177258A1 (en) | Reconfigurable control processor for multi-protocol resilient packet ring processor | |
| US20220368619A1 (en) | Computing system, computing processor and data processing method | |
| US8549251B1 (en) | Methods and apparatus for efficient modification of values within computing registers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050407 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061109 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070220 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070619 |