JP2003337753A - Tamper-proof device and its method - Google Patents
Tamper-proof device and its methodInfo
- Publication number
- JP2003337753A JP2003337753A JP2002143405A JP2002143405A JP2003337753A JP 2003337753 A JP2003337753 A JP 2003337753A JP 2002143405 A JP2002143405 A JP 2002143405A JP 2002143405 A JP2002143405 A JP 2002143405A JP 2003337753 A JP2003337753 A JP 2003337753A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- tamper resistant
- storage means
- predetermined data
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、回路電源の通電無
通電に関係なく、大切な固有情報が第３者に不正に読み
出されることを防ぐ耐タンパ装置およびその方法に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a tamper resistant device and a method thereof for preventing important unique information from being illegally read by a third party regardless of whether the circuit power source is energized or not.
【０００２】[0002]
【従来の技術】従来の不正改竄防止を行う耐タンパ装置
は、ＩＤや暗号キーなど大切な固有情報がメモリなどに
記憶されている機器に装着され、カバースイッチなどに
よりカバーが開けられたことを検知したとき、その記憶
されているメモリ内の固有情報を消滅させることによ
り、大切な固有情報が第３者に不正に読み出されること
の防止を行っている。2. Description of the Related Art A conventional tamper-proof device for preventing tampering is installed in a device in which important unique information such as an ID and an encryption key is stored in a memory, and a cover is opened by a cover switch or the like. When it is detected, the unique information stored in the memory is erased to prevent the important unique information from being illegally read by a third party.
【０００３】[0003]
【発明が解決しようとする課題】しかしながら、従来の
耐タンパ装置は、カバースイッチなどの認識をＣＰＵな
どの演算部で行っていたため、回路電源が入っていない
場合には耐タンパ機能が働かないという問題があった。However, in the conventional tamper resistant device, the tamper resistant function does not work when the circuit power is not turned on because the cover switch and the like are recognized by the arithmetic unit such as the CPU. There was a problem.
【０００４】本発明は、このような従来の問題を解決す
るためになされたもので、回路電源の通電無通電に関係
なく、大切な固有情報が第３者に不正に読み出されるこ
とを防ぐ耐タンパ装置およびその方法を提供するもので
ある。The present invention has been made in order to solve such a conventional problem, and protects important unique information from being illegally read by a third party irrespective of whether the circuit power is on or off. A tamper device and a method thereof are provided.
【０００５】[0005]
【課題を解決するための手段】本発明の耐タンパ装置
は、回路電源と分離された電源供給手段と、不正行為が
行われたことを認識する不正行為認識手段と、前記不正
行為認識手段が前記不正行為を認識したとき前記電源供
給手段より予め定めたデータを記憶する記憶手段への電
源供給を遮断制御する電源制御手段とを備えることとし
た。A tamper resistant device according to the present invention comprises a power supply means separated from a circuit power source, a fraudulent behavior recognition means for recognizing that a fraudulent activity has been performed, and the fraudulent activity recognition means. A power supply control means is provided for controlling to shut off the power supply from the power supply means to the storage means for storing predetermined data when the illegal act is recognized.
【０００６】この構成により、耐タンパスイッチが働く
といった不正な行為が行われた場合は、回路電源の通電
無通電に関係なく、メモリ電源を遮断しメモリ情報を消
滅させ、大切な固有情報が第３者に不正に読み出される
ことを確実に防ぐことができる。With this configuration, when an illegal act such as a tamper resistant switch is operated, the memory power is shut off and the memory information is erased regardless of whether the circuit power is turned on or off. It is possible to reliably prevent unauthorized reading by three parties.
【０００７】また、本発明の耐タンパ方法は、回路電源
と分離され電源供給する手順と、不正行為が行われたこ
とを認識する手順と、前記不正行為が行われたとき予め
定めたデータを記憶する記憶手段への前記電源供給を遮
断制御する手順とを有することとした。Further, the tamper resistant method of the present invention includes a procedure for supplying power separately from the circuit power source, a procedure for recognizing that a fraudulent act has been carried out, and predetermined data when the fraudulent act has been carried out. And a procedure for controlling the cutoff of the power supply to the storage means for storing.
【０００８】この方法により、耐タンパスイッチが働く
といった不正な行為が行われた場合は、回路電源の通電
無通電に関係なく、メモリ電源を遮断しメモリ情報を消
滅させ、大切な固有情報が第３者に不正に読み出される
ことを確実に防ぐことができる。According to this method, when an illegal act such as a tamper resistant switch is operated, the memory power is shut off and the memory information is erased regardless of whether the circuit power is turned on or off. It is possible to reliably prevent unauthorized reading by three parties.
【０００９】また、本発明の耐タンパ装置は、前記電源
供給手段より前記記憶手段への電源供給が遮断されたと
き、前記記憶手段の電源を強制放電させる放電制御手段
を備えることとした。Further, the tamper resistant device of the present invention is provided with a discharge control means for forcibly discharging the power supply of the storage means when the power supply to the storage means is cut off by the power supply means.
【００１０】この構成により、耐タンパスイッチが働く
といった不正な行為が行われた場合は、回路電源の通電
無通電に関係なく、メモリの電源を強制放電させ、メモ
リ情報を瞬間的に消滅させ、大切な固有情報が第３者に
不正に読み出されることを迅速に防ぐことができる。With this configuration, when an illegal act such as a tamper resistant switch is activated, the memory power is forcibly discharged regardless of whether the circuit power is turned on or off, and the memory information is instantaneously erased. It is possible to quickly prevent important unique information from being illegally read by a third party.
【００１１】また、本発明の耐タンパ方法は、前記電源
制御手段により前記電源供給手段より前記記憶手段への
電源供給が遮断されたとき、前記記憶手段の電源を強制
放電させることとした。Further, in the tamper resistant method of the present invention, when the power supply control means cuts off the power supply from the power supply means to the storage means, the power supply of the storage means is forcibly discharged.
【００１２】この方法により、耐タンパスイッチが働く
といった不正な行為が行われた場合は、回路電源の通電
無通電に関係なく、メモリの電源を強制放電させ、メモ
リ情報を瞬間的に消滅させ、大切な固有情報が第３者に
不正に読み出されることを迅速に防ぐことができる。According to this method, when an illegal act such as a tamper resistant switch is performed, the memory power is forcibly discharged regardless of whether the circuit power is on or off, and the memory information is instantaneously erased. It is possible to quickly prevent important unique information from being illegally read by a third party.
【００１３】また、本発明の耐タンパ装置は、回路電源
と分離された電源供給手段と、不正行為が行われたこと
を認識する不正行為認識手段と、前記不正行為認識手段
が作動したとき前記電源供給手段より予め定めたデータ
を記憶する記憶手段への電源供給を制御する電源制御手
段とを備え、前記回路電源がオフのときに前記不正行為
認識手段が作動したときには、前記記憶手段への電源供
給を遮断し、前記回路電源がオンのときに前記不正行為
認識手段が作動したときには、データ処理を行うデータ
処理演算手段に割り込みを発生させプログラムにより前
記予め定めたデータを消去することとした。Further, the tamper resistant device of the present invention is a power supply means separated from a circuit power source, a fraudulent behavior recognition means for recognizing that a fraudulent activity has been performed, and a fraudulent activity recognition means for operating the fraudulent activity recognition means. A power supply control means for controlling power supply from the power supply means to a storage means for storing predetermined data, and when the fraud recognition means is activated when the circuit power supply is off, When the injustice recognition means is activated when the power supply is cut off and the circuit power is on, an interrupt is generated in the data processing calculation means that performs data processing, and the predetermined data is erased by the program. .
【００１４】この構成により、回路電源が通電時でも無
通電時でも不正な行為が行われた場合は、ＩＤや暗号キ
ーなどの大切な固有情報を消滅させ、大切な固有情報が
第３者に不正に読み出されることをより信頼性を高め防
ぐことができる。With this configuration, when an illegal act is performed while the circuit power source is energized or de-energized, important unique information such as an ID and an encryption key is erased, and the important unique information is transmitted to a third party. It is possible to further improve reliability and prevent unauthorized reading.
【００１５】また、本発明の耐タンパ方法は、回路電源
と分離され電源供給する手順と、不正行為が行われたこ
とを認識する手順と、前記不正行為が行われたとき予め
定めたデータを記憶する記憶手段への前記電源供給を遮
断制御する手順とを有し、前記回路電源がオフのときに
前記不正行為が行われたときには、前記記憶手段への電
源供給を遮断し、前記回路電源がオンのときに前記不正
行為が行われたときには、データ処理を行うデータ処理
演算手段に割り込みを発生させプログラムにより前記予
め定めたデータを消去することとした。Further, the tamper resistant method of the present invention includes a procedure for supplying power separately from the circuit power supply, a procedure for recognizing that a fraudulent act has been performed, and predetermined data when the fraudulent act has been performed. And a step of controlling cutoff of the power supply to the storage means for storing, and when the illegal act is performed while the circuit power supply is off, the power supply to the storage means is cut off, and the circuit power supply is cut off. When the fraudulent act is performed when is turned on, an interrupt is generated in the data processing operation means that performs data processing, and the predetermined data is erased by the program.
【００１６】この方法により、回路電源が通電時でも無
通電時でも不正な行為が行われた場合は、ＩＤや暗号キ
ーなどの大切な固有情報を消滅させ、大切な固有情報が
第３者に不正に読み出されることをより信頼性を高め防
ぐことができる。According to this method, when an illegal act is performed while the circuit power source is energized or de-energized, important unique information such as an ID and an encryption key is erased, and the important unique information is transmitted to a third party. It is possible to further improve reliability and prevent unauthorized reading.
【００１７】また、本発明の耐タンパ装置では、前記記
憶手段は、プログラム記憶手段と分離されることとし
た。Further, in the tamper resistant device of the present invention, the storage means is separated from the program storage means.
【００１８】この構成により、データ処理演算手段で処
理するプログラムは、暴走することなく正常に動作し続
けることができる。With this configuration, the program processed by the data processing calculation means can continue to operate normally without runaway.
【００１９】また、本発明の耐タンパ方法では、前記記
憶手段は、プログラム記憶手段と分離して前記予め定め
たデータを記憶することとした。Further, in the tamper resistant method of the present invention, the storage means stores the predetermined data separately from the program storage means.
【００２０】この方法により、データ処理演算手段で処
理するプログラムは、暴走することなく正常に動作し続
けることができる。By this method, the program processed by the data processing operation means can continue to operate normally without running away.
【００２１】また、本発明の耐タンパ装置では、前記記
憶手段は、前記プログラムと前記予め定めたデータとを
記憶することとした。In the tamper resistant device of the present invention, the storage means stores the program and the predetermined data.
【００２２】この構成により、プログラムとＩＤや暗号
キーなどのデータとを別々の記憶手段に分けなくても良
く、簡潔構成にすることができる。With this configuration, it is not necessary to divide the program and the data such as the ID and the encryption key into separate storage means, and the configuration can be simplified.
【００２３】さらに、本発明の耐タンパ方法では、前記
記憶手段は、前記プログラムと前記予め定めたデータと
を記憶することとした。Further, in the tamper resistant method of the present invention, the storage means stores the program and the predetermined data.
【００２４】この方法により、プログラムとＩＤや暗号
キーなどのデータとを別々のＲＡＭに分けなくても良
く、簡潔構成にすることができる。By this method, the program and the data such as the ID and the encryption key do not have to be divided into separate RAMs, and the structure can be simplified.
【００２５】[0025]
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を用いて説明する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings.
【００２６】図１は、本発明の第１の実施の形態の耐タ
ンパ装置のブロック図を示す。FIG. 1 is a block diagram of a tamper resistant device according to a first embodiment of the present invention.
【００２７】図１に示すように、本発明の第１の実施の
形態の耐タンパ装置は、電池などの回路電源とは分離さ
れた電源供給手段１と、電源供給手段１よりの電源供給
を制御する電源制御手段２と、カバーが開けられたこと
を検知する耐タンパスイッチなどの不正行為認識手段３
と、メモリなどに代表されるデータ記憶手段４とから構
成されている。As shown in FIG. 1, the tamper resistant device according to the first embodiment of the present invention is provided with a power supply means 1 separated from a circuit power supply such as a battery, and a power supply from the power supply means 1. Power supply control means 2 for controlling, and tampering recognition means 3 such as a tamper resistant switch for detecting that the cover is opened.
And a data storage means 4 represented by a memory and the like.
【００２８】図２は、本発明の第１の実施の形態の耐タ
ンパ装置の回路図を示す。FIG. 2 is a circuit diagram of the tamper resistant device according to the first embodiment of the present invention.
【００２９】図２に示すように、メモリ電源１１は図１
に示す電源供給手段１に相当し、電源遮断電子スイッチ
１２は図１に示す電源制御手段２に相当し、耐タンパス
イッチ１３は図１に示す不正行為認識手段３に相当し、
ＲＡＭ１４は図１に示すデータ記憶手段４に相当する。As shown in FIG. 2, the memory power supply 11 is shown in FIG.
1, the power cutoff electronic switch 12 corresponds to the power supply control means 2 shown in FIG. 1, the tamper resistant switch 13 corresponds to the fraudulent behavior recognition means 3 shown in FIG.
The RAM 14 corresponds to the data storage means 4 shown in FIG.
【００３０】以上のように構成された本発明の第１の実
施の形態の耐タンパ装置について、図２を用いその動作
を説明する。The operation of the tamper resistant device of the first embodiment of the present invention constructed as above will be described with reference to FIG.
【００３１】図２に示すように、耐タンパスイッチ１３
がオフの状態のときには、電源遮断電子スイッチ１２は
オン状態となっており、メモリ電源１１がＲＡＭ１４に
供給されている。なお、ＲＡＭ１４には事前にＩＤや暗
号キーなどの大切な固有情報である予め定められたデー
タが書き込まれているものとする。メモリ電源１１は、
回路電源とは分離されている。As shown in FIG. 2, the tamper resistant switch 13
When is off, the power cutoff electronic switch 12 is on, and the memory power supply 11 is supplied to the RAM 14. It is assumed that predetermined data, which is important unique information such as an ID and an encryption key, is written in the RAM 14 in advance. The memory power supply 11 is
Separated from circuit power.
【００３２】上記状態で動作しているときに、耐タンパ
スイッチ１３がオンとなった場合には、電源遮断電子ス
イッチ１２がオフ状態となり、ＲＡＭ１４への電源が遮
断される。するとＲＡＭ１４内のデータが徐々に消滅し
ていき、事前に書き込まれていたＩＤや暗号キーなどの
大切な固有情報を消すことができる。When the tamper resistant switch 13 is turned on while operating in the above state, the power cutoff electronic switch 12 is turned off and the power to the RAM 14 is cut off. Then, the data in the RAM 14 gradually disappears, and important unique information such as the ID and the encryption key written in advance can be erased.
【００３３】以上、本発明の第１の実施の形態によれ
ば、耐タンパスイッチが働くといった不正な行為が行わ
れた場合は、回路電源の通電無通電に関係なく、メモリ
電源を遮断しメモリ情報を消滅させ、大切な固有情報が
第３者に不正に読み出されることを確実に防ぐことがで
きる。As described above, according to the first embodiment of the present invention, when an illegal act such as a tamper resistant switch is activated, the memory power is shut off regardless of whether the circuit power is on or off. Information can be erased, and important unique information can be reliably prevented from being illegally read by a third party.
【００３４】図３は、本発明の第２の実施の形態の耐タ
ンパ方法で使用する装置のブロック図を示す。FIG. 3 is a block diagram of an apparatus used in the tamper resistant method according to the second embodiment of the present invention.
【００３５】図３に示すように、本発明の第２の実施の
形態の耐タンパ方法で使用する装置は、電源制御手段２
と、耐タンパスイッチなどに代表される不正行為認識手
段３と、メモリなどに代表されるデータ記憶手段４と、
ＣＰＵなどのデータ処理演算手段２１とから構成されて
いる。As shown in FIG. 3, the apparatus used in the tamper resistant method of the second embodiment of the present invention is the power supply control means 2
A misconduct recognition means 3 typified by a tamper resistant switch, and a data storage means 4 typified by a memory,
It is composed of a data processing calculation means 21 such as a CPU.
【００３６】図４は、本発明の第２の実施の形態の耐タ
ンパ方法におけるフローチャートを示す。FIG. 4 shows a flowchart of the tamper resistant method according to the second embodiment of the present invention.
【００３７】本発明の第２の実施の形態の耐タンパ方法
について、図３と図４とを用いてその動作を説明する。The operation of the tamper resistant method according to the second embodiment of the present invention will be described with reference to FIGS. 3 and 4.
【００３８】まず、図４に示すように、データ記憶手段
４のメモリにＩＤや暗号キーなどの大切な固有情報を書
き込んでおく（ステップＳ３１）。そして、不正行為認
識手段３の耐タンパスイッチがオンとなると（ステップ
Ｓ３２のＹｅｓ）、電源制御手段２によりメモリの電源
供給を遮断し（ステップＳ３３）、メモリ内容を消去す
る（ステップＳ３４）。First, as shown in FIG. 4, important unique information such as an ID and an encryption key is written in the memory of the data storage means 4 (step S31). Then, when the tamper resistant switch of the misconduct recognition means 3 is turned on (Yes in step S32), the power supply control means 2 cuts off the power supply to the memory (step S33) and erases the memory contents (step S34).
【００３９】このとき、プログラム用メモリのプログラ
ム記憶手段（図示せず）とＩＤや暗号キー用メモリのデ
ータ記憶手段４とを分離しておけば、データ処理演算手
段２１で処理するＣＰＵプログラムは、暴走することな
く正常に動作し続けることができる（本発明の第１の実
施の形態も同様）。At this time, if the program storage means (not shown) of the program memory and the data storage means 4 of the ID and encryption key memory are separated, the CPU program processed by the data processing calculation means 21 becomes It is possible to continue normal operation without runaway (the same applies to the first embodiment of the present invention).
【００４０】以上、本発明の第２の実施の形態によれ
ば、耐タンパスイッチが働くといった不正な行為が行わ
れた場合は、回路電源の通電無通電に関係なく、メモリ
電源を遮断しメモリ情報を消滅させ、大切な固有情報が
第３者に不正に読み出されることを確実に防ぐことがで
きる。As described above, according to the second embodiment of the present invention, when an illegal act such as a tamper resistant switch is activated, the memory power is shut off regardless of whether the circuit power is on or off. Information can be erased, and important unique information can be reliably prevented from being illegally read by a third party.
【００４１】図５は、本発明の第３の実施の形態の耐タ
ンパ装置のブロック図を示す。FIG. 5 is a block diagram of a tamper resistant device according to a third embodiment of the present invention.
【００４２】図５に示すように、本発明の第３の実施の
形態の耐タンパ装置は、電池などの回路電源とは分離さ
れた電源供給手段１と、電源供給を制御する電源制御手
段２と、耐タンパスイッチなどの不正行為認識手段３
と、メモリなどに代表されるデータ記憶手段４と、デー
タ記憶手段４を強制放電させる放電制御手段４１とから
構成されている。As shown in FIG. 5, the tamper resistant device according to the third embodiment of the present invention has a power supply means 1 separated from a circuit power supply such as a battery and a power supply control means 2 for controlling the power supply. And tamper proof recognition means 3 such as tamper resistant switches
And a data storage means 4 represented by a memory and the like, and a discharge control means 41 for forcibly discharging the data storage means 4.
【００４３】図６は、本発明の第３の実施の形態の耐タ
ンパ装置の回路図を示す。FIG. 6 is a circuit diagram of the tamper resistant device according to the third embodiment of the present invention.
【００４４】図６に示すように、メモリ電源１１は図５
に示す電源供給手段１に相当し、電源遮断電子スイッチ
１２は図５に示す電源制御手段２に相当し、耐タンパス
イッチ１３は図５に示す不正行為認識手段３に相当し、
ＲＡＭ１４は図５に示すデータ記憶手段４に相当し、強
制放電電子スイッチ５１は放電制御手段４１に相当す
る。As shown in FIG. 6, the memory power supply 11 is shown in FIG.
5, the power cutoff electronic switch 12 corresponds to the power supply control means 2 shown in FIG. 5, the tamper resistant switch 13 corresponds to the fraudulent activity recognition means 3 shown in FIG.
The RAM 14 corresponds to the data storage means 4 shown in FIG. 5, and the forced discharge electronic switch 51 corresponds to the discharge control means 41.
【００４５】以上のように構成された本発明の第３の実
施の形態の耐タンパ装置について、図６を用いその動作
を説明する。The operation of the tamper resistant device of the third embodiment of the present invention constructed as above will be described with reference to FIG.
【００４６】図６に示すように、耐タンパスイッチ１３
がオフの状態のときには、電源遮断電子スイッチ１２が
オン状態となっており、メモリ電源１１がＲＡＭ１４に
供給されている。このとき、メモリの電源を強制的に放
電させる強制放電電子スイッチ５１はオフとなってい
る。なお、ＲＡＭ１４には事前にＩＤや暗号キーなどの
大切な固有情報が書き込まれているものとする。また、
メモリ電源１１は、回路電源とは分離されている。As shown in FIG. 6, the tamper resistant switch 13
Is off, the power cutoff electronic switch 12 is on, and the memory power supply 11 is supplied to the RAM 14. At this time, the forced discharge electronic switch 51 for forcibly discharging the power supply of the memory is off. Note that it is assumed that important unique information such as an ID and an encryption key is written in the RAM 14 in advance. Also,
The memory power supply 11 is separated from the circuit power supply.
【００４７】上記状態で動作しているときに、耐タンパ
スイッチ１３がオンとなった場合には、電源遮断電子ス
イッチ１２がオフ状態となり、ＲＡＭ１４への電源が遮
断される。同時に強制放電電子スイッチ５１はオンとな
り、ＲＡＭ１４には並列にバックアップ用コンデンサが
設けられているが（図示せず）放電され、ＲＡＭ１４の
電源は急速に下がる。従って、ＲＡＭ１４内に事前に書
き込まれていたＩＤや暗号キーなどの大切なデータを瞬
間的に消滅することができる。When the tamper resistant switch 13 is turned on while operating in the above state, the power cutoff electronic switch 12 is turned off and the power to the RAM 14 is cut off. At the same time, the forced discharge electronic switch 51 is turned on, and although the RAM 14 is provided with a backup capacitor in parallel (not shown), the RAM 14 is discharged and the power of the RAM 14 is rapidly lowered. Therefore, important data such as the ID and the encryption key written in advance in the RAM 14 can be instantaneously erased.
【００４８】以上、本発明の第３の実施の形態によれ
ば、耐タンパスイッチが働くといった不正な行為が行わ
れた場合は、回路電源の通電無通電に関係なく、メモリ
の電源を強制放電させ、メモリ情報を瞬間的に消滅さ
せ、大切な固有情報が第３者に不正に読み出されること
を迅速に防ぐことができる。As described above, according to the third embodiment of the present invention, when an illegal act such as the tamper resistant switch is activated, the memory power supply is forcibly discharged regardless of whether the circuit power supply is on or off. Thus, the memory information can be instantaneously erased, and the important unique information can be quickly prevented from being illegally read by a third party.
【００４９】図７は、本発明の第４の実施の形態の耐タ
ンパ方法で使用する装置のブロック図を示す。FIG. 7 is a block diagram of an apparatus used in the tamper resistant method according to the fourth embodiment of the present invention.
【００５０】図７に示すように、本発明の第４の実施の
形態の耐タンパ方法で使用する装置は、電源制御手段２
と、耐タンパスイッチなどに代表される不正行為認識手
段３と、メモリなどに代表されるデータ記憶手段４と、
ＣＰＵなどのデータ処理演算手段２１と、メモリの電源
を強制放電させる放電制御手段４１とから構成されてい
る。As shown in FIG. 7, the apparatus used in the tamper resistant method of the fourth embodiment of the present invention is a power supply control means 2
A misconduct recognition means 3 typified by a tamper resistant switch, and a data storage means 4 typified by a memory,
It is composed of a data processing calculation means 21 such as a CPU and a discharge control means 41 for forcibly discharging the power supply of the memory.
【００５１】図８は、本発明の第４の実施の形態の耐タ
ンパ方法におけるフローチャートを示す。FIG. 8 shows a flowchart of the tamper resistant method according to the fourth embodiment of the present invention.
【００５２】本発明の第４の実施の形態の耐タンパ方法
について、図７と図８とを用いてその動作を説明する。The operation of the tamper resistant method according to the fourth embodiment of the present invention will be described with reference to FIGS. 7 and 8.
【００５３】まず、図８に示すように、データ記憶手段
４のメモリにＩＤや暗号キーなどの大切な固有情報を書
き込んでおく（ステップＳ３１）。そして、不正行為認
識手段３の耐タンパスイッチがオンとなると（ステップ
Ｓ３２のＹｅｓ）、電源制御手段２によりメモリの電源
供給を遮断（ステップＳ３３）すると同時に、メモリの
電源を強制放電（ステップＳ６１）する。この強制放電
（ステップＳ６１）によりメモリ内容は瞬時に消去（ス
テップＳ３４）されることとなる。First, as shown in FIG. 8, important unique information such as an ID and an encryption key is written in the memory of the data storage means 4 (step S31). When the tamper resistant switch of the fraudulent activity recognition means 3 is turned on (Yes in step S32), the power supply of the memory is shut off by the power supply control means 2 (step S33), and at the same time, the power of the memory is forcibly discharged (step S61). To do. By this forced discharge (step S61), the memory contents are instantly erased (step S34).
【００５４】このとき、プログラム用メモリのプログラ
ム記憶手段（図示せず）とＩＤや暗号キー用メモリのデ
ータ記憶手段４とを分離しておけば、データ処理演算手
段２１で処理するＣＰＵプログラムは、暴走することな
く正常に動作し続けることができる（本発明の第３の実
施の形態も同様）。At this time, if the program storage means (not shown) of the program memory and the data storage means 4 of the ID and encryption key memory are separated, the CPU program processed by the data processing calculation means 21 becomes It is possible to continue normal operation without runaway (the same applies to the third embodiment of the present invention).
【００５５】以上、本発明の第４の実施の形態によれ
ば、耐タンパスイッチが働くといった不正な行為が行わ
れた場合は、回路電源の通電無通電に関係なく、メモリ
の電源を強制放電させ、メモリ情報を瞬間的に消滅さ
せ、大切な固有情報が第３者に不正に読み出されること
を迅速に防ぐことができる。As described above, according to the fourth embodiment of the present invention, when an illegal act such as a tamper resistant switch is activated, the memory power supply is forcibly discharged regardless of whether the circuit power supply is on or off. Thus, the memory information can be instantaneously erased, and the important unique information can be quickly prevented from being illegally read by a third party.
【００５６】図９は、本発明の第５の実施の形態の耐タ
ンパ装置のブロック図を示す。FIG. 9 shows a block diagram of a tamper resistant device according to a fifth embodiment of the present invention.
【００５７】図９に示すように、本発明の第５の実施の
形態の耐タンパ装置は、電源供給を制御する電源制御手
段２と、耐タンパスイッチなどの不正行為認識手段３
と、メモリなどに代表されるデータ記憶手段４と、ＣＰ
Ｕなどに代表されるデータ処理演算手段２１と、電池な
どのバックアップ電源供給手段７１と、回路電源供給手
段７２とから構成されている。As shown in FIG. 9, the tamper resistant apparatus according to the fifth embodiment of the present invention includes a power supply control means 2 for controlling power supply and a fraudulent behavior recognition means 3 such as a tamper resistant switch.
And a data storage means 4 typified by a memory, and a CP
It is composed of a data processing calculation means 21 typified by U, a backup power supply means 71 such as a battery, and a circuit power supply means 72.
【００５８】図１０は、本発明の第５の実施の形態の耐
タンパ装置の回路図を示す。FIG. 10 is a circuit diagram of the tamper resistant device according to the fifth embodiment of the present invention.
【００５９】図１０に示すように、電源遮断電子スイッ
チ１２は図９に電源制御手段２に相当し、耐タンパスイ
ッチ１３は図９に示す不正行為認識手段３に相当し、Ｒ
ＡＭ１４は図９に示すデータ記憶手段４に相当し、ＣＰ
Ｕ８４は図９に示すデータ処理演算手段２１に相当し、
ＲＡＭバックアップ電源８１は図９に示すバックアップ
電源供給手段７１に相当し、回路電源８２は図９に示す
回路電源供給手段７２に相当する。As shown in FIG. 10, the power cutoff electronic switch 12 corresponds to the power supply control means 2 in FIG. 9, the tamper resistant switch 13 corresponds to the misconduct recognition means 3 shown in FIG. 9, and R
The AM 14 corresponds to the data storage means 4 shown in FIG.
U84 corresponds to the data processing calculation means 21 shown in FIG.
The RAM backup power supply 81 corresponds to the backup power supply means 71 shown in FIG. 9, and the circuit power supply 82 corresponds to the circuit power supply means 72 shown in FIG.
【００６０】以上のように構成された本発明の第５の実
施の形態の耐タンパ装置について、図１０を用いその動
作を説明する。The operation of the tamper resistant device of the fifth embodiment of the present invention constructed as above will be described with reference to FIG.
【００６１】図１０において、ＲＡＭ１４には事前にＩ
Ｄや暗号キーなどの大切な固有情報が書き込まれてお
り、プログラムデータも同一のＲＡＭ１４に書き込まれ
ているものとする。また、ＲＡＭバックアップ電源８１
と回路電源８２は分離されているものとする。In FIG. 10, the RAM 14 has I
It is assumed that important unique information such as D and an encryption key is written, and program data is also written in the same RAM 14. Also, the RAM backup power supply 81
And the circuit power supply 82 are separated.
【００６２】まず、回路電源８２が供給されていない場
合を説明する。耐タンパスイッチ１３がオフの状態のと
きには、電源遮断電子スイッチ１２がオン状態となって
おり、ＲＡＭバックアップ電源８１からの電源供給によ
りＲＡＭ１４のデータは保持されている。なお、回路電
源８２より電源供給が行われていないのでＣＰＵ８４は
動作していない。First, the case where the circuit power supply 82 is not supplied will be described. When the tamper resistant switch 13 is in the off state, the power cutoff electronic switch 12 is in the on state, and the data of the RAM 14 is retained by the power supply from the RAM backup power supply 81. Since the power is not being supplied from the circuit power supply 82, the CPU 84 is not operating.
【００６３】上記状態で動作しているときに、耐タンパ
スイッチ１３がオンとなった場合には、電源遮断電子ス
イッチ１２がオフ状態となり、ＲＡＭ１４へのＲＡＭバ
ックアップ電源８１が遮断される。ＲＡＭバックアップ
電源８１の遮断によりＲＡＭ１４内のデータが徐々に消
滅していき、事前に書き込まれていたＩＤや暗号キーな
どの大切な固有情報を消すことができる。When the tamper resistant switch 13 is turned on while operating in the above state, the power cutoff electronic switch 12 is turned off and the RAM backup power supply 81 to the RAM 14 is cut off. By shutting off the RAM backup power supply 81, the data in the RAM 14 is gradually erased, and important unique information such as the ID and the encryption key written in advance can be erased.
【００６４】次に、回路電源８２が供給されている場合
を説明する。耐タンパスイッチ１３がオフの状態のとき
には、電源遮断電子スイッチ１２がオン状態となってお
り、ＲＡＭバックアップ電源８１がＲＡＭ１４に供給さ
れている。このときＣＰＵ８４への割り込みは発生して
いない。Next, the case where the circuit power supply 82 is supplied will be described. When the tamper resistant switch 13 is off, the power cutoff electronic switch 12 is on, and the RAM backup power 81 is supplied to the RAM 14. At this time, no interruption to the CPU 84 has occurred.
【００６５】上記状態で動作しているときに、耐タンパ
スイッチ１３がオンとなった場合には、電源遮断電子ス
イッチ１２はオン状態のままで、ＡＮＤ回路１５よりＲ
ＡＭ１４への電源は供給され、ＣＰＵ８４への割り込み
が発生する。割り込み発生により、プログラムはＲＡＭ
１４に事前に書き込まれていたＩＤや暗号キーなどのメ
モリ内容を消去する。When the tamper resistant switch 13 is turned on while operating in the above state, the power cutoff electronic switch 12 remains on and the AND circuit 15 outputs R
Power is supplied to the AM 14, and an interrupt is generated to the CPU 84. Program is RAM when interrupt occurs
The memory contents such as the ID and the encryption key previously written in 14 are erased.
【００６６】以上、本発明の第５の実施の形態によれ
ば、回路電源が通電時でも無通電時でも不正な行為が行
われた場合は、ＩＤや暗号キーなどの大切な固有情報を
消滅させ、大切な固有情報が第３者に不正に読み出され
ることをより信頼性を高め防ぐことができる。また、プ
ログラムとデータを別々のＲＡＭに分けなくても良いと
いう利点も得ることができる。As described above, according to the fifth embodiment of the present invention, important illegal information such as an ID and an encryption key is erased when an illegal act is performed even when the circuit power source is energized or de-energized. Therefore, it is possible to further improve the reliability and prevent the important unique information from being illegally read by a third party. Further, it is possible to obtain an advantage that the program and the data do not have to be divided into separate RAMs.
【００６７】図１１は、本発明の第６の実施の形態の耐
タンパ方法で使用する装置のブロック図をす。FIG. 11 is a block diagram of an apparatus used in the tamper resistant method of the sixth embodiment of the present invention.
【００６８】図１１に示すように、本発明の第６の実施
の形態の耐タンパ方法で使用する装置は、電源制御手段
２と、耐タンパスイッチなどに代表される不正行為認識
手段３と、メモリなどに代表されるデータ記憶手段４
と、ＣＰＵなどのデータ処理演算手段２１と、電池など
のバックアップ電源供給手段７１と、回路電源供給手段
７２とから構成されている。As shown in FIG. 11, the apparatus used in the tamper resistant method according to the sixth embodiment of the present invention comprises a power supply control means 2, a tampering recognition means 3 represented by a tamper resistant switch, and the like. Data storage means 4 represented by a memory or the like
And a data processing operation unit 21 such as a CPU, a backup power supply unit 71 such as a battery, and a circuit power supply unit 72.
【００６９】図１２は、本発明の第６の実施の形態の耐
タンパ方法におけるフローチャートを示す。FIG. 12 shows a flowchart of the tamper resistant method according to the sixth embodiment of the present invention.
【００７０】本発明の第６の実施の形態の耐タンパ方法
について、図１１と図１２とを用いてその動作を説明す
る。The operation of the tamper resistant method according to the sixth embodiment of the present invention will be described with reference to FIGS. 11 and 12.
【００７１】まず、図１２に示すように、データ記憶手
段４のメモリにＩＤや暗号キーなどの大切な固有情報を
書き込んでおく（ステップＳ３１）。このときプログラ
ム用メモリとＩＤや暗号キー用メモリは同一のメモリに
格納されている。First, as shown in FIG. 12, important unique information such as an ID and an encryption key is written in the memory of the data storage means 4 (step S31). At this time, the program memory and the ID and encryption key memory are stored in the same memory.
【００７２】次に、回路電源がオフの場合（ステップＳ
９１のＮｏ）を説明する。耐タンパスイッチがオンとな
ると（ステップＳ３２のＹｅｓ）、電源制御手段２によ
りメモリの電源供給を遮断し（ステップＳ３３）、メモ
リ内容を消去する（ステップＳ３４）。Next, when the circuit power is off (step S
No. 91) will be described. When the tamper resistant switch is turned on (Yes in step S32), the power supply control unit 2 cuts off the power supply to the memory (step S33) and erases the memory contents (step S34).
【００７３】このとき、回路電源が入っていないのでＣ
ＰＵプログラムは動作していないため、メモリの電源供
給を遮断（ステップＳ３３）しても支障は生じない。At this time, since the circuit power is not turned on, C
Since the PU program is not operating, there is no problem even if the power supply to the memory is cut off (step S33).
【００７４】次に、回路電源がオンの場合（ステップＳ
９１のＹｅｓ）を説明する。このときＣＰＵプログラム
は動作しており、耐タンパスイッチがオンとなると（ス
テップＳ９２のＹｅｓ）、ＣＰＵへの割り込みが発生す
る（ステップＳ９３）。割り込み発生により、プログラ
ムはメモリに書き込んでいたＩＤや暗号キーなどのメモ
リ内容を消去（ステップＳ９４）する。Next, when the circuit power is on (step S
91, Yes). At this time, the CPU program is operating, and when the tamper resistant switch is turned on (Yes in step S92), an interrupt to the CPU occurs (step S93). When the interrupt occurs, the program erases the memory contents such as the ID and the encryption key written in the memory (step S94).
【００７５】以上、本発明の第６の実施の形態によれ
ば、回路電源が通電時でも無通電時でも不正な行為が行
われた場合は、ＩＤや暗号キーなどの大切な固有情報を
消滅させ、大切な固有情報が第３者に不正に読み出され
ることをより信頼性を高め防ぐことができる。また、プ
ログラムとデータを別々のＲＡＭに分けなくても良いと
いう利点も得ることができる。As described above, according to the sixth embodiment of the present invention, important illegal information such as an ID and an encryption key is erased when an illegal act is performed while the circuit power is on or off. Therefore, it is possible to further improve the reliability and prevent the important unique information from being illegally read by a third party. Further, it is possible to obtain an advantage that the program and the data do not have to be divided into separate RAMs.
【００７６】なお、以上の説明では、データ記憶手段と
してＲＡＭを用いて説明したが、電気的に消去できるメ
モリ全般についても同様にして実施可能である。In the above description, the RAM is used as the data storage means, but the same can be applied to all electrically erasable memories.
【００７７】[0077]
【発明の効果】本発明によれば、耐タンパスイッチが働
くといった不正な行為が行われた場合は、回路電源の通
電無通電に関係なく、メモリ電源を遮断しメモリ情報を
消滅させ、大切な固有情報が第３者に不正に読み出され
ることを確実に防ぐことができる。According to the present invention, when an illegal act such as a tamper resistant switch is operated, the memory power is shut off and the memory information is erased regardless of whether the circuit power is on or off. It is possible to reliably prevent the unique information from being illegally read by a third party.
【図１】本発明の第１の実施の形態の耐タンパ装置のブ
ロック図FIG. 1 is a block diagram of a tamper resistant device according to a first embodiment of this invention.
【図２】本発明の第１の実施の形態の耐タンパ装置の回
路図FIG. 2 is a circuit diagram of the tamper resistant device according to the first embodiment of the present invention.
【図３】本発明の第２の実施の形態の耐タンパ方法で使
用する装置のブロック図FIG. 3 is a block diagram of an apparatus used in a tamper resistant method according to a second embodiment of the present invention.
【図４】本発明の第２の実施の形態の耐タンパ方法にお
けるフローチャートを示す図FIG. 4 is a diagram showing a flowchart of a tamper resistant method according to a second embodiment of the present invention.
【図５】本発明の第３の実施の形態の耐タンパ装置のブ
ロック図FIG. 5 is a block diagram of a tamper resistant device according to a third embodiment of the present invention.
【図６】本発明の第３の実施の形態の耐タンパ装置の回
路図FIG. 6 is a circuit diagram of a tamper resistant device according to a third embodiment of the present invention.
【図７】本発明の第４の実施の形態の耐タンパ方法で使
用する装置のブロック図FIG. 7 is a block diagram of an apparatus used in a tamper resistant method according to a fourth embodiment of the present invention.
【図８】本発明の第４の実施の形態の耐タンパ方法にお
けるフローチャートを示す図FIG. 8 is a diagram showing a flowchart of a tamper resistant method according to a fourth embodiment of the present invention.
【図９】本発明の第５の実施の形態の耐タンパ装置のブ
ロック図FIG. 9 is a block diagram of a tamper resistant device according to a fifth embodiment of the present invention.
【図１０】本発明の第５の実施の形態の耐タンパ装置の
回路図FIG. 10 is a circuit diagram of a tamper resistant device according to a fifth embodiment of the present invention.
【図１１】本発明の第６の実施の形態の耐タンパ方法で
使用する装置のブロック図FIG. 11 is a block diagram of an apparatus used in a tamper resistant method according to a sixth embodiment of the present invention.
【図１２】本発明の第６の実施の形態の耐タンパ方法に
おけるフローチャートを示す図FIG. 12 is a diagram showing a flowchart of a tamper resistant method according to a sixth embodiment of the present invention.
１ 電源供給手段 ２ 電源制御手段 ３ 不正行為認識手段 ４ データ記憶手段 １１ メモリ電源 １２ 電源遮断電子スイッチ １３ 耐タンパスイッチ １４ ＲＡＭ ２１ データ処理演算手段 ４１ 放電制御手段 ５１ 強制放電電子スイッチ ７１ バックアップ電源供給手段 ７２ 回路電源供給手段 ８１ RAMバックアップ電源 ８２ 回路電源 ８４ ＣＰＵ 1 Power supply means 2 Power supply control means 3 Misconduct recognition means 4 Data storage means 11 Memory power supply 12 Power-off electronic switch 13 Tamper resistant switch 14 RAM 21 Data processing calculation means 41 Discharge control means 51 Forced discharge electronic switch 71 Backup power supply means 72 Circuit power supply means 81 RAM backup power supply 82 Circuit power supply 84 CPU
Claims (10)
不正行為が行われたことを認識する不正行為認識手段
と、前記不正行為認識手段が前記不正行為を認識したと
き前記電源供給手段より予め定めたデータを記憶する記
憶手段への電源供給を遮断制御する電源制御手段とを備
えたことを特徴とする耐タンパ装置。1. A power supply means separated from a circuit power supply,
A fraudulent activity recognizing unit for recognizing that a fraudulent activity has been performed, and a control for cutting off power supply to a storage unit for storing predetermined data from the power supply unit when the fraudulent activity recognizing unit recognizes the fraudulent activity. A tamper resistant device, comprising:
と、不正行為が行われたことを認識する手順と、前記不
正行為が行われたとき予め定めたデータを記憶する記憶
手段への前記電源供給を遮断制御する手順とを有するこ
とを特徴とする耐タンパ方法。2. A procedure for supplying power separately from a circuit power source, a procedure for recognizing that a fraudulent act has been performed, and a power source for storing means that stores predetermined data when the fraudulent act is performed. A tamper resistant method comprising: a procedure for controlling the supply interruption.
電源供給が遮断されたとき、前記記憶手段の電源を強制
放電させる放電制御手段を備えたことを特徴とする請求
項１に記載の耐タンパ装置。3. The discharge resistant means according to claim 1, further comprising a discharge control means for forcibly discharging the power supply of the storage means when the power supply to the storage means is cut off by the power supply means. Tamper device.
段より前記記憶手段への電源供給が遮断されたとき、前
記記憶手段の電源を強制放電させることを特徴とする請
求項２に記載の耐タンパ方法。4. The tamper resistant tamper resistance according to claim 2, wherein when the power supply control unit cuts off the power supply from the power supply unit to the storage unit, the power supply of the storage unit is forcibly discharged. Method.
不正行為が行われたことを認識する不正行為認識手段
と、前記不正行為認識手段が作動したとき前記電源供給
手段より予め定めたデータを記憶する記憶手段への電源
供給を制御する電源制御手段とを備え、前記回路電源が
オフのときに前記不正行為認識手段が作動したときに
は、前記記憶手段への電源供給を遮断し、前記回路電源
がオンのときに前記不正行為認識手段が作動したときに
は、データ処理を行うデータ処理演算手段に割り込みを
発生させプログラムにより前記予め定めたデータを消去
することを特徴とする耐タンパ装置。5. A power supply means separated from a circuit power supply,
Fraud recognition means for recognizing that a fraudulent activity has been carried out, and power supply control means for controlling power supply from the power supply means to storage means for storing predetermined data when the fraud recognition means operates. When the injustice recognition means operates when the circuit power supply is off, the power supply to the storage means is shut off, and when the injustice recognition means operates when the circuit power supply is on, A tamper resistant device, characterized in that an interrupt is generated in a data processing operation means for performing data processing to erase the predetermined data by a program.
と、不正行為が行われたことを認識する手順と、前記不
正行為が行われたとき予め定めたデータを記憶する記憶
手段への前記電源供給を遮断制御する手順とを有し、前
記回路電源がオフのときに前記不正行為が行われたとき
には、前記記憶手段への電源供給を遮断し、前記回路電
源がオンのときに前記不正行為が行われたときには、デ
ータ処理を行うデータ処理演算手段に割り込みを発生さ
せプログラムにより前記予め定めたデータを消去するこ
とを特徴とする耐タンパ方法。6. A procedure for supplying power separately from a circuit power source, a procedure for recognizing that a fraudulent act has been performed, and a power source for storing means that stores predetermined data when the fraudulent act is performed. And a procedure for controlling the cutoff of power supply. When the illegal act is performed while the circuit power is off, the power supply to the storage unit is interrupted, and when the circuit power is on, the illegal act is performed. A tamper resistant method, characterized in that, when the above is performed, an interrupt is generated in a data processing operation means for performing data processing and the predetermined data is erased by a program.
分離されたことを特徴とする請求項１または３に記載の
耐タンパ装置。7. The tamper resistant device according to claim 1, wherein the storage means is separated from the program storage means.
分離して前記予め定めたデータを記憶することを特徴と
する請求項２または４に記載の耐タンパ方法。8. The tamper resistant method according to claim 2, wherein the storage means stores the predetermined data separately from the program storage means.
予め定めたデータとを記憶することを特徴とする請求項
５に記載の耐タンパ装置。9. The tamper resistant device according to claim 5, wherein the storage means stores the program and the predetermined data.
記予め定めたデータとを記憶することを特徴とする請求
項６に記載の耐タンパ方法。10. The tamper resistant method according to claim 6, wherein the storage means stores the program and the predetermined data.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002143405A JP2003337753A (en) | 2002-05-17 | 2002-05-17 | Tamper-proof device and its method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002143405A JP2003337753A (en) | 2002-05-17 | 2002-05-17 | Tamper-proof device and its method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003337753A true JP2003337753A (en) | 2003-11-28 |
Family
ID=29703433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002143405A Pending JP2003337753A (en) | 2002-05-17 | 2002-05-17 | Tamper-proof device and its method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003337753A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007148644A (en) * | 2005-11-25 | 2007-06-14 | Sharp Corp | Data storage device, ic card and data storage method |
| JP2010525473A (en) * | 2007-04-27 | 2010-07-22 | イタルデータ・インジェニェリア・デリデア・ソシエタ・ペル・アチオニ | Data retrieval device integrated with unauthorized use prevention system |
| JP2011018095A (en) * | 2009-07-07 | 2011-01-27 | Fujitsu Ltd | Apparatus and method for storing key data, library unit, and storage device |
| JP2012169119A (en) * | 2011-02-14 | 2012-09-06 | Toshiba Tec Corp | Electronic device |
| WO2021192078A1 (en) * | 2020-03-25 | 2021-09-30 | 日本電気株式会社 | Encryption terminal, encryption management device, encryption communication system, method, and non-temporary computer-readable medium |
| US11283632B2 (en) | 2017-12-28 | 2022-03-22 | Mitsubishi Heavy Industries, Ltd. | Integrated circuit, control device, information distribution method, and information distribution system |
-
2002
- 2002-05-17 JP JP2002143405A patent/JP2003337753A/en active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007148644A (en) * | 2005-11-25 | 2007-06-14 | Sharp Corp | Data storage device, ic card and data storage method |
| JP2010525473A (en) * | 2007-04-27 | 2010-07-22 | イタルデータ・インジェニェリア・デリデア・ソシエタ・ペル・アチオニ | Data retrieval device integrated with unauthorized use prevention system |
| JP2011018095A (en) * | 2009-07-07 | 2011-01-27 | Fujitsu Ltd | Apparatus and method for storing key data, library unit, and storage device |
| US8417970B2 (en) | 2009-07-07 | 2013-04-09 | Fujitsu Limited | Apparatus and method for storing key data, library unit, and storage device |
| JP2012169119A (en) * | 2011-02-14 | 2012-09-06 | Toshiba Tec Corp | Electronic device |
| US11283632B2 (en) | 2017-12-28 | 2022-03-22 | Mitsubishi Heavy Industries, Ltd. | Integrated circuit, control device, information distribution method, and information distribution system |
| WO2021192078A1 (en) * | 2020-03-25 | 2021-09-30 | 日本電気株式会社 | Encryption terminal, encryption management device, encryption communication system, method, and non-temporary computer-readable medium |
| JP7459930B2 (en) | 2020-03-25 | 2024-04-02 | 日本電気株式会社 | Encrypted terminal, cryptographic management device, encrypted communication system, method and program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9076022B2 (en) | Method and device for sensing and responding to an unauthorized opening of a biometric trait capture device | |
| US20090106563A1 (en) | Tamper reactive memory device to secure data from tamper attacks | |
| KR100988414B1 (en) | Data security apparatus | |
| CN108108631A (en) | A kind of root key processing method and relevant apparatus | |
| JP5319830B2 (en) | Data protection method and computer apparatus | |
| CN110909395B (en) | Method and device for destroying data of nonvolatile storage device | |
| CN100535876C (en) | Smart card and USB combined equipment and method of self-destroy forillegal access and try to pass valve value | |
| JP5652297B2 (en) | Information terminal, information leakage prevention method and information leakage prevention program | |
| WO2005098569A1 (en) | Information processor and method for ensuring security thereof | |
| CN105426784A (en) | Solid state disk data destruction system | |
| US20030005323A1 (en) | Management of sensitive data | |
| JP2003337753A (en) | Tamper-proof device and its method | |
| US9811348B2 (en) | Information processing apparatus | |
| JP2006180244A (en) | Ic card reader device | |
| CN108279936B (en) | Shutdown method and device for all-in-one machine in operating system connection state | |
| JP2006155159A (en) | Tamper-proof device | |
| CN113138901A (en) | Server uncovering detection method and system | |
| JP2002189635A (en) | Memory | |
| JP2002236619A (en) | Security processor and its tampering resistance method | |
| JP2001291050A (en) | Card reader provided with security function | |
| US11947656B2 (en) | Proofing against tampering with a computer | |
| WO2009098881A1 (en) | Unauthorized act prevention method | |
| JP2007299247A (en) | System control device, server device provided with system control circuit | |
| KR100314409B1 (en) | Ram data emergency erase method | |
| JP2007041820A (en) | Electronic equipment and automatic data erasure method to be used for the same and its program |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050509 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080606 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080617 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081014 |