JP2003332889A - Oscillation circuit - Google Patents

Oscillation circuit

Info

Publication number
JP2003332889A
JP2003332889A JP2002142047A JP2002142047A JP2003332889A JP 2003332889 A JP2003332889 A JP 2003332889A JP 2002142047 A JP2002142047 A JP 2002142047A JP 2002142047 A JP2002142047 A JP 2002142047A JP 2003332889 A JP2003332889 A JP 2003332889A
Authority
JP
Japan
Prior art keywords
transistor
comparator
collector
voltage
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002142047A
Other languages
Japanese (ja)
Other versions
JP3852924B2 (en
Inventor
Kazuo Takeuchi
和男 竹内
Tetsuya Miyagawa
哲也 宮川
Kazuyuki Miyajima
一之 宮島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2002142047A priority Critical patent/JP3852924B2/en
Publication of JP2003332889A publication Critical patent/JP2003332889A/en
Application granted granted Critical
Publication of JP3852924B2 publication Critical patent/JP3852924B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To stably operate an oscillation circuit by preventing the production yield from lowering due to nonuniformity in production. <P>SOLUTION: A switch S1 is changed-over by a comparator X1, and a switch S2 is changed-over by a comparator X2, so that a capacitor C is charged/ discharged to oscillate the voltage Vc with voltages VH and VL as the vertical peaks. In this case, a negative offset voltage Vofs1 is given when the output is changed from 'H' into 'L' at the non-inverse input side of the comparator X1, and a normally negative offset voltage Vofs2 (<Vofs1) is given to the non-inverse input side of the comparator X2. Thus, a sequence that the comparator X2 is inverted after the inversion of the comparator X1 is surely secured. <P>COPYRIGHT: (C)2004,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体集積回路装
置(以下ICとする)において、鋸歯状波、三角波、矩
形波等を発生させる電流制御型の発振回路に関するもの
である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a current control type oscillation circuit for generating a sawtooth wave, a triangular wave, a rectangular wave or the like in a semiconductor integrated circuit device (hereinafter referred to as an IC).

【0002】[0002]

【従来の技術】鋸歯状波や三角波を発生する発振回路
は、特にPWM制御回路の重要な構成の一部として、電
源やモータ等の電力を制御する機器に広く使用されてい
る。PWM制御は、センサ等を介して入力される制御回
路の出力の状態を基準となる鋸歯状波もしくは三角波と
比較し、電力スイッチング素子の出力デューティを変化
させることで、負荷に見合った電力を供給する制御方式
である。この回路は精度やコストの面から、IC化さ
れ、広く利用されている。
2. Description of the Related Art Oscillation circuits that generate saw-tooth waves and triangular waves are widely used in devices that control electric power such as power supplies and motors, especially as part of an important configuration of PWM control circuits. The PWM control compares the output state of the control circuit, which is input via a sensor, with the sawtooth wave or triangular wave that serves as a reference, and changes the output duty of the power switching element to supply power that matches the load. This is the control method. This circuit is made into an IC and widely used in terms of accuracy and cost.

【0003】この制御回路の精度を決める要素の一つと
して、デューティの基準となる基準信号発生回路があ
る。基準信号は、デューティ制御の容易さ等から鋸歯状
波もしくは三角波が用いられることが多い。IC化に適
し、必要な精度の得られる鋸歯状波もしくは三角波発生
回路として、図4に示すような電流制御型の発振回路が
用いられてきた。この構成を説明する。
As one of the factors that determine the accuracy of this control circuit, there is a reference signal generating circuit that serves as a duty reference. As the reference signal, a sawtooth wave or a triangular wave is often used because of easy duty control. A current control type oscillation circuit as shown in FIG. 4 has been used as a sawtooth wave or triangular wave generation circuit suitable for IC and capable of obtaining required accuracy. This configuration will be described.

【0004】鋸歯状波もしくは三角波の時定数を決定す
るコンデンサCが接続された出力端子OUTと電源Vcc
との間にコンデンサCへの充電を行う電流源I1が接続
され、コンデンサCからの放電を行う別の電流源I2が
スイッチS2を介して接地に接続されている。また、出
力がスイッチS2を制御するよう接続されたコンパレー
タX2の反転入力(−)は出力端子OUTと接続され、
非反転入力(+)はコンパレータX1の出力に接続され
ている。
A power supply Vcc and an output terminal OUT to which a capacitor C for determining the time constant of a sawtooth wave or a triangular wave is connected.
A current source I1 for charging the capacitor C is connected between and, and another current source I2 for discharging the capacitor C is connected to the ground via a switch S2. The inverting input (−) of the comparator X2 whose output is connected to control the switch S2 is connected to the output terminal OUT,
The non-inverting input (+) is connected to the output of the comparator X1.

【0005】コンパレータX1の反転入力は基準電圧V
H、VLを切り替えるスイッチS1の出力に接続されて
おり、非反転入力は出力端子OUTに接続されている。
また、コンパレータX1の出力はスイッチS1の制御端
子に接続されている。スイッチS1は、コンパレータX
1の出力が「H」のとき基準電圧VLを、「L」のとき
基準電圧VHを選択するよう構成されている。ここで基
準電圧VHとVLの電圧の関係は、「VH>VL」のよ
うに設定されている。これら基準電圧VH,VLとスイ
ッチS1は基準電圧発生回路を構成している。また、電
流源I1とI2の電流の関係は、「I1<I2」のよう
に設定されている。またスイッチS2はコンパレータX
2の出力が「H」のときオンして電流源I2を接地に接
続し、「L」のときオフしてそれを開放させるよう構成
されている。
The inverting input of the comparator X1 is the reference voltage V
It is connected to the output of the switch S1 that switches between H and VL, and the non-inverting input is connected to the output terminal OUT.
The output of the comparator X1 is connected to the control terminal of the switch S1. The switch S1 is a comparator X
When the output of 1 is "H", the reference voltage VL is selected, and when it is "L", the reference voltage VH is selected. Here, the relationship between the reference voltages VH and VL is set as “VH> VL”. These reference voltages VH and VL and the switch S1 form a reference voltage generating circuit. The relation between the currents of the current sources I1 and I2 is set as "I1 <I2". The switch S2 is a comparator X
When the output of 2 is "H", it is turned on to connect the current source I2 to the ground, and when it is "L", it is turned off to open it.

【0006】次に動作を説明する。初期状態では、出力
端子OUTの電圧Vcは接地電位であり、基準電圧は高
い方の基準電圧VHが選択されていると仮定する。この
場合、コンパレータX1、X2の出力は「L」となり、
コンデンサCは電流源I1からの電流により充電され
る。コンデンサCの充電が進んで、出力電圧Vcが基準
電圧VHを上回ると、コンパレータX1の出力は「H」
に反転し、スイッチS1が基準電圧VLを選択すると共
に、コンパレータX2の非反転入力は「H」となる。す
るとコンパレータX2の出力は「H」に反転し、スイッ
チS2が閉じられ、コンデンサCの電荷が電流源I2に
より放電される。コンデンサCの放電が進んで出力電圧
Vcの電圧が下がり、それがVLを下回ると、コンパレ
ータX1の出力が再び「L」に反転し、コンパレータX
2の出力も「L」に反転することで、コンデンサCが再
び充電される。またスイッチS1の切り替えにより基準
電圧VHが選択される。この動作を繰り返すことによっ
て、出力電圧Vcは基準電圧VHとVLを上下のピーク
とした三角波の波形となる。電流源I1,I2が抵抗で
構成されている場合には鋸歯状波となる。
Next, the operation will be described. In the initial state, it is assumed that the voltage Vc of the output terminal OUT is the ground potential and the higher reference voltage VH is selected as the reference voltage. In this case, the outputs of the comparators X1 and X2 are "L",
The capacitor C is charged by the current from the current source I1. When the charging of the capacitor C progresses and the output voltage Vc exceeds the reference voltage VH, the output of the comparator X1 becomes “H”.
And the switch S1 selects the reference voltage VL, and the non-inverting input of the comparator X2 becomes “H”. Then, the output of the comparator X2 is inverted to "H", the switch S2 is closed, and the electric charge of the capacitor C is discharged by the current source I2. When the discharge of the capacitor C progresses and the voltage of the output voltage Vc decreases and falls below VL, the output of the comparator X1 inverts to "L" again, and the comparator X
The output of 2 is also inverted to "L", so that the capacitor C is charged again. The reference voltage VH is selected by switching the switch S1. By repeating this operation, the output voltage Vc becomes a triangular waveform having the reference voltages VH and VL as upper and lower peaks. When the current sources I1 and I2 are composed of resistors, a sawtooth wave is formed.

【0007】図5は図4の発振回路と同等の機能を有
し、さらにコストダウンのため素子数の削減を狙った回
路であり、コンパレータの入力素子を少なくするため、
2つのコンパレータX1,X2の入力を並列に接続した
ものである。図4の発振回路ではコンパレータX1の出
力とスイッチS1の出力は逆論理で変化するため、コン
パレータX2の反転入力をスイッチS1の出力に接続し
ても同じ出力が得られるはずである。したがって、図5
のようにコンパレータX1とX2の反転入力を共通接続
しても、図4と同じ動作が期待できる。
FIG. 5 is a circuit which has the same function as that of the oscillation circuit of FIG. 4 and further aims to reduce the number of elements for cost reduction. In order to reduce the number of input elements of the comparator,
The inputs of the two comparators X1 and X2 are connected in parallel. In the oscillator circuit of FIG. 4, the output of the comparator X1 and the output of the switch S1 change in inverse logic, so that the same output should be obtained even if the inverting input of the comparator X2 is connected to the output of the switch S1. Therefore, FIG.
Even if the inverting inputs of the comparators X1 and X2 are commonly connected as described above, the same operation as in FIG. 4 can be expected.

【0008】また、コンパレータX1とX2には入力電
圧範囲を拡大するためにレベルシフト用トランジスタが
付加されている(図示せず)が、入力論理が同じである
から、これらはコンパレータX1、X2で共用すること
ができる。つまり、図5の構成とすることにより、少な
くても2個のトランジスタを削減することができる。
Further, although level shift transistors are added to the comparators X1 and X2 in order to expand the input voltage range (not shown), since the input logic is the same, these are the comparators X1 and X2. Can be shared. That is, with the configuration of FIG. 5, at least two transistors can be eliminated.

【0009】[0009]

【発明が解決しようとする課題】しかしながら、図5の
構成では、コンパレータX1による基準電圧切替とコン
パレータX2によるコンデンサCの充放電の切り替えが
独立で行われるため、外乱やコンパレータのオフセット
等でコンパレータX1の切り替えがコンパレータX2よ
りも大幅に遅れると、コンパレータX1は切り替わら
ず、基準電圧の切り替えが行われないまま、コンパレー
タX2の切り替わりのみでコンデンサCの充放電が行わ
れるようになる。その結果、出力電圧Vcが基準電圧付
近の狭い範囲で変化し続け、鋸歯状波もしくは三角波が
出力されなくなるといった状態に陥る場合がある。
However, in the configuration shown in FIG. 5, since the reference voltage switching by the comparator X1 and the charging / discharging of the capacitor C by the comparator X2 are independently performed, the comparator X1 may be affected by disturbance or comparator offset. When the switching of (1) is delayed much later than the comparator X2, the comparator X1 does not switch, and the capacitor C is charged and discharged only by switching the comparator X2 without switching the reference voltage. As a result, the output voltage Vc may continue to change in a narrow range around the reference voltage, and the sawtooth wave or the triangular wave may not be output.

【0010】実際に、この回路を採用した製品の量産時
に、製造上のばらつきによってコンパレータのオフセッ
トの分布範囲が広くなり、これが原因で鋸歯状波もしく
は三角波の発振回路が動作せず、その出力電圧が波形の
端の電圧値で安定してしまう発振回路が多く出現し、製
品歩留まりの悪化を招くといった問題点があった。
In actuality, during mass production of a product employing this circuit, the distribution range of the offset of the comparator is widened due to manufacturing variations, which causes the sawtooth wave or triangular wave oscillator circuit not to operate and the output voltage thereof. However, there are many oscillation circuits that are stable at the voltage value at the end of the waveform, which causes a problem that product yield is deteriorated.

【0011】本発明の目的は、このような問題点を解消
し、少ない素子で構成できる図5に示す回路の利点を残
したまま、安定な動作を確保する発振回路を提供するこ
とである。
An object of the present invention is to solve the above problems and to provide an oscillation circuit which secures stable operation while keeping the advantage of the circuit shown in FIG. 5 which can be constituted by a small number of elements.

【0012】[0012]

【課題を解決するための手段】請求項1にかかる発明
は、高い基準電圧と低い基準電圧の一方を切り替えて出
力する基準電圧回路と、反転入力に該基準電圧回路の出
力が接続され、非反転入力に他端が接地されたコンデン
サの一端が接続され、出力が「H」になると前記基準電
圧回路の電圧を前記低い基準電圧に切り替え、「L」に
なると前記基準電圧回路の電圧を前記高い基準電圧に切
り替える第1のコンパレータと、前記コンデンサの一端
と電源間に接続された第1の電流源と、前記コンデンサ
の一端と接地間にスイッチを介して接続された第2の電
流源と、反転入力に前記基準電圧回路の出力が接続さ
れ、非反転入力に前記コンデンサの一端が接続され、出
力が「H」になると前記スイッチをオンにし、「L」に
なると前記スイッチをオフにする第2のコンパレータと
を具備する発振回路において、前記第1のコンパレータ
の出力が「H」から「L」に切り替わるときに前記第1
のコンパレーターの非反転入力側に第1の負のオフセッ
ト電圧を与え、前記第2のコンパレータの非反転入力側
に前記第1の負のオフセット電圧より小さな第2の負の
オフセット電圧を常時与えたことを特徴とする発振回路
とした。
According to a first aspect of the present invention, a reference voltage circuit for switching and outputting one of a high reference voltage and a low reference voltage and an output of the reference voltage circuit is connected to an inverting input. One end of a capacitor whose other end is grounded is connected to the inverting input, and when the output becomes “H”, the voltage of the reference voltage circuit is switched to the low reference voltage, and when it becomes “L”, the voltage of the reference voltage circuit is changed to the above-mentioned A first comparator for switching to a high reference voltage, a first current source connected between one end of the capacitor and a power supply, and a second current source connected between one end of the capacitor and ground via a switch , The output of the reference voltage circuit is connected to the inverting input, one end of the capacitor is connected to the non-inverting input, the switch is turned on when the output becomes “H”, and the switch is turned on when the output becomes “L”. In the oscillation circuit and a second comparator to off, the first when an output of said first comparator is switched from "H" to "L" 1
The first negative offset voltage is applied to the non-inverting input side of the comparator and the second negative offset voltage smaller than the first negative offset voltage is applied to the non-inverting input side of the second comparator at all times. The oscillator circuit is characterized by that.

【0013】請求項2にかかる発明は、請求項1に記載
の発振回路において、前記第1のコンパレータは、差動
接続された第1の導電型の第1,第2のトランジスタ
と、該第1のトランジスタのコレクタにコレクタが接続
された第2の導電型の第3のトランジスタと、前記第2
のトランジスタのコレクタにコレクタとベースが接続さ
れベースが前記第3のトランジスタのベースに接続され
た第2の導電型の第4のトランジスタとからなり、前記
第2のコンパレータは、差動接続された第1の導電型の
第5,第6のトランジスタと、該第5のトランジスタの
コレクタにコレクタが接続された第2の導電型の第7の
トランジスタと、前記第6のトランジスタのコレクタに
コレクタとベースが接続されベースが前記第7のトラン
ジスタのベースに接続された第2の導電型の第8のトラ
ンジスタとからなり、前記基準電源回路は、電源と接地
間に接続された第1,第2の抵抗と、該第1,第2の抵
抗の共通接続点と接地間にコレクタ、エミッタが接続さ
れベースが前記第1,第3のトランジスタのコレクタ共
通接続点に接続された第2の導電型の第9のトランジス
タからなり、前記スイッチは、ベースが前記第5,第7
のコレクタ共通接続点に接続されコレクタが前記第2の
電流源に接続された第2の導電型の第10のトランジス
タからなり、前記第1,第5のトランジスタのベースが
前記第1,第2の抵抗の共通接続点に接続され、前記第
2,第6のトランジスタのベースが前記コンデンサの一
端に接続され、前記第7のトランジスタが前記第8のト
ランジスタよりエミッタ面積が大きく設定された、こと
を特徴とする発振回路とした。
According to a second aspect of the present invention, in the oscillator circuit according to the first aspect, the first comparator includes first and second transistors of a first conductivity type that are differentially connected, and the first and second transistors. A third transistor of a second conductivity type, the collector of which is connected to the collector of the first transistor;
A collector and a base of the transistor are connected to each other, and a base of the second transistor is connected to a base of the third transistor, and the second comparator is differentially connected. First and fifth conductive type fifth and sixth transistors, a second conductive type seventh transistor whose collector is connected to the collector of the fifth transistor, and collector of the sixth transistor And a base connected to the base of the seventh transistor and an eighth transistor of the second conductivity type connected to the base of the seventh transistor. The reference power supply circuit includes first and second transistors connected between a power supply and ground. And a collector and an emitter are connected between a common connection point of the first and second resistors and ground, and a base is connected to a common connection point of the collectors of the first and third transistors. It was made from the second conductive type ninth transistor of said switch base the fifth, seventh
Of a second conductivity type tenth transistor connected to a common collector connection point of the second collector and having a collector connected to the second current source, wherein the bases of the first and fifth transistors are the first and second transistors. Connected to a common connection point of the resistors, the bases of the second and sixth transistors are connected to one end of the capacitor, and the seventh transistor has a larger emitter area than the eighth transistor. The oscillator circuit is characterized by.

【0014】請求項3にかかる発明は、請求項2に記載
の発振回路において、前記第7,第8のトランジスタを
同一のエミッタ面積をもつトランジスタに置き換え、且
つ前記第8のトランジスタのエミッタに第3の抵抗を接
続したことを特徴とする発振回路とした。
According to a third aspect of the present invention, in the oscillator circuit according to the second aspect, the seventh and eighth transistors are replaced with transistors having the same emitter area, and the emitter of the eighth transistor is a second transistor. The oscillator circuit is characterized in that the resistor 3 is connected.

【0015】請求項4にかかる発明は、請求項2又は3
に記載の発振回路において、前記第1,第5のトランジ
スタのベースと前記第1,第2の抵抗の共通接続点との
間にレベルシフト用の第1の導電型の第11のトランジ
スタを接続し、前記第2,第6のトランジスタのベース
と前記コンデンサの一端との間にレベルシフト用の第1
の導電型の第12のトランジスタを接続したことを特徴
とする発振回路とした。
The invention according to claim 4 is the invention according to claim 2 or 3.
The eleventh transistor of the first conductivity type for level shifting is connected between the bases of the first and fifth transistors and a common connection point of the first and second resistors in the oscillator circuit described in the above. The level shift first between the bases of the second and sixth transistors and one end of the capacitor.
The oscillating circuit is characterized in that the twelfth conductive type transistor is connected.

【0016】[0016]

【発明の実施の形態】前記した問題点は、コンパレータ
X1が持つオフセット電圧等の影響でコンパレータX1
の出力が変化せず、基準電圧が切り替わらないうちにコ
ンパレータX2が動作してしまい、結果として基準電圧
が切り替わらないことが原因である。この問題点を解決
するためには、発振波形の上端および下端において、コ
ンパレータX2の動作タイミングが必ずコンパレータX
1よりも後に起こるよう構成すればよい。
BEST MODE FOR CARRYING OUT THE INVENTION The above-mentioned problem is caused by the influence of the offset voltage or the like of the comparator X1.
The reason is that the comparator X2 operates before the output of the above-mentioned does not change and the reference voltage is not switched, and as a result, the reference voltage is not switched. In order to solve this problem, the operation timing of the comparator X2 must be the same at the upper and lower ends of the oscillation waveform.
It may be configured to occur after 1.

【0017】そこで、まず、発振波形の上端では出力電
圧Vcの変化に対するコンパレータX2の出力変化がコ
ンパレータX1よりも確実に遅くなるよう、コンパレー
タX2の非反転入力(+)に対し最初から負の入力オフ
セット電圧Vofs2を持たせればよい。このとき、コンパ
レータX1,X2には製造上のばらつき等によって数m
V程度の入力オフセット電圧は一般的に存在することが
あるため、それを打ち消し、さらにコンパレータX1の
動作に対して十分な余裕を得るため、そのオフセット電
圧Vofs2としては、数mV〜10数mVとする。
Therefore, first, at the upper end of the oscillation waveform, a negative input from the beginning with respect to the non-inverting input (+) of the comparator X2 is ensured so that the output change of the comparator X2 with respect to the change of the output voltage Vc is surely delayed as compared with the comparator X1. The offset voltage Vofs2 may be provided. At this time, the comparators X1 and X2 may have several meters due to manufacturing variations.
Since an input offset voltage of about V may generally exist, the offset voltage Vofs2 is set to several mV to several tens of mV in order to cancel it and obtain a sufficient margin for the operation of the comparator X1. To do.

【0018】なお、このオフセット電圧Vofs2は発振波
形の下端においては、上端とは逆の働き、すなわちコン
パレータX2を先に出力変化させてしまうことになる。
よって下端ではコンパレータX1の非反転入力(+)側
にコンパレータX1の出力が「H」から「L」に切り替
わる場合にのみ負のオフセットVofs1を持たせればよ
い。その際、オフセット電圧Vofs1をオフセット電圧V
ofs2よりも数mV〜10数mV大きく設定することによ
り、製造上のばらつきとオフセット電圧Vofs2の分を打
ち消すことができる。
The offset voltage Vofs2 acts at the lower end of the oscillation waveform in the opposite manner to the upper end, that is, the output of the comparator X2 is changed first.
Therefore, at the lower end, the negative offset Vofs1 may be provided to the non-inverting input (+) side of the comparator X1 only when the output of the comparator X1 switches from "H" to "L". At that time, the offset voltage Vofs1 is set to the offset voltage V
By setting the value of several mV to several tens of mV larger than ofs2, it is possible to cancel manufacturing variations and offset voltage Vofs2.

【0019】このように構成することにより、コンパレ
ータX2の出力反転は、コンパレータX1の出力反転よ
り後に動作することになり、コンパレータX2の出力に
対応して常に正しい基準電圧が選択できることとなるこ
とから、コンパレータ動作のタイミングばらつきによる
誤動作を防止し、電流制御型の発振回路としての動作を
安定化させることができる。以下詳しく説明する。
With such a configuration, the output inversion of the comparator X2 operates after the output inversion of the comparator X1 and a correct reference voltage can be always selected corresponding to the output of the comparator X2. It is possible to prevent erroneous operation due to variations in the timing of the comparator operation and stabilize the operation of the current control type oscillation circuit. This will be described in detail below.

【0020】図1が本発明の実施形態の発振回路の構成
を示すブロック図である。X1、X2はコンパレータ、
Vofs2はコンパレータX2の非反転入力側に与えられる
入力オフセット電圧を表した基準電圧、VHは発振波形
の上側ピークを決める基準電圧、VLは発振波形の下側
ピークを決める基準電圧、S1は基準電圧VHとVLを
外部からのロジック入力によって切り替えるスイッチ、
Cはコンデンサ、I1、I2はコンデンサCへの充放電
電流を供給する電流源、S2は電流源I2の接地への接
続をオン/オフするスイッチ、Vcはこの回路の発振出
力電圧である。基準電圧VH,VLとスイッチS1は基
準電圧発生回路を構成している。
FIG. 1 is a block diagram showing the configuration of an oscillator circuit according to an embodiment of the present invention. X1 and X2 are comparators,
Vofs2 is a reference voltage that represents the input offset voltage applied to the non-inverting input side of the comparator X2, VH is a reference voltage that determines the upper peak of the oscillation waveform, VL is a reference voltage that determines the lower peak of the oscillation waveform, and S1 is the reference voltage. A switch that switches VH and VL by external logic input,
C is a capacitor, I1 and I2 are current sources for supplying a charging / discharging current to the capacitor C, S2 is a switch for turning on / off the connection of the current source I2 to the ground, and Vc is an oscillation output voltage of this circuit. The reference voltages VH and VL and the switch S1 form a reference voltage generating circuit.

【0021】図1の発振回路は次のように動作する。初
期値として、スイッチS1は基準電圧VH側を選択して
いるものとし、出力電圧Vcはゼロ、すなわち、接地電
位とする。さらに、スイッチS1はコンパレータX1の
出力が「L」のときは基準電圧VHを、「H」のときは
基準電圧VLを選択するよう動作するものとする。ま
た、スイッチS2はコンパレータX2の出力が「H」の
とき電流源I2を接地に接続し、「L」のとき開放する
よう構成されている。
The oscillator circuit of FIG. 1 operates as follows. As an initial value, it is assumed that the switch S1 selects the reference voltage VH side, and the output voltage Vc is zero, that is, the ground potential. Further, the switch S1 operates so as to select the reference voltage VH when the output of the comparator X1 is "L" and the reference voltage VL when the output of the comparator X1 is "H". Further, the switch S2 is configured to connect the current source I2 to the ground when the output of the comparator X2 is “H” and open it when the output of the comparator X2 is “L”.

【0022】このとき、コンパレータX1、X2の入力
は共に、反転入力に基準電圧VH、非反転入力に出力電
圧Vcすなわち接地電位が入力されているので、コンパ
レータX2の出力が「L」になり、電流源I2が接続さ
れないのでコンデンサCは電流源I1により充電が行わ
れる。出力電圧VcがコンデンサCの充電につれて上昇
していき基準電圧VHを越えると、コンパレータX1の
出力は「H」になり、スイッチS1は基準電圧VLを選
択する。
At this time, since the reference voltage VH is input to the inverting input and the output voltage Vc, that is, the ground potential is input to the non-inverting input, the inputs of the comparators X1 and X2 are both "L", Since the current source I2 is not connected, the capacitor C is charged by the current source I1. When the output voltage Vc rises as the capacitor C is charged and exceeds the reference voltage VH, the output of the comparator X1 becomes "H" and the switch S1 selects the reference voltage VL.

【0023】このとき、コンパレータX2の非反転入力
ではオフセット電圧Vofs2分だけ入力電圧が減じられて
いるので、そのコンパレータX2の非反転入力は基準電
圧VHに達しておらず、コンパレータX2の出力は依然
として「L」であり、スイッチS2は開放しておりコン
デンサCに対する充電が継続されている。スイッチS1
の出力が基準電圧VLに確定し、コンパレータX2の反
転入力に入力されると、コンパレータX2の非反転入力
の電圧は反転入力の電圧よりも高くなり、コンパレータ
X2の出力は「H」となって、スイッチS2を閉じ、コ
ンデンサCを放電する。
At this time, since the input voltage of the non-inverting input of the comparator X2 is reduced by the offset voltage Vofs2, the non-inverting input of the comparator X2 has not reached the reference voltage VH and the output of the comparator X2 is still. “L”, the switch S2 is open, and the capacitor C is continuously charged. Switch S1
When the output of is determined as the reference voltage VL and input to the inverting input of the comparator X2, the voltage of the non-inverting input of the comparator X2 becomes higher than the voltage of the inverting input, and the output of the comparator X2 becomes “H”. , Switch S2 is closed and capacitor C is discharged.

【0024】次に出力電圧VcがコンデンサCの放電に
つれて下降して行く際において、コンパレータX2では
オフセット電圧Vofs2分だけ非反転入力電圧が減じられ
ているが、コンパレータX1の非反転入力では出力が
「H」から「L」に切り替わる場合にのみVofs2よりも
大きい負のオフセットVofs1分だけ入力電圧が減じられ
ているので、コンパレータX1の非反転入力がコンパレ
ータX2の非反転入力よりも先に電圧VLを下回り、コ
ンパレータX1の出力が「L」になり、スイッチS1は
電圧VHを選択する。このとき、コンパレータX2では
オフセット電圧差(Vofs1−Vofs2)分だけ、コンパレ
ータX1よりも入力電圧が増じられているので、コンパ
レータX2の非反転入力は基準電圧VLに達しておら
ず、コンパレータX2の出力は依然として「H」を保持
してスイッチS2を短絡しており、コンデンサCからの
放電を続けている。スイッチS1の出力が基準電圧VH
に確定し、コンパレータX2の反転入力に入力される
と、コンパレータX2の非反転入力は反転入力よりも低
い電圧になり、コンパレータX2の出力は「L」となっ
て、スイッチS2が開放となり、コンデンサCは放電か
ら充電に変わる。
Next, when the output voltage Vc drops as the capacitor C is discharged, the non-inverting input voltage is reduced by the offset voltage Vofs2 in the comparator X2, but the output is " Since the input voltage is reduced by the negative offset Vofs1 larger than Vofs2 only when switching from “H” to “L”, the non-inverting input of the comparator X1 changes the voltage VL before the non-inverting input of the comparator X2. Below, the output of the comparator X1 becomes “L”, and the switch S1 selects the voltage VH. At this time, in the comparator X2, since the input voltage is increased more than the comparator X1 by the offset voltage difference (Vofs1−Vofs2), the non-inverting input of the comparator X2 does not reach the reference voltage VL, and the comparator X2 has a non-inverting input. The output still holds "H", short-circuiting the switch S2, and continuing discharging from the capacitor C. The output of the switch S1 is the reference voltage VH
When the input is input to the inverting input of the comparator X2, the voltage of the non-inverting input of the comparator X2 becomes lower than that of the inverting input, the output of the comparator X2 becomes “L”, the switch S2 opens, and the capacitor S2 opens. C changes from discharge to charge.

【0025】この一連の動作によって、出力電圧Vcは
最大ピーク値がVH、最小ピーク値がVLの発振波形と
なる。
Through this series of operations, the output voltage Vc has an oscillation waveform with a maximum peak value of VH and a minimum peak value of VL.

【0026】図2は、図1の発振回路を半導体集積回路
内で具体的に構成した例であり、図1の負のオフセット
電圧Vofs2をもたせたコンパレータX2と、コンパレー
タX1の出力が「H」→「L」に切り替わる場合にのみ
コンパレータX1の非反転入力側に負のオフセットVof
s1を持たせたコンパレータX1とを、外部基準電圧を使
用せず、回路的に実現したものである。
FIG. 2 shows an example in which the oscillation circuit of FIG. 1 is concretely configured in a semiconductor integrated circuit. The outputs of the comparator X2 having the negative offset voltage Vofs2 of FIG. 1 and the output of the comparator X1 are "H". → A negative offset Vof is applied to the non-inverting input side of the comparator X1 only when switching to "L".
The comparator X1 having s1 is realized in a circuit without using an external reference voltage.

【0027】バイポーラトランジスタPNP2、PNP
4、NPN1、NPN2が図1のコンパレータX1を構
成し、バイポーラトランジスタPNP5、PNP6、N
PN3、NPN4がコンパレータX2を構成する。トラ
ンジスタPNP2、PNP5が反転側の入力素子、トラ
ンジスタPNP4、PNP6が非反転側の入力素子とな
る。Vccはこの回路を動作させる電源に接続されてい
る。トランジスタNPN1とNPN2、及びトランジス
タNPN3とNPN4はそれぞれ差動回路の負荷となる
カレントミラー回路を構成している。トランジスタPN
P1、PNP3及び電流源I3はコンパレータX1、X
2両方の構成要素となる素子で、トランジスタPNP1
は両コンパレータの反転入力側に共通のレベルシフト用
として、トランジスタPNP3は非反転入力側に共通の
レベルシフト用として接続され、電流源I3はトランジ
スタPNP2等からなる2組の差動回路にバイアスを供
給する電流源として接続されている。
Bipolar transistors PNP2, PNP
4, NPN1 and NPN2 form the comparator X1 of FIG. 1, and bipolar transistors PNP5, PNP6 and N
PN3 and NPN4 form a comparator X2. The transistors PNP2 and PNP5 are the inverting input elements, and the transistors PNP4 and PNP6 are the non-inverting input elements. Vcc is connected to the power supply that operates this circuit. The transistors NPN1 and NPN2, and the transistors NPN3 and NPN4 form a current mirror circuit that serves as a load of the differential circuit. Transistor PN
P1, PNP3 and current source I3 are comparators X1, X
2 is a component element of both, and is a transistor PNP1
Is connected to the inverting input side of both comparators for common level shifting, the transistor PNP3 is connected to the non-inverting input side for common level shifting, and the current source I3 biases two sets of differential circuits including the transistor PNP2 and the like. It is connected as a current source to supply.

【0028】この回路では、コンパレータX1に入力さ
れる基準電圧を、電源電圧Vccを抵抗R1,R2,R3
等で抵抗分割して得ており、トランジスタNPN5を抵
抗分割の切り替えのスイッチとして用いている。出力電
圧Vcの電圧が低いときは差動回路を通してトランジス
タNPN5がオフとなり、その結果コンパレータX1,
X2の反転入力にあたるトランジスタPNP1のべ一ス
に入力される電圧は基準電圧VHに相当し、 VH=Vcc・R2/(R1+R2) で与えられる。
In this circuit, the reference voltage input to the comparator X1 is the power supply voltage Vcc and the resistors R1, R2 and R3.
It is obtained by resistance-dividing with, etc., and the transistor NPN5 is used as a switch for switching the resistance division. When the output voltage Vc is low, the transistor NPN5 is turned off through the differential circuit, and as a result, the comparator X1,
The voltage input to the base of the transistor PNP1 corresponding to the inverting input of X2 corresponds to the reference voltage VH, and is given by VH = VccR2 / (R1 + R2).

【0029】その際、トランジスタNPN6はコンパレ
ータX2の出力によって制御されるスイッチとして機能
しており、オフとなっている。よってコンデンサCに対
して充電が行われ出力電圧Vcが上昇する。出力電圧V
cが基準電圧VHを越えるとトランジスタNPN5がオ
ンし、トランジスタPNP1のべ一スに入力される電圧
は、基準電圧VLに相当する電圧に切り替わる。この基
準電圧VLは、 VL=Vcc・(R2・R3)/(R1・R2+R1・R
3+R2・R3)+VceNPN5・(R1・R2)/(R1
・R2+R1・R3+R2・R3) で与えられる。VceNPN5はトランジスタNPN5のコレ
クタ・エミッタ間電圧である。
At this time, the transistor NPN6 functions as a switch controlled by the output of the comparator X2 and is off. Therefore, the capacitor C is charged and the output voltage Vc rises. Output voltage V
When c exceeds the reference voltage VH, the transistor NPN5 is turned on, and the voltage input to the base of the transistor PNP1 switches to the voltage corresponding to the reference voltage VL. The reference voltage VL is VL = Vcc · (R2 · R3) / (R1 · R2 + R1 · R
3 + R2 ・ R3) + Vce NPN5・ (R1 ・ R2) / (R1
・ R2 + R1 ・ R3 + R2 ・ R3) Vce NPN5 is a collector-emitter voltage of the transistor NPN5.

【0030】この際、R3はR1、R2よりもかなり小
さく設定されることが通常であるため、上記基準電圧V
Lを求める式は、 VL≒VceNPN5 となる。
At this time, R3 is considerably smaller than R1 and R2.
Since it is usually set in advance, the reference voltage V
The formula for L is VL≈VceNPN5 Becomes

【0031】さて、コンパレータX1,X2が切り替わ
ったことにより、出力電圧Vcは下降し、それが基準電
圧VLを下回るとトランジスタNPN5がオフするので
あるが、その際、コンパレータX1には以下に記すよう
な負のオフセットVofs1が生じている。
By the switching of the comparators X1 and X2, the output voltage Vc drops, and when it falls below the reference voltage VL, the transistor NPN5 is turned off. At that time, the comparator X1 has the following description. A large negative offset Vofs1 is generated.

【0032】まず、トランジスタNPN5のオン状態の
コレクタ電流IcNPN5は、 IcNPN5=(Vcc−VceNPN5)/R1 で表され、通常数μA〜数十μAに設定される。また、
トランジスタNPN5はスイッチとして飽和領域で使用
されるため、そのコレクタ・エミッタ間電圧Vce NPN5
0.1V程度となっている。バイポーラトランジスタは
Vceが小さいと電流増幅率hfeが急激に小さくなってし
まう特性をもっており、Vceが0.1V程度の場合、h
feは約10程度である。よって、コレクタ電流IcNPN5
を10μAとすると、ベース電流IbNPN5は1μAだけ
必要となる。
First, when the transistor NPN5 is in the ON state
Collector current IcNPN5Is IcNPN5= (Vcc-VceNPN5) / R1 And is usually set to several μA to several tens of μA. Also,
Transistor NPN5 is used as a switch in the saturation region
Therefore, its collector-emitter voltage Vce NPN5But
It is about 0.1V. Bipolar transistor
If Vce is small, current amplification factor hfeBecame smaller rapidly
When Vce is about 0.1V, it has h
feIs about 10. Therefore, the collector current IcNPN5
Is 10 μA, the base current IbNPN5Is only 1 μA
Will be needed.

【0033】通常、コンパレータX1のような能動負荷
を使用する差動回路の出力が切り替わる点は、両方の入
力トランジスタのコレクタ電流が等しくなった点であ
る。よってトランジスタPNP2,PNP4のコレクタ
電流IcPNP2=IcPNP4となる点であり、トランジスタN
PN1とNPN2はカレントミラーであるので、IcPNP
2=IcNPN1となる点である。
Normally, the output of a differential circuit using an active load such as the comparator X1 is switched when the collector currents of both input transistors become equal. Therefore, the transistor PNP2, and in that the collector current Ic PNP2 = Ic PNP4 of pNP4, the transistor N
Since PN1 and NPN2 are current mirrors, Ic PNP
2 = Ic NPN1 .

【0034】ところが、トランジスタNPN5がVce
NPN5=0.1Vを維持するにはIcNPN 5/10のベース
電流IbNPN5が必要であり、ベース電流IbNPN5が必要分
よりも下回ると、VceNPN5が増加してしまう。VceNPN5
が増加してしまうと基準電圧VLが増加することにな
る。出力電圧Vcが下降している状態で、基準電圧VL
が増加してしまうので正帰還がかかり、最終的にはベー
ス電流IbNPN5が必要分よりも下回った点でコンパレー
タX1が切り替わり、トランジスタNPN5がオフにな
ってしまうのである。
However, the transistor NPN5 is Vce
To maintain NPN5 = 0.1V is required base current Ib NPN5 of Ic NPN 5/10, the base current Ib NPN5 is below than the required amount, Vce NPN5 increases. Vce NPN5
Is increased, the reference voltage VL is increased. With the output voltage Vc falling, the reference voltage VL
Therefore, the positive feedback is applied, and finally, when the base current Ib NPN5 falls below the required amount, the comparator X1 is switched and the transistor NPN5 is turned off.

【0035】差動回路のコレクタ電流Icと入力間電位
差Vidの関係は、 IcNPN1/IcPNP2=exp(Vid/Vt) のように表される。なお、Vtは熱電圧である。ここ
で、ベース電流IbNPN5が1μAを下回る点、すなわ
ち、IcNPN1とIcPNP2の差が1μA以下となる点の電流
が、IcNPN1=2μA、IcPNP2=3μAとすると、Vid
は約−10.5mVとなる。すなわち、コンパレータX
1は出力が「H」から「L」に切り替わる場合にのみ、
約−10.5mVのオフセットVofs1が生じるのであ
る。
The relationship between the input potential difference Vid the collector current Ic of the differential circuit can be expressed as Ic NPN1 / Ic PNP2 = exp ( Vid / Vt). Note that Vt is a thermal voltage. Here, that the base current Ib NPN5 is below 1 .mu.A, i.e., the current points difference Ic NPN 1 and Ic PNP2 is 1 .mu.A or less, Ic NPN 1 = 2 .mu.A, when the Ic PNP2 = 3 .mu.A, Vid
Is about -10.5 mV. That is, the comparator X
1 is only when the output switches from "H" to "L",
An offset Vofs1 of about -10.5 mV occurs.

【0036】また、この回路において、コンパレータX
2を構成する差動回路の負荷となるカレントミラー回路
のトランジスタNPN4の大きさがNPN3よりも小さ
く構成され、トランジスタPNP5とPNP6のベース
電圧が同レベルとなってもNPN3のコレクタ電流がN
PN4のそれよりも大きく、平衡状態にならない。これ
を平衡にさせるのに必要なトランジスタPNP5とPN
P6の入力に与える電圧が、入力オフセット電圧Vofs2
に相当し、 Vofs2=Vt・ln(n/1) の式で与えられる。ここで、Vtは熱電圧、nはトラン
ジスタNPN3とNPN4に同一のベース・エミッタ電
圧を与えたときの、NPN3に対するNPN4の電流比
であり、nは1より小さい。
Further, in this circuit, the comparator X
The size of the transistor NPN4 of the current mirror circuit, which serves as a load of the differential circuit forming the circuit 2, is smaller than NPN3. Even if the base voltages of the transistors PNP5 and PNP6 are at the same level, the collector current of NPN3 is N.
It is larger than that of PN4 and is not in equilibrium. Transistors PNP5 and PN required to balance this
The voltage applied to the input of P6 is the input offset voltage Vofs2
Which is given by the equation: Vofs2 = Vt · ln (n / 1). Here, Vt is a thermal voltage, n is a current ratio of NPN4 to NPN3 when the same base-emitter voltage is applied to the transistors NPN3 and NPN4, and n is smaller than 1.

【0037】このことから、このコンパレータX2は入
力に換算して上記の式で与えられるオフセット電圧Vof
s2を持つことを意味し、図2の回路は図1の回路と同等
の機能を有していることが説明できる。実際には半導体
集積回路ではnを0.8とし、その結果オフセット電圧
Vofs2として約−5.7mVを与えている。この値は、
先に説明したように、製造起因による差動素子のオフセ
ットばらつき範囲は3mV程度であることから設定した
ものである。また、このオフセット電圧Vofs2はVofs1
よりも小さい値である。
From this, the comparator X2 converts the input voltage into the offset voltage Vof given by the above equation.
It can be explained that the circuit of FIG. 2 has the same function as the circuit of FIG. Actually, n is set to 0.8 in the semiconductor integrated circuit, and as a result, about -5.7 mV is given as the offset voltage Vofs2. This value is
As described above, the offset variation range of the differential element due to manufacturing is set to about 3 mV. The offset voltage Vofs2 is Vofs1.
Is a smaller value.

【0038】ICの内部回路において、このようにトラ
ンジスタの電流比を調整すること、例えばトランジスタ
NPN4の電流を基準の素子より減少させるには、トラ
ンジスタNPN4のエミッタ面積を基準となるトランジ
スタより小さくレイアウトすることで容易に実現できる
ため、コストに及ぼす影響はほとんとなく、図1あるい
は図5の持つ、少ない素子数で実現できるという利点を
損なわずに問題を解決し、安定な動作を実現することが
可能となる。
In the internal circuit of the IC, in order to adjust the current ratio of the transistors in this way, for example, to reduce the current of the transistor NPN4 below the reference element, the emitter area of the transistor NPN4 is laid out smaller than the reference transistor. Since it can be easily realized, there is almost no effect on cost, and the problem can be solved and stable operation can be realized without impairing the advantage of FIG. 1 or 5 that can be realized with a small number of elements. It will be possible.

【0039】図3は図1のオフセット電圧Vofs2を別の
方法で実現した回路の例である。オフセット電圧Vofs2
は、図2で説明したように、トランジスタNPN3、N
PN4からなるカレントミラー回路において、トランジ
スタNPN4の電流をトランジスタNPN3より少なく
することで実現できる。そこで、図3では、トランジス
タNPN3、NPN4のエミッタ面積を同一とし、トラ
ンジスタNPN4のエミッタに抵抗R4を挿入すること
で実現している。この回路はトランジスタNPN3とN
PN4のコレクタ電流の関係が代数式で表せないため、
必要なオフセット電圧から抵抗R4の値を数値計算で求
める必要があるが、抵抗はトランジスタサイズよりも容
易に変更できることから、製造ばらつきの変化によるオ
フセット量の調整が簡単にできる利点がある。
FIG. 3 shows an example of a circuit in which the offset voltage Vofs2 of FIG. 1 is realized by another method. Offset voltage Vofs2
Are the transistors NPN3, N as described in FIG.
In the current mirror circuit composed of PN4, it can be realized by making the current of the transistor NPN4 smaller than that of the transistor NPN3. Therefore, in FIG. 3, the emitter areas of the transistors NPN3 and NPN4 are made the same, and the resistor R4 is inserted in the emitter of the transistor NPN4. This circuit includes transistors NPN3 and N
Since the relation of the collector current of PN4 cannot be expressed by an algebraic expression,
The value of the resistor R4 needs to be obtained by numerical calculation from the required offset voltage. However, since the resistor can be changed more easily than the transistor size, there is an advantage that the offset amount can be easily adjusted due to changes in manufacturing variations.

【0040】[0040]

【発明の効果】以上説明したように、本発明によれば、
電流制御型の発振回路として少ない素子数で構成できる
利点を持ち、製造上のばらつきによる歩留まり低下を防
ぎ、安定に動作させることができる利点がある。
As described above, according to the present invention,
It has an advantage that it can be configured as a current control type oscillation circuit with a small number of elements, and has a merit that it can prevent a decrease in yield due to manufacturing variations and can operate stably.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の発振回路の構成を示すブロック図で
ある。
FIG. 1 is a block diagram showing a configuration of an oscillator circuit of the present invention.

【図2】 図1の発振回路を具体化した回路図である。FIG. 2 is a circuit diagram embodying the oscillation circuit of FIG.

【図3】 図1の発振回路を別に具体化した回路図であ
る。
FIG. 3 is a circuit diagram in which the oscillation circuit of FIG. 1 is embodied separately.

【図4】 従来の発振回路のブロック図である。FIG. 4 is a block diagram of a conventional oscillator circuit.

【図5】 従来の別の発振回路のブロック図である。FIG. 5 is a block diagram of another conventional oscillation circuit.

【符号の説明】[Explanation of symbols]

X1,X2:コンパレータ VL,VH:基準電圧 S1,S2:スイッチ I1,I2,I3:電流源 C:コンデンサ X1, X2: Comparator VL, VH: Reference voltage S1, S2: Switch I1, I2, I3: Current source C: Capacitor

フロントページの続き (72)発明者 宮島 一之 埼玉県上福岡市福岡2丁目1番1号 新日 本無線株式会社川越製作所内 Fターム(参考) 5J043 AA00 AA14 EE00 FF03 FF07 GG01 GG02 GG08 Continued front page    (72) Inventor Kazuyuki Miyajima             2-1, 1-1 Fukuoka, Kamifukuoka City, Saitama Prefecture             Inside the Kawagoe Manufacturing Co., Ltd. F term (reference) 5J043 AA00 AA14 EE00 FF03 FF07                       GG01 GG02 GG08

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】高い基準電圧と低い基準電圧の一方を切り
替えて出力する基準電圧回路と、反転入力に該基準電圧
回路の出力が接続され、非反転入力に他端が接地された
コンデンサの一端が接続され、出力が「H」になると前
記基準電圧回路の電圧を前記低い基準電圧に切り替え、
「L」になると前記基準電圧回路の電圧を前記高い基準
電圧に切り替える第1のコンパレータと、前記コンデン
サの一端と電源間に接続された第1の電流源と、前記コ
ンデンサの一端と接地間にスイッチを介して接続された
第2の電流源と、反転入力に前記基準電圧回路の出力が
接続され、非反転入力に前記コンデンサの一端が接続さ
れ、出力が「H」になると前記スイッチをオンにし、
「L」になると前記スイッチをオフにする第2のコンパ
レータとを具備する発振回路において、 前記第1のコンパレータの出力が「H」から「L」に切
り替わるときに前記第1のコンパレーターの非反転入力
側に第1の負のオフセット電圧を与え、前記第2のコン
パレータの非反転入力側に前記第1の負のオフセット電
圧より小さな第2の負のオフセット電圧を常時与えたこ
とを特徴とする発振回路。
1. A reference voltage circuit for switching and outputting one of a high reference voltage and a low reference voltage, and one end of a capacitor whose output is connected to an inverting input and whose other end is grounded to a non-inverting input. Is connected, and when the output becomes “H”, the voltage of the reference voltage circuit is switched to the low reference voltage,
When it becomes “L”, a first comparator that switches the voltage of the reference voltage circuit to the high reference voltage, a first current source connected between one end of the capacitor and a power supply, and between one end of the capacitor and ground. The second current source connected via a switch is connected to the inverting input of the output of the reference voltage circuit, the non-inverting input is connected to one end of the capacitor, and the switch is turned on when the output becomes “H”. West,
In an oscillation circuit including a second comparator that turns off the switch when it becomes “L”, when the output of the first comparator switches from “H” to “L”, the first comparator is turned off. A first negative offset voltage is applied to the inverting input side, and a second negative offset voltage smaller than the first negative offset voltage is always applied to the non-inverting input side of the second comparator. Oscillation circuit.
【請求項2】請求項1に記載の発振回路において、 前記第1のコンパレータは、差動接続された第1の導電
型の第1,第2のトランジスタと、該第1のトランジス
タのコレクタにコレクタが接続された第2の導電型の第
3のトランジスタと、前記第2のトランジスタのコレク
タにコレクタとベースが接続されベースが前記第3のト
ランジスタのベースに接続された第2の導電型の第4の
トランジスタとからなり、 前記第2のコンパレータは、差動接続された第1の導電
型の第5,第6のトランジスタと、該第5のトランジス
タのコレクタにコレクタが接続された第2の導電型の第
7のトランジスタと、前記第6のトランジスタのコレク
タにコレクタとベースが接続されベースが前記第7のト
ランジスタのベースに接続された第2の導電型の第8の
トランジスタとからなり、 前記基準電源回路は、電源と接地間に接続された第1,
第2の抵抗と、該第1,第2の抵抗の共通接続点と接地
間にコレクタ、エミッタが接続されベースが前記第1,
第3のトランジスタのコレクタ共通接続点に接続された
第2の導電型の第9のトランジスタからなり、 前記スイッチは、ベースが前記第5,第7のコレクタ共
通接続点に接続されコレクタが前記第2の電流源に接続
された第2の導電型の第10のトランジスタからなり、 前記第1,第5のトランジスタのベースが前記第1,第
2の抵抗の共通接続点に接続され、 前記第2,第6のトランジスタのベースが前記コンデン
サの一端に接続され、 前記第7のトランジスタが前記第8のトランジスタより
エミッタ面積が大きく設定された、 ことを特徴とする発振回路。
2. The oscillator circuit according to claim 1, wherein the first comparator includes first and second transistors of a first conductivity type which are differentially connected, and a collector of the first transistor. A third transistor of the second conductivity type having a collector connected thereto, and a second transistor of the second conductivity type having a collector and a base connected to the collector of the second transistor and a base connected to the base of the third transistor. The second comparator includes a fifth transistor and a fifth transistor of the first conductivity type which are differentially connected, and a second transistor whose collector is connected to the collector of the fifth transistor. And a collector and a base of the sixth transistor are connected to the collector and the base of the sixth transistor, the base of which is connected to the base of the seventh transistor. Consists of a eighth transistor, the reference power supply circuit, a first power and is connected between ground,
A collector and an emitter are connected between the second resistor and a common connection point of the first and second resistors and the ground, and the base is the first and second resistors.
A ninth transistor of the second conductivity type connected to the common collector connection point of the third transistor, wherein the switch has a base connected to the fifth and seventh collector common connection points, and a collector connected to the third common transistor. A second conductive type tenth transistor connected to a second current source, wherein bases of the first and fifth transistors are connected to a common connection point of the first and second resistors, 2. The oscillator circuit, wherein the bases of the sixth and sixth transistors are connected to one end of the capacitor, and the emitter area of the seventh transistor is set larger than that of the eighth transistor.
【請求項3】請求項2に記載の発振回路において、 前記第7,第8のトランジスタを同一のエミッタ面積を
もつトランジスタに置き換え、且つ前記第8のトランジ
スタのエミッタに第3の抵抗を接続したことを特徴とす
る発振回路。
3. The oscillator circuit according to claim 2, wherein the seventh and eighth transistors are replaced with transistors having the same emitter area, and a third resistor is connected to the emitter of the eighth transistor. An oscillation circuit characterized by the above.
【請求項4】請求項2又は3に記載の発振回路におい
て、 前記第1,第5のトランジスタのベースと前記第1,第
2の抵抗の共通接続点との間にレベルシフト用の第1の
導電型の第11のトランジスタを接続し、前記第2,第
6のトランジスタのベースと前記コンデンサの一端との
間にレベルシフト用の第1の導電型の第12のトランジ
スタを接続したことを特徴とする発振回路。
4. The oscillation circuit according to claim 2, wherein a first level shift circuit is provided between the bases of the first and fifth transistors and a common connection point of the first and second resistors. The eleventh transistor of conductivity type is connected, and the twelfth transistor of the first conductivity type for level shifting is connected between the bases of the second and sixth transistors and one end of the capacitor. Characteristic oscillation circuit.
JP2002142047A 2002-05-16 2002-05-16 Oscillator circuit Expired - Lifetime JP3852924B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002142047A JP3852924B2 (en) 2002-05-16 2002-05-16 Oscillator circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002142047A JP3852924B2 (en) 2002-05-16 2002-05-16 Oscillator circuit

Publications (2)

Publication Number Publication Date
JP2003332889A true JP2003332889A (en) 2003-11-21
JP3852924B2 JP3852924B2 (en) 2006-12-06

Family

ID=29702465

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002142047A Expired - Lifetime JP3852924B2 (en) 2002-05-16 2002-05-16 Oscillator circuit

Country Status (1)

Country Link
JP (1) JP3852924B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9461632B2 (en) 2014-09-30 2016-10-04 Sii Semiconductor Corporation Oscillator circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9461632B2 (en) 2014-09-30 2016-10-04 Sii Semiconductor Corporation Oscillator circuit

Also Published As

Publication number Publication date
JP3852924B2 (en) 2006-12-06

Similar Documents

Publication Publication Date Title
CN101403641B (en) Temperature-sensor circuit, and temperature compensated piezoelectric oscillator
US7940135B2 (en) Oscillation circuit
CN111404484B (en) RC oscillator and electric device
JP4510054B2 (en) Ultra low power RC oscillator
US4714900A (en) Current output circuit having well-balanced output currents of opposite polarities
JP4031630B2 (en) Amplitude control of AC signals generated by electronic devices such as oscillator circuits
JPH06196976A (en) Signal generator
JP2693874B2 (en) Delay pulse generation circuit
US20050094421A1 (en) Integrated charge pump voltage converter
US20150222272A1 (en) Oscillator circuit and method for generating an oscillator signal
JP3963421B2 (en) Controlled oscillation system and method
JP2003332889A (en) Oscillation circuit
US20100019803A1 (en) Oscillation detection circuit
JPH0810816B2 (en) Oscillator circuit
KR19990076264A (en) Charge-Discharge Oscillator Using Constant Current and Its Oscillation Method
JP2623739B2 (en) Sawtooth oscillation circuit
JP2974304B1 (en) Timer circuit
JPS59117817A (en) Oscillating circuit
JP2000151365A (en) Voltage-controlled oscillation circuit
JP2005033329A (en) Temperature compensated piezoelectric oscillator
CN115189681A (en) Power-on reset circuit capable of stabilizing pulse output
JP2772957B2 (en) Level switching circuit
JP2000353918A (en) Piezoelectric oscillator
JPH11150448A (en) Oscillation circuit
JP2006080836A (en) Charging and discharging circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050407

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060815

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060904

R150 Certificate of patent or registration of utility model

Ref document number: 3852924

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120915

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140915

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term