JP2003332806A - Stacked dielectric filter - Google Patents

Stacked dielectric filter

Info

Publication number
JP2003332806A
JP2003332806A JP2003121359A JP2003121359A JP2003332806A JP 2003332806 A JP2003332806 A JP 2003332806A JP 2003121359 A JP2003121359 A JP 2003121359A JP 2003121359 A JP2003121359 A JP 2003121359A JP 2003332806 A JP2003332806 A JP 2003332806A
Authority
JP
Japan
Prior art keywords
stripline
conductor layers
dielectric
conductor layer
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003121359A
Other languages
Japanese (ja)
Inventor
Kenji Yoshimori
健二 吉森
Jiro Ogiwara
次朗 荻原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2003121359A priority Critical patent/JP2003332806A/en
Publication of JP2003332806A publication Critical patent/JP2003332806A/en
Pending legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To solve the problem that a stacked dielectric filter is hard to make small with a high performance. <P>SOLUTION: A stripline resonator constituting this stacked dielectric filter comprises a plurality of dielectric layers and a plurality of stripline conductor layers 13, 16 and 19. The plurality of stripline conductor layers 13, 16 and 19 face one another through the dielectric layers. Ground conductor layers 22 and 25 are arranged opposedly to the plurality of stripline conductor layers 13, 16 and 19. One end of each of the stripline conductor layers is electrically connected to the ground conductor layers 22 and 25. The other end of each of the stripline conductor layers is separated by the dielectric layers. <P>COPYRIGHT: (C)2004,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は移動体通信機に使用
するために好適な積層型誘電体フィルタに関する。
TECHNICAL FIELD The present invention relates to a laminated dielectric filter suitable for use in a mobile communication device.

【0002】[0002]

【従来の技術】携帯電話等の移動体通信機のバンドパス
フィルタ、ローパスフィルタ等に積層フィルタを使用す
ることは公知である。この積層フィルタは、誘電体の中
にストリップライン用導体層、結合コンデンサ用導体
層、シールド用グランド導体層を埋設し、誘電体の外周
面に入力端子導体層と出力端子導体層とグランド端子導
体層とを設けたものである。
2. Description of the Related Art It is known to use a laminated filter as a bandpass filter, a lowpass filter or the like of a mobile communication device such as a mobile phone. In this multilayer filter, a stripline conductor layer, a coupling capacitor conductor layer, and a shield ground conductor layer are embedded in a dielectric, and an input terminal conductor layer, an output terminal conductor layer, and a ground terminal conductor are formed on the outer peripheral surface of the dielectric body. And layers.

【0003】[0003]

【発明が解決しようとする課題】ところで、積層型誘電
体フィルタを更に小型化すること及び高性能化すること
が要求されている。
By the way, there is a demand for further miniaturization and higher performance of laminated dielectric filters.

【0004】そこで、本願発明の目的は、導体損失を低
減させてQの高い積層型誘電体フィルタを提供すること
にある。
Therefore, an object of the present invention is to provide a laminated dielectric filter having a high Q and a reduced conductor loss.

【0005】[0005]

【課題を解決するための手段】上記目的を達成するため
の本発明を、実施例を示す図面の参照符合を伴って説明
する。なお、ここでの本発明の説明及び特許請求の範囲
における参照符合は本発明の理解を助けるためのもので
あり、本発明を限定するものではない。本発明は、複数
の誘電体層から成る誘導体(2)と該誘導体(2)に埋
設され且つ互いに対向配置された少なくとも第1及び第
2のストリップライン導体層(13,16)と前記第1
及び第2のストリップ導体層(13,16)に対向配置
されたグランド導体層(22又は25又は22,25)
とから成るストリップライン共振器(L1)を具備した
積層型誘導体フィルタであって、前記第1及び第2のス
トリップライン導体層(13,16)は誘電体層を介し
て互いに対向配置され、前記第1及び第2のストリップ
ライン導体層(13,16)の一端が前記グランド導体
層(22)に電気的に接続され、前記第1及び第2のス
トリップライン導体層(13,16)の他端が互いに接
続されずに誘電体層で分離されていることを特徴とする
積層型誘導体フィルタに係るもである。なお、請求項2
に示すように、前記第1のストリップライン導体層(1
3)と前記第2のストリップライン導体層(16)との
間に誘電体層を介して導体層を配置することが望まし
い。また、請求項3に示すように、前記グランド導体層
は互いに対向配置されている第1及び第2のグランド導
体層(22,25)から成り、前記第1及び第2のスト
リップライン導体層(13,16)は前記第1及び第2
のグランド導体層(22,25)の間に配置されている
ことが望ましい。また、請求項4に示すように、前記第
1のストリップライン導体層(13)の幅(W1)は前
記第2のストリップライン導体層(16)の幅(W2
と異なることが望ましい。
The present invention for achieving the above object will be described with reference to the drawings, which show embodiments. It should be noted that reference signs in the description of the present invention and claims are for the purpose of helping understanding of the present invention, and do not limit the present invention. The present invention relates to a dielectric (2) composed of a plurality of dielectric layers, at least first and second stripline conductor layers (13, 16) embedded in the dielectric (2) and arranged to face each other, and the first
And a ground conductor layer (22 or 25 or 22, 25) arranged to face the second strip conductor layer (13, 16)
A laminated dielectric filter comprising a stripline resonator (L1) consisting of: a first dielectric layer and a second dielectric layer, wherein the first and second stripline conductor layers (13, 16) are arranged to face each other via a dielectric layer; One ends of the first and second stripline conductor layers (13, 16) are electrically connected to the ground conductor layer (22), and the other ends of the first and second stripline conductor layers (13, 16). The present invention also relates to a laminated dielectric filter characterized in that its ends are not connected to each other and are separated by a dielectric layer. Note that claim 2
, The first stripline conductor layer (1
It is desirable to dispose a conductor layer with a dielectric layer between 3) and the second stripline conductor layer (16). Further, as described in claim 3, the ground conductor layer is composed of first and second ground conductor layers (22, 25) arranged to face each other, and the first and second stripline conductor layers ( 13, 16) are the first and second
Is preferably disposed between the ground conductor layers (22, 25). Further, as shown in claim 4, wherein the first strip line conductor layer (13) the width (W 1) is the second stripline conductor layer (16) the width (W 2)
It is desirable to be different from.

【0006】[0006]

【発明の効果】各請求項の発明によれば、複数のストリ
ップライン導体層によって等価的に1段のストリップラ
イン共振器を構成するので、導体損失が低減し、Q特性
が向上する。また、請求項4の発明によれば導体層のパ
タ−ンずれによる特性のバラツキを防ぐことができる。
According to the inventions of the respective claims, since one stripline resonator is equivalently constituted by a plurality of stripline conductor layers, the conductor loss is reduced and the Q characteristic is improved. Further, according to the invention of claim 4, it is possible to prevent the characteristic variation due to the pattern shift of the conductor layer.

【0007】[0007]

【第1の実施例】次に、図1〜図7を参照して本発明の
第1の実施例に係わる移動体通信機等においてVHF帯
以上の周波数でバンドパスフィルタとして使用する積層
型誘電体フィルタを説明する。図1に概略的に示す完成
した積層型誘電体フィルタ1は、比誘電率が30以上の
直方体のセラミック誘電体2と、外部信号端子導体層と
しての第1及び第2の入出力端子導体層3、4と、一対
の外部グランド端子導体層5、6とを有し、更に誘電体
2に埋設された内部導体層を有する。誘電体2は、第1
及び第2の主面7、8と第1、第2、第3及び第4の側
面9、10、11、12を有した6面体である。入出力
端子導体層3、4は誘電体2の第1及び第2の側面9、
10の中央に帯状に設けられ、この一部が第1及び第2
の主面7、8にはみ出している。グランド端子導体層
5、6は誘電体2の第3及び第4の側面11、12に設
けられ、この一部が第1及び第2の主面7、8及び第1
及び第2の側面9、10の上面と下面にはみ出してい
る。
[First Embodiment] Referring to FIGS. 1 to 7, a laminated dielectric used as a bandpass filter at a frequency higher than the VHF band in a mobile communication device according to a first embodiment of the present invention. The body filter will be described. The completed multilayer dielectric filter 1 schematically shown in FIG. 1 includes a rectangular parallelepiped ceramic dielectric 2 having a relative dielectric constant of 30 or more, and first and second input / output terminal conductor layers as external signal terminal conductor layers. 3 and 4, a pair of external ground terminal conductor layers 5 and 6, and further an internal conductor layer embedded in the dielectric 2. The dielectric 2 is the first
And a second major surface 7, 8 and first, second, third and fourth side surfaces 9, 10, 11, 12 are hexahedrons. The input / output terminal conductor layers 3 and 4 are the first and second side surfaces 9 of the dielectric 2.
It is provided in the center of 10 in a strip shape, and a part of this is provided in the first and second areas.
Overhangs the main surfaces 7, 8. The ground terminal conductor layers 5 and 6 are provided on the third and fourth side surfaces 11 and 12 of the dielectric 2, and a part of the ground terminal conductor layers 5 and 6 is formed on the first and second main surfaces 7 and 8.
And the upper and lower surfaces of the second side surfaces 9 and 10.

【0008】本実施例の積層型誘電体フィルタ1は図5
に示す等価回路が得られるように形成されている。図5
において入力端子T1 は入力結合コンデンサC1 を介し
て第1のストリップライン共振器L1 に接続され、出力
端子T2 は出力結合コンデンサC2 を介して第2のスト
リップライン共振器L2 に接続されている。第3のスト
リップライン共振器L3 は第1及び第2のストリップラ
イン共振器L1 、L2の相互間に配置され、これ等にM
結合(誘導性結合)されていると共に第1及び第2の共
振器間結合コンデンサC7 、C8 で結合されている。第
1、第2及び第3のストリップライン共振器L1 、L2
、L3 の一端はグランドに接続されている。第3のス
トリップライン共振器L3 の他端はトラップ用コンデン
サC9 を介して第1及び第2の共振器間結合コンデンサ
C7 、C8 の相互間に接続されている。また、波長短縮
容量を得るためのコンデンサC3 、C4 、C10が第1、
第2及び第3のストリップライン共振器L1 、L2 、L
3 とに対して並列に接続されている。入力端子T1 とグ
ランドとの間の浮遊容量(ストレーキャパシタンス)は
破線によってC5 で示され、出力端子T2 とグランドと
の間の浮遊容量は破線によってC6 で示されている。図
5の入力端子T1 、出力端子T2 、及びグランドは図1
の第1の入出力端子導体層3、第2の入出力端子導体層
4、グランド端子導体層5、6に対応する。
The laminated dielectric filter 1 of this embodiment is shown in FIG.
It is formed so that the equivalent circuit shown in FIG. Figure 5
In, the input terminal T1 is connected to the first stripline resonator L1 via the input coupling capacitor C1, and the output terminal T2 is connected to the second stripline resonator L2 via the output coupling capacitor C2. The third stripline resonator L3 is arranged between the first and second stripline resonators L1 and L2, and M
They are coupled (inductively coupled) and are coupled by the first and second inter-resonator coupling capacitors C7 and C8. First, second and third stripline resonators L1 and L2
, L3 has one end connected to the ground. The other end of the third stripline resonator L3 is connected between the first and second inter-resonator coupling capacitors C7 and C8 via a trapping capacitor C9. Also, the capacitors C3, C4, and C10 for obtaining the wavelength shortening capacitance are the first,
Second and third stripline resonators L1, L2, L
Connected in parallel to 3 and. The stray capacitance (stray capacitance) between the input terminal T1 and the ground is indicated by a broken line at C5, and the stray capacitance between the output terminal T2 and the ground is indicated by a broken line at C6. The input terminal T1, the output terminal T2, and the ground of FIG.
Corresponding to the first input / output terminal conductor layer 3, the second input / output terminal conductor layer 4, and the ground terminal conductor layers 5 and 6.

【0009】図5の回路を得るために誘電体2の中には
図2図4に示すように多数の導体層が埋設されている。
誘電体2はセラミックのグリーンシート(磁器生シー
ト)に導電性ペースト(例えば銀ペースト)を図4に示
す所定パターンに印刷し、これ等を積層して焼成したも
のである。グリーンシートは焼成後に相互に一体化され
るが、図4では説明の都合上第1、第2、第3、第4、
第5、第6、第7、第8、第9及び第10の誘電体層2
a、2b、2c、2d、2e、2f、2g、2h、2
i、2jに分割して示されている。内導体層は誘電体1
の第1及び第2の主面7、8間における第1、第2、第
3、第4、第5、第6及び第7の厚み方向位置H1 、H
2 、H3 、H4 、H5 、H6 、H7 に設けられている。
なお、第8及び第9の厚み方向位置H8 、H9 に内導体
層を設けるように変形することもできる。
In order to obtain the circuit of FIG. 5, a large number of conductor layers are embedded in the dielectric 2 as shown in FIGS.
The dielectric 2 is obtained by printing a conductive paste (eg, silver paste) on a ceramic green sheet (porcelain green sheet) in a predetermined pattern shown in FIG. 4, and stacking and printing the same. The green sheets are integrated with each other after firing, but in FIG. 4, the first, second, third, fourth, and
Fifth, sixth, seventh, eighth, ninth and tenth dielectric layers 2
a, 2b, 2c, 2d, 2e, 2f, 2g, 2h, 2
It is shown divided into i and 2j. Inner conductor layer is dielectric 1
The first, second, third, fourth, fifth, sixth and seventh thickness direction positions H1, H between the first and second main surfaces 7, 8 of
2, H3, H4, H5, H6, H7.
The inner conductor layers may be modified at the eighth and ninth positions H8 and H9 in the thickness direction.

【0010】次に各層のパターンを説明する。第1の厚
み方向位置H1 となる第4の誘電体層2dの表面には第
1、第2及び第3のストリップライン導体層13、1
4、15が第3の側面11から第4の側面12に向って
直線的に延びるように配置されている。また、第2の厚
み方向位置H2 となる第6の誘電体層2fの表面には、
第4、第5及び第6のストリップライン導体層16、1
7、18が第3の側面11から第4の側面12に向って
直線的に延びるように配置されている。また、第3の厚
み方向位置H3 となる第8の誘電体層2hの表面には、
第7、第8及び第9のストリップライン導体層19、2
0、21が第3の側面11から第4の側面12に向って
直線的に延びるように配置されている。第1、第2及び
第3の厚み方向位置H1 、H2 、H3 は互いに異なる高
さ位置であって、第2の厚み方向位置H2 は第1及び第
3の厚み方向位置H1 、H3 の相互間であり、第1の厚
み方向位置H1 は第1の主面7と第2の厚み方向位置H
2 との間であり、第3の厚み方向位置H3 は第2の主面
8と第2の厚み方向位置H2 との間である。第1〜第9
のストリップライン導体層13〜21の一端は第1のグ
ランド端子導体層5にそれぞれ接続されている。第1の
主面7に対して垂直な方向から見て即ち平面的に見て、
第1、第4及び第7のストリップライン導体層13、1
6、19は互いに重なるように配置されており、これ等
の組み合せによって図5の第1のストリップライン共振
器L1 を提供する。また、平面的に見て、第2、第5及
び第8のストリップライン導体層14、17、20は互
いに重なるように配置されており、これ等の組み合せに
よって図5の第2のストリップライン共振器L2 を提供
する。また、平面的に見て、第3、第6及び第9のスト
リップライン導体層15、18、21は互いに重なるよ
うに配置されており、これ等の組み合せによって図5の
第3のストリップライン共振器L3 を提供する。図3か
ら明らかなように、第1の厚み方向位置H1 の第1、第
2及び第3のストリップライン導体層13、14、15
の幅及び第3の厚み方向位置H3 の第7、第8及び第9
のストリップライン導体層19、20、21の幅W1 は
第2の厚み方向位置H2 の第4、第5及び第6のストリ
ップライン導体層16、17、18の幅W2 よりも僅か
に狭い。従って、グリーンシートの積層のズレ等が生じ
ても、第1、第2及び第3の厚み方向位置H1 、H2 、
H3 のストリップライン導体層の結合度の変動を小さく
抑えることができる。
Next, the pattern of each layer will be described. The first, second, and third stripline conductor layers 13 and 1 are provided on the surface of the fourth dielectric layer 2d at the first position H1 in the thickness direction.
4, 15 are arranged so as to extend linearly from the third side surface 11 toward the fourth side surface 12. Further, on the surface of the sixth dielectric layer 2f at the second position H2 in the thickness direction,
Fourth, fifth and sixth stripline conductor layers 16, 1
7, 18 are arranged so as to extend linearly from the third side surface 11 toward the fourth side surface 12. Further, on the surface of the eighth dielectric layer 2h at the third position H3 in the thickness direction,
Seventh, eighth and ninth stripline conductor layers 19, 2
0 and 21 are arranged so as to linearly extend from the third side surface 11 toward the fourth side surface 12. The first, second and third thickness direction positions H1, H2, H3 are at different height positions, and the second thickness direction position H2 is between the first and third thickness direction positions H1, H3. And the first position H1 in the thickness direction is the first main surface 7 and the second position H in the thickness direction.
2 and the third thickness direction position H3 is between the second principal surface 8 and the second thickness direction position H2. 1st-9th
One ends of the stripline conductor layers 13 to 21 are connected to the first ground terminal conductor layer 5, respectively. When viewed from a direction perpendicular to the first main surface 7, that is, in a plan view,
First, fourth and seventh stripline conductor layers 13, 1
6 and 19 are arranged so as to overlap each other, and their combination provides the first stripline resonator L1 of FIG. The second, fifth, and eighth stripline conductor layers 14, 17 and 20 are arranged so as to overlap each other when seen in a plan view, and by combining these, the second stripline resonance of FIG. A container L2 is provided. The third, sixth and ninth stripline conductor layers 15, 18 and 21 are arranged so as to overlap each other when seen in a plan view, and by combining these, the third stripline resonance shown in FIG. A container L3 is provided. As is apparent from FIG. 3, the first, second, and third stripline conductor layers 13, 14, 15 at the first position H1 in the thickness direction.
Width, and third, seventh, eighth and ninth positions H3 at the position H3 in the thickness direction.
The width W1 of the stripline conductor layers 19, 20, 21 is slightly smaller than the width W2 of the fourth, fifth and sixth stripline conductor layers 16, 17, 18 at the second position H2 in the thickness direction. Therefore, even if the green sheets are misaligned, the first, second and third positions H1, H2 in the thickness direction,
The fluctuation of the coupling degree of the H3 stripline conductor layer can be suppressed to a small level.

【0011】第1の主面7と第1の厚み方向位置H1 と
の間の第4の厚み方向位置H4 となる第2の誘電体層2
bの表面には、第1のグランド導体層22と第1及び第
2の付加導体層23、24とが設けられている。第1の
グランド導体層22は内部のシールド作用及びストリッ
プライン作用を得るために設けられたものであって、第
2の誘電体層2bの対の長辺間を結ぶように広い面積に
形成され、平面的に見て第1、第2及び第3のストリッ
プライン導体層13、14、15に対向し、この一端及
び他端は第3及び第4の側面11、12のグランド端子
導体層5、6に接続されている。第1及び第2の付加導
体層23、24は第2の誘電体層2bの対の短辺(第1
及び第2の側面)の中央から対向する辺(側面)に向っ
て突出するように形成され且つこれ等の一端は第1及び
第2の側面9、10で第1及び第2の出力端子導体層
3、4に接続されている。付加導体層23、24は所定
のギャップを有してグランド導体層22に対向している
ので、両者間に浮遊容量が得られる。グランド導体層2
2と第1及び第2の付加導体層23、24は同一のグリ
ーンシート(磁器生シート)に導体ペーストを同時に印
刷して形成するので、量産時において相互の位置関係の
バラツキはほとんど生じない。例えばグランド導体層2
2が図4で右側にずれると、付加導体層23、24も右
側にずれ、結局両者間のギャップの変化は生じない。従
って、入出力端子導体層3、4のグランドに対する浮遊
容量のバラツキが小さくなる。
The second dielectric layer 2 serving as the fourth thickness-direction position H4 between the first major surface 7 and the first thickness-direction position H1.
The first ground conductor layer 22 and the first and second additional conductor layers 23 and 24 are provided on the surface of b. The first ground conductor layer 22 is provided to obtain an internal shield action and a stripline action, and is formed in a large area so as to connect the long sides of the pair of the second dielectric layers 2b. , The first, the second, and the third stripline conductor layers 13, 14, 15 facing each other in plan view, one end and the other end of which are the ground terminal conductor layer 5 of the third and the fourth side faces 11, 12. , 6 are connected. The first and second additional conductor layers 23 and 24 are the short sides of the pair of the second dielectric layers 2b (first
And second side surfaces) are formed so as to project toward the opposite sides (side surfaces) from the center of the first and second side surfaces 9 and 10. Connected to layers 3, 4. Since the additional conductor layers 23 and 24 face the ground conductor layer 22 with a predetermined gap, a stray capacitance can be obtained between them. Ground conductor layer 2
Since the second and the first and second additional conductor layers 23 and 24 are formed by printing the conductor paste on the same green sheet (porcelain green sheet) at the same time, variations in the mutual positional relationship hardly occur during mass production. For example, the ground conductor layer 2
When 2 shifts to the right side in FIG. 4, the additional conductor layers 23 and 24 also shift to the right side, and eventually the gap between them does not change. Therefore, variations in the stray capacitance of the input / output terminal conductor layers 3 and 4 with respect to the ground are reduced.

【0012】第3の厚み方向位置H3 と第2の主面6と
の間の第5の厚み方向位置H5 となる第10の誘電体層
2jの表面には第2のグランド導体層25と第3及び第
4の付加導体層26、27とが設けられている。第2の
グランド導体層25と第3及び第4の付加導体層26、
27とは、平面的に見て第1のグランド導体層22と第
1及び第2の付加導体層22と同一パターンに形成さ
れ、これ等と同一の作用を有する。なお、第2のグラン
ド導体層25は第1及び第2のグランド端子導体層5、
6に接続され、第3及び第4の付加導体層26、27は
第1及び第2の入出力端子導体層3、4に接続されてい
る。
A second ground conductor layer 25 and a second ground conductor layer 25 are formed on the surface of the tenth dielectric layer 2j, which is the fifth thickness-direction position H5 between the third thickness-direction position H3 and the second principal surface 6. The third and fourth additional conductor layers 26 and 27 are provided. The second ground conductor layer 25 and the third and fourth additional conductor layers 26,
27 is formed in the same pattern as the first ground conductor layer 22 and the first and second additional conductor layers 22 in a plan view, and has the same function as these. The second ground conductor layer 25 is composed of the first and second ground terminal conductor layers 5,
6, and the third and fourth additional conductor layers 26 and 27 are connected to the first and second input / output terminal conductor layers 3 and 4.

【0013】第1及び第2の厚み方向位置H1 、H2 の
相互間の第6の厚み方向位置H6 となる第5の誘電体層
2eの表面には第1及び第2の入出力容量導体層28、
29と第1、第2及び第3の波長短縮用容量導体層3
0、31、32とが配置されている。第1の入出力容量
導体層28は図2から明らかなように平面的に見て第
1、第4及び第7のストリップライン導体層13、1
6、19に重なる部分を有するように形成され、第1の
側面9の第1の入出力端子導体層3に接続されている。
第2の入出力容量導体層29は平面的に見て第2、第5
及び第8のストリップライン導体層14、17、20に
重なる部分を有するように形成され、第2の側面10の
第2の入出力端子導体層4に接続されている。なお、第
1の入出力容量導体層28と第1及び第4のストリップ
ライン導体層13、16との間に図5の入力結合コンデ
ンサC1 が得られ、第2の入出力容量導体層29と第2
及び第5のストリップライン導体層と14、17との間
に図5の出力結合コンデンサC2が得られる。本願にお
いて、導体層28を入力容量導体層、導体層29を出力
容量導体層、導体層3を入力端子導体層、導体層4を出
力端子導体層と呼ばないで、入出力容量導体層、入出力
端子導体層と呼んでいるのは、積層型誘電体フィルタ1
が対称に形成され、導体層3、4、28、29を入力側
と出力側とのいずれにも使用することができるからであ
る。従って、本願における入出力は入力又は出力を意味
している。
The first and second input / output capacitance conductor layers are formed on the surface of the fifth dielectric layer 2e which is the sixth position H6 in the thickness direction between the first and second positions H1 and H2 in the thickness direction. 28,
29 and the first, second and third wavelength shortening capacitive conductor layers 3
0, 31, and 32 are arranged. The first input / output capacitance conductor layer 28 is the first, fourth, and seventh stripline conductor layers 13, 1 when seen in a plan view, as is apparent from FIG.
The first input / output terminal conductor layer 3 on the first side face 9 is formed so as to have a portion overlapping with 6 and 19.
The second input / output capacitance conductor layer 29 has the second and fifth capacitances when viewed two-dimensionally.
And the eighth stripline conductor layers 14, 17 and 20 are formed so as to overlap with each other and are connected to the second input / output terminal conductor layer 4 on the second side face 10. The input coupling capacitor C1 of FIG. 5 is obtained between the first input / output capacitance conductor layer 28 and the first and fourth stripline conductor layers 13 and 16, and the input coupling capacitor C1 of the second input / output capacitance conductor layer 29 is obtained. Second
And between the fifth stripline conductor layer and 14, 17 the output coupling capacitor C2 of FIG. 5 is obtained. In the present application, the conductor layer 28 is not called an input capacitance conductor layer, the conductor layer 29 is not called an output capacitance conductor layer, the conductor layer 3 is not called an input terminal conductor layer, and the conductor layer 4 is not called an output terminal conductor layer. The output terminal conductor layer is referred to as the laminated dielectric filter 1
Is formed symmetrically, and the conductor layers 3, 4, 28, 29 can be used for both the input side and the output side. Therefore, input / output in the present application means input or output.

【0014】平面的に見て、第5の誘電体層2eの第1
の波長短縮用容量導体層30は第1、第4及び第7のス
トリップライン導体層13、16、19に重なる部分を
有するように形成され、また、第2の波長短縮用容量導
体層31は第2、第5及び第8のストリップライン導体
層14、17、20に重なる部分を有するように形成さ
れ、また、第3の波長短縮用容量導体層32は第3、第
6及び第9のストリップライン導体層15、18、21
に重なる部分を有するように形成されている。第1、第
2及び第3の波長短縮用容量導体層30、31、32の
一端は第4の側面12の第2のグランド端子導体層6に
それぞれ接続されているので、等価的に図5のコンデン
サC3 、C4 、C10を提供する。
The first dielectric layer 2e of the fifth dielectric layer 2e is viewed in plan view.
The wavelength shortening capacitance conductor layer 30 is formed so as to have a portion overlapping the first, fourth and seventh stripline conductor layers 13, 16 and 19, and the second wavelength shortening capacitance conductor layer 31 is The third wavelength shortening capacitance conductor layer 32 is formed so as to have a portion overlapping the second, fifth and eighth stripline conductor layers 14, 17, 20. Stripline conductor layers 15, 18, 21
Is formed so as to have a portion overlapping with. Since one ends of the first, second and third wavelength shortening capacitance conductor layers 30, 31, 32 are respectively connected to the second ground terminal conductor layer 6 of the fourth side face 12, they are equivalently shown in FIG. To provide capacitors C3, C4, C10.

【0015】第2及び第3の厚み方向位置H2 、H3 の
相互間に第7の厚み方向位置H7 となる第7の誘電体層
2gの表面には、共振器間容量導体層33が配置されて
いる。この共振器間結合容量導体層33は平面的に見て
第1〜第9のストリップライン導体層13〜21の全て
に重なるように配置されており、等価的に図5の結合コ
ンデンサC7 、C8 として作用し、且つ突出部34がコ
ンデンサC9 として作用する。なお、第1、第2及び第
3のストリップライン導体層13、14、15の相互
間、第4、第5及び第6のストリップライン導体層1
6、17、18の相互間及び第7、第8及び第9のスト
リップライン導体層19、20、21の相互間は誘導結
合するように接近している。従って、第1、第2及び第
3のストリップライン共振器L1 、L2 、L3 は容量結
合と誘導結合との両方で結合されていることになる。
An inter-resonator capacitance conductor layer 33 is arranged on the surface of the seventh dielectric layer 2g which is the seventh position H7 in the thickness direction between the second and third positions H2 and H3 in the thickness direction. ing. The inter-resonator coupling capacitance conductor layer 33 is arranged so as to overlap all of the first to ninth stripline conductor layers 13 to 21 when seen in a plan view, and equivalently, the coupling capacitors C7 and C8 of FIG. And the protrusion 34 acts as a capacitor C9. It should be noted that the first, second and third stripline conductor layers 13, 14 and 15 are mutually connected, and the fourth, fifth and sixth stripline conductor layers 1 are
6, 7, 18 and the seventh, eighth, and ninth stripline conductor layers 19, 20, 21 are close to each other so as to be inductively coupled. Therefore, the first, second and third stripline resonators L1, L2 and L3 are coupled by both capacitive coupling and inductive coupling.

【0016】図6は第1の波長短縮用容量導体層30の
働きを等価的に示す。第1、第4及び第7のストリップ
ライン導体層13、16、19から成る第1のストリッ
プライン共振器L1 はインダクタンスLa とコンデンサ
Ca の並列共振回路で等価的に示すことができる。波長
短縮用容量導体層30に基づくコンデンサC3 はコンデ
ンサCa に並列に接続される。図6において、La を
L、Ca +C3 をCとすれば、共振周波数f0 は1/
{(2π)(LC)1/2 }で表わすことができる。従っ
て、図7に示すように静電容量C3 が大きくなるにつれ
て共振周波数f0 は低くなる。即ち、波長短縮用コンデ
ンサC3 を設けるとストリップライン導体層13、1
6、19の長さを変えないで、共振周波数f0 を下げる
ことができる。もし、共振周波数f0 を一定に保つ場合
において容量C3 を大きくすると、ストリップライン導
体層13の長さを短くすることができ、波長短縮と同等
な効果が得られる。なお、第2及び第3の波長短縮用容
量導体層31、32によっても第1の波長短縮用容量導
体層30と同様な効果が得られる。
FIG. 6 equivalently shows the function of the first wavelength-shortening capacitive conductor layer 30. The first stripline resonator L1 consisting of the first, fourth and seventh stripline conductor layers 13, 16 and 19 can be equivalently represented by a parallel resonance circuit of an inductance La and a capacitor Ca. The capacitor C3 based on the wavelength shortening capacitive conductor layer 30 is connected in parallel with the capacitor Ca. In FIG. 6, if La is L and Ca + C3 is C, the resonance frequency f0 is 1 /
It can be represented by {(2π) (LC) 1/2 }. Therefore, as shown in FIG. 7, the resonance frequency f0 decreases as the capacitance C3 increases. That is, when the wavelength shortening capacitor C3 is provided, the stripline conductor layers 13 and 1 are provided.
The resonance frequency f0 can be lowered without changing the lengths of 6 and 19. If the capacitance C3 is increased when the resonance frequency f0 is kept constant, the length of the stripline conductor layer 13 can be shortened, and the same effect as shortening the wavelength can be obtained. The second and third wavelength shortening capacitance conductor layers 31 and 32 can also provide the same effect as the first wavelength shortening capacitance conductor layer 30.

【0017】ところで、第1、第2及び第3の波長短縮
用容量導体層30、31、32は第1、第2及び第3の
ストリップライン導体層13、14、15と第4、第5
及び第6のストリップライン導体層16、17、18と
の間に配置されているので、多段フィルタの各段のスト
リップライン導体層を1個で構成する従来に比べて、ス
トリップライン導体層に対向する面積が倍になり、図5
の等価コンデンサC3、C4 、C10の容量も倍になって
波長短縮効果が大きくなり、従来と同一の共振周波数f
0 を得る場合にはストリップライン導体層13〜21の
長さを短くして積層型誘電体フィルタ1のストリップラ
イン導体層13〜21の延びる方向の幅を狭くして小型
化を達成することができ、回路基板における積層型誘電
体フィルタ1の占有面積を狭くすることができる。ま
た、従来と同一の共振周波数を得る場合には、波長短縮
用容量導体層30、3、32の面積を小さくし、入出力
容量導体層28、29等の相互干渉を少なくすること、
又はフィルタ全体を小型化することができる。また、入
出力容量導体層28、29をストリップライン導体層1
3、16と14、17との間に配置するので、電気力線
の遮蔽がなく、無負荷Qを大きくできる。
By the way, the first, second and third wavelength shortening capacitance conductor layers 30, 31, 32 are the first, second and third stripline conductor layers 13, 14, 15 and the fourth, fifth.
And the sixth stripline conductor layers 16, 17 and 18 are arranged so that the stripline conductor layers are opposed to the stripline conductor layers as compared with the conventional one in which the stripline conductor layers of each stage of the multistage filter are configured by one. The area to be doubled,
The equivalent capacitors C3, C4, and C10 also double the capacity, and the wavelength shortening effect is increased, and the resonance frequency f
In order to obtain 0, it is possible to shorten the length of the stripline conductor layers 13 to 21 and narrow the width of the laminated dielectric filter 1 in the extending direction of the stripline conductor layers 13 to 21 to achieve miniaturization. Therefore, the area occupied by the multilayer dielectric filter 1 on the circuit board can be reduced. Further, in order to obtain the same resonance frequency as in the conventional case, the area of the wavelength shortening capacitance conductor layers 30, 3, 32 should be reduced to reduce the mutual interference between the input / output capacitance conductor layers 28, 29, etc.
Alternatively, the entire filter can be downsized. Further, the input / output capacitance conductor layers 28 and 29 are connected to the stripline conductor layer 1
Since it is arranged between 3, 16 and 14, 17, the line of electric force is not shielded and the no-load Q can be increased.

【0018】[0018]

【第2の実施例】次に、図8を参照して第2の実施例の
積層型誘電体フィルタを説明する。但し、図8において
図4と実質的に同一の部分には同一の符号を付してその
説明を省略する。図8では第5及び第7の誘電体層2
e、2gに図4の第4及び第6の誘電体層2d、2fの
第1〜第6のストリップライン導体層13〜18と同一
のものが設けられている。また、図8の第4の誘電体層
2dには図4の第5の誘電体2eと同一のものが設けら
れている。図8では図4の第8の誘電体層2hのストリ
ップライン導体層19、20、21に相当するものが省
かれ、この代りに共振器間結合容量導体層33c、33
dが設けられている。従って、この図8においては、図
4の共振器間結合容量導体層33に対応するものとして
第1、第2、第3及び第4の共振器間結合容量導体層3
3a、33b、33c、33dを有する。第1及び第2
の共振器間結合容量導体層33a、33bは厚さ方向位
置H2 の第6の誘電体層2fの表面に設けられている。
平面的に見て左半分の導体層33aは第1、第3、第4
及び第6のストリップライン導体層13、15、16、
18に対向し、右半分の導体層33bは第2、第3、第
5及び第6のストリップライン導体層14、15、1
7、18に対向している。第3及び第4の共振器間結合
容量導体層33c、33dは厚み方向位置H3 の第8の
誘電体層2hの表面に設けられている。平面的に見て左
半分の第3の共振器間結合容量導体層33cは第4及び
第6のストリップライン導体層16、18に対向し、右
半分に第4の共振器間結合容量導体層33dは第5及び
第6のストリップライン導体層17、18に対向してい
る。なお、第1及び第2の共振器間結合容量導体層33
a、33bを連続的に一体に形成すること、及び第3及
び第4の共振器間結合容量導体層33c、33dを連続
的に一体に形成することができる。図8において、第
1、第2、第3、第9及び第10の誘電体層2a、2
b、2c、2i、2j及びここに設けられた導体層は図
4で同一符号で示すものと同一に構成されている。
[Second Embodiment] Next, a laminated dielectric filter of a second embodiment will be described with reference to FIG. However, in FIG. 8, the substantially same parts as those in FIG. 4 are designated by the same reference numerals, and the description thereof will be omitted. In FIG. 8, the fifth and seventh dielectric layers 2
e and 2g are the same as the first to sixth stripline conductor layers 13 to 18 of the fourth and sixth dielectric layers 2d and 2f of FIG. The fourth dielectric layer 2d shown in FIG. 8 is provided with the same material as the fifth dielectric 2e shown in FIG. In FIG. 8, those corresponding to the stripline conductor layers 19, 20, 21 of the eighth dielectric layer 2h of FIG. 4 are omitted, and instead, the resonator coupling capacitance conductor layers 33c, 33 are replaced.
d is provided. Therefore, in FIG. 8, the first, second, third and fourth inter-resonator coupling capacitance conductor layers 3 are shown as corresponding to the inter-resonator coupling capacitance conductor layer 33 of FIG.
It has 3a, 33b, 33c and 33d. First and second
The inter-resonator coupling capacitance conductor layers 33a and 33b are provided on the surface of the sixth dielectric layer 2f at the position H2 in the thickness direction.
The conductor layer 33a on the left half in plan view includes the first, third, and fourth conductor layers 33a.
And the sixth stripline conductor layers 13, 15, 16,
The conductor layer 33b in the right half, which is opposed to 18, is the second, third, fifth and sixth stripline conductor layers 14, 15 and 1.
It faces 7 and 18. The third and fourth resonator coupling capacitance conductor layers 33c and 33d are provided on the surface of the eighth dielectric layer 2h at the position H3 in the thickness direction. The third inter-resonator coupling capacitance conductor layer 33c on the left half in plan view faces the fourth and sixth stripline conductor layers 16 and 18, and the fourth half inter-resonator coupling capacitance conductor layer on the right half. 33d faces the fifth and sixth stripline conductor layers 17 and 18. The first and second inter-cavity coupling capacitance conductor layers 33
It is possible to form a and 33b continuously and integrally, and continuously and integrally form the third and fourth inter-cavity coupling capacitance conductor layers 33c and 33d. In FIG. 8, the first, second, third, ninth and tenth dielectric layers 2a, 2
b, 2c, 2i, 2j and the conductor layers provided therein are configured the same as those denoted by the same reference numerals in FIG.

【0019】図8の積層型誘電体フィルタの等価回路は
図5の等価回路と実質的に同一である。図8において図
4と相違する点は第1、第2及び第3のストリップライ
ン共振器L1 、L2 、L3 の相互間のコンデンサC7 、
C8 による結合が強められたことである。図9は図8の
第1及び第4のストリップライン導体層13、16によ
る第1のストリップライン共振器L1 と第3及び第6の
ストリップライン導体層15、18による第3のストリ
ップライン共振器L3 との間の結合状態を詳しく示す。
図9のコンデンサC7aは導体層33aの第1及び第4の
ストリップライン導体層13、16に対向する部分の容
量に対応し、コンデンサC7bは導体層33aの第3及び
第6のストリップライン導体層15、18に対向する部
分の容量に対応し、コンデンサC7cは導体層33cの第
4のストリップライン導体層16に対向する部分の容量
に対応し、コンデンサC7dは導体層33dの第6のスト
リップライン導体層18に対向する部分の容量に対応
し、インダクタンスL33a 、L33c は導体層33a、3
3cのインダクタンスに対応する。なお、第2及び第3
のストリップライン共振器L2 、L3 の間も図9と同様
に結合される。
The equivalent circuit of the laminated dielectric filter of FIG. 8 is substantially the same as the equivalent circuit of FIG. 8 is different from FIG. 4 in that the capacitor C7 between the first, second and third stripline resonators L1, L2 and L3 is
That is, the bond by C8 was strengthened. FIG. 9 shows a first stripline resonator L1 composed of the first and fourth stripline conductor layers 13 and 16 and a third stripline resonator composed of the third and sixth stripline conductor layers 15 and 18 of FIG. The bonding state with L3 is shown in detail.
The capacitor C7a in FIG. 9 corresponds to the capacitance of the portions of the conductor layer 33a facing the first and fourth stripline conductor layers 13 and 16, and the capacitor C7b is the third and sixth stripline conductor layers of the conductor layer 33a. Capacitor C7c corresponds to the capacitance of the portion of the conductor layer 33c facing the fourth stripline conductor layer 16, and capacitor C7d corresponds to the sixth stripline of the conductor layer 33d. The inductances L33a and L33c correspond to the capacitances of the portions facing the conductor layer 18 and are defined by the conductor layers 33a and 3
It corresponds to the inductance of 3c. The second and third
The stripline resonators L2 and L3 are also coupled in the same manner as in FIG.

【0020】図9においてインダクタンスL33a 、L33
c は互いに並列に接続されているので、合成のインダク
タンス値はインダクタンスL33a 、L33c の値の1/2
になる。従って、に示す1個の共振器間結合容量導体層
33の場合に比べて図8のものはインダクタンス値が1
/2になり、また容量が導体層33c、33dの分だけ
多くなる。共振器L1 、L3 の相互間は、図9のC7a、
C7b、C7c、C7d、L33a 、L33c の回路とM結合のイ
ンダクタンスとの並列共振回路となり、これにより高周
波のスプリアス共振が生じる。図4のフィルタでは、図
10で破線で示すように約4.8GHzにスプリアス共
振のピークが生じたが、図8のフィルタではスプリアス
共振のピークが約6GHzにシフトする。基本波の共振
周波数f0 は約1.5GHzであるから、図8のフィル
タによればスプリアス共振周波数が基本波共振周波数と
大幅に相違し、これによる妨害が少なくなる。
In FIG. 9, the inductances L33a, L33
Since c is connected in parallel with each other, the combined inductance value is 1/2 of the values of the inductances L33a and L33c.
become. Therefore, in comparison with the case of one inter-cavity coupling capacitance conductor layer 33 shown in FIG.
/ 2, and the capacitance increases by the conductor layers 33c and 33d. Between the resonators L1 and L3, C7a in FIG.
It becomes a parallel resonance circuit of the circuit of C7b, C7c, C7d, L33a and L33c and the inductance of the M coupling, which causes high frequency spurious resonance. In the filter of FIG. 4, a peak of spurious resonance occurs at about 4.8 GHz as shown by the broken line in FIG. 10, but in the filter of FIG. 8, the peak of spurious resonance shifts to about 6 GHz. Since the resonance frequency f0 of the fundamental wave is about 1.5 GHz, the filter of FIG. 8 causes the spurious resonance frequency to be significantly different from the fundamental resonance frequency, thereby reducing the interference.

【0021】[0021]

【第3の実施例】次に、図11を参照して第3の実施例
を説明する。但し、図11において図4と実質的に同一
の部分には同一の符号を付してその説明を省略する。図
11の積層型誘電体フィルタは第7の誘電体層2gの表
面に第4及び第5の波長短縮用容量導体層30a、31
aを付加した他は図4と実質的に同一に構成されてい
る。平面的に見て、第4及び第5の波長短縮用容量導体
層30a及び31aはストリップライン導体層16、1
9及び17、20に対向し、一端はグランド端子導体層
6に接続されているので、第1及び第2の波長短縮用容
量導体層30、31と同様に作用し、波長短縮効果を更
に高めることができる。
[Third Embodiment] Next, a third embodiment will be described with reference to FIG. However, in FIG. 11, parts that are substantially the same as those in FIG. 4 are given the same reference numerals, and descriptions thereof are omitted. In the laminated dielectric filter of FIG. 11, the fourth and fifth wavelength shortening capacitive conductor layers 30a and 31 are provided on the surface of the seventh dielectric layer 2g.
The structure is substantially the same as that of FIG. 4 except that a is added. In plan view, the fourth and fifth wavelength shortening capacitance conductor layers 30a and 31a are the stripline conductor layers 16 and 1, respectively.
9 and 17 and 20, one end of which is connected to the ground terminal conductor layer 6, acts in the same manner as the first and second capacitance conductor layers 30 and 31 for wavelength shortening, and further enhances the wavelength shortening effect. be able to.

【0022】[0022]

【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 (1) 図2では波長短縮用容量導体層30、31、3
2の幅をストリップライン導体層13〜21の幅よりも
小くしてパターンずれによる容量のバラツキを防止して
いるが、逆に導体層30、31、32の幅を導体層19
〜21よりも広くすることもできる。 (2) ストリップライン導体層15、18、21によ
る第3のストリップライン共振器L3 を省いて2段のフ
ィルタにすることもできる。 (3) 第1及び第2の主面7、8にグランド導体層を
設けることができる。 (4) 図2において共振器間結合容量導体層33を平
面的に見て入出力容量導体層28、29に重ならないよ
うに配置し、相互干渉を防ぐことができる。
MODIFICATION The present invention is not limited to the above-mentioned embodiments, and the following modifications are possible. (1) In FIG. 2, the wavelength shortening capacitive conductor layers 30, 31, 3
The width of 2 is made smaller than the width of the stripline conductor layers 13 to 21 to prevent capacitance variation due to pattern displacement.
It can be wider than ~ 21. (2) It is also possible to omit the third stripline resonator L3 by the stripline conductor layers 15, 18 and 21 to form a two-stage filter. (3) A ground conductor layer can be provided on the first and second main surfaces 7 and 8. (4) In FIG. 2, the inter-resonator coupling capacitance conductor layer 33 is arranged so as not to overlap the input / output capacitance conductor layers 28 and 29 when viewed in plan, and mutual interference can be prevented.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の第1の実施例に係わる積層型誘電体
フィルタを示す斜視図である。
FIG. 1 is a perspective view showing a laminated dielectric filter according to a first embodiment of the present invention.

【図2】 図1の積層型誘電体フィルタの第4の誘電体
層及びこの下部の導体層を示す平面図である。
FIG. 2 is a plan view showing a fourth dielectric layer and a conductor layer below the fourth dielectric layer of the laminated dielectric filter of FIG.

【図3】 図1の積層型誘電体フィルタの断面図であ
る。
3 is a cross-sectional view of the laminated dielectric filter of FIG.

【図4】 図1の積層型誘電体フィルタの分解斜視図で
ある。
FIG. 4 is an exploded perspective view of the multilayer dielectric filter of FIG.

【図5】 図1のフィルタの等価回路図である。5 is an equivalent circuit diagram of the filter of FIG.

【図6】 波長短縮効果を説明するための等価回路図で
ある。
FIG. 6 is an equivalent circuit diagram for explaining the wavelength shortening effect.

【図7】 波長短縮用容量と共振周波数の関係を示す図
である。
FIG. 7 is a diagram showing a relationship between a wavelength shortening capacitor and a resonance frequency.

【図8】 第2の実施例の積層型誘電体フィルタの分解
斜視図である。
FIG. 8 is an exploded perspective view of a laminated dielectric filter according to a second embodiment.

【図9】 図8のフィルタにおける共振器の結合の詳細
を示す等価回路図である。
9 is an equivalent circuit diagram showing details of coupling of resonators in the filter of FIG.

【図10】 図8のフィルタの周波数特性図である。10 is a frequency characteristic diagram of the filter of FIG.

【図11】 第3の実施例の積層型誘電体フィルタを示
す分解斜視図である。
FIG. 11 is an exploded perspective view showing a laminated dielectric filter of a third embodiment.

【符号の説明】[Explanation of symbols]

2 誘電体 3、4 入出力端子導体層 5、6 グランド端子導体層 13〜20 ストリップライン導体層 28、29 入出力容量導体層 30、31、32 波長短縮用容量導体層 2 dielectric 3, 4 I / O terminal conductor layer 5, 6 Ground terminal conductor layer 13 to 20 stripline conductor layer 28, 29 I / O capacitance conductor layer 30, 31, 32 Capacitive conductor layer for wavelength shortening

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 複数の誘電体層から成る誘導体(2)と
該誘導体(2)に埋設され且つ互いに対向配置された少
なくとも第1及び第2のストリップライン導体層(1
3,16)と前記第1及び第2のストリップ導体層(1
3,16)に対向配置されたグランド導体層(22又は
25又は22,25)とから成るストリップライン共振
器(L1)を具備した積層型誘導体フィルタであって、 前記第1及び第2のストリップライン導体層(13,1
6)は誘電体層を介して互いに対向配置され、 前記第1及び第2のストリップライン導体層(13,1
6)の一端が前記グランド導体層(22)に電気的に接
続され、 前記第1及び第2のストリップライン導体層(13,1
6)の他端が互いに接続されずに誘電体層で分離されて
いることを特徴とする積層型誘導体フィルタ。
1. A dielectric (2) comprising a plurality of dielectric layers and at least first and second stripline conductor layers (1) embedded in the dielectric (2) and arranged to face each other.
3, 16) and the first and second strip conductor layers (1
A multilayer dielectric filter comprising a strip line resonator (L1) composed of a ground conductor layer (22 or 25 or 22, 25) arranged opposite to each other, the first and second strips. Line conductor layer (13, 1
6) are arranged to face each other with a dielectric layer interposed therebetween, and the first and second stripline conductor layers (13, 1)
One end of 6) is electrically connected to the ground conductor layer (22), and the first and second stripline conductor layers (13, 1)
A laminated dielectric filter, wherein the other ends of 6) are not connected to each other and are separated by a dielectric layer.
【請求項2】 前記第1のストリップライン導体層(1
3)と前記第2のストリップライン導体層(16)との
間に誘電体層を介して導体層が配置されていることを特
徴とする請求項1記載の積層型誘電体フィルタ。
2. The first stripline conductor layer (1)
The multilayer dielectric filter according to claim 1, wherein a conductor layer is disposed between the third stripline conductor layer (16) and the second stripline conductor layer (16) with a dielectric layer interposed therebetween.
【請求項3】 前記グランド導体層は互いに対向配置さ
れている第1及び第2のグランド導体層(22,25)
から成り、 前記第1及び第2のストリップライン導体層(13,1
6)は前記第1及び第2のグランド導体層(22,2
5)の間に配置されていることを特徴とする請求項1又
は2記載の積層型誘電体フィルタ。
3. The first and second ground conductor layers (22, 25), wherein the ground conductor layers are arranged to face each other.
And the first and second stripline conductor layers (13, 1).
6) is the first and second ground conductor layers (22, 2)
The laminated dielectric filter according to claim 1 or 2, wherein the laminated dielectric filter is arranged between 5).
【請求項4】 前記第1のストリップライン導体層(1
3)の幅(W1)は前記第2のストリップライン導体層
(16)の幅(W2)と異なることを特徴とする請求項
1又は2又は3記載の積層型誘電体フィルタ。
4. The first stripline conductor layer (1)
The multilayer dielectric filter according to claim 1, 2 or 3, wherein the width (W 1 ) of 3) is different from the width (W 2 ) of the second stripline conductor layer (16).
JP2003121359A 2003-04-25 2003-04-25 Stacked dielectric filter Pending JP2003332806A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003121359A JP2003332806A (en) 2003-04-25 2003-04-25 Stacked dielectric filter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003121359A JP2003332806A (en) 2003-04-25 2003-04-25 Stacked dielectric filter

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP21008597A Division JPH1141004A (en) 1997-07-18 1997-07-18 Laminate type dielectric filter

Publications (1)

Publication Number Publication Date
JP2003332806A true JP2003332806A (en) 2003-11-21

Family

ID=29707428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003121359A Pending JP2003332806A (en) 2003-04-25 2003-04-25 Stacked dielectric filter

Country Status (1)

Country Link
JP (1) JP2003332806A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088855A (en) * 2007-09-28 2009-04-23 Tdk Corp Filter
KR100980189B1 (en) 2008-10-02 2010-09-03 김태인 electrode spread method with thick outside-electrode of laminate filter.

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088855A (en) * 2007-09-28 2009-04-23 Tdk Corp Filter
JP4600456B2 (en) * 2007-09-28 2010-12-15 Tdk株式会社 filter
KR100980189B1 (en) 2008-10-02 2010-09-03 김태인 electrode spread method with thick outside-electrode of laminate filter.

Similar Documents

Publication Publication Date Title
KR100232973B1 (en) Resonator and band pass filter
US20030020568A1 (en) Stacked dielectric filter
JP3115149B2 (en) Multilayer dielectric filter
JP2002057543A (en) Laminated lc component
WO1998031066A1 (en) Multilayer filter
JP2003124769A (en) Lc filter circuit, laminated lc filter, multiplexer and radio communication device
WO2007066608A1 (en) Composite filter
US7099645B2 (en) Multilayer LC filter
JP2005159512A (en) Multilayer band-pass filter
US6831530B2 (en) Monolithic LC filter with enhanced magnetic coupling between resonator inductors
JP2003332806A (en) Stacked dielectric filter
JP2002204136A (en) Laminated low-pass filter
JP4194878B2 (en) Multilayer dielectric filter
JP4185805B2 (en) Multilayer dielectric filter
JP2008035565A (en) Laminated type dielectric filter
JP2003283209A (en) Laminated dielectric filter
JP3916061B2 (en) Bandpass filter
JP2721626B2 (en) Multilayer dielectric filter
JP2003283207A (en) Laminated dielectric filter
JP2003283208A (en) Laminated dielectric filter
JP2003283210A (en) Laminated dielectric filter
JPH1141004A (en) Laminate type dielectric filter
JP2710904B2 (en) Multilayer dielectric filter
JP4291488B2 (en) Multilayer dielectric resonator
JPH05283906A (en) Laminated dielectric filter

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040908

A131 Notification of reasons for refusal

Effective date: 20040915

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041112

A131 Notification of reasons for refusal

Effective date: 20050105

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050304

A02 Decision of refusal

Effective date: 20060322

Free format text: JAPANESE INTERMEDIATE CODE: A02

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060519

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060613

A912 Removal of reconsideration by examiner before appeal (zenchi)

Effective date: 20060721

Free format text: JAPANESE INTERMEDIATE CODE: A912