JP2003332442A - Noise detecting method and substrate produced based thereon - Google Patents

Noise detecting method and substrate produced based thereon

Info

Publication number
JP2003332442A
JP2003332442A JP2002132714A JP2002132714A JP2003332442A JP 2003332442 A JP2003332442 A JP 2003332442A JP 2002132714 A JP2002132714 A JP 2002132714A JP 2002132714 A JP2002132714 A JP 2002132714A JP 2003332442 A JP2003332442 A JP 2003332442A
Authority
JP
Japan
Prior art keywords
noise
circuit
substrate
output
ring oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002132714A
Other languages
Japanese (ja)
Inventor
Mikihiro Kajita
幹浩 梶田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2002132714A priority Critical patent/JP2003332442A/en
Publication of JP2003332442A publication Critical patent/JP2003332442A/en
Pending legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To realize a method which enables the correct application of feedback on designing by detecting minute substrate noise among crosstalk noise, power supply noise and the substrate noise and a substrate produced based on the detecting method. <P>SOLUTION: On an LSI chip 401 being an object to be measured is provided a noise source 402 such as a digital circuit and a digital circuit and an analog circuit 403 which is feared to be affected by the noise source 402, and a ring oscillator (ROSC) measuring circuits 404 for measuring substrate noise is arranged in the periphery of the digital circuit and analog circuit 403. The measuring circuit 404 is constituted of a ring oscillator constituted of an odd number of inverters, PMOS transistors of open drain and an inverter for converting and amplifying the output of the ring oscillators to output the same into the PMOS transistors. The jitter amounts of phase noise of the ring oscillators are detected to specify the frequency of noise generated from the noise source. <P>COPYRIGHT: (C)2004,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は基板ノイズの検出方
法に関し、特に、基板ノイズの影響を受けやすい発振回
路出力を用いて基板ノイズの微小信号を測定することを
特徴とした基板ノイズの検出方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a substrate noise detecting method, and more particularly to a substrate noise detecting method characterized in that a minute signal of the substrate noise is measured by using an output of an oscillation circuit which is easily influenced by the substrate noise. Regarding

【0002】[0002]

【従来の技術】昨今のコンピュータはその動作周波数の
高周波化が進み、これに伴ってLSIが発生するノイズ
も増加傾向にある。LSIが発生するノイズには、クロ
ストークノイズ、電源ノイズ、基板ノイズなどがある。
2. Description of the Related Art In recent years, the operating frequency of computers has become higher, and along with this, the noise generated by LSIs has tended to increase. Noise generated by the LSI includes crosstalk noise, power supply noise, substrate noise, and the like.

【0003】クロストークノイズは物理的に離れている
信号配線であっても、これらが容量的につながっている
ことから、一方の信号配線中の信号が変化したときに発
生したノイズが、他方の信号配線に伝わってしまうこと
によるノイズである。
Even if the signal wirings are physically separated from each other, the crosstalk noise is capacitively connected. Therefore, the noise generated when the signal in one signal wiring changes, This is noise that is transmitted to the signal wiring.

【0004】電源ノイズはプリント基板やLSIパッケ
ージの電源ピンからLSI内部の電源ラインに供給され
る電源に重畳されるノイズである。
Power supply noise is noise superimposed on the power supply supplied to the power supply line inside the LSI from the power supply pins of the printed circuit board or the LSI package.

【0005】基板ノイズは、LSIチップ内の半導体基
板を伝わるノイズである。
Substrate noise is noise transmitted through a semiconductor substrate in an LSI chip.

【0006】クロストークノイズ、電源ノイズに関して
は、これまでも様々な対策が講じられてきているが、半
導体基板を介して伝播する基板ノイズに関しては、未だ
十分な対策が確立されていない状況にある。特に、デジ
タル回路とアナログ回路が混載するLSIチップにおい
ては、デジタル回路とアナログ回路の電源を分離してい
ても、デジタル回路で発生したノイズが基板を介してア
ナログ回路に悪影響を及ぼすことが分かっている。
Various measures have been taken so far with respect to crosstalk noise and power supply noise, but with respect to substrate noise propagating through a semiconductor substrate, sufficient measures have not yet been established. . In particular, in an LSI chip in which a digital circuit and an analog circuit are mixedly mounted, it has been found that noise generated in the digital circuit adversely affects the analog circuit through the substrate even if the power supplies for the digital circuit and the analog circuit are separated. There is.

【0007】図10は上記のようなノイズの伝播状態を
示す断面図である。n型基板901上に形成されたデジ
タル回路部902で発生した基板ノイズ904が、基板
内部を通ってデジタル回路902と同じ面上に形成され
たアナログ回路部903に伝播してしまう。
FIG. 10 is a cross-sectional view showing a propagation state of noise as described above. Substrate noise 904 generated in the digital circuit unit 902 formed on the n-type substrate 901 propagates through the inside of the substrate to the analog circuit unit 903 formed on the same surface as the digital circuit 902.

【0008】上述した基板ノイズが抑制されたチップを
設計するためには基板ノイズの量を把握する必要があ
る。しかしながら、この基板ノイズは微小信号である上
に、チップ内のシリコン基板を通して伝播するノイズな
ので、検出することは非常に困難である。
In order to design a chip in which the above-mentioned substrate noise is suppressed, it is necessary to grasp the amount of substrate noise. However, since this substrate noise is a minute signal and also propagates through the silicon substrate in the chip, it is very difficult to detect.

【0009】[0009]

【発明が解決しようとする課題】LSIが発生する、ク
ロストークノイズ、電源ノイズ、基板ノイズのうち、基
板ノイズについては十分な対策が確立されていない。基
板ノイズが抑制されたチップを設計するためには基板ノ
イズの量を把握することが必要となるが基板ノイズ検出
することが非常に困難であるという問題点がある。
Among the crosstalk noise, the power supply noise, and the substrate noise generated by the LSI, sufficient measures have not been established for the substrate noise. In order to design a chip in which substrate noise is suppressed, it is necessary to grasp the amount of substrate noise, but it is very difficult to detect substrate noise.

【0010】本発明は上述した従来の技術が有する問題
点に鑑みてなされたものであって、微小な基板ノイズを
検出し、的確に設計へフィードバックをかけられる方法
とこれによる基板を実現することを目的とする。
The present invention has been made in view of the problems of the above-described conventional technique, and is to realize a method for detecting a minute substrate noise and accurately providing feedback to the design, and a substrate by the method. With the goal.

【0011】[0011]

【課題を解決するための手段】本発明によるノイズ検出
方法は、ノイズ源近傍に発振回路を配置し、該発振回路
出力を観測することにより前記ノイズ源が発生するノイ
ズの周波数を特定することを特徴とし、基板は、ノイズ
源と、該ノイズ源近傍に配置された発振回路とを有する
ことを特徴とする。
According to the noise detecting method of the present invention, an oscillating circuit is arranged in the vicinity of the noise source, and the frequency of the noise generated by the noise source is specified by observing the output of the oscillating circuit. Characteristically, the substrate has a noise source and an oscillation circuit arranged in the vicinity of the noise source.

【0012】この場合、発振回路がリングオシレータに
より構成されることとしてもよい。
In this case, the oscillator circuit may be composed of a ring oscillator.

【0013】また、発振回路をガードリングにより囲う
こととしてもよい。
The oscillator circuit may be surrounded by a guard ring.

【0014】さらに、発振回路の出力部をオープンドレ
イン型のトランジスタにより構成することとしてもよ
い。
Further, the output section of the oscillation circuit may be constituted by an open drain type transistor.

【0015】[0015]

【発明の実施の形態】次に、本発明の実施例について図
面を参照して説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, embodiments of the present invention will be described with reference to the drawings.

【0016】図1は本発明による一実施例の要部構成を
示す回路図、図2はその実装状態を示す上面図である。
FIG. 1 is a circuit diagram showing the structure of the essential part of an embodiment according to the present invention, and FIG. 2 is a top view showing its mounting state.

【0017】本発明による基板ノイズの検出は、図1に
示すように、直列に接続され、出力が入力に帰還される
奇数個のインバータ101により構成されたリングオシ
レータ104と、オープンドレインのPMOSトランジ
スタ103と、リングオシレータ104出力を反転増幅
してPMOSトランジスタ103へ出力するインバータ
102から構成される回路を用いて行なわれる。
The substrate noise detection according to the present invention is, as shown in FIG. 1, a ring oscillator 104 composed of an odd number of inverters 101 connected in series and whose output is fed back to an input, and an open drain PMOS transistor. 103 and an inverter 102 that inverts and amplifies the output of the ring oscillator 104 and outputs it to the PMOS transistor 103.

【0018】リングオシレータ104は、例えば、ゲー
ト長L=0.16μm、ゲート幅W=2μmのCMOS
インバータ101を29段接続したものを用い、PMO
Sトランジスタ103としてはL=0.16μm、W=
80μmのものを用いる。また、PMOSトランジスタ
103とリングオシレータ104との間に挿入されるイ
ンバータ102は波形整形のために設けられている。こ
のインバータ102の仕様としては、例えばL=0.1
6μm、W=2μmとする。
The ring oscillator 104 is, for example, a CMOS having a gate length L = 0.16 μm and a gate width W = 2 μm.
Using the inverter 101 connected in 29 stages,
As the S transistor 103, L = 0.16 μm, W =
The one with 80 μm is used. The inverter 102 inserted between the PMOS transistor 103 and the ring oscillator 104 is provided for waveform shaping. As a specification of the inverter 102, for example, L = 0.1
6 μm and W = 2 μm.

【0019】PMOSトランジスタ103の周囲は、出
力段で基板ノイズの影響を受けないように、例えば三重
のガードリング201で囲い、リングオシレータ104
の電源ノイズの影響からも分離するため、PMOSトラ
ンジスタ103のみの電源を用意する。そして、リング
オシレータ104の出力を、このPMOSトランジスタ
103を通して出力パッド202へ出力し、その波形を
観測する。
The PMOS transistor 103 is surrounded by, for example, a triple guard ring 201 so as not to be influenced by substrate noise at the output stage, and the ring oscillator 104 is provided.
In order to separate from the influence of the power supply noise of, the power supply of only the PMOS transistor 103 is prepared. Then, the output of the ring oscillator 104 is output to the output pad 202 through the PMOS transistor 103, and its waveform is observed.

【0020】図3は波形を観測するための測定系の構成
を示す図である。
FIG. 3 is a diagram showing the configuration of a measurement system for observing a waveform.

【0021】被測定物301の出力は分岐回路302に
より分割される。分岐回路302の一方の出力はオシロ
スコープ304のトリガ入力に供給され、他方の出力は
遅延線303を介してオシロスコープ304の信号入力
に供給される。遅延線304はオシロスコープ304内
に設けられる信号変換モジュールでの遅延量を補正する
ために設けられている。
The output of the DUT 301 is divided by the branch circuit 302. One output of the branch circuit 302 is supplied to the trigger input of the oscilloscope 304, and the other output is supplied to the signal input of the oscilloscope 304 via the delay line 303. The delay line 304 is provided to correct the delay amount in the signal conversion module provided in the oscilloscope 304.

【0022】図4は被測定物301の具体的な構成を示
す斜視図である。
FIG. 4 is a perspective view showing a concrete structure of the DUT 301.

【0023】LSIチップ401にはディジタル回路な
どのノイズ源402と、ノイズ源402からの影響が懸
念されるディジタル回路・アナログ回路403が設けら
れ、ディジタル回路・アナログ回路403の周囲には基
板ノイズを観測するための図1および図2に示した構成
のリングオシレータ(ROSC)測定回路404が配設
されている。
The LSI chip 401 is provided with a noise source 402 such as a digital circuit and a digital circuit / analog circuit 403 in which influence from the noise source 402 is concerned. Substrate noise is generated around the digital circuit / analog circuit 403. A ring oscillator (ROSC) measurement circuit 404 having the configuration shown in FIGS. 1 and 2 is provided for observation.

【0024】上記のような測定構成とされる本実施例に
おいて、観測される波形について説明する。図5は基板
ノイズの影響がない場合のジッタ量を説明するための図
であり、図面上から順に実際のノイズ波形、ノイズ波形
の総量、グラフ化したものを示している。
Waveforms observed in this embodiment having the above-described measurement configuration will be described. FIG. 5 is a diagram for explaining the amount of jitter when there is no influence of substrate noise, and shows an actual noise waveform, the total amount of the noise waveform, and a graph in order from the top of the drawing.

【0025】リングオシレータの位相ノイズのジッタ量
は、基板ノイズの影響がない場合には、図5に示すよう
にトリガ点からの時間経過とともに増加していく。この
増加の傾向が、トリガ点近傍では、トランジスタの熱雑
音の影響として観測され、トリガ点から離れるにつれ
て、1/f雑音の影響として観測される。これらのリン
グオシレータの位相ノイズによるジッタ量の増加関数と
トランジスタの熱雑音によるジッタの増加関数は異なる
ものであり、例えば、図6に示すものとなる。この状態
で、基板ノイズが加わった場合には、図7に示すよう
に、トランジスタ熱雑音の領域へのノイズの影響が大き
く現れ、ジッタが大きくなる。そして、ノイズの影響の
小さな1/f雑音の領域に入るところで、ジッタ量が小
さくなるような動きを示す。
When there is no influence of the substrate noise, the amount of phase noise jitter of the ring oscillator increases as time elapses from the trigger point, as shown in FIG. This tendency of increase is observed as an influence of thermal noise of the transistor near the trigger point and as an influence of 1 / f noise as the distance from the trigger point increases. The increasing function of the amount of jitter due to the phase noise of these ring oscillators and the increasing function of the jitter due to the thermal noise of the transistor are different, and are shown in FIG. 6, for example. When substrate noise is added in this state, as shown in FIG. 7, the influence of the noise on the transistor thermal noise region appears significantly and the jitter becomes large. Then, at the 1 / f noise area where the influence of noise is small, the behavior is such that the amount of jitter becomes small.

【0026】なお、図5および図6では、20nsから
150nsまでの測定を行なっている。この測定範囲は
ノイズ周波数に応じて適宜変更すればよく、例えば、高
周波数のノイズを計測するときには40nsまで測定す
れば十分な場合もある。
In FIGS. 5 and 6, the measurement is performed from 20 ns to 150 ns. This measurement range may be appropriately changed according to the noise frequency. For example, when measuring high frequency noise, it may be sufficient to measure up to 40 ns.

【0027】図8は上記の現象を説明するための図であ
り、図示されるように、ノイズ源からの距離を離すと、
通常のジッタの時間依存性へ戻っていくことが分かる。
また、この動きは基板ノイズの周波数に大きく依存して
おり、テストLSIでは、回路に影響を大きく及ぼす周
波数の効果を検出できる。実際のチップ(あるいはテス
トLSI)では、ノイズの被害を受ける回路等のノイズ
の状況を測定したい回路の近傍に、本実施例による検出
回路を設置することで、基板ノイズの影響を見積もるこ
とができる。
FIG. 8 is a diagram for explaining the above phenomenon. As shown in FIG. 8, when the distance from the noise source is increased,
It can be seen that the normal time dependence of jitter returns.
Further, this movement largely depends on the frequency of the substrate noise, and the test LSI can detect the effect of the frequency having a great influence on the circuit. In an actual chip (or test LSI), the influence of the substrate noise can be estimated by installing the detection circuit according to the present embodiment near a circuit whose noise condition is to be measured, such as a circuit to be measured. .

【0028】本実施例では、リングオシレータ102の
ジッタ特性が利用されている。リングオシレータ102
のジッタは理論的に算出可能な増加傾向にしたがって時
間とともに増加するが、基板ノイズが加わった場合には
周期的に変動するものとなる。このため、ジッタの周期
的な変動を観測することにより、加えられた基板ノイズ
を観測することができる。
In this embodiment, the jitter characteristic of the ring oscillator 102 is used. Ring oscillator 102
Jitter increases with time according to a theoretically measurable increase tendency, but it periodically fluctuates when substrate noise is added. Therefore, the added substrate noise can be observed by observing the periodic fluctuation of the jitter.

【0029】観測されたジッタ波形からは図9に示すよ
うにその周期を測ることにより支配的なノイズ周波数が
求められる。
From the observed jitter waveform, the dominant noise frequency can be obtained by measuring the period as shown in FIG.

【0030】一般的には、ノイズを直接検出することは
困難とされている。これは、ノイズを検出する回路を作
製しても、ノイズ検出回路自体がノイズの影響を受ける
可能性があることによる。本実施例においては、ノイズ
の影響がその出力に顕著な影響を及ぼすリングオシレー
タ102を被害回路として用い、そのジッタ出力波形を
観測するという間接的な手法により検出困難な基板ノイ
ズを検出している。
In general, it is difficult to directly detect noise. This is because even if a circuit for detecting noise is manufactured, the noise detection circuit itself may be affected by noise. In this embodiment, the ring oscillator 102 is used as a damage circuit, in which the influence of noise significantly affects the output, and the substrate noise that is difficult to detect is detected by an indirect method of observing the jitter output waveform. .

【0031】なお、本実施例においてはリングオシレー
タ102を被害回路として用いたが、これはその出力周
波数および発振周波数を容易に作り出すことが可能なこ
とから用いてられている。本発明はこれに限定されるも
のではない。発振出力が可能であれば本発明に適用可能
であり、例えば、水晶発振子を用いた回路や、RLC回
路、オペアンプを用いた回路など様々な構成とすること
ができる。
In this embodiment, the ring oscillator 102 is used as the damage circuit, but this is used because the output frequency and the oscillation frequency can be easily created. The present invention is not limited to this. The invention can be applied to the present invention as long as an oscillation output is possible, and various configurations such as a circuit using a crystal oscillator, an RLC circuit, and a circuit using an operational amplifier can be employed.

【0032】また、被害回路である発振回路の発振周波
数についていうと、想定されるノイズ源の周波数よりも
高い周波数とすればよい。ノイズ源の周波数が想定不能
である場合には、できる限り高い周波数に設定すればよ
い。このとき、発振周波数が高くなりすぎると、LSI
チップ外に信号を引き出すことが困難となる。このよう
な場合にはLSIチップ内にジッタを測定する回路を含
めて構成すればよい。
Regarding the oscillating frequency of the oscillating circuit which is the damage circuit, it may be higher than the expected frequency of the noise source. If the frequency of the noise source is unpredictable, the frequency should be set as high as possible. At this time, if the oscillation frequency becomes too high, the LSI
It will be difficult to pull the signal off the chip. In such a case, a circuit for measuring jitter may be included in the LSI chip.

【0033】また、PMOSトランジスタ103につい
てはオープンドレイン型としたが、これは検出部分に出
力する前に波形整形し、ノイズに強い形態とすることを
目的としたものである。このため、検出部分をガードリ
ングなどで保護するなど、他の手段をもってことにより
ノイズに強い形態としてもよく、このような構成とした
場合にはオープンドレイン型とする必要はなく、他の回
路形態としてもよい。
Further, although the PMOS transistor 103 is of open drain type, this is for the purpose of shaping the waveform before outputting to the detection portion so as to make it resistant to noise. For this reason, the detection part may be protected against noise by using other means such as protection by a guard ring. In such a configuration, it is not necessary to adopt the open drain type and other circuit forms May be

【0034】本実施例の応用例について言うと、LSI
チップ内にジッタ検出回路を構成し、外部コマンドによ
る動作時のジッタをマシンサイクル毎にデータとして出
力させることが挙げられる。
An application example of this embodiment is LSI.
One example is to configure a jitter detection circuit in the chip and output the jitter during operation by an external command as data every machine cycle.

【0035】また、LSIチップ内の異なる箇所のノイ
ズを検出するために、異なる箇所に、それぞれ異なる動
作入力ピンにより個別動作可能なジッタ検出回路を構成
してもよい。このような構成とすることにより、LSI
チップ内の様々な箇所における基板ノイズを検出するこ
とができる。
Further, in order to detect noise at different points in the LSI chip, a jitter detecting circuit capable of individually operating by different operation input pins may be formed at different points. With such a configuration, the LSI
Substrate noise can be detected at various points within the chip.

【0036】本発明では上記のようにして基板ノイズの
支配的な周波数を得ることができる。このため、PLL
回路などのアナログ回路部に設けるフィルタの有効周波
数を検出した基板ノイズの支配的な周波数とすることに
より、より有効な回路を効率よく設計することができ
る。
In the present invention, the dominant frequency of substrate noise can be obtained as described above. Therefore, the PLL
By setting the effective frequency of the filter provided in the analog circuit portion such as the circuit as the dominant frequency of the detected substrate noise, a more effective circuit can be efficiently designed.

【0037】また、クロック回路を構成するインバータ
の遅延がノイズによりどの程度遅くなるかを検出するこ
とにより、LSIチップの論理タイミングを検証する精
度を向上することができる。
Further, by detecting how much the delay of the inverter forming the clock circuit is delayed by noise, the accuracy of verifying the logic timing of the LSI chip can be improved.

【0038】[0038]

【発明の効果】本発明によれば、微小信号である基板ノ
イズが実チップ上の回路に及ぼす影響を精度よく見積も
ることが可能となり、従来は困難であったシリコン基板
を伝播するノイズに対する設計が可能となるとともに、
回路レイアウトのルール作成にも有効に寄与することが
できる。
According to the present invention, it is possible to accurately estimate the influence of a substrate noise, which is a minute signal, on a circuit on an actual chip, and a design for noise propagated through a silicon substrate, which has been difficult in the past, can be performed. As possible,
It can also contribute effectively to the creation of rules for circuit layout.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明による一実施例の要部構成を示す回路図
である。
FIG. 1 is a circuit diagram showing a main configuration of an embodiment according to the present invention.

【図2】図1に示した実施例の実装状態を示す上面図で
ある。
FIG. 2 is a top view showing a mounting state of the embodiment shown in FIG.

【図3】波形を観測するための測定系の構成を示す図で
ある。
FIG. 3 is a diagram showing a configuration of a measurement system for observing a waveform.

【図4】図3に示した被測定物301の具体的な構成を
示す斜視図である。
4 is a perspective view showing a specific configuration of the DUT 301 shown in FIG.

【図5】基板ノイズの影響がない場合のジッタ量を説明
するための図である。
FIG. 5 is a diagram for explaining a jitter amount when there is no influence of substrate noise.

【図6】リングオシレータの位相ノイズによるジッタ量
の増加関数とトランジスタの熱雑音によるジッタの増加
関数を示す図である。
FIG. 6 is a diagram showing an increasing function of jitter amount due to phase noise of a ring oscillator and an increasing function of jitter amount due to thermal noise of a transistor.

【図7】図6に示した増加関数に基板ノイズが加わった
場合の状態を示す図である。
7 is a diagram showing a state in which substrate noise is added to the increasing function shown in FIG.

【図8】ノイズの影響の小さな1/f雑音の領域に入る
ところで、ジッタ量が小さくなるような動きを説明する
ための図である。
FIG. 8 is a diagram for explaining a movement in which the amount of jitter becomes small in a region of 1 / f noise where the influence of noise is small.

【図9】観測されたジッタ波形から支配的なノイズ周波
数を求める状態を説明するための図である。
FIG. 9 is a diagram for explaining a state of obtaining a dominant noise frequency from an observed jitter waveform.

【図10】ノイズの伝播状態を示す断面図である。FIG. 10 is a cross-sectional view showing a propagation state of noise.

【符号の説明】[Explanation of symbols]

101 インバータ 102 インバータ 103 PMOSトランジスタ 104 リングオシレータ 201 ガードリング 202 出力パッド 301 被測定物 302 分岐回路 303 遅延線 304 オシロスコープ 401 LSIチップ 402 ノイズ源 403 ディジタル回路・アナログ回路 404 ROSC測定回路 101 inverter 102 inverter 103 PMOS transistor 104 ring oscillator 201 guard ring 202 output pad 301 DUT 302 branch circuit 303 delay line 304 oscilloscope 401 LSI chip 402 noise source 403 Digital circuit / Analog circuit 404 ROSC measurement circuit

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 ノイズ源近傍に発振回路を配置し、該発
振回路出力を観測することにより前記ノイズ源が発生す
るノイズの周波数を特定することを特徴とするノイズ検
出方法。
1. A noise detecting method, wherein an oscillating circuit is arranged in the vicinity of a noise source, and the frequency of noise generated by the noise source is specified by observing the output of the oscillating circuit.
【請求項2】 請求項1記載のノイズ検出方法におい
て、 発振回路がリングオシレータにより構成されていること
を特徴とするノイズ検出方法。
2. The noise detecting method according to claim 1, wherein the oscillation circuit is composed of a ring oscillator.
【請求項3】 請求項1または請求項2記載のノイズ検
出方法において、 発振回路をガードリングにより囲うことを特徴とするノ
イズ検出方法。
3. The noise detecting method according to claim 1 or 2, wherein the oscillation circuit is surrounded by a guard ring.
【請求項4】 請求項1ないし請求項3のいずれかに記
載のノイズ検出方法において、 発振回路の出力部をオープンドレイン型のトランジスタ
により構成することを特徴とするノイズ検出方法。
4. The noise detecting method according to claim 1, wherein the output portion of the oscillation circuit is formed by an open drain type transistor.
【請求項5】 ノイズ源と、該ノイズ源近傍に配置され
た発振回路とを有することを特徴とする基板。
5. A substrate having a noise source and an oscillation circuit arranged near the noise source.
【請求項6】 請求項5記載の基板において、 発振回路がリングオシレータにより構成されていること
を特徴とする基板。
6. The substrate according to claim 5, wherein the oscillation circuit is composed of a ring oscillator.
【請求項7】 請求項5または請求項6記載の基板にお
いて、 発振回路がガードリングにより囲われていることを特徴
とする基板。
7. The substrate according to claim 5, wherein the oscillation circuit is surrounded by a guard ring.
【請求項8】 請求項5ないし請求項7のいずれかに記
載の基板において、 発振回路の出力部がオープンドレイン型のトランジスタ
により構成されていることを特徴とする基板。
8. The substrate according to claim 5, wherein the output portion of the oscillation circuit is composed of an open drain type transistor.
JP2002132714A 2002-05-08 2002-05-08 Noise detecting method and substrate produced based thereon Pending JP2003332442A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002132714A JP2003332442A (en) 2002-05-08 2002-05-08 Noise detecting method and substrate produced based thereon

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002132714A JP2003332442A (en) 2002-05-08 2002-05-08 Noise detecting method and substrate produced based thereon

Publications (1)

Publication Number Publication Date
JP2003332442A true JP2003332442A (en) 2003-11-21

Family

ID=29696139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002132714A Pending JP2003332442A (en) 2002-05-08 2002-05-08 Noise detecting method and substrate produced based thereon

Country Status (1)

Country Link
JP (1) JP2003332442A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2381590B (en) * 2001-10-30 2005-06-15 Micron Technology Inc Apparatus and method for determining effect of on-chip noise on signal propagation
GB2410802A (en) * 2001-10-30 2005-08-10 Micron Technology Inc Determining the effects of noise or crosstalk in an integrated circuit
JP2008224255A (en) * 2007-03-08 2008-09-25 Nec Corp Circuit and method for measuring power-supply noise
US7519113B2 (en) 2004-01-21 2009-04-14 Fanuc Ltd Noise detection device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2381590B (en) * 2001-10-30 2005-06-15 Micron Technology Inc Apparatus and method for determining effect of on-chip noise on signal propagation
GB2410802A (en) * 2001-10-30 2005-08-10 Micron Technology Inc Determining the effects of noise or crosstalk in an integrated circuit
GB2410802B (en) * 2001-10-30 2005-09-28 Micron Technology Inc Apparatus and method for determining effect of on-chip noise on signal propagation
US7519113B2 (en) 2004-01-21 2009-04-14 Fanuc Ltd Noise detection device
JP2008224255A (en) * 2007-03-08 2008-09-25 Nec Corp Circuit and method for measuring power-supply noise

Similar Documents

Publication Publication Date Title
US8330478B2 (en) Operating parameter monitoring circuit and method
US7069525B2 (en) Method and apparatus for determining characteristics of MOS devices
KR100849208B1 (en) Test circuit having ring oscillator and method thereof
Wang et al. Silicon odometers: Compact in situ aging sensors for robust system design
US8330548B2 (en) Latched ring oscillator device for on-chip measurement of clock to output delay in a latch
Chen et al. A TDC-based test platform for dynamic circuit aging characterization
Chen et al. Asymmetric aging and workload sensitive bias temperature instability sensors
JP2001242223A (en) Semiconductor integrated circuit and semiconductor device, and speedy selection method used therefor
JP2003332442A (en) Noise detecting method and substrate produced based thereon
US20160211836A1 (en) Reconfigurable delay circuit, delay monitor circuit using said delay circuit, variation compensation circuit, variation measurement method, and variation compensation method
US6933754B2 (en) Clock gated power supply noise compensation
JP2004157090A (en) Path delay measuring circuit
US8797082B2 (en) Apparatus and methods for clock characterization
US6239591B1 (en) Method and apparatus for monitoring SOI hysterises effects
JP2007155670A (en) Power source noise resistance inspection circuit, and power source noise resistance inspection method
US7487487B1 (en) Design structure for monitoring cross chip delay variation on a semiconductor device
Saqib et al. Within-die delay variation measurement and power transient analysis using REBEL
US20100174503A1 (en) Monitoring NFET/PFET Skew in Complementary Metal Oxide Semiconductor Devices
US7855090B2 (en) In line test circuit and method for determining interconnect electrical properties and integrated circuit incorporating the same
Notani et al. On-chip digital I dn and I dp measurement by 65 nm CMOS speed monitor circuit
Aryan et al. Reliability monitoring of digital circuits by in situ timing measurement
JP5124904B2 (en) Semiconductor test method and semiconductor device
Wang et al. Light-weight on-chip structure for measuring timing uncertainty induced by noise in integrated circuits
Sahoo et al. On-chip ro-sensor for recycled ic detection
US20060063285A1 (en) Methods for measuring die temperature

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040426

RD03 Notification of appointment of power of attorney

Effective date: 20041209

Free format text: JAPANESE INTERMEDIATE CODE: A7423

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20041209

A977 Report on retrieval

Effective date: 20050819

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20050831

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20060104

Free format text: JAPANESE INTERMEDIATE CODE: A02

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060113