JP2003315367A - Waveform measuring device - Google Patents
Waveform measuring deviceInfo
- Publication number
- JP2003315367A JP2003315367A JP2002121953A JP2002121953A JP2003315367A JP 2003315367 A JP2003315367 A JP 2003315367A JP 2002121953 A JP2002121953 A JP 2002121953A JP 2002121953 A JP2002121953 A JP 2002121953A JP 2003315367 A JP2003315367 A JP 2003315367A
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- glitch
- circuit
- input signal
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、デジタルオシロス
コープなどの波形測定器に関するもので、特に、波形の
捕捉および記録の改良に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a waveform measuring instrument such as a digital oscilloscope, and more particularly to improving waveform capturing and recording.
【0002】[0002]
【従来の技術】従来よりよく知られた代表的な波形測定
器であるデジタルオシロスコープは、時間的に連続する
信号波形をアナログ・デジタル変換器(以下ADCと略
す)でデジタルデータに変換して、離散的にメモリに蓄
積し、この蓄積されたデータを波形として表示する。2. Description of the Related Art A digital oscilloscope, which is a well-known typical waveform measuring instrument, converts a time-continuous signal waveform into digital data by an analog-digital converter (hereinafter abbreviated as ADC), The data is discretely accumulated in the memory, and the accumulated data is displayed as a waveform.
【0003】図2はこのような従来の波形測定器の一例
を示すブロック構成図である。入力回路1は、減衰回路
やプリアンプなどを含むものであり、入力信号の振幅が
ADC2の入力仕様に対して適切な範囲となるように調
整してADC2に出力する。ADC2は、その入力信号
をデジタルデータに変換する。FIG. 2 is a block diagram showing an example of such a conventional waveform measuring instrument. The input circuit 1 includes an attenuator circuit, a preamplifier, etc., and adjusts the amplitude of the input signal so that it falls within an appropriate range with respect to the input specifications of the ADC 2, and outputs it to the ADC 2. The ADC 2 converts the input signal into digital data.
【0004】ADC2の出力データは、1次データ処理
回路3において、時間軸設定に合ったサンプルレートに
変換されて1次メモリ4に書込まれる。The output data of the ADC 2 is converted by the primary data processing circuit 3 into a sample rate suitable for the time axis setting and written in the primary memory 4.
【0005】一方、入力波形が観測者の設定した所望の
条件を満たした場合(これをトリガがかかると言う)、
トリガ回路5からトリガ条件成立の信号が1次データ処
理回路3に送られる。On the other hand, when the input waveform satisfies the desired condition set by the observer (this is called triggering),
A signal indicating that the trigger condition is satisfied is sent from the trigger circuit 5 to the primary data processing circuit 3.
【0006】トリガ条件成立後、トリガ点以後の時間軸
上で必要なサンプル数のデータを収集した後、1次メモ
リ4に書込まれたデータは、2次データ処理回路6にお
いて、設定された信号処理などを行ってアクイジション
メモリ7に書込まれる。After the trigger condition is satisfied, the data of the required number of samples is collected on the time axis after the trigger point, and the data written in the primary memory 4 is set in the secondary data processing circuit 6. The signal is processed and written in the acquisition memory 7.
【0007】次に、アクイジションメモリ7に書込まれ
たデータは2次データ処理回路6を経由して表示処理回
路8に導かれ、ここから表示用メモリ9に格納される。
最後に、表示処理回路8は、表示用メモリ9に記憶され
たデータを読み出して出力装置10に送る。出力装置1
0としては、LCD外部モニタやプリンタなどが使用さ
れる。Next, the data written in the acquisition memory 7 is guided to the display processing circuit 8 via the secondary data processing circuit 6 and stored in the display memory 9 from there.
Finally, the display processing circuit 8 reads out the data stored in the display memory 9 and sends it to the output device 10. Output device 1
As 0, an LCD external monitor, a printer or the like is used.
【0008】[0008]
【発明が解決しようとする課題】ところで、デジタルオ
シロスコープでは、ADC2により信号波形をデジタル
データに変換して、記録・表示に供している。このた
め、サンプリングレートの最大値は、ADCの持つ変換
速度の上限に制限されている。By the way, in the digital oscilloscope, the signal waveform is converted into digital data by the ADC 2 and is used for recording / display. For this reason, the maximum value of the sampling rate is limited to the upper limit of the conversion speed of the ADC.
【0009】今日のデジタルオシロスコープにおける測
定対象の信号波形には、CPUやメモリ、その他のロジ
ック回路の入出力信号が多く含まれる。これらの入出力
信号には、グリッチと呼ばれる急峻なパルス状の異常信
号が混入することがある。異常信号は、回路上の伝播遅
延時間の誤差などにより発生し、しばしば誤動作の原因
となる。このため、グリッチの存在を捕捉できること
は、デジタルオシロスコープに要求される性能の一つに
なっている。Signal waveforms to be measured in today's digital oscilloscopes include many input / output signals of CPUs, memories, and other logic circuits. A steep pulse-like abnormal signal called a glitch may be mixed into these input / output signals. The abnormal signal is generated due to an error in the propagation delay time on the circuit, and often causes a malfunction. Therefore, the ability to detect the presence of glitches is one of the performances required of a digital oscilloscope.
【0010】ここで、上記のサンプリングレートの制限
が、グリッチの波形測定において問題になる例を挙げ
る。図3は、ロジック信号の立ち上がり波形の摸式図で
あり、立ち上がり波形の直前にグリッチが存在した場合
の波形図である。Here, an example in which the above-mentioned limitation of the sampling rate becomes a problem in the glitch waveform measurement will be given. FIG. 3 is a schematic diagram of a rising waveform of a logic signal, and is a waveform diagram when a glitch exists immediately before the rising waveform.
【0011】図中、丸印で表わされた点は、ADC2で
のサンプリング点である。サンプリング点の間にグリッ
チのピークがある場合、オシロスコープの画面上の表示
波形は、破線のようになる。ただし、ここでは実際の波
形(実線)と破線を見分け易くするために、破線を実線
から下にずらせて表示してある。実際には、丸印の中心
を通る実線と丸印の下端を通る破線は重なる位置に表示
される。In the figure, points indicated by circles are sampling points in the ADC 2. If there is a glitch peak between the sampling points, the displayed waveform on the oscilloscope screen will look like a broken line. However, here, in order to make it easier to distinguish the actual waveform (solid line) from the broken line, the broken line is displayed below the solid line. Actually, a solid line passing through the center of the circle and a broken line passing through the lower end of the circle are displayed at overlapping positions.
【0012】したがって、従来の波形測定器では、この
ようなグリッチが存在する波形については、例えオシロ
スコープの画面上にロジック信号が正確に再現できたと
しても、グリッチの存在を窺い知ることすらできないと
いう課題があった。また、この時のサンプリングレート
が、このADCの持つ最高サンプリングレートであった
場合は、特にこのグリッチの検出は困難を極めるという
問題があった。Therefore, in the conventional waveform measuring device, for a waveform having such a glitch, even if the logic signal can be accurately reproduced on the screen of the oscilloscope, it is not possible to know the existence of the glitch. There were challenges. Further, if the sampling rate at this time is the highest sampling rate of this ADC, there is a problem that detection of this glitch becomes extremely difficult.
【0013】また、従来技術の範囲内で、このような信
号を捕捉するためには、よりサンプリングレートの高い
ADCを使用するか、等価時間サンプリング(等価的に
サンプリングレートが上がる)で繰り返し波形を記録す
るかである。しかし、高速ADCは非常にコストがかか
り、製品のトータルコストを考えると採用は厳しい場合
が多い。また、グリッチ自体は、必ずしも繰り返し出現
するとは限らないため、等価時間サンプリングでは捕捉
できる保証はないという問題がある。Further, within the scope of the prior art, in order to capture such a signal, an ADC having a higher sampling rate is used, or a repetitive waveform is equivalently sampled (equivalently, the sampling rate is increased). Whether to record. However, the high-speed ADC is very costly, and its adoption is often difficult considering the total cost of the product. Further, since the glitch itself does not always appear repeatedly, there is a problem that there is no guarantee that it can be captured by equivalent time sampling.
【0014】本発明の目的は、上記の課題を解決するも
ので、ADCのサンプリング点の間にピークが来るよう
なグリッチの測定を、ADCに変更を加えることなく可
能にする波形測定器を提供することにある。An object of the present invention is to solve the above-mentioned problems, and to provide a waveform measuring device which enables measurement of a glitch such that a peak appears between sampling points of an ADC without changing the ADC. To do.
【0015】[0015]
【課題を解決するための手段】このような目的を達成す
るために、請求項1の発明は連続的な入力信号波形を所
定の間隔でサンプリングし、そのサンプリング波形デー
タをアクイジションメモリに取り込み、その後このサン
プリング波形データを読み出して表示画面に波形として
表示するように構成した波形測定器において、前記入力
信号波形を微分して基準値と比較することによりグリッ
チのピーク値を検出し、そのピーク値を前記サンプリン
グ波形データのデータ間に挿入して表示するように構成
したことを特徴とする。In order to achieve such an object, the invention of claim 1 samples a continuous input signal waveform at a predetermined interval, stores the sampled waveform data in an acquisition memory, and thereafter In a waveform measuring instrument configured to read out this sampling waveform data and display it as a waveform on a display screen, the peak value of the glitch is detected by differentiating the input signal waveform and comparing it with a reference value, and the peak value is detected. It is characterized in that the sampling waveform data is inserted between the data and displayed.
【0016】このような構成によれば、グリッチの存在
をアナログ的に検出でき、そしてそのピーク値のみが読
取られる。このピーク値は元々のサンプリング点のデー
タ間に挿入して表示される。これにより、入力信号波形
に重畳したグリッチを確実に捕捉して表示することがで
きる。With such a configuration, the presence of the glitch can be detected in an analog manner, and only its peak value can be read. This peak value is inserted and displayed between the data of the original sampling points. As a result, the glitch superimposed on the input signal waveform can be reliably captured and displayed.
【0017】この場合、請求項2のように、前記入力信
号波形を微分する微分回路と、ゼロ電圧と正負2つの電
圧をそれぞれ基準値として前記微分回路の出力と比較す
る比較回路と、前記入力信号波形をサンプルホールドす
るサンプルホールド回路を備え、前記微分回路の出力信
号が前記3つの基準値を通過したときグリッチの存在を
検出すると共に、前記微分回路の出力値がゼロのときの
前記入力信号波形の値をグリッチのピーク値として前記
サンプルホールド回路に保持させることができる。In this case, a differentiating circuit for differentiating the input signal waveform, a comparing circuit for comparing the output of the differentiating circuit with zero voltage and two positive and negative voltages as reference values, and the input. A sample hold circuit for sampling and holding a signal waveform, detecting the presence of a glitch when the output signal of the differentiating circuit passes through the three reference values, and the input signal when the output value of the differentiating circuit is zero The waveform value can be held in the sample hold circuit as a glitch peak value.
【0018】なお、前記3つの基準値の中の正負の基準
値の大きさ次第では、急峻なグリッチのみならず、あま
り急峻でないピークを持つ波形のピーク値も捕捉でき
る。Incidentally, depending on the magnitude of the positive and negative reference values among the above three reference values, not only a steep glitch but also a peak value of a waveform having a less steep peak can be captured.
【0019】また、この場合、請求項3のように、グリ
ッチの存在を検出したときグリッチが検出された時間と
前記サンプリングデータとの時間関係を求め、この時間
関係に対応した前記アクイジションメモリのサンプリン
グデータの領域へグリッチのピーク値を転送するように
している。Further, in this case, the time relation between the time when the glitch is detected and the sampling data is obtained when the presence of the glitch is detected, and the sampling of the acquisition memory corresponding to the time relation is performed. The glitch peak value is transferred to the data area.
【0020】また、請求項4のように、サンプルホール
ド回路の保持データをデジタル変換するためのアナログ
・デジタル変換器としては、低速のアナログ・デジタル
変換器を使用することができる。A low-speed analog-to-digital converter can be used as the analog-to-digital converter for converting the data held in the sample-hold circuit into digital data.
【0021】[0021]
【発明の実施の形態】以下図面を用いて本発明を詳しく
説明する。図1は本発明に係る波形測定器の一実施例を
示すブロック構成図である。図2と共通する部分には同
一符号を付し、その部分の説明は省略する。DETAILED DESCRIPTION OF THE INVENTION The present invention will be described in detail below with reference to the drawings. FIG. 1 is a block diagram showing an embodiment of a waveform measuring device according to the present invention. The same parts as those in FIG. 2 are designated by the same reference numerals and the description thereof will be omitted.
【0022】図1において、図2と異なる箇所は鎖線で
囲んだ部分である。微分回路11は、入力回路1から出
力された信号波形を微分する。比較回路12は微分回路
11の出力電圧を所定の電圧レベルと比較する。サンプ
ルホールド回路(以下S/H回路と略す)13は、比較
回路12からの信号に基づいて入力回路1の出力信号を
サンプルしホールドする。In FIG. 1, a portion different from FIG. 2 is a portion surrounded by a chain line. The differentiating circuit 11 differentiates the signal waveform output from the input circuit 1. The comparison circuit 12 compares the output voltage of the differentiation circuit 11 with a predetermined voltage level. A sample hold circuit (hereinafter abbreviated as S / H circuit) 13 samples and holds the output signal of the input circuit 1 based on the signal from the comparison circuit 12.
【0023】低速ADC14はS/H回路13のホール
ド信号をデジタル変換する。メモリ15は低速ADC1
4の出力データを記憶する。The low speed ADC 14 digitally converts the hold signal of the S / H circuit 13. Memory 15 is low speed ADC1
The output data of 4 is stored.
【0024】次に、各部の動作を説明する。微分回路1
1で微分された波形は、比較回路12に入力され、電圧
レベル比較によりグリッチの検出を行う。以下グリッチ
の検出方法について説明する。Next, the operation of each section will be described. Differentiator circuit 1
The waveform differentiated by 1 is input to the comparison circuit 12, and glitch detection is performed by voltage level comparison. The glitch detection method will be described below.
【0025】グリッチは前述の図3のように急峻なパル
ス波形であるため、そのピーク周辺の微分波形は、グリ
ッチが上に凸な場合は正の比較的大きい電圧値から電圧
ゼロの点を通って負の比較的大きな電圧値へほぼ直線的
に通るような波形となる。グリッチが下に凸な場合は、
これとは逆の関係になる。Since the glitch has a steep pulse waveform as shown in FIG. 3 above, the differential waveform around the peak thereof passes through the point where the positive relatively large voltage value is zero and the voltage is zero when the glitch is convex upward. As a result, the waveform is such that it passes almost linearly to a relatively large negative voltage value. If the glitch is convex downwards,
This is the opposite relationship.
【0026】このため、比較回路12において、入力さ
れる微分波形が正のある値(正の基準値)から電圧ゼロ
点(ゼロ基準値)を通り、さらに負のある値(負の基準
値)を連続で通過したことを検出できれば(逆に負→ゼ
ロ→正の場合でも可能なものとする)、グリッチの検出
は可能である。このような比較回路は、例えば、コンパ
レータなどを用いて、ゼロ点と他の正負の2点の電圧を
監視するような構成で実現できる。Therefore, in the comparison circuit 12, the differential waveform to be input passes from a positive value (positive reference value) to the voltage zero point (zero reference value) and then to a negative value (negative reference value). The glitch can be detected if it is possible to detect the continuous passage of the light (conversely, it is possible even in the case of negative → zero → positive). Such a comparison circuit can be realized, for example, by using a comparator or the like to monitor the voltage at the zero point and at the other two positive and negative points.
【0027】グリッチが検出されると、比較回路12
は、電圧ゼロ点を通過した時点でS/H回路3にホール
ド状態になるよう指示する。これによりグリッチのピー
ク時の電圧値が保持される。そして、ゼロ点通過後の所
定の負の値を通過したときに、1次データ処理回路4に
もグリッチ検出を通知し、さらに低速ADC14にもアナ
ログ・ディジタル変換を指示する。When a glitch is detected, the comparison circuit 12
Instructs the S / H circuit 3 to enter the hold state when the voltage zero point is passed. This holds the voltage value at the peak of the glitch. When a predetermined negative value after passing the zero point is passed, the primary data processing circuit 4 is also notified of glitch detection, and further the low speed ADC 14 is instructed to perform analog / digital conversion.
【0028】低速ADC14でディジタルデータに変換さ
れた値は、メモリ15に保持される。一方グリッチ検出
の通知を受けた1次データ処理回路3aは、グリッチが
検出された時間と、通常のサンプリングにより記録され
たデータとの時間関係(または、メモリ内での位置関
係)を求める。The value converted into digital data by the low speed ADC 14 is held in the memory 15. On the other hand, the primary data processing circuit 3a that has received the notification of glitch detection determines the time relationship (or the positional relationship in the memory) between the time when the glitch is detected and the data recorded by normal sampling.
【0029】通常のサンプリングによるデータ収集が終
了すると、1次データ処理回路3aと2次データ処理回路
6aを通じて、1次メモリ4の内容がアクイジションメ
モリ7へ転送される。この時、1次データ処理回路は2次
データ処理回路に対してグリッチの存在とその位置情報
を通知する。When data collection by normal sampling is completed, the contents of the primary memory 4 are transferred to the acquisition memory 7 through the primary data processing circuit 3a and the secondary data processing circuit 6a. At this time, the primary data processing circuit notifies the secondary data processing circuit of the presence of the glitch and its position information.
【0030】2次データ処理回路6aは、通知された情
報に基づき、メモリ15からグリッチデータを読み出
し、アクイジションメモリ7内のしかるべき領域へと転
送する。表示処理回路8はこのアクイジションメモリ7
のデータを読み出し、表示装置10の表示画面上に、通
常のサンプリング点の中間にグリッチデータを挿入して
表示させる。The secondary data processing circuit 6a reads glitch data from the memory 15 based on the notified information and transfers it to an appropriate area in the acquisition memory 7. The display processing circuit 8 uses the acquisition memory 7
Data is read out and the glitch data is inserted and displayed on the display screen of the display device 10 in the middle of the normal sampling points.
【0031】本発明は、このようにして、グリッチの存
在をアナログ的に検出し、そのピーク値のみをADCの
サンプリング点の間に挿入して表示する。これにより従
来の波形測定器では捕捉が困難であったグリッチを容易
に検出し表示することができるようになった。In the present invention, the presence of the glitch is thus detected in an analog manner, and only the peak value is inserted between the sampling points of the ADC and displayed. This makes it possible to easily detect and display glitches that were difficult to capture with conventional waveform measuring instruments.
【0032】なお、本発明は、上記実施例に限定される
ことなく、その本質から逸脱しない範囲で更に多くの変
更、変形をも含むものである。The present invention is not limited to the above-described embodiments, and includes many changes and modifications without departing from the essence thereof.
【0033】例えば、検出対象はグリッチに限らず、任
意の波形のピーク値も検出可能である。すなわち、比較
回路12における電圧ゼロ点以外の、正負2つの基準値
をゼロ点に近づけると、あまり急峻でないピークを持つ
波形のピーク値も捕捉できる。For example, the detection target is not limited to the glitch, and the peak value of any waveform can be detected. That is, when the positive and negative two reference values other than the voltage zero point in the comparison circuit 12 are brought close to the zero point, the peak value of the waveform having a less steep peak can be captured.
【0034】これにより、ピークがサンプリング点の間
に来るような波形全般について、波形をより正確な形で
表示画面上に再現できるようになる。As a result, it becomes possible to reproduce the waveform in a more accurate form on the display screen for all waveforms whose peaks are located between the sampling points.
【0035】また、通常オシロスコープでは2つまたは
4つのチャンネルを持っており、ADCは必ず複数個備
えられている。このため、低速ADC14は新規に設け
ることなく既存のADCを利用する構成とすることがで
きる。ただし、グリッチ検出を、通常サンプリングとは
別モードで動作させ、ピーク電圧読み出し用に使用する
ADCのあるチャンネルは使用不可とする必要がある。Further, an oscilloscope usually has two or four channels, and a plurality of ADCs are always provided. Therefore, the low-speed ADC 14 can be configured to use the existing ADC without newly providing it. However, it is necessary to operate the glitch detection in a mode different from the normal sampling and disable the channel having the ADC used for reading the peak voltage.
【0036】また、メモリについても、個別に実装する
のではなく、例えば1次メモリ4に空領域を設け、そこ
を他のメモリ用に割り当てて使用するようにしても構わ
ない。Further, as for the memories, instead of mounting them individually, for example, an empty area may be provided in the primary memory 4 and the empty area may be allocated and used for another memory.
【0037】[0037]
【発明の効果】以上説明したように本発明によれば、従
来の波形測定器では捕捉が困難であったサンプリング点
間に存在するグリッチを容易に検出することができ、表
示画面においてはサンプリング点間にそのグリッチのピ
ーク値を挿入して表示し、入力信号波形をより忠実に再
現することができる。As described above, according to the present invention, it is possible to easily detect a glitch existing between sampling points, which was difficult to be captured by the conventional waveform measuring instrument, and the sampling points are displayed on the display screen. The peak value of the glitch can be inserted and displayed in between to reproduce the input signal waveform more faithfully.
【0038】また、比較回路における比較の基準値を調
節することにより、グリッチと呼ばれるほど急峻でない
波形についても容易にそのピーク値を検出して表示する
こともできる。By adjusting the reference value for comparison in the comparison circuit, it is possible to easily detect and display the peak value of a waveform that is not as steep as a glitch.
【図1】本発明に係る波形測定器の一実施例を示すブロ
ック構成図である。FIG. 1 is a block configuration diagram showing an embodiment of a waveform measuring device according to the present invention.
【図2】従来の波形測定器の一例を示すブロック構成図
である。FIG. 2 is a block diagram showing an example of a conventional waveform measuring device.
【図3】グリッチが存在する場合の画面表示例である。FIG. 3 is an example of a screen display when a glitch exists.
1 入力回路 2 ADC 3a 1次データ処理回路 4 1次メモリ 5 トリガ回路 6a 2次データ処理回路 7 アクイジションメモリ 8 表示処理回路 9 表示メモリ 10 出力装置 11 微分回路 12 比較回路 13 サンプルホールド回路 14 低速ADC 15 メモリ 1 input circuit 2 ADC 3a Primary data processing circuit 4 Primary memory 5 Trigger circuit 6a Secondary data processing circuit 7 Acquisition memory 8 Display processing circuit 9 Display memory 10 Output device 11 Differentiating circuit 12 Comparison circuit 13 Sample and hold circuit 14 low speed ADC 15 memory
Claims (4)
プリングし、そのサンプリングデータをアクイジション
メモリに取り込み、その後このサンプリングデータを読
み出して表示画面に波形として表示するように構成した
波形測定器において、 前記入力信号波形を微分して基準値と比較することによ
りグリッチのピーク値を検出し、そのピーク値を前記サ
ンプリングデータのデータ間に挿入して表示するように
構成したことを特徴とする波形測定器。1. A waveform measuring instrument configured to sample a continuous input signal waveform at a predetermined interval, store the sampling data in an acquisition memory, and then read the sampling data and display it as a waveform on a display screen. A waveform characterized by detecting a glitch peak value by differentiating the input signal waveform and comparing it with a reference value, and inserting the peak value between the data of the sampling data for display. Measuring instrument.
ゼロ電圧と正負2つの電圧をそれぞれ基準値として設定
し前記微分回路の出力をこれら基準値と比較する比較回
路と、前記入力信号波形をサンプルホールドするサンプ
ルホールド回路を備え、 前記微分回路の出力信号が前記3つの基準値を通過した
ときグリッチの存在を検出すると共に、前記微分回路の
出力値がゼロのときの前記入力信号波形の値をグリッチ
のピーク値として前記サンプルホールド回路に保持させ
ることを特徴とする請求項1記載の波形測定器。2. A differentiating circuit for differentiating the input signal waveform,
The output signal of the differentiating circuit is provided with a comparing circuit that sets zero voltage and two positive and negative voltages as reference values and compares the output of the differentiating circuit with these reference values, and a sample hold circuit that samples and holds the input signal waveform. Detects the presence of a glitch when the signal passes the three reference values, and causes the sample hold circuit to hold the value of the input signal waveform when the output value of the differentiating circuit is zero as the peak value of the glitch. The waveform measuring instrument according to claim 1, which is characterized in that.
チが検出された時間と前記サンプリングデータとの時間
関係を求め、この時間関係に対応した前記アクイジショ
ンメモリのサンプリングデータの領域へグリッチのピー
ク値を転送する処理手段を備えたことを特徴とする請求
項1または2記載の波形測定器。3. When the presence of the glitch is detected, the time relationship between the time when the glitch is detected and the sampling data is obtained, and the peak value of the glitch is set to the sampling data area of the acquisition memory corresponding to this time relationship. The waveform measuring instrument according to claim 1 or 2, further comprising processing means for transferring.
デジタル変換するためのアナログ・デジタル変換器とし
て低速のアナログ・デジタル変換器を使用したことを特
徴とする請求項1または3記載の波形測定器。4. The waveform measuring instrument according to claim 1, wherein a low-speed analog-digital converter is used as an analog-digital converter for converting the data held in the sample-hold circuit into a digital signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002121953A JP2003315367A (en) | 2002-04-24 | 2002-04-24 | Waveform measuring device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002121953A JP2003315367A (en) | 2002-04-24 | 2002-04-24 | Waveform measuring device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003315367A true JP2003315367A (en) | 2003-11-06 |
Family
ID=29537700
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002121953A Pending JP2003315367A (en) | 2002-04-24 | 2002-04-24 | Waveform measuring device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003315367A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015504125A (en) * | 2011-10-28 | 2015-02-05 | デカ・プロダクツ・リミテッド・パートナーシップ | Product extraction system with PWM control solenoid pump |
JP2020041863A (en) * | 2018-09-07 | 2020-03-19 | 横河電機株式会社 | Device, system, and method for displaying digital waveform and program |
CN115684844A (en) * | 2023-01-03 | 2023-02-03 | 国网江西省电力有限公司电力科学研究院 | Voltage sampling loop abnormity diagnosis method and system based on dynamic recording data |
-
2002
- 2002-04-24 JP JP2002121953A patent/JP2003315367A/en active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015504125A (en) * | 2011-10-28 | 2015-02-05 | デカ・プロダクツ・リミテッド・パートナーシップ | Product extraction system with PWM control solenoid pump |
JP2017096292A (en) * | 2011-10-28 | 2017-06-01 | デカ・プロダクツ・リミテッド・パートナーシップ | Product discharging system with pwm control solenoid pump |
JP2019074090A (en) * | 2011-10-28 | 2019-05-16 | デカ・プロダクツ・リミテッド・パートナーシップ | Product dispensing system with pwm controlled solenoid pump |
JP2020041863A (en) * | 2018-09-07 | 2020-03-19 | 横河電機株式会社 | Device, system, and method for displaying digital waveform and program |
JP7143155B2 (en) | 2018-09-07 | 2022-09-28 | 横河電機株式会社 | DIGITAL WAVEFORM DISPLAY SYSTEM AND DIGITAL WAVEFORM DISPLAY METHOD |
CN115684844A (en) * | 2023-01-03 | 2023-02-03 | 国网江西省电力有限公司电力科学研究院 | Voltage sampling loop abnormity diagnosis method and system based on dynamic recording data |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6785622B2 (en) | Method and apparatus for performing eye diagram measurements | |
US7248200B2 (en) | Analog to digital conversion method using track/hold circuit and time interval analyzer, and an apparatus using the method | |
US20070200550A1 (en) | Trigger architecture, measurement system and method of use | |
GB2100011A (en) | Multi-speed logic analyzer | |
US7079060B2 (en) | Test circuit for evaluating characteristic of analog signal of device | |
US10527650B2 (en) | Measurement system having a digital edge trigger detection circuit that is capable of operating at the full signal bandwidth of the measurement system | |
EP0740161A2 (en) | Digital oscilloscope with trigger qualification based on pattern recognition | |
US20080042666A1 (en) | Multiple probe acquisition system | |
US20050027467A1 (en) | Eye diagram analyzer correctly samples low dv/dt voltages | |
JP2003315367A (en) | Waveform measuring device | |
JP2007121189A (en) | Peak detection circuit and radiation measuring apparatus | |
US20040260493A1 (en) | Method and apparatus for high-speed synchronous digital acquisition derived in real -time from analog samples | |
US7495591B2 (en) | Performing a signal analysis based on digital samples in conjunction with analog samples | |
US6768703B2 (en) | Eye diagram analyzer with fixed data channel delays and swept clock channel delay | |
CN108732398B (en) | Analog transition storage | |
US6856924B2 (en) | Mixer-based timebase for sampling multiple input signal references asynchronous to each other | |
US20220187351A1 (en) | Waveform measuring method | |
McConnell et al. | Data acquisition | |
JPH04346077A (en) | Jitter detection circuit | |
JPS61253934A (en) | Testing device for a/d converter | |
JP4078965B2 (en) | Waveform measuring instrument | |
CN212726974U (en) | Power-on time sequence detection device | |
JPH0563128U (en) | High-speed A / D conversion circuit | |
US20210018536A1 (en) | Measurement device and measurement method with advanced trigger | |
JPS63209099A (en) | Peak value detection circuit |