JP2003309497A - Receiver, transmitter, base station device using the sames and mobile station device - Google Patents

Receiver, transmitter, base station device using the sames and mobile station device

Info

Publication number
JP2003309497A
JP2003309497A JP2003081645A JP2003081645A JP2003309497A JP 2003309497 A JP2003309497 A JP 2003309497A JP 2003081645 A JP2003081645 A JP 2003081645A JP 2003081645 A JP2003081645 A JP 2003081645A JP 2003309497 A JP2003309497 A JP 2003309497A
Authority
JP
Japan
Prior art keywords
data
transmission
error correction
error
sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003081645A
Other languages
Japanese (ja)
Inventor
Mitsuru Uesugi
充 上杉
Osamu Kato
修 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2003081645A priority Critical patent/JP2003309497A/en
Publication of JP2003309497A publication Critical patent/JP2003309497A/en
Pending legal-status Critical Current

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To improve receiving quality by eliminating line distortion with an equalizer and performing error correction that reduces an error rate at the same time. <P>SOLUTION: A signal received by a receiving antenna 504 is inputted to an UDMV 505 through a detector, distortion compensation for multipath fading and error correction by Viterbi decoding are performed to acquire demodulated data 506. The UDMV 505 is composed of a demodulator obtained by blending an MLSE and a Viterbi decoder to perform processing for obtaining demodulated data, which has been performed by two steps such as 'equalization' and 'error correction' in the conventional manner, with a single step. <P>COPYRIGHT: (C)2004,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、マルチパスフェー
ジングによる歪みの補償と誤り訂正とを行う受信装置及
びこの受信装置に対してデータ送信する送信装置に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a receiver for compensating for distortion due to multipath fading and error correction, and a transmitter for transmitting data to this receiver.

【0002】[0002]

【従来の技術】移動通信分野では、マルチパスフェージ
ングの克服と伝送品質の改善とが不可欠である。マルチ
パスフェージングに対しては等化器が有効であることが
知られており、伝送品質の改善に対しては誤り訂正符
号、特に畳み込み符号を軟判定ビタビ復号器で復号する
方法が有効である。
2. Description of the Related Art In the field of mobile communication, it is essential to overcome multipath fading and improve transmission quality. It is known that an equalizer is effective for multipath fading, and an error correction code, especially a method of decoding a convolutional code with a soft-decision Viterbi decoder is effective for improving transmission quality. .

【0003】従来のデータ伝送装置は、受信系にマルチ
パスフェージングによる歪みを補償するための等化器
と、誤り訂正のためのビタビ復号器とを備え、等化器と
ビタビ復号器とを独立に動作させている。
A conventional data transmission apparatus is provided with an equalizer for compensating distortion due to multipath fading in a receiving system and a Viterbi decoder for error correction, and the equalizer and the Viterbi decoder are independent. Is working.

【0004】図12は、等化器とビタビ復号器を独立に
動作させる従来のデータ伝送装置の構成図である。送信
側で、送信データ1が畳み込み符号化器2で符号化され
変調器3で変調されて送信アンテナ4から送信される。
受信側では、受信アンテナ5で受信した受信信号が等化
器6に渡され、等化器6の出力がビタビ復号器7で復号
され復調データ8が得られる。等化器6は、回線上で生
じるマルチパスフェージングによる歪みを補償するもの
であり、MLSE(Maximum Likelihood Sequence Es
timator)またはDFE(Decision Feedback Equalize
r)などが用いられる。特に、MLSEはフェージング変
動の激しい移動無線チャネルでもほぼ最適な特性を実現
できることが知られている。
FIG. 12 is a block diagram of a conventional data transmission apparatus for independently operating an equalizer and a Viterbi decoder. On the transmission side, transmission data 1 is encoded by convolutional encoder 2, modulated by modulator 3 and transmitted from transmission antenna 4.
On the receiving side, the received signal received by the receiving antenna 5 is passed to the equalizer 6, and the output of the equalizer 6 is decoded by the Viterbi decoder 7 to obtain demodulated data 8. The equalizer 6 compensates for distortion due to multipath fading that occurs on the line, and is equivalent to MLSE (Maximum Likelihood Sequence Es).
timator) or DFE (Decision Feedback Equalize)
r) etc. are used. In particular, it is known that MLSE can realize almost optimum characteristics even in a mobile radio channel in which fading fluctuation is severe.

【0005】図13に示す回線モデルを用いてMLSE
形等化器6の動作原理を説明する。
MLSE using the line model shown in FIG.
The operation principle of the shape equalizer 6 will be described.

【0006】同図に示す回線モデルは、(N+1)波のパ
スによるマルチパスフェージングのモデルである。この
回線モデルでは、送信信号100が遅延器101−0〜
101−Nで遅延され、レイリーフェージング付加器1
02−0〜102−Nでフェージング変動を受け、減衰
器103−0〜103−Nで減衰されて複素加算器10
4で加えられて受信信号105となる。
The line model shown in the figure is a model of multipath fading due to the path of (N + 1) waves. In this line model, the transmission signal 100 has delay units 101-0 to 101-0.
Rayleigh fading adder 1 delayed by 101-N
02-0 to 102-N undergoes fading fluctuation, and the attenuators 103-0 to 103-N attenuate the fading fluctuations.
It is added at 4 and becomes the received signal 105.

【0007】遅延器101−0〜101−Nは様々なパ
スの長さによる遅延を表しており、レイリーフェージン
グ付加器102−0〜102−Nはそれぞれのパスに対
して独立にかかるレイリーフェージングを表している。
送信信号100は、それらの遅延器とレイリーフェージ
ング付加器によりランダムな位相変動とレイリー分布に
従ったレベル変動を受ける。
The delay devices 101-0 to 101-N represent delays due to various path lengths, and the Rayleigh fading adders 102-0 to 102-N perform Rayleigh fading independently for each path. It represents.
The transmission signal 100 undergoes random phase fluctuations and level fluctuations according to the Rayleigh distribution due to the delayers and the Rayleigh fading adders.

【0008】減衰器103−0〜103−Nはそれぞれ
のパスに対して独立にかかる減衰を表している。送信信
号や受信信号はベースバンドにおいて直交成分と同相成
分から成っており、それぞれを実部および虚部とした複
素数として考えられるため、図13の各部分は複素数で
ある。よって、最終的に受信アンテナ端で合成される場
合のモデルも複素加算器104となる。
The attenuators 103-0 to 103-N represent the attenuation independently applied to each path. Since the transmission signal and the reception signal are composed of a quadrature component and an in-phase component in the baseband and can be considered as a complex number having a real part and an imaginary part, each part in FIG. 13 is a complex number. Therefore, the model when finally combined at the receiving antenna end is also the complex adder 104.

【0009】図13に示す回線モデルを、更にデジタル
フィルタに近いモデルとして書き直したものが図14に
示されている。送信信号200が遅延器201−0〜2
01−(N-1)で遅延され、複素ゲイン付加器202−
0〜202−Nで複素ゲインをつけられて複素加算器2
03で合成され受信信号204となる。複素ゲイン付加
器202−0〜202−Nは、図13のレイリーフェー
ジング付加器102−0〜102−Nと減衰器103−
0〜103−Nによる変動を合わせたものである。
FIG. 14 shows a rewriting of the line model shown in FIG. 13 as a model closer to a digital filter. The transmission signal 200 has delay devices 201-0 to 201-2.
01- (N-1), and the complex gain adder 202-
Complex adder 2 with complex gain added from 0 to 202-N
The received signal 204 is combined in 03. The complex gain adders 202-0 to 202-N are the Rayleigh fading adders 102-0 to 102-N and the attenuator 103- of FIG.
This is a combination of variations due to 0 to 103-N.

【0010】MLSEは、まず複素ゲイン付加器202
−0〜202−Nをデータの中に挿入されたユニークワ
ードなどを用いて推定する。複素ゲイン付加器202−
0〜202−Nがわかれば回線モデルが再現できるの
で、遅延器201−0〜201−(N-1)によって蓄積
された過去の送信データ200を状態として、推定した
複素ゲイン付加器202−0〜202−Nの設定された
図14のフィルタを使用してレプリカを生成し、ビタビ
復号によって送信系列を推定する。
The MLSE starts with the complex gain adder 202.
Estimate −0 to 202−N by using a unique word inserted in the data. Complex gain adder 202-
Since the line model can be reproduced by knowing 0 to 202-N, the estimated complex gain adder 202-0 is set with the past transmission data 200 accumulated by the delay units 201-0 to 201- (N-1) as a state. A replica is generated using the filter of FIG. 14 in which ˜202-N is set, and the transmission sequence is estimated by Viterbi decoding.

【0011】ところが、MLSEでは誤り率をある程度
までしか下げることができない場合があるため、MLS
Eに併用する形で誤り訂正符号が採用されている。畳み
込み符号化器2では、送信データ1が1ビット入るごと
に、過去の数ビットの状態と合わせて複数のビットを生
成する。例えば、符号化率が1/2であれば送信データ
1が1ビット入るごとに2ビットが生成される。この様
子を示したものが図15である。送信データ300が遅
延器301−0〜301−(M-1)で遅延され、複素ゲ
イン付加器302−0〜302−Mで複素ゲインがつけ
られ排他的論理和回路303でその排他的論理和が取ら
れて送信信号304となる。遅延器301−0〜301
−(M-1)によって過去の送信データ300がため込ま
れており、これがビタビ復号で復号する際の状態とな
る。畳み込み符号器の場合は符号器は不変であり、更に
ビット演算のみであるため複素ゲイン付加器302−0
〜302−Mは実際は0,1,j,1+jのいずれかの値のみ
をとる。この場合、図15の符号器の構成は予めわかっ
ているので、受信側のビタビ復号器7ではビタビ復号に
よってこれを復号することができる。
However, since there are cases where MLSE can reduce the error rate to some extent, MLS
An error correction code is used in combination with E. The convolutional encoder 2 generates a plurality of bits each time one bit of the transmission data 1 enters, together with the state of the past several bits. For example, if the coding rate is 1/2, 2 bits are generated for every 1 bit of the transmission data 1. FIG. 15 shows this state. The transmission data 300 is delayed by the delay units 301-0 to 301- (M-1), the complex gain is added by the complex gain adders 302-0 to 302-M, and the exclusive OR circuit 303 performs the exclusive OR. Is taken as the transmission signal 304. Delay device 301-0 to 301
The past transmission data 300 is accumulated by-(M-1), and this is the state when decoding by Viterbi decoding. In the case of the convolutional encoder, the encoder is invariant, and since only bit operations are performed, the complex gain adder 302-0
.About.302-M actually takes only one of the values 0, 1, j and 1 + j. In this case, since the configuration of the encoder in FIG. 15 is known in advance, the Viterbi decoder 7 on the receiving side can decode it by Viterbi decoding.

【0012】このように、従来のデータ伝送装置ではマ
ルチパスフェージングの歪みをMLSEなどの等化器で
補償し、補償しきれなかった誤りを畳み込みとビタビ復
号などの誤り訂正符号で訂正して良好な品質のデータ伝
送を実現している。
As described above, in the conventional data transmission apparatus, the distortion of multipath fading is compensated by the equalizer such as MLSE, and the error that cannot be completely compensated is corrected by the error correction code such as convolution and Viterbi decoding. It realizes high quality data transmission.

【0013】[0013]

【発明が解決しようとする課題】しかしながら、上記従
来のデータ伝送装置では、等化器による回線の歪補償と
ビタビ復号器による誤り訂正とが独立に行われていたた
め、各々の系列における拘束条件が独立となり、ビタビ
復号のパスのうち回線の状態によってはあり得ないパス
も候補に入れてしまうため、誤り率の改善効果が劣る要
因となっていた。
However, in the above-mentioned conventional data transmission apparatus, since the distortion compensation of the line by the equalizer and the error correction by the Viterbi decoder are performed independently, the constraint condition in each series is Since the path becomes independent and the path that cannot be obtained depending on the state of the line among the paths for Viterbi decoding is included in the candidates, the effect of improving the error rate becomes poor.

【0014】本発明は、以上のような実状に鑑みてなさ
れたもので、マルチパスフェージングによる回線の歪み
を除去する等化と誤り率の低減を図る誤り訂正を同時に
行うことにより、受信品質の改善を図り、また等化と誤
り訂正という2回のステップを1回で行うことでトレー
スバックの回数やメモリ量の削減を図る事のできる受信
装置及び送信装置を提供することを目的とする。
The present invention has been made in view of the above situation, and simultaneously performs equalization for removing line distortion due to multipath fading and error correction for reducing an error rate to improve reception quality. It is an object of the present invention to provide a receiving device and a transmitting device capable of improving the number of tracebacks and reducing the amount of memory by performing two steps of equalization and error correction in one operation.

【0015】[0015]

【課題を解決するための手段】本発明は、上記課題を解
決するため、回線のモデルと畳み込み符号化器を融合し
た仮想的な符号化器を想定し、これを用いてビタビ復号
を行うことで、MLSEによる等化と畳み込み符号に対
するビタビ復号復号を同時に行い、これによって誤り率
特性を向上する。
In order to solve the above problems, the present invention assumes a virtual encoder in which a line model and a convolutional encoder are fused, and performs Viterbi decoding using the virtual encoder. Then, the equalization by MLSE and the Viterbi decoding for the convolutional code are simultaneously performed, thereby improving the error rate characteristic.

【0016】[0016]

【発明の実施の形態】本発明の請求項1記載の発明は、
マルチパスフェージングによる歪みを補償する等化と誤
り訂正符号化されたデータを復号する誤り訂正とを同時
に行う受信系を備えたものであり、誤り率特性を向上す
ることができ、トレースバックの回数やメモリ量の削減
が図られるという作用を有する。
BEST MODE FOR CARRYING OUT THE INVENTION The invention according to claim 1 of the present invention is
It is equipped with a receiving system that simultaneously performs equalization that compensates for distortion due to multipath fading and error correction that decodes error-correction coded data, and can improve error rate characteristics. And has the effect of reducing the amount of memory.

【0017】請求項2記載の発明は、請求項1記載の受
信装置において、等化器と誤り訂正器とを融合した復調
器を備え、この復調器にてマルチパスフェージングに対
する歪みの補償と誤り訂正を同時に行うものであり、受
信品質を向上させるという作用を有する。
According to a second aspect of the present invention, in the receiving apparatus according to the first aspect, a demodulator in which an equalizer and an error corrector are combined is provided, and the demodulator compensates for distortion and errors in multipath fading. The correction is performed at the same time and has an effect of improving the reception quality.

【0018】請求項3記載の発明は、請求項2記載の受
信装置において、復調器が、送信側の符号化器から受信
系のアンテナに至るマルチパスを仮想的にデジタルフィ
ルタで構築した仮想符号化器を備えるものであり、マル
チパスフェージングに対する歪みの補償と誤り訂正を同
時に行うことができるという作用を有する。
According to a third aspect of the present invention, in the receiving device according to the second aspect, the demodulator is a virtual code in which a multipath from the encoder on the transmitting side to the antenna of the receiving system is virtually constructed by a digital filter. Since it is provided with a digitizer, it has an effect of being able to simultaneously perform distortion compensation and error correction for multipath fading.

【0019】請求項4記載の発明は、請求項3記載の受
信装置において、復調器が、送信側の符号化器及び回線
の歪みを融合した状態を仮想符号化器に設定する手段
と、前記仮想符号化器へ候補信号を与える一方、前記仮
想符号化器から出力されるレプリカと受信信号との誤差
信号から送信データ系列を推定する手段とを具備するも
のであり、MLSEによる等化と畳み込み符号に対する
ビタビ復号とを同時に行うことができ、誤り率特性を向
上するという作用を有する。
According to a fourth aspect of the present invention, in the receiving apparatus according to the third aspect, the demodulator sets a state in which the distortion of the encoder on the transmission side and the distortion of the line are combined in the virtual encoder, and A candidate signal is provided to the virtual encoder, and means for estimating a transmission data sequence from the error signal between the replica output from the virtual encoder and the received signal is provided, and equalization and convolution by MLSE are provided. Viterbi decoding for the code can be performed at the same time, which has the effect of improving the error rate characteristic.

【0020】請求項5記載の発明は、請求項1記載の受
信装置において、マルチパスフェージングによる歪みを
補償する等化と誤り訂正符号化されたデータを復号する
誤り訂正とを同時に行う復調器と、受信データを送信系
列別に等化する複数の等化器と、前記等化器で復号され
た復調データを送信系列別にCRC検査するCRC検査
手段と、CRC検査結果から前記各等化器の復調データ
が誤りの場合に前記復調器の復調データを選択する選択
手段とを具備するものであり、誤りがないと判定された
データフレームを採用し、全てのデータフレームが誤り
と判定された場合のみ復調器の結果を採用することで、
データフレームのフレーム誤り率特性を向上させるとい
う作用を有するものである。
According to a fifth aspect of the present invention, in the receiving apparatus according to the first aspect, a demodulator for simultaneously performing equalization for compensating for distortion due to multipath fading and error correction for decoding error-correction coded data is provided. A plurality of equalizers for equalizing the received data for each transmission sequence, a CRC inspection means for performing CRC inspection on the demodulated data decoded by the equalizer for each transmission sequence, and a demodulation of each equalizer based on the CRC inspection result. A data frame which is determined to be demodulated by the demodulator when the data is erroneous, and a data frame which is determined to have no error is adopted, and only when all the data frames are determined to be erroneous. By adopting the demodulator result,
This has the effect of improving the frame error rate characteristic of the data frame.

【0021】請求項6記載の発明は、送信側にて系列内
の順番は保持したまま符号化率の逆数の深さのインタリ
ーブを施した変調データを受信し、送信データの符号化
で生じた複数の送信系列に対応した変調データに対し
て、マルチパスフェージングによる歪みを補償する等化
と誤り訂正とを同時に行うものであり、インタリーブを
施した送信データを正しく復調できるという作用を有す
るものである。
The invention according to claim 6 is generated by encoding the transmission data by receiving the modulated data which is interleaved with the depth of the reciprocal of the coding rate while keeping the order in the sequence on the transmitting side. Modulation data corresponding to multiple transmission sequences are simultaneously subjected to equalization to compensate for distortion due to multipath fading and error correction, and have the effect of correctly demodulating interleaved transmission data. is there.

【0022】請求項7記載の発明は、送信側にて複数の
周波数間で周波数ホッピングさせた変調データを受信
し、周波数ホッピング動作に同期して抽出した特定送信
装置からの変調データに対して、マルチパスフェージン
グによる歪みを補償する等化と誤り訂正とを同時に行う
ものであり、低速フェージング時にも誤り率特性を向上
できるという作用を有する。
According to a seventh aspect of the present invention, the transmission side receives the modulation data frequency-hopping between a plurality of frequencies and extracts the modulation data from the specific transmission device in synchronization with the frequency hopping operation. Equalization for compensating for distortion due to multipath fading and error correction are performed at the same time, and it has an effect that the error rate characteristic can be improved even during low-speed fading.

【0023】請求項8記載の発明は、請求項1乃至請求
項6記載のいずれかの受信装置に対して、系列内の順番
は保持したまま符号化率の逆数の深さのインタリーブを
施した送信データを送信する送信装置であり、等化と誤
り訂正とを同時に行う受信装置においてもインタリーブ
の施された送信データを復調できるという作用を有す
る。
According to an eighth aspect of the present invention, the receiving apparatus according to any one of the first to sixth aspects is subjected to interleaving with the depth of the reciprocal of the coding rate while keeping the order in the sequence. This is a transmitting device that transmits transmission data, and has the effect of being able to demodulate interleaved transmission data even in a receiving device that simultaneously performs equalization and error correction.

【0024】請求項9記載の発明は、請求項1乃至請求
項6記載のいずれかの受信装置に対して、複数の周波数
間で周波数ホッピングさせた送信データを送信する送信
装置であり、遅いフェージングに対しても十分なインタ
ーリーブ効果を奏することができるという作用を有す
る。
The invention described in claim 9 is a transmitting device for transmitting the transmission data frequency-hopping between a plurality of frequencies, to the receiving device according to any one of claims 1 to 6, wherein the fading is slow. Also has the effect that a sufficient interleaving effect can be achieved.

【0025】請求項10記載の発明は、請求項1乃至請
求項6記載のいずれかの受信装置に対して、送信データ
にCRC検査ビットを付加した後でインバーチブル符号
を用いて符号化した変調データを送信する送信装置であ
り、CRC検査ビットを付加する単位をデータフレーム
とすると、データフレームのフレーム誤り率の低減を図
る作用がある。
According to a tenth aspect of the present invention, the receiving apparatus according to any one of the first to sixth aspects is modulated by adding a CRC check bit to the transmission data and then encoding using an invertible code. This is a transmitting device for transmitting data, and when the unit to which the CRC check bit is added is a data frame, it has an effect of reducing the frame error rate of the data frame.

【0026】請求項11記載の発明は、マルチパスフェ
ージングによる歪みを補償する等化と誤り訂正符号化さ
れたデータを復号する誤り訂正とを同時に行う受信系を
備え、セル内を移動する移動局との間でデータ伝送を行
う基地局装置であり、基地局における誤り率特性を向上
できるという作用を有する。
According to an eleventh aspect of the present invention, there is provided a mobile station which moves within a cell, comprising a receiving system for simultaneously performing equalization for compensating for distortion due to multipath fading and error correction for decoding error correction coded data. Is a base station device that performs data transmission between the base station and the base station device and has an effect of improving the error rate characteristic in the base station.

【0027】請求項12記載の発明は、マルチパスフェ
ージングによる歪みを補償する等化と誤り訂正符号化さ
れたデータを復号する誤り訂正とを同時に行う受信系を
備え、セル内の設置された基地局との間でデータ伝送を
行う移動局装置であり、移動局における誤り率特性を向
上できるという作用を有する。
According to a twelfth aspect of the present invention, there is provided a receiving system for simultaneously performing equalization for compensating for distortion due to multipath fading and error correction for decoding error-correction coded data, and a base installed in the cell. It is a mobile station device that performs data transmission with a station, and has an effect of improving error rate characteristics in the mobile station.

【0028】以下、本発明の実施の形態について図面を
参照しながら具体的に説明する。 (実施の形態1)図1に本発明の実施の形態1に係るデ
ータ伝送装置の概略構成を示している。本実施の形態に
係るデータ伝送装置は、送信系において送信データ50
0を畳み込み符号化器501で符号化して変調器502
で変調した後、送信アンテナ503から送信する。ま
た、受信系において受信アンテナ504で受信された受
信信号を検波器を介してUDMV(United Decoder wi
th MLSE and Viterbidecoder)505に入力してマル
チパスフェージングに対する歪の補償とビタビ復号によ
る誤り訂正とを同時に行って復調データ506を取得す
る。UDMV505は、MLSEとビタビ復号器を融合
した復調器である。
Hereinafter, embodiments of the present invention will be specifically described with reference to the drawings. (Embodiment 1) FIG. 1 shows a schematic configuration of a data transmission apparatus according to Embodiment 1 of the present invention. The data transmission device according to the present embodiment has a transmission data 50 in the transmission system.
0 is encoded by the convolutional encoder 501 and is modulated by the modulator 502.
After being modulated by, the signal is transmitted from the transmitting antenna 503. In addition, a reception signal received by the reception antenna 504 in the reception system is passed through a wave detector to a UDMV (United Decoder wi
th MLSE and Viterbide coder) 505 to simultaneously perform distortion compensation for multipath fading and error correction by Viterbi decoding to obtain demodulated data 506. The UDMV 505 is a demodulator that combines an MLSE and a Viterbi decoder.

【0029】図2はUDMV505の機能ブロックの構
成を示している。仮想畳み込み符号化器511は、送信
系の畳み込み符号化器501と回線の歪みとを融合した
状態を持つように構成されたデジタルフィルタである。
仮想畳み込み符号化器511の詳細は後述する。チャネ
ル推定部512は、受信信号中に挿入されたユニークワ
ードを用いて送信波の伝搬経路を再現する複素ゲイン係
数を推定して仮想畳み込み符号化器511へ設定する。
状態推定部513は、送信信号のビット数に対応した候
補信号を送信系と同じ変調を加えて仮想畳み込み符号化
器511へ入力する。その一方で、仮想畳み込み符号化
器511からのレプリカと実際の受信信号との誤差を示
す誤差信号を加算器515から取り込んで、誤差の小さ
い候補につながるパスを選択し、選択パスで連結された
データ列を復調データとして出力する。
FIG. 2 shows the configuration of the functional blocks of the UDMV 505. The virtual convolutional encoder 511 is a digital filter configured to have a state in which the convolutional encoder 501 of the transmission system and line distortion are fused.
Details of the virtual convolutional encoder 511 will be described later. The channel estimation unit 512 estimates the complex gain coefficient that reproduces the propagation path of the transmission wave using the unique word inserted in the received signal, and sets it in the virtual convolutional encoder 511.
The state estimation unit 513 applies the same modulation as that of the transmission system to the candidate signal corresponding to the number of bits of the transmission signal, and inputs the candidate signal to the virtual convolutional encoder 511. On the other hand, the error signal indicating the error between the replica from the virtual convolutional encoder 511 and the actual received signal is fetched from the adder 515, the path leading to the candidate with a small error is selected, and the paths are connected by the selected path. The data string is output as demodulated data.

【0030】図3に符号化率が1/2で変調にQPSK
変調を用いた場合の仮想畳み込み符号化器511の構成
を示している。
In FIG. 3, QPSK is used for modulation when the coding rate is 1/2.
The configuration of a virtual convolutional encoder 511 when modulation is used is shown.

【0031】同図に示す仮想畳み込み符号化器511
は、(M+N)個の遅延器401−0〜401−(M+N
-1)が直列接続された遅延器列と、回線の波数に応じた
数(=N+1)の複素ゲインブロックと、各複素ゲイン
ブロックに対応して設けられた複素排他的論理和回路4
03−0〜403−Nと、複素排他的論理和回路403
−0〜403−Nの出力に回線の歪を補償するゲインを
掛ける複素ゲイン回路404−0〜404−Nと、各複
素ゲイン回路404−0〜404−Nの出力を加算する
複素加算器405とから構成されている。
Virtual convolutional encoder 511 shown in FIG.
Is (M + N) delay units 401-0 to 401- (M + N).
-1) is connected in series, a number (= N + 1) of complex gain blocks corresponding to the wave number of the line, and a complex exclusive OR circuit 4 provided corresponding to each complex gain block 4
03-0 to 403-N and a complex exclusive OR circuit 403
Complex gain circuits 404-0 to 404-N that multiply the outputs of −0 to 403-N by a gain that compensates for line distortion, and a complex adder 405 that adds the outputs of the complex gain circuits 404-0 to 404-N. It consists of and.

【0032】各複素ゲインブロックは、それぞれ畳み込
み符号化器501の拘束長に応じた数の複素ゲイン付加
器(402−0−0〜402−0−M)、(402−1
−0〜402−1−M)、…(402−N−0〜402
−N−M)からなる。
Each complex gain block has a number of complex gain adders (402-0-0 to 402-0-M) and (402-1) corresponding to the constraint length of the convolutional encoder 501.
-0 to 402-1-M), ... (402-N-0 to 402)
-NM).

【0033】最上段の複素ゲインブロックを構成する複
素ゲイン付加器402−0−0〜402−0−Mには、
遅延器列において最初の遅延器401−0に入力するデ
ータ400及び遅延器401−0〜401−(M−1)
の遅延データが各々順番に応じて並列に入力される。こ
れら複素ゲイン付加器402−0−0〜402−0−M
の出力の複素排他的論理和を複素排他的論理和回路40
3−0で計算する。
The complex gain adders 402-0-0 to 402-0-M forming the uppermost complex gain block are
Data 400 to be input to the first delay device 401-0 in the delay device array and delay devices 401-0 to 401- (M-1)
Delay data are input in parallel according to the order. These complex gain adders 402-0-0 to 402-0-M
The complex exclusive OR circuit of the outputs of the
Calculate with 3-0.

【0034】すなわち、仮想畳み込み符号化器511に
おける遅延器401−0〜401−(M−1)、複素ゲ
イン付加器402−0−0〜402−0−M、及び複素
排他的論理和回路403−0は、図15に示す畳み込み
符号化器と同じフィルタ構造になっている。送信系の畳
み込み符号化器501は拘束長及び複素ゲインが固定で
予め判っているので、1つの複素ゲインブロックあたり
の遅延個数、複素ゲイン付加器402−0−0〜402
−0−Mの各複素ゲイン(c)を決めることができる。
That is, the delay units 401-0 to 401- (M-1) in the virtual convolutional encoder 511, the complex gain adders 402-0-0 to 402-0-M, and the complex exclusive OR circuit 403. -0 has the same filter structure as the convolutional encoder shown in FIG. Since the convolutional encoder 501 of the transmission system has a fixed constraint length and complex gain and is known in advance, the number of delays per complex gain block and the complex gain adders 402-0-0 to 402
Each complex gain (c) of −0−M can be determined.

【0035】仮想畳み込み符号化器511において、各
複素ゲインブロックに入力する遅延データ群は最上段の
ブロックから最下段のブロックにかけてブロック単位で
1遅延づつシフトしている。遅延器401−0〜401
−Nによる各遅延を(N+1)個の波数に対応した各伝
搬経路の遅延とみなすことにより、遅延器401−0〜
401−N、複素ゲイン付加器404−0〜404−
N、及び複素加算器405は、図14に示す回線の歪を
補償するデジタルフィルタと同じフィルタ構造になって
いる。UDMV505では、チャネル推定部512がユ
ニークワードに基づいて現在の各伝搬経路の状態に応じ
て歪を補償するフィルタ係数を推定して仮想畳み込み符
号化器511の複素ゲイン付加器404−0〜404−
Nの複素ゲイン(p)を決定する。
In the virtual convolutional encoder 511, the delay data group input to each complex gain block is shifted by one delay in block units from the uppermost block to the lowermost block. Delay device 401-0 to 401
By considering each delay due to −N as a delay of each propagation path corresponding to (N + 1) wave numbers, the delay units 401-0 to 401-0
401-N, complex gain adders 404-0 to 404-
The N and complex adder 405 has the same filter structure as the digital filter for compensating for the line distortion shown in FIG. In the UDMV 505, the channel estimation unit 512 estimates the filter coefficient for compensating the distortion according to the current state of each propagation path based on the unique word, and the complex gain adders 404-0 to 404- of the virtual convolutional encoder 511.
Determine the complex gain (p) of N.

【0036】以上のように構成されたデータ伝送装置の
動作を説明する。まず、送信系において、送信データ5
00が畳み込み符号化器501で誤り訂正符号化を施さ
れ、これにより送信データ500が1ビット入る度に畳
み込み符号化器501からは数ビットの系列が生成され
る。この系列を変調器502で変調して送信アンテナ5
03から送信する。受信系では、この信号に回線の歪み
が加わったものを受信アンテナ504で受信する。この
受信信号は、UDMV505で復調され、復調データ5
06が得られる。
The operation of the data transmission device configured as described above will be described. First, in the transmission system, the transmission data 5
00 is subjected to error correction coding by the convolutional coder 501, whereby a series of several bits is generated from the convolutional coder 501 every time 1 bit of the transmission data 500 enters. This sequence is modulated by the modulator 502 and the transmission antenna 5
Send from 03. In the reception system, the reception antenna 504 receives this signal with line distortion added. This received signal is demodulated by UDMV505 and demodulated data 5
06 is obtained.

【0037】ここで、UDMV505の動作を説明す
る。UDMV505は、送信側の畳み込み符号化器50
1と回線の歪みを融合した状態を持つことで、MLSE
による等化とビタビ復号による誤り訂正を同時に行うこ
とになる。
The operation of the UDMV 505 will now be described. The UDMV 505 is a convolutional encoder 50 on the transmission side.
By having a state in which 1 and line distortion are fused, MLSE
And the error correction by Viterbi decoding are performed at the same time.

【0038】UDMV505では、状態推定部513か
ら与えられる候補信号が変調器514を経由して送信デ
ータ400として遅延器列の初段の遅延器401−0に
入力し、遅延器401−0〜401−(M+N-1)で順次
遅延される。これに対してまず複素ゲイン付加器402
−0−0〜402−N−Mで複素ゲイン(c)が乗じら
れた後に、複素排他的論理和回路403−0〜403−
Nで実部、虚部各々の排他的論理和が取られる。複素ゲ
イン付加器402−0−0〜402−N−Mは図15の
複素ゲイン付加器302−0〜302−Mに対応してお
り、0、1、(j+1)のいずれかの値のみとる。ま
た、対応としては、0〜Nの間の任意の整数をX、0〜
Mの間の任意の整数をYとすると、402−X−Y=3
02−Yである。複素排他的論理和回路403−0〜4
03−Nは、複素ゲイン付加器402−0−0〜402
−N−Mの出力に対して、以下のような演算を行う。
In the UDMV 505, the candidate signal provided from the state estimation unit 513 is input as the transmission data 400 to the delay unit 401-0 in the first stage of the delay line via the modulator 514, and the delay units 401-0 to 401- are input. It is sequentially delayed by (M + N-1). On the other hand, first, the complex gain adder 402
After being multiplied by the complex gain (c) in −0-0 to 402-NM, the complex exclusive OR circuits 403-1 to 403-
At N, the exclusive OR of the real part and the imaginary part is calculated. The complex gain adders 402-0-0 to 402-NM correspond to the complex gain adders 302-0 to 302-M in FIG. 15, and take only one of the values 0, 1, (j + 1). . Further, as a correspondence, an arbitrary integer between 0 and N is represented by X, 0 and
If an arbitrary integer between M is Y, 402-XY = 3
02-Y. Complex exclusive OR circuit 403-0-4
03-N is a complex gain adder 402-0-0 to 402
The following calculation is performed on the output of -NM.

【0039】 403−0:402−0−0〜402−0−Mの複素排他的論理和 403−1:402−1−0〜402−1−Mの複素排他的論理和 : : 403−N:402−N−0〜402−N−Mの複素排他的論理和 複素排他的論理和回路403−0〜403−Nの出力
は、次に複素ゲイン付加器404−0〜404−Nで更
にゲイン(p)を乗じられる。複素ゲイン付加器404
−0〜404−Nは、図14の複素ゲイン付加器202
−0〜202−Nに対応しており、時変である。
403-0: 402-0-0 to 402-0-M complex exclusive-OR 403-1: 402-1-0 to 402-1-M complex exclusive-OR :: 403-N : 402-N-0 to 402-N-M complex exclusive OR circuit The outputs of the complex exclusive OR circuits 403-1 to 403-N are further output to complex gain adders 404-0 to 404-N. It can be multiplied by the gain (p). Complex gain adder 404
-0 to 404-N are the complex gain adders 202 of FIG.
It corresponds to -0 to 202-N and is time-varying.

【0040】複素ゲイン付加器202−0〜202−N
の出力は全て複素加算器405で加えられて受信信号
(レプリカ)406となる。
Complex gain adders 202-0 to 202-N
Are all added by the complex adder 405 to form a reception signal (replica) 406.

【0041】こような実施の形態によれば、UDMV5
05の仮想畳み込み符号化器511により受信信号40
6が遅延器401−0〜401−(M+N-1)で保持され
ている送信データ400による系列で一意に決定される
ので、この系列を状態とするビタビ復号を行えば送信デ
ータ400の系列が推定できる。よって、等化と誤り訂
正が同時にできることとなる。等化と誤り訂正を同時に
行うことによって、遅延波が存在する場合には拘束長が
長くなるのと同じ効果が得られ、等化と誤り訂正を独立
に行うよりも、誤り訂正能力が向上する。また、等化と
誤り訂正を両方行う場合に比べて、トレースバックの回
数やメモリなどが削減できる。
According to such an embodiment, the UDMV5
Of the received signal 40 by the virtual convolutional encoder 511 of 05.
6 is uniquely determined by the sequence based on the transmission data 400 held in the delay units 401-0 to 401- (M + N-1), so that if the Viterbi decoding with this sequence as a state is performed, the transmission data 400 The sequence can be estimated. Therefore, equalization and error correction can be performed at the same time. By performing equalization and error correction at the same time, the same effect as a longer constraint length is obtained in the presence of a delayed wave, and the error correction capability is improved compared to performing equalization and error correction independently. . Further, the number of tracebacks and the memory can be reduced as compared with the case where both equalization and error correction are performed.

【0042】なお、上記実施の形態1では、符号化率が
1/2で変調にQPSK変調を用いるの場合の例である
が、それ以外の場合でも同様な考えで仮想符号化器が構
築できる。
In the first embodiment, the coding rate is 1/2 and the QPSK modulation is used for modulation. However, in other cases, a virtual encoder can be constructed with the same idea. .

【0043】(実施の形態2)図4は本実施の形態に係
るデータ伝送装置の送信系の機能ブロックの構成を示し
ている。受信系の機能ブロックは、上記実施の形態1と
同様にUDMVで構成されているものとする。
(Second Embodiment) FIG. 4 shows a functional block configuration of a transmission system of a data transmission apparatus according to the present embodiment. The functional block of the receiving system is assumed to be configured by UDMV as in the first embodiment.

【0044】フレーム化部611はユーザデータをフレ
ーム化する部分である。畳み込み符号化器601はフレ
ームデータを誤り訂正符号化して、符号化率に対応した
数の送信系列を生成する。インタリーバ612は、符号
化後の系列の順番を並べ替えて送信するインタリーブを
施す部分であり、送信系列毎にスロットに割り当てるよ
うに並べ替え制御する。スロット化部613は、インタ
ーリーブの施された送信系列をスロット化しパイロット
(pilot)シンボル、送信電力制御(tpc)ビットを設定
する。送信系列はスロットに挿入して、変調器614で
変調し、送信アンプ615を経由してアンテナから送信
される。
The framing section 611 is a section for framing user data. The convolutional encoder 601 performs error correction coding on the frame data to generate a number of transmission sequences corresponding to the coding rate. Interleaver 612 is a part that performs interleaving in which the sequence of the encoded sequences is rearranged and transmitted, and rearrangement is controlled so that each transmission sequence is assigned to a slot. The slotting section 613 slotizes the interleaved transmission sequence and sets pilot (pilot) symbols and transmission power control (tpc) bits. The transmission sequence is inserted into the slot, modulated by the modulator 614, and transmitted from the antenna via the transmission amplifier 615.

【0045】図5に畳み込み符号化器601の設定を示
す。符号化率1/2であり、誤り訂正符号化されたデー
タは、送信系列(A)602と送信系列(B)603の
2つの系列となる。符号化率1/2の例を示している
が、異なる符号化率の場合は符号化率の分母に応じて系
列数が増える。
FIG. 5 shows the settings of the convolutional encoder 601. The coding rate is 1/2, and the error-correction-coded data becomes two series of transmission series (A) 602 and transmission series (B) 603. Although an example of the coding rate 1/2 is shown, in the case of different coding rates, the number of sequences increases according to the denominator of the coding rate.

【0046】以上のように構成された実施の形態の動作
を説明する。フレーム化された送信データ600が畳み
込み符号化器601で誤り訂正符号化され、送信系列
(A)602と送信系列(B)603の2つの系列とな
ってインタリーバ612へ与えられる。
The operation of the embodiment configured as described above will be described. The framed transmission data 600 is error-correction-coded by the convolutional encoder 601 and provided to the interleaver 612 as two sequences of a transmission sequence (A) 602 and a transmission sequence (B) 603.

【0047】本実施の形態では、系列数は符号化率1/
2に対応してA,Bの2系列であるため、符号化率1/
2の逆数、すなわち2スロットにわたってインタリーブ
を施している。しかも、送信系列(A)602は1回の
送信で第1スロットとなる偶数スロット番号に割付け、
送信系列(B)603は1回の送信で第2スロットとな
る奇数スロット番号に割り付ける。
In the present embodiment, the number of sequences is the coding rate 1 /
Since there are two sequences of A and B corresponding to 2, the coding rate 1 /
Interleaving is performed over the reciprocal of 2, that is, two slots. Moreover, the transmission sequence (A) 602 is assigned to the even slot number which becomes the first slot in one transmission,
The transmission sequence (B) 603 is assigned to the odd slot number which becomes the second slot in one transmission.

【0048】符号化率=1/Nの場合に拡張すると、1
回の送信が符号化率の逆数であるNに対応して第1スロ
ット〜第Nスロットに分けられ、複数ある送信系列が各
々異なるスロットに割り付けられ、かつ1スロットには
異系列のデータが割り付けられないようにする。
Expanding when the coding rate = 1 / N, 1
Each transmission is divided into 1st slot to Nth slot corresponding to N, which is the reciprocal of the coding rate, a plurality of transmission sequences are assigned to different slots, and different slot data is assigned to 1 slot. Try not to be denied.

【0049】図6はインタリーバ612によるランダム
化の具体例を示している。604はスロット#0の信
号、605はスロット#1の信号、606はスロット#2
の信号、607はスロット#3の信号である。送信系列
A602および送信系列B603に対して、系列内の順
番は保持しながらインタリーブ効果を出すために、これ
ら異なる送信系列を異なるスロットに割り当てている。
FIG. 6 shows a specific example of randomization by the interleaver 612. 604 is a signal of slot # 0, 605 is a signal of slot # 1, and 606 is a slot # 2.
, And 607 is the signal of slot # 3. For transmission sequence A 602 and transmission sequence B 603, these different transmission sequences are assigned to different slots in order to obtain the interleaving effect while maintaining the order in the sequence.

【0050】図6は、送信データ600を6ビット毎に
データフレームとした例であり、Zを0〜5とすると、
最初から6ビット目までをS(0,Z)、次の6ビット
をS(1,Z)....というように表している。また、任
意の整数をXとすると、S(X,Z)に対して生成され
た送信系列A602をA(X,Z)、S(X,Z)に対
して生成された送信系列B603をB(X,Z)と表
す。A(0,Z)はスロット#0(604)に、A(1,
Z)はスロット#2(606)に、B(0,Z)はスロッ
ト#1(605)に、B(1,Z)はスロット#3(607)
に、以下同様に割り当てる。各スロット間はフェージン
グの相関が小さくなるように時間的に離しておく。
FIG. 6 is an example in which the transmission data 600 is a data frame for every 6 bits. When Z is 0 to 5,
The first to sixth bits are represented as S (0, Z), and the next 6 bits are represented as S (1, Z) .... Further, when an arbitrary integer is X, the transmission sequence A602 generated for S (X, Z) is A (X, Z), and the transmission sequence B603 generated for S (X, Z) is B. Represented as (X, Z). A (0, Z) is in slot # 0 (604), and A (1,
Z) is in slot # 2 (606), B (0, Z) is in slot # 1 (605), and B (1, Z) is in slot # 3 (607).
, And so on. The slots are temporally separated so that the fading correlation is small.

【0051】一方、受信系では、スロット#0(604)
とスロット#1(605)を受信した時点でS(0,Z)
の推定を行い、スロット#2(606)とスロット#3(6
07)を受信した時点でS(1,Z)の推定を行い、以
下同様に推定して復調する。
On the other hand, in the receiving system, slot # 0 (604)
And slot # 1 (605) is received, S (0, Z)
Of slot # 2 (606) and slot # 3 (6
07) is received, S (1, Z) is estimated, and the same is estimated and demodulated thereafter.

【0052】本実施の形態では、送信系の畳み込み符号
化器と回線とを融合した仮想符号化器を想定することで
等化と誤り訂正を同時に行うUDMV505を受信系に
備えるので、単に符号化後の系列の順番を並べ替えるだ
けではインタリーブが導入できない。そこで、上記した
ように送信系列(A)602および送信系列(B)60
3に対して、系列内の順番は保持しながらインタリーブ
効果を出すために、これら異なる送信系列を異なるスロ
ットに割り当てている。
In the present embodiment, the UDMV 505 for performing equalization and error correction at the same time is provided in the receiving system by assuming a virtual encoder in which the convolutional encoder in the transmitting system and the line are fused, and therefore the encoding is simply performed. Interleaving cannot be introduced simply by rearranging the order of the subsequent sequences. Therefore, as described above, the transmission sequence (A) 602 and the transmission sequence (B) 60
On the other hand, in order to obtain the interleaving effect while maintaining the order in the sequence, these different transmission sequences are assigned to different slots.

【0053】このような実施の形態によれば、UDMV
を用いている場合であってもインタリーブを導入でき、
誤り訂正の効果を向上することができる。
According to such an embodiment, the UDMV
Interleaving can be introduced even when using
The effect of error correction can be improved.

【0054】(実施の形態3)本実施の形態は、実施の
形態2と同様のインタリーブによりランダム化されたス
ロットを複数の周波数間で周波数ホッピングさせて送信
する例である。
(Embodiment 3) The present embodiment is an example in which slots randomized by the same interleaving as in Embodiment 2 are frequency hopping between a plurality of frequencies and transmitted.

【0055】図7に本実施の形態による周波数ホッピン
グの例を示す。この図は、4つの周波数を用いた例であ
り、4人のユーザがデータ伝送を行っている場合であ
る。700は周波数f1の信号、701は周波数f2の信
号、702は周波数f3の信号、703は周波数f4の信
号である。f1,f2,f3,f4はそれぞれ異なる周波数で
ある。個々のブロックは1スロットを示している。
FIG. 7 shows an example of frequency hopping according to this embodiment. This figure is an example using four frequencies, and is the case where four users are transmitting data. Reference numeral 700 is a signal of frequency f1, 701 is a signal of frequency f2, 702 is a signal of frequency f3, and 703 is a signal of frequency f4. f1, f2, f3 and f4 have different frequencies. Each block represents one slot.

【0056】あるユーザ1に注目すると、網掛けの部分
のように周波数ホッピングすることになる。このユーザ
1は、スロットごとにf1,f2,f4,f3,f1,f3,f4,f
1,f3,f2という周波数を使用してデータ伝送を行う。
Focusing on a certain user 1, frequency hopping is performed like a shaded portion. This user 1 has f1, f2, f4, f3, f1, f3, f4, f for each slot.
Data transmission is performed using frequencies of 1, f3 and f2.

【0057】このような実施に形態によれば、フェージ
ングは周波数が異なると相関が小さくなるため、スロッ
ト間に長い時間をあけなくても隣り合うスロットでのフ
ェージングを独立のものとすることができる。これによ
り遅いフェージングに対しても十分なインタリーブ効果
が得られるようになる。
According to such an embodiment, since fading has a smaller correlation with different frequencies, fading in adjacent slots can be made independent without a long time between slots. . As a result, a sufficient interleaving effect can be obtained even for slow fading.

【0058】(実施の形態4)本実施の形態に係るデー
タ伝送装置の送信系の機能ブロックの構成を図8に示
し、受信系の機能ブロックの構成を図9に示している。
(Embodiment 4) FIG. 8 shows the configuration of functional blocks of the transmission system of the data transmission apparatus according to the present embodiment, and FIG. 9 shows the configuration of functional blocks of the reception system.

【0059】本実施の形態の送信系は、送信データをフ
レーム化するフレーム化部921、フレームデータに検
査ビットを付加するCRC検査ビット付加器922、イ
ンバーチブル符号化器923、インタリーバ924、ス
ロット化部925、変調器926、送信アンプ927、
アンテナ928等から構成される。
The transmission system of this embodiment has a framing unit 921 for framing transmission data, a CRC check bit adder 922 for adding check bits to frame data, an invertible encoder 923, an interleaver 924, and slotting. Unit 925, modulator 926, transmission amplifier 927,
It is composed of an antenna 928 and the like.

【0060】本実施の形態の受信系は、アンテナ90
0、検波器901、メモリA902、メモリB903、
等化器A904、等化器B905、UDMV906、C
RC検査器A907、CRC検査器B908、選択決定
器909、セレクタ910等から構成されている。UD
MV906は、実施の形態1で説明したUDMV505
と同様に等化器と誤り訂正器を融合したものである。選
択決定器909は、CRC検査器A907及びCRC検
査器B908の検査結果を取り込み、図10に示すテー
ブルに基づいてセレクタ910に選択データの指示を与
える。
The receiving system of the present embodiment has an antenna 90.
0, detector 901, memory A902, memory B903,
Equalizer A904, Equalizer B905, UDMV906, C
It is composed of an RC inspection device A907, a CRC inspection device B908, a selection determination device 909, a selector 910, and the like. UD
The MV 906 is the UDMV 505 described in the first embodiment.
It is a combination of an equalizer and an error corrector. The selection determiner 909 takes in the inspection results of the CRC inspection device A 907 and the CRC inspection device B 908, and gives an instruction of selection data to the selector 910 based on the table shown in FIG.

【0061】以上のように構成されたデータ伝送装置の
動作を説明する。送信系では、送信データ800はCR
C検査ビット付加器801でCRC検査ビットを付加さ
れる。これによって、受信側では受信データに誤りがあ
るかどうかを検査することができる。次にインバーチブ
ル符号化器802にてインバーチブル符号化を施されて
送信系列(A)803と送信系列(B)804となる。
The operation of the data transmission apparatus configured as above will be described. In the transmission system, the transmission data 800 is CR
A CRC check bit is added by the C check bit adder 801. This allows the receiving side to check whether the received data has an error. Next, the invertible encoder 802 performs invertible coding to form a transmission sequence (A) 803 and a transmission sequence (B) 804.

【0062】インバーチブル符号とは、送信系列(A)
803又は送信系列(B)804のどちらかが得られれ
ばもとの送信データ800が復号でき、さらに送信系列
(A)803と送信系列(B)804の両方が得られれ
ば誤り訂正ができる符号である。インバーチブル符号化
器802の構成は畳み込み符号化器と同じであるので、
受信系のUDMV906は実施の形態1と同様な構成で
よい。
The invertible code is a transmission sequence (A).
A code for which the original transmission data 800 can be decoded if either 803 or the transmission sequence (B) 804 is obtained, and error correction can be performed if both the transmission sequence (A) 803 and the transmission sequence (B) 804 are obtained. Is. Since the structure of the invertible encoder 802 is the same as that of the convolutional encoder,
The UDMV 906 of the receiving system may have the same configuration as in the first embodiment.

【0063】これらインバーチブル符号化された送信系
列(A)803及び送信系列(B)804に上記実施の
形態2と同様のインタリーブを施して、スロット化部9
25にてスロット化する。
The inversion-encoded transmission sequence (A) 803 and transmission sequence (B) 804 are subjected to the same interleaving as in the second embodiment, and the slotting section 9 is used.
Slot at 25.

【0064】図11にインタリーブを施したスロットの
具体例を示している。送信データS(0,n)の送信で
は、第1のスロットとなるスロット#0の信号805に
送信系列Aのデータが挿入され、第2のスロットとなる
スロット#1の信号806に送信系列Bのデータが挿入
される。送信データS(1、n)の送信では、第1のス
ロットとなるスロット#2の信号807に送信系列Aの
データが挿入され、第2のスロットとなるスロット#3
の信号808に送信系列Bのデータが挿入される。
FIG. 11 shows a concrete example of interleaved slots. In the transmission of the transmission data S (0, n), the data of the transmission sequence A is inserted into the signal 805 of the slot # 0 which is the first slot, and the transmission sequence B is added to the signal 806 of the slot # 1 which is the second slot. Data is inserted. In the transmission of the transmission data S (1, n), the data of the transmission sequence A is inserted into the signal 807 of the slot # 2 which is the first slot, and the slot # 3 which is the second slot.
The data of the transmission sequence B is inserted into the signal 808 of.

【0065】受信系では、まず受信アンテナ900で受
信した信号を検波器901で検波し、偶数スロットはメ
モリA902に、奇数スロットはメモリB903に格納
する。等化器A904はメモリA902の信号に対して
等化を行い、その結果に対してCRC検査器A907で
誤りがあるかどうかの検査を行う。等化器B905はメ
モリB903の信号に対して等化を行い、その結果に対
してCRC検査器B908で誤りがあるかどうかの検査
を行う。更にメモリA902の信号とメモリB903の
信号を両方用いてUDMV906で復調を行う。
In the receiving system, the signal received by the receiving antenna 900 is first detected by the detector 901, and the even slots are stored in the memory A902 and the odd slots are stored in the memory B903. The equalizer A904 equalizes the signal of the memory A902, and the CRC checker A907 checks the result for whether there is an error. The equalizer B905 equalizes the signal of the memory B903, and the CRC checker B908 checks the result of the equalization. Further, the UDMV 906 demodulates using both the signal of the memory A 902 and the signal of the memory B 903.

【0066】選択決定器909は、図10に示す選択論
理テーブルを用いて、CRC検査器A907の結果とC
RC検査器B908の結果から、等化器A904の出
力、等化器B905の出力、UDMV906の出力のう
ち最もふさわしいと思われるものをセレクタ901で選
択させ、受信データ911とする。
The selection determiner 909 uses the selection logic table shown in FIG. 10 to determine the result of the CRC checker A907 and the C
From the result of the RC checker B908, the selector 901 selects the output most appropriate for the output of the equalizer A904, the output of the equalizer B905, and the output of the UDMV906, and the received data 911 is selected.

【0067】例えば、メモリA902の信号の品質が極
端に良好で、メモリB903の信号の品質が極端に劣悪
な場合は、CRC検査器A907の結果はOKとなり、
CRC検査器B908の結果はNGとなる。メモリB9
03の信号の品質が極端に劣悪な場合は、UDMV90
6の出力にメモリB903の影響で誤りが残留すること
があり得る。このため、このような場合は等化器A90
4の出力が最もふさわしいので等化器A904の出力を
選択する。
For example, when the signal quality of the memory A902 is extremely good and the signal quality of the memory B903 is extremely poor, the result of the CRC checker A907 is OK,
The result of the CRC checker B908 is NG. Memory B9
If the 03 signal quality is extremely poor, UDMV90
An error may remain in the output of 6 due to the influence of the memory B903. Therefore, in such a case, the equalizer A90
The output of Equalizer A904 is selected because the output of 4 is the most suitable.

【0068】CRC検査器A907の結果及びCRC検
査器B908の結果の双方がNGの場合は、誤り訂正に
よってUDMV906の品質が最も良いことが期待され
るので、このような場合はUDMV906の出力を選択
する。
When both the result of the CRC checker A 907 and the result of the CRC checker B 908 are NG, it is expected that the quality of the UDMV 906 will be the best due to error correction. In such a case, the output of the UDMV 906 is selected. To do.

【0069】CRC検査器A907の結果及びCRC検
査器B908の結果の双方がOKの場合は、等化器A9
04の出力でも等化器B905の出力でも品質は良好で
あるので、任意のに設定でいずれかの等化器A,Bの出
力を選択するようにする。
If both the result of the CRC checker A907 and the result of the CRC checker B908 are OK, the equalizer A9
Since the quality of both the output of 04 and the output of the equalizer B 905 is good, the output of one of the equalizers A and B is selected by arbitrary setting.

【0070】このような実施の形態によれば、一方の送
信系列の信号品質が極端に悪い場合であっても、その品
質の悪い信号に引きずられること無く最もよい品質が期
待される復調データを取得することができ、CRC検査
ビットを付加する単位をデータフレームとすると、特に
データフレームのフレーム誤り率の低減を図ることがで
きる。
According to such an embodiment, even if the signal quality of one transmission sequence is extremely poor, the demodulated data expected to have the best quality without being dragged by the poor quality signal can be obtained. If the unit that can be acquired and the CRC check bit is added is a data frame, it is possible to particularly reduce the frame error rate of the data frame.

【0071】上記各実施の形態のデータ伝送装置をセル
ラーシステムに適用する。セル内を自由に移動する移動
局に、基地局のデータ伝送装置で採用している符号化器
に対応したUDMVを搭載する。また、基地局に移動局
のデータ伝送装置で採用している符号化器に対応したU
DMVを搭載する。基地局と移動局との間で、上述した
データ伝送装置の送信系と受信系と同じデータ伝送を実
施することで、伝送品質の向上をはかる。
The data transmission device of each of the above embodiments is applied to a cellular system. A mobile station that freely moves in a cell is equipped with a UDMV compatible with an encoder used in a data transmission device of a base station. In addition, U corresponding to the encoder used in the mobile station data transmission device is used as the base station.
It is equipped with a DMV. By performing the same data transmission between the base station and the mobile station as the transmission system and the reception system of the above-mentioned data transmission device, the transmission quality is improved.

【0072】以上の説明では、フレームデータをスロッ
ト化してデータ伝送する場合を例にして説明したが、符
号化、インタリーブ、周波数ホッピングともにこのよう
な形式に限定されるものではない。
In the above description, the case where the frame data is slotted for data transmission has been described as an example, but the encoding, interleaving, and frequency hopping are not limited to such a format.

【0073】[0073]

【発明の効果】以上詳記したように本発明によれば、マ
ルチパスフェージングによる回線の歪みを除去する等化
器と、誤り率の低減を図る誤り訂正を同時に行うことが
でき、それによって受信品質を向上することができると
いう有利な効果を得られる。また、等化と誤り訂正とい
う2回のステップを1回で行うことができるので、トレ
ースバックの回数やメモリ量の削減が図れるという有利
な効果を得られる。
As described in detail above, according to the present invention, an equalizer for removing line distortion due to multipath fading and an error correction for reducing an error rate can be performed at the same time. An advantageous effect that the quality can be improved can be obtained. Also, since the two steps of equalization and error correction can be performed once, the advantageous effect that the number of tracebacks and the memory amount can be reduced can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施の形態1に係るデータ伝送装置の
概略図
FIG. 1 is a schematic diagram of a data transmission device according to a first embodiment of the present invention.

【図2】実施の形態1の受信系におけるUDMVの機能
ブロック図
FIG. 2 is a functional block diagram of UDMV in the receiving system according to the first embodiment.

【図3】UDMVに設けた仮想畳み込み復号器の機能ブ
ロック図
FIG. 3 is a functional block diagram of a virtual convolutional decoder provided in UDMV.

【図4】本発明の実施の形態2に係るデータ伝送装置の
送信系の機能ブロック図
FIG. 4 is a functional block diagram of a transmission system of the data transmission device according to the second embodiment of the present invention.

【図5】実施の形態2の送信系における畳み込み符号化
器の入出力図
FIG. 5 is an input / output diagram of a convolutional encoder in the transmission system according to the second embodiment.

【図6】実施の形態2においてインタリーブの施された
スロットを示す図
FIG. 6 is a diagram showing slots with interleaving according to the second embodiment.

【図7】本発明の実施の形態3に係るデータ伝送装置で
の周波数ホッピングを示す図
FIG. 7 is a diagram showing frequency hopping in the data transmission device according to the third embodiment of the present invention.

【図8】本発明の実施の形態4に係るデータ伝送装置の
送信系の機能ブロック図
FIG. 8 is a functional block diagram of a transmission system of a data transmission device according to a fourth embodiment of the present invention.

【図9】本発明の実施の形態4に係るデータ伝送装置の
受信系の機能ブロック図
FIG. 9 is a functional block diagram of a reception system of the data transmission device according to the fourth embodiment of the present invention.

【図10】実施の形態4の受信系における選択論理のテ
ーブル構成図
FIG. 10 is a table configuration diagram of a selection logic in the receiving system according to the fourth embodiment.

【図11】実施の形態4においてインタリーブの施され
たスロットを示す図
FIG. 11 is a diagram showing interleaved slots according to the fourth embodiment.

【図12】従来のデータ伝送装置の概略図FIG. 12 is a schematic diagram of a conventional data transmission device.

【図13】回線モデルを示す図FIG. 13 is a diagram showing a line model.

【図14】回線モデルをデジタルフィルタに近い形に書
き直したフィルタ構成図
FIG. 14 is a filter configuration diagram in which the line model is rewritten in a form close to a digital filter.

【図15】符号化器の構成図FIG. 15 is a block diagram of an encoder

【符号の説明】[Explanation of symbols]

401−0〜401−(M+N-1) 遅延器 402−0−0〜402−N−M 複素ゲイン付加器 403−0〜403−N 複素排他的論理和回路 404−0〜404−N 複素ゲイン付加器 405 複素加算器 501、601 畳み込み符号化器 502 変調器 503 送信アンテナ 504 受信アンテナ 505 UDMV 602、803 送信系列A 603、804 送信系列B 801 CRC検査ビット付加器 802 インバーチブル符号化器 901 検波器 902 メモリA 903 メモリB 904 等化器A 905 等化器B 907 CRC検査器A 908 CRC検査器B 909 選択決定器 910 セレクタ 401-0 to 401- (M + N-1) delay device 402-0-0 to 402-NM Complex gain adder 403-0 to 403-N complex exclusive OR circuit 404-0 to 404-N complex gain adder 405 complex adder 501, 601 Convolutional encoder 502 modulator 503 transmission antenna 504 reception antenna 505 UDMV 602, 803 Transmission sequence A 603, 804 Transmission sequence B 801 CRC check bit adder 802 Invertible encoder 901 detector 902 memory A 903 memory B 904 Equalizer A 905 Equalizer B 907 CRC checker A 908 CRC checker B 909 Selection determiner 910 Selector

───────────────────────────────────────────────────── フロントページの続き (72)発明者 加藤 修 神奈川県横浜市港北区綱島東四丁目3番1 号 パナソニック モバイルコミュニケー ションズ株式会社内 Fターム(参考) 5K014 AA01 BA06 BA10 FA11 5K022 EE02 EE04 EE35 5K046 AA05 EE06 EE16 EE37 EE56 EF15    ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Osamu Kato             3-1, Tsunashima-Higashi 4-chome, Kohoku-ku, Yokohama-shi, Kanagawa             No. Panasonic Mobile Communicator             Within Chonz Co., Ltd. F-term (reference) 5K014 AA01 BA06 BA10 FA11                 5K022 EE02 EE04 EE35                 5K046 AA05 EE06 EE16 EE37 EE56                       EF15

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】 マルチパスフェージングによる歪みを補
償する等化と誤り訂正符号化されたデータを復号する誤
り訂正とを同時に行う受信系を備えたことを特徴とする
受信装置。
1. A receiving apparatus comprising a receiving system for simultaneously performing equalization for compensating for distortion due to multipath fading and error correction for decoding error correction coded data.
【請求項2】 受信系は、等化器と誤り訂正器とを融合
した復調器を備え、この復調器にてマルチパスフェージ
ングに対する歪みの補償と誤り訂正を同時に行うことを
特徴とする請求項1記載の受信装置。
2. The receiving system comprises a demodulator in which an equalizer and an error corrector are integrated, and the demodulator simultaneously performs distortion compensation and error correction for multipath fading. 1. The receiving device according to 1.
【請求項3】 復調器は、送信側の符号化器から受信系
のアンテナに至るマルチパスを仮想的にデジタルフィル
タで構築した仮想符号化器を備えることを特徴とする請
求項2記載の受信装置。
3. The reception device according to claim 2, wherein the demodulator includes a virtual encoder in which a multipath from the encoder on the transmission side to the antenna of the reception system is virtually constructed by a digital filter. apparatus.
【請求項4】 復調器は、送信側の符号化器及び回線の
歪みを融合した状態を仮想符号化器に設定する手段と、
前記仮想符号化器へ候補信号を与える一方、前記仮想符
号化器から出力されるレプリカと受信信号との誤差信号
から送信データ系列を推定する手段とを具備する請求項
3記載の受信装置。
4. The demodulator comprises means for setting, in the virtual encoder, a state in which distortions of the encoder on the transmission side and the line distortion are fused.
4. The receiving apparatus according to claim 3, further comprising means for estimating a transmission data sequence from an error signal between a replica output from the virtual encoder and a received signal while giving a candidate signal to the virtual encoder.
【請求項5】 マルチパスフェージングによる歪みを補
償する等化と誤り訂正符号化されたデータを復号する誤
り訂正とを同時に行う復調器と、受信データを送信系列
別に等化する複数の等化器と、前記等化器で復号された
復調データを送信系列別にCRC検査するCRC検査手
段と、CRC検査結果から前記各等化器の復調データが
誤りの場合に前記復調器の復調データを選択する選択手
段とを具備する請求項1記載の受信装置。
5. A demodulator for simultaneously performing equalization for compensating for distortion due to multipath fading and error correction for decoding error correction coded data, and a plurality of equalizers for equalizing received data for each transmission sequence. CRC check means for CRC checking the demodulated data decoded by the equalizer for each transmission sequence, and selects the demodulated data of the demodulator when the demodulated data of each equalizer is error from the CRC check result. The receiving device according to claim 1, further comprising a selecting unit.
【請求項6】 送信側にて系列内の順番は保持したまま
符号化率の逆数の深さのインタリーブを施した変調デー
タを受信し、送信データの符号化で生じた複数の送信系
列に対応した変調データに対して、マルチパスフェージ
ングによる歪みを補償する等化と誤り訂正とを同時に行
うことを特徴とする受信装置。
6. The transmission side receives the interleaved modulated data with the depth of the reciprocal of the coding rate while maintaining the order in the sequence, and supports a plurality of transmission sequences generated by encoding the transmission data. A receiving apparatus, which simultaneously performs equalization for compensating distortion due to multipath fading and error correction on the modulated data.
【請求項7】 送信側にて複数の周波数間で周波数ホッ
ピングさせた変調データを受信し、周波数ホッピング動
作に同期して抽出した特定送信装置からの変調データに
対して、マルチパスフェージングによる歪みを補償する
等化と誤り訂正とを同時に行うことを特徴とする受信装
置。
7. The distortion data due to multipath fading is applied to the modulation data from the specific transmission device, which is obtained by receiving the modulation data frequency-hopping between a plurality of frequencies on the transmission side and extracting in synchronization with the frequency hopping operation. A receiving device characterized by performing equalization for compensation and error correction at the same time.
【請求項8】 請求項1乃至請求項6記載のいずれかの
受信装置に対して、系列内の順番は保持したまま符号化
率の逆数の深さのインタリーブを施した送信データを送
信することを特徴とする送信装置。
8. Transmitting, to the receiving apparatus according to any one of claims 1 to 6, transmission data subjected to interleaving with a depth that is a reciprocal of a coding rate while maintaining the order in the sequence. And a transmitter.
【請求項9】 請求項1乃至請求項6記載のいずれかの
受信装置に対して、複数の周波数間で周波数ホッピング
させた送信データを送信することを特徴とする送信装
置。
9. A transmission device, which transmits transmission data subjected to frequency hopping between a plurality of frequencies, to the reception device according to any one of claims 1 to 6.
【請求項10】 請求項1乃至請求項6記載のいずれか
の受信装置に対して、送信データにCRC検査ビットを
付加した後でインバーチブル符号を用いて符号化した変
調データを送信することを特徴とする送信装置。
10. The method according to claim 1, further comprising: transmitting modulation data encoded by using an invertible code after adding a CRC check bit to the transmission data. Characteristic transmitter.
【請求項11】 マルチパスフェージングによる歪みを
補償する等化と誤り訂正符号化されたデータを復号する
誤り訂正とを同時に行う受信系を備え、セル内を移動す
る移動局との間でデータ伝送を行うことを特徴とする基
地局装置。
11. A data transmission system including a reception system for simultaneously performing equalization for compensating for distortion due to multipath fading and error correction for decoding error-correction coded data, and transmitting data to and from a mobile station moving in a cell. A base station device characterized by performing.
【請求項12】 マルチパスフェージングによる歪みを
補償する等化と誤り訂正符号化されたデータを復号する
誤り訂正とを同時に行う受信系を備え、セル内に設置さ
れた基地局との間でデータ伝送を行うことを特徴とする
移動局装置。
12. A data receiving system is provided which simultaneously performs equalization for compensating for distortion due to multipath fading and error correction for decoding error-correction coded data, and data is exchanged with a base station installed in a cell. A mobile station device characterized by performing transmission.
JP2003081645A 2003-03-24 2003-03-24 Receiver, transmitter, base station device using the sames and mobile station device Pending JP2003309497A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003081645A JP2003309497A (en) 2003-03-24 2003-03-24 Receiver, transmitter, base station device using the sames and mobile station device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003081645A JP2003309497A (en) 2003-03-24 2003-03-24 Receiver, transmitter, base station device using the sames and mobile station device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP14723297A Division JP3437411B2 (en) 1997-05-20 1997-05-20 Receiving device, transmitting device, base station device and mobile station device using them

Publications (1)

Publication Number Publication Date
JP2003309497A true JP2003309497A (en) 2003-10-31

Family

ID=29398188

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003081645A Pending JP2003309497A (en) 2003-03-24 2003-03-24 Receiver, transmitter, base station device using the sames and mobile station device

Country Status (1)

Country Link
JP (1) JP2003309497A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013502095A (en) * 2009-08-07 2013-01-17 トムソン ライセンシング Data transmission using low density parity check coding and constellation mapping
JP2015122812A (en) * 2009-08-07 2015-07-02 トムソン ライセンシングThomson Licensing Data reception using low-density parity-check coding and constellation mapping

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013502095A (en) * 2009-08-07 2013-01-17 トムソン ライセンシング Data transmission using low density parity check coding and constellation mapping
JP2015122812A (en) * 2009-08-07 2015-07-02 トムソン ライセンシングThomson Licensing Data reception using low-density parity-check coding and constellation mapping

Similar Documents

Publication Publication Date Title
JP3437411B2 (en) Receiving device, transmitting device, base station device and mobile station device using them
Sandell et al. Iterative channel estimation using soft decision feedback
EP1290821B1 (en) Methods and systems for decoding a received signal having a transmitter or channel induced coupling between bits
EP1521387B1 (en) Multi-turbo multi-user detector
EP2077031B1 (en) Sliding-window method and apparatus for soft input/soft output processing
JP2000004190A (en) Repeated channel estimation
US6269124B1 (en) Data transmission system, receiver, and recording medium
US6981203B2 (en) Method and apparatus for random shuffled turbo multiuser detector
KR101494037B1 (en) Multiplicative network coding
JP2021522711A (en) Decoder-assisted iterative channel estimation
JP2002208882A (en) Method for equalizing symbols received from transmission line and decoding data, receiver, method of encoding data and modulating data, and transmitter and communication system
JP3558965B2 (en) Receiving device and transmitting device, base station device and communication terminal device using the same
Wasserman et al. BER performance of polar coded OFDM in multipath fading
JP2003309497A (en) Receiver, transmitter, base station device using the sames and mobile station device
Nefedov et al. Turbo equalization and iterative (turbo) estimation techniques for packet data transmission
Otnes et al. Block SISO linear equalizers for turbo equalization in serial-tone HF modems
EP1584153A2 (en) Wireless receiver using noise levels for postscaling an equalized signal having temporal diversity
EP1584141B1 (en) Wireless receiver and method for determining a representation of noise level of a signal
KR100204593B1 (en) The decoding apparatus at fading channel in mobile communication system
JP2002111756A (en) Radio communication method and radio communication system
JPH0888656A (en) Transmitter, receiver and digital mobile communication system
JP2006511129A (en) Wireless receiver for combining signals with spatial diversity using noise levels
EP1698057B1 (en) Method and apparatus for random shuffled turbo multiuser detector
Kuan et al. Turbo-coded blind per-survivor processing multiuser detection CDMA
Checked KI/ERA/SRF/BT Girum Alebachew

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040520

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051213

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060905