JP2003282782A - Wiring auxiliary package and printed wiring board structure equipped with the package - Google Patents

Wiring auxiliary package and printed wiring board structure equipped with the package

Info

Publication number
JP2003282782A
JP2003282782A JP2002079795A JP2002079795A JP2003282782A JP 2003282782 A JP2003282782 A JP 2003282782A JP 2002079795 A JP2002079795 A JP 2002079795A JP 2002079795 A JP2002079795 A JP 2002079795A JP 2003282782 A JP2003282782 A JP 2003282782A
Authority
JP
Japan
Prior art keywords
wiring
package
auxiliary
auxiliary package
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002079795A
Other languages
Japanese (ja)
Other versions
JP3954415B2 (en
Inventor
Katsumi Yoshizakiya
克己 吉▲崎▼屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2002079795A priority Critical patent/JP3954415B2/en
Publication of JP2003282782A publication Critical patent/JP2003282782A/en
Application granted granted Critical
Publication of JP3954415B2 publication Critical patent/JP3954415B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To provide a wiring auxiliary package which can transmit a signal at a high speed while making impedance match internal circuit wiring and is improved in wiring density. <P>SOLUTION: The wiring of the wiring auxiliary package 111 is connected to a printed wiring board 112 through through-holes 120 of the printed wiring board 112 via pads of an IC 100. A microstrip line structure 114 or a microstrip line structure 115 is composed of grounding layers 113 of the wiring auxiliary package 111 electrically connected to grounding signals 116 of the IC 100 and either an upper or a lower wiring layer to obtain an impedance-matched wiring structure, so that the reflection of a signal occurring on a transmission line due to impedance mismatching can be prevented, and the signal can be transmitted at a high speed. <P>COPYRIGHT: (C)2004,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】この発明は、配線用補助パッ
ケージおよびそれを用いたプリント配線板構造に関し、
特に、配線用補助パッケージにおける配線パターンをイ
ンピーダンス制御することにより、高速信号を伝送する
際の反射による伝送信号波形の劣化を防ぐことができる
配線用補助パッケージおよび該パッケージを備えたプリ
ント配線板構造に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring auxiliary package and a printed wiring board structure using the same,
In particular, the present invention relates to a wiring auxiliary package capable of preventing deterioration of a transmission signal waveform due to reflection when transmitting a high-speed signal by controlling the impedance of a wiring pattern in the wiring auxiliary package, and a printed wiring board structure including the package. .

【0002】[0002]

【従来の技術】従来より、半導体集積回路では、多ピン
化およびダウンサイジング化の要求に対して、BGA,
CSPなどの薄型、小型、多ピンパッケージの開発が進
んでいる。しかしながら半導体集積回路の進化に対応し
たプリント配線板の開発はそれほど進んでおらず、半導
体集積回路パッケージのダウンサイジングが進むほどピ
ン数の制約が生じている。従来の一般的なプリント配線
板に対して下面に外部端子列を持つパッケージの場合、
多ピン列化するにはパッケージ下面の外周にピンを配置
して外周から信号線を引き出せないため、パッケージ下
面の中央部には外部端子列を配置しないようにする必要
があった。
2. Description of the Related Art Conventionally, in a semiconductor integrated circuit, in response to a demand for a large number of pins and downsizing, BGA,
Development of thin, small, and multi-pin packages such as CSP is progressing. However, the development of the printed wiring board corresponding to the evolution of the semiconductor integrated circuit has not progressed so much, and the pin count is restricted as the downsizing of the semiconductor integrated circuit package progresses. In the case of a package that has an external terminal row on the bottom surface of a conventional general printed wiring board,
In order to form a multi-pin array, it is necessary to dispose pins on the outer circumference of the package lower surface and to draw out the signal lines from the outer circumference. Therefore, it is necessary not to arrange the external terminal row in the central portion of the lower surface of the package.

【0003】このように多ピン列化された半導体パッケ
ージからの信号線の引出しを解決する方法として、特開
平11−68026号公報に開示された技術「配線用補
助パッケージおよびそれを用いたプリント配線板構造」
がある。この技術は、プリント配線板で処理することが
できないパッケージ中央部の外部端子を簡単に外部に取
り出せるように構成したものである。
As a method for solving the problem of pulling out a signal line from a semiconductor package having a multi-pin array as described above, a technique disclosed in Japanese Patent Application Laid-Open No. 11-68026, "Auxiliary Package for Wiring and Printed Wiring Using the Package" is disclosed. Board structure "
There is. This technique is configured so that the external terminals at the center of the package, which cannot be processed by the printed wiring board, can be easily taken out.

【0004】図5は、従来の配線用補助パッケージを用
いたプリント配線板構造を示す断面図である。内部に半
導体集積回路を含まず、内部回路配線501と外部端子
のみを備えた配線用補助パッケージ511を設け、既存
のIC500に対してプリント配線板510を介して相
対的にこれを配置する。また、回路配線と外部端子のみ
を備えた配線用バイパスパッケージを設け、複数の既存
の半導体パッケージ間にこれを配置する。
FIG. 5 is a sectional view showing a printed wiring board structure using a conventional wiring auxiliary package. A wiring auxiliary package 511 including only the internal circuit wiring 501 and external terminals is provided inside the semiconductor integrated circuit, and the wiring auxiliary package 511 is arranged relatively to the existing IC 500 via the printed wiring board 510. In addition, a wiring bypass package including only circuit wiring and external terminals is provided, and the bypass package is arranged between a plurality of existing semiconductor packages.

【0005】上記のような内部に半導体集積回路を含ま
ない内部回路配線501と外部端子のみを備えた配線用
補助パッケージ511においては、内部に半導体集積回
路を含むことなく、プリント配線板510のスルーホー
ル512を介して接続する。この配線用補助パッケージ
511によれば、プリント配線板510で処理すること
ができないパッケージ中央部の外部端子を、簡単に外部
に取り出せる。その内部構造は、プリント配線板510
の材料として、ガラス・エポキシ樹脂またはシリコン材
を用いて形成され、またプリント配線板510と接続す
る端子は、はんだバンプおよび導電性接着剤を使用して
接続を容易におこなえるものである。
In the wiring auxiliary package 511 including only the internal circuit wiring 501 not including the semiconductor integrated circuit and the external terminals as described above, the semiconductor integrated circuit is not included therein, and the through wiring of the printed wiring board 510 is omitted. It connects through the hole 512. According to the wiring auxiliary package 511, the external terminals in the central portion of the package that cannot be processed by the printed wiring board 510 can be easily taken out. The internal structure is the printed wiring board 510.
As a material of the above, a terminal formed by using a glass / epoxy resin or a silicon material and connected to the printed wiring board 510 can be easily connected by using a solder bump and a conductive adhesive.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、特開平
11−68026号公報の従来技術では、配線用補助パ
ッケージ511内の内部回路配線501の電気特性は考
慮されていない。該配線用補助パッケージ511内の回
路配線および層構成の構造では、プリント配線板510
上のIC500から出力される信号がインピーダンス整
合を必要とする高速伝送を有する場合、配線用補助パッ
ケージ511内の回路配線パターンで反射が発生し波形
が劣化する欠点があった。
However, in the conventional technique disclosed in Japanese Patent Laid-Open No. 11-68026, the electrical characteristics of the internal circuit wiring 501 in the wiring auxiliary package 511 are not taken into consideration. In the structure of the circuit wiring and the layer structure in the wiring auxiliary package 511, the printed wiring board 510 is used.
When the signal output from the above IC 500 has a high-speed transmission that requires impedance matching, there is a drawback that reflection occurs in the circuit wiring pattern in the wiring auxiliary package 511 and the waveform deteriorates.

【0007】また、外部端子とプリント配線板510と
を接続する導電性の部材には、既存のゼロオーム角形チ
ップを有しサンドイッチ状に挟んだ状態で該外部端子と
プリント配線板510のパッド間に接続するようになっ
ている。プリント配線板510に接続されるIC500
の出力抵抗は、その値が数十Ωであるのに対し配線用補
助パッケージ511上の配線パターンをインピーダンス
整合させる場合、この配線用補助パッケージ511上に
形成する数十Ωのインピーダンス値を有する配線パター
ン幅は、その他の接続用の微細な回路配線パターンと比
べ極端に太くなり、配線用補助パッケージ511上で高
密度配線を実現するときの物理的な障害を生じる。
The conductive member for connecting the external terminal and the printed wiring board 510 has an existing zero-ohm square chip and is sandwiched between the external terminal and the pad of the printed wiring board 510. It is designed to connect. IC 500 connected to printed wiring board 510
The output resistance of the wiring has a value of several tens Ω, whereas when the wiring pattern on the wiring auxiliary package 511 is impedance-matched, a wiring having an impedance value of several tens Ω formed on the wiring auxiliary package 511. The pattern width becomes extremely thick as compared with other fine circuit wiring patterns for connection, which causes a physical obstacle when realizing high-density wiring on the wiring auxiliary package 511.

【0008】この発明は、上述した従来技術による問題
点を解消するため、内部回路配線に対しインピーダンス
整合を取り高速信号伝送ができ、また、高密度配線を可
能とする配線用補助パッケージおよび該パッケージを備
えたプリント配線板構造を提供することを目的とする。
In order to solve the above-described problems of the prior art, the present invention provides an auxiliary package for wiring which enables impedance matching with internal circuit wiring, high-speed signal transmission, and high-density wiring, and the package. An object of the present invention is to provide a printed wiring board structure provided with.

【0009】[0009]

【課題を解決するための手段】上述した課題を解決し、
目的を達成するため、請求項1の発明に係る配線用補助
パッケージは、パッケージ下面の垂直方向に取り付けら
れ、既存の半導体集積回路の外部端子列または外部引き
出し線に接続される外部端子列と、該外部端子列相互間
を接続する内部回路配線とを備えた配線用補助パッケー
ジにおいて、前記内部回路配線は、インピーダンス制御
された配線構造を有し、高速信号伝送に対応可能なこと
を特徴とする。
[Means for Solving the Problems]
In order to achieve the object, an auxiliary wiring package according to the invention of claim 1 is attached to a lower surface of the package in a vertical direction, and an external terminal row connected to an external terminal row or an external lead line of an existing semiconductor integrated circuit, In an auxiliary wiring package including an internal circuit wiring for connecting the external terminal rows to each other, the internal circuit wiring has an impedance-controlled wiring structure, and is capable of supporting high-speed signal transmission. .

【0010】この請求項1の発明によれば、配線用補助
パッケージ内の伝送路をインピーダンス制御することに
より、インピーダンス不整合によって生じる伝送路上の
反射を防ぐことができ、高速信号伝送への対応を図るこ
とができる。
According to the first aspect of the present invention, by controlling the impedance of the transmission line in the wiring auxiliary package, reflection on the transmission line caused by impedance mismatch can be prevented, and high-speed signal transmission can be supported. Can be planned.

【0011】また、請求項2の発明に係る配線用補助パ
ッケージは、請求項1に記載の発明において、前記イン
ピーダンス制御された配線構造は、接地層と、上下いず
れかの配線層によって形成されたマイクロストリップ線
路構造あるいはストリップ線路構造であることを特徴と
する。
In the wiring auxiliary package according to the invention of claim 2, in the invention of claim 1, the impedance controlled wiring structure is formed by a ground layer and one of upper and lower wiring layers. It is characterized by a microstrip line structure or a strip line structure.

【0012】この請求項2の発明によれば、簡単な構造
でインピーダンス整合をとることができ、インピーダン
ス不整合によって生じる伝送路上の反射を防ぎ、高速信
号伝送への対応を図ることができる。
According to the invention of claim 2, impedance matching can be achieved with a simple structure, reflection on the transmission line caused by impedance mismatch can be prevented, and high-speed signal transmission can be achieved.

【0013】また、請求項3の発明に係る配線用補助パ
ッケージは、請求項1,2のいずれか一つに記載の発明
において、前記配線用補助パッケージ上面には、前記半
導体集積回路の出力端からの線路距離がごく短い範囲内
に所定の抵抗値を有する抵抗素子をインピーダンス整合
用に配置させることにより、前記半導体集積回路の出力
抵抗と前記抵抗素子の合成抵抗値を得て配線パターン幅
を細くできることを特徴とする。
The wiring auxiliary package according to a third aspect of the present invention is the wiring auxiliary package according to any one of the first and second aspects of the invention, wherein an output terminal of the semiconductor integrated circuit is provided on an upper surface of the wiring auxiliary package. By arranging a resistance element having a predetermined resistance value for impedance matching within a very short line distance from, a wiring pattern width is obtained by obtaining a combined resistance value of the output resistance of the semiconductor integrated circuit and the resistance element. The feature is that it can be made thin.

【0014】この請求項3の発明によれば、配線用補助
パッケージ上にインピーダンス整合用の抵抗素子を配置
して、半導体集積回路からの出力抵抗との合成抵抗を形
成し、この抵抗値に整合するインピーダンス値を有する
配線構造を配線用補助パッケージ上に形成できる。この
合成抵抗値は、半導体集積回路パッケージからの出力抵
抗にくらべ大きな抵抗値であるため、配線パターン幅を
相対的に細くでき、配線用補助パッケージ内の回路配線
の高密度配線化と配線用補助パッケージの省スペース化
を図ることができる。
According to the invention of claim 3, a resistance element for impedance matching is arranged on the auxiliary wiring package to form a combined resistance with the output resistance from the semiconductor integrated circuit, and the resistance value is matched. It is possible to form a wiring structure having an impedance value that is on the auxiliary wiring package. Since this combined resistance value is larger than the output resistance from the semiconductor integrated circuit package, the wiring pattern width can be made relatively narrow, and the circuit wiring in the wiring auxiliary package can be made denser and the auxiliary wiring can be used. Space saving of the package can be achieved.

【0015】また、請求項4の発明に係る配線用補助パ
ッケージは、請求項3に記載の発明において、前記イン
ピーダンス整合用の抵抗素子として、既存のゼロオーム
抵抗値以外の角抵抗チップを用いることを特徴とする。
Further, in the wiring auxiliary package according to the invention of claim 4, in the invention of claim 3, as the resistance element for impedance matching, an angular resistance chip other than the existing zero ohm resistance value is used. Characterize.

【0016】この請求項4の発明によれば、既存の角抵
抗チップを用いて容易にインピーダンス整合をとること
ができ、製造の容易化と低コスト化を図ることができ
る。
According to the fourth aspect of the present invention, impedance matching can be easily achieved by using the existing angular resistance chip, and manufacturing can be facilitated and cost can be reduced.

【0017】また、請求項5の発明に係る配線用補助パ
ッケージを備えたプリント配線板構造は、請求項1〜4
のいずれか一つに記載の発明において、半導体集積回路
に対して、プリント配線板を介して相対的に前記配線用
補助パッケージを配置し、前記プリント配線板には、前
記半導体集積回路パッケージと配線用補助パッケージの
各外部端子間を接続するスルーホールが設けられたこと
を特徴とする。
Further, a printed wiring board structure provided with the auxiliary wiring package according to the invention of claim 5 is defined by claims 1 to 4.
In any one of the inventions described above, the wiring auxiliary package is arranged relatively to the semiconductor integrated circuit via a printed wiring board, and the printed wiring board has the semiconductor integrated circuit package and wiring. A through-hole for connecting the external terminals of the auxiliary package is provided.

【0018】この請求項5の発明によれば、半導体集積
回路と配線用補助パッケージとプリント配線板を効率的
に配置し全体を省スペースで効率的に配置でき、高密度
配線および高速信号伝送のいずれも可能な構造を得るこ
とができる。
According to the invention of claim 5, the semiconductor integrated circuit, the wiring auxiliary package, and the printed wiring board can be efficiently arranged and the entire space can be efficiently arranged, and high-density wiring and high-speed signal transmission can be achieved. Either way, a possible structure can be obtained.

【0019】また、請求項6の発明に係る配線用補助パ
ッケージを備えたプリント配線板構造は、請求項5に記
載の発明において、前記プリント配線板は、配線パター
ンが、接地層と、上下いずれかの配線層によって形成さ
れたマイクロストリップ線路構造あるいはストリップ線
路構造であることを特徴とする。
A printed wiring board structure provided with an auxiliary wiring package according to a sixth aspect of the present invention is the printed wiring board according to the fifth aspect, wherein the wiring pattern of the printed wiring board is one of a ground layer and a ground layer. It is characterized by being a microstrip line structure or a strip line structure formed by these wiring layers.

【0020】この請求項6の発明によれば、プリント配
線板上においてもインピーダンス整合をとることがで
き、半導体集積回路と配線用補助パッケージとプリント
配線板からなる全体構造における高密度配線および高速
信号伝送を可能とする。
According to the sixth aspect of the present invention, impedance matching can be achieved even on the printed wiring board, and high-density wiring and high-speed signals in the entire structure including the semiconductor integrated circuit, the wiring auxiliary package, and the printed wiring board can be obtained. Enables transmission.

【0021】[0021]

【発明の実施の形態】以下に添付図面を参照して、この
発明に係る配線用補助パッケージおよび該パッケージを
備えたプリント配線板構造の好適な実施の形態を詳細に
説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Preferred embodiments of a wiring auxiliary package and a printed wiring board structure including the package according to the present invention will be described in detail below with reference to the accompanying drawings.

【0022】(実施の形態1)図1は、本発明の配線用
補助パッケージの実施の形態1の構成を示す断面図であ
る。この図の配線用補助パッケージ111の配線は、半
導体集積回路(IC)100のパッドからプリント配線
板112のスルーホール120を通過して接続されてい
る。高速信号伝送において配線用補助パッケージ111
内の配線は、IC100の出力抵抗と同等のインピーダ
ンス整合を要求される。
(First Embodiment) FIG. 1 is a sectional view showing a structure of a first embodiment of a wiring auxiliary package of the present invention. The wiring of the wiring auxiliary package 111 in this figure is connected from the pad of the semiconductor integrated circuit (IC) 100 through the through hole 120 of the printed wiring board 112. Wiring auxiliary package 111 for high-speed signal transmission
The inner wiring is required to have impedance matching equivalent to the output resistance of the IC 100.

【0023】このため、IC100の接地信号116と
導通させた接地層113と、上下いずれかの配線層によ
って、図示のマイクロストリップライン構造114や、
ストリップライン構造115や、マイクロストリップお
よびストリップラインの組み合わせをおこない、インピ
ーダンス整合した配線構造をとる。
Therefore, the illustrated microstrip line structure 114 and the ground layer 113 electrically connected to the ground signal 116 of the IC 100 and the upper or lower wiring layer are used.
A stripline structure 115 and a combination of microstrip and stripline are performed to form an impedance-matched wiring structure.

【0024】このような、インピーダンス整合した配線
構造は、配線用補助パッケージ111内で同じインピー
ダンス値をとりながらスルーホール120を介してプリ
ント配線板112へと再び接続される。またプリント配
線板112上での配線構造は、マイクロストリップライ
ン構造114や、ストリップライン構造115でインピ
ーダンス整合された配線構造を保ちプリント配線板11
2上の他のICへ接続される。
Such an impedance-matched wiring structure is reconnected to the printed wiring board 112 through the through hole 120 while maintaining the same impedance value in the wiring auxiliary package 111. The wiring structure on the printed wiring board 112 maintains the wiring structure impedance-matched by the microstrip line structure 114 and the strip line structure 115.
2 is connected to another IC.

【0025】上記構成によれば、配線用補助パッケージ
111内の伝送路のインピーダンス整合をとることがで
き、インピーダンス不整合によって生じる伝送路上の反
射を防ぐことができる。
With the above structure, the impedance of the transmission line in the auxiliary wiring package 111 can be matched, and reflection on the transmission line caused by impedance mismatch can be prevented.

【0026】(実施の形態2)図2は、図1に示す構造
における配線パターン幅を説明するための図表である。
図1記載の構造でIC100の出力抵抗が数十Ωである
場合、この抵抗値と同等に配線用補助パッケージ111
内でインピーダンス整合した配線構造を形成するとこの
ような配線パターン幅となる。
(Second Embodiment) FIG. 2 is a chart for explaining the wiring pattern width in the structure shown in FIG.
When the output resistance of the IC 100 is several tens of Ω in the structure shown in FIG. 1, the wiring auxiliary package 111 is equivalent to this resistance value.
Such a wiring pattern width is formed by forming an impedance matching wiring structure inside.

【0027】従来の技術で説明したように、配線用補助
パッケージ111を必要とする場合には、配線用補助パ
ッケージ111内の配線の微細ピッチ化が図られるた
め、配線用補助パッケージ111内で形成された配線構
造であると、パターン幅が太くなり高密度配線を実現し
がたい。
As described in the prior art, when the wiring auxiliary package 111 is required, the wiring inside the wiring auxiliary package 111 can be formed at a fine pitch, so that the wiring auxiliary package 111 is formed inside the wiring auxiliary package 111. With such a wiring structure, the pattern width becomes thick and it is difficult to realize high-density wiring.

【0028】高速信号は分布定数線路で取り扱われるこ
とが知られている。しかし、IC100の出力端からの
線路距離がごく小さい場合、集中定数回路として取り扱
うことができ、この範囲内で抵抗素子を直列に接続する
ことにより、IC100の出力抵抗と抵抗素子の合成抵
抗をインピーダンス値と見なすことができる。IC10
0の出力抵抗値に比べIC100の出力抵抗と抵抗素子
の合成抵抗の値は大きくなる。したがって、プリント基
板上のマイクロストリップラインおよびストリップライ
ン構造での配線パターン幅が細くできることを意味す
る。
It is known that high speed signals are handled by distributed constant lines. However, when the line distance from the output end of the IC100 is very small, it can be treated as a lumped constant circuit, and by connecting the resistance elements in series within this range, the output resistance of the IC100 and the combined resistance of the resistance elements can be impedance. It can be regarded as a value. IC10
The output resistance of the IC 100 and the combined resistance of the resistance elements are larger than the output resistance of 0. Therefore, it means that the wiring pattern width in the microstrip line and the strip line structure on the printed circuit board can be reduced.

【0029】図3は、本発明の配線用補助パッケージの
実施の形態2の構成を示す断面図である。この図に示す
ように、配線用補助パッケージ111上には、IC10
0から引き出された線路距離がごく小さい範囲内に抵抗
素子221を直列に接続する構造とする。
FIG. 3 is a sectional view showing the structure of the second embodiment of the wiring auxiliary package of the present invention. As shown in this figure, the IC 10 is placed on the wiring auxiliary package 111.
The resistance element 221 is connected in series within the range in which the line distance drawn from 0 is very small.

【0030】これにより、IC100の出力抵抗と抵抗
素子221の合成抵抗をつくることでインピーダンス値
を大きくするよう変化させ、合成抵抗のインピーダンス
値と整合するように配線用補助パッケージ111内の配
線パターン幅を形成する。
As a result, the output resistance of the IC 100 and the resistance element 221 are combined to create a combined resistance, which is changed to increase the impedance value, and the wiring pattern width in the auxiliary wiring package 111 for wiring is matched with the impedance value of the combined resistance. To form.

【0031】図4は、本発明の配線用補助パッケージの
実施の形態2の構成を示す斜視図である。IC100の
出力抵抗が数十Ωのとき、配線用補助パッケージ111
内でインピーダンス整合して形成されるパターン331
の幅は図示のように太くなり、高密度配線の妨げとな
る。
FIG. 4 is a perspective view showing the configuration of the second embodiment of the wiring auxiliary package of the present invention. When the output resistance of the IC 100 is several tens of Ω, the wiring auxiliary package 111
Pattern 331 formed by impedance matching inside
The width becomes thicker as shown, which hinders high-density wiring.

【0032】しかし、本実施の形態2の構成によれば、
配線用補助パッケージ111上でIC100から引き出
された配線について、出力端からの線路距離がごく短い
範囲内に抵抗素子221を直列に接続させている。これ
により、IC100の出力抵抗と抵抗素子221の合成
抵抗値とインピーダンス整合された配線パターン332
の幅は、配線パターン331の幅にくらべて図示のよう
に細くすることができ、配線用補助パッケージ111内
の高密度配線が容易に形成できると共に、配線用補助パ
ッケージ111の省スペース化を図ることができる。
However, according to the configuration of the second embodiment,
Regarding the wiring drawn from the IC 100 on the wiring auxiliary package 111, the resistance element 221 is connected in series within a range where the line distance from the output end is very short. Thereby, the wiring pattern 332 whose impedance is matched with the output resistance of the IC 100 and the combined resistance value of the resistance element 221.
Can be made thinner than the width of the wiring pattern 331 as shown in the drawing, high-density wiring in the wiring auxiliary package 111 can be easily formed, and space saving of the wiring auxiliary package 111 can be achieved. be able to.

【0033】[0033]

【発明の効果】以上説明したように、請求項1に記載の
発明によれば、パッケージ下面の垂直方向に取り付けら
れ、既存の半導体集積回路の外部端子列または外部引き
出し線に接続される外部端子列と、該外部端子列相互間
を接続する内部回路配線とを備えた配線用補助パッケー
ジにおいて、前記内部回路配線は、インピーダンス制御
された配線構造を有する構成としたので、配線用補助パ
ッケージ内の伝送路をインピーダンス制御することによ
り、インピーダンス不整合によって生じる伝送路上の反
射を防ぐことができ、高速信号伝送への対応を図ること
ができるという効果を奏する。
As described above, according to the first aspect of the present invention, the external terminals mounted on the lower surface of the package in the vertical direction and connected to the external terminal row or the external lead line of the existing semiconductor integrated circuit. In the wiring auxiliary package including the columns and the internal circuit wirings that connect the external terminal rows to each other, the internal circuit wirings are configured to have an impedance-controlled wiring structure. By controlling the impedance of the transmission line, it is possible to prevent reflection on the transmission line caused by impedance mismatch, and it is possible to cope with high-speed signal transmission.

【0034】また、請求項2に記載の発明によれば、請
求項1に記載の発明において、前記インピーダンス制御
された配線構造は、接地層と、上下いずれかの配線層に
よって形成されたマイクロストリップ線路構造あるいは
ストリップ線路構造であることとしたので、簡単な構造
でインピーダンス整合をとることができ、インピーダン
ス不整合によって生じる伝送路上の反射を防ぎ、高速信
号伝送への対応を図ることができるという効果を奏す
る。
According to a second aspect of the invention, in the first aspect of the invention, the impedance controlled wiring structure is a microstrip formed by a ground layer and one of upper and lower wiring layers. Since it is a line structure or a strip line structure, impedance matching can be achieved with a simple structure, reflection on the transmission line caused by impedance mismatch can be prevented, and high-speed signal transmission can be supported. Play.

【0035】また、請求項3に記載の発明によれば、請
求項1,2のいずれか一つに記載の発明において、前記
配線用補助パッケージ上面には、前記半導体集積回路の
出力端からの線路距離がごく短い範囲内に所定の抵抗値
を有する抵抗素子をインピーダンス整合用に配置させる
ことにより、前記半導体集積回路の出力抵抗と前記抵抗
素子の合成抵抗値を得る構成としたので、配線用補助パ
ッケージ上にインピーダンス整合用の抵抗素子を配置し
て、半導体集積回路からの出力抵抗との合成抵抗を形成
し、この抵抗値に整合するインピーダンス値を有する配
線構造を配線用補助パッケージ上に形成できる。この合
成抵抗値は、半導体集積回路パッケージからの出力抵抗
にくらべ大きな抵抗値であるため、配線パターン幅を相
対的に細くでき、配線用補助パッケージ内の回路配線の
高密度配線化と配線用補助パッケージの省スペース化を
図ることができるという効果を奏する。
According to a third aspect of the present invention, in the invention according to any one of the first and second aspects, the wiring auxiliary package upper surface is provided with an output terminal of the semiconductor integrated circuit. By arranging a resistance element having a predetermined resistance value within a very short line distance for impedance matching, the output resistance of the semiconductor integrated circuit and the combined resistance value of the resistance element are obtained. A resistance element for impedance matching is arranged on the auxiliary package to form a combined resistance with the output resistance from the semiconductor integrated circuit, and a wiring structure having an impedance value matching this resistance value is formed on the auxiliary wiring package. it can. Since this combined resistance value is larger than the output resistance from the semiconductor integrated circuit package, the wiring pattern width can be made relatively narrow, and the circuit wiring in the wiring auxiliary package can be made denser and the auxiliary wiring can be used. This has the effect of saving space in the package.

【0036】また、請求項4に記載の発明によれば、請
求項3に記載の発明において、前記インピーダンス整合
用の抵抗素子として、既存のゼロオーム抵抗値以外の角
抵抗チップを用いることとしたので、既存の角抵抗チッ
プを用いて容易にインピーダンス整合をとることがで
き、製造の容易化と低コスト化を図ることができるとい
う効果を奏する。
Further, according to the invention described in claim 4, in the invention described in claim 3, as the resistance element for impedance matching, an angular resistance chip other than the existing zero ohm resistance value is used. In addition, it is possible to easily achieve impedance matching by using the existing angular resistance chip, and it is possible to facilitate manufacturing and reduce cost.

【0037】また、請求項5に記載の発明によれば、請
求項1〜4のいずれか一つに記載の発明において、半導
体集積回路に対して、プリント配線板を介して相対的に
前記配線用補助パッケージを配置し、前記プリント配線
板には、前記半導体集積回路パッケージと配線用補助パ
ッケージの各外部端子間を接続するスルーホールが設け
られた構成としたので、半導体集積回路と配線用補助パ
ッケージとプリント配線板を効率的に配置し全体を省ス
ペースで効率的に配置でき、高密度配線および高速信号
伝送のいずれも可能な構造を得ることができるという効
果を奏する。
According to the invention described in claim 5, in the invention described in any one of claims 1 to 4, the wiring is relatively provided to the semiconductor integrated circuit via a printed wiring board. Since the auxiliary package for the semiconductor integrated circuit is arranged, and the printed wiring board is provided with through holes for connecting the respective external terminals of the semiconductor integrated circuit package and the auxiliary package for wiring, the semiconductor integrated circuit and the auxiliary wiring for wiring are provided. The package and the printed wiring board can be efficiently arranged, the entire space can be efficiently arranged, and a structure capable of both high-density wiring and high-speed signal transmission can be obtained.

【0038】また、請求項6に記載の発明によれば、請
求項5に記載の発明において、前記プリント配線板は、
配線パターンが、接地層と、上下いずれかの配線層によ
って形成されたマイクロストリップ線路構造あるいはス
トリップ線路構造であることとしたので、プリント配線
板上に置いてもインピーダンス整合をとることができ、
半導体集積回路と配線用補助パッケージとプリント配線
板からなる全体構造における高密度配線および高速信号
伝送が可能であるという効果を奏する。
Further, according to the invention of claim 6, in the invention of claim 5, the printed wiring board is
Since the wiring pattern is the ground layer and the microstrip line structure or the strip line structure formed by one of the upper and lower wiring layers, impedance matching can be taken even when placed on a printed wiring board,
It is possible to achieve high-density wiring and high-speed signal transmission in the entire structure including a semiconductor integrated circuit, a wiring auxiliary package, and a printed wiring board.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の配線用補助パッケージの実施の形態1
の構成を示す断面図である。
FIG. 1 is a first embodiment of a wiring auxiliary package of the present invention.
3 is a cross-sectional view showing the configuration of FIG.

【図2】図1に示す構造における配線パターン幅を説明
するための図表である。
FIG. 2 is a chart for explaining a wiring pattern width in the structure shown in FIG.

【図3】本発明の配線用補助パッケージの実施の形態2
の構成を示す断面図である。
FIG. 3 is a second embodiment of the wiring auxiliary package of the present invention.
3 is a cross-sectional view showing the configuration of FIG.

【図4】本発明の配線用補助パッケージの実施の形態2
の構成を示す斜視図である。
FIG. 4 is a second embodiment of the wiring auxiliary package of the present invention.
It is a perspective view which shows the structure of.

【図5】従来の配線用補助パッケージを用いたプリント
配線板構造を示す断面図である。
FIG. 5 is a cross-sectional view showing a printed wiring board structure using a conventional wiring auxiliary package.

【符号の説明】[Explanation of symbols]

100 半導体集積回路(IC) 111 配線用補助パッケージ 112 プリント配線板 113 接地層 114 マイクロストリップライン構造 115 ストリップライン構造 116 接地信号 120 スルーホール 221 抵抗素子 331,332 パターン 100 Semiconductor integrated circuit (IC) 111 Wiring auxiliary package 112 printed wiring board 113 Ground layer 114 Microstrip line structure 115 Stripline structure 116 Ground signal 120 through holes 221 resistance element 331,332 pattern

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 パッケージ下面の垂直方向に取り付けら
れ、既存の半導体集積回路の外部端子列または外部引き
出し線に接続される外部端子列と、該外部端子列相互間
を接続する内部回路配線とを備えた配線用補助パッケー
ジにおいて、 前記内部回路配線は、インピーダンス制御された配線構
造を有し、高速信号伝送に対応可能なことを特徴とする
配線用補助パッケージ。
1. An external terminal row which is attached to a lower surface of a package in a vertical direction and is connected to an external terminal row or an external lead line of an existing semiconductor integrated circuit, and an internal circuit wiring which connects the external terminal rows to each other. In the wiring auxiliary package provided, the internal circuit wiring has a wiring structure in which the impedance is controlled, and is compatible with high-speed signal transmission.
【請求項2】 前記インピーダンス制御された配線構造
は、 接地層と、上下いずれかの配線層によって形成されたマ
イクロストリップ線路構造あるいはストリップ線路構造
であることを特徴とする請求項1に記載の配線用補助パ
ッケージ。
2. The wiring according to claim 1, wherein the impedance controlled wiring structure is a microstrip line structure or a strip line structure formed by a ground layer and one of upper and lower wiring layers. Auxiliary package for.
【請求項3】 前記配線用補助パッケージ上面には、 前記半導体集積回路の出力端からの線路距離がごく短い
範囲内に所定の抵抗値を有する抵抗素子をインピーダン
ス整合用に配置させることにより、 前記半導体集積回路の出力抵抗と前記抵抗素子の合成抵
抗値を得て配線パターン幅を細くできることを特徴とす
る請求項1,2のいずれか一つに記載の配線用補助パッ
ケージ。
3. A resistance element having a predetermined resistance value is arranged on the upper surface of the auxiliary wiring package for impedance matching within a range in which the line distance from the output end of the semiconductor integrated circuit is very short. The wiring auxiliary package according to claim 1, wherein the wiring pattern width can be reduced by obtaining an output resistance of a semiconductor integrated circuit and a combined resistance value of the resistance elements.
【請求項4】 前記インピーダンス整合用の抵抗素子と
して、既存のゼロオーム抵抗値以外の角抵抗チップを用
いることを特徴とする請求項3に記載の配線用補助パッ
ケージ。
4. The auxiliary wiring package according to claim 3, wherein an angular resistance chip other than the existing zero ohm resistance value is used as the resistance element for impedance matching.
【請求項5】 半導体集積回路に対して、プリント配線
板を介して相対的に前記配線用補助パッケージを配置
し、 前記プリント配線板には、前記半導体集積回路パッケー
ジと配線用補助パッケージの各外部端子間を接続するス
ルーホールが設けられたことを特徴とする請求項1〜4
のいずれか一つに記載の配線用補助パッケージを備えた
プリント配線板構造。
5. The wiring auxiliary package is arranged relatively to a semiconductor integrated circuit via a printed wiring board, and the printed wiring board has external portions of the semiconductor integrated circuit package and the wiring auxiliary package. 5. A through hole for connecting the terminals is provided.
A printed wiring board structure comprising the wiring auxiliary package described in any one of 1.
【請求項6】 前記プリント配線板は、 配線パターンが、接地層と、上下いずれかの配線層によ
って形成されたマイクロストリップ線路構造あるいはス
トリップ線路構造であることを特徴とする請求項5に記
載の配線用補助パッケージを備えたプリント配線板構
造。
6. The printed wiring board according to claim 5, wherein the wiring pattern has a microstrip line structure or a strip line structure formed by a ground layer and one of upper and lower wiring layers. Printed wiring board structure with auxiliary package for wiring.
JP2002079795A 2002-03-20 2002-03-20 Auxiliary package for wiring Expired - Fee Related JP3954415B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002079795A JP3954415B2 (en) 2002-03-20 2002-03-20 Auxiliary package for wiring

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002079795A JP3954415B2 (en) 2002-03-20 2002-03-20 Auxiliary package for wiring

Publications (2)

Publication Number Publication Date
JP2003282782A true JP2003282782A (en) 2003-10-03
JP3954415B2 JP3954415B2 (en) 2007-08-08

Family

ID=29229088

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002079795A Expired - Fee Related JP3954415B2 (en) 2002-03-20 2002-03-20 Auxiliary package for wiring

Country Status (1)

Country Link
JP (1) JP3954415B2 (en)

Also Published As

Publication number Publication date
JP3954415B2 (en) 2007-08-08

Similar Documents

Publication Publication Date Title
US7405477B1 (en) Ball grid array package-to-board interconnect co-design apparatus
JP3090453B2 (en) Thick film thin film laminated substrate and electronic circuit device using the same
US6239485B1 (en) Reduced cross-talk noise high density signal interposer with power and ground wrap
US7839652B2 (en) Semiconductor device and printed circuit board
US5796589A (en) Ball grid array integrated circuit package that has vias located within the solder pads of a package
US7989706B2 (en) Circuit board with embedded component and method of manufacturing same
US6037547A (en) Via configuration with decreased pitch and/or increased routing space
US6479758B1 (en) Wiring board, semiconductor package and semiconductor device
US7732913B2 (en) Semiconductor package substrate
USRE42332E1 (en) Integrated circuit package, ball-grid array integrated circuit package
US8232641B2 (en) Wiring substrate and semiconductor device having connection pads formed in non-solder mask defined structure
JP4024563B2 (en) Semiconductor device
EP0130207A4 (en) Semiconductor chip package.
US7525817B2 (en) Wiring layout of auxiliary wiring package and printed circuit wiring board
US6768206B2 (en) Organic substrate for flip chip bonding
US20050230852A1 (en) Semiconductor chip package
US7732904B2 (en) Multi-surface contact IC packaging structures and assemblies
US6566761B1 (en) Electronic device package with high speed signal interconnect between die pad and external substrate pad
US5691569A (en) Integrated circuit package that has a plurality of staggered pins
US6812576B1 (en) Fanned out interconnect via structure for electronic package substrates
JP2011187683A (en) Wiring board and semiconductor device
US20120021599A1 (en) Methods for Avoiding Parasitic Capacitance in an Integrated Circuit Package
JP2003282782A (en) Wiring auxiliary package and printed wiring board structure equipped with the package
JP5045599B2 (en) Multilayer wiring board and semiconductor device
JP2001144207A (en) Multi-layer wiring board and semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041022

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060606

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070220

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070330

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070424

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070426

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120511

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120511

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130511

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130511

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees