JP2003281558A - 最適なタイリング性能のためにグラフィックスをラスタライズするための方法 - Google Patents

Abstract

(57)【要約】 【課題】 メモリがピクセル・データを受け取るよう設
計されている速度に一致するよう、ピクセル生成の速度
を最適化できるグラフィックス・システムおよび方法を
提供すること。 【解決手段】 メモリが多数のピクセルを実質的に同時
に格納するよう構成されている場合は、同数のピクセル
を実質的に同時にかつ同じ速度でレンダリングすること
が有利であろう。多数のスキャン・ラインを実質的に同
時に生成するために多数の組のアキュムレータを利用す
るエッジ・ウォーカおよび多数のピクセル値を実質的に
同時にレンダリングするために多数の組のアキュムレー
タを利用するスパン・ウォーカについて記述する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、一般に、コンピュ
ータ・グラフィックスの分野に関し、より詳細には、高
性能コンピュータ・グラフィックス・システムに関す
る。

【０００２】

【従来の技術】初期の頃のグラフィックス・システム
は、２次元（２Ｄ）グラフィックスに限定されており、
表示されたそれぞれのピクセルに対してグレイ・スケー
ル値を計算するよう構成され、表示デバイスに対する簡
単なトランスレータまたはインターフェイスとして働く
ものであった。しかし、最新の高性能グラフィックス・
システムは、アンチエイリアシング、テクスチャ、シェ
ーディング、フォギング、アルファ・ブレンディング、
スペキュラ・ハイライティングなど、１つまたは複数の
特別な効果を持つ、３次元（３Ｄ）グラフィックスをサ
ポートできる。３Ｄグラフィックス・データは、相当す
る２Ｄグラフィックス・データよりも数桁大きい。３Ｄ
グラフィックス・データは、描写すべきオブジェクト
（対象物）をモデリングするために使用される幾何プリ
ミティブのそれぞれの頂点のための、１組の情報コンポ
ーネントを含む。

【０００３】近年、複雑な３次元（３Ｄ）オブジェクト
およびシーンをレンダリングすることのできる高性能グ
ラフィックス・システムの需用が、実質的に増加してき
ている。この増加は、少なくともある程度は、映画用に
コンピュータで生成されるアニメーション、仮想現実シ
ミュレータ／トレーナ、対話型コンピュータ・ゲームな
どの新しいアプリケーションの需用によるものである。
これらの新しいアプリケーションは、グラフィックス・
システムに対して途方もない計算負荷を課す。最新のコ
ンピュータ・ディスプレイもまた改良されてきており、
ピクセル解像度が著しく高くなり、色の深みも大きくな
り、初期の頃のモデルと比べると、より高いリフレッシ
ュ速度で、より複雑な画像を表示することができるよう
になっている。その結果、最新の高性能グラフィックス
・システムには、かなりの複雑さとパワーを有するグラ
フィックス・プロセッサが組み込まれており、１ピクセ
ルの色値は、いくつかのモデルに伴う多くの計算および
数学的近似法の累積結果である。

【０００４】

【発明が解決しようとする課題】グラフィックス・シス
テムの世代が新しくなる度に、処理すべき画像データが
増え、処理がより複雑となり、データを処理するための
時間が少なくなってきている。このような、より多くの
処理パワーの必要性が、より多くのハードウェア・リソ
ースおよび／またはより効率的なプロセスの組み合わせ
と一致する。

【０００５】

【課題を解決するための手段】上記に記載した問題は、
いくつかの実施態様において、少なくともある程度、ピ
クセル生成の速度を最適化して、メモリ・アーキテクチ
ャがピクセル・データを受け取るよう設計されている速
度に一致させることのできるグラフィックス・システム
および方法により解決できる。メモリが多くのピクセル
を実質的に同時に格納するよう構成されている場合、同
数のピクセルを実質的に同時にかつ同じ速度で、レンダ
リングすることが有利であろう。多数のスキャン・ライ
ンを生成し、実質的に同時に多数のピクセル値をレンダ
リングするために多数の組のアキュムレータを利用して
いる、本明細書に記述したエッジ・ウォーカおよびスパ
ン・ウォーカ・アーキテクチャがこの目標を達成できる
であろう。

【０００６】エッジ・ウォーカは、２本のスキャン・ラ
イン用の２組のエンド・ポイントのためのパラメータ値
を実質的に同時に生成するために、２組のアキュムレー
タを有することができる。スパン・ウォーカは、２本の
スキャン・ラインのそれぞれ上の第１および第２のピク
セルのためのパラメータ値を実質的に同時に判断するた
めに、４組のアキュムレータを使用できる。この構成に
より、エッジ・ウォーカおよびスパン・ウォーカが、４
つのピクセルのためのパラメータ値を実質的に同時に生
成することができるようになる。他の実施態様では、追
加のアキュムレータを利用して、２つを超えるスキャン
・ラインを実質的に同時に処理することができる。

【０００７】本発明の、上述の、および他の目的、特
徴、利点は、以下の詳細な説明を参照しながら、添付図
面を見ることにより、より完全に理解できるであろう。

【０００８】本発明は、さまざまな修正形態および代替
形態が可能であるが、それらの特定の実施形態を、図面
内に例示として示し、本明細書に詳細に記述する。しか
し、これらの図面および詳細な説明は、開示した特定の
形態に本発明を限定するものではなく、むしろその反対
に、添付の特許請求の範囲で定義した本発明の趣旨およ
び範囲内に含まれる、すべての修正形態、均等物、代替
形態を包含するものとする。見出しは、単に整理上のた
めであって、本記述または特許請求の範囲を限定したり
解釈したりするために使用するものではないことに留意
されたい。さらに、用語「可能性がある、できる（ｍａ
ｙ）」を、本出願全体にわたって使用しているが、許容
の意味（すなわち、可能性を有する、できる）であっ
て、命令の意味（すなわち、しなければならない）では
ないことに留意されたい。用語「含む（ｉｎｃｌｕｄ
ｅ）」、およびその派生語は、「含むが、それに限定さ
れない」という意味である。用語「接続された（ｃｏｎ
ｎｅｃｔｅｄ）」は、「直接的にまたは間接的に接続さ
れた」という意味であり、用語「結合された（ｃｏｕｐ
ｌｅｄ）」は、「直接的にまたは間接的に結合された」
という意味である。

【０００９】

【発明の実施の形態】コンピュータ・システム−図１ 図１は、グラフィックス・システムを含むコンピュータ
・システム８０の一実施形態を示す図である。グラフィ
ックス・システムは、特に、コンピュータ・システム、
ネットワークＰＣ、インターネット設備、テレビジョン
（たとえば、ＨＤＴＶシステムや対話型テレビジョン・
システム）、携帯型情報端末（ＰＤＡ）、仮想現実シス
テム、２Ｄおよび／または３Ｄグラフィックスを表示す
る他のデバイスなどの、さまざまなシステムのいずれの
中にも含まれることができる。

【００１０】示してあるように、コンピュータ・システ
ム８０は、システム・ユニット８２と、システム・ユニ
ット８２に結合されたビデオ・モニタまたは表示デバイ
ス８４とを含む。表示デバイス８４は、さまざまなタイ
プの表示モニタまたはデバイス（たとえば、ＣＲＴ、Ｌ
ＣＤ、またはガスプラズマ・ディスプレイ）のいずれで
もよい。キーボード８６および／またはマウス８８、あ
るいは他の入力デバイス（たとえば、トラックボール、
ディジタイザ、タブレット、６自由度の入力デバイス、
ヘッド・トラッカ、アイ・トラッカ、データ・グロー
ブ、またはボディ・センサ）を含むさまざまな入力デバ
イスをコンピュータ・システムに接続できる。アプリケ
ーション・ソフトウェアが、コンピュータ・システム８
０によって実行されて、グラフィカル・オブジェクトを
表示デバイス８４上に表示することができる。

【００１１】コンピュータ・システムのブロック図−図
２ 図２は、図１のコンピュータ・システムを簡単に示すブ
ロック図である。示してあるように、コンピュータ・シ
ステム８０は、ホスト・バス１０４とも呼ぶ、高速メモ
リ・バスまたはシステム・バス１０４に結合された中央
演算処理装置（ＣＰＵ）１０２を含む。システム・メモ
リ１０６（本明細書では、主記憶装置とも呼ぶ）も、高
速バス１０４に結合することができる。

【００１２】ホスト・プロセッサ１０２が、たとえば、
マイクロプロセッサ、マルチプロセッサ、ＣＰＵなど
の、さまざまなタイプの、１つまたは複数のプロセッサ
を含むことができる。システム・メモリ１０６は、ラン
ダム・アクセス・メモリ（たとえば、特に、スタティッ
ク・ランダム・アクセス・メモリすなわち「ＳＲＡ
Ｍ」、シンクロナス・ダイナミック・ランダム・アクセ
ス・メモリすなわち「ＳＤＲＡＭ」、ラムバス・ダイナ
ミック・ランダム・アクセス・メモリすなわち「ＲＤＲ
ＡＭ」）、読取り専用メモリ、大容量記憶デバイスなど
の、異なるタイプのメモリ・サブシステムの、どのよう
な組み合わせも含むことができる。システム・バスまた
はホスト・バス１０４は、１つまたは複数の通信または
ホスト・コンピュータ・バス（ホスト・プロセッサ、Ｃ
ＰＵ、メモリ・サブシステム間の通信用）および専用サ
ブシステム・バスを含むことができる。

【００１３】図２では、グラフィックス・システム１１
２が、高速メモリ・バス１０４に結合されている。グラ
フィックス・システム１１２は、たとえば、クロスバ・
スイッチまたは他のバス接続論理により、バス１０４に
結合できる。他のさまざまな周辺デバイス、または他の
バスが、高速メモリ・バス１０４に接続できることが想
定される。グラフィックス・システム１１２が、コンピ
ュータ・システム８０内の１つまたは複数のバスに結合
でき、かつ／またはさまざまなタイプのバスに結合でき
ることに留意されたい。そのうえ、グラフィックス・シ
ステム１１２は、通信ポートに結合でき、それにより、
外部ソース、たとえば、インターネットまたはネットワ
ークから、グラフィックス・データを直接受け取ること
ができる。図に示してあるように、１つまたは複数の表
示デバイス８４が、グラフィックス・システム１１２に
接続できる。

【００１４】ホストＣＰＵ１０２が、ホスト・バス１０
４を介して、プログラミングされた入出力（Ｉ／Ｏ）プ
ロトコルに従って、グラフィックス・システム１１２
へ、かつそこから情報を転送することができる。あるい
は、グラフィックス・システム１１２が、直接メモリ・
アクセス（ＤＭＡ）プロトコルに従ってまたはインテリ
ジェント・バス・マスタ方式によって、システム・メモ
リ１０６にアクセスすることができる。

【００１５】ＯｐｅｎＧＬ（登録商標）またはＪａｖａ
（登録商標）３Ｄなどのアプリケーション・プログラミ
ング・インターフェイス（ＡＰＩ）に準拠しているグラ
フィックス・アプリケーション・プログラムが、ホスト
ＣＰＵ１０２上で実行し、表示デバイス８４に出力する
ためのポリゴンなどの幾何プリミティブを定義するコマ
ンドおよびグラフィックス・データを生成することがで
きる。ホスト・プロセッサ１０２が、グラフィックス・
データをシステム・メモリ１０６に転送することができ
る。その後、ホスト・プロセッサ１０２は、ホスト・バ
ス１０４を介してグラフィックス・システム１１２にグ
ラフィックス・データを転送するよう動作することがで
きる。別の実施形態では、グラフィックス・システム１
１２は、ＤＭＡアクセス・サイクルを使用してホスト・
バス１０４を介して幾何データ・アレイを読み込むこと
ができる。さらに別の実施形態では、グラフィックス・
システム１１２は、インテル社（Ｉｎｔｅｌ Ｃｏｒｐ
ｏｒａｔｉｏｎ）によって広められたアドバンスト・グ
ラフィックス・ポート（ＡＧＰ）などの、直接ポートを
通じてシステム・メモリ１０６に結合することができ
る。

【００１６】グラフィックス・システムは、ホストＣＰ
Ｕ１０２および／またはシステム・メモリ１０６、他の
メモリを含むさまざまなソースのいずれかから、あるい
はネットワーク（たとえば、インターネット）などの外
部ソースから、あるいはたとえば、テレビジョンなどの
放送媒体から、あるいは他のソースからグラフィックス
・データを受け取ることができる。

【００１７】グラフィックス・システム１１２がコンピ
ュータ・システム８０の一部として表してあるが、グラ
フィックス・システム１１２は、（たとえば、それ自体
の内蔵ディスプレイを備える）スタンドアローン・デバ
イスとして構成することもできることに留意されたい。
グラフィックス・システム１１２は、シングル・チップ
・デバイスとして、あるいはシステム・オン・チップま
たはマルチチップ・モジュールの一部として構成するこ
ともできる。さらに、いくつかの実施形態では、例示し
たグラフィックス・システム１１２の要素によって実行
される、いくつかの処理オペレーションがソフトウェア
で実現できる。

【００１８】グラフィックス・システム−図３ 図３は、グラフィックス・システム１１２の一実施形態
を示す機能ブロック図である。グラフィックス・システ
ム１１２の、他の多くの実施形態が可能であり、かつ想
定されることに留意されたい。グラフィックス・システ
ム１１２が、１つまたは複数のメディア・プロセッサ１
４、１つまたは複数のハードウェア・アクセラレータ１
８、１つまたは複数のテクスチャ・バッファ２０、１つ
または複数のフレーム・バッファ２２、１つまたは複数
のビデオ出力プロセッサ２４を含むことができる。ま
た、グラフィックス・システム１１２は、ディジタル／
アナログ・コンバータ（ＤＡＣ）２６、ビデオ・エンコ
ーダ２８、フラット・パネル・ディスプレイ・ドライバ
（図示せず）、および／またはビデオ・プロジェクタ
（図示せず）などの、１つまたは複数の出力デバイスも
含むことができる。メディア・プロセッサ１４および／
またはハードウェア・アクセラレータ１８が、適切なタ
イプの高性能プロセッサ（たとえば、専用グラフィック
ス・プロセッサまたは計算ユニット、マルチメディア・
プロセッサ、ＤＳＰ、または汎用プロセッサ）を含むこ
とができる。

【００１９】いくつかの実施形態では、これらのコンポ
ーネントのうちの１つまたは複数を除くことができる。
たとえば、テクスチャ・バッファは、テクスチャ・マッ
ピングを用意しない実施形態には含まれなくてもよい。
他の実施形態では、メディア・プロセッサまたはハード
ウェア・アクセラレータのいずれかまたは両方に組み込
まれている機能のすべてまたは一部が、ソフトウェア内
で実現できる。

【００２０】１組の実施形態では、メディア・プロセッ
サ１４が１つの集積回路であり、ハードウェア・アクセ
ラレータが別の集積回路である。他の実施形態では、メ
ディア・プロセッサ１４とハードウェア・アクセラレー
タ１８を同じ集積回路内に組み込むことができる。いく
つかの実施形態では、メディア・プロセッサ１４および
／またはハードウェア・アクセラレータ１８の一部を別
々の集積回路内に組み込むことができる。

【００２１】示してあるように、グラフィックス・シス
テム１１２が、図２のホスト・バス１０４などのホスト
・バスに対するインターフェイスを含み、それにより、
グラフィックス・システム１１２がコンピュータ・シス
テム８０などのホスト・システムと通信できるようにす
ることができる。より詳細には、ホスト・バス１０４に
より、ホスト・プロセッサがコマンドをグラフィックス
・システム１１２に送ることができるようになってい
る。一実施形態では、ホスト・バス１０４が、双方向バ
スである。

【００２２】メディア・プロセッサ−図４ 図４は、メディア・プロセッサ１４の一実施形態を示す
図である。示してあるように、メディア・プロセッサ１
４が、コンピュータ・システム８０とグラフィックス・
システム１１２間のデータの転送を制御することによ
り、グラフィックス・システム１１２とコンピュータ・
システム８０間のインターフェイスとして動作できる。
いくつかの実施形態では、メディア・プロセッサ１４
を、グラフィックス・データ上で変換、ライティングお
よび／または他の汎用処理オペレーションを実施するよ
う構成することもできる。

【００２３】変換とは、オブジェクト（またはオブジェ
クトの一部）の空間操作を指し、平行移動、スケーリン
グ（たとえば、引伸ばしや収縮操作）、回転、反転、ま
たはそれらの組み合わせを含む。より一般的には、変換
は、線形マッピング（たとえば、マトリクス乗算）、非
線形マッピング、それらの組み合わせを含むことができ
る。

【００２４】ライティングとは、それぞれ個々のオブジ
ェクトがどの色値および／または輝度値を有するかを判
断するために、表示された画像内のオブジェクトの照度
を計算することを指す。使用されるシェーディング・ア
ルゴリズム（たとえば、固定、グロー、またはフォン）
により、ライティングをいくつかの異なる空間位置で評
価できる。

【００２５】例示してあるように、メディア・プロセッ
サ１４を、ホスト・インターフェイス１１を介してグラ
フィックス・データを受け取るよう構成することができ
る。ホスト・インターフェイス１１の加速ポートを介し
て受け取った１ストリームのデータをバッファするため
に、グラフィックス待ち行列１４８がメディア・プロセ
ッサ１４内に含まれている。受け取ったグラフィックス
・データは、１つまたは複数のグラフィックス・プリミ
ティブを含むことができる。本明細書で使用するよう
に、グラフィックス・プリミティブという用語は、ポリ
ゴン、パラメトリック曲面、スプライン、ＮＵＲＢＳ
（不均一有理Ｂスプライン）、細分表面、フラクタル、
ボリューム・プリミティブ、ボクセル（すなわち、３次
元ピクセル）、粒子システムを含むことができる。一実
施形態では、メディア・プロセッサ１４がまた、幾何デ
ータ・プリプロセッサ１５０と１つまたは複数のマイク
ロプロセッサ・ユニット（ＭＰＵ）１５２とを含むこと
もできる。ＭＰＵ１５２を、頂点変換、ライティング計
算および他のプログラム可能な機能を実施し、その結果
をハードウェア・アクセラレータ１８に送るよう構成す
ることができる。ＭＰＵ１５２がまた、ハードウェア・
アクセラレータ１８内のテクセル（すなわち、テクスチ
ャ・マップの最小のアドレス可能ユニット）およびピク
セルに対する読取り／書込みアクセスを有することもで
きる。幾何データ・プリプロセッサ１５０を、幾何を復
元し、頂点データを変換し、フォーマットし、頂点およ
び命令をＭＰＵ１５２にディスパッチし、頂点および属
性タグまたはレジスタ・データをハードウェア・アクセ
ラレータ１８に送るよう構成することができる。

【００２６】示してあるように、メディア・プロセッサ
１４が、１つまたは複数のメモリに対するインターフェ
イスを含む、他の可能なインターフェイスを有すること
ができる。たとえば、示してあるように、メディア・プ
ロセッサ１４が、直接ラムバスＤＲＡＭ（ＤＲＤＲＡ
Ｍ）１６に対する直接ラムバス・インターフェイス１５
６を含むことができる。ＤＲＤＲＡＭ１６などのメモリ
を、ＭＰＵ１５２のためのプログラムおよび／またはデ
ータ記憶装置のために使用することができる。ＤＲＤＲ
ＡＭ１６を、ディスプレイ・リストおよび／または頂点
テクスチャ・マップを格納するために使用することもで
きる。

【００２７】メディア・プロセッサ１４が、グラフィッ
クス・システム１１２の他の機能コンポーネントに対す
るインターフェイスを含むこともできる。たとえば、メ
ディア・プロセッサ１４が、ハードウェア・アクセラレ
ータ１８などの別の専用プロセッサに対するインターフ
ェイスを有することができる。例示した実施形態では、
メディア・プロセッサ１４がハードウェア・アクセラレ
ータ１８を制御できるようにした加速ポート経路をコン
トローラ１６０に含む。メディア・プロセッサ１４は、
バス・インターフェイス・ユニット（ＢＩＵ）１５４な
どの直接インターフェイスも含むことができる。バス・
インターフェイス・ユニット１５４は、コントローラ１
６０を介して、メモリ１６への経路とハードウェア・ア
クセラレータ１８およびビデオ出力プロセッサ２４への
経路を提供する。

【００２８】ハードウェア・アクセラレータ−図５ １つまたは複数のハードウェア・アクセラレータ１８
を、メディア・プロセッサ１４からグラフィックス命令
とデータを受け取り、受け取った命令に従って受け取っ
たデータに関していくつかの機能を実施するよう構成す
ることができる。たとえば、ハードウェア・アクセラレ
ータ１８を、グラフィックス・データ内に生じるさまざ
まなグラフィックス・プリミティブの、ラスタライズ、
２Ｄおよび／または３Ｄテクスチャリング、ピクセル転
送、イメージング、フラグメント処理、クリッピング、
奥行き表現、トランスペアレンシ処理、セットアップ、
および／またはスクリーン空間レンダリングを実施する
よう構成することができる。

【００２９】クリッピングとは、ワールド空間内の３Ｄ
ビュー・ボリュームの外側にあるグラフィックス・プリ
ミティブまたはその一部を削除することを指す。３Ｄビ
ュー・ボリュームとは、ワールド空間内に位置する仮想
オブザーバ（または仮想カメラ）に対して見えるワール
ド空間の一部を意味している。たとえば、ビュー・ボリ
ュームは、２Ｄビュー・ウィンドウ、ワールド空間内に
置かれたビューポイント（視点）、フロント・クリッピ
ング面、バック・クリッピング面によって生成された先
端が切り取られたピラミッドである。ビューポイント
は、ワールド空間内における仮想オブザーバの場所を意
味する。大抵の場合、３Ｄビュー・ボリュームの外側に
あるプリミティブやその一部は、現在見えず、その後に
処理されることはない。３Ｄビュー・ボリュームの内側
にあるプリミティブまたはプリミティブの一部が、２Ｄ
ビュー・ウィンドウへの投影の候補となる。

【００３０】セットアップとは、３次元ビューポートに
プリミティブをマッピングすることを指す。これには、
元の「ワールド座標」系から確立されたビューポート座
標へオブジェクトを移動し、変換することを含む。これ
により、スクリーン上に表示される３次元オブジェクト
のための正しい透視図が作成される。

【００３１】スクリーン空間レンダリングとは、表示さ
れる各ピクセルを形成するために使用されるデータを生
成するために実施される計算を指す。たとえば、ハード
ウェア・アクセラレータ１８が「サンプル」を計算する
ことができる。「サンプル」は、カラー情報を有する
が、実領域を有さないポイントである。サンプルによ
り、ハードウェア・アクセラレータ１８が、「スーパー
サンプリングする」、すなわちピクセル当たり１を超え
るサンプルを計算することができる。スーパーサンプリ
ングすることにより、より高い品質の画像が生じる。

【００３２】ハードウェア・アクセラレータ１８はいく
つかのインターフェイスを含むこともできる。たとえ
ば、例示した実施形態では、ハードウェア・アクセラレ
ータ１８は４つのインターフェイスを有する。ハードウ
ェア・アクセラレータ１８は、メディア・プロセッサ１
４と通信するためにインターフェイス１６１（「北イン
ターフェイス」と呼ぶ）を有する。ハードウェア・アク
セラレータ１８は、インターフェイス１６１を通じてメ
ディア・プロセッサ１４からコマンドおよび／またはデ
ータを受け取ることができる。さらに、ハードウェア・
アクセラレータ１８はバス３２に対するインターフェイ
ス１７６を含む。バス３２が、ハードウェア・アクセラ
レータ１８を、ブートＰＲＯＭ３０および／またはビデ
オ出力プロセッサ２４に接続することができる。ブート
ＰＲＯＭ３０を、フレーム・バッファ２２のためのシス
テム初期設定データおよび／または制御コードを格納す
るよう構成することができる。ハードウェア・アクセラ
レータ１８は、テクスチャ・バッファ２０に対するイン
ターフェイスを含むこともできる。たとえば、ハードウ
ェア・アクセラレータ１８がテクスチャ・バッファ２０
に対して読取りや書込みを行うために、ハードウェア・
アクセラレータ１８は、エイトウエイ・インターリーブ
されたテクセル・バスを使用してテクスチャ・バッファ
２０に対してインターフェイスをとることができる。ま
た、ハードウェア・アクセラレータ１８はフレーム・バ
ッファ２２に対してもインターフェイスをとることがで
きる。たとえば、ハードウェア・アクセラレータ１８
を、フォーウエイ・インターリーブされたピクセル・バ
スを使用して、フレーム・バッファ２２から読み取りか
つ／またはそこに書き込むよう構成することができる。

【００３３】頂点プロセッサ１６２を、メディア・プロ
セッサ１４から受け取った頂点タグを使用して、ＭＰＵ
１５２からの頂点データを順序付けて組み立てるように
構成することができる。頂点を、メッシュ・バッファ１
６４内に保存かつ／またはそこから検索することができ
る。

【００３４】レンダリング・パイプライン１６６を、２
Ｄウィンドウ・システム・プリミティブおよび３Ｄプリ
ミティブをフラグメントにラスタライズするように構成
することができる。１つのフラグメントが、１つまたは
複数のサンプルを含むことができる。それぞれのサンプ
ルが、カラー・データおよび恐らくはアルファ・タグや
制御タグなどの他のデータのベクトルを含むことができ
る。２Ｄプリミティブは、ドット、フォント、ブレセン
ハム・ライン、２Ｄポリゴンなどのオブジェクトを含
む。３Ｄプリミティブは、平滑で大きいドット、平滑で
広いＤＤＡ（ディジタル微分解析法）ライン、３Ｄポリ
ゴン（たとえば、３Ｄ三角形）などのオブジェクトを含
む。

【００３５】たとえば、レンダリング・パイプライン１
６６を、三角形を定義する頂点を受け取り、三角形と交
差するフラグメントを識別するよう構成することができ
る。

【００３６】レンダリング・パイプライン１６６を、フ
ルスクリーン・サイズのプリミティブを取り扱い、面お
よびエッジの傾斜を計算し、以下のものなどの補完因子
またはコンポーネントを使用して、（カラーなどの）デ
ータをタイル解像度（またはフラグメント解像度）にま
で補間するよう構成することができる。すなわち、 ｒ、ｇ、ｂ（すなわち、赤、緑、青の頂点カラー） ｒ２、ｇ２、ｂ２（すなわち、明るいテクスチャからの
赤、緑、青のスペキュラ・カラー） アルファ（すなわち、トランスペアレンシ） ｚ（すなわち、深度） ｓ、ｔ、ｒ、ｗ（すなわち、テクスチャ・コンポーネン
ト）

【００３７】スーパーサンプリングを使用する実施形態
では、サンプル・ジェネレータ１７４を、レンダリング
・パイプライン１６６によって出力されたフラグメント
からサンプルを生成し、どのサンプルがラスタライズ・
エッジの内側にあるかを判断するよう構成することがで
きる。サンプル位置は、確率的サンプル位置決めパター
ンを可能にするためのユーザ・ローダブル・テーブルに
よって決めることができる。

【００３８】ハードウェア・アクセラレータ１８を、３
Ｄプリミティブからフレーム・バッファ２２へテクスチ
ャされたフラグメントを書き込むように構成することが
できる。レンダリング・パイプライン１６６は、ｒ、
ｓ、ｔ、ｗを定義するピクセル・タイルをテクスチャ・
アドレス・ユニット１６８に送ることができる。テクス
チャ・アドレス・ユニット１６８は、ｒ、ｓ、ｔ、ｗテ
クスチャ座標を使用して、テクセル・アドレス（たとえ
ば、１組の隣接テクセルのためのアドレス）を計算し、
テクスチャ・フィルタ１７０のための補間係数を判断す
る。テクセル・アドレスは、テクスチャ・バッファ２０
からテクスチャ・データ（すなわち、テクセル）にアク
セスするために使用される。テクスチャ・バッファ２０
は、それぞれのクロック内でできるだけ多くの隣接テク
セルを得るためにインターリーブすることができる。テ
クスチャ・フィルタ１７０は、双一次（バイリニア）、
トライリニア、またはカドリニア補間を実施することが
できる。ピクセル転送ユニット１８２はまた、テクセル
をスケールし、かつバイアスし、かつ／またはルックア
ップすることができる。テクスチャ環境１８０は、テク
セルをサンプル・ジェネレータ１７４によって作り出さ
れたサンプルに適用することができる。テクスチャ環境
１８０を使用して、画像上に幾何学的変換（たとえば、
バイリニアのスケーリング、回転、フリップ）を実施
し、かつテクスチャ・バッファ画像データに他の画像フ
ィルタリング・オペレーション（たとえば、バイキュー
ビック・スケーリングや畳込み）も実施することができ
る。

【００３９】例示した実施形態では、ピクセル転送ＭＵ
Ｘ１７８は、ピクセル転送ユニット１８２に対する入力
を制御する。ピクセル転送ユニット１８２は、北インタ
ーフェイス１６１を介して受け取ったピクセル・データ
を選択してアンパックし、フレーム・バッファ２２また
はテクスチャ・バッファ２０のいずれかからチャネルを
選択し、あるいはテクスチャ・フィルタ１７０またはサ
ンプル・フィルタ１７２から受け取ったデータを選択す
ることができる。

【００４０】ピクセル転送ユニット１８２を使用して、
スケール、バイアス、および／またはカラー・マトリク
ス・オペレーション、カラー・ルックアップ・オペレー
ション、ヒストグラム・オペレーション、アキュームレ
ーション・オペレーション、正規化オペレーション、お
よび／または最小化／最大化機能を実施することができ
る。処理されたデータのソース（およびデータに実施さ
れたオペレーション）により、ピクセル転送ユニット１
８２は、処理されたデータを、（テクスチャ・バッファ
ＭＵＸ１８６を介して）テクスチャ・バッファ２０に、
（テクスチャ環境ユニット１８０およびフラグメント・
プロセッサ１８４を介して）フレーム・バッファ２２
に、あるいは（北インターフェイス１６１を介して）ホ
ストに出力できる。たとえば、一実施形態では、ピクセ
ル転送ユニット１８２は、ピクセル転送ＭＵＸ１７８を
介してホストからピクセル・データを受け取ると、ピク
セル転送ユニット１８２を使用して、スケールとバイア
スまたはカラー・マトリクス・オペレーション、それに
続き、カラー・ルックアップ・オペレーションまたはヒ
ストグラム・オペレーション、それに続き、最小化／最
大化機能を実施することができる。次いで、ピクセル転
送ユニット１８２は、テクスチャ・バッファ２０または
フレーム・バッファ２２のいずれかにデータを出力する
ことができる。

【００４１】フラグメント・プロセッサ１８４を使用し
て、ＯｐｅｎＧＬ（登録商標）フラグメント処理オペレ
ーションなどの標準フラグメント処理オペレーションを
実施することができる。たとえば、オーバラップしてい
るウィンドウを加速するために、フラグメント・プロセ
ッサ１８４を、以下のオペレーション、すなわち、フォ
ギング、領域パターン、シザリング、アルファ／カラー
・テスト、所有権テスト（ＷＩＤ）、ステンシル・テス
ト、深度テスト、アルファ・ブレンドまたは論理ｏｐｓ
（ＲＯＰ）、プレーン・マスキング、バッファ選択、ピ
ック・ヒット／オクルージョン（occlusion）検出、お
よび／または予備のクリッピングを実施するよう構成す
ることができる。

【００４２】テクスチャ・バッファ２０テクスチャ・バ
ッファ２０はいくつかのＳＤＲＡＭを含むことができ
る。テクスチャ・バッファ２０を、ハードウェア・アク
セラレータ１８のために、テクスチャ・マップ、画像処
理バッファ、アキュームレーション・バッファを格納す
るよう構成することができる。テクスチャ・バッファ２
０が、（たとえば、テクスチャ・バッファ２０内に含ま
れるＳＤＲＡＭのタイプにより）多くの異なるキャパシ
ティを有することができる。いくつかの実施形態では、
それぞれの対のＳＤＲＡＭが、独立して行および列にア
ドレス可能である。

【００４３】フレーム・バッファ２２ また、グラフィックス・システム１１２はフレーム・バ
ッファ２２を含むこともできる。一実施形態では、フレ
ーム・バッファ２２は、三菱電気株式会社製の３Ｄ・Ｒ
ＡＭメモリ・デバイスなどの、多数のメモリ・デバイス
を含むことができる。フレーム・バッファ２２を、表示
ピクセル・バッファ、オフスクリーン・ピクセル・バッ
ファ、および／またはスーパーサンプル・バッファとし
て構成することができる。さらに、一実施形態では、フ
レーム・バッファ２２のある一部を、表示ピクセル・バ
ッファとして使用し、他の一部を、オフスクリーン・ピ
クセル・バッファおよびサンプル・バッファとして使用
することができる。

【００４４】ビデオ出力プロセッサ−図６ グラフィックス・システム１１２内にビデオ出力プロセ
ッサ２４を含むことができる。ビデオ出力プロセッサ２
４は、フレーム・バッファ２２から出力されるピクセル
をバッファし処理することができる。たとえば、ビデオ
出力プロセッサ２４を、フレーム・バッファ２２からピ
クセルのバーストを読み取るよう構成することができ
る。また、ビデオ出力プロセッサ２４を、フレーム・バ
ッファ２２がダブル・バッファされている場合にはダブ
ル・バッファ選択（ｄｂｓｅｌ）、オーバーレイ・トラ
ンスペアレンシ（トランスペアレンシ／オーバーレイ・
ユニット１９０を使用して）、面グループ抽出、ガンマ
補正、擬似カラーまたはカラー・ルックアップまたはバ
イパス、および／またはカーソル生成を実施するよう構
成することもできる。たとえば、例示した実施形態で
は、出力プロセッサ２４は、ＷＩＤ（ウィンドウＩＤ）
ルックアップ・テーブル（ＷＬＵＴ）１９２とガンマお
よびカラー・マップ・ルックアップ・テーブル（ＧＬＵ
Ｔ、ＣＬＵＴ）１９４とを含む。一実施形態では、フレ
ーム・バッファ２２は、トランスペアレンシ・オーバー
レイ１９０とＷＬＵＴ１９２のすべてまたはいくつかを
含む、多数の３ＤＲＡＭ６４ ２０１を含むことができ
る。２つの独立したビデオ・ラスタ・タイミング・ジェ
ネレータ１９６を使用して、ビデオ出力プロセッサ２４
を、２つのディスプレイへの２つのビデオ出力ストリー
ムをサポートするよう構成することもできる。たとえ
ば、１つのラスタ（たとえば、１９６Ａ）は、１２８０
×１０２４ ＣＲＴを駆動し、もう１つ（たとえば、１
９６Ｂ）は、符号化したテレビジョン映像を備えるＮＴ
ＳＣまたはＰＡＬ装置を駆動することができる。

【００４５】ＤＡＣ２６は、グラフィックス・システム
１１２の最終出力ステージとして動作することができ
る。ＤＡＣ２６は、ＧＬＵＴ／ＣＬＵＴ／カーソル・ユ
ニット１９４から受け取ったディジタル・ピクセル・デ
ータをアナログ・ビデオ信号に変換し、この信号は、次
いで、表示デバイスに送られる。一実施形態では、ＤＡ
Ｃ２６を、アナログ・ビデオ信号の代りにディジタル・
ピクセル・データを出力するために、バイパスするかま
たは完全に省略することができる。このことは、表示デ
バイスが、ディジタル技術（たとえば、ＬＣＤタイプの
ディスプレイまたはディジタル・マイクロミラー・ディ
スプレイ）に基づいている場合に有益であろう。

【００４６】ＤＡＣ２６は、陰極線管（ＣＲＴ）モニタ
などの表示デバイスにアナログ・ビデオ出力を提供する
よう構成された、赤／緑／青のディジタル／アナログ・
コンバータでよい。一実施形態では、ＤＡＣ２６を、２
４０ＭＨｚのドット・レートで高解像度ＲＧＢアナログ
・ビデオ出力を提供するよう構成することができる。同
様に、エンコーダ２８を、符号化したビデオ信号をディ
スプレイに提供するよう構成することができる。たとえ
ば、エンコーダ２８は、符号化したＮＴＳＣまたはＰＡ
ＬビデオをＳビデオまたは合成ビデオ・テレビジョン・
モニタまたは録音デバイスに提供することができる。

【００４７】他の実施形態では、ビデオ出力プロセッサ
２４は、ピクセル・データを他の組み合わせのディスプ
レイに出力できる。たとえば、ピクセル・データを（１
つのＤＡＣ２６と１つのエンコーダ２８ではなく）２つ
のＤＡＣ２６に出力することにより、ビデオ出力プロセ
ッサ２４が、２つのＣＲＴを駆動できる。あるいは、２
つのエンコーダ２８を使用することにより、ビデオ出力
プロセッサ２４が、適切なビデオ入力を２つのテレビジ
ョン・モニタに提供することができる。一般的に、多く
の異なる組み合わせの表示デバイスを、その表示デバイ
スのための適切な出力デバイスおよび／またはコンバー
タを提供することにより、サポートすることができる。

【００４８】サンプルからピクセルへの処理の流れ １組の実施形態では、ハードウェア・アクセラレータ１
８が、メディア・プロセッサ１４から三角形などのプリ
ミティブを定義する幾何学的パラメータを受け取り、サ
ンプルとしてプリミティブをレンダリングすることがで
きる。サンプルは、フレーム・バッファ２２のサンプル
記憶装置領域（サンプル・バッファとも呼ぶ）内に格納
することができる。次いで、サンプルは、フレーム・バ
ッファ２２のサンプル記憶装置領域から読み取られ、サ
ンプル・フィルタ２２によってフィルタがかけられて、
ピクセルを生成する。ピクセルは、フレーム・バッファ
２２のピクセル記憶装置領域内に格納される。ピクセル
記憶装置領域を、ダブルバッファすることができる。ビ
デオ出力プロセッサ２４が、ピクセルをフレーム・バッ
ファ２２のピクセル記憶装置領域から読み取り、そのピ
クセルからビデオ・ストリームを生成する。ビデオ・ス
トリームは、ＤＡＣ２６および／またはビデオ・エンコ
ーダ２８を通して、１つまたは複数の表示デバイス（た
とえば、モニタ、プロジェクタ、ヘッドマウント・ディ
スプレイなど）に提供することができる。

【００４９】サンプルは、２次元サンプル空間（レンダ
リング空間とも呼ぶ）内の位置で計算される。サンプル
空間は、１アレイのビン（本明細書では、フラグメント
とも呼ぶ）に区分することができる。フレーム・バッフ
ァ２２のサンプル記憶装置領域内のサンプルの記憶は、
図７に例示したようなビン、すなわちフラグメントに従
って組織化することができる。それぞれのビンが、１つ
または複数のサンプルを含むことができる。ビン当たり
のサンプルの数は、プログラム可能なパラメータであり
得る。

【００５０】レンダリング・パイプライン−図８ 図８は、レンダリング・システムまたはレンダリング・
パイプライン１６６の一実施形態をより詳細に示すブロ
ック図である。示してあるように、レンダリング・パイ
プライン１６６は、頂点プロセッサ（ＶＰ）１６２と、
プリセットアップ・ユニット（ＰＳＵ）３０２と、セッ
トアップ・ユニット（ＳＵ）３０４と、エッジ・ウォー
カ（ＥＷ）３０６と、スパン・ウォーカ（ＳＷ）３０８
とを備えることができる。

【００５１】頂点プロセッサ１６２は、メディア・プロ
セッサ１４から受け取った頂点情報から三角形（または
ポリゴン）をアセンブルするよう動作する。プリセット
アップ・ユニット３０２は、三角形データをプリプロセ
スするよう動作する。セットアップ・ユニット３０４
は、三角形のエッジおよび三角形を横切るパラメータ値
（ｘ、ｙ、ｚ、ｒ、ｇ、ｂ．．．）の変形を決める。エ
ッジ・ウォーカ３０６は、三角形の制御エッジ（最長ま
たは主要エッジ）から従属エッジまで、三角形をまたが
るスキャン・ラインのスタート・ポイントおよびエンド
・ポイントを決めるように動作する。スキャン・ライン
は、１ステップだけ主要方向にステップさせられる。ス
パン・ウォーカ３０８は、スキャン・ラインに沿ってピ
クセル値を補間するよう動作する。ＥＷ３０６によって
出されるそれぞれのスキャン・ラインについて、ＳＷ３
０８は、スキャン・ライン上の制御エッジ・ポイントと
従属エッジ・ポイント間のスキャン・ライン上にあるそ
れぞれのピクセル位置のためのパラメータ値を補間す
る。

【００５２】エッジ・ウォーカおよびスパン・ウォーカ
の内部構造−図９ 図９は、ＥＷ３０６およびＳＷ３０８の一実施形態を示
す図である。ＥＷ３０６は、２本のスキャン・ラインに
対する２組のエンド・ポイントのためのパラメータ値を
実質的に同時に生成するために、２組のアキュムレータ
４１０〜４２０を備えることができる。ＳＷ３０８は、
２本のスキャン・ラインのそれぞれにある第１および第
２のピクセルのためのパラメータ値を実質的に同時に判
断するために、４組のアキュムレータ４３０〜４６０を
使用することができる。この構成により、ＥＷ３０６お
よびＳＷ３０８が、４つのピクセルのためのパラメータ
値を実質的に同時に生成できる。他の実施形態では、追
加のアキュムレータを利用して、２つを超えるスキャン
・ラインを実質的に同時に処理できるようにしている。
図９ａ〜ｃは、クロックサイクル毎に１ピクセルのレー
トで１本のスキャン・ラインと１組のアキュムレータと
でピクセルを順に処理するスパン・ウォーカを、２本の
スキャン・ラインと４組のアキュムレータとで１クロッ
クサイクルに実質的に同時に４ピクセルを処理するスパ
ン・ウォーカ３０８の実施形態と比較した視覚的表現で
ある。

【００５３】多数のピクセルを実質的に同時にレンダリ
ングするための方法−図１０ 図１０は、グラフィックス・システム内で三角形（また
はポリゴン）をレンダリングするための方法の一実施形
態を示す流れ図である。この方法は、三角形の制御エッ
ジ（主要エッジまたは最長エッジ）および２つの従属エ
ッジのためのデータを含む三角形に関する受信情報、お
よび三角形を横切るパラメータ値（ｘ、ｙ、ｚ、ｒ、
ｇ、ｂ．．．）の変形形態を含む（ステップ５００）。
エッジ・ウォーカ３０６は、第１のスキャン・ライン
（本明細書では、スパンまたはスライスとも呼ぶ）のた
めのｘ座標を判断し（ステップ５１０）、次いで、実質
的に同時に、ｘおよびｘ＋１で２本のスキャン・ライン
のためのスタート・ポイントおよびエンド・ポイントの
ためのｙ座標を計算する（ステップ５２０）。スパン・
ウォーカ３０８は、１度に４つのピクセル位置のための
パラメータ値、つまり、ｘで第１のスキャン・ライン上
にある２つおよびｘ＋１で第２のスキャン・ライン上に
ある２つを、実質的に同時に補間し（ステップ５３
０）、ピクセルのそれぞれ２×２タイルを出力する（ス
テップ５４０）。エッジ・ウォーカ３０６は、ｘをｘ＋
２で置換し、新しいｘ座標がｘ ｍａｘ、つまり三角形
のエンドのためのｘ座標より大きいかどうか判断するよ
うテストする（ステップ５６０）。ｘがｘ ｍａｘより
大きい場合は、三角形は、十分にレンダリングされる
（ステップ５７０）。ｘがｘ ｍａｘより大きくない場
合は、エッジ・ウォーカ３０６は、新しいｘおよびｘ＋
１座標で２つの新しいスキャン・ラインのためのスター
ト・ポイントおよびエンド・ポイントのためのｙ座標を
計算する（ステップ５２０）。そして、ステップ５３０
〜５６０を繰り返す。いくつかの実施形態では、ピクセ
ルの２×２タイルの４つのピクセルを、メモリ２２に実
質的に同時に書き込むことができる。

【００５４】他の実施形態では、エッジ・ウォーカ３０
６を、３つまたはそれ以上のスキャン・ラインを実質的
に同時に処理するよう構成することができ、スパン・ウ
ォーカ３０８を、２×２またはそれより大きいピクセル
・アレイを実質的に同時に処理するよう構成することが
でき、メモリ２２を、４つまたはそれ以上のピクセルを
実質的に同時に受け取るよう構成することができる。

【００５５】以下本発明実施形態をより具体的に説明す
る。本発明は、グラフィックス・システム内で複数の三
角形をレンダリングするための方法である。三角形のそ
れぞれに対して、その三角形に関する情報を受け取っ
て、三角形の主要エッジを指定し、三角形の主要エッジ
に沿ってエッジ・ウォーキングを実施し、その後に複数
のスキャン・ラインに沿ってスパン・ウォーキングを実
施する。そのエッジ・ウォーキングによって三角形を横
切るスキャン・ラインのスタートとエンドを決める対の
ポイントを複数生成し、かつ、複数のスキャン・ライン
を実質的に同時に生成する。また、スパン・ウォーキン
グは複数のスキャン・ライン上で実質的に同時に動作し
て、スキャン・ラインの１つの上にあり、かつ三角形内
にある、それぞれのピクセル位置のためのパラメータ値
を判断する。

【００５６】エッジ・ウォーキングによって同時に生成
されるスキャンラインは２本であることが望ましい。そ
の２本のスキャン・ラインから２×２ピクセル・タイル
を生成する。エッジ・ウォーキングを実施することとス
パン・ウォーキングを実施することは、次の複数のスキ
ャン・ラインが三角形の外側に始まるまで繰り返され
る。また、エッジ・ウォーキングとスパン・ウォーキン
グによって生成されたピクセルに応答して、複数のピク
セルを実質的に同時にメモリに書き込む。

【００５７】他の実施形態は、三角形のそれぞれについ
て、三角形に関する情報を受け取り、三角形の主要エッ
ジを指定し、三角形の主要エッジに沿って動作して、三
角形の各スパンを決めるスタート・ポイントとエンド・
ポイントを生成し、かつ複数のスパンを実質的に同時に
生成する。さらに、スパンを実質的に同時に生成したあ
と、複数のスパン上で実質的に同時に三角形のスパン内
のピクセル位置でパラメータ値を判断する。

【００５８】上述の実施形態を、かなり詳細に記述して
きたが、他のバージョンも可能である。上記の開示を十
分に理解されたならば、数多くの変形形態および修正形
態が、当業者には明らかとなろう。以下の特許請求の範
囲は、このようなすべての変形形態および修正形態を包
含すると解釈されるものとする。本明細書で使用したセ
クションの見出しは、単に整理上のためであり、本明細
書または本明細書に添付した特許請求の範囲に記載され
た記述を限定するものではないことに留意されたい。

【図面の簡単な説明】

【図１】コンピュータ・システムの一実施形態を示す透
視図である。

【図２】コンピュータ・システムの一実施形態を簡単に
示すブロック図である。

【図３】グラフィックス・システムの一実施形態を示す
機能ブロック図である。

【図４】図３のメディア・プロセッサの一実施形態を示
す機能ブロック図である。

【図５】図３のハードウェア・アクセラレータの一実施
形態を示す機能ブロック図である。

【図６】図３のビデオ出力プロセッサの一実施形態を示
す機能ブロック図である。

【図７】１アレイのビンに区分されたサンプル空間を示
す図である。

【図８】図５のレンダリング・パイプラインの一部をよ
り詳細に示すブロック図である。

【図９】図８のエッジ・ウォーカおよびスパン・ウォー
カの内部構造を示すブロック図である。

【図９ａ】１スキャンライン処理に対する２スキャンラ
イン処理の視覚的比較を示す図である。

【図９ｂ】１スキャンライン処理に対する２スキャンラ
イン処理の視覚的比較を示す図である。

【図９ｃ】１スキャンライン処理に対する２スキャンラ
イン処理の視覚的比較を示す図である。

【図１０】多数のピクセルを実質的に同時にレンダリン
グするための方法を示す流れ図である。

【符号の説明】

１１ ホスト・インターフェイス １４ メディア・プロセッサ １６ 直接ラムバスＤＲＡＭ（ＤＲＤＲＡＭ） １８ ハードウェア・アクセラレータ ２０ テクスチャ・バッファ ２２ フレーム・バッファ ２４ ビデオ出力プロセッサ ２６ ディジタル／アナログ・コンバータ（ＤＡＣ） ２８ ビデオ・エンコーダ ３０ ブートＰＲＯＭ ３２ バス ８０ コンピュータ・システム ８２ システム・ユニット ８４ 表示デバイス ８６ キーボード ８８ マウス １０２ 中央演算処理装置（ＣＰＵ） １０４ システム・バス １０６ システム・メモリ １１２ グラフィックス・システム １４８ グラフィックス待ち行列 １５０ 幾何データ・プリプロセッサ １５２ マイクロプロセッサ・ユニット（ＭＰＵ） １５４ バス・インターフェイス・ユニット（ＢＩＵ） １５６ 直接ラムバス・インターフェイス １６０ コントローラ １６０、１７６ インターフェイス １６２ 頂点プロセッサ １６４ メッシュ・バッファ １６６ レンダリング・パイプライン １６８ テクスチャ・アドレス・ユニット １７０ テクスチャ・フィルタ １７２ サンプル・フィルタ １７４ サンプル・ジェネレータ １７８ ピクセル転送ＭＵＸ １８０ テクスチャ環境ユニット １８２ ピクセル転送ユニット １８４ フラグメント・プロセッサ １８６ テクスチャ・バッファＭＵＸ １９０ トランスペアレンシ／オーバーレイ・ユニット １９２ ＷＩＤ（ウィンドウＩＤ）ルックアップ・テー
ブル（ＷＬＵＴ） １９４ ガンマおよびカラー・マップ・ルックアップ・
テーブル（ＧＬＵＴ、ＣＬＵＴ） １９６ ビデオ・ラスタ・タイミング・ジェネレータ ２０１ ３ＤＲＡＭ６４ ３０２ プリセットアップ・ユニット（ＰＳＵ） ３０４ セットアップ・ユニット（ＳＵ） ３０６ エッジ・ウォーカ（ＥＷ） ３０８ スパン・ウォーカ（ＳＷ） ４１０〜４２０、４３０〜４６０ アキュムレータ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 パトリック・シィハン アメリカ合衆国・94538・カリフォルニア 州・フレモント・ブラニング ストリー ト・39627 (72)発明者 マイケル・ジィ・レイベル アメリカ合衆国・95070・カリフォルニア 州・サラトガ・アーゴン ドライブ・ 13443 (72)発明者 マーク・イー・パスクァル アメリカ合衆国・95131・カリフォルニア 州・サン ノゼ・バーチメドウ コート・ 1593 (72)発明者 ウィン−チェン・タン アメリカ合衆国・94587・カリフォルニア 州・ユニオン シティ・ニュー ハーバー ウェイ・5404 (72)発明者 ナンディニ・ラマーニ アメリカ合衆国・95070・カリフォルニア 州・サラトガ・サラトガ ハイツ ドライ ブ・21531 Ｆターム(参考） 5B080 AA14 CA01 CA04 CA05 CA08 FA02 FA16 GA25

Claims (12)

【特許請求の範囲】
1. 【請求項１】 グラフィックス・システム内で複数の三
   角形をレンダリングするための方法であって、それらの
   三角形のそれぞれについて、 三角形に関する情報を受け取り、三角形の主要エッジを
   指定することと、 三角形の主要エッジに沿ってエッジ・ウォーキングを実
   施することとを含み、前記エッジ・ウォーキングが複数
   の対のポイントを生成し、それぞれの対のポイントが、
   三角形を横切るスキャン・ラインのスタートおよびエン
   ドを定義し、前記エッジ・ウォーキングを実施すること
   が、複数のスキャン・ラインを実質的に同時に生成し、 さらに、複数のスキャン・ラインに沿ってスパン・ウォ
   ーキングを実施することを含み、前記スパン・ウォーキ
   ングが、スキャン・ラインの１つの上にあり、かつ三角
   形内にある、それぞれのピクセル位置のためのパラメー
   タ値を判断し、前記スパン・ウォーキングが前記エッジ
   ・ウォーキング後に実施され、前記スパン・ウォーキン
   グが複数のスキャン・ライン上で実質的に同時に動作す
   る方法。
2. 【請求項２】 前記エッジ・ウォーキングを実施するこ
   とが、２本のスキャン・ラインを実質的に同時に生成
   し、 前記スパン・ウォーキングが、２本のスキャン・ライン
   上で実質的に同時に動作する、請求項１に記載の方法。
3. 【請求項３】 前記スパン・ウォーキングが、２本のス
   キャン・ラインから２×２ピクセル・タイルを生成す
   る、請求項２に記載の方法。
4. 【請求項４】 複数のピクセルを実質的に同時にメモリ
   に書き込むことをさらに含み、前記書き込むことが、前
   記エッジ・ウォーキングおよび前記スパン・ウォーキン
   グによって生成されたピクセルに応答して実施される、
   請求項１に記載の方法。
5. 【請求項５】 前記エッジ・ウォーキングを実施するこ
   とおよび前記スパン・ウォーキングを実施することが、
   パイプライン方式で実施される、請求項１に記載の方
   法。
6. 【請求項６】 前記エッジ・ウォーキングを実施するこ
   とおよび前記スパン・ウォーキングを実施することが、
   次の複数のスキャン・ラインが三角形の外側に始まるま
   で繰り返される、請求項１に記載の方法。
7. 【請求項７】 グラフィックス・システム内で複数の三
   角形をレンダリングするための方法であって、それらの
   三角形のそれぞれについて、 三角形に関する情報を受け取り、三角形の主要エッジを
   指定することと、 三角形の主要エッジに沿って動作して、スタート・ポイ
   ントおよびエンド・ポイントを生成することとを含み、
   スタート・ポイントおよびエンド・ポイントが三角形の
   各スパンを定義し、前記動作することが、複数のスパン
   を実質的に同時に生成し、 さらに、三角形のスパン内のピクセル位置でパラメータ
   値を判断することを含み、前記判断することが、前記動
   作することの後に実施され、前記判断することが、複数
   のスパン上で実質的に同時に動作する方法。
8. 【請求項８】 グラフィックス・システム内で複数の三
   角形をレンダリングするための方法であって、それらの
   三角形のそれぞれについて、 三角形に関する情報を受け取り、三角形の主要エッジを
   指定することと、 三角形の主要エッジに沿ってエッジ・ウォーキングを実
   施して、２対のスタート・ポイントおよびエンド・ポイ
   ントを生成することとを含み、２対のスタート・ポイン
   トおよびエンド・ポイントが三角形の各スパンを定義
   し、 さらに、スパン・ウォーキングを実施して、スタート・
   ポイントおよびエンド・ポイントに基づく、三角形の２
   つのスパン内のピクセル位置でパラメータ値を判断する
   ことを含み、前記スパン・ウォーキングが、前記エッジ
   ・ウォーキング後に実施され、前記スパン・ウォーキン
   グが、２つのスパン上で実質的に同時に動作し、前記ス
   パン・ウォーキングが、４つのピクセルのためのパラメ
   ータ値を実質的に同時に生成し、 さらに、４つのピクセルのそれぞれのグループをメモリ
   内に実質的に同時に格納することを含む方法。
9. 【請求項９】 三角形に関する情報を受け取り、三角形
   の主要エッジ上でエッジ・ウォーキングを実施して、ス
   タート・ポイントおよびエンド・ポイントを生成するエ
   ッジ・ウォーカ・ユニットを含み、スタート・ポイント
   およびエンド・ポイントが三角形を横切る各スキャン・
   ラインを定義し、エッジ・ウォーカ・ユニットが、複数
   のスキャン・ラインを実質的に同時に生成し、 さらに、エッジ・ウォーカ・ユニットに結合し、スキャ
   ン・ライン上のピクセル位置でパラメータ値を判断する
   スパン・ウォーカ・ユニットを含み、前記スパン・ウォ
   ーカ・ユニットが前記エッジ・ウォーカ・ユニットの後
   に動作し、前記スパン・ウォーカ・ユニットが複数のス
   キャン・ライン上で実質的に同時に動作するグラフィッ
   クス・システム。
10. 【請求項１０】 エッジ・ウォーカ・ユニットが、第１
    の複数のアキュムレータを含み、 第１の複数のアキュムレータが、実質的に同時に動作し
    て、複数のスキャン・ラインを生成し、 スパン・ウォーカ・ユニットが、第２の複数のアキュム
    レータを含み、 第２の複数のアキュムレータが、複数のスキャン・ライ
    ン上で実質的に同時に動作する、請求項９に記載のシス
    テム。
11. 【請求項１１】 メモリをさらに備え、メモリが、三角
    形内のそれぞれのピクセルのために判断されたパラメー
    タ値を格納するよう構成された、請求項９に記載のシス
    テム。
12. 【請求項１２】 グラフィックス・システムに接続され
    た、ホスト・プロセッサと、入力デバイスと、メモリ
    と、表示デバイスとの、１つまたは複数をさらに備え
    る、請求項９に記載のシステム。