JP2003281554A - Drawing device and method - Google Patents

Drawing device and method

Info

Publication number
JP2003281554A
JP2003281554A JP2002082041A JP2002082041A JP2003281554A JP 2003281554 A JP2003281554 A JP 2003281554A JP 2002082041 A JP2002082041 A JP 2002082041A JP 2002082041 A JP2002082041 A JP 2002082041A JP 2003281554 A JP2003281554 A JP 2003281554A
Authority
JP
Japan
Prior art keywords
image
written
frame buffer
clear area
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002082041A
Other languages
Japanese (ja)
Inventor
Yasuhiro Enomoto
保宏 榎本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2002082041A priority Critical patent/JP2003281554A/en
Publication of JP2003281554A publication Critical patent/JP2003281554A/en
Pending legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To perform a processing at high speed, when writing an image to a frame buffer by use of a mask memory, to reduce the power consumption. <P>SOLUTION: An image designated by a mask memory 21 is written in a frame buffer A, and reading of a frame buffer B is performed (a). The reading of the frame buffer A is then performed, and the writing in the frame buffer B is performed (b). When a clear area 24 is designated in the mask memory 21 in (c), an image having a corresponding clear area 31 is written in the frame buffer A, and the reading of the frame buffer B is performed. Thereafter, the writing and reading of the frame buffers A and B are performed (d) and (e). During this, the clear areas 31 are present in the written images and the displayed images, and two frame images have the same background. Accordingly, writing of an image to be updated can be performed only to the clear areas 24 and 31 of the mask memory 21 and the frame buffers. <P>COPYRIGHT: (C)2004,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、画像をフレームバ
ッファ上に書き込む描画装置、及び描画方法に関するも
のである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a drawing device and a drawing method for writing an image on a frame buffer.

【0002】[0002]

【従来の技術】図6はフレームバッファ上に画像の書き
込みを行う従来の描画装置を概略的に示すブロック図で
ある。ここでは、描画対象画像としてスプライトを書き
込む場合について説明する。尚、スプライトとは、例え
ばコンピュータゲーム等におけるアニメーション等の絵
の単位であり、通常は矩形の中に表示部分と背景部分と
が描かれている。
2. Description of the Related Art FIG. 6 is a block diagram schematically showing a conventional drawing apparatus for writing an image on a frame buffer. Here, a case where a sprite is written as a drawing target image will be described. A sprite is a unit of a picture such as an animation in a computer game or the like, and a display portion and a background portion are usually drawn in a rectangle.

【0003】図6において、スプライトバッファAから
スプライトデータを読み出し、描画エンジン1により拡
大、縮小、回転等の処理をした後、マスク演算装置2を
介してフレームバッファ3に書き込む。この間にスプラ
イトバッファBに次のスプライトデータを書き込み、ス
プライトバッファAのフレームバッファ3への書き込み
が終了すると、スプライトバッファBを読み出し、その
スプライトデータを描画エンジン1に書き込む。スプラ
イトバッファAにはさらに次のスプライトデータの書き
込みが行われる。
In FIG. 6, the sprite data is read from the sprite buffer A, enlarged, reduced, rotated, etc. are processed by the drawing engine 1 and then written into the frame buffer 3 via the mask arithmetic unit 2. During this time, the next sprite data is written to the sprite buffer B, and when the writing of the sprite buffer A to the frame buffer 3 is completed, the sprite buffer B is read and the sprite data is written to the drawing engine 1. The next sprite data is further written in the sprite buffer A.

【0004】このようにして、スプライトバッファA、
Bに交互にスプライトデータの書き込みと読み出しが行
われ、読み出されたスプライトデータは描画エンジン1
で処理された後、マスク演算装置2を介してフレームバ
ッファ3に書き込まれることにより描画される。フレー
ムバッファ3は、2個のフレームバッファA、B(図示
せず)を有し、交互に書き込みと読み出しを行うように
なされ、読み出されたスプライトデータは、表示装置に
送られて表示される。
In this way, the sprite buffer A,
Sprite data is written to and read from B alternately, and the read sprite data is written to the drawing engine 1
After being processed in (1), it is drawn by being written in the frame buffer 3 via the mask arithmetic unit 2. The frame buffer 3 has two frame buffers A and B (not shown) so that writing and reading are alternately performed, and the read sprite data is sent to a display device and displayed. .

【0005】マスク演算装置2は、マスクメモリ21を
有している。マスクメモリ21には、フレームバッファ
3上の各ピクセル(画素)と対応する1ビットのデータ
が表示ピクセル分だけ書き込まれる。この1ビットのデ
ータは、そのピクセルが、書き込もうとする画像の形成
に寄与するか否かを1又は0で示すものである。従っ
て、マスクメモリ21には、1又は0のデータが全ピク
セル数だけ書き込まれる。描画エンジン1からは、書き
込もうとするスプライトのフレームバッファ上のアドレ
スと、各アドレスのピクセルデータがマスク演算装置2
に送られる。
The mask arithmetic unit 2 has a mask memory 21. In the mask memory 21, 1-bit data corresponding to each pixel (pixel) on the frame buffer 3 is written for a display pixel. This 1-bit data indicates with 1 or 0 whether or not the pixel contributes to the formation of an image to be written. Therefore, 1 or 0 data is written in the mask memory 21 by the total number of pixels. From the drawing engine 1, the address on the frame buffer of the sprite to be written and the pixel data at each address are calculated by the mask calculation device 2
Sent to.

【0006】マスク演算装置2は、送られて来たアドレ
スとピクセルデータに基づいてマスクメモリ21に1ビ
ットデータを各ピクセルについて書き込む。そしてマス
ク演算装置2は、このマスクメモリ21のデータに基づ
いて、上記ピクセルデータのフレームバッファ3への書
き込みを制御する。書き込みは、マスク演算装置2内の
書き込み制御装置(図示せず)により行われる。
The mask operation device 2 writes 1-bit data for each pixel in the mask memory 21 based on the address and the pixel data sent. Then, the mask arithmetic unit 2 controls writing of the pixel data into the frame buffer 3 based on the data in the mask memory 21. Writing is performed by a writing control device (not shown) in the mask operation device 2.

【0007】[0007]

【発明が解決しようとする課題】上述した従来の描画装
置においては、マスクメモリ21とフレームバッファ3
は1フレーム毎にクリアされて更新されるが、このと
き、背景等の静止している部分のデータも書換えられ
る。即ち、画像の静止部分の同じデータの書き込みが二
度行われるため、高速処理の妨げになると共に、消費電
力が無駄となっていた。
In the above-mentioned conventional drawing apparatus, the mask memory 21 and the frame buffer 3 are used.
Is cleared and updated for each frame, but at this time, the data of the stationary portion such as the background is also rewritten. That is, since the same data is written twice in the still part of the image, high-speed processing is hindered and power consumption is wasted.

【0008】本発明は上記の問題を解決するためになさ
れたもので、マスクメモリやフレームバッファの書き込
み時間のオーバーヘッド、消費電力を低減し、効率的な
描画を行えるようにすることを目的としている。
The present invention has been made to solve the above problems, and it is an object of the present invention to reduce the overhead of writing time of a mask memory and a frame buffer and power consumption so that efficient drawing can be performed. .

【0009】[0009]

【課題を解決するための手段】上記の目的を達成するた
めに、本発明による描画装置は、フレームバッファ上に
書き込まれる画像のピクセルをマスクメモリに書き込ま
れたデータにより指定するようにした描画装置におい
て、前記フレームバッファに書き込む画像を入力する画
像入力手段と、前記マスクメモリにクリア領域を設定す
る設定手段と、前記設定手段により設定されたクリア領
域を有するマスクメモリを用いて前記画像入力手段から
入力される画像のフレームバッファへの書き込みを行
い、その際、前記クリア領域と対応する部分の画像のみ
を更新する書き込み制御手段とを設けたものである。
In order to achieve the above object, a drawing apparatus according to the present invention is designed so that pixels of an image written in a frame buffer are designated by data written in a mask memory. In the image input means, an image input means for inputting an image to be written in the frame buffer, a setting means for setting a clear area in the mask memory, and a mask memory having a clear area set by the setting means are used. A writing control means is provided for writing the input image to the frame buffer and updating only the image of the portion corresponding to the clear area.

【0010】また、本発明による描画方法は、フレーム
バッファ上に書き込まれる画像のピクセルをマスクメモ
リに書き込まれたデータにより指定するようにした描画
方法において、前記マスクメモリにクリア領域を設定
し、設定されたクリア領域を有するマスクメモリを用い
て入力される画像のフレームバッファへの書き込みを行
い、その際、前記クリア領域と対応する部分の画像のみ
を更新するようにしたものである。
In the drawing method according to the present invention, the pixels of the image written in the frame buffer are designated by the data written in the mask memory, and a clear area is set in the mask memory and set. The input image is written in the frame buffer by using the mask memory having the clear area, and at that time, only the image of the portion corresponding to the clear area is updated.

【0011】[0011]

【作用】従って、本発明によれば、まずマスクメモリに
クリア領域を設定し、このクリア領域を有するマスクメ
モリに基づいて、入力される画像のフレームバッファへ
の書き込みを行い、その際、前記クリア領域と対応する
部分の画像のみを更新すことにより、クリア領域以外の
背景等の静止部分の画像を更新する必要がなくなり、描
画処理の高速化を図ることができる。
According to the present invention, therefore, the clear area is first set in the mask memory, and the input image is written in the frame buffer based on the mask memory having the clear area. By updating only the image of the portion corresponding to the area, it is not necessary to update the image of the stationary portion such as the background other than the clear area, and the drawing process can be speeded up.

【0012】[0012]

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図1は本発明の実施の形態による
描画装置を示すブロック図である。本実施の形態は、前
述した問題を解決するために、マスクメモリ全体をクリ
アせずに、画像における更新が必要な一部分のみをクリ
アすることにより、背景等を更新することなく、クリア
された部分のみを更新するようにしたものである。従っ
て、不要な書き込みを省くことができ、描画処理を高速
化することができる。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing a drawing device according to an embodiment of the present invention. In order to solve the above-described problem, the present embodiment does not clear the entire mask memory, but clears only a part of the image that needs to be updated, so that the cleared part is updated without updating the background or the like. It is intended to update only. Therefore, unnecessary writing can be omitted and the drawing process can be speeded up.

【0013】マスクメモリのクリアは、常に1ビットが
1ピクセルに対応するマスクメモリ専用の描画機能を持
つハードウェアを搭載することにより実現することがで
きる。マスクメモリは、実際に描画するピクセルに対し
て「1」を、描画しないピクセルには「0」を割り当て
て記憶しておくものである。したがって、対象となるピ
クセル数と同数のビット数の容量を有する。
Clearing of the mask memory can be realized by mounting hardware having a drawing function dedicated to the mask memory, in which 1 bit always corresponds to 1 pixel. The mask memory stores "1" for pixels to be actually drawn and "0" for pixels not to be drawn. Therefore, it has a capacity of the same number of bits as the number of target pixels.

【0014】図1は上記の機能を有する本実施の形態に
よる描画装置を示すブロック図である。本実施の形態
は、図示のように、マスク演算装置2にマスククリア描
画装置4を接続すると共に、このマスククリア描画装置
4を制御するマスククリア制御装置5を設けたものであ
る。
FIG. 1 is a block diagram showing a drawing apparatus having the above-mentioned function according to the present embodiment. In the present embodiment, as shown in the figure, a mask clear drawing device 4 is connected to the mask calculation device 2 and a mask clear control device 5 for controlling the mask clear drawing device 4 is provided.

【0015】図2はマスククリア制御装置5の構成を示
すブロック図であり、インタフェイス51、クリア領域
テーブル52を備えている。インターフェイス51は、
外部から入力されるクリア領域を指定する信号を受信
し、クリア領域テーブル52は、指定されたクリア領域
のアドレスを保持する。
FIG. 2 is a block diagram showing the configuration of the mask clear control device 5, which includes an interface 51 and a clear area table 52. The interface 51 is
Upon receiving a signal designating a clear area input from the outside, the clear area table 52 holds the address of the designated clear area.

【0016】図3はマスク演算装置2内のマスクメモリ
21における指定されたクリア領域22、23の例を示
す。(XLT1,YLT1) (XLT2,YLT2) は、クリア領域22のク
リアされる矩形領域の左上部の座標を示し、(XRB1,YRB
1) (XRB2,YRB2) は、クリア領域23のクリアされる矩
形領域の右下部の座標を示す。従って、これらの座標を
変更することにより、クリア領域の形状、大きさ、位
置、個数等を変更することができる。フレームバッファ
3への書き込みを制御する際は、マスクメモリ21のこ
れらのクリア領域22、23以外の部分はクリアされな
い。
FIG. 3 shows an example of designated clear areas 22 and 23 in the mask memory 21 in the mask arithmetic unit 2. (XLT1, YLT1) (XLT2, YLT2) indicates the coordinates of the upper left part of the rectangular area to be cleared in the clear area 22, and (XRB1, YRB1
1) (XRB2, YRB2) indicates the coordinates of the lower right part of the rectangular area to be cleared in the clear area 23. Therefore, by changing these coordinates, the shape, size, position, number, etc. of the clear area can be changed. When controlling the writing to the frame buffer 3, the portions other than these clear areas 22 and 23 of the mask memory 21 are not cleared.

【0017】マスククリア描画装置4は、通常のフレー
ムバッファの描画装置と同等の機能を持つものである。
また、マスクメモリ21は、常に1ピクセルが1ビット
に対応するので、そのためだけの機能で十分である。
The mask clear drawing device 4 has a function equivalent to that of a normal frame buffer drawing device.
Further, in the mask memory 21, one pixel always corresponds to one bit, and the function only for that purpose is sufficient.

【0018】次に、上記構成による動作について、図4
(a)〜(e)を参照して説明する。まず(a)のよう
に、フレームバッファ3におけるフレームバッファAに
マスクメモリ21によりピクセルが指定された画像が書
き込まれる。書き込みはマスク演算装置2内の書き込み
制御装置(図示せず)を介して行われる。この間にはフ
レームバッファBが読み出されてその画像が表示されて
いる。読み出しが終了すると、(b)のようにフレーム
バッファAが読み出されると共に、フレームバッファB
にマスクメモリ21で指定された画像が書き込まれる。
Next, referring to FIG.
This will be described with reference to (a) to (e). First, as shown in (a), an image in which pixels are designated by the mask memory 21 is written in the frame buffer A in the frame buffer 3. Writing is performed via a writing control device (not shown) in the mask arithmetic unit 2. During this period, the frame buffer B is read and the image is displayed. When the reading is completed, the frame buffer A is read as shown in FIG.
The image designated by the mask memory 21 is written in.

【0019】次に、マスククリア制御装置5からマスク
クリア描画装置4に対してクリア領域の座標が指定さ
れ、これに基づいて(c)のようにマスクメモリ21上
にクリア領域24が設定され、このクリア領域24がク
リアされてスプライトデータのピクセルを指定する1又
は0が書き込まれる。そして、フレームバッファAに
は、クリア領域24と対応するクリア領域31が設定さ
れ、このクリア領域31だけに画像が書き込まれる。こ
の間、フレームバッファBは読み出されている。その後
は、(d)(e)に示すように、フレームバッファA、
Bの書き込みと読み出しが交互に行われ、この間、書き
込まれる画像、及び表示される画像にはクリア領域31
が存在している。また、2つのフレーム画像の背景は同
じになっている。尚、クリア領域24は、クリアされる
こととしたが、上書きされるようにしてもよい。
Next, the mask clear control device 5 specifies the coordinates of the clear region to the mask clear drawing device 4, and based on this, the clear region 24 is set on the mask memory 21 as shown in (c), The clear area 24 is cleared and 1 or 0 designating a pixel of the sprite data is written. Then, in the frame buffer A, a clear area 31 corresponding to the clear area 24 is set, and an image is written only in this clear area 31. During this period, the frame buffer B is being read. After that, as shown in (d) and (e), the frame buffer A,
B writing and reading are alternately performed, and during this period, the clear area 31 is included in the written image and the displayed image.
Exists. The backgrounds of the two frame images are the same. Although the clear area 24 is supposed to be cleared, it may be overwritten.

【0020】従って、マスクメモリ21のクリア領域2
4及びフレームバッファ3のクリア領域31のみに更新
すべき画像のデータを書き込みを行えばよく、背景等の
静止部分のデータをフレームが変わるごとに書き込む処
理を省略することができる。
Therefore, the clear area 2 of the mask memory 21
4 and the clear area 31 of the frame buffer 3 only needs to write the data of the image to be updated, and the process of writing the data of the still portion such as the background every time the frame changes can be omitted.

【0021】本実施の形態は、例えば、図5に示すよう
に、マスクメモリ21にクリア領域24の大きさを越え
るスプライト6を書き込もうとする場合に効果が得られ
る。即ち、スプライト6のクリア領域24を越えた部分
がマスクされるので、その部分の書き込みは行われず、
背景が損なわれることがない。
This embodiment is effective, for example, when writing the sprite 6 which exceeds the size of the clear area 24 in the mask memory 21, as shown in FIG. That is, the part of the sprite 6 beyond the clear area 24 is masked, so that part is not written,
The background is not damaged.

【0022】[0022]

【発明の効果】以上説明したように本発明によれば、マ
スクメモリを用いてフレームバッファへの画像の書き込
みを制御する場合に、マスクメモリにクリア領域を設定
し、クリア領域のみ更新を行うようにしたことにより、
クリア領域以外の背景等の静止部分の更新を行う必要が
なくなるので、フレームバッファにおいても同様にクリ
ア領域のみ更新を行い、それ以外の背景等の静止部分の
二度書きを行う必要がなくなる。従って、高速に処理す
ることができ、消費電力等を削減することができる。
As described above, according to the present invention, when controlling writing of an image into the frame buffer using the mask memory, a clear area is set in the mask memory and only the clear area is updated. By doing,
Since it is not necessary to update the still area such as the background other than the clear area, it is not necessary to update only the clear area in the frame buffer, and to write the rest area such as the background twice. Therefore, processing can be performed at high speed, and power consumption and the like can be reduced.

【0023】また、クリア領域は、その大きさ、形状、
位置、個数等を種々変更することができる。また、クリ
ア領域を越えた大きさのスプライトを書き込む場合に、
スプライトを所定の大きさのクリア領域内に描画するこ
とができ、背景等が損なわれることをなくすことができ
る。
The clear area has its size, shape,
The position, the number, etc. can be variously changed. Also, when writing a sprite that exceeds the clear area,
Sprites can be drawn in a clear area of a predetermined size, and the background and the like can be prevented from being damaged.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の実施の形態による描画装置を示すブ
ロック図である。
FIG. 1 is a block diagram showing a drawing apparatus according to an embodiment of the present invention.

【図2】 図1のマスククリア制御装置を示すブロック
図である。
FIG. 2 is a block diagram showing the mask clear controller of FIG.

【図3】 図1のマスクメモリを示す構成図である。3 is a configuration diagram showing the mask memory of FIG. 1. FIG.

【図4】 本発明の実施の形態による書き込み動作を示
す構成図である。
FIG. 4 is a configuration diagram showing a write operation according to the embodiment of the present invention.

【図5】 マスクメモリにスプライトを書き込む様子を
説明する構成図である。
FIG. 5 is a configuration diagram illustrating how to write a sprite in a mask memory.

【図6】 従来の描画装置を示すブロック図である。FIG. 6 is a block diagram showing a conventional drawing apparatus.

【符号の説明】[Explanation of symbols]

1:描画エンジン、2:マスク演算装置:3:フレーム
バッファ、4:マスククリア描画装置、5:マスククリ
ア制御装置、6:スプライト、21:マスクメモリ、2
2、23、24、31:クリア領域、51:インターフ
ェイス、52:クリア領域テーブル
1: Drawing engine, 2: Mask calculation device: 3: Frame buffer, 4: Mask clear drawing device, 5: Mask clear control device, 6: Sprite, 21: Mask memory, 2
2, 23, 24, 31: clear area, 51: interface, 52: clear area table

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 フレームバッファ上に書き込まれる画像
のピクセルをマスクメモリに書き込まれたデータにより
指定するようにした描画装置において、 前記フレームバッファに書き込む画像を入力する画像入
力手段と、 前記マスクメモリにクリア領域を設定する設定手段と、 前記設定手段により設定されたクリア領域を有するマス
クメモリを用いて前記画像入力手段から入力される画像
のフレームバッファへの書き込みを行い、その際、前記
クリア領域と対応する部分の画像のみを更新する書き込
み制御手段とを設けたことを特徴とする描画装置。
1. A drawing apparatus in which pixels of an image written in a frame buffer are designated by data written in a mask memory, and image input means for inputting an image to be written in the frame buffer, and the mask memory An image input from the image input unit is written into the frame buffer by using a setting unit for setting a clear area and a mask memory having the clear area set by the setting unit. A drawing device provided with a write control means for updating only an image of a corresponding portion.
【請求項2】 前記クリア領域の大きさ、形状、位置、
個数を変更するクリア領域変更手段を設けたことを特徴
とする請求項1記載の描画装置。
2. The size, shape, position of the clear area,
The drawing apparatus according to claim 1, further comprising a clear area changing unit that changes the number of the clear areas.
【請求項3】 前記画像入力手段はスプライトを入力
し、前記書き込み制御手段は前記クリア領域に前記スプ
ライトを書き込むことを特徴とする請求項1又は2記載
の描画装置。
3. The drawing apparatus according to claim 1, wherein the image input unit inputs a sprite, and the writing control unit writes the sprite in the clear area.
【請求項4】 前記マスクメモリに書き込まれたデータ
は1ビットであることを特徴とする請求項1、2又は3
記載の描画装置。
4. The data written in the mask memory is one bit, wherein the data is one bit.
The described drawing device.
【請求項5】 フレームバッファ上に書き込まれる画像
のピクセルをマスクメモリに書き込まれたデータにより
指定するようにした描画方法において、 前記マスクメモリにクリア領域を設定し、設定されたク
リア領域を有するマスクメモリを用いて入力される画像
のフレームバッファへの書き込みを行い、その際、前記
クリア領域と対応する部分の画像のみを更新することを
特徴とする描画方法。
5. A drawing method in which pixels of an image written in a frame buffer are designated by data written in a mask memory, wherein a clear area is set in the mask memory, and a mask having the set clear area is set. A drawing method characterized in that an image inputted using a memory is written into a frame buffer, and at that time, only an image of a portion corresponding to the clear area is updated.
【請求項6】 前記クリア領域は、その大きさ、形状、
位置、個数が変更可能であることを特徴とする請求項5
記載の描画方法。
6. The clear area has a size, a shape,
6. The position and number can be changed.
The described drawing method.
【請求項7】 前記入力される画像がスプライトであ
り、前記クリア領域に前記スプライトを書き込むことを
特徴とする請求項5又は6記載の描画装置。
7. The drawing apparatus according to claim 5, wherein the input image is a sprite, and the sprite is written in the clear area.
【請求項8】 前記マスクメモリに書き込まれたデータ
は1ビットであることを特徴とする請求項5、2又は7
記載の描画装置。
8. The data written in the mask memory is 1 bit, 5.
The described drawing device.
JP2002082041A 2002-03-22 2002-03-22 Drawing device and method Pending JP2003281554A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002082041A JP2003281554A (en) 2002-03-22 2002-03-22 Drawing device and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002082041A JP2003281554A (en) 2002-03-22 2002-03-22 Drawing device and method

Publications (1)

Publication Number Publication Date
JP2003281554A true JP2003281554A (en) 2003-10-03

Family

ID=29230427

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002082041A Pending JP2003281554A (en) 2002-03-22 2002-03-22 Drawing device and method

Country Status (1)

Country Link
JP (1) JP2003281554A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005224406A (en) * 2004-02-13 2005-08-25 Samii Kk Image processing system, image processing method, and program
WO2007000990A1 (en) * 2005-06-28 2007-01-04 Konami Digital Entertainment Co., Ltd. Game system, control method thereof, game device, and program

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005224406A (en) * 2004-02-13 2005-08-25 Samii Kk Image processing system, image processing method, and program
WO2007000990A1 (en) * 2005-06-28 2007-01-04 Konami Digital Entertainment Co., Ltd. Game system, control method thereof, game device, and program
JP2007006954A (en) * 2005-06-28 2007-01-18 Konami Digital Entertainment:Kk Game system, control method of the same, game device, and program
KR100978727B1 (en) 2005-06-28 2010-08-30 가부시키가이샤 코나미 데지타루 엔타테인멘토 Game system, control method thereof, game device, and program
US8137198B2 (en) 2005-06-28 2012-03-20 Konami Digital Entertainment Co., Ltd. Game system, method for controlling game system, game device therefor, and program therefor

Similar Documents

Publication Publication Date Title
US7394465B2 (en) Displaying an image using memory control unit
EP2893529B1 (en) Method and device for selective display refresh
US20050088384A1 (en) Image dispaly apparatus
JPH06180653A (en) Interruption processing method and device therefor
KR100281949B1 (en) Video drawing device
JP2006048042A (en) Dma overlay addressing methodology for optimizing power and improving memory bandwidth for display engine
EP0887768A2 (en) A graphic processor and a graphic processing method
JP2004037633A (en) Image display controller, display device, and electronic apparatus
JP2003281554A (en) Drawing device and method
US7830393B2 (en) Device, method, and integrated circuit for rectangular image drawing
JP2003236171A (en) Image display device for pachinko game machine and control method therefor
JP3110975B2 (en) Display with character mask function
JP3154741B2 (en) Image processing apparatus and system
JPH09128198A (en) Method for displaying plural pictures
JP2998417B2 (en) Multimedia information processing device
JP4123651B2 (en) Image drawing system and image drawing system control method
JP2000181440A (en) Display device
JP3899977B2 (en) Drawing apparatus, method and program
JPH07334342A (en) Image data display device
JPH0772850A (en) Device for displaying moving image
JP2000098996A (en) Image display device
JP2001243446A (en) Device and method for image input processing
JPH0876742A (en) Graphic display controller
JP2004037632A (en) Image display controller, display device and electronic apparatus
JP2001166767A (en) Device and method for processing drawing

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070424

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071127

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080128

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080226