JP2003273211A - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device

Info

Publication number
JP2003273211A
JP2003273211A JP2002069909A JP2002069909A JP2003273211A JP 2003273211 A JP2003273211 A JP 2003273211A JP 2002069909 A JP2002069909 A JP 2002069909A JP 2002069909 A JP2002069909 A JP 2002069909A JP 2003273211 A JP2003273211 A JP 2003273211A
Authority
JP
Japan
Prior art keywords
organic film
film
acid
cross
via hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002069909A
Other languages
Japanese (ja)
Inventor
Koichi Takeuchi
幸一 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2002069909A priority Critical patent/JP2003273211A/en
Publication of JP2003273211A publication Critical patent/JP2003273211A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a semiconductor device which forms openings having uniform diameters in a via pattern for forming vias at high reproducibility in a trench preforming type dual damascene method. <P>SOLUTION: The semiconductor device method comprises steps of: forming a first organic film 31 containing an acid generating agent so as to cover recesses 21a; forming a second organic film 32 on the first organic film for forming a cross-linked layer 33 with acid; diffusing acid generated in the first organic film 31 into the second organic film 32 to form a cross linked layer 33 and removing non cross-linked portions of the second organic film 32; exposing the cross-linked layer 33 coated with a resin to form a via pattern for forming vias in lower portions of the recesses 21a; and etching to form vias using the via pattern as a mask. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、詳しくはデュアルダマシン法により、層間絶
縁膜に配線溝およびヴィアホールを形成する工程に適用
される半導体装置の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of manufacturing a semiconductor device applied to a step of forming a wiring groove and a via hole in an interlayer insulating film by a dual damascene method.

【0002】[0002]

【従来の技術】半導体回路の高速化、低消費電力化の要
求から、配線材料に銅が用いられるようになっている。
銅配線を加工する技術としては、一般に銅のドライエッ
チングが容易でないこと等から、シングルダマシン法や
デュアルダマシン法等の溝配線法が多く用いられてい
る。その中でも、特に、デュアルダマシン法は、層間絶
縁膜に配線溝とこの配線溝に連通したヴィアホールを形
成し、これらの凹部に銅等の導電膜を埋め込むことによ
り、配線とヴィアプラグとを同時に形成するものであ
り、有望視されている。
2. Description of the Related Art Copper has been used as a wiring material because of the demand for higher speed and lower power consumption of semiconductor circuits.
As a technique for processing a copper wiring, a groove wiring method such as a single damascene method or a dual damascene method is often used because dry etching of copper is generally not easy. Among them, in particular, in the dual damascene method, a wiring groove and a via hole communicating with this wiring groove are formed in the interlayer insulating film, and a conductive film such as copper is embedded in these recesses to simultaneously form the wiring and the via plug. It is the one that forms and is considered promising.

【0003】上記のデュアルダマシン法は層間絶縁膜上
にヴィアホール形成のためのマスクパターン(ヴィアホ
ールパターン)を形成した後、配線溝形成用のマスクパ
ターン(配線溝パターン)を形成する先ヴィアタイプ
と、配線溝パターンを形成した後、ヴィアホールパター
ンを形成する先溝タイプに分別される。
In the above dual damascene method, a first via type in which a mask pattern (via hole pattern) for forming a via hole is formed on an interlayer insulating film and then a mask pattern for forming a wiring groove (wiring groove pattern) is formed. Then, after forming the wiring groove pattern, it is classified into a front groove type for forming a via hole pattern.

【0004】ここで、先溝タイプのデュアルダマシン法
により、配線溝およびヴィアホールを形成する例を図1
4〜15に示す。まず、図14(a)に示すように、層
間絶縁膜11上にマスク層(図示せず)を形成し、フォ
トマスクを用いてエッチングすることにより、開口部を
有する配線溝パターン21を形成する。この開口部は層
間絶縁膜11を底部とした断面凹状に形成されることか
ら、以下凹部21aとする。
Here, an example of forming a wiring groove and a via hole by a front groove type dual damascene method is shown in FIG.
4 to 15 are shown. First, as shown in FIG. 14A, a mask layer (not shown) is formed on the interlayer insulating film 11 and is etched using a photomask to form a wiring groove pattern 21 having an opening. . Since this opening is formed to have a concave cross-section with the interlayer insulating film 11 as the bottom, it will be referred to as a recess 21a hereinafter.

【0005】次に、図14(b)に示すように、凹部2
1aを覆うように配線溝パターン21上に反射防止膜3
5を形成する。この反射防止膜35は、後述する工程で
反射防止膜35上にレジストを塗布し、光リソグラフィ
技術によりレジストにヴィアホールパターンを形成する
際、基板反射光の強度の変動を防ぐために用いるもので
ある。
Next, as shown in FIG. 14B, the recess 2
The antireflection film 3 is formed on the wiring groove pattern 21 so as to cover 1a.
5 is formed. The antireflection film 35 is used to prevent fluctuations in the intensity of the substrate reflected light when a resist is applied on the antireflection film 35 in a step described later and a via hole pattern is formed in the resist by a photolithography technique. .

【0006】そして、14(c)に示すように、反射防
止膜35上にレジスト51を塗付し、フォトマスク41
を用いて露光を行い、凹部21aの下部の層間絶縁膜1
1にヴィアホールを形成するためのヴィアホールパター
ンをレジスト51に転写する。
Then, as shown in FIG. 14C, a resist 51 is applied on the antireflection film 35, and a photomask 41 is formed.
To expose the interlayer insulating film 1 below the recess 21a.
A via hole pattern for forming a via hole is transferred to the resist 51.

【0007】次に、図15(d)に示すように、レジス
ト51(前記図14(c)参照)を現像して開口部22
Aを有するヴィアホールパターン22を形成し、ヴィア
ホールパターン22をマスクに用い、反射防止膜35お
よび層間絶縁膜11をエッチングすることにより、凹部
21aの下部の層間絶縁膜11にヴィアホール61を形
成する。続いて、図15(e)に示すように、ヴィアホ
ールパターン22および反射防止膜35(各々前記図1
4(d)参照)を除去した後、配線溝パターン21をマ
スクとして、層間絶縁膜11の途中までエッチングを行
い、層間絶縁膜11にヴィアホール61の上部に連通す
る配線溝62を形成する。
Next, as shown in FIG. 15D, the resist 51 (see FIG. 14C) is developed and the opening 22 is formed.
A via hole pattern 22 having A is formed, and the via hole pattern 22 is used as a mask to etch the antireflection film 35 and the interlayer insulating film 11 to form a via hole 61 in the interlayer insulating film 11 below the recess 21a. To do. Then, as shown in FIG. 15E, the via-hole pattern 22 and the antireflection film 35 (see FIG.
4 (d)), the wiring groove pattern 21 is used as a mask to etch the interlayer insulating film 11 up to the middle thereof to form a wiring groove 62 communicating with the upper portion of the via hole 61 in the interlayer insulating film 11.

【0008】このようにして、ヴィアホール61と配線
溝62を形成した後、銅からなる導電膜を埋め込み、余
分な導電膜と配線溝パターン21を除去することによ
り、ヴィアプラグと配線とを同時に形成することができ
る。
After the via hole 61 and the wiring groove 62 are formed in this way, a conductive film made of copper is buried and the excess conductive film and the wiring groove pattern 21 are removed, so that the via plug and the wiring are simultaneously formed. Can be formed.

【0009】[0009]

【発明が解決しようとする課題】しかしながら、図14
(b)に示すように、凹部21aを覆うように配線溝パ
ターン21上に反射防止膜35を形成すると、反射防止
膜35は凹部21a内で底部に近づくにつれて開口幅を
狭めた形状に形成されるため、凹部21a内での膜厚は
不均一となる。このような反射防止膜35上にレジスト
51を塗布すると、図14(c)に示すように、凹部2
1a上でのレジスト51の実効的な膜厚において、凹部
21aの中央部における膜厚t1は厚く、t1と比較し
て側壁付近の膜厚t2は薄く形成される。
However, as shown in FIG.
As shown in (b), when the antireflection film 35 is formed on the wiring groove pattern 21 so as to cover the recess 21a, the antireflection film 35 is formed in the recess 21a in such a shape that the opening width is narrowed toward the bottom. Therefore, the film thickness in the recess 21a is not uniform. When the resist 51 is applied on such an antireflection film 35, as shown in FIG.
Regarding the effective film thickness of the resist 51 on 1a, the film thickness t1 in the central portion of the recess 21a is thicker, and the film thickness t2 near the sidewall is thinner than t1.

【0010】このように、凹部21a内の位置によりレ
ジスト51の膜厚が変動するため、レジスト51中での
光干渉効果およびバルク効果により光吸収量も変動し、
図15(d)に示すように、レジスト51を露光してヴ
ィアホールパターン22を形成する場合に、開口部22
Aの孔径を制御することが困難であった。また、露光時
に位置ずれが生じた場合においても、位置によってレジ
スト51の膜厚が変動することから、再現性よく均一な
孔径を有する開口部22Aを形成することは難しかっ
た。
As described above, since the film thickness of the resist 51 varies depending on the position in the recess 21a, the light absorption amount also varies due to the light interference effect and the bulk effect in the resist 51,
As shown in FIG. 15D, when the resist 51 is exposed to form the via hole pattern 22, the opening 22 is formed.
It was difficult to control the pore size of A. Further, even if a positional deviation occurs during exposure, the film thickness of the resist 51 varies depending on the position, so that it is difficult to form the opening 22A having a uniform hole diameter with good reproducibility.

【0011】よって、上記のような先溝タイプのデュア
ルダマシン法によりヴィアホールパターンを形成する
際、ヴィアホールパターンに再現性よく均一な孔径を有
する開口部を形成する方法が求められている。
Therefore, when forming a via hole pattern by the above-described groove-dual dual damascene method, there is a demand for a method of forming an opening portion having a uniform hole diameter with good reproducibility in the via hole pattern.

【0012】[0012]

【課題を解決するための手段】上記のような課題を解決
するために、本発明の半導体装置の製造方法は、凹状段
差を有する基板の表面に孔部を形成する半導体装置の製
造方法であって、凹状段差を覆うように、酸発生剤を含
有する第1の有機膜を形成する工程と、酸により架橋層
を形成する第2の有機膜を前記第1の有機膜上に形成す
る工程と、第1の有機膜で発生させた酸を第2の有機膜
に拡散させて架橋層を形成した後、第2の有機膜の未架
橋部分を除去する工程と、架橋層上にレジストを塗付し
て露光を行い、凹状段差の下部に孔部を形成するための
レジストパターンを形成する工程と、レジストパターン
をマスクに用いたエッチングにより孔部を形成する工程
とを有することを特徴としている。
In order to solve the above problems, a method of manufacturing a semiconductor device according to the present invention is a method of manufacturing a semiconductor device in which a hole is formed on a surface of a substrate having a concave step. A step of forming a first organic film containing an acid generator so as to cover the concave step, and a step of forming a second organic film forming a crosslinked layer with an acid on the first organic film. And a step of diffusing the acid generated in the first organic film into the second organic film to form a crosslinked layer, and then removing an uncrosslinked portion of the second organic film, and a resist on the crosslinked layer. Characterized by comprising a step of applying and exposing to form a resist pattern for forming a hole under the concave step, and a step of forming a hole by etching using the resist pattern as a mask There is.

【0013】本発明の半導体装置の製造方法によれば、
凹状段差を覆うように形成した第1の有機膜から酸を発
生させ、この酸を第1の有機膜上に形成した第2の有機
膜に拡散させて架橋層を形成することから、架橋層は第
2の有機膜に拡散する酸の密度に依存した膜厚に形成さ
れる。ここで、第1の有機膜は凹状段差内で底部に近づ
くにつれて開口幅を狭めた形状に形成されるとともに、
上方角部付近では薄く、凹状段差内では上方角部付近よ
りも厚く形成される。これにより、第1の有機膜上に形
成する第2の有機膜に酸を拡散させると、凹状段差の上
方角部付近では第1の有機膜の膜厚が薄いことから、第
2の有機膜に拡散する酸の密度は低い。一方、凹状段差
内では第1の有機膜の膜厚が厚く、特に中央部では底部
に近づくにつれて開口幅を狭めた形状に形成されている
ことから、その上に形成された第2の有機膜に対して底
部方向および側壁方向の第1の有機膜から酸が拡散され
るため、第2の有機膜に拡散する酸の密度が高くなる。
According to the method of manufacturing a semiconductor device of the present invention,
An acid is generated from the first organic film formed so as to cover the concave step, and the acid is diffused into the second organic film formed on the first organic film to form the crosslinked layer. Is formed with a film thickness that depends on the density of the acid that diffuses into the second organic film. Here, the first organic film is formed in a shape in which the opening width is narrowed toward the bottom in the concave step, and
It is thin near the upper corner and thicker in the concave step than near the upper corner. As a result, when the acid is diffused into the second organic film formed on the first organic film, the film thickness of the first organic film is thin near the upper corner of the concave step, and thus the second organic film is formed. The density of the acid that diffuses in is low. On the other hand, the thickness of the first organic film is large in the concave step, and the second organic film formed on the first organic film has a narrower opening width as it approaches the bottom, especially in the center. On the other hand, since the acid is diffused from the first organic film in the bottom direction and the sidewall direction, the density of the acid diffused in the second organic film is increased.

【0014】これにより、第2の有機膜に形成される架
橋層が凹状段差内の上方角部では薄く、中央部では厚く
形成されるため、凹状段差内を埋め込むような形状とな
り、レジスト塗布前の凹状段差上の表面を平坦化するこ
とができる。よって、この後に塗付するレジストの膜厚
を均一に形成することができるため、レジストパターン
を形成する際のレジストの膜厚変動による光干渉効果お
よびバルク効果を抑制することができ、レジストパター
ンの開口部の孔径を制御することができるとともに、凹
状段差内の位置によらずに、再現性よく均一な孔径の開
口部を有するレジストパターンを形成することができ
る。
As a result, the cross-linking layer formed on the second organic film is thin in the upper corner portion of the concave step and thick in the central portion, so that the concave step is filled with the cross-linking layer before the resist application. The surface on the concave step can be flattened. Therefore, since the film thickness of the resist to be applied later can be formed uniformly, it is possible to suppress the optical interference effect and the bulk effect due to the fluctuation of the resist film thickness when forming the resist pattern. The hole diameter of the opening can be controlled, and a resist pattern having an opening with a uniform hole diameter can be formed with good reproducibility regardless of the position in the concave step.

【0015】また、本発明の請求項3に記載された発明
では、第1の有機膜が光照射により酸を発生するもので
あり、第1の有機膜を形成した後、マスクパターンを用
いて凹状段差に光照射を行うことにより酸を発生させる
ことを特徴としている。
Further, in the invention described in claim 3 of the present invention, the first organic film generates an acid by light irradiation, and after forming the first organic film, a mask pattern is used. The feature is that an acid is generated by irradiating the concave step with light.

【0016】このような方法によれば、凹状段差を覆う
ように第1の有機膜を形成した後、マスクパターンを用
いて凹状段差に光照射を行うことにより、第1の有機膜
から酸を発生させる。そして発生させた酸を第1の有機
膜上に形成した第2の有機膜に拡散させて、第2の有機
膜に架橋層を形成する。この架橋層の膜厚は第2の有機
膜に拡散する酸の密度に依存し、酸の密度は凹状段差に
おける第1の有機膜の塗付形状と照射される光の強度に
依存する。この方法によれば、マスクパターンを用いて
凹状段差に光照射を行うことにより、マスクパターンの
開口部中央で光強度が最も高くなることから、凹状段差
内に照射される光の強度は側壁付近よりも中央部の方が
高くなる。
According to such a method, after the first organic film is formed so as to cover the concave step, the concave step is irradiated with light using a mask pattern to remove the acid from the first organic film. generate. Then, the generated acid is diffused into the second organic film formed on the first organic film to form a crosslinked layer on the second organic film. The film thickness of this cross-linking layer depends on the density of the acid diffused in the second organic film, and the acid density depends on the coating shape of the first organic film in the concave step and the intensity of the irradiated light. According to this method, the light intensity is highest at the center of the opening of the mask pattern by irradiating the concave step with light using the mask pattern. Therefore, the intensity of the light irradiated in the concave step is near the sidewall. The center is higher than the center.

【0017】したがって、凹状段差の角部付近では、第
1の有機膜の膜厚は薄く、照射される光の強度も低いこ
とから第2の有機膜に拡散する酸の密度は低い。一方、
凹状段差内では第1の有機膜の膜厚は厚く、特に中央部
では底部に近づくにつれて開口幅を狭めた形状に形成さ
れることから、第2の有機膜に対して底部方向および側
壁方向の第1の有機膜から酸が拡散される。これに加え
て照射される光の強度も高いことから、中央部では第2
の有機膜に拡散する酸の密度が高くなる。したがって、
凹状段差において架橋層は上方角部では薄く、中央部で
はより厚く形成されることから、レジスト塗布前の凹状
段差上の表面をより平坦化することができる。また、こ
のような方法によれば、凹状段差内のみに架橋層が形成
されるため、凹状段差以外にも架橋層が形成される場合
と比較して、凹状段差上とそれ以外の部分上の表面を全
体的に平坦化することができる。
Therefore, in the vicinity of the corner of the concave step, the thickness of the first organic film is thin and the intensity of the irradiated light is low, so that the density of the acid diffused into the second organic film is low. on the other hand,
The film thickness of the first organic film is large in the concave step, and the opening width is narrowed toward the bottom, especially in the central part, so that the film is formed in the bottom direction and the side wall direction with respect to the second organic film. Acid diffuses from the first organic film. In addition to this, the intensity of the radiated light is high, so the second part is
The density of the acid diffused into the organic film becomes high. Therefore,
In the concave step, the cross-linking layer is formed thin in the upper corner portion and thicker in the central portion, so that the surface on the concave step before the resist application can be flattened more. In addition, according to such a method, since the cross-linking layer is formed only in the concave step, as compared with the case where the cross-linking layer is formed in other than the concave step, the cross-section is formed on the concave step and other portions. The surface can be entirely planarized.

【0018】[0018]

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。 (第1実施形態)図1〜図2に本発明の第1実施形態に
おける半導体装置の製造方法の製造工程断面図を示す。
本実施形態では、先溝タイプのデュアルダマシン法によ
り、配線溝およびヴィアホールを形成する例について説
明する。なお、従来技術と同様の構成については同一の
番号を付して説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described in detail below with reference to the drawings. (First Embodiment) FIGS. 1 to 2 are sectional views showing manufacturing steps of a method for manufacturing a semiconductor device according to a first embodiment of the present invention.
In the present embodiment, an example of forming a wiring groove and a via hole by a front groove type dual damascene method will be described. The same components as those of the conventional technique will be described with the same numbers.

【0019】図1(a)に示すように、通常のLSIプ
ロセスにより半導体基板(図示せず)上に素子形成等を
行い、その上方に例えば酸フッ化シリコンからなる層間
絶縁膜11が形成されていることとする。そして、上記
層間絶縁膜11上に、凹部21aを有する配線溝パター
ン21を形成する。凹部21aは、例えば窒化シリコン
膜を成膜した後、フォトマスクを用いてエッチングする
ことにより形成する。凹部21aの開口幅は例えば20
0nmであることとする。ここで、半導体基板から配線
溝パターン21までが請求項1記載の基板に相当し、凹
部21aが凹状段差に相当する。
As shown in FIG. 1A, elements are formed on a semiconductor substrate (not shown) by a normal LSI process, and an interlayer insulating film 11 made of, for example, silicon oxyfluoride is formed above the elements. It is assumed that Then, the wiring groove pattern 21 having the recess 21 a is formed on the interlayer insulating film 11. The recess 21a is formed, for example, by forming a silicon nitride film and then etching the film using a photomask. The opening width of the recess 21a is, for example, 20.
It is assumed to be 0 nm. Here, the portion from the semiconductor substrate to the wiring groove pattern 21 corresponds to the substrate according to claim 1, and the concave portion 21a corresponds to the concave step.

【0020】次に、図1(b)に示すように、半導体基
板(図示せず)を例えば210℃で90秒間ホットプレ
ートで加熱して第1の有機膜31に含有される溶媒を気
化させながら、酸発生剤を含有する第1の有機膜31を
凹部21aを覆うように配線溝パターン21上に回転塗
布する。この第1の有機膜31は、酸発生剤、樹脂、架
橋剤、可塑剤、溶媒から構成され、反射防止膜としての
機能を有していることとする。
Next, as shown in FIG. 1B, a semiconductor substrate (not shown) is heated on a hot plate, for example, at 210 ° C. for 90 seconds to vaporize the solvent contained in the first organic film 31. Meanwhile, the first organic film 31 containing the acid generator is spin-coated on the wiring groove pattern 21 so as to cover the recess 21a. The first organic film 31 is composed of an acid generator, a resin, a crosslinking agent, a plasticizer, and a solvent, and has a function as an antireflection film.

【0021】酸発生剤は、ここでは加熱により酸を発生
する化合物であり、例えば酢酸、カルボン酸、スルホン
酸などを付加したエステルまたはアミン塩等の化合物で
ある。
The acid generator is a compound which generates an acid by heating here, for example, a compound such as an ester or an amine salt to which acetic acid, carboxylic acid, sulfonic acid, etc. are added.

【0022】樹脂は、例えばノボラック系樹脂、フェニ
ル系樹脂、アクリル系樹脂等が挙げられるが、第1の有
機膜31を反射防止膜として機能させるため、レジスト
を塗付してヴィアホールパターンを形成する際の露光光
を吸収するものが望ましい。例えばKrFエキシマレー
ザ光で露光する場合には、ノボラック系樹脂を用い、A
rFエキシマレーザ光で露光する場合は、ノボラック系
樹脂、フェニル系樹脂を用いれば、露光光を吸収するこ
とができる。または、上記の樹脂に露光光を吸収する発
色団を付加させても良い。KrFエキシマレーザ光、A
rFエキシマレーザ光を吸収する発色団としては、アン
トラセン基等がある。
The resin may be, for example, novolac resin, phenyl resin, acrylic resin or the like. To make the first organic film 31 function as an antireflection film, a resist is applied to form a via hole pattern. What absorbs the exposure light at the time of performing is desirable. For example, when exposing with a KrF excimer laser beam, a novolac resin is used and A
When exposing with rF excimer laser light, the exposure light can be absorbed by using a novolac resin or a phenyl resin. Alternatively, a chromophore that absorbs exposure light may be added to the above resin. KrF excimer laser light, A
Anthracene groups and the like are examples of chromophores that absorb rF excimer laser light.

【0023】可塑剤は、凹部21aにおける第1の有機
膜31の塗布性を向上させることを目的としており、例
えばアントラセン化合物、フェノリック化合物、アルキ
ルフタレート化合物が挙げられる。溶媒は、例えばプロ
パノール、トルエン、プロピレングリコールモノメチル
エーテル、エチルラクテートなどが挙げられる。
The plasticizer has the purpose of improving the coatability of the first organic film 31 in the recess 21a, and examples thereof include anthracene compounds, phenolic compounds, and alkylphthalate compounds. Examples of the solvent include propanol, toluene, propylene glycol monomethyl ether, ethyl lactate and the like.

【0024】本実施形態では、第1の有機膜31とし
て、例えば酸発生剤にアリールスルホン酸のアミン塩、
樹脂にノボラック樹脂、可塑剤に付加カルボシリックア
リール置換基を有するフェノリック化合物、溶媒にプロ
ピレングリコールモノメチルエーテルを含有したものを
用いる。
In the present embodiment, as the first organic film 31, for example, an amine salt of arylsulfonic acid is used as an acid generator,
A resin containing a novolac resin, a plasticizer containing a phenolic compound having an additional carbocyclic aryl substituent, and a solvent containing propylene glycol monomethyl ether is used.

【0025】このような第1の有機膜31を、上述した
ように凹部21aを覆うように配線溝パターン21上に
加熱しながら塗付することで、第1の有機膜31の酸発
生剤、ここではアリールスルホン酸のアミン塩を熱分解
し、酸を発生させる。また、第1の有機膜31は凹部2
1a内で不均一な膜厚で形成される。具体的には、底部
に近づくにつれて開口幅を狭めた形状で形成されるとと
もに、上方角部付近では薄く、凹部21a内では厚く形
成される。
By applying such a first organic film 31 on the wiring groove pattern 21 while heating it so as to cover the recess 21a as described above, the acid generator of the first organic film 31 can be formed. Here, the amine salt of arylsulfonic acid is thermally decomposed to generate an acid. In addition, the first organic film 31 has the concave portion 2
It is formed with a non-uniform film thickness within 1a. Specifically, the opening width is narrowed toward the bottom, and the opening is thin near the upper corner and thick in the recess 21a.

【0026】次に、図1(c)に示すように、半導体基
板(図示せず)を例えば85℃、70秒間ホットプレー
トで加熱して第2の有機膜32に含有される溶媒を気化
させながら、酸により架橋層を形成する第2の有機膜3
2を第1の有機膜31上に回転塗布する。
Next, as shown in FIG. 1C, a semiconductor substrate (not shown) is heated on a hot plate, for example, at 85 ° C. for 70 seconds to vaporize the solvent contained in the second organic film 32. However, the second organic film 3 that forms a cross-linked layer with an acid
2 is spin-coated on the first organic film 31.

【0027】第2の有機膜32は後述する工程で第2の
有機膜32に形成される架橋層に対して選択的に除去可
能な材料で形成され、架橋剤、樹脂、溶媒で構成され
る。架橋剤は、酸の存在により架橋反応を起こすもので
あり、例えば、尿素系化合物、メラミン系化合物などで
ある。樹脂はこの架橋剤を保持するためのものであり、
後の洗浄工程を考えると水溶性である方が好ましい。例
えばポリビニルアルコール系樹脂、ポリアクリル酸系樹
脂、ポリビニルアセタール系樹脂が挙げられる。溶媒は
水とする。
The second organic film 32 is formed of a material that can be selectively removed with respect to the cross-linked layer formed on the second organic film 32 in a step described later, and is composed of a cross-linking agent, a resin, and a solvent. . The cross-linking agent causes a cross-linking reaction in the presence of an acid, and examples thereof include urea compounds and melamine compounds. The resin is for holding this cross-linking agent,
Considering the subsequent washing step, it is preferably water-soluble. Examples thereof include polyvinyl alcohol-based resin, polyacrylic acid-based resin, and polyvinyl acetal-based resin. The solvent is water.

【0028】第2の有機膜32は、第1の有機膜31と
同様に、反射防止膜としても機能させるため、露光光に
対し高い吸収率があることが望ましい。そのため、露光
光を吸収する発色団を添加しても良い。本実施形態で
は、第2の有機膜32として、例えば架橋剤にメチロー
ルメラミン誘導体、樹脂にポリビニルアルコール系樹
脂、発色団にアントラセン誘導体、溶媒に水を含有する
ものを用いる。なお、ここでは、第1の有機膜31と第
2の有機膜32の両方が反射防止膜としての機能を有す
ることとしたが、少なくとも酸発生剤を含有する第1の
有機膜31と第2の有機膜32のどちらか一方が反射防
止膜の機能を有していればよく、第2の有機膜32にお
いては形成される架橋層が反射防止膜としての機能を有
していればよい。
The second organic film 32, like the first organic film 31, also functions as an antireflection film, so that it is desirable that the second organic film 32 has a high absorptivity for exposure light. Therefore, a chromophore that absorbs exposure light may be added. In the present embodiment, as the second organic film 32, for example, one containing a methylol melamine derivative as a cross-linking agent, a polyvinyl alcohol resin as a resin, an anthracene derivative as a chromophore, and water as a solvent is used. Although both the first organic film 31 and the second organic film 32 have a function as an antireflection film here, the first organic film 31 and the second organic film 31 containing at least an acid generator are used. It suffices that either one of the organic films 32 has the function of the antireflection film, and the crosslinked layer formed in the second organic film 32 has the function of the antireflection film.

【0029】次に、半導体基板(図示せず)を例えば1
30℃、70秒間ホットプレートで加熱して、上述した
工程で発生させた酸を第2の有機膜32中に拡散させ
る。
Next, a semiconductor substrate (not shown) is, for example,
By heating with a hot plate at 30 ° C. for 70 seconds, the acid generated in the above process is diffused into the second organic film 32.

【0030】そして、図1(d)に示すように、拡散さ
せた酸により第1の有機膜31との境界付近の第2の有
機膜32を架橋反応させて、第2の有機膜32に架橋層
33を形成する。次に、第2の有機膜32の表面を、純
水を用いて洗浄することにより、第2の有機膜32の未
架橋部分を除去し、架橋層33を露出させる。その後、
装置全体を乾燥する。
Then, as shown in FIG. 1D, the second organic film 32 in the vicinity of the boundary with the first organic film 31 is cross-linked by the diffused acid to form the second organic film 32. The crosslinked layer 33 is formed. Next, the surface of the second organic film 32 is washed with pure water to remove the uncrosslinked portion of the second organic film 32 and expose the crosslinked layer 33. afterwards,
Dry the entire device.

【0031】次に、図2(e)に示すように、架橋層3
3上に、例えばポジ化学増幅型のKrFエキシマレーザ
・レジストからなるレジスト51を回転塗布し、例えば
背景透過率が6%のハーフトーン位相シフトマスクから
なるフォトマスク41を用いて露光を行い、ヴィアホー
ルパターンをレジスト51に転写する。
Next, as shown in FIG. 2 (e), the crosslinked layer 3
3 is spin-coated with a resist 51 made of, for example, a positive chemically amplified KrF excimer laser resist, and exposed by using a photomask 41 made of a halftone phase shift mask having a background transmittance of 6%, for example, The hole pattern is transferred to the resist 51.

【0032】続いて、半導体基板(図示せず)を例えば
120℃で90秒間加熱した後、アルカリ現像液で現像
し、さらに純水で洗浄して、装置全体を乾燥する。そし
て、図2(f)に示すように、凹部21a上に開口部2
2Aを有するヴィアホールパターン22(レジストパタ
ーン)を形成する。この後、ここでの図示は省略した
が、ヴィアホールパターン22をマスクにして架橋層3
3、第1の有機膜31、層間絶縁膜11をエッチングす
る。これにより、層間絶縁膜11にヴィアホール(孔
部)を形成する。そして、配線溝パターン21をマスク
に用い、層間絶縁膜11の途中までエッチングすること
により、ヴィアホールの上部に連通する配線溝を形成す
る。その後、導電膜埋め込み工程、化学的機械的研磨
(Chemical Mechanical Polishing(CMP))工程を経
て、デュアルダマシン配線構造を得る。
Subsequently, a semiconductor substrate (not shown) is heated at, for example, 120 ° C. for 90 seconds, developed with an alkali developing solution, further washed with pure water, and the entire apparatus is dried. Then, as shown in FIG. 2F, the opening 2 is formed on the recess 21a.
A via hole pattern 22 (resist pattern) having 2A is formed. After that, although not shown here, the cross-linking layer 3 is formed using the via hole pattern 22 as a mask.
3, the first organic film 31 and the interlayer insulating film 11 are etched. As a result, a via hole (hole portion) is formed in the interlayer insulating film 11. Then, using the wiring groove pattern 21 as a mask, the interlayer insulating film 11 is partially etched to form a wiring groove communicating with the upper portion of the via hole. Then, a dual damascene wiring structure is obtained through a conductive film embedding step and a chemical mechanical polishing (CMP) step.

【0033】このような半導体装置の製造方法によれ
ば、凹部21a内に第1の有機膜31を成膜した後、第
2の有機膜32を成膜して加熱することにより、第1の
有機膜31から発生させた酸を第2の有機膜32に拡散
させて、拡散させた酸により第2の有機膜32に架橋層
33を形成する。この架橋層33の膜厚は第2の有機膜
32に拡散する酸の密度に依存する。凹部21a内にお
いて、上方角部では第1の有機膜31の膜厚が薄いこと
から第2の有機膜32に拡散する酸の密度は低く、凹部
21a内では第1の有機膜31の膜厚が厚く、特に中央
部では底部に近づくにつれて開口幅を狭めた形状で形成
されることから、側壁方向および底部方向の第1の有機
膜31から第2の有機膜32に酸が拡散されるため、酸
の密度が高くなる。
According to such a method of manufacturing a semiconductor device, after the first organic film 31 is formed in the recess 21a, the second organic film 32 is formed and heated, whereby the first organic film 32 is formed. The acid generated from the organic film 31 is diffused into the second organic film 32, and the crosslinked layer 33 is formed on the second organic film 32 by the diffused acid. The film thickness of the cross-linking layer 33 depends on the density of the acid diffused in the second organic film 32. In the recess 21a, since the thickness of the first organic film 31 is thin in the upper corner portion, the density of the acid diffused in the second organic film 32 is low, and the film thickness of the first organic film 31 is in the recess 21a. Is thick, and in particular, in the central part, since the opening width is narrowed toward the bottom, the acid is diffused from the first organic film 31 in the side wall direction and the second organic film 32 in the bottom direction. , The acid density increases.

【0034】よって、凹部21aにおいて上方角部では
薄く、中央部では厚く架橋層31が形成されることか
ら、凹部21aを埋め込むような形状となり、凹部21
a上のレジスト51塗布前の表面をほぼ平坦化すること
ができる。これにより、その後に塗付するレジスト51
を、凹部21a上で均一な膜厚に形成することができ
る。
Therefore, since the cross-linking layer 31 is formed so that the upper corner portion of the recess 21a is thin and the central portion thereof is thick, the recess 21a has a shape that fills the recess 21a.
It is possible to substantially flatten the surface of the resist a before applying the resist 51. This allows the resist 51 to be applied thereafter.
Can be formed with a uniform film thickness on the recess 21a.

【0035】したがって、ヴィアホールパターン22を
形成する際、開口部22Aを凹部21a上のどの位置に
形成しても、開口部22Aの孔径がばらつくことなく、
均一な孔径を有する開口部22Aを再現性よく形成する
ことができる。このヴィアホールパターンをマスクにし
たエッチングによって、凹部21aの下部に精度の高い
ヴィアホール(孔部)を形成することができる。
Therefore, when the via hole pattern 22 is formed, the hole diameter of the opening 22A does not vary regardless of the position of the opening 22A formed on the recess 21a.
The opening 22A having a uniform hole diameter can be formed with good reproducibility. By using this via hole pattern as a mask, a highly accurate via hole (hole) can be formed in the lower portion of the recess 21a.

【0036】(第2実施形態)図3〜5に本発明の第2
実施形態における半導体装置の製造方法の製造工程断面
図を示す。第1実施形態においては、酸発生剤を含有す
る第1の有機膜31に加熱により酸を発生するものを用
いたが、本実施形態では光照射により酸を発生する酸発
生剤を含有する第1の有機膜34を用いた例について説
明する。第1実施形態と同様の構成には同一の番号を付
して説明する。
(Second Embodiment) FIGS. 3 to 5 show a second embodiment of the present invention.
6A to 6C are cross-sectional views of manufacturing steps of the method for manufacturing the semiconductor device according to the embodiment. In the first embodiment, the first organic film 31 containing an acid generator that generates an acid by heating was used, but in the present embodiment, the first organic film 31 containing an acid generator contains an acid generator that generates an acid by light irradiation. An example using the organic film 34 of No. 1 will be described. The same components as those in the first embodiment will be described with the same reference numerals.

【0037】図3(a)に示すように、例えば酸フッ化
シリコンからなる層間絶縁膜11上に、例えば窒化シリ
コンからなる配線溝パターン21を形成する。配線溝パ
ターン21は2つの開口部を有しており、これらは層間
絶縁膜11を底部とした断面凹状に形成されることか
ら、以下凹部21b、21cとする。凹部21bよりも
凹部21cの開口幅を広く形成することとし、凹部21
b、21cの開口幅はそれぞれ180nm、1800n
mであることとする。
As shown in FIG. 3A, a wiring groove pattern 21 made of, for example, silicon nitride is formed on the interlayer insulating film 11 made of, for example, silicon oxyfluoride. The wiring groove pattern 21 has two openings, and since these are formed in a concave shape in cross section with the interlayer insulating film 11 at the bottom, they will be referred to as recesses 21b and 21c hereinafter. The opening width of the recess 21c is made wider than that of the recess 21b.
The opening widths of b and 21c are 180 nm and 1800 n, respectively.
m.

【0038】まず、図3(b)に示すように、半導体基
板(図示せず)を例えば210℃で90秒間ホットプレ
ートで加熱して第1の有機膜34に含有される溶媒を気
化させながら、酸発生剤を含有する第1の有機膜34を
凹部21b、21cを覆うように配線溝パターン21上
に回転塗布する。第1の有機膜34は、酸発生剤、樹
脂、架橋剤、可塑剤、溶媒から構成され、反射防止膜と
しての機能を有することとする。
First, as shown in FIG. 3B, a semiconductor substrate (not shown) is heated on a hot plate, for example, at 210 ° C. for 90 seconds to vaporize the solvent contained in the first organic film 34. A first organic film 34 containing an acid generator is spin-coated on the wiring groove pattern 21 so as to cover the recesses 21b and 21c. The first organic film 34 is composed of an acid generator, a resin, a cross-linking agent, a plasticizer, and a solvent, and has a function as an antireflection film.

【0039】本実施形態では、酸発生剤は光照射により
酸を発生する化合物であり、例えばスルホニウム塩、ヨ
ードニウム塩等の化合物が挙げられる。その他の構成成
分である、樹脂、架橋剤、可塑剤、溶媒は第1実施形態
で説明した第1の有機膜31と同様である。
In the present embodiment, the acid generator is a compound that generates an acid upon irradiation with light, and examples thereof include compounds such as sulfonium salts and iodonium salts. Other components such as the resin, the cross-linking agent, the plasticizer, and the solvent are the same as those of the first organic film 31 described in the first embodiment.

【0040】本実施形態では、第1の有機膜34とし
て、例えば酸発生剤にトリフェニルスルホニウムトリフ
レート、樹脂にノボラック樹脂、可塑剤に付加カルボシ
リックアリール置換基を有するフェノリック化合物、溶
媒にプロピレングリコールモノメチルエーテルを含有し
たものを用いる。このような第1の有機膜34を凹部2
1b、21cを覆うように配線溝パターン21上に塗付
すると、第1の有機膜34は凹部21b、21cの底部
に近づくにつれて、開口幅を狭めた形状で形成されると
ともに、上方角部では薄く、凹部21b、21c内では
厚く形成される。また凹部21bと凹部21cにおける
塗布形状を比較した場合、開口幅の広い凹部21c内の
ほうが、第1の有機膜34の膜厚が薄く形成される。
In this embodiment, as the first organic film 34, for example, triphenylsulfonium triflate is used as an acid generator, a novolac resin is used as a resin, a phenolic compound having an additional carbocyclic aryl substituent is used as a plasticizer, and propylene glycol is used as a solvent. The one containing monomethyl ether is used. The first organic film 34 as described above is formed in the recess 2
When applied on the wiring groove pattern 21 so as to cover the wiring patterns 1b and 21c, the first organic film 34 is formed in a shape in which the opening width is narrowed toward the bottoms of the recesses 21b and 21c, and at the upper corners. It is thin and thick in the recesses 21b and 21c. Further, when comparing the coating shapes of the recess 21b and the recess 21c, the film thickness of the first organic film 34 is formed thinner in the recess 21c having a wider opening width.

【0041】次に、図3(c)に示すように、配線溝パ
ターン21に凹部21b、21cを形成する際の露光時
に使用したフォトマスク42を用いて凹部21b、21
c上のみにArFエキシマレーザ光を照射する。これに
より凹部21b、21c内を覆う第1の有機膜34から
酸を発生させる。光強度は一般的にフォトマスク42の
パターンの開口部中央で高く、開口幅が広い方が高い。
したがって、凹部21b、21cに照射される光の強度
は、横軸を凹部の位置、縦軸を光強度としたグラフに示
すように、凹部21b、21cの中央部で高く、側壁付
近で低くなる。また、開口幅の広い凹部21cでは、凹
部21bと比較して、照射される光の強度がより高くな
る。
Next, as shown in FIG. 3C, the recesses 21b, 21 are formed by using the photomask 42 used during the exposure for forming the recesses 21b, 21c in the wiring groove pattern 21.
ArF excimer laser light is irradiated only on c. As a result, acid is generated from the first organic film 34 that covers the insides of the recesses 21b and 21c. The light intensity is generally high at the center of the opening of the pattern of the photomask 42 and is higher when the opening width is wider.
Therefore, the intensity of light applied to the recesses 21b and 21c is high in the center of the recesses 21b and 21c and low near the sidewalls, as shown in the graph in which the horizontal axis indicates the position of the recess and the vertical axis indicates the light intensity. . Further, in the concave portion 21c having a wide opening width, the intensity of the emitted light becomes higher than that in the concave portion 21b.

【0042】そして、図4(d)に示すように、半導体
基板(図示せず)を例えば85℃、70秒間ホットプレ
ートで加熱して第2の有機膜32に含有される溶媒を気
化させながら、酸により架橋層を形成する第2の有機膜
32を第1の有機膜34上に回転塗布する。ここで、第
2の有機膜32は第1の有機膜34および後述する工程
で第2の有機膜32に形成される架橋層に対して選択的
に除去可能な材料で形成される。ここでは、第1実施形
態と同様の構成のものを用いることとする。
Then, as shown in FIG. 4D, the semiconductor substrate (not shown) is heated on a hot plate, for example, at 85 ° C. for 70 seconds to vaporize the solvent contained in the second organic film 32. , The second organic film 32 forming a cross-linked layer with an acid is spin-coated on the first organic film 34. Here, the second organic film 32 is formed of a material that can be selectively removed with respect to the first organic film 34 and the cross-linking layer formed on the second organic film 32 in a process described later. Here, it is assumed that the same configuration as that of the first embodiment is used.

【0043】次に、図4(e)に示すように、半導体基
板(図示せず)を例えば130℃、50秒間ホットプレ
ートで加熱する。これにより発生した酸を第2の有機膜
32に拡散させて、第1の有機膜34との境界付近の第
2の有機膜32で架橋反応させて、第2の有機膜32に
架橋層33を形成する。そして、第2の有機膜32表面
を純水を用いて洗浄することにより、第2の有機膜32
の未架橋部分を除去し、架橋層33を露出させる。その
後、装置全体を乾燥する。
Next, as shown in FIG. 4E, the semiconductor substrate (not shown) is heated by a hot plate at 130 ° C. for 50 seconds, for example. The acid generated thereby is diffused into the second organic film 32, and the second organic film 32 in the vicinity of the boundary with the first organic film 34 undergoes a cross-linking reaction, so that the second organic film 32 has a cross-linking layer 33. To form. Then, by cleaning the surface of the second organic film 32 with pure water, the second organic film 32 is removed.
The uncrosslinked portion of is removed to expose the crosslinked layer 33. Then, the entire device is dried.

【0044】なお、ここでは第2の有機膜32を形成す
る前に光照射を行い、第1の有機膜34から酸を発生さ
せるが、第2の有機膜32を第1の有機膜34上に形成
した後、凹部21b、21c上に光照射を行ってもよ
い。
Here, light irradiation is performed before forming the second organic film 32 to generate an acid from the first organic film 34, but the second organic film 32 is formed on the first organic film 34. After the formation, the recesses 21b and 21c may be irradiated with light.

【0045】次に、図4(f)に示すように、レジスト
51を第1の有機膜34上および架橋層33上に回転塗
布して、フォトマスク41を用いて露光を行い、ヴィア
ホールパターンをレジスト51に転写する。ここでは、
レジスト51における凹部21aの側壁付近(51
a)、凹部21bの中央部(51b)、凹部21bの側
壁付近(51c)が開口部となるようにヴィアホールパ
ターンを転写する。
Next, as shown in FIG. 4 (f), a resist 51 is spin-coated on the first organic film 34 and the cross-linking layer 33 and exposed using a photomask 41 to form a via hole pattern. Is transferred to the resist 51. here,
In the vicinity of the side wall of the recess 21a in the resist 51 (51
a), the via hole pattern is transferred so that the central portion (51b) of the recess 21b and the vicinity of the side wall (51c) of the recess 21b become openings.

【0046】次に、半導体基板(図示せず)を例えば1
20℃で90秒間加熱して、アルカリ現像液で現像し、
さらに純水で洗浄して、装置全体を乾燥する。そして、
図4(g)に示すように、凹部21b上に開口部22
B、凹部21c上に開口部22C、22Dを有するヴィ
アホールパターン22を形成する。このヴィアホールパ
ターン22をマスクにしたエッチングにより、架橋層3
3第1の有機膜34、層間絶縁膜11をエッチングし、
層間絶縁膜11にヴィアホール(孔部)を形成する。
Next, a semiconductor substrate (not shown) is, for example,
Heat at 20 ° C for 90 seconds and develop with an alkaline developer,
Further, it is washed with pure water and the entire device is dried. And
As shown in FIG. 4 (g), the opening 22 is formed on the recess 21b.
B, a via hole pattern 22 having openings 22C and 22D is formed on the recess 21c. By using the via hole pattern 22 as a mask, the cross-linking layer 3 is etched.
3 Etch the first organic film 34 and the interlayer insulating film 11,
A via hole is formed in the interlayer insulating film 11.

【0047】このような半導体装置の製造方法によれ
ば、凹部21b、21c内に第1の有機膜34を成膜し
た後、フォトマスク42を用いて凹部21b、21c上
にのみ、光照射することにより、凹部21b、21c内
の第1の有機膜34から酸を発生させる。そして、第2
の有機膜32を第1の有機膜34上に成膜し、発生させ
た酸を第2の有機膜32に拡散させて、第2の有機膜3
2に架橋層33を形成する。この架橋層33の膜厚は第
2の有機膜32に拡散する酸の密度に依存し、酸の密度
は凹部21b、21cにおける第1の有機膜34の塗付
形状と照射される光の強度に依存する。
According to such a semiconductor device manufacturing method, after the first organic film 34 is formed in the recesses 21b and 21c, the photomask 42 is used to irradiate only the recesses 21b and 21c with light. As a result, acid is generated from the first organic film 34 in the recesses 21b and 21c. And the second
Of the second organic film 3 is formed on the first organic film 34 by diffusing the generated acid into the second organic film 32.
The cross-linked layer 33 is formed on the surface 2. The film thickness of the cross-linking layer 33 depends on the density of the acid diffused in the second organic film 32, and the density of the acid is the coating shape of the first organic film 34 in the recesses 21b and 21c and the intensity of the irradiated light. Depends on.

【0048】凹部21b、21cにおいて、フォトマス
ク42を用いて光照射を行う場合、上方角部では照射さ
れる光の強度は低く、第1の有機膜34の膜厚は薄いこ
とから第2の有機膜32に拡散する酸の密度は低い。一
方、凹部21b、21c内では第1の有機膜34の膜厚
は厚く、特に中央部では底部に近づくにつれて開口幅を
狭めた形状であることから、側壁方向および底部方向の
第1の有機膜31から第2の有機膜32に酸が拡散す
る。また、これに加えて照射される光の強度も高いこと
から、中央部では第2の有機膜32に拡散する酸の密度
は高くなる。よって、架橋層31は上方角部で薄く中央
部でより厚く形成される。
When the photomask 42 is used to irradiate the recesses 21b and 21c with light, the intensity of the irradiated light is low at the upper corner and the second organic film 34 is thin, so that the second The density of the acid diffused in the organic film 32 is low. On the other hand, the first organic film 34 has a large film thickness in the recesses 21b and 21c, and in particular, in the central part, the opening width is narrowed toward the bottom part. Therefore, the first organic film 34 in the side wall direction and the bottom part direction is formed. The acid diffuses from 31 to the second organic film 32. In addition to this, since the intensity of the irradiated light is also high, the density of the acid diffused in the second organic film 32 is high in the central portion. Therefore, the bridging layer 31 is formed thin at the upper corner and thicker at the center.

【0049】また、凹部21b、21cにおいて第1の
有機膜34は開口幅の広い凹部21cで薄く形成される
が、照射される光強度は凹部21cの方が高いことか
ら、凹部21c内に架橋層33がより厚く形成されるた
め、レジスト51塗布前の凹部21bおよび凹部21c
上の表面をほぼ同じ程度の高さに平坦化することができ
る。さらに、フォトマスク42を用いて凹部21b、2
1cに光照射を行うことにより、凹部21b、21cの
みに架橋層33を形成できることから、第1実施形態と
比較して、凹部21b、21c上と凹部21b、21c
以外の配線溝パターン21上におけるレジスト51塗付
前の表面を全体的に平坦化することができる。
In the recesses 21b and 21c, the first organic film 34 is thinly formed in the recess 21c having a wide opening width, but since the irradiated light intensity is higher in the recess 21c, the first organic film 34 is bridged in the recess 21c. Since the layer 33 is formed thicker, the recesses 21b and 21c before the application of the resist 51 are formed.
The top surface can be planarized to approximately the same height. Further, using the photomask 42, the concave portions 21b, 2
By irradiating 1c with light, the cross-linking layer 33 can be formed only in the recesses 21b and 21c. Therefore, as compared with the first embodiment, on the recesses 21b and 21c and the recesses 21b and 21c.
The surface of the wiring groove pattern 21 other than that before the resist 51 is applied can be entirely flattened.

【0050】したがって、その後に塗付するレジスト5
1を、凹部21b、21cの段差の影響を受けずに、ほ
ぼ均一な膜厚で塗付することができることから、ヴィア
ホールパターン22を形成する際、凹部21b、21c
上のどの位置に形成しても、孔径が変化することなく、
均一な孔径の開口部22B、22C、22Dを形成する
ことができる。また、このヴィアパターン22をマスク
に用いてエッチングすることにより、凹部21b、21
cの下部に精度の高いヴィアホール(孔部)を形成する
ことができる。
Therefore, the resist 5 to be applied after that
1 can be applied with a substantially uniform film thickness without being affected by the steps of the recesses 21b and 21c. Therefore, when forming the via hole pattern 22, the recesses 21b and 21c are formed.
No matter where it is formed, the hole diameter does not change,
It is possible to form the openings 22B, 22C, 22D having a uniform hole diameter. Further, by etching using the via pattern 22 as a mask, the concave portions 21b, 21
A highly accurate via hole (hole) can be formed in the lower part of c.

【0051】なお、本実施形態においては、フォトマス
ク42を用いることにより、凹部21b、21c内の第
1の有機膜34のみに光を照射したが、本発明はこれに
限定されることなく、第1の有機膜34が光照射により
酸を発生させるものであれば、第1の有機膜34全体に
光を照射してもよい。光照射のタイミングとしては、第
1の有機膜34の成膜時、あるいは、第1の有機膜34
成膜後でかつ第2の有機膜32の成膜前でもよく、第2
の有機膜32を成膜した後でもよい。
In this embodiment, the photomask 42 is used to irradiate only the first organic film 34 in the recesses 21b and 21c with light, but the present invention is not limited to this. If the first organic film 34 generates acid by light irradiation, the entire first organic film 34 may be irradiated with light. The timing of the light irradiation is at the time of forming the first organic film 34 or when the first organic film 34 is formed.
It may be after the film formation and before the second organic film 32 is formed.
Alternatively, the organic film 32 may be formed.

【0052】このように、第1の有機膜34全体に光を
照射する場合には、凹部21b、21cにおける照射さ
れる光の強度の差はなくなることから、第1実施形態と
同様の効果を得ることができる。
As described above, when the entire first organic film 34 is irradiated with light, there is no difference in the intensity of the irradiated light in the recesses 21b and 21c, so that the same effect as in the first embodiment is obtained. Obtainable.

【0053】以上説明したように、第1実施形態および
第2実施形態の半導体装置の製造方法によれば、レジス
トの膜厚変動を防ぐため、凹部を埋め込むようにマスク
パターン上に反射防止膜を厚く塗布して、所望する厚さ
までエッチバックすることで、反射防止膜を平坦化しな
くてもよいことから、TAT(Turn Around Time)を抑
えることも可能である。
As described above, according to the semiconductor device manufacturing methods of the first and second embodiments, the antireflection film is formed on the mask pattern so as to fill the recesses in order to prevent the variation in the resist film thickness. Since it is not necessary to flatten the antireflection film by applying a thick coating and etching back to a desired thickness, it is possible to suppress TAT (Turn Around Time).

【0054】(実施例1)次に、第1実施形態で説明し
た半導体装置の製造方法を用いて、デュアルダマシン法
により配線溝およびヴィアホールを形成した例について
図5〜図9を用いて説明する。
Example 1 Next, an example of forming a wiring groove and a via hole by a dual damascene method using the method for manufacturing a semiconductor device described in the first embodiment will be described with reference to FIGS. To do.

【0055】図5(a)に示すように、通常のLSIプ
ロセスにより半導体基板(図示せず)上に素子形成等を
行った後、その上方に形成される酸フッ化シリコンから
なる層間絶縁膜12に、層間絶縁膜12の表面に達する
銅からなる配線71が形成されている。
As shown in FIG. 5A, after an element is formed on a semiconductor substrate (not shown) by a normal LSI process, an interlayer insulating film made of silicon oxyfluoride is formed thereon. A wiring 71 made of copper reaching the surface of the interlayer insulating film 12 is formed on the surface 12.

【0056】まず、この層間絶縁膜12および配線71
上に、窒化シリコンからなるエッチングストッパー膜1
3を70nmの膜厚で形成し、その上層に酸フッ化シリ
コンからなる層間絶縁膜14を500nmの膜厚で成膜
した。さらに、層間絶縁膜14の上層に、窒化シリコン
からなるエッチングストッパー膜15および酸フッ化シ
リコンからなる層間絶縁膜16が順次積層形成した。エ
ッチングストッパー膜15および層間絶縁膜16の膜厚
はそれぞれ50nm、350nmである。
First, the interlayer insulating film 12 and the wiring 71 are formed.
On top of this, an etching stopper film 1 made of silicon nitride
3 was formed to a film thickness of 70 nm, and an interlayer insulating film 14 made of silicon oxyfluoride was formed thereon to a film thickness of 500 nm. Furthermore, an etching stopper film 15 made of silicon nitride and an interlayer insulating film 16 made of silicon oxyfluoride were sequentially formed on the interlayer insulating film 14. The film thicknesses of the etching stopper film 15 and the interlayer insulating film 16 are 50 nm and 350 nm, respectively.

【0057】そして、上記層間絶縁膜16上に、窒化シ
リコン膜からなるマスク層(図示せず)を150nmの
膜厚で成膜し、露光マスク(図示せず)を用いてエッチ
ングして2つの凹部21b、21cを有する配線溝パタ
ーン21を形成した。凹部21b、21cの開口幅はそ
れぞれ200nm、2000nmである。
Then, a mask layer (not shown) made of a silicon nitride film having a film thickness of 150 nm is formed on the interlayer insulating film 16 and is etched using an exposure mask (not shown) to form two layers. A wiring groove pattern 21 having recesses 21b and 21c was formed. The opening widths of the recesses 21b and 21c are 200 nm and 2000 nm, respectively.

【0058】次に、図5(b)に示すように、半導体基
板(図示せず)を210℃で90秒間ホットプレートに
より加熱しながら、酸発生剤を含有する第1の有機膜3
1を凹部21b、21cを覆うように配線溝パターン2
1上に回転塗布した。第1の有機膜31としては、酸発
生剤にアリールスルホン酸のアミン塩、樹脂にノボラッ
ク樹脂、可塑剤に付加カルボシリックアリール置換基を
有するフェノリック化合物、溶媒にプロピレングリコー
ルモノメチルエーテルを含有したものを用いた。
Next, as shown in FIG. 5 (b), the semiconductor substrate (not shown) is heated by a hot plate at 210 ° C. for 90 seconds while the first organic film 3 containing the acid generator is added.
1 so as to cover the concave portions 21b and 21c.
1 was spun on. As the first organic film 31, one containing an amine salt of arylsulfonic acid as an acid generator, a novolac resin as a resin, a phenolic compound having an additional carbocyclic aryl substituent as a plasticizer, and a solvent containing propylene glycol monomethyl ether as a solvent. Using.

【0059】ここで、凹部21b、21c内を覆う第1
の有機膜31の高さを、配線溝パターン21の表面を基
準Sとして測定したところ、凹部21bの上方角部では
+30nm、中央部では−70nmであり、凹部21c
の上方角部では+20nm、中央部では−80nmであ
った。
Here, the first covering the inside of the recesses 21b and 21c
When the height of the organic film 31 is measured with the surface of the wiring groove pattern 21 as a reference S, it is +30 nm at the upper corner of the recess 21b, −70 nm at the center thereof, and the recess 21c.
Was +20 nm at the upper corner and −80 nm at the center.

【0060】次に、図5(c)に示すように、半導体基
板(図示せず)を85℃、70秒間ホットプレートで加
熱しながら、酸により架橋層を形成する第2の有機膜3
2を第1の有機膜31上に回転塗布した。塗布膜厚は凹
部21b、21c以外の配線溝パターン21上で500
nmである。第2の有機膜32としては、架橋剤にメチ
ロールメラミン誘導体、樹脂にポリビニルアルコール系
樹脂、発色団としてアントラセン誘導体、溶媒に水を含
有するものを用いた。
Next, as shown in FIG. 5C, the semiconductor substrate (not shown) is heated by a hot plate at 85 ° C. for 70 seconds, while the second organic film 3 is formed with an acid to form a crosslinked layer.
2 was spin-coated on the first organic film 31. The coating film thickness is 500 on the wiring groove pattern 21 other than the concave portions 21b and 21c.
nm. As the second organic film 32, one containing a methylol melamine derivative as a crosslinking agent, a polyvinyl alcohol resin as a resin, an anthracene derivative as a chromophore, and water as a solvent was used.

【0061】次に、基板(図示せず)を130℃、70
秒間ホットプレートで加熱した。これにより、第1の有
機膜31中の酸発生剤であるアリールスルホン酸のアミ
ン塩を熱分解させて、発生した酸を第2の有機膜32に
拡散させた。
Next, the substrate (not shown) is heated to 130 ° C. and 70 ° C.
Heated on a hot plate for 2 seconds. As a result, the amine salt of arylsulfonic acid, which is the acid generator in the first organic film 31, was thermally decomposed, and the generated acid was diffused into the second organic film 32.

【0062】そして、図6(d)に示すように、拡散し
た酸により第1の有機膜31との境界付近の第2の有機
膜32を架橋反応させて、架橋層33を形成した。続い
て、第2の有機膜32の表面を、純水を用いて洗浄する
ことにより、第2の有機膜32の未架橋部分を除去し
て、架橋層33を露出させた。その後、装置全体を乾燥
した。
Then, as shown in FIG. 6D, the second organic film 32 in the vicinity of the boundary with the first organic film 31 was cross-linked by the diffused acid to form a cross-linked layer 33. Then, the surface of the second organic film 32 was washed with pure water to remove the uncrosslinked portion of the second organic film 32 and expose the crosslinked layer 33. After that, the entire device was dried.

【0063】そして、凹部21b、21cにおける第1
の有機膜31および架橋層31を合わせた高さを配線溝
パターン21の表面を基準Sとして測定したところ、凹
部21bの上方角部では+40nm、中央部では+8n
mとなり、凹部21cの上方角部では+30nm、中央
部では+4nmとなった。
Then, the first in the recesses 21b, 21c
The total height of the organic film 31 and the cross-linking layer 31 was measured using the surface of the wiring groove pattern 21 as a reference S. As a result, the upper corner of the recess 21b was +40 nm, and the central portion was +8 n.
m, which was +30 nm at the upper corner of the recess 21c and +4 nm at the center.

【0064】次に、図6(e)に示すように、アセター
ル系のポジ化学増幅型のKrFエキシマレーザ・レジス
トからなるレジスト51を560nmの膜厚で回転塗布
し、背景透過率が6%のハーフトーン位相シフトマスク
からなるフォトマスク41を用いて露光を行い、ヴィア
ホールパターンをレジスト51に転写した。露光機は、
縮小投影倍率1/4のKrFエキシマレーザスキャナー
を用い、開口数(NA)は0.68、開口数比(σ)は
0.5に設定した。
Next, as shown in FIG. 6 (e), a resist 51 consisting of an acetal-based positive chemically amplified KrF excimer laser resist was spin-coated at a film thickness of 560 nm to obtain a background transmittance of 6%. Exposure was performed using a photomask 41 formed of a halftone phase shift mask, and the via hole pattern was transferred to the resist 51. The exposure machine
A KrF excimer laser scanner with a reduced projection magnification of 1/4 was used, and the numerical aperture (NA) was set to 0.68 and the numerical aperture ratio (σ) was set to 0.5.

【0065】具体的には、レジスト51における凹部2
1aの側壁付近(51a)、凹部21bの中央部(51
b)、凹部21bの側壁付近(51c)に開口部を形成
するように転写した。ここでのヴィアホールパターンの
目標孔径は、φ180nmであり、許容幅は160nm
〜200nmである。上記レジスト51の51a、51
b、51cの位置における膜厚a、b、cを、フォトマ
スク41の開口部の中心線を延長して測定したところ、
それぞれ、a=550nm、b=560nm、c=55
4nmであり、ほぼ均一な膜厚で塗付された。
Specifically, the concave portion 2 in the resist 51
1a near the side wall (51a) and the central portion of the recess 21b (51a).
b), transfer was performed so as to form an opening near the side wall (51c) of the recess 21b. The target hole diameter of the via hole pattern here is φ180 nm, and the allowable width is 160 nm.
~ 200 nm. 51a, 51 of the resist 51
The film thicknesses a, b, and c at the positions of b and 51c were measured by extending the center line of the opening of the photomask 41,
A = 550 nm, b = 560 nm, c = 55, respectively
It was 4 nm and was applied with a substantially uniform film thickness.

【0066】次に、半導体基板(図示せず)を120℃
で90秒間加熱した後、アルカリ現像液で現像し、さら
に純水で洗浄して、装置全体を乾燥させた。そして、図
7(f)に示すように、凹部21b上に開口部22B、
凹部21c上に開口部22C、22Dを有するヴィアホ
ールパターン22を形成した。これらの孔径(ボトム
径)はそれぞれ、188nm、176nm、184nm
であり、目標孔径の180nmに対して許容範囲内で均
一に形成することができた。
Next, the semiconductor substrate (not shown) is heated to 120 ° C.
After being heated for 90 seconds at 90 ° C., it was developed with an alkali developing solution, further washed with pure water, and the entire apparatus was dried. Then, as shown in FIG. 7F, the opening 22B is formed on the recess 21b,
A via hole pattern 22 having openings 22C and 22D was formed on the recess 21c. These pore diameters (bottom diameter) are 188 nm, 176 nm, and 184 nm, respectively.
It was possible to form uniformly within the allowable range for the target pore diameter of 180 nm.

【0067】次に、図7(g)に示すように、ヴィアホ
ールパターン22をマスクに用い、架橋層33、第1の
有機膜31、層間絶縁膜16をドライエッチングして除
去し、凹部21b、21cの下部の層間絶縁膜16に開
口部22B、22C、22Dが転写された孔部16B、
16C、16Dを形成した。
Next, as shown in FIG. 7G, the cross-linking layer 33, the first organic film 31, and the interlayer insulating film 16 are removed by dry etching using the via hole pattern 22 as a mask to form the recess 21b. , 21c and holes 16B in which openings 22B, 22C, 22D are transferred to the interlayer insulating film 16 below,
16C and 16D were formed.

【0068】そして、図8(h)に示すように、ヴィア
ホールパターン22、架橋層33、第1の有機膜31
(各々前記図3(g)参照)を、アッシング除去した
後、孔部16B、16C、16Dの底部に露出されたエ
ッチングストッパー膜15をドライエッチングにより除
去した。このエッチングにより、エッチングストッパー
膜15と同じ窒化シリコンで形成されている配線溝パタ
ーン21の表面もエッチングストッパー膜15の膜厚と
同じ厚さ分除去された。
Then, as shown in FIG. 8H, the via hole pattern 22, the cross-linking layer 33, the first organic film 31.
After ashing removal (see FIG. 3 (g) above), the etching stopper film 15 exposed at the bottoms of the holes 16B, 16C, 16D was removed by dry etching. By this etching, the surface of the wiring groove pattern 21 formed of the same silicon nitride as the etching stopper film 15 was also removed by the same thickness as the etching stopper film 15.

【0069】次に、図8(i)に示すように、配線溝パ
ターン21およびエッチングストッパー膜15をマスク
に用い、層間絶縁膜16と層間絶縁膜14を同時にドラ
イエッチングして、層間絶縁膜16に配線溝62を形成
するとともに、層間絶縁膜14にヴィアホール61を形
成した。
Next, as shown in FIG. 8I, the inter-layer insulating film 16 and the inter-layer insulating film 14 are simultaneously dry-etched using the wiring groove pattern 21 and the etching stopper film 15 as a mask, and the inter-layer insulating film 16 is then etched. A wiring groove 62 was formed in the interlayer insulating film 14 and a via hole 61 was formed in the interlayer insulating film 14.

【0070】そして、図8(j)に示すように、ヴィア
ホール61の底部に露出されたエッチングストッパー膜
13をエッチング除去した。このエッチングにおいて
も、図8(h)で説明したように、配線溝パターン21
の表面がエッチングストッパー膜13の膜厚と同じ厚さ
分除去された。
Then, as shown in FIG. 8J, the etching stopper film 13 exposed at the bottom of the via hole 61 was removed by etching. Also in this etching, as described in FIG. 8H, the wiring groove pattern 21 is formed.
The surface of was removed by the same thickness as the etching stopper film 13.

【0071】その後、図9(k)に示すように、配線溝
62およびヴィアホール61の内壁を洗浄して、窒化タ
ンタルからなるバリアメタル層(図示せず)、銅からな
るメッキシード層(図示せず)を順次成膜した。その
後、さらに電解メッキ法により配線溝62およびヴィア
ホール61に例えば銅からなる導電膜(図示せず)を埋
め込み、さらに上面の余分な導電膜、メッキシード層、
バリアメタル層、配線溝パターン21(前記図8(j)
参照)をCMP法により研磨し、表面を平坦化した。こ
のようにして、層間絶縁膜12に形成された配線71に
達するヴィアプラグ72および配線73を形成した。以
上により、銅からなるデュアルダマシン配線構造を作成
した。
After that, as shown in FIG. 9K, the inner walls of the wiring groove 62 and the via hole 61 are cleaned to form a barrier metal layer (not shown) made of tantalum nitride and a plating seed layer (shown in FIG. 9) made of copper. (Not shown) were sequentially formed. After that, a conductive film (not shown) made of, for example, copper is further embedded in the wiring groove 62 and the via hole 61 by electrolytic plating, and an extra conductive film on the upper surface, a plating seed layer,
Barrier metal layer, wiring groove pattern 21 (FIG. 8 (j) above)
(See) was polished by the CMP method to flatten the surface. Thus, the via plug 72 and the wiring 73 reaching the wiring 71 formed on the interlayer insulating film 12 were formed. As described above, a dual damascene wiring structure made of copper was created.

【0072】上記のような方法により、凹部21b、2
1c上のヴィアホールパターン22において均一な孔径
の開口部22B、22C、22Dを形成することができ
た。また、このヴィアホールパターンをマスクに用いて
エッチングすることにより、凹部21b、21cの下部
に均一な孔径のヴィアホール61(孔部)を形成するこ
とができた。
By the method as described above, the recesses 21b, 2
In the via hole pattern 22 on 1c, the openings 22B, 22C and 22D having a uniform hole diameter could be formed. Further, by using this via hole pattern as a mask to perform etching, it was possible to form the via hole 61 (hole portion) having a uniform hole diameter under the concave portions 21b and 21c.

【0073】一方、これに対する比較例として、図5
(b)において、凹部21b、21cを覆うように、配
線溝パターン21上に市販の有機系反射防止膜を塗布し
た後、この上にレジスト51を塗布し、この後の工程は
実施例1と同様の方法行った。この場合のヴィアホール
パターン22の開口部22B、22C、22Dの孔径
(ボトム径)を測定したところ、192nm、145n
m、175nmであり、凹部21b中央部に形成される
開口部22Bは許容範囲内の孔径に形成されず、凹部2
1b内の位置による孔径のばらつきが認められた。よっ
てこのようなヴィアホールパターン22を用いて凹部2
1b、21cの下部にヴィアホールを形成したところ、
不均一な孔径のヴィアホールが形成された。
On the other hand, as a comparative example to this, FIG.
In (b), a commercially available organic antireflection film is applied on the wiring groove pattern 21 so as to cover the recesses 21b and 21c, and then a resist 51 is applied thereon. A similar method was done. In this case, the hole diameters (bottom diameters) of the openings 22B, 22C, 22D of the via hole pattern 22 were measured to be 192 nm and 145n.
m, 175 nm, and the opening 22B formed in the center of the recess 21b is not formed to have a hole diameter within the allowable range.
It was confirmed that the hole diameter varied depending on the position within 1b. Therefore, using the via hole pattern 22 as described above,
When a via hole was formed under 1b and 21c,
Via holes with non-uniform pore size were formed.

【0074】(実施例2)次に、第2実施形態で説明し
た半導体装置の製造方法を用いて、デュアルダマシン法
により配線溝およびヴィアホールを形成した例について
説明する。なお、第2実施形態と同様の構成について
は、同一の番号を付して説明する。
(Example 2) Next, an example of forming a wiring groove and a via hole by a dual damascene method using the method for manufacturing a semiconductor device described in the second embodiment will be described. The same components as those in the second embodiment will be described with the same numbers.

【0075】図10(a)に示すように、酸炭化シリコ
ンからなる層間絶縁膜12には、層間絶縁膜12の表面
に達する例えば銅からなる配線71が形成されている。
この層間絶縁膜12および配線71上に、例えば窒化シ
リコンからなるエッチングストッパー膜13を60nm
の膜厚で形成し、その上層に酸炭化シリコンからなる層
間絶縁膜14を400nmの膜厚で形成した。さらに、
その上層には、窒化シリコンからなるエッチングストッ
パー膜15と、酸炭化シリコンからなる層間絶縁膜16
とを順次積層形成した。エッチングストッパー膜15お
よび層間絶縁膜16の膜厚はそれぞれ40nm、250
nmである。
As shown in FIG. 10A, in the interlayer insulating film 12 made of silicon oxycarbide, a wiring 71 made of, for example, copper reaching the surface of the interlayer insulating film 12 is formed.
An etching stopper film 13 made of, for example, silicon nitride having a thickness of 60 nm is formed on the interlayer insulating film 12 and the wiring 71.
And an interlayer insulating film 14 made of silicon oxycarbide having a film thickness of 400 nm. further,
As the upper layer, an etching stopper film 15 made of silicon nitride and an interlayer insulating film 16 made of silicon oxycarbide are formed.
And were sequentially laminated. The thicknesses of the etching stopper film 15 and the interlayer insulating film 16 are 40 nm and 250, respectively.
nm.

【0076】そして、層間絶縁膜16上に、凹部21
b、21cを有する窒化シリコンからなる配線溝パター
ン21を140nmの膜厚で形成した。凹部21b、2
1cの開口幅はそれぞれ140nm、1800nmであ
る。
Then, the recess 21 is formed on the interlayer insulating film 16.
The wiring groove pattern 21 made of silicon nitride and having b and 21c was formed to a film thickness of 140 nm. Recesses 21b, 2
The opening widths of 1c are 140 nm and 1800 nm, respectively.

【0077】まず、図10(b)に示すように、半導体
基板(図示せず)を210℃で90秒間ホットプレート
で加熱しながら、酸発生剤を含有する第1の有機膜34
を凹部21b、21cを覆うように配線溝パターン21
上に回転塗布した。第1の有機膜34としては、酸発生
剤に光照射により酸を発生するトリフェニルスルホニウ
ムトリフレート、樹脂にノボラック樹脂、可塑剤に付加
カルボシリックアリール置換基を有するフェノリック化
合物、溶媒にプロピレングリコールモノメチルエーテル
を含有したものを用いた。
First, as shown in FIG. 10B, a semiconductor substrate (not shown) is heated with a hot plate at 210 ° C. for 90 seconds, and a first organic film 34 containing an acid generator is formed.
The wiring groove pattern 21 so as to cover the concave portions 21b and 21c.
Spin coated on top. As the first organic film 34, triphenylsulfonium triflate which generates an acid by irradiation with an acid generator, a novolac resin as a resin, a phenolic compound having an additional carbocyclic aryl substituent as a plasticizer, and propylene glycol monomethyl as a solvent. The one containing ether was used.

【0078】そして、凹部21b、21c内を覆う第1
の有機膜34の高さを、配線溝パターン21の表面を基
準Sとして測定したところ、凹部21bの上方角部では
+35nm、中央部では−55nmであり、凹部21c
の上方角部では+20nm、中央部では−80nmであ
った。
The first portion that covers the inside of the recesses 21b and 21c
When the height of the organic film 34 is measured with the surface of the wiring groove pattern 21 as a reference S, it is +35 nm at the upper corner of the recess 21b, −55 nm at the center thereof, and the recess 21c.
Was +20 nm at the upper corner and −80 nm at the center.

【0079】次に、図11(c)に示すように、配線溝
パターン21に凹部21b、21cを形成する際の露光
時に使用したフォトマスク42を用いて凹部21b、2
1c上のみにArFエキシマレーザ光を照射した。これ
により凹部21b、21c内を覆う第1の有機膜34か
ら酸を発生させた。
Next, as shown in FIG. 11C, the recesses 21b, 2 are formed by using the photomask 42 used during the exposure for forming the recesses 21b, 21c in the wiring groove pattern 21.
The ArF excimer laser beam was irradiated only on 1c. As a result, acid was generated from the first organic film 34 covering the insides of the recesses 21b and 21c.

【0080】そして、図11(d)に示すように、半導
体基板(図示せず)を85℃、70秒間ホットプレート
で加熱しながら、酸により架橋層を形成する第2の有機
膜32を第1の有機膜34上に回転塗布した。塗布膜厚
は配線溝パターン21上で500nmであった。ここ
で、第2の有機膜32には第1実施例と同様の構成のも
のを用いた。
Then, as shown in FIG. 11 (d), while heating the semiconductor substrate (not shown) with a hot plate at 85 ° C. for 70 seconds, a second organic film 32 for forming a cross-linking layer is formed by acid. 1 was spin-coated on the organic film 34. The coating film thickness was 500 nm on the wiring groove pattern 21. Here, the second organic film 32 has the same structure as that of the first embodiment.

【0081】次に、図12(e)に示すように、半導体
基板(図示せず)を130℃、50秒間ホットプレート
で加熱して、発生した酸を第2の有機膜32中に拡散さ
せ、第2の有機膜32に架橋層33を形成した。そし
て、第2の有機膜32表面を純水を用いて洗浄し、第2
の有機膜32の未架橋部分を除去して、架橋層33を露
出させた。そして、装置全体を乾燥した。
Next, as shown in FIG. 12E, a semiconductor substrate (not shown) is heated on a hot plate at 130 ° C. for 50 seconds to diffuse the generated acid into the second organic film 32. A crosslinked layer 33 was formed on the second organic film 32. Then, the surface of the second organic film 32 is washed with pure water, and the second
The non-crosslinked portion of the organic film 32 was removed to expose the crosslinked layer 33. Then, the entire device was dried.

【0082】ここで、凹部21b、21cにおける酸発
生剤を含有する第1の有機膜34および架橋層31を合
わせた高さを配線溝パターン21の表面を基準Sとして
測定すると、凹部21bの上方角部では+40nm、中
央部では+42nmとなり、凹部21cの上方角部では
+41nm、中央部では+42nmとなり、凹部21
b、21c内における膜厚の不均一性が改善され、凹部
21b、21c上で同様の高さを示した。
Here, when the combined height of the first organic film 34 containing the acid generator and the cross-linking layer 31 in the recesses 21b and 21c is measured with the surface S of the wiring groove pattern 21 as a reference S, The direction is +40 nm, the center is +42 nm, the upper corner of the recess 21c is +41 nm, and the center is +42 nm.
The non-uniformity of the film thickness in b and 21c was improved, and the same height was shown on the recesses 21b and 21c.

【0083】次に、図12(f)に示すように、アセタ
ール系のポジ化学増幅型のKrFエキシマレーザ・レジ
ストからなるレジスト51を460nmの膜厚で回転塗
布し、背景透過率が6%のハーフトーン位相シフトマス
クからなるフォトマスク41を用いて露光を行い、ヴィ
アホールパターンをレジスト51に転写した。露光機
は、縮小投影倍率1/4のKrFエキシマレーザスキャ
ナーを用い、NAは0.73、σは0.5に設定した。
Next, as shown in FIG. 12 (f), a resist 51 consisting of an acetal-based positive chemically amplified KrF excimer laser resist was spin-coated with a film thickness of 460 nm to obtain a background transmittance of 6%. Exposure was performed using a photomask 41 formed of a halftone phase shift mask, and the via hole pattern was transferred to the resist 51. A KrF excimer laser scanner with a reduced projection magnification of 1/4 was used as an exposure device, and NA was set to 0.73 and σ was set to 0.5.

【0084】具体的には、レジスト51における凹部2
1aの側壁付近(51a)、凹部21bの中央部(51
b)、凹部21bの側壁付近(51c)に開口部を形成
するようにヴィアホールパターンを転写した。ここでの
ヴィアホールパターンの開口部の目標孔径は、φ120
nmであり、許容幅は118nm〜132nmである。
上記レジスト51における51a、51b、51cの位
置における膜厚a、b、cは、転写されるヴィアホール
パターンの中心の位置で、それぞれ、a=460nm、
b=460nm、c=459nmと均一に塗付された。
Specifically, the concave portion 2 in the resist 51
1a near the side wall (51a) and the central portion of the recess 21b (51a).
b), the via hole pattern was transferred so as to form an opening near the side wall (51c) of the recess 21b. The target hole diameter of the opening of the via hole pattern here is φ120.
nm, and the allowable width is 118 nm to 132 nm.
The film thicknesses a, b, and c at the positions 51a, 51b, and 51c in the resist 51 are a = 460 nm at the center position of the transferred via hole pattern, respectively.
It was evenly applied with b = 460 nm and c = 459 nm.

【0085】次に、基板を120℃で90秒間加熱した
後、アルカリ現像液で現像し、さらに純水で洗浄して乾
燥させた。そして、図13(g)に示すように、開口部
22B、22C、22Dを有するヴィアホールパターン
22を形成し、これらの孔径(ボトム径)を測定したと
ころ、それぞれ122nm、122nm、119nmで
あり、目標孔径の120nmに対して許容範囲内で均一
に形成された。この後の工程は実施例1と同様であり、
同様に均一なヴィアホール61が形成された。
Next, the substrate was heated at 120 ° C. for 90 seconds, developed with an alkali developing solution, further washed with pure water and dried. Then, as shown in FIG. 13G, a via hole pattern 22 having openings 22B, 22C, 22D was formed, and the hole diameters (bottom diameters) of these were measured to be 122 nm, 122 nm, and 119 nm, respectively. It was formed uniformly within an allowable range for a target pore diameter of 120 nm. The subsequent steps are the same as in Example 1,
Similarly, a uniform via hole 61 was formed.

【0086】一方、これに対する比較例として、図10
(b)において、凹部21b、21cを覆うように、配
線溝パターン21上に市販の有機系反射防止膜を塗布し
た後、この上にレジスト51を塗布して、この後の工程
は実施例2と同様に行った。この場合のヴィアホールパ
ターン22の開口部22B、22C、22Dの孔径(ボ
トム径)は、130nm、102nm、114nmであ
り、凹部21b中央部に形成される開口部22Bは許容
範囲内の孔径に形成されず、凹部21b内の位置による
孔径のばらつきが認められた。よって、このヴィアパタ
ーン22をマスクに用いて、凹部21b、21cの下部
にヴィアホール(孔部)を形成した場合においても、不
均一な孔径に形成された。
On the other hand, as a comparative example to this, FIG.
In (b), a commercially available organic antireflection film is applied on the wiring groove pattern 21 so as to cover the recesses 21b and 21c, and then a resist 51 is applied thereon. I went the same way. In this case, the hole diameters (bottom diameters) of the openings 22B, 22C, 22D of the via hole pattern 22 are 130 nm, 102 nm, 114 nm, and the opening 22B formed in the central portion of the recess 21b is formed within the allowable range. However, the variation of the hole diameter depending on the position in the recess 21b was recognized. Therefore, even when using the via pattern 22 as a mask to form via holes (holes) in the lower portions of the recesses 21b and 21c, the via holes were formed with non-uniform hole diameters.

【0087】[0087]

【発明の効果】以上説明したように、本発明の半導体装
置の製造方法によれば、凹状段差を覆うように形成した
第1の有機膜から酸を発生させ、この酸を第1の有機膜
上に形成した第2の有機膜に拡散させて架橋層を形成す
ることから、架橋層は第2の有機膜に拡散する酸の密度
に依存した膜厚に形成される。凹状段差の上方角部付近
では第2の有機膜に拡散する酸の密度は低く、中央部で
は酸の密度が高いことから、架橋層は凹状段差の上方角
部では薄く、中央部では厚く形成されるため、凹状段差
内を埋め込むような形状となり、レジスト塗布前の凹状
段差上の表面を平坦化することができる。
As described above, according to the method of manufacturing a semiconductor device of the present invention, an acid is generated from the first organic film formed so as to cover the concave step, and this acid is used as the first organic film. Since the cross-linking layer is formed by diffusing it into the second organic film formed above, the cross-linking layer is formed to have a film thickness depending on the density of the acid diffusing into the second organic film. Since the density of the acid diffused into the second organic film is low near the upper corner of the concave step and the acid density is high at the central part, the cross-linking layer is thin at the upper corner of the concave step and thick at the central part. As a result, the recessed step is shaped so as to be embedded, and the surface on the recessed step before resist coating can be flattened.

【0088】したがって、本発明の半導体装置の製造方
法によれば、この後に塗付するレジストの膜厚を均一に
形成することができるため、レジストパターンを形成す
る際のレジストの膜厚変動による光干渉効果およびバル
ク効果を抑制することができ、レジストパターンの開口
部の孔径を制御することができるとともに、凹状段差内
の位置によらずに、再現性よく均一な孔径の開口部を有
するレジストパターンを形成することができる。これに
より、凹状段差の下部に形成する孔部の孔径を制御する
ことができ、凹状段差内の位置によらず、均一な孔径の
孔部を形成することが可能である。
Therefore, according to the method for manufacturing a semiconductor device of the present invention, since the film thickness of the resist to be applied thereafter can be formed uniformly, the light caused by the variation in the film thickness of the resist when forming the resist pattern can be obtained. The interference effect and the bulk effect can be suppressed, the hole diameter of the opening of the resist pattern can be controlled, and the resist pattern having an opening having a uniform hole diameter with good reproducibility regardless of the position in the concave step. Can be formed. Thereby, the hole diameter of the hole formed in the lower part of the concave step can be controlled, and the hole having a uniform hole diameter can be formed regardless of the position in the concave step.

【0089】また、第1の有機膜が光照射により酸を発
生するものであり、第1の有機膜を形成した後、マスク
パターンを用いて凹状段差に光照射を行うことにより酸
を発生させる場合には、凹状段差に照射される光の強度
が側壁付近よりも中央部の方が高いことから、中央部に
おいて第2の有機膜に拡散する酸の密度がより高くな
る。
Further, the first organic film generates acid by light irradiation, and after forming the first organic film, light is irradiated to the concave step using the mask pattern to generate acid. In this case, since the intensity of light applied to the concave step is higher in the central portion than in the vicinity of the side wall, the density of the acid diffused into the second organic film in the central portion is higher.

【0090】したがって、凹状段差において架橋層は上
方角部では薄く、中央部ではより厚く形成することがで
きることから、レジスト塗布前の凹状段差上の表面をよ
り平坦化することができる。また、このような方法によ
れば、凹状段差内のみに架橋層が形成されるため、凹状
段差以外にも架橋層が形成される場合と比較して、凹状
段差上とそれ以外の部分上の表面を全体的に平坦化する
ことができる。
Therefore, in the concave step, the cross-linking layer can be formed thinner in the upper corner portion and thicker in the central portion, so that the surface on the concave step before the resist application can be made more flat. In addition, according to such a method, since the cross-linking layer is formed only in the concave step, as compared with the case where the cross-linking layer is formed in other than the concave step, the cross-section is formed on the concave step and other portions. The surface can be entirely planarized.

【図面の簡単な説明】[Brief description of drawings]

【図1】第1実施形態における半導体装置の製造方法を
説明するための製造工程断面図である(その1)。
FIG. 1 is a manufacturing process sectional view for explaining the manufacturing method of the semiconductor device according to the first embodiment (No. 1).

【図2】第1実施形態における半導体装置の製造方法を
説明するための製造工程断面図である(その2)。
FIG. 2 is a manufacturing process sectional view for explaining the manufacturing method of the semiconductor device according to the first embodiment (No. 2).

【図3】第2実施形態における半導体装置の製造方法を
説明するための製造工程断面図である(その1)。
FIG. 3 is a manufacturing process sectional view for explaining the manufacturing method of the semiconductor device according to the second embodiment (No. 1).

【図4】第2実施形態における半導体装置の製造方法を
説明するための製造工程断面図である(その2)。
FIG. 4 is a manufacturing process sectional view for explaining the manufacturing method of the semiconductor device according to the second embodiment (No. 2).

【図5】実施例1における半導体装置の製造方法を説明
するための製造工程断面図である(その1)。
FIG. 5 is a manufacturing process sectional view for explaining the manufacturing method of the semiconductor device according to the first embodiment (No. 1).

【図6】実施例1における半導体装置の製造方法を説明
するための製造工程断面図である(その2)。
FIG. 6 is a manufacturing process sectional view for explaining the manufacturing method of the semiconductor device according to the first embodiment (No. 2).

【図7】実施例1における半導体装置の製造方法を説明
するための製造工程断面図である(その3)。
FIG. 7 is a manufacturing process sectional view for explaining the manufacturing method of the semiconductor device according to the first embodiment (No. 3).

【図8】実施例1における半導体装置の製造方法を説明
するための製造工程断面図である(その4)。
FIG. 8 is a manufacturing process sectional view for explaining the manufacturing method of the semiconductor device according to the first embodiment (No. 4).

【図9】実施例1における半導体装置の製造方法を説明
するための製造工程断面図である(その5)。
FIG. 9 is a manufacturing process sectional view for explaining the manufacturing method of the semiconductor device according to the first embodiment (No. 5).

【図10】実施例2における半導体装置の製造方法を説
明するための製造工程断面図である(その1)。
FIG. 10 is a manufacturing process sectional view for explaining the manufacturing method of the semiconductor device according to the second embodiment (No. 1).

【図11】実施例2における半導体装置の製造方法を説
明するための製造工程断面図である(その2)。
FIG. 11 is a manufacturing process sectional view for explaining the manufacturing method of the semiconductor device according to the second embodiment (No. 2).

【図12】実施例2における半導体装置の製造方法を説
明するための製造工程断面図である(その3)。
FIG. 12 is a manufacturing process sectional view for explaining the manufacturing method of the semiconductor device according to the second embodiment (No. 3).

【図13】実施例2における半導体装置の製造方法を説
明するための製造工程断面図である(その4)。
FIG. 13 is a manufacturing process sectional view for explaining the manufacturing method of the semiconductor device according to the second embodiment (No. 4).

【図14】従来の技術における課題を示す半導体装置の
製造方法を説明するための製造工程断面図である(その
1)。
FIG. 14 is a manufacturing process sectional view for explaining the manufacturing method of the semiconductor device, which shows the problem in the conventional technique (No. 1).

【図15】従来の技術における課題を示す半導体装置の
製造方法を説明するための製造工程断面図である(その
2)。
FIG. 15 is a manufacturing process sectional view for explaining the manufacturing method of the semiconductor device, showing the problems in the conventional technique (No. 2).

【符号の説明】[Explanation of symbols]

11、14,16…層間絶縁膜、21…配線溝パター
ン、21a,21b,21c…凹部、31,34…第1
の有機膜、32…第2の有機膜、33…架橋層、22…
ヴィアホールパターン、22B、22C、22D…開口
部、42…フォトマスク、51…レジスト、61…ヴィ
アホール、62…配線溝
11, 14, 16 ... Interlayer insulating film, 21 ... Wiring groove pattern, 21a, 21b, 21c ... Recesses, 31, 34 ... First
Organic film, 32 ... Second organic film, 33 ... Cross-linking layer, 22 ...
Via hole pattern, 22B, 22C, 22D ... Opening portion, 42 ... Photomask, 51 ... Resist, 61 ... Via hole, 62 ... Wiring trench

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4M104 BB04 BB32 CC01 DD07 DD08 DD15 DD17 DD20 DD22 DD52 DD75 EE08 EE12 EE14 EE17 EE18 FF18 FF22 HH12 HH14 5F033 HH11 HH32 JJ01 JJ11 JJ32 KK11 MM02 MM12 MM13 NN06 NN07 PP27 PP33 QQ01 QQ04 QQ09 QQ10 QQ11 QQ21 QQ25 QQ28 QQ37 QQ48 QQ74 QQ92 RR01 RR06 RR11 SS22 TT02 XX01 XX03 XX33    ─────────────────────────────────────────────────── ─── Continued front page    F-term (reference) 4M104 BB04 BB32 CC01 DD07 DD08                       DD15 DD17 DD20 DD22 DD52                       DD75 EE08 EE12 EE14 EE17                       EE18 FF18 FF22 HH12 HH14                 5F033 HH11 HH32 JJ01 JJ11 JJ32                       KK11 MM02 MM12 MM13 NN06                       NN07 PP27 PP33 QQ01 QQ04                       QQ09 QQ10 QQ11 QQ21 QQ25                       QQ28 QQ37 QQ48 QQ74 QQ92                       RR01 RR06 RR11 SS22 TT02                       XX01 XX03 XX33

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 凹状段差を有する基板の表面に孔部を形
成する半導体装置の製造方法であって、 前記凹状段差を覆うように、酸発生剤を含有する第1の
有機膜を形成する工程と、 酸により架橋層を形成する第2の有機膜を前記第1の有
機膜上に形成する工程と、 前記第1の有機膜で発生させた酸を前記第2の有機膜に
拡散させて架橋層を形成した後、前記第2の有機膜の未
架橋部分を除去する工程と、 前記架橋層上にレジストを塗付して露光を行い、前記凹
状段差の下部に孔部を形成するためのレジストパターン
を形成する工程と、 前記レジストパターンをマスクに用いたエッチングによ
り前記孔部を形成する工程とを有することを特徴とする
半導体装置の製造方法。
1. A method of manufacturing a semiconductor device, wherein a hole is formed on a surface of a substrate having a concave step, and a step of forming a first organic film containing an acid generator so as to cover the concave step. And a step of forming a second organic film on the first organic film to form a cross-linking layer with an acid, and diffusing the acid generated in the first organic film into the second organic film. After forming a cross-linking layer, a step of removing an uncross-linked part of the second organic film, and applying a resist on the cross-linking layer to perform exposure to form a hole under the concave step. And a step of forming the hole portion by etching using the resist pattern as a mask.
【請求項2】 前記第1の有機膜が加熱または光照射に
より酸を発生するものであることを特徴とする請求項1
記載の半導体装置の製造方法。
2. The first organic film generates an acid by heating or light irradiation.
A method for manufacturing a semiconductor device as described above.
【請求項3】 前記第1の有機膜が光照射により酸を発
生するものであり、 前記第1の有機膜を形成した後、マスクパターンを用い
て前記凹状段差に光照射を行うことにより、酸を発生さ
せることを特徴とする請求項1記載の半導体装置の製造
方法。
3. The first organic film is for generating an acid by light irradiation, and after the first organic film is formed, light is irradiated to the concave step using a mask pattern, The method of manufacturing a semiconductor device according to claim 1, wherein an acid is generated.
【請求項4】 前記凹状段差が配線溝の開口パターンで
あるとともに、前記孔部がヴィアホールであり、 前記ヴィアホールを形成した後、前記開口パターンをマ
スクに用いたエッチングにより、前記ヴィアホールの上
部にこのヴィアホールと連通する配線溝を形成すること
を特徴とする請求項1記載の半導体装置の製造方法。
4. The concave step is an opening pattern of a wiring groove, and the hole is a via hole. After the via hole is formed, the via hole is formed by etching using the opening pattern as a mask. 2. The method for manufacturing a semiconductor device according to claim 1, wherein a wiring groove communicating with the via hole is formed in an upper portion.
JP2002069909A 2002-03-14 2002-03-14 Method of manufacturing semiconductor device Pending JP2003273211A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002069909A JP2003273211A (en) 2002-03-14 2002-03-14 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002069909A JP2003273211A (en) 2002-03-14 2002-03-14 Method of manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2003273211A true JP2003273211A (en) 2003-09-26

Family

ID=29200618

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002069909A Pending JP2003273211A (en) 2002-03-14 2002-03-14 Method of manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2003273211A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008535247A (en) * 2005-03-28 2008-08-28 マイクロン テクノロジー, インク. Integrated circuit manufacturing
CN113016054A (en) * 2018-11-13 2021-06-22 东京毅力科创株式会社 Method for planarization of organic films

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008535247A (en) * 2005-03-28 2008-08-28 マイクロン テクノロジー, インク. Integrated circuit manufacturing
US8158476B2 (en) 2005-03-28 2012-04-17 Micron Technology, Inc. Integrated circuit fabrication
US8507341B2 (en) 2005-03-28 2013-08-13 Micron Technology, Inc. Integrated circuit fabrication
US8859362B2 (en) 2005-03-28 2014-10-14 Micron Technology, Inc. Integrated circuit fabrication
US9147608B2 (en) 2005-03-28 2015-09-29 Micron Technology, Inc. Integrated circuit fabrication
US9412594B2 (en) 2005-03-28 2016-08-09 Micron Technology, Inc. Integrated circuit fabrication
CN113016054A (en) * 2018-11-13 2021-06-22 东京毅力科创株式会社 Method for planarization of organic films
CN113016054B (en) * 2018-11-13 2024-02-20 东京毅力科创株式会社 Method for planarization of organic film

Similar Documents

Publication Publication Date Title
KR101791725B1 (en) Sidewall image transfer pitch doubling and inline critical dimension slimming
US6645851B1 (en) Method of forming planarized coatings on contact hole patterns of various duty ratios
JP4852360B2 (en) Method for forming a base layer composition, lithographic structure, material layer or material element comprising a heterocyclic aromatic structure used in a multilayer lithography process on a substrate
US9406526B2 (en) Method for patterning contact openings on a substrate
US8268535B2 (en) Pattern formation method
JP2011065136A5 (en)
JPH1174197A (en) Manufacture of semiconductor device
US9058997B2 (en) Process of multiple exposures with spin castable films
TWI625602B (en) Method for patterning a substrate using extreme ultraviolet lithography
JP2009534870A (en) How to shorten the minimum pitch in a pattern
US7078348B1 (en) Dual layer patterning scheme to make dual damascene
JP2002134379A (en) Pattern formation method
KR20110112727A (en) Method of fabricating a pattern in semiconductor device using double patterning technology
US7090967B2 (en) Pattern transfer in device fabrication
KR19990013545A (en) Wiring forming method
US7625822B2 (en) Semiconductor device and method for manufacturing the same including two antireflective coating films
US8182981B2 (en) Pattern forming method
JP2003273211A (en) Method of manufacturing semiconductor device
US6797456B1 (en) Dual-layer deep ultraviolet photoresist process and structure
US6183938B1 (en) Conformal organic coatings for sidewall patterning of sublithographic structures
US20060147846A1 (en) Method of forming photoresist pattern and semiconductor device employing the same
US20040259004A1 (en) Method for fabricating a resist mask for patterning semiconductor substrates
US6156480A (en) Low defect thin resist processing for deep submicron lithography
Kondo et al. The optimizations of resist shrink process using track-based technology
KR100366633B1 (en) Method for forming contact hole for dual damascene interconnection of semiconductor device