JP2003264229A - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device

Info

Publication number
JP2003264229A
JP2003264229A JP2002063845A JP2002063845A JP2003264229A JP 2003264229 A JP2003264229 A JP 2003264229A JP 2002063845 A JP2002063845 A JP 2002063845A JP 2002063845 A JP2002063845 A JP 2002063845A JP 2003264229 A JP2003264229 A JP 2003264229A
Authority
JP
Japan
Prior art keywords
etching
mixing ratio
film
ratio
fluorocarbon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002063845A
Other languages
Japanese (ja)
Inventor
Tetsuya Tatsumi
哲也 辰巳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2002063845A priority Critical patent/JP2003264229A/en
Publication of JP2003264229A publication Critical patent/JP2003264229A/en
Pending legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing method for a semiconductor device which can form a contact hole at a high aspect ratio while securing the etching selection ratio of an insulating film to a resist. <P>SOLUTION: This manufacturing method for a semiconductor device has; a process of investigating an etching speed at the time of performing dry etching for a silicon oxide based insulating film using etching gas including at least two kinds of fluorocarbon (CF) based gases under a plurality of conditions different in mixture ratios of CF gas and equal in ion energy; a process of obtaining a optimum mixture ratio where the C/F ratio in etching gas becomes maximum within a range where the etching speed does not become a negative value; and a process of forming a resist on the insulating film and performing dry etching with specified ion energy for the insulating film, using the etching gas including CF-based gas at the optimum mixture ratio. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、高アスペクト比のコンタクトホール
を有する半導体装置の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device having a contact hole having a high aspect ratio.

【0002】[0002]

【従来の技術】近年のULSIデバイスの開発において
は、高速化・低消費電力化の実現を念頭においた仕様の
検討が進められている。特に、ロジックデバイスの多層
配線構造では、配線の低抵抗化と層間絶縁膜の低誘電率
化を実現するため、銅配線と低誘電率膜が採用されるよ
うになってきた。
2. Description of the Related Art In recent years, in the development of ULSI devices, specifications have been studied in consideration of realization of high speed and low power consumption. In particular, in a multilayer wiring structure of a logic device, a copper wiring and a low dielectric constant film have come to be used in order to realize low resistance of the wiring and low dielectric constant of the interlayer insulating film.

【0003】これに伴い、プロセス開発の現場において
も、従来の微細化に対する要求がますます厳しくなって
きている。デバイスの微細化に対応するため、ArFレ
ーザーやF2 レーザー等を光源とする、より短波長の光
を用いたフォトリソグラフィの開発も進められている。
Along with this, the demand for conventional miniaturization has become more and more strict in the field of process development. In order to cope with the miniaturization of devices, development of photolithography using light of shorter wavelength, which uses an ArF laser, an F 2 laser, or the like as a light source, is also underway.

【0004】これらのリソグラフィでは、レジストによ
る光の吸収の影響を小さくするため、一般に、レジスト
の薄膜化が避けられない。薄膜化されたレジストをマス
クとしてエッチングを行う場合、レジストに対する下地
のエッチング選択比を十分に確保できないと、エッチン
グが完了する前にレジストが消失し、パターンを形成で
きなくなる。
In these lithography methods, the influence of absorption of light by the resist is reduced, so that it is generally unavoidable to make the resist thin. When etching is performed using a thinned resist as a mask, if the etching selection ratio of the base to the resist cannot be sufficiently secured, the resist disappears before the etching is completed, and a pattern cannot be formed.

【0005】したがって、より短波長の光を用いるフォ
トリソグラフィにおいては、レジストに対して下地を高
選択比で加工できるプロセスが、特に重要となる。層間
絶縁膜に高アスペクト比のコンタクトホールを加工する
際には、一般に、C48 やC58 といったフロロカ
ーボン系ガス(CF系ガス)を含むエッチングガスが用
いられることが多い。フロロカーボン系ガスを含むエッ
チングガスにおいて、炭素総量とフッ素総量の比率(C
/F比)が相対的に高くなると、レジストに対する層間
絶縁膜のエッチング選択比を高くできる。
Therefore, in photolithography using light of a shorter wavelength, a process capable of processing the underlayer with respect to the resist with a high selection ratio is particularly important. When processing a contact hole having a high aspect ratio in an interlayer insulating film, an etching gas containing a fluorocarbon gas (CF gas) such as C 4 F 8 or C 5 F 8 is generally used in many cases. In an etching gas containing a fluorocarbon-based gas, the ratio of the total amount of carbon and the total amount of fluorine (C
When the / F ratio) is relatively high, the etching selection ratio of the interlayer insulating film to the resist can be increased.

【0006】実際のドライエッチングでは、エッチング
と堆積が競合して起こっており、C/F比に応じてエッ
チング速度あるいは堆積速度が変化する。一般に、フロ
ロカーボン系ラジカルのC/F比が高いほど、すなわ
ち、ラジカルがCリッチであるほど、堆積が起こりやす
くなる。
In actual dry etching, etching and deposition occur in competition with each other, and the etching rate or deposition rate changes depending on the C / F ratio. In general, the higher the C / F ratio of the fluorocarbon radical, that is, the richer the C is, the more likely the deposition is to occur.

【0007】[0007]

【発明が解決しようとする課題】レジストに対する層間
絶縁膜のエッチング選択性を高くする目的で、エッチン
グガスのC/F比を高くすると、過剰な堆積が起こる。
これにより、特にアスペクト比の高い微細コンタクトホ
ールでは、堆積物によって孔が埋め込まれ、エッチング
が進行しなくなる(エッチストップ)。
If the C / F ratio of the etching gas is increased for the purpose of increasing the etching selectivity of the interlayer insulating film with respect to the resist, excessive deposition will occur.
As a result, particularly in a fine contact hole having a high aspect ratio, the hole is filled with the deposit and the etching does not proceed (etch stop).

【0008】このように、エッチング選択比と孔の加工
性(抜け性)とはトレードオフの関係にある。前述した
ように、デバイスの世代が進むにつれ、エッチング選択
比に対する要求もより厳しくなっており、エッチング選
択比と孔の加工性の両立が可能なプロセスが望まれてい
る。
As described above, the etching selectivity and the hole workability (removability) have a trade-off relationship. As described above, as the device generation advances, the demands on the etching selectivity become more stringent, and a process capable of satisfying both the etching selectivity and the hole workability is desired.

【0009】本発明は上記の問題点に鑑みてなされたも
のであり、したがって本発明は、レジストに対する絶縁
膜のエッチング選択比を確保しながら、高アスペクト比
のコンタクトホールを形成できる半導体装置の製造方法
を提供することを目的とする。
The present invention has been made in view of the above problems, and therefore, the present invention is directed to the manufacture of a semiconductor device capable of forming a contact hole having a high aspect ratio while ensuring an etching selection ratio of an insulating film to a resist. The purpose is to provide a method.

【0010】[0010]

【課題を解決するための手段】上記の目的を達成するた
め、本発明の半導体装置の製造方法は、少なくとも2種
のフロロカーボン系ガスを含むエッチングガスを用い
て、主に酸化シリコンからなる絶縁膜にドライエッチン
グを行うときのエッチング速度を、前記フロロカーボン
系ガスの混合比が異なり、かつ前記絶縁膜に入射するイ
オンのエネルギーが等しい複数の条件で調べる工程と、
前記エッチング速度が負の値とならない範囲で、前記エ
ッチングガス中のフッ素量に対する炭素量の比が最大と
なる最適混合比を求める工程と、前記絶縁膜上に所定の
パターンでレジストを形成する工程と、前記フロロカー
ボン系ガスを前記最適混合比で含むエッチングガスを用
いて、前記レジストをマスクとして、前記絶縁膜に前記
エネルギーでイオンを入射させてドライエッチングを行
う工程とを有することを特徴とする。
In order to achieve the above object, a method of manufacturing a semiconductor device according to the present invention uses an etching gas containing at least two fluorocarbon type gases and an insulating film mainly made of silicon oxide. A step of examining the etching rate when performing dry etching on a plurality of conditions in which the mixing ratio of the fluorocarbon-based gas is different and the energies of the ions incident on the insulating film are equal,
A step of obtaining an optimum mixing ratio that maximizes the ratio of the amount of carbon to the amount of fluorine in the etching gas within a range in which the etching rate does not have a negative value, and a step of forming a resist in a predetermined pattern on the insulating film. And a step of performing dry etching by using the etching gas containing the fluorocarbon-based gas in the optimum mixing ratio and using the resist as a mask to cause ions to enter the insulating film with the energy. .

【0011】好適には、前記絶縁膜は、組成の異なる複
数の層からなる積層膜であり、各層で前記最適混合比を
求める工程を有し、前記フロロカーボン系ガスを前記最
適混合比で含むエッチングガスを用いて、前記絶縁膜に
ドライエッチングを行う工程において、各層で前記フロ
ロカーボン系ガスの混合比を最適混合比とする。
Preferably, the insulating film is a laminated film composed of a plurality of layers having different compositions, and has a step of obtaining the optimum mixing ratio in each layer, and etching the fluorocarbon-based gas at the optimum mixing ratio. In the step of dry etching the insulating film using gas, the mixing ratio of the fluorocarbon-based gas in each layer is set to the optimum mixing ratio.

【0012】あるいは、上記の目的を達成するため、本
発明の半導体装置の製造方法は、少なくとも2種のフロ
ロカーボン系ガスを含むエッチングガスを用いて、シリ
コン酸化膜にドライエッチングを行うときの第1のエッ
チング速度を、前記フロロカーボン系ガスの混合比が異
なり、かつ前記シリコン酸化膜に入射するイオンのエネ
ルギーが等しい複数の条件で調べる工程と、前記第1の
エッチング速度が負の値とならない範囲で、前記エッチ
ングガス中のフッ素量に対する炭素量の比が最大となる
第1の最適混合比を求める工程と、少なくとも2種のフ
ロロカーボン系ガスを含むエッチングガスを用いて、F
SG膜にドライエッチングを行うときの第2のエッチン
グ速度を、前記フロロカーボン系ガスの混合比が異な
り、かつ前記FSG膜に前記エネルギーで前記イオンが
入射する複数の条件で調べる工程と、前記第2のエッチ
ング速度が負の値とならない範囲で、前記エッチングガ
ス中のフッ素量に対する炭素量の比が最大となる混合比
であって、前記第1の最適混合比よりも大きい第2の最
適混合比を求める工程と、前記シリコン酸化膜と前記F
SG膜を含む積層膜を形成する工程と、前記積層膜上に
所定のパターンでレジストを形成する工程と、前記フロ
ロカーボン系ガスを前記第2の最適混合比で含むエッチ
ングガスを用いて、前記レジストをマスクとして、前記
FSG膜に前記エネルギーでイオンを入射させてドライ
エッチングを行う工程と、前記フロロカーボン系ガスを
前記第1の最適混合比で含むエッチングガスを用いて、
前記レジストをマスクとして、前記シリコン酸化膜に前
記エネルギーでイオンを入射させてドライエッチングを
行う工程とを有することを特徴とする。
[0012] Alternatively, in order to achieve the above object, the semiconductor device manufacturing method according to the present invention is a first method for dry etching a silicon oxide film using an etching gas containing at least two fluorocarbon-based gases. In a plurality of conditions in which the mixing ratio of the fluorocarbon-based gas is different and the energies of the ions incident on the silicon oxide film are equal, and in a range in which the first etching rate does not have a negative value. A step of obtaining a first optimum mixing ratio that maximizes the ratio of the amount of carbon to the amount of fluorine in the etching gas; and F using an etching gas containing at least two fluorocarbon-based gases,
A second etching rate when performing dry etching on the SG film under a plurality of conditions in which the mixing ratio of the fluorocarbon-based gas is different and the ions are incident on the FSG film with the energy; A second optimum mixing ratio that is a mixing ratio that maximizes the ratio of the amount of carbon to the amount of fluorine in the etching gas and is larger than the first optimum mixing ratio within a range in which the etching rate of N is not a negative value. And the silicon oxide film and the F
A step of forming a laminated film containing an SG film, a step of forming a resist on the laminated film in a predetermined pattern; and a step of forming the resist using the etching gas containing the fluorocarbon-based gas in the second optimum mixing ratio. Using as a mask a step of performing dry etching by making ions enter the FSG film with the energy, and using an etching gas containing the fluorocarbon-based gas in the first optimum mixing ratio,
Dry etching is performed by making ions enter the silicon oxide film with the energy using the resist as a mask.

【0013】これにより、主にシリコン酸化膜からなる
絶縁膜にドライエッチングを行う際に、レジストに対す
る絶縁膜のエッチング選択比を確保でき、かつ反応生成
物の過剰な堆積が抑制される。したがって、ドライエッ
チングにより絶縁膜にコンタクトホールを形成する場
合、コンタクトホール内で堆積物によるエッチストップ
が起こらず、高アスペクト比のコンタクトホールを形成
できる。
As a result, when performing dry etching on the insulating film mainly made of a silicon oxide film, the etching selection ratio of the insulating film to the resist can be secured, and excessive deposition of reaction products can be suppressed. Therefore, when the contact hole is formed in the insulating film by dry etching, the etch stop due to the deposit does not occur in the contact hole, and the contact hole having a high aspect ratio can be formed.

【0014】本発明において、フッ素を含有するシリコ
ン酸化膜にエッチングを行う場合には、フッ素を含有し
ないシリコン酸化膜にエッチングを行う場合に比較し
て、エッチングガス中のフッ素量に対する炭素量の比を
大きくする。本発明によれば、エッチングされる層の組
成に合わせて、フロロカーボン系ガスの混合比を最適化
し、高アスペクト比のコンタクトホールを形成できる。
In the present invention, when etching a silicon oxide film containing fluorine, the ratio of the amount of carbon to the amount of fluorine in the etching gas is higher than that in the case of etching a silicon oxide film containing no fluorine. To increase. According to the present invention, the mixing ratio of the fluorocarbon-based gas can be optimized according to the composition of the layer to be etched, and the contact hole with a high aspect ratio can be formed.

【0015】[0015]

【発明の実施の形態】以下に、本発明の半導体装置の製
造方法の実施の形態について、図面を参照して説明す
る。 (実施形態1)本実施形態は、単層のシリコン酸化膜か
らなる層間絶縁膜に、レジストをマスクとしてドライエ
ッチングを行い、コンタクトホールを形成する例を示
す。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of a method for manufacturing a semiconductor device of the present invention will be described below with reference to the drawings. (Embodiment 1) This embodiment shows an example in which a contact hole is formed by dry etching an interlayer insulating film made of a single-layer silicon oxide film using a resist as a mask.

【0016】層間絶縁膜にドライエッチングを行ってコ
ンタクトホールを加工する際、加工面にはエッチングガ
スを原料とする活性種フラックスが入射する。活性種フ
ラックス中のCは、主に、以下に示す第1および第2の
反応によって揮発性の生成物となり、加工面から除去さ
れる。加工面においてCの除去が十分に進行しなくなる
と、過剰な堆積が起こり、特にアスペクト比の高いコン
タクトホール内でエッチング反応が停止する(エッチス
トップ)。
When dry etching is performed on the interlayer insulating film to process the contact hole, an active species flux made of an etching gas as a raw material is incident on the processed surface. C in the activated species flux becomes a volatile product mainly by the following first and second reactions, and is removed from the processed surface. If the removal of C does not proceed sufficiently on the processed surface, excessive deposition occurs, and the etching reaction stops (etch stop) especially in the contact hole having a high aspect ratio.

【0017】活性種フラックス中のCが除去される第1
の反応は、Cと酸素(O)あるいは窒素(N)等との熱
的な反応である。第1の反応として、例えば次式(1)
で示される反応が挙げられる。 C+O→CO ・・・(1)
First, C in the activated species flux is removed
Is a thermal reaction between C and oxygen (O) or nitrogen (N). As the first reaction, for example, the following formula (1)
The reaction represented by C + O → CO ・ ・ ・ (1)

【0018】第1の反応は、イオンアシストなしで進行
する反応である。したがって、イオン照射のエネルギー
は反応に影響しないが、OあるいはN等の濃度に依存し
て反応速度が変化する。ここで、Cと反応するOラジカ
ルあるいはNラジカル等は、エッチングガスから発生す
るものだけでなく、加工される膜からエッチングによっ
て発生するものも含む。
The first reaction is a reaction that proceeds without ion assist. Therefore, the energy of ion irradiation does not affect the reaction, but the reaction rate changes depending on the concentration of O or N. Here, the O radicals or N radicals that react with C include not only those generated from the etching gas but also those generated from the film to be processed by etching.

【0019】第2の反応は、イオン照射によるエネルギ
ー供与下でのCとFの反応である。第2の反応として、
例えば次式(2)で示される反応が挙げられる。 C+F+〔イオンエネルギー〕→CF2 ・・・(2) 第2の反応はイオンアシスト反応であり、反応速度はイ
オンエネルギーと活性種フラックス中のC/F比に依存
して変化する。
The second reaction is a reaction between C and F under the donation of energy by ion irradiation. The second reaction is
For example, a reaction represented by the following formula (2) can be mentioned. C + F + [ion energy] → CF 2 (2) The second reaction is an ion assist reaction, and the reaction rate changes depending on the ion energy and the C / F ratio in the activated species flux.

【0020】レジストに対する層間絶縁膜のエッチング
選択性を高くする目的で、エッチングガスのC/F比を
高くすると、加工面でCが過剰となって堆積が起こる。
これにより、活性種フラックス中のフッ素ラジカルがシ
リコン酸化膜と反応しにくくなり、コンタクトホール内
でエッチストップが起こる。
When the C / F ratio of the etching gas is increased for the purpose of increasing the etching selectivity of the interlayer insulating film with respect to the resist, excessive C is deposited on the processed surface and deposition occurs.
This makes it difficult for the fluorine radicals in the active species flux to react with the silicon oxide film, causing an etch stop in the contact hole.

【0021】本実施形態においては、エッチングガス中
のCF系ガスとして、C48 とC 58 を用いる。こ
れらのCF系ガスの混合比を最適化することにより、レ
ジストに対する層間絶縁膜のエッチング選択比を確保し
ながら、孔の加工性を良好とすることができる。
In this embodiment, in the etching gas
CF gas ofFour F8 And C Five F8 To use. This
By optimizing the mixing ratio of these CF-based gases,
Ensure the etching selectivity of the interlayer insulation film to the
However, the workability of the holes can be improved.

【0022】イオンエネルギーが一定の場合、第2の反
応の反応速度はC/F比のみに依存して変化する。すな
わち、エッチングガス中のO2 流量を変化させても、エ
ッチストップが起こるC/F比は変化しない。一方、第
1の反応の反応速度は、イオンエネルギーに依存して変
化しない。そこで、特定のイオンエネルギーでC/F比
を変化させてエッチング速度を調べ、これに基づいてC
F系ガスの最適な混合比を求める。ここで、エッチング
速度が負の値となる場合は、堆積速度を示す。
When the ion energy is constant, the reaction rate of the second reaction changes depending only on the C / F ratio. That is, even if the O 2 flow rate in the etching gas is changed, the C / F ratio at which the etch stop occurs does not change. On the other hand, the reaction rate of the first reaction does not change depending on the ion energy. Therefore, the etching rate was examined by changing the C / F ratio with a specific ion energy, and based on this, the C
The optimum mixing ratio of F-based gas is obtained. Here, when the etching rate has a negative value, it indicates the deposition rate.

【0023】以下、平行平板型反応性イオンエッチング
(RIE;reactive ion etching)装置を用い、イオン
エネルギーを1450Vとしてシリコン酸化膜にコンタ
クトホールを形成する場合について、C/F比を最適化
する例を説明する。シリコン酸化膜にエッチングを行う
際に最も多く発生する脱離物(揮発性生成物)は、CF
2 である。発生する脱離物にはCF2 よりもややCリッ
チな組成の生成物も含まれるが、脱離物では概ねC:F
=1:2程度である。
An example of optimizing the C / F ratio in the case of forming a contact hole in a silicon oxide film with an ion energy of 1450 V using a parallel plate type reactive ion etching (RIE) device will be described below. explain. The desorption products (volatile products) that are most often generated when etching the silicon oxide film are CF.
Is 2 . The generated desorption products include products having a composition slightly richer in C than CF 2. However, the desorption products generally contain C: F.
= About 1: 2.

【0024】したがって、エッチングガスがC:F=
1:2よりもCリッチである場合、例えば、エッチング
ガスの流量がC48 /C58 /Ar=8/16/4
00(sccm)の場合には、第1の反応において、過
剰なCに対してOラジカル等が不足し、堆積が起こる場
合がある。
Therefore, the etching gas is C: F =
When C is richer than 1: 2, for example, the flow rate of the etching gas is C 4 F 8 / C 5 F 8 / Ar = 8/16/4
In the case of 00 (sccm), in the first reaction, O radicals or the like may be insufficient with respect to excess C, and deposition may occur.

【0025】図1は、イオンエネルギーを1450V、
48 流量とC58 流量の和を22sccm、キャ
リアガス(Ar)流量を400sccmとそれぞれ一定
にし、C48 流量を変化させたときのエッチング速度
(または堆積速度)を調べた実験結果である。
FIG. 1 shows that the ion energy is 1450 V,
The etching rate (or deposition rate) was examined when the sum of the C 4 F 8 flow rate and the C 5 F 8 flow rate was 22 sccm and the carrier gas (Ar) flow rate was 400 sccm, respectively, and the C 4 F 8 flow rate was changed. These are the experimental results.

【0026】図1に示すように、C48 流量が9sc
cmより多い場合、堆積物の成長は観察されなかった。
例えば、C48 /C58 /Ar=18/4/400
(sccm)の場合、エッチング速度は250nm/分
程度である。C48 流量が多くなるほど、すなわちC
/F比が低くなるほど、エッチング速度は高くなる。以
上から、イオンエネルギーが1450Vで一定のとき、
48 /C58 =9/13またはそれよりもC/F
比が低ければ、エッチストップを抑制できると考えられ
る。
As shown in FIG. 1, the C 4 F 8 flow rate is 9 sc
At more than cm, no deposit growth was observed.
For example, C 4 F 8 / C 5 F 8 / Ar = 18/4/400
In the case of (sccm), the etching rate is about 250 nm / min. As the flow rate of C 4 F 8 increases, that is, C
The lower the / F ratio, the higher the etching rate. From the above, when the ion energy is constant at 1450V,
C 4 F 8 / C 5 F 8 = 9/13 or more C / F
It is considered that if the ratio is low, etch stop can be suppressed.

【0027】一方、レジストに対するシリコン酸化膜の
エッチング選択比を高くするには、C/F比を高くする
必要がある。図1に示すように、C48 /C58
9/13よりもC/F比が高くなると、堆積が過剰とな
り、エッチストップが起こる。したがって、エッチスト
ップが起こらない範囲で、レジストに対するシリコン酸
化膜のエッチング選択比を最大とするには、C48
58 =9/13とすればよいことがわかる。
On the other hand, in order to increase the etching selection ratio of the silicon oxide film to the resist, it is necessary to increase the C / F ratio. As shown in FIG. 1, C 4 F 8 / C 5 F 8 =
When the C / F ratio is higher than 9/13, the deposition becomes excessive and an etch stop occurs. Therefore, in order to maximize the etching selection ratio of the silicon oxide film to the resist within the range where etch stop does not occur, C 4 F 8 /
It can be seen that C 5 F 8 = 9/13 should be set.

【0028】図2は、本実施形態の半導体装置の製造方
法に従って、コンタクトホールを形成する工程を示す断
面図である。図2(a)に示すように、例えばシリコン
酸化膜1からなる第1の層間絶縁膜に、銅配線2が埋め
込まれて形成されている。銅配線2を含むシリコン酸化
膜1上に、シリコン窒化膜3が形成されている。
FIG. 2 is a cross-sectional view showing a step of forming a contact hole according to the method of manufacturing a semiconductor device of this embodiment. As shown in FIG. 2A, a copper wiring 2 is formed by being embedded in a first interlayer insulating film made of, for example, a silicon oxide film 1. A silicon nitride film 3 is formed on the silicon oxide film 1 including the copper wiring 2.

【0029】その上層に、シリコン酸化膜4からなる第
2の層間絶縁膜が厚さ2μmで形成されている。シリコ
ン窒化膜3は、シリコン酸化膜4にエッチングを行う際
に、エッチングストッパー層として用いられる。シリコ
ン酸化膜4上に、リソグラフィ工程によりコンタクトホ
ールのパターンでレジスト5が形成されている。
A second interlayer insulating film made of the silicon oxide film 4 is formed thereon with a thickness of 2 μm. The silicon nitride film 3 is used as an etching stopper layer when the silicon oxide film 4 is etched. A resist 5 is formed on the silicon oxide film 4 in a pattern of contact holes by a lithography process.

【0030】次に、図2(b)に示すように、レジスト
5をマスクとしてシリコン酸化膜4にRIEによるドラ
イエッチングを行い、コンタクトホール6を形成する。
ここで、図1に示す実験結果から、エッチングガス中の
流量比をC48 /C58=9/13とする。
Next, as shown in FIG. 2B, the silicon oxide film 4 is dry-etched by RIE using the resist 5 as a mask to form a contact hole 6.
Here, from the experimental result shown in FIG. 1, the flow rate ratio in the etching gas is set to C 4 F 8 / C 5 F 8 = 9/13.

【0031】具体的には、エッチングガスの流量をC4
8 /C58 /Ar/O2 =4.5/6.5/600
/10(sccm)とする。他のエッチング条件は、イ
オンエネルギーを1450V、圧力を4Pa(≒30m
Torr)、高周波出力をトップ2000W、ボトム1
500Wとする。
Specifically, the flow rate of the etching gas is set to C 4
F 8 / C 5 F 8 / Ar / O 2 = 4.5 / 6.5 / 600
/ 10 (sccm). Other etching conditions are ion energy of 1450 V and pressure of 4 Pa (≈30 m
Torr), high-frequency output top 2000W, bottom 1
It is set to 500W.

【0032】コンタクトホールのアスペクト比が高くな
ると、ホール底部が細くなり、基板側から発生するOが
相対的に減少する。このように活性種の量が変化するこ
とにより、Cが過剰となると、エッチストップが起こ
る。本実施形態によれば、過剰なCの堆積が起こらない
範囲でエッチングガス中のC/F比を設定する。
When the aspect ratio of the contact hole becomes high, the bottom of the hole becomes thin, and O generated from the substrate side relatively decreases. When the amount of active species changes in this way and C becomes excessive, etch stop occurs. According to this embodiment, the C / F ratio in the etching gas is set within a range in which excessive C deposition does not occur.

【0033】これにより、高アスペクト比のコンタクト
ホールを形成する場合にも、コンタクトホール内でのエ
ッチストップが防止される。また、レジスト5に対する
シリコン酸化膜4のエッチング選択比を十分に確保でき
ることから、エッチングの間にレジスト5が消失するの
を防止でき、シリコン酸化膜4の厚さ分のエッチングを
高精度に行うことが可能である。
As a result, even when a contact hole having a high aspect ratio is formed, etching stop in the contact hole is prevented. Further, since the etching selection ratio of the silicon oxide film 4 with respect to the resist 5 can be sufficiently secured, it is possible to prevent the resist 5 from disappearing during the etching, and perform the etching of the thickness of the silicon oxide film 4 with high accuracy. Is possible.

【0034】(実施形態2)本実施形態は、シリコン酸
化膜上にFSG膜を有する積層構造の層間絶縁膜に、レ
ジストをマスクとしてドライエッチングを行い、コンタ
クトホールを形成する例を示す。
(Embodiment 2) This embodiment shows an example in which a contact hole is formed in a layered interlayer insulating film having a FSG film on a silicon oxide film by dry etching using a resist as a mask.

【0035】FSG膜はシリコン酸化膜中にフッ素を含
有するため、RIEでイオン衝撃を受けると、膜中から
フッ素が脱離する。これによりフッ素ラジカルが発生
し、このフッ素ラジカルもエッチャントとして機能す
る。したがって、実施形態1で説明した第2の反応によ
り、過剰なCの除去が進行する。
Since the FSG film contains fluorine in the silicon oxide film, fluorine is desorbed from the film when subjected to ion bombardment by RIE. As a result, fluorine radicals are generated, and these fluorine radicals also function as an etchant. Therefore, the removal of excess C proceeds by the second reaction described in the first embodiment.

【0036】FSG膜にエッチングを行う場合には、シ
リコン酸化膜にエッチングを行う場合に比較して、相対
的にCリッチなエッチングガスを用いても、堆積物が成
長しにくい。したがって、レジストに対する層間絶縁膜
のエッチング選択比を高くする目的で、エッチングガス
のC/F比をシリコン酸化膜の場合よりも高くすること
が望ましい。
In the case of etching the FSG film, compared with the case of etching the silicon oxide film, the deposits are less likely to grow even if a relatively C-rich etching gas is used. Therefore, in order to increase the etching selection ratio of the interlayer insulating film with respect to the resist, it is desirable to make the C / F ratio of the etching gas higher than that of the silicon oxide film.

【0037】図3は、図1と同様にイオンエネルギーを
1450V、C48 流量とC5 8 流量の和を22s
ccm、キャリアガス(Ar)流量を400sccmと
それぞれ一定にし、C48 流量を変化させたときのエ
ッチング速度(または堆積速度)を調べた実験結果であ
る。図3のaはシリコン酸化膜の場合を示し、図1と同
一である。図3のbはFSG膜の場合を示す。
FIG. 3 shows the ion energy as in FIG.
1450V, CFour F8 Flow rate and CFive F 8 Sum of flow rate is 22s
ccm, carrier gas (Ar) flow rate is 400 sccm
Keep each constant, CFour F8 The error when changing the flow rate
It is the result of the experiment that investigated the etching rate (or deposition rate).
It 3a shows the case of a silicon oxide film, which is the same as FIG.
Is one. FIG. 3b shows the case of the FSG film.

【0038】図3に示すように、C48 流量が同一、
すなわちエッチングガスの組成が同一であれば、FSG
膜(b)の方がシリコン酸化膜(a)よりもエッチング
速度が速い。これは、前述したように、FSG膜から発
生するフッ素ラジカルがエッチャントとして作用するこ
とが一因となっている。
As shown in FIG. 3, the C 4 F 8 flow rates are the same,
That is, if the composition of the etching gas is the same, FSG
The film (b) has a higher etching rate than the silicon oxide film (a). This is partly because the fluorine radicals generated from the FSG film act as an etchant as described above.

【0039】また、エッチング速度が0となる条件は、
FSG膜でよりC/F比の高い側(C48 流量の低い
側)にシフトしている。図3の実験条件では、FSG膜
のエッチング速度はC48 /C58 =5/17のと
きに0となる。C/F比がこれよりも高くなると、堆積
物が成長する。
The condition that the etching rate is 0 is
The FSG film shifts to a higher C / F ratio side (lower C 4 F 8 flow rate side). Under the experimental conditions of FIG. 3, the etching rate of the FSG film becomes 0 when C 4 F 8 / C 5 F 8 = 5/17. At higher C / F ratios, deposits grow.

【0040】したがって、イオンエネルギー1450V
でFSG膜にコンタクトホールを形成する場合に、エッ
チストップが起こらない範囲で、レジストに対するシリ
コン酸化膜のエッチング選択比を最大とするには、C4
8 /C58 =5/17とすればよい。
Therefore, the ion energy is 1450 V
In order to maximize the etching selection ratio of the silicon oxide film to the resist within the range where the etch stop does not occur when the contact hole is formed in the FSG film by C 4
It suffices to set F 8 / C 5 F 8 = 5/17.

【0041】図4は、本実施形態の半導体装置の製造方
法に従って、コンタクトホールを形成する工程を示す断
面図である。図4(a)に示すように、例えばシリコン
酸化膜1からなる第1の層間絶縁膜に、銅配線2が埋め
込まれて形成されている。銅配線2を含むシリコン酸化
膜1上に、シリコンカーバイド膜(SiC膜)11が形
成されている。
FIG. 4 is a cross-sectional view showing a step of forming a contact hole according to the method of manufacturing a semiconductor device of this embodiment. As shown in FIG. 4A, a copper wiring 2 is formed by being embedded in a first interlayer insulating film made of, for example, a silicon oxide film 1. A silicon carbide film (SiC film) 11 is formed on the silicon oxide film 1 including the copper wiring 2.

【0042】シリコンカーバイド膜11上にシリコン酸
化膜4が形成されており、シリコン酸化膜4は第2の層
間絶縁膜を構成する。シリコンカーバイド膜11は、シ
リコン酸化膜4にエッチングを行う際に、エッチングス
トッパー層として用いられる。シリコン酸化膜4上にF
SG膜12が形成されており、FSG膜12はシリコン
酸化膜4とともに第2の層間絶縁膜を構成する。FSG
膜12上に、リソグラフィ工程によりコンタクトホール
のパターンでレジスト5が形成されている。
A silicon oxide film 4 is formed on the silicon carbide film 11, and the silicon oxide film 4 constitutes a second interlayer insulating film. The silicon carbide film 11 is used as an etching stopper layer when the silicon oxide film 4 is etched. F on the silicon oxide film 4
The SG film 12 is formed, and the FSG film 12 constitutes the second interlayer insulating film together with the silicon oxide film 4. FSG
A resist 5 is formed on the film 12 in a pattern of contact holes by a lithography process.

【0043】次に、図4(b)に示すように、レジスト
5をマスクとしてFSG膜12にRIEによるドライエ
ッチングを行い、コンタクトホールの一部6aを形成す
る。ここで、図3に示す実験結果から、FSG膜12の
エッチングではエッチングガス中の流量比をC48
58 =5/17とする。
Next, as shown in FIG. 4B, the FSG film 12 is dry-etched by RIE using the resist 5 as a mask to form a part 6a of the contact hole. Here, from the experimental results shown in FIG. 3, in the etching of the FSG film 12, the flow rate ratio in the etching gas was changed to C 4 F 8 /
C 5 F 8 = 5/17.

【0044】具体的には、エッチングガスの流量をC4
8 /C58 /Ar/O2 =3/8/600/10
(sccm)とする。他のエッチング条件は、イオンエ
ネルギーを1450V、圧力を4Pa、高周波出力をト
ップ2000W、ボトム1500Wとする。
Specifically, the flow rate of the etching gas is set to C 4
F 8 / C 5 F 8 / Ar / O 2 = 3/8/600/10
(Sccm). Other etching conditions are that the ion energy is 1450 V, the pressure is 4 Pa, and the high frequency output is top 2000 W and bottom 1500 W.

【0045】次に、図4(c)に示すように、レジスト
5およびFSG膜12をマスクとして、シリコン酸化膜
4にRIEによるドライエッチングを行う。これによ
り、コンタクトホール6が形成される。シリコン酸化膜
4のエッチングではエッチングガス中の流量比をC4
8 /C58 =9/13とする。具体的には、エッチン
グガスの流量をC48 /C58 /Ar/O2 =4.
5/6.5/600/10(sccm)とする。イオン
エネルギー、圧力および高周波出力はFSG膜12にエ
ッチングを行う場合と同様とする。
Next, as shown in FIG. 4C, the silicon oxide film 4 is dry-etched by RIE using the resist 5 and the FSG film 12 as a mask. As a result, the contact hole 6 is formed. When etching the silicon oxide film 4, the flow rate ratio in the etching gas is set to C 4 F 2.
8 / C 5 F 8 = 9/13. Specifically, the flow rate of the etching gas is set to C 4 F 8 / C 5 F 8 / Ar / O 2 = 4.
It is set to 5 / 6.5 / 600/10 (sccm). Ion energy, pressure, and high frequency output are the same as in the case of etching the FSG film 12.

【0046】本実施形態によれば、このような積層構造
の層間絶縁膜にコンタクトホールを形成する場合にも、
レジスト5に対するFSG膜12およびシリコン酸化膜
4のエッチング選択比をそれぞれ最大とすることができ
る。したがって、エッチングの間にレジスト5が消失す
るのを防止でき、層間絶縁膜の厚さ分のエッチングを高
精度に行うことが可能である。また、過剰なCの堆積が
起こらない範囲でエッチングガス中のC/F比を設定し
ていることから、コンタクトホール6内でのエッチスト
ップを防止できる。
According to this embodiment, even when a contact hole is formed in the interlayer insulating film having such a laminated structure,
The etching selection ratios of the FSG film 12 and the silicon oxide film 4 with respect to the resist 5 can be maximized. Therefore, it is possible to prevent the resist 5 from disappearing during the etching, and it is possible to perform the etching by the thickness of the interlayer insulating film with high accuracy. Further, since the C / F ratio in the etching gas is set within the range where excessive C deposition does not occur, it is possible to prevent the etching stop in the contact hole 6.

【0047】本発明の半導体装置の製造方法の実施形態
は、上記の説明に限定されない。例えば、イオンエネル
ギーを変更した場合も、図1または図3と同様にエッチ
ングレートのC/F比依存性を調べることにより、CF
系ガスの混合比を最適化できる。
The embodiment of the semiconductor device manufacturing method of the present invention is not limited to the above description. For example, even when the ion energy is changed, the CF rate depends on the C / F ratio dependency of the etching rate as in FIG. 1 or 3.
The mixing ratio of the system gases can be optimized.

【0048】また、上記の実施形態では2種のCF系ガ
スを混合する場合を示したが、最適なC/F比が得られ
るように、3種以上のCF系ガスを混合することも可能
である。上記の実施形態では、平行平板型RIE装置を
用いる例を説明したが、例えばプラズマエッチング装置
を用いてドライエッチングを行う場合にも、本発明を適
用できる。その他、本発明の要旨を逸脱しない範囲で、
種々の変更が可能である。
In the above embodiment, the case where two kinds of CF-based gas are mixed is shown, but it is also possible to mix three or more kinds of CF-based gas so that an optimum C / F ratio can be obtained. Is. In the above embodiment, the parallel plate type RIE apparatus is used as an example. However, the present invention can be applied to a case where dry etching is performed using, for example, a plasma etching apparatus. In addition, within the scope of the present invention,
Various changes are possible.

【0049】[0049]

【発明の効果】本発明の半導体装置の製造方法によれ
ば、レジストに対する絶縁膜のエッチング選択比を確保
しながら、高アスペクト比のコンタクトホールを形成で
きる。
According to the method of manufacturing a semiconductor device of the present invention, a contact hole having a high aspect ratio can be formed while ensuring an etching selection ratio of an insulating film to a resist.

【図面の簡単な説明】[Brief description of drawings]

【図1】図1は本発明の半導体装置の製造方法の実施形
態1に係り、エッチング速度のC/F比依存性を示す。
FIG. 1 shows a C / F ratio dependency of an etching rate according to a first embodiment of a method for manufacturing a semiconductor device of the present invention.

【図2】図2(a)および(b)は本発明の実施形態1
に係る半導体装置の製造方法の製造工程を示す断面図で
ある。
FIG. 2A and FIG. 2B are the first embodiment of the present invention.
FIG. 6 is a cross-sectional view showing the manufacturing process of the method for manufacturing the semiconductor device according to the first embodiment.

【図3】図3は本発明の半導体装置の製造方法の実施形
態2に係り、エッチング速度のC/F比依存性を示す。
FIG. 3 shows a C / F ratio dependency of an etching rate according to a second embodiment of the method for manufacturing a semiconductor device of the present invention.

【図4】図4(a)〜(c)は本発明の実施形態2に係
る半導体装置の製造方法の製造工程を示す断面図であ
る。
FIGS. 4A to 4C are cross-sectional views showing manufacturing steps of a method for manufacturing a semiconductor device according to a second embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1…シリコン酸化膜、2…銅配線、3…シリコン窒化
膜、4…シリコン酸化膜、5…レジスト、6、6a…コ
ンタクトホール、11…シリコンカーバイド膜、12…
FSG膜。
1 ... Silicon oxide film, 2 ... Copper wiring, 3 ... Silicon nitride film, 4 ... Silicon oxide film, 5 ... Resist, 6, 6a ... Contact hole, 11 ... Silicon carbide film, 12 ...
FSG membrane.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】少なくとも2種のフロロカーボン系ガスを
含むエッチングガスを用いて、主に酸化シリコンからな
る絶縁膜にドライエッチングを行うときのエッチング速
度を、前記フロロカーボン系ガスの混合比が異なり、か
つ前記絶縁膜に入射するイオンのエネルギーが等しい複
数の条件で調べる工程と、 前記エッチング速度が負の値とならない範囲で、前記エ
ッチングガス中のフッ素量に対する炭素量の比が最大と
なる最適混合比を求める工程と、 前記絶縁膜上に所定のパターンでレジストを形成する工
程と、 前記フロロカーボン系ガスを前記最適混合比で含むエッ
チングガスを用いて、前記レジストをマスクとして、前
記絶縁膜に前記エネルギーでイオンを入射させてドライ
エッチングを行う工程とを有する半導体装置の製造方
法。
1. An etching rate when dry etching is performed on an insulating film mainly made of silicon oxide by using an etching gas containing at least two kinds of fluorocarbon-based gas, and a mixing ratio of the fluorocarbon-based gas is different, and The step of investigating under a plurality of conditions in which the energy of the ions incident on the insulating film is the same, and the optimum mixing ratio that maximizes the ratio of the amount of carbon to the amount of fluorine in the etching gas within a range in which the etching rate does not have a negative value. And a step of forming a resist in a predetermined pattern on the insulating film, using an etching gas containing the fluorocarbon-based gas in the optimum mixing ratio, using the resist as a mask, the energy in the insulating film And a step of performing dry etching by injecting ions into the semiconductor device.
【請求項2】前記絶縁膜は、組成の異なる複数の層から
なる積層膜であり、 各層で前記最適混合比を求める工程を有し、 前記フロロカーボン系ガスを前記最適混合比で含むエッ
チングガスを用いて、前記絶縁膜にドライエッチングを
行う工程において、各層で前記フロロカーボン系ガスの
混合比を最適混合比とする請求項1記載の半導体装置の
製造方法。
2. The insulating film is a laminated film composed of a plurality of layers having different compositions, and has a step of obtaining the optimum mixing ratio in each layer, wherein an etching gas containing the fluorocarbon-based gas in the optimum mixing ratio is included. 2. The method of manufacturing a semiconductor device according to claim 1, wherein, in the step of dry etching the insulating film, the mixing ratio of the fluorocarbon-based gas in each layer is set to an optimum mixing ratio.
【請求項3】少なくとも2種のフロロカーボン系ガスを
含むエッチングガスを用いて、シリコン酸化膜にドライ
エッチングを行うときの第1のエッチング速度を、前記
フロロカーボン系ガスの混合比が異なり、かつ前記シリ
コン酸化膜に入射するイオンのエネルギーが等しい複数
の条件で調べる工程と、 前記第1のエッチング速度が負の値とならない範囲で、
前記エッチングガス中のフッ素量に対する炭素量の比が
最大となる第1の最適混合比を求める工程と、 少なくとも2種のフロロカーボン系ガスを含むエッチン
グガスを用いて、FSG(fluorine silicate glass)膜
にドライエッチングを行うときの第2のエッチング速度
を、前記フロロカーボン系ガスの混合比が異なり、かつ
前記FSG膜に前記エネルギーで前記イオンが入射する
複数の条件で調べる工程と、 前記第2のエッチング速度が負の値とならない範囲で、
前記エッチングガス中のフッ素量に対する炭素量の比が
最大となる混合比であって、前記第1の最適混合比より
も大きい第2の最適混合比を求める工程と、 前記シリコン酸化膜と前記FSG膜を含む積層膜を形成
する工程と、 前記積層膜上に所定のパターンでレジストを形成する工
程と、 前記フロロカーボン系ガスを前記第2の最適混合比で含
むエッチングガスを用いて、前記レジストをマスクとし
て、前記FSG膜に前記エネルギーでイオンを入射させ
てドライエッチングを行う工程と、 前記フロロカーボン系ガスを前記第1の最適混合比で含
むエッチングガスを用いて、前記レジストをマスクとし
て、前記シリコン酸化膜に前記エネルギーでイオンを入
射させてドライエッチングを行う工程とを有する半導体
装置の製造方法。
3. A first etching rate when dry etching a silicon oxide film by using an etching gas containing at least two kinds of fluorocarbon-based gas, and when the mixing ratio of the fluorocarbon-based gas is different and In a plurality of conditions in which the energy of the ions incident on the oxide film is equal, and in a range in which the first etching rate does not have a negative value,
A step of obtaining a first optimum mixing ratio that maximizes the ratio of the amount of carbon to the amount of fluorine in the etching gas, and an etching gas containing at least two fluorocarbon type gases are used to form a FSG (fluorine silicate glass) film. A step of examining the second etching rate when performing dry etching under a plurality of conditions in which the mixing ratio of the fluorocarbon-based gas is different and the ions are incident on the FSG film with the energy, and the second etching rate Within the range where is not negative,
Obtaining a second optimum mixing ratio which is a mixing ratio that maximizes the ratio of the amount of carbon to the amount of fluorine in the etching gas and is larger than the first optimum mixing ratio; and the silicon oxide film and the FSG. A step of forming a laminated film including a film, a step of forming a resist on the laminated film in a predetermined pattern, and a step of forming the resist using an etching gas containing the fluorocarbon-based gas in the second optimum mixing ratio. As a mask, a step of performing dry etching by injecting ions into the FSG film with the energy, and using the etching gas containing the fluorocarbon-based gas in the first optimum mixing ratio and using the resist as a mask, the silicon Dry etching by making ions enter the oxide film with the above-mentioned energy.
JP2002063845A 2002-03-08 2002-03-08 Method of manufacturing semiconductor device Pending JP2003264229A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002063845A JP2003264229A (en) 2002-03-08 2002-03-08 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002063845A JP2003264229A (en) 2002-03-08 2002-03-08 Method of manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2003264229A true JP2003264229A (en) 2003-09-19

Family

ID=29196916

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002063845A Pending JP2003264229A (en) 2002-03-08 2002-03-08 Method of manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2003264229A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007535817A (en) * 2004-04-30 2007-12-06 ラム リサーチ コーポレーション Apparatus for plasma processing comprising showerhead electrode and heater

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007535817A (en) * 2004-04-30 2007-12-06 ラム リサーチ コーポレーション Apparatus for plasma processing comprising showerhead electrode and heater
US8846539B2 (en) 2004-04-30 2014-09-30 Lam Research Corporation Apparatus including showerhead electrode and heater for plasma processing

Similar Documents

Publication Publication Date Title
US7718081B2 (en) Techniques for the use of amorphous carbon (APF) for various etch and litho integration schemes
KR100274080B1 (en) Dry etching method
US7235478B2 (en) Polymer spacer formation
CN1524287B (en) Unique process chemistry for etching organic low-K materials
JP5122106B2 (en) Carbon-containing film etching method and semiconductor device manufacturing method using the same
US6617244B2 (en) Etching method
CN1286153C (en) Use of hydrocarbon addition for the elimination of micromasking during etching of organic low-k dielectrics
JP5671253B2 (en) Manufacturing method of semiconductor device
JP2005050908A (en) Method and apparatus for etching lsi device
WO2003007344A2 (en) Etch pattern definition using a cvd organic layer as an anti-reflection coating and hardmask
JPS6365625A (en) Etching
JP2006013190A (en) Method of manufacturing semiconductor device
US20030054656A1 (en) Method for manufacturing semiconductor device including two-step ashing process of N2 plasma gas and N2/H2 plasma gas
US11037798B2 (en) Self-limiting cyclic etch method for carbon-based films
JPH11340211A (en) Treatment method and apparatus for substrate
JP3111661B2 (en) Dry etching method
JPH10223618A (en) Multi-step etching of dielectric having vertical compsn.
JP2007273873A (en) Semiconductor device and manufacturing method therefor
US7067429B2 (en) Processing method of forming MRAM circuitry
US8003549B1 (en) Methods of forming moisture barrier for low K film integration with anti-reflective layers
CN103050396B (en) Multilayer dielectricity lithographic method
JP2003264229A (en) Method of manufacturing semiconductor device
KR100893675B1 (en) Method of forming an amorphous carbon film and method of manufacturing semiconductor device using the same
JPH07161689A (en) Dry etching method
JPH10177992A (en) Taper etching method of micro contact hole

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041118

A977 Report on retrieval

Effective date: 20060222

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080603