JP2003263231A - Shunt regulator, its adjustment method and noncontact ic card - Google Patents

Shunt regulator, its adjustment method and noncontact ic card

Info

Publication number
JP2003263231A
JP2003263231A JP2002064247A JP2002064247A JP2003263231A JP 2003263231 A JP2003263231 A JP 2003263231A JP 2002064247 A JP2002064247 A JP 2002064247A JP 2002064247 A JP2002064247 A JP 2002064247A JP 2003263231 A JP2003263231 A JP 2003263231A
Authority
JP
Japan
Prior art keywords
shunt regulator
type mos
adjusting
transistor
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002064247A
Other languages
Japanese (ja)
Inventor
Hidekazu Sadayuki
英一 定行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2002064247A priority Critical patent/JP2003263231A/en
Publication of JP2003263231A publication Critical patent/JP2003263231A/en
Pending legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To provide a shunt regulator for compensating variations in the characteristics of a MOS transistor and increasing accuracy of the transistor. <P>SOLUTION: The shunt regulator is composed of a Vt (a threshold voltage of a P-type MOS transistor) adjustment circuit 30, capable of adjusting outputs from resister dividing between a power supply voltage VDD and a reference voltage VSS by resistors R11-R16 and switches S11-S16 and a β adjustment circuit 31, capable of adjusting sizes of transistors by P-type MOS transistors M1-M6 and switches S1-S6. Characteristics fluctuations of the MOS transistors can be compensated by the adjustment circuit 30 and 31 so that it becomes possible for the accuracy of the shunt regulator to be increased. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、シャントレギュレ
ータ、その調整方法及び非接触ICカードに関するもの
である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a shunt regulator, a method of adjusting the shunt regulator, and a non-contact IC card.

【0002】[0002]

【従来の技術】一般に、この種のシャントレギュレータ
は、電圧の過上昇を防止する回路で、回路の素子破壊を
防止する等の目的で使用する。
2. Description of the Related Art Generally, this type of shunt regulator is a circuit for preventing an excessive rise in voltage, and is used for the purpose of preventing damage to the elements of the circuit.

【0003】図5は従来のシャントレギュレータの構成
を示す図である。図5において、VDDは電源電圧、V
SSは基準電圧、R1,R2は抵抗、M0はP型MOS
トランジスタである。
FIG. 5 is a diagram showing the structure of a conventional shunt regulator. In FIG. 5, VDD is the power supply voltage, V
SS is a reference voltage, R1 and R2 are resistors, and M0 is a P-type MOS.
It is a transistor.

【0004】抵抗R0,R1は電源電圧VDDと基準電
圧VSSとの間で直列に接続され、抵抗分割された電圧
がP型MOSトランジスタM0のゲートに入力される。
P型MOSトランジスタM0のソースは電源電圧VDD
に、またドレインは基準電圧VSSにそれぞれ接続され
る。
The resistors R0 and R1 are connected in series between the power supply voltage VDD and the reference voltage VSS, and the resistance-divided voltage is input to the gate of the P-type MOS transistor M0.
The source of the P-type MOS transistor M0 is the power supply voltage VDD.
, And the drain is connected to the reference voltage VSS, respectively.

【0005】P型MOSトランジスタM0のゲート及び
ソース間電圧Vgsは、 Vgs=−R1/(R1+R2)×VDD となり、P型MOSトランジスタのしきい電圧をVtと
すると、|Vgs|>|Vt|の条件でP型MOSトラ
ンジスタM0がオンして、電流Idsが流れる。つま
り、電源電圧VDDが上昇して|Vgs|>|Vt|の
条件になると、電流Idsが流れて電源電圧VDDから
電力を消費するので、電源電圧VDDの上昇を抑えるこ
とができる。図6にこのシャントレギュレータの特性を
示す。VDD<R1/(R1+R2)×|Vt|では、
電流Idsは流れないが、VDD≧R1/(R1+R
2)×|Vt|で電流Idsが流れ、電源電圧VDDの
上昇と共に電流値が増大する。
The gate-source voltage Vgs of the P-type MOS transistor M0 is Vgs = -R1 / (R1 + R2) * VDD, and if the threshold voltage of the P-type MOS transistor is Vt, then | Vgs |> | Vt | Under the condition, the P-type MOS transistor M0 turns on, and the current Ids flows. That is, when the power supply voltage VDD rises and the condition of | Vgs |> | Vt | is satisfied, the current Ids flows and power is consumed from the power supply voltage VDD, so that the rise of the power supply voltage VDD can be suppressed. FIG. 6 shows the characteristics of this shunt regulator. If VDD <R1 / (R1 + R2) × | Vt |
The current Ids does not flow, but VDD ≧ R1 / (R1 + R
2) × | Vt |, the current Ids flows, and the current value increases as the power supply voltage VDD increases.

【0006】次に、シャントレギュレータを搭載した非
接触ICカードについて説明する。図7は非接触ICカ
ードの構成を示す図である。図7において、1はアンテ
ナコイル、2は整流器、3はシャントレギュレータであ
る。
Next, a non-contact IC card equipped with a shunt regulator will be described. FIG. 7 is a diagram showing a configuration of a non-contact IC card. In FIG. 7, 1 is an antenna coil, 2 is a rectifier, and 3 is a shunt regulator.

【0007】非接触ICカードは、アンテナコイル1に
よってリーダライタから発せられる交流磁界を受電し、
整流器2により直流へ変換する。シャントレギュレータ
3は、受信電力が過剰な場合に電源電圧VDDが上昇し
すぎるのを防止する。
The non-contact IC card receives the AC magnetic field emitted from the reader / writer by the antenna coil 1,
It is converted into direct current by the rectifier 2. The shunt regulator 3 prevents the power supply voltage VDD from rising too much when the received power is excessive.

【0008】図8に、この非接触ICカードでの入力電
力と電源電圧VDDとの特性を示す。入力電力が小さい
場合は、入力電力の増大に追随して電源電圧VDDが上
昇するが、電源電圧VDDがR1/(R1+R2)×|
Vt|を超えると、シャントレギュレータ3により電源
電圧VDDの上昇が抑えられる。
FIG. 8 shows the characteristics of the input power and the power supply voltage VDD in this non-contact IC card. When the input power is small, the power supply voltage VDD rises following the increase in the input power, but the power supply voltage VDD is R1 / (R1 + R2) × |
When it exceeds Vt |, the shunt regulator 3 suppresses the rise of the power supply voltage VDD.

【0009】[0009]

【発明が解決しようとする課題】しかしながら、上記従
来の構成では、P型MOSトランジスタM0のトランジ
スタ特性のばらつきに対してシャントレギュレータの特
性が大きく変動するという問題があった。例えば、R1
/(R1+R2)=4とし、VDD>4|Vt|でP型
MOSトランジスタM0をオンする構成にした場合、P
型MOSトランジスタM0がオンする電圧は、Vtのば
らつきの4倍でばらついてしまう。このシャントレギュ
レータの特性変動が大きいため、素子保護のための制限
電圧が大きく変動したり、消費電力特性が大きく変動し
たりするという問題があった。
However, in the above-mentioned conventional structure, there is a problem that the characteristics of the shunt regulator greatly vary with variations in the transistor characteristics of the P-type MOS transistor M0. For example, R1
When / (R1 + R2) = 4 and the configuration is such that the P-type MOS transistor M0 is turned on when VDD> 4 | Vt |
The voltage at which the type MOS transistor M0 turns on varies four times as much as the variation in Vt. Since the characteristic variation of the shunt regulator is large, there is a problem that the limiting voltage for protecting the element largely varies and the power consumption characteristic also largely varies.

【0010】また、この従来構成のシャントレギュレー
タを搭載した非接触ICカードでは、前記制限電圧特性
や消費電力特性の変動により、通信性能特性がサンプル
間でばらついたり、信頼性の確保が難しいという問題が
生じる。
Further, in the non-contact IC card equipped with the shunt regulator having the conventional structure, the communication performance characteristics vary between samples and it is difficult to secure reliability due to the fluctuations of the limiting voltage characteristics and the power consumption characteristics. Occurs.

【0011】本発明の目的は、MOSトランジスタの特
性ばらつきを補償し、高精度化したシャントレギュレー
タを提供することである。
An object of the present invention is to provide a highly accurate shunt regulator that compensates for variations in the characteristics of MOS transistors.

【0012】また、本発明の別の目的は前記シャントレ
ギュレータに関し、より精度高く調整できる調整方法を
提供することである。
Another object of the present invention is to provide an adjusting method relating to the shunt regulator, which allows more accurate adjustment.

【0013】また、本発明の別の目的はサンプル間の特
性ばらつきの小さい高品質の非接触ICカードを提供す
ることである。
Another object of the present invention is to provide a high quality non-contact IC card in which the characteristic variation between samples is small.

【0014】[0014]

【課題を解決するための手段】前記目的の達成のため
に、請求項1記載の発明のシャントレギュレータは、第
1の入力及び第2の入力間の電圧を所定の分割比で電圧
出力する電圧出力手段と、前記第1の入力及び前記第2
の入力間にそれぞれソース及びドレインが接続され、前
記電圧出力手段の電圧出力にゲートが接続された第1の
MOSトランジスタと、前記第1の入力及び前記第2の
入力間にそれぞれスイッチを介してソース及びドレイン
が接続され、前記電圧出力手段の電圧出力にゲートが接
続された複数の第2のMOSトランジスタとを含み、前
記所定の分割比を調整する調整手段と、前記スイッチを
制御するスイッチ制御手段とを設けたことを特徴とす
る。
In order to achieve the above object, a shunt regulator according to the present invention is a voltage for outputting a voltage between a first input and a second input at a predetermined division ratio. Output means, the first input and the second
A first MOS transistor having a source and a drain connected between the respective inputs and a gate connected to the voltage output of the voltage output means, and a switch between the first input and the second input. A plurality of second MOS transistors having a source and a drain connected to each other and a gate connected to the voltage output of the voltage output means, adjusting means for adjusting the predetermined division ratio, and switch control for controlling the switch. And means are provided.

【0015】この請求項1記載の発明のシャントレギュ
レータによれば、調整手段を設けたことにより、MOS
トランジスタの特性が変動してもシャントレギュレータ
の特性変動を抑えることができ、高精度のシャントレギ
ュレータを提供することが可能となる。
According to the shunt regulator of the first aspect of the present invention, since the adjusting means is provided, the MOS
Even if the characteristic of the transistor changes, the characteristic change of the shunt regulator can be suppressed, and a highly accurate shunt regulator can be provided.

【0016】請求項2記載の発明のシャントレギュレー
タは、前記請求項1記載のシャントレギュレータにおい
て、前記所定の分割比を調整する調整手段と、前記スイ
ッチを制御するスイッチ制御手段とにヒューズを用いた
ことを特徴とする。
A shunt regulator according to a second aspect of the present invention is the shunt regulator according to the first aspect, wherein a fuse is used for the adjusting means for adjusting the predetermined division ratio and the switch control means for controlling the switch. It is characterized by

【0017】この請求項2記載の発明のシャントレギュ
レータによれば、高精度化の効果に加え、電源投入直後
においても正常にシャントレギュレータを機能させるこ
とが可能となる。
According to the shunt regulator of the second aspect of the present invention, in addition to the effect of increasing the accuracy, it becomes possible to normally operate the shunt regulator immediately after the power is turned on.

【0018】請求項3記載の発明は前記請求項1又は2
記載の発明のシャントレギュレータの調整方法であり、
前記所定の分割比を調整する調整手段を先に調整した
後、その調整結果の補正係数を用いて前記スイッチを制
御するスイッチ制御手段の設定を決定することを特徴と
する。
The invention according to claim 3 is the same as claim 1 or 2
A method for adjusting a shunt regulator according to the invention described above,
The adjustment means for adjusting the predetermined division ratio is adjusted first, and then the setting of the switch control means for controlling the switch is determined using the correction coefficient of the adjustment result.

【0019】この請求項3記載の発明のシャントレギュ
レータの調整方法によれば、より精度高くシャントレギ
ュレータの特性を調整することが可能となる。
According to the shunt regulator adjusting method of the invention described in claim 3, the characteristics of the shunt regulator can be adjusted with higher accuracy.

【0020】請求項4記載の発明は非接触ICカードに
係るもので、前記請求項1又は請求項2記載のシャント
レギュレータを搭載したことを特徴とする。
The invention according to claim 4 relates to a non-contact IC card, which is characterized in that the shunt regulator according to claim 1 or 2 is mounted.

【0021】この請求項4記載の発明の非接触ICカー
ドによれば、高精度のシャントレギュレータを搭載する
ことにより、サンプル間の特性ばらつきの小さい高品質
の非接触ICカードを提供することが可能となる。
According to the non-contact IC card of the present invention as defined in claim 4, it is possible to provide a high-quality non-contact IC card with a small variation in characteristics between samples by mounting a high precision shunt regulator. Becomes

【0022】[0022]

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings.

【0023】(実施形態1)図1は本発明の実施形態1
におけるシャントレギュレータの構成を示している。図
1において、VDDは電源電圧、VSSは基準電圧、R
1,R2,R11〜R16は抵抗、M0〜M6はP型M
OSトランジスタ、S1〜S6,S11〜S16はスイ
ッチ、A1〜A6,A11〜A16は制御信号、30は
Vt調整回路、31はβ調整回路である。また、Ids
はP型MOSトランジスタM0〜M6全体に流れる電
流、VgsはP型MOSトランジスタM0〜M6のゲー
ト及びソース間電圧である。
(First Embodiment) FIG. 1 shows a first embodiment of the present invention.
2 shows the configuration of the shunt regulator in FIG. In FIG. 1, VDD is a power supply voltage, VSS is a reference voltage, R
1, R2, R11 to R16 are resistors, M0 to M6 are P-type M
OS transistors, S1 to S6, S11 to S16 are switches, A1 to A6, A11 to A16 are control signals, 30 is a Vt adjusting circuit, and 31 is a β adjusting circuit. Also, Ids
Is a current flowing through the entire P-type MOS transistors M0 to M6, and Vgs is a gate-source voltage of the P-type MOS transistors M0 to M6.

【0024】抵抗R1,R2,R11〜R16は、電源
電圧VDDと基準電圧VSSとの間に直列に接続され、
抵抗R1と抵抗R11〜R13は電源電圧VDD側に、
また抵抗R2と抵抗R14〜R16は基準電圧VSS側
にそれぞれ設けられる。P型MOSトランジスタM0〜
M6のゲートは抵抗R1と抵抗R2との接続ノードに接
続され、ソースが電源電圧VDDに接続される。P型M
OSトランジスタM0のドレインは基準電圧VSSに接
続され、P型MOSトランジスタM1〜M6のドレイン
はそれぞれスイッチS1〜S6を介して基準電圧VSS
に接続される。スイッチS11〜S16はそれぞれ抵抗
R11〜R16に並列に接続される。スイッチS1〜S
6,S11〜S16はそれぞれ制御信号A1〜A6,A
11〜A16によってオン、オフが制御される。尚、標
準設定としては、図1に示すようにS1〜S3はオン状
態とし、S4〜S6はオフ状態とし、S11〜S16は
オン状態とする。図1では、スイッチS1〜S6、抵抗
R11〜R16、スイッチS11〜S16をそれぞれ6
個ずつ設けているが、この数は任意である。また、スイ
ッチS1〜S6,S11〜S16のオン抵抗は0Ωと
し、オフ抵抗は無限大とする。
The resistors R1, R2, R11 to R16 are connected in series between the power supply voltage VDD and the reference voltage VSS,
The resistor R1 and the resistors R11 to R13 are on the power supply voltage VDD side,
The resistor R2 and the resistors R14 to R16 are provided on the reference voltage VSS side, respectively. P-type MOS transistor M0
The gate of M6 is connected to the connection node between the resistors R1 and R2, and the source is connected to the power supply voltage VDD. P type M
The drain of the OS transistor M0 is connected to the reference voltage VSS, and the drains of the P-type MOS transistors M1 to M6 are connected to the reference voltage VSS via the switches S1 to S6, respectively.
Connected to. The switches S11 to S16 are connected in parallel to the resistors R11 to R16, respectively. Switches S1 to S
6, S11 to S16 are control signals A1 to A6 and A, respectively.
On and off are controlled by 11 to A16. As standard settings, as shown in FIG. 1, S1 to S3 are turned on, S4 to S6 are turned off, and S11 to S16 are turned on. In FIG. 1, switches S1 to S6, resistors R11 to R16, and switches S11 to S16 are respectively 6
Although they are provided one by one, this number is arbitrary. Further, the on resistance of the switches S1 to S6 and S11 to S16 is 0Ω, and the off resistance is infinite.

【0025】次に、図1に示したシャントレギュレータ
の動作について説明する。電源電圧VDDが上昇する
と、抵抗R1と抵抗R2との抵抗比で出力される|Vg
s|も大きくなる。|Vgs|がP型MOSトランジス
タのしきい電圧|Vt|を超えると、P型MOSトラン
ジスタM0〜M6がオンして電流Idsが流れる。図1
の場合、スイッチS1〜S3はオンとなり、スイッチS
4〜S6がオフとなっているので、電流IdsはP型M
OSトランジスタM0〜M3のみの電流の和となる。ま
た、電圧Vgsは、スイッチS11〜S16がオンして
抵抗R11〜R16がショートされているので、Vgs
=−R1/(R1+R2)×VDDで表される。
Next, the operation of the shunt regulator shown in FIG. 1 will be described. When the power supply voltage VDD rises, the resistance ratio of the resistance R1 and the resistance R2 is output | Vg
s | also becomes large. When | Vgs | exceeds the threshold voltage | Vt | of the P-type MOS transistor, the P-type MOS transistors M0 to M6 are turned on and the current Ids flows. Figure 1
In the case of, the switches S1 to S3 are turned on and the switch S
Since 4 to S6 are off, the current Ids is P-type M
It is the sum of the currents of only the OS transistors M0 to M3. The voltage Vgs is Vgs because the switches S11 to S16 are turned on and the resistors R11 to R16 are short-circuited.
= −R1 / (R1 + R2) × VDD

【0026】次に、Vt調整回路30及びβ調整回路3
1について図2(a)及び(b)を用いて説明する。ま
ず、MOSトランジスタの特性について簡単に説明す
る。P型MOSトランジスタの強反転領域(Vgs<V
t)での電流Idsは、 Ids=(β/2)×(Vgs−Vt)2 で表される。ここでβ=μ0×Cox×(W/L)で、
μ0は移動度、Coxはゲート酸化容量、Wはトランジ
スタのゲート幅、Lはトランジスタのゲート長である。
電流Idsの平方根は、 √Ids=√(β/2)×|Vgs−Vt| となる。図2(a)及び(b)は、縦軸を√Idsと
し、横軸を電源電圧VDDとしている。上記より、 Vgs=−R1/(R1+R2)×VDD であるので、 √Ids=√(β/2)×(R1/(R1+R2)×VDD−|Vt|)… となる。ここで、√IdsとVDDとの関係は直線で表
され、横軸の切片はR1/(R1+R2)×VDD、傾
きは√(β/2)×R1/(R1+R2)となる。
Next, the Vt adjusting circuit 30 and the β adjusting circuit 3
1 will be described with reference to FIGS. 2 (a) and 2 (b). First, the characteristics of the MOS transistor will be briefly described. Strong inversion region of P-type MOS transistor (Vgs <V
The current Ids at t) is represented by Ids = (β / 2) × (Vgs−Vt) 2 . Where β = μ0 × Cox × (W / L),
μ0 is the mobility, Cox is the gate oxidation capacity, W is the gate width of the transistor, and L is the gate length of the transistor.
The square root of the current Ids is √Ids = √ (β / 2) × | Vgs−Vt | 2A and 2B, the vertical axis represents √Ids and the horizontal axis represents the power supply voltage VDD. From the above, since Vgs = −R1 / (R1 + R2) × VDD, √Ids = √ (β / 2) × (R1 / (R1 + R2) × VDD− | Vt |). Here, the relationship between √Ids and VDD is represented by a straight line, the intercept of the horizontal axis is R1 / (R1 + R2) × VDD, and the slope is √ (β / 2) × R1 / (R1 + R2).

【0027】図1のVt調整回路30において、例えば
スイッチS11をオフすると、√Idsの式は、 √Ids=√(β/2)×((R1+R11)/(R1
+R11+R2)×VDD−|Vt|) となり、横軸の切片が(R1+R11)/(R1+R1
1+R2)×VDDと大きくなる。さらにスイッチS1
2及びスイッチS13をオフすると、横軸の切片は大き
くなる。一方、スイッチS11〜S13をオフした状態
でスイッチS14をオフすると、√Idsの式は、 √Ids=√(β/2)×(R1/(R1+R2+R1
4)×VDD−|Vt|) となり、横軸の切片がR1/(R1+R2+R14)×
VDDと小さくなる。さらにスイッチS15及びS16
をオフすると、横軸の切片は小さくなる。Vt調整回路
30では、スイッチS11〜S16のオン、オフを制御
することにより、図2(a)のように横軸の切片を変え
ることができる。
In the Vt adjusting circuit 30 of FIG. 1, for example, when the switch S11 is turned off, the formula of √Ids is √Ids = √ (β / 2) × ((R1 + R11) / (R1
+ R11 + R2) × VDD− | Vt |), and the intercept on the horizontal axis is (R1 + R11) / (R1 + R1).
1 + R2) × VDD. Further switch S1
When 2 and the switch S13 are turned off, the intercept of the horizontal axis becomes large. On the other hand, when the switch S14 is turned off while the switches S11 to S13 are turned off, the formula of √Ids is √Ids = √ (β / 2) × (R1 / (R1 + R2 + R1
4) × VDD− | Vt |), and the intercept on the horizontal axis is R1 / (R1 + R2 + R14) ×
It becomes as small as VDD. Further switches S15 and S16
When turned off, the intercept on the horizontal axis becomes smaller. In the Vt adjusting circuit 30, by controlling ON / OFF of the switches S11 to S16, the intercept of the horizontal axis can be changed as shown in FIG.

【0028】次に、図1のβ調整回路31において、例
えばスイッチS1をオフすると、P型MOSトランジス
タM1に流れる電流が止まるため、β=μ0×Cox×
(W/L)におけるトランジスタ幅Wのパラメータが減
少し、βが小さくなる。つまり図2(b)の√Idsと
VDDとの関係において、直線の傾きが小さくなる。さ
らにスイッチS2及びS3をオフすると、直線の傾きは
小さくなる。一方、スイッチS1〜S3をオンした状態
で、スイッチS4をオンすると、P型MOSトランジス
タM4に電流が流れ、β=μ0×Cox×(W/L)に
おけるトランジスタ幅Wのパラメータが増大し、βが大
きくなる。つまり図2(b)の√Idsと電源電圧VD
Dとの関係において、直線の傾きが大きくなる。さらに
スイッチS5及びS6をオンすると、直線の傾きは大き
くなる。β調整回路31では、スイッチS1〜S6のオ
ン、オフを制御することにより、図2(b)のように√
Idsの直線の傾きを変えることができる。このとき、
横軸の切片は変わらない。
Next, in the β adjusting circuit 31 of FIG. 1, for example, when the switch S1 is turned off, the current flowing through the P-type MOS transistor M1 stops, so β = μ0 × Cox ×
The parameter of the transistor width W in (W / L) decreases, and β becomes smaller. That is, the slope of the straight line becomes smaller in the relationship between √Ids and VDD in FIG. Further, when the switches S2 and S3 are turned off, the slope of the straight line becomes smaller. On the other hand, when the switch S4 is turned on while the switches S1 to S3 are turned on, a current flows through the P-type MOS transistor M4, and the parameter of the transistor width W in β = μ0 × Cox × (W / L) increases, Grows larger. That is, √Ids and power supply voltage VD in FIG.
In relation to D, the slope of the straight line becomes large. When the switches S5 and S6 are further turned on, the inclination of the straight line becomes large. In the β adjustment circuit 31, by controlling the on / off of the switches S1 to S6, as shown in FIG.
The slope of the straight line of Ids can be changed. At this time,
The intercept on the horizontal axis does not change.

【0029】この実施形態では、以上のように、MOS
トランジスタの特性が標準値から変動しても、Vt調整
回路30及びβ調整回路31によりMOSトランジスタ
特性を補償することができるため、特性の変動が小さい
シャントレギュレータを得ることができる。MOSトラ
ンジスタ特性のばらつきとしては、しきい電圧Vt、移
動度μ0、ゲート酸化容量Cox、トランジスタのゲー
ト長L、トランジスタのゲート幅Wが考えられるが、し
きい電圧VtについてはVt調整回路30で、また移動
度μ0、ゲート酸化容量Cox及びトランジスタのゲー
ト長L、トランジスタのゲート幅Wについてはβ調整回
路31でそれぞれ調整できるため、製造ばらつきによる
MOSトランジスタ特性変動を完全に補償することが可
能である。
In this embodiment, as described above, the MOS
Even if the characteristic of the transistor changes from the standard value, the MOS transistor characteristic can be compensated by the Vt adjusting circuit 30 and the β adjusting circuit 31, so that it is possible to obtain a shunt regulator with a small change in the characteristic. The variations in the MOS transistor characteristics may include the threshold voltage Vt, the mobility μ0, the gate oxidation capacitance Cox, the transistor gate length L, and the transistor gate width W. For the threshold voltage Vt, the Vt adjusting circuit 30 Further, since the mobility μ0, the gate oxidation capacity Cox, the gate length L of the transistor, and the gate width W of the transistor can be adjusted by the β adjusting circuit 31, it is possible to completely compensate the variation of the MOS transistor characteristic due to the manufacturing variation. .

【0030】次に、図1の抵抗R1,R2,R11〜R
16、P型MOSトランジスタM0〜M6の素子定数の
設定について説明する。まず、抵抗R1,R2について
は、P型MOSトランジスタの特性が標準状態を想定し
て、R1/(R1+R2)が所定の設定値になるよう設
定する。調整用の抵抗R11〜R16に関しては、想定
されるP型MOSトランジスタのVt変動範囲と調整後
の許容誤差とにより決定する。調整後の誤差を小さくし
たい場合は、抵抗R11〜R16の抵抗値を小さくし、
補償するVt変動範囲を大きくしたい場合は、抵抗R1
1〜R16及びスイッチS11〜S16の個数を増や
す。
Next, the resistors R1, R2 and R11 to R shown in FIG.
16, setting of element constants of the P-type MOS transistors M0 to M6 will be described. First, the resistors R1 and R2 are set so that R1 / (R1 + R2) becomes a predetermined set value, assuming that the characteristics of the P-type MOS transistor are in a standard state. The resistors R11 to R16 for adjustment are determined by the assumed Vt fluctuation range of the P-type MOS transistor and the allowable error after adjustment. If you want to reduce the error after adjustment, reduce the resistance of resistors R11-R16.
To increase the Vt fluctuation range to be compensated, the resistor R1
1 to R16 and the number of switches S11 to S16 is increased.

【0031】次に、P型MOSトランジスタについて
は、P型MOSトランジスタの特性が標準である場合に
必要なトランジスタサイズ(トランジスタのゲート幅
W)を決定する。想定されるβパラメータの変動範囲と
調整後の許容誤差とにより、スイッチS1〜S6及びP
型MOSトランジスタM1〜M6の個数とP型MOSト
ランジスタM1〜M6のトランジスタサイズとを決定す
る。P型MOSトランジスタM0のサイズは、標準時に
必要なトランジスタサイズと調整用のP型MOSトラン
ジスタM1〜M3の差から設定する。調整後の誤差を小
さくしたい場合は、P型MOSトランジスタM1〜M6
のトランジスタサイズを小さくし、補償するβパラメー
タ変動範囲を大きくしたい場合は、P型MOSトランジ
スタM1〜M6及びスイッチS1〜S6の個数を増や
す。
Next, for the P-type MOS transistor, the transistor size (gate width W of the transistor) required when the characteristics of the P-type MOS transistor are standard is determined. Depending on the assumed variation range of the β parameter and the allowable error after adjustment, the switches S1 to S6 and P
The number of type MOS transistors M1 to M6 and the transistor size of P type MOS transistors M1 to M6 are determined. The size of the P-type MOS transistor M0 is set based on the difference between the transistor size required for the standard and the P-type MOS transistors M1 to M3 for adjustment. To reduce the error after adjustment, P-type MOS transistors M1 to M6
When it is desired to reduce the transistor size and increase the β parameter variation range to be compensated, the numbers of P-type MOS transistors M1 to M6 and switches S1 to S6 are increased.

【0032】尚、図1ではP型MOSトランジスタM0
〜M6を用いたが、P型MOSトランジスタの代わりに
N型MOSトランジスタを用いてもよい。また、図1の
制御信号A1〜A6,A11〜A16については、例え
ば、メモリに制御信号情報を格納しておき、起動時にそ
れらの情報を読み出して設定する方法やヒューズによっ
て設定する方法等がある。
In FIG. 1, the P-type MOS transistor M0
Although ~ M6 is used, an N-type MOS transistor may be used instead of the P-type MOS transistor. Regarding the control signals A1 to A6 and A11 to A16 in FIG. 1, for example, there is a method of storing control signal information in a memory and reading and setting the information at the time of startup, a method of setting by a fuse, and the like. .

【0033】(実施形態2)図3に本発明の実施形態2
におけるシャントレギュレータの構成を示す。図3にお
いて、VDDは電源電圧、VSSは基準電圧、R1,R
2,R11〜R16は抵抗、M0〜M6はP型MOSト
ランジスタ、M11〜M16はN型MOSトランジス
タ、F1U〜F6U,F1D〜F6D,F11〜F16
はヒューズ、32はVt調整回路、33はβ調整回路で
ある。図1に示す実施形態1との違いは、スイッチS1
1〜S16の代わりにヒューズF11〜F16を用い、
スイッチS1〜S6の代わりにN型MOSトランジスタ
M11〜M16を用い、制御信号A1〜A6の設定回路
としてヒューズF1U〜F6U及びF1D〜F6Dを用
いている点である。
(Second Embodiment) FIG. 3 shows a second embodiment of the present invention.
The structure of the shunt regulator in is shown. In FIG. 3, VDD is a power supply voltage, VSS is a reference voltage, R1, R
2, R11 to R16 are resistors, M0 to M6 are P-type MOS transistors, M11 to M16 are N-type MOS transistors, F1U to F6U, F1D to F6D, F11 to F16.
Is a fuse, 32 is a Vt adjusting circuit, and 33 is a β adjusting circuit. The difference from the first embodiment shown in FIG. 1 is that the switch S1
Fuses F11 to F16 are used instead of 1 to S16,
This is that N-type MOS transistors M11 to M16 are used instead of the switches S1 to S6, and fuses F1U to F6U and F1D to F6D are used as setting circuits for the control signals A1 to A6.

【0034】Vt調整回路32では、ヒューズF11〜
F16を選択して切断することにより、抵抗R11〜R
16を活性化できるので、調整が可能である。また、β
調整回路33では、ヒューズF1D〜F6D側を切断す
ると、N型MOSトランジスタM11〜M16のゲート
はLowでオフとなり、ヒューズF1U〜F6U側を切
断すると、N型MOSトランジスタM11〜M16のゲ
ートはHighでオンする。β調整回路33では、ヒュ
ーズを切断する前はN型MOSトランジスタM11〜M
16のゲート入力が電源電圧VDDの中間電位となる
が、さらに制御回路及びヒューズを追加すれば、ヒュー
ズを切断する前でも所定の設定(例えばN型MOSトラ
ンジスタM11〜M13がオンで、M14〜M16はオ
フ)にすることは可能である。
In the Vt adjusting circuit 32, the fuses F11 to F11 are
By selecting and cutting F16, resistors R11-R
Since 16 can be activated, adjustment is possible. Also, β
In the adjustment circuit 33, when the fuses F1D to F6D are cut, the gates of the N-type MOS transistors M11 to M16 are turned off at Low, and when the fuses F1U to F6U are cut, the gates of the N-type MOS transistors M11 to M16 are set at High. Turn on. In the β adjustment circuit 33, the N-type MOS transistors M11 to M are provided before the fuse is blown.
Although the gate input of 16 becomes an intermediate potential of the power supply voltage VDD, if a control circuit and a fuse are further added, a predetermined setting (for example, N-type MOS transistors M11 to M13 is on and M14 to M16 is turned on before the fuse is cut). Can be turned off).

【0035】図3に示す実施形態2のようにヒューズで
構成した場合の利点としては、電源投入直後においても
シャントレギュレータが正常に機能する点である。例え
ばメモリに設定データを格納した場合は、電源投入を行
った後に、メモリから設定データを読み出す必要がある
ため、電源を投入してからメモリデータを読み出すまで
の期間でシャントレギュレータが正常に動作しない可能
性がある。尚、図3では、P型MOSトランジスタM0
〜M6とN型MOSトランジスタM11〜M16とを用
いたが、P型MOSトランジスタM0〜M6の代わりに
N型MOSトランジスタを用い、N型MOSトランジス
タM11〜M16の代わりにP型MOSトランジスタを
用いてもよい。
An advantage of using a fuse as in the second embodiment shown in FIG. 3 is that the shunt regulator functions normally immediately after the power is turned on. For example, when setting data is stored in the memory, it is necessary to read the setting data from the memory after turning on the power, so the shunt regulator does not operate normally during the period from turning on the power until reading the memory data. there is a possibility. In FIG. 3, the P-type MOS transistor M0
-M6 and N-type MOS transistors M11-M16 are used, N-type MOS transistors are used instead of P-type MOS transistors M0-M6, and P-type MOS transistors are used instead of N-type MOS transistors M11-M16. Good.

【0036】次に、図4を用いて、本発明の各実施形態
のシャントレギュレータの調整方法について説明する。
シャントレギュレータとしては図1に示す実施形態1の
ものとする。図4はシャントレギュレータの特性を示し
たもので、縦軸は√Ids、横軸は電源電圧VDDであ
る。シャントレギュレータの特性は、上記でも述べたよ
うに、 √Ids=√(β/2)×(R1/(R1+R2)×V
DD−|Vt|) となり、√Idsと電源電圧VDDとの関係は直線で表
せる。調整を行う際のデータ取得に関しては、予めP型
MOSトランジスタM0〜M6がオンする電源電圧VD
Dの範囲で、異なる電源電圧VDDの2点について電流
Idsを測定する。ここで、測定点2点について、電源
電圧VDD1時の電流をIds1とし、電源電圧VDD
2時の電流をIds2とする。この2点の測定結果よ
り、直線の傾きAmは、 Am=(√Ids2−√Ids1)/(VDD2−VD
D1) で、横軸の切片xm0は、 xm0=(VDD1×√Ids2−VDD2×√Ids
1)/(√Ids2−√Ids1) と求まる。
Next, a method of adjusting the shunt regulator according to each embodiment of the present invention will be described with reference to FIG.
It is assumed that the shunt regulator is that of the first embodiment shown in FIG. FIG. 4 shows the characteristics of the shunt regulator. The vertical axis represents √Ids and the horizontal axis represents the power supply voltage VDD. The characteristics of the shunt regulator are, as described above, √Ids = √ (β / 2) × (R1 / (R1 + R2) × V
DD- | Vt |), and the relationship between √Ids and the power supply voltage VDD can be represented by a straight line. Regarding the data acquisition at the time of adjustment, the power supply voltage VD at which the P-type MOS transistors M0 to M6 are turned on in advance.
In the range of D, the current Ids is measured at two points of different power supply voltage VDD. Here, regarding the two measurement points, the current at the time of the power supply voltage VDD1 is Ids1, and the power supply voltage VDD
The current at 2 o'clock is Ids2. From the measurement results of these two points, the slope Am of the straight line is Am = (√Ids2-√Ids1) / (VDD2-VD
D1), the intercept xm0 on the horizontal axis is: xm0 = (VDD1 × √Ids2-VDD2 × √Ids
1) / (√Ids2-√Ids1).

【0037】次に、P型MOSトランジスタの標準特性
値をβパラメータについてはβ0とし、しきい電圧Vt
についてはVt0とすると、調整を行う際の目標値は、
直線の傾きAについては、 A=√(β0/2)×R1/(R1+R2) となり、横軸の切片x0については、 x0=(R1+R2)/R1×|Vt0| となる。調整方法の順番としては、まず、横軸の切片か
ら行う。測定結果xm0と目標値x0とを比較して、ス
イッチS11〜S16のオン及びオフを決定する。例と
して、ここではスイッチS11をオフとし、スイッチS
12〜S16をオンとする。次に、直線の傾きの測定結
果Am0にVt調整回路30の調整結果を反映させる係
数((R1+R11)/(R1+R11+R2))/
((R1+R2)/R1)を掛け、この値と目標値Aと
を比較してスイッチS1〜S6のオン及びオフを決定す
る。Vt調整回路30の調整によって、直線の傾きAm
0は若干変化するが、β調整回路31の調整によって横
軸の切片xm0の結果は変化しない。
Next, the standard characteristic value of the P-type MOS transistor is set to β0 for the β parameter, and the threshold voltage Vt is set.
Is set to Vt0, the target value for adjustment is
For the slope A of the straight line, A = √ (β0 / 2) × R1 / (R1 + R2), and for the intercept x0 on the horizontal axis, x0 = (R1 + R2) / R1 × | Vt0 | As for the order of the adjustment method, first, the section on the horizontal axis is used. The measurement result xm0 is compared with the target value x0 to determine whether the switches S11 to S16 are on or off. As an example, here, the switch S11 is turned off, and the switch S
12 to S16 are turned on. Next, a coefficient ((R1 + R11) / (R1 + R11 + R2)) / which reflects the adjustment result of the Vt adjustment circuit 30 on the measurement result Am0 of the straight line slope.
((R1 + R2) / R1) is multiplied and this value is compared with the target value A to determine whether the switches S1 to S6 are on or off. By adjusting the Vt adjusting circuit 30, the slope Am of the straight line
0 slightly changes, but the adjustment of the β adjustment circuit 31 does not change the result of the intercept xm0 on the horizontal axis.

【0038】以上のように、調整を行う際、Vt調整回
路30の調整を先に行い、調整後の補正係数を乗じてβ
調整回路31の調整を行うことにより、より精度高くシ
ャントレギュレータの特性を調整することができる。
As described above, when the adjustment is performed, the Vt adjusting circuit 30 is adjusted first, and the adjusted correction coefficient is multiplied to obtain β.
By adjusting the adjusting circuit 31, the characteristics of the shunt regulator can be adjusted more accurately.

【0039】また、本発明のシャントレギュレータを非
接触ICカードに用いることが可能である(図7参
照)。その場合、MOSトランジスタの特性が変動して
もシャントレギュレータの特性を高精度で調整できるの
で、素子保護のための制限電圧や消費電力特性を高精度
化することが可能となる。その結果、サンプル間の特性
ばらつきの小さい高品質の非接触ICカードを提供する
ことが可能となる。
Further, the shunt regulator of the present invention can be used in a non-contact IC card (see FIG. 7). In that case, the characteristics of the shunt regulator can be adjusted with high accuracy even if the characteristics of the MOS transistor are changed, so that it is possible to improve the accuracy of the limiting voltage and power consumption characteristics for element protection. As a result, it is possible to provide a high-quality non-contact IC card with a small variation in characteristics between samples.

【0040】[0040]

【発明の効果】以上のように、請求項1記載の発明のシ
ャントレギュレータによれば、調整手段を設けたことに
より、MOSトランジスタの特性が変動してもシャント
レギュレータの特性変動を抑えることができ、高精度の
シャントレギュレータを提供することが可能となる。
As described above, according to the shunt regulator of the invention described in claim 1, by providing the adjusting means, the characteristic variation of the shunt regulator can be suppressed even if the characteristic of the MOS transistor varies. It becomes possible to provide a high precision shunt regulator.

【0041】請求項2記載の発明のシャントレギュレー
タによれば、ヒューズを用いたことにより、高精度化の
効果に加え、電源投入直後においても正常にシャントレ
ギュレータを機能させることが可能となる。
According to the shunt regulator of the second aspect of the invention, since the fuse is used, the shunt regulator can function normally even immediately after the power is turned on, in addition to the effect of higher accuracy.

【0042】請求項3記載の発明のシャントレギュレー
タの調整方法によれば、より精度高くシャントレギュレ
ータの特性を調整することが可能となる。
According to the shunt regulator adjusting method of the third aspect of the present invention, the characteristics of the shunt regulator can be adjusted more accurately.

【0043】請求項4記載の発明の非接触ICカードに
よれば、高精度のシャントレギュレータを搭載すること
により、サンプル間の特性ばらつきの小さい高品質の非
接触ICカードを提供することが可能となる。
According to the non-contact IC card of the fourth aspect of the present invention, by mounting a high-precision shunt regulator, it is possible to provide a high-quality non-contact IC card with less characteristic variation between samples. Become.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施形態1におけるシャントレギュレ
ータの構成を示す回路図である。
FIG. 1 is a circuit diagram showing a configuration of a shunt regulator according to a first embodiment of the present invention.

【図2】本発明の実施形態1におけるシャントレギュレ
ータの特性を示す図である。
FIG. 2 is a diagram showing characteristics of the shunt regulator according to the first embodiment of the present invention.

【図3】本発明の実施形態2におけるシャントレギュレ
ータの構成を示す回路図である。
FIG. 3 is a circuit diagram showing a configuration of a shunt regulator according to a second embodiment of the present invention.

【図4】本発明の実施形態1及び2におけるシャントレ
ギュレータの特性を示す図である。
FIG. 4 is a diagram showing characteristics of the shunt regulator according to the first and second embodiments of the present invention.

【図5】従来のシャントレギュレータの構成を示す回路
図である。
FIG. 5 is a circuit diagram showing a configuration of a conventional shunt regulator.

【図6】従来のシャントレギュレータの特性を示す図で
ある。
FIG. 6 is a diagram showing characteristics of a conventional shunt regulator.

【図7】非接触ICカードの構成を示す図である。FIG. 7 is a diagram showing a configuration of a non-contact IC card.

【図8】非接触ICカードにおける特性を示す図であ
る。
FIG. 8 is a diagram showing characteristics of a non-contact IC card.

【符号の説明】[Explanation of symbols]

R1,R2,R11〜R16 抵抗 M0〜M6 P型MOSトランジスタ M11〜M16 N型MOSトランジスタ S1〜S6,S11〜S16 スイッチ A1〜A6,A11〜A16 制御信号 F1D〜F6D,F1U〜F6U,F11〜F16 ヒ
ューズ 1 アンテナコイル 2 整流器 3 シャントレギュレータ
R1, R2, R11 to R16 Resistors M0 to M6 P-type MOS transistors M11 to M16 N-type MOS transistors S1 to S6, S11 to S16 Switches A1 to A6, A11 to A16 Control signals F1D to F6D, F1U to F6U, F11 to F16 Fuse 1 Antenna coil 2 Rectifier 3 Shunt regulator

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2C005 NA08 QA15 SA30 5B035 AA00 BB09 CA12 CA23 5H430 BB02 BB09 BB11 BB12 CC05 EE04 EE09 EE13 FF02 FF12 GG05 GG11 GG17 LA02 LA24 LB06 5J055 AX40 AX64 BX16 CX23 DX50 EX07 EX17 EY00 EY03 EY21 EZ48 FX05 FX12 GX01 GX06   ─────────────────────────────────────────────────── ─── Continued front page    F-term (reference) 2C005 NA08 QA15 SA30                 5B035 AA00 BB09 CA12 CA23                 5H430 BB02 BB09 BB11 BB12 CC05                       EE04 EE09 EE13 FF02 FF12                       GG05 GG11 GG17 LA02 LA24                       LB06                 5J055 AX40 AX64 BX16 CX23 DX50                       EX07 EX17 EY00 EY03 EY21                       EZ48 FX05 FX12 GX01 GX06

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 第1の入力と第2の入力との間の電圧を
所定の分割比で電圧出力する電圧出力手段と、 前記第1の入力と前記第2の入力との間にそれぞれソー
ス及びドレインが接続され、前記電圧出力手段の電圧出
力にゲートが接続された第1のMOSトランジスタと、 前記第1の入力と前記第2の入力との間にそれぞれスイ
ッチを介してソース及びドレインが接続され、前記電圧
出力手段の電圧出力にゲートが接続された複数の第2の
MOSトランジスタとを含み、 前記所定の分割比を調整する調整手段と、 前記スイッチを制御するスイッチ制御手段とを設けたこ
とを特徴とするシャントレギュレータ。
1. A voltage output means for outputting a voltage between a first input and a second input with a predetermined division ratio, and a source between the first input and the second input, respectively. And a drain, and a first MOS transistor having a gate connected to the voltage output of the voltage output means, and a source and a drain connected between the first input and the second input via a switch, respectively. A plurality of second MOS transistors that are connected to each other and have their gates connected to the voltage output of the voltage output means, and an adjustment means that adjusts the predetermined division ratio, and a switch control means that controls the switch. A shunt regulator that is characterized by
【請求項2】 請求項1記載のシャントレギュレータに
おいて、 前記所定の分割比を調整する調整手段と、前記スイッチ
を制御するスイッチ制御手段とにヒューズを用いたこと
を特徴とするシャントレギュレータ。
2. The shunt regulator according to claim 1, wherein fuses are used as adjusting means for adjusting the predetermined division ratio and switch control means for controlling the switch.
【請求項3】 請求項1又は2記載のシャントレギュレ
ータの調整方法であって、 前記所定の分割比を調整する調整手段を先に調整した
後、 前記調整結果の補正係数を用いて前記スイッチを制御す
るスイッチ制御手段の設定を決定することを特徴とする
シャントレギュレータの調整方法。
3. The method for adjusting a shunt regulator according to claim 1, wherein after adjusting the adjusting means for adjusting the predetermined division ratio, the switch is turned on by using the correction coefficient of the adjustment result. A method for adjusting a shunt regulator, comprising determining a setting of a switch control means to be controlled.
【請求項4】 請求項1又は2記載のシャントレギュレ
ータを搭載したことを特徴とする非接触ICカード。
4. A non-contact IC card comprising the shunt regulator according to claim 1 or 2.
JP2002064247A 2002-03-08 2002-03-08 Shunt regulator, its adjustment method and noncontact ic card Pending JP2003263231A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002064247A JP2003263231A (en) 2002-03-08 2002-03-08 Shunt regulator, its adjustment method and noncontact ic card

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002064247A JP2003263231A (en) 2002-03-08 2002-03-08 Shunt regulator, its adjustment method and noncontact ic card

Publications (1)

Publication Number Publication Date
JP2003263231A true JP2003263231A (en) 2003-09-19

Family

ID=29197139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002064247A Pending JP2003263231A (en) 2002-03-08 2002-03-08 Shunt regulator, its adjustment method and noncontact ic card

Country Status (1)

Country Link
JP (1) JP2003263231A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006243920A (en) * 2005-03-01 2006-09-14 Brother Ind Ltd Wireless tag circuit element and tag label forming device
JP2006331178A (en) * 2005-05-27 2006-12-07 Nichicon Corp Printed circuit and method for adjusting voltage
US20090323241A1 (en) * 2008-06-27 2009-12-31 Harb Zaher G Input Protection Method with Variable Tripping Threshold and Low Parasitic Elements

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006243920A (en) * 2005-03-01 2006-09-14 Brother Ind Ltd Wireless tag circuit element and tag label forming device
JP4666281B2 (en) * 2005-03-01 2011-04-06 ブラザー工業株式会社 Radio tag circuit element and tag label producing apparatus
JP2006331178A (en) * 2005-05-27 2006-12-07 Nichicon Corp Printed circuit and method for adjusting voltage
US20090323241A1 (en) * 2008-06-27 2009-12-31 Harb Zaher G Input Protection Method with Variable Tripping Threshold and Low Parasitic Elements
US8488288B2 (en) * 2008-06-27 2013-07-16 National Instruments Corporation Input protection method with variable tripping threshold and low parasitic elements

Similar Documents

Publication Publication Date Title
US8061895B2 (en) Semiconductor device
US8581657B2 (en) Voltage divider, constant voltage circuit using same, and trimming method in the voltage divider circuit
JP3512332B2 (en) Internal voltage generation circuit
US9236799B2 (en) Current generator and method of operating
US9467142B2 (en) Semiconductor device with buffer and replica circuits
KR20100096014A (en) Voltage regulator
US9740220B2 (en) Device having internal voltage generating circuit
US8552794B2 (en) Constant-voltage circuit
US7221212B2 (en) Trimming functional parameters in integrated circuits
JP5492702B2 (en) Semiconductor device
US6392394B1 (en) Step-down circuit for reducing an external supply voltage
US20030085754A1 (en) Internal power voltage generating circuit
US6806691B2 (en) Regulator circuit for independent adjustment of pumps in multiple modes of operation
US20060119383A1 (en) Power management unit for a flash memory with single regulation of multiple charge pumps
US7019581B1 (en) Current sense circuit
JP2003263231A (en) Shunt regulator, its adjustment method and noncontact ic card
US20050093581A1 (en) Apparatus for generating internal voltage capable of compensating temperature variation
JPH09139085A (en) Semiconductor potential supplying device and semiconductor memory using it
US6548994B2 (en) Reference voltage generator tolerant to temperature variations
US6522591B2 (en) Semiconductor memory circuit
US20070096815A1 (en) Analog preamplifier calibration
TWI832306B (en) Temperature compensation circuit and semiconductor integrated circuit using the same
KR100786768B1 (en) Apparatus and Method for controlling well-bias of semiconductor
US10007287B2 (en) Voltage generation circuit
JP2001005542A (en) Power source control circuit and dc power source circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080325

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080715