JP2003259646A - Switching power supply - Google Patents

Switching power supply

Info

Publication number
JP2003259646A
JP2003259646A JP2002052866A JP2002052866A JP2003259646A JP 2003259646 A JP2003259646 A JP 2003259646A JP 2002052866 A JP2002052866 A JP 2002052866A JP 2002052866 A JP2002052866 A JP 2002052866A JP 2003259646 A JP2003259646 A JP 2003259646A
Authority
JP
Japan
Prior art keywords
input capacitor
terminal
switch element
power supply
arm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002052866A
Other languages
Japanese (ja)
Inventor
Tomomi Yamada
智巳 山田
Koji Ikeda
鋼司 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2002052866A priority Critical patent/JP2003259646A/en
Publication of JP2003259646A publication Critical patent/JP2003259646A/en
Pending legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To provide a switching power supply in which a surge voltage applied to a switching element is reduced. <P>SOLUTION: The switching power supply comprises an input capacitor 10, a transformer 30, a full-bridge type switching circuit 20 having first and second arms and interposed between the input capacitor 10 and the transformer 30, output circuits 50 and 60 connected with secondary windings 32 and 33 of the transformer 30, and a circuit 70 for controlling the switching circuit 20 wherein the first arm has a pair of switch elements composed of first and second switch elements 21 and 22 arranged such that a terminal connected with the input capacitor 10 is closer to the input capacitor 10 than a common connection terminal. With such an arrangement, a parasitic inductance component causing a surge voltage in the first arm can be reduced. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、スイッチング電源
装置に関し、さらに詳細には、フルブリッジ回路を用い
たスイッチング電源装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a switching power supply device, and more particularly to a switching power supply device using a full bridge circuit.

【0002】[0002]

【従来の技術】従来より、スイッチング電源装置とし
て、いわゆるDC/DCコンバータが知られている。代
表的なDC/DCコンバータは、スイッチング回路を用
いて直流入力を一旦交流に変換した後、トランスを用い
てこれを変圧(昇圧または降圧)し、さらに、出力回路
を用いてこれを直流に変換する装置であり、これによっ
て入力電圧とは異なる電圧を持った直流出力を得ること
ができる。ここで、大容量が要求されるスイッチング電
源装置のスイッチング回路としては、いわゆるフルブリ
ッジ回路が用いられることが一般的であるが、この種の
スイッチング回路において発生するスイッチング損失を
低減可能な駆動方式として、いわゆる位相シフト制御方
式が知られている。
2. Description of the Related Art So-called DC / DC converters have been known as switching power supply devices. In a typical DC / DC converter, a DC input is once converted into an AC using a switching circuit, then this is transformed (boosted or stepped down) with a transformer, and then this is converted into DC using an output circuit. This is a device for producing a direct current output having a voltage different from the input voltage. Here, a so-called full-bridge circuit is generally used as a switching circuit of a switching power supply device that requires a large capacity, but as a drive system capable of reducing the switching loss generated in this type of switching circuit. A so-called phase shift control method is known.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、位相シ
フト制御方式によるスイッチング電源装置においては、
スイッチング動作に伴って、フルブリッジ回路を構成す
るスイッチ素子にサージ電圧が印加されてしまうという
問題があった。
However, in the switching power supply device based on the phase shift control system,
There has been a problem that a surge voltage is applied to the switch element forming the full bridge circuit with the switching operation.

【0004】このようなサージ電圧が発生すると、フル
ブリッジ回路を構成するスイッチ素子が破壊されるおそ
れがあるため、耐圧の高いスイッチ素子を用いる必要が
ありコストを増大させたり、装置全体が大型化する原因
となっていた。また、変換効率が悪化する原因ともなっ
ていた。
When such a surge voltage is generated, the switch element forming the full bridge circuit may be destroyed. Therefore, it is necessary to use a switch element having a high withstand voltage, which increases the cost and enlarges the entire apparatus. Was the cause. Further, it has also been a cause of deterioration of conversion efficiency.

【0005】したがって、本発明の目的は、スイッチ素
子に印加されるサージ電圧が低減されたスイッチング電
源装置を提供することである。
Therefore, an object of the present invention is to provide a switching power supply device in which the surge voltage applied to the switch element is reduced.

【0006】[0006]

【課題を解決するための手段】本発明のかかる目的は、
入力コンデンサと、トランスと、前記入力コンデンサと
前記トランスの1次巻線との間に設けられ、第1及び第
2のアームを有するフルブリッジ型のスイッチング回路
と、前記トランスの2次巻線に接続された出力回路と、
前記スイッチング回路を制御する制御回路とを備えるス
イッチング電源装置であって、前記第1のアームが第1
及び第2のスイッチ素子からなる一対のスイッチ素子を
有し、前記第1及び前記第2のスイッチ素子がいずれ
も、共通接続端子よりも前記入力コンデンサに接続され
る端子の方が前記入力コンデンサに近くなるように配置
されていることを特徴とするスイッチング電源装置によ
って達成される。
The object of the present invention is to:
An input capacitor, a transformer, a full-bridge type switching circuit provided between the input capacitor and the primary winding of the transformer and having first and second arms, and a secondary winding of the transformer. Connected output circuit,
A switching power supply device comprising: a control circuit for controlling the switching circuit, wherein the first arm is a first
And a pair of switching elements composed of a second switching element, wherein the first and second switching elements are connected to the input capacitor at a terminal connected to the input capacitor rather than at a common connection terminal. This is achieved by a switching power supply device characterized by being arranged close to each other.

【0007】本発明によれば、第1及び前記第2のスイ
ッチ素子がいずれも、共通接続端子よりも入力コンデン
サに接続される端子の方が入力コンデンサに近くなるよ
うに配置されていることから、第1のアームにサージ電
圧を生じさせる寄生インダクタンス成分を小さくするこ
とが可能となる。これにより、スイッチング回路を構成
する各スイッチ素子の破壊が防止されるので、特に耐圧
の高い素子を用いる必要がなくなり、コストを低減する
ことが可能となるばかりでなく、装置全体を小型化する
ことが可能となる。また、変換効率を改善することも可
能となる。
According to the present invention, both the first and second switching elements are arranged such that the terminal connected to the input capacitor is closer to the input capacitor than the common connection terminal. , It is possible to reduce the parasitic inductance component that causes a surge voltage in the first arm. As a result, each switch element that constitutes the switching circuit is prevented from being destroyed, so that it is not necessary to use a particularly high withstand voltage element, which not only makes it possible to reduce the cost but also downsizes the entire device. Is possible. It also becomes possible to improve the conversion efficiency.

【0008】本発明の好ましい実施態様においては、前
記第2のアームが第3及び第4のスイッチ素子からなる
一対のスイッチ素子を有し、前記第3及び前記第4のス
イッチ素子がいずれも、共通接続端子よりも前記入力コ
ンデンサに接続される端子の方が前記入力コンデンサに
近くなるように配置されている。
In a preferred aspect of the present invention, the second arm has a pair of switch elements each including a third switch element and a fourth switch element, and each of the third and fourth switch elements includes: The terminal connected to the input capacitor is arranged closer to the input capacitor than the common connection terminal.

【0009】本発明の好ましい実施態様によれば、第2
のアームにサージ電圧を生じさせる寄生インダクタンス
成分を小さくすることが可能となる。
According to a preferred embodiment of the present invention, the second
It is possible to reduce the parasitic inductance component that causes a surge voltage in the arm.

【0010】本発明のさらに好ましい実施態様において
は、前記第1乃至第4のスイッチ素子の端子の配列が互
いに等しい。
In a further preferred aspect of the present invention, the terminals of the first to fourth switch elements are arranged in the same manner.

【0011】本発明のさらに好ましい実施態様によれ
ば、同じ種類のスイッチ素子を用いていることから、コ
ストを削減することが可能となる。
According to a further preferred embodiment of the present invention, since the switching elements of the same type are used, the cost can be reduced.

【0012】本発明のさらに好ましい実施態様において
は、前記第1乃至第4のスイッチ素子の制御端子が、前
記入力コンデンサに接続される端子と前記共通接続端子
との間に配置されている。
In a further preferred aspect of the present invention, the control terminals of the first to fourth switch elements are arranged between a terminal connected to the input capacitor and the common connection terminal.

【0013】本発明のさらに好ましい実施態様によれ
ば、第1及び第2のアームにサージ電圧を生じさせる寄
生インダクタンス成分をより小さくすることが可能とな
る。
According to a further preferred aspect of the present invention, it is possible to further reduce the parasitic inductance component that causes a surge voltage in the first and second arms.

【0014】本発明のさらに好ましい実施態様において
は、前記第1及び第2のスイッチ素子の端子の配列が互
いに異なり、前記第3及び第4のスイッチ素子の端子の
配列が互いに異なり、前記第1及び第3のスイッチ素子
の端子の配列が互いに等しく、前記第2及び第4のスイ
ッチ素子の端子の配列が互いに等しい。
In a further preferred aspect of the present invention, the arrangement of terminals of the first and second switch elements is different from each other, and the arrangement of terminals of the third and fourth switch elements is different from each other, and the first The terminals of the third and third switch elements are arranged in the same manner, and the terminals of the second and fourth switch elements are arranged in the same manner.

【0015】本発明のさらに好ましい実施態様によれ
ば、第1及び第2のアームにサージ電圧を生じさせる寄
生インダクタンス成分をより小さくすることが可能とな
る。
According to a further preferred aspect of the present invention, it is possible to further reduce the parasitic inductance component that causes a surge voltage in the first and second arms.

【0016】本発明の別の好ましい実施態様において
は、前記第2のアームが第3及び第4のスイッチ素子か
らなる一対のスイッチ素子を有し、前記入力コンデンサ
が、前記第1及び第2のスイッチ素子と前記第3及び第
4のスイッチ素子との間に配置されている。
In another preferred embodiment of the present invention, the second arm has a pair of switching elements composed of third and fourth switching elements, and the input capacitor has the first and second switching elements. It is arranged between a switch element and the third and fourth switch elements.

【0017】本発明の別の好ましい実施態様によれば、
第1及び第2のアームにサージ電圧を生じさせる寄生イ
ンダクタンス成分を全体的に小さくすることが可能とな
る。
According to another preferred embodiment of the invention,
It is possible to reduce the parasitic inductance component that causes a surge voltage in the first and second arms as a whole.

【0018】本発明の別のさらに好ましい実施態様にお
いては、前記第1乃至第4のスイッチ素子の端子の配列
が互いに等しい。
In another more preferable aspect of the present invention, the terminals of the first to fourth switch elements are arranged in the same manner.

【0019】本発明の別のさらに好ましい実施態様によ
れば、同じ種類のスイッチ素子を用いていることから、
コストを削減することが可能となる。
According to another more preferred embodiment of the present invention, since the same type of switching element is used,
It is possible to reduce costs.

【0020】本発明の別のさらに好ましい実施態様にお
いては、前記第3及び前記第4のスイッチ素子がいずれ
も、共通接続端子よりも前記入力コンデンサに接続され
る端子の方が前記入力コンデンサに近くなるように配置
されている。
In another more preferred aspect of the present invention, in each of the third and fourth switch elements, a terminal connected to the input capacitor is closer to the input capacitor than a common connection terminal. It is arranged to be.

【0021】本発明の別のさらに好ましい実施態様によ
れば、第1及び第2のアームにサージ電圧を生じさせる
寄生インダクタンス成分を全体的により小さくすること
が可能となる。
According to another more preferred embodiment of the present invention, it is possible to reduce the parasitic inductance component that causes a surge voltage in the first and second arms as a whole.

【0022】本発明の別のさらに好ましい実施態様にお
いては、前記第1乃至第4のスイッチ素子の端子の配列
が互いに異なる。
In another more preferable embodiment of the present invention, the terminals of the first to fourth switch elements are arranged differently from each other.

【0023】本発明の別のさらに好ましい実施態様によ
れば、第1及び第2のアームにサージ電圧を生じさせる
寄生インダクタンス成分を全体的によりいっそう小さく
することが可能となる。
According to another more preferred embodiment of the present invention, it is possible to further reduce the parasitic inductance component that causes the surge voltage in the first and second arms as a whole.

【0024】本発明の前記目的はまた、入力コンデンサ
と、トランスと、前記入力コンデンサと前記トランスの
1次巻線との間に設けられ、第1及び第2のアームを有
するフルブリッジ型のスイッチング回路と、前記トラン
スの2次巻線に接続された出力回路と、前記スイッチン
グ回路を制御する制御回路とを備えるスイッチング電源
装置であって、前記第1のアームが前記入力コンデンサ
の一方の端子に接続される第1のスイッチ素子及び前記
入力コンデンサの他方の端子に接続される第2のスイッ
チ素子を有し、前記第2のアームが前記入力コンデンサ
の前記一方の端子に接続される第3のスイッチ素子及び
前記入力コンデンサの前記他方の端子に接続される第4
のスイッチ素子を有し、前記第1及び第2のスイッチ素
子の端子の配列が互いに異なり、前記第3及び第4のス
イッチ素子の端子の配列が互いに異なることを特徴とす
るスイッチング電源装置によって達成される。
The object of the present invention is also to provide a full bridge type switching having an input capacitor, a transformer and first and second arms provided between the input capacitor and the primary winding of the transformer. A switching power supply device comprising a circuit, an output circuit connected to a secondary winding of the transformer, and a control circuit for controlling the switching circuit, wherein the first arm is connected to one terminal of the input capacitor. A third switch element having a first switch element connected thereto and a second switch element connected to the other terminal of the input capacitor, wherein the second arm is connected to the one terminal of the input capacitor. A fourth element connected to the switch element and the other terminal of the input capacitor
A switching power supply device characterized in that the arrangement of terminals of the first and second switch elements is different from each other, and the arrangement of terminals of the third and fourth switch elements is different from each other. To be done.

【0025】本発明によれば、第1及び第2のアームに
サージ電圧を生じさせる寄生インダクタンス成分を小さ
くすることが可能となる。これにより、スイッチング回
路を構成する各スイッチ素子の破壊が防止されるので、
特に耐圧の高い素子を用いる必要がなくなり、コストを
低減することが可能となるばかりでなく、装置全体を小
型化することが可能となる。また、変換効率を改善する
ことも可能となる。
According to the present invention, it is possible to reduce the parasitic inductance component that causes a surge voltage in the first and second arms. This prevents damage to the switching elements that make up the switching circuit.
In particular, it is not necessary to use an element having a high breakdown voltage, so that not only the cost can be reduced, but also the entire device can be downsized. It also becomes possible to improve the conversion efficiency.

【0026】本発明の好ましい実施態様においては、前
記第1及び第3のスイッチ素子の端子の配列が互いに等
しく、前記第2及び第4のスイッチ素子の端子の配列が
互いに等しい。
In a preferred aspect of the present invention, the terminals of the first and third switch elements are arranged in the same manner and the terminals of the second and fourth switch elements are arranged in the same manner.

【0027】本発明の別の好ましい実施態様において
は、前記第1乃至第4のスイッチ素子の端子の配列が互
いに異なる。
In another preferred embodiment of the present invention, the terminals of the first to fourth switch elements are arranged differently from each other.

【0028】本発明の前記目的はまた、入力コンデンサ
と、トランスと、前記入力コンデンサと前記トランスの
1次巻線との間に設けられ、第1及び第2のアームを有
するフルブリッジ型のスイッチング回路と、前記トラン
スの2次巻線に接続された出力回路と、前記スイッチン
グ回路を制御する制御回路とを備えるスイッチング電源
装置であって、前記第1のアームが前記入力コンデンサ
の一方の端子に接続される第1のスイッチ素子及び前記
入力コンデンサの他方の端子に接続される第2のスイッ
チ素子を有し、前記第2のアームが前記入力コンデンサ
の前記一方の端子に接続される第3のスイッチ素子及び
前記入力コンデンサの前記他方の端子に接続される第4
のスイッチ素子を有し、前記入力コンデンサが、前記第
1及び第2のスイッチ素子と前記第3及び第4のスイッ
チ素子との間に配置されていることを特徴とするスイッ
チング電源装置によって達成される。
The object of the present invention is also to provide a full-bridge type switching having an input capacitor, a transformer and first and second arms provided between the input capacitor and the primary winding of the transformer. A switching power supply device comprising a circuit, an output circuit connected to a secondary winding of the transformer, and a control circuit for controlling the switching circuit, wherein the first arm is connected to one terminal of the input capacitor. A third switch element having a first switch element connected thereto and a second switch element connected to the other terminal of the input capacitor, wherein the second arm is connected to the one terminal of the input capacitor. A fourth element connected to the switch element and the other terminal of the input capacitor
And a switching element, wherein the input capacitor is arranged between the first and second switching elements and the third and fourth switching elements. It

【0029】本発明によれば、第1及び第2のアームに
サージ電圧を生じさせる寄生インダクタンス成分を全体
的に小さくすることが可能となる。これにより、スイッ
チング回路を構成する各スイッチ素子の破壊が防止され
るので、特に耐圧の高い素子を用いる必要がなくなり、
コストを低減することが可能となるばかりでなく、装置
全体を小型化することが可能となる。また、変換効率を
改善することも可能となる。
According to the present invention, it is possible to reduce the parasitic inductance component that causes a surge voltage in the first and second arms as a whole. This prevents destruction of each switching element that constitutes the switching circuit, eliminating the need to use a particularly high breakdown voltage element.
Not only can the cost be reduced, but the entire device can be downsized. It also becomes possible to improve the conversion efficiency.

【0030】本発明の好ましい実施態様においては、前
記入力コンデンサの前記一方の端子から前記第1のスイ
ッチ素子までの距離と前記入力コンデンサの前記一方の
端子から前記第3のスイッチ素子までの距離とが実質的
に等しく、前記入力コンデンサの前記他方の端子から前
記第2のスイッチ素子までの距離と前記入力コンデンサ
の前記他方の端子から前記第4のスイッチ素子までの距
離とが実質的に等しい。
In a preferred embodiment of the present invention, the distance from the one terminal of the input capacitor to the first switch element and the distance from the one terminal of the input capacitor to the third switch element Are substantially equal, and the distance from the other terminal of the input capacitor to the second switch element is substantially equal to the distance from the other terminal of the input capacitor to the fourth switch element.

【0031】本発明の好ましい実施態様によれば、第1
のアームと第2のアームを区別する必要が無くなる。
According to a preferred embodiment of the present invention, the first
There is no need to distinguish the second arm from the second arm.

【0032】本発明の前記目的はまた、入力コンデンサ
と、トランスと、前記入力コンデンサと前記トランスの
1次巻線との間に設けられ、第1及び第2のアームを有
するフルブリッジ型のスイッチング回路と、前記トラン
スの2次巻線に接続された出力回路と、前記スイッチン
グ回路を制御する制御回路とを備えるスイッチング電源
装置であって、前記第1のアームが前記入力コンデンサ
の一方の端子に接続される第1のスイッチ素子及び前記
入力コンデンサの他方の端子に接続される第2のスイッ
チ素子を有し、前記第2のアームが前記入力コンデンサ
の前記一方の端子に接続される第3のスイッチ素子及び
前記入力コンデンサの前記他方の端子に接続される第4
のスイッチ素子を有し、前記入力コンデンサの前記一方
の端子から前記第1のスイッチ素子までの距離と前記入
力コンデンサの前記一方の端子から前記第3のスイッチ
素子までの距離とが実質的に等しく、前記入力コンデン
サの前記他方の端子から前記第2のスイッチ素子までの
距離と前記入力コンデンサの前記他方の端子から前記第
4のスイッチ素子までの距離とが実質的に等しいことを
特徴とするスイッチング電源装置によって達成される。
The object of the present invention is also to provide a full bridge type switching having an input capacitor, a transformer and first and second arms provided between the input capacitor and the primary winding of the transformer. A switching power supply device comprising a circuit, an output circuit connected to a secondary winding of the transformer, and a control circuit for controlling the switching circuit, wherein the first arm is connected to one terminal of the input capacitor. A third switch element having a first switch element connected thereto and a second switch element connected to the other terminal of the input capacitor, wherein the second arm is connected to the one terminal of the input capacitor. A fourth element connected to the switch element and the other terminal of the input capacitor
And a distance from the one terminal of the input capacitor to the first switch element and a distance from the one terminal of the input capacitor to the third switch element are substantially equal to each other. A switching distance from the other terminal of the input capacitor to the second switch element and a distance from the other terminal of the input capacitor to the fourth switch element are substantially equal. Achieved by the power supply.

【0033】本発明によれば、第1及び第2のアームに
サージ電圧を生じさせる寄生インダクタンス成分を全体
的に小さくすることができるとともに、第1のアームと
第2のアームを区別する必要が無くなる。これにより、
スイッチング回路を構成する各スイッチ素子の破壊が防
止されるので、特に耐圧の高い素子を用いる必要がなく
なり、コストを低減することが可能となるばかりでな
く、装置全体を小型化することが可能となる。また、変
換効率を改善することも可能となる。
According to the present invention, the parasitic inductance component that causes a surge voltage in the first and second arms can be reduced as a whole, and it is necessary to distinguish the first arm and the second arm. Lost. This allows
Since the destruction of each switch element that constitutes the switching circuit is prevented, it is not necessary to use an element with a particularly high withstand voltage, which not only makes it possible to reduce the cost but also makes it possible to downsize the entire device. Become. It also becomes possible to improve the conversion efficiency.

【0034】[0034]

【発明の実施の形態】以下、添付図面を参照しながら、
本発明の好ましい実施態様について詳細に説明する。
DETAILED DESCRIPTION OF THE INVENTION Referring to the accompanying drawings,
A preferred embodiment of the present invention will be described in detail.

【0035】図1は、本発明の好ましい実施態様にかか
るスイッチング電源装置の回路図である。
FIG. 1 is a circuit diagram of a switching power supply device according to a preferred embodiment of the present invention.

【0036】図1に示すように、本実施態様にかかるス
イッチング電源装置は、直流入力電源1より一対の入力
電源端子2,3に供給される入力電圧Vinを降圧して
出力電圧Voを生成し、これを一対の出力電源端子4,
5に供給する装置であり、入力電源端子2,3に接続さ
れた入力コンデンサ10と、入力コンデンサ10に接続
されたフルブリッジ型のスイッチング回路20と、1次
巻線31及び2次巻線32,33を有するトランス30
と、スイッチング回路20とトランス30の1次巻線3
1との間に挿入されたインダクタ40と、トランス30
の2次巻線32,33に接続された整流回路50と、整
流回路50と一対の出力電源端子4,5との間に接続さ
れた平滑回路60と、スイッチング回路20の動作を制
御する制御回路70と、絶縁回路71〜74とを備えて
いる。一対の出力電源端子4,5間には負荷6が接続さ
れる。また、整流回路50と平滑回路60は出力回路を
構成している。
As shown in FIG. 1, the switching power supply device according to this embodiment lowers the input voltage Vin supplied from the DC input power supply 1 to the pair of input power supply terminals 2 and 3 to generate the output voltage Vo. , A pair of output power supply terminals 4,
5, an input capacitor 10 connected to the input power supply terminals 2 and 3, a full-bridge type switching circuit 20 connected to the input capacitor 10, a primary winding 31 and a secondary winding 32. , 30 having 33
And the primary winding 3 of the switching circuit 20 and the transformer 30.
1 and the inductor 40 inserted between the transformer 30 and
Of the rectifier circuit 50 connected to the secondary windings 32 and 33, the smoothing circuit 60 connected between the rectifier circuit 50 and the pair of output power supply terminals 4 and 5, and control for controlling the operation of the switching circuit 20. The circuit 70 and the insulating circuits 71 to 74 are provided. A load 6 is connected between the pair of output power supply terminals 4 and 5. The rectifying circuit 50 and the smoothing circuit 60 form an output circuit.

【0037】スイッチング回路20は、入力コンデンサ
10の両端間に直列接続された第1のスイッチ素子21
及び第2のスイッチ素子22と、入力コンデンサ10の
両端間に直列接続された第3のスイッチ素子23及び第
4のスイッチ素子24と、第1乃至第4のスイッチ素子
21〜24に対してそれぞれ並列に接続された21c〜
24cとを備え、第1及び第2のスイッチ素子21,2
2からなる直列体はフルブリッジ回路の第1のアームを
構成し、第3及び第4のスイッチ素子23,24からな
る直列体はフルブリッジ回路の第2のアームを構成して
いる。これら第1乃至第4のスイッチ素子21〜24と
しては、公知である種々のスイッチ素子を用いることが
できるが、FET(電界効果型トランジスタ)を用いる
ことが好ましい。
The switching circuit 20 includes a first switch element 21 connected in series between both ends of the input capacitor 10.
And the second switch element 22, the third switch element 23 and the fourth switch element 24 connected in series across the input capacitor 10, and the first to fourth switch elements 21 to 24, respectively. 21c connected in parallel
24c, and the first and second switch elements 21, 2
The series body composed of 2 constitutes the first arm of the full bridge circuit, and the series body composed of the third and fourth switch elements 23 and 24 constitutes the second arm of the full bridge circuit. As the first to fourth switch elements 21 to 24, various known switch elements can be used, but FET (field effect transistor) is preferably used.

【0038】さらに、スイッチング回路20には、イン
ダクタ25〜28が含まれており、インダクタ25は、
第1のアームの高位側端子H1と入力コンデンサ10の
高位側電極との間の配線に存在する寄生インダクタンス
成分であり、インダクタ26は、第1のアームの低位側
端子L1と入力コンデンサ10の低位側電極との間の配
線に存在する寄生インダクタンス成分である。また、イ
ンダクタ27は、第1のアームの高位側端子H1と第2
のアームの高位側端子H2との間の配線に存在する寄生
インダクタンス成分であり、インダクタ28は、第1の
アームの低位側端子L1と第2のアームの低位側端子L
2との間の配線に存在する寄生インダクタンス成分であ
る。また、第1のアームの中点M1は、トランス30の
1次巻線31の一端に接続されており、第2のアームの
中点M2は、インダクタ40を介してトランス30の1
次巻線31の他端に接続されている。
Further, the switching circuit 20 includes inductors 25 to 28, and the inductor 25 is
The inductor 26 is a parasitic inductance component existing in the wiring between the high-side terminal H1 of the first arm and the high-side electrode of the input capacitor 10. The inductor 26 is a low-side terminal L1 of the first arm and the low-level terminal of the input capacitor 10. It is a parasitic inductance component existing in the wiring between the side electrode. The inductor 27 is connected to the high-side terminal H1 of the first arm and the second terminal H1 of the second arm.
Is a parasitic inductance component existing in the wiring between the high-side terminal H2 of the first arm and the low-side terminal L1 of the first arm and the low-side terminal L of the second arm.
It is a parasitic inductance component existing in the wiring between the two. Further, the middle point M1 of the first arm is connected to one end of the primary winding 31 of the transformer 30, and the middle point M2 of the second arm is connected to the 1st point of the transformer 30 via the inductor 40.
It is connected to the other end of the next winding 31.

【0039】トランス30は、上述のとおり、1次巻線
31及び2次巻線32,33を備えており、その巻数比
(=1次巻線31:2次巻線32,33)はn:1であ
る。
As described above, the transformer 30 is provided with the primary winding 31 and the secondary windings 32 and 33, and the turn ratio (= primary winding 31: secondary winding 32,33) is n. : 1.

【0040】整流回路50は、トランス30の2次巻線
32の一端と整流出力点50aとの間に接続された第1
のダイオード51と、トランス30の2次巻線33の一
端と整流出力点50aとの間に接続された第2のダイオ
ード52とを備えている。
The rectifier circuit 50 is a first rectifier circuit connected between one end of the secondary winding 32 of the transformer 30 and the rectified output point 50a.
And the second diode 52 connected between one end of the secondary winding 33 of the transformer 30 and the rectified output point 50a.

【0041】平滑回路60は、整流出力点50aと出力
電源端子4との間に接続された出力チョーク61と、一
対の出力電源端子4,5間に接続された出力コンデンサ
62とを備えている。また、出力電源端子5は、トラン
ス30の2次側センタータップ30aに直接接続されて
いる。
The smoothing circuit 60 comprises an output choke 61 connected between the rectified output point 50a and the output power supply terminal 4, and an output capacitor 62 connected between the pair of output power supply terminals 4 and 5. . The output power supply terminal 5 is directly connected to the secondary side center tap 30a of the transformer 30.

【0042】制御回路70は出力コンデンサ62の両端
間に現れる出力電圧Voを監視し、これに基づいて出力
電圧Voが予め定められた値となるようスイッチング回
路20の動作を制御する回路であり、位相シフト制御方
式によってその出力信号OUT−A〜OUT−Dを生成
する。また、絶縁回路71〜74は、スイッチング電源
装置の1次側回路と2次側回路との絶縁状態を確保しつ
つ、制御回路70より出力される出力信号OUT−A〜
OUT−Dをそれぞれ第1〜第4のスイッチ素子21〜
24のゲートにそれぞれ供給する回路である。
The control circuit 70 is a circuit that monitors the output voltage Vo appearing across the output capacitor 62 and controls the operation of the switching circuit 20 so that the output voltage Vo becomes a predetermined value based on the output voltage Vo. The output signals OUT-A to OUT-D are generated by the phase shift control method. Further, the insulating circuits 71 to 74 secure the insulation state between the primary side circuit and the secondary side circuit of the switching power supply device, and at the same time, output signals OUT-A to be output from the control circuit 70.
OUT-D is respectively connected to the first to fourth switch elements 21 to 21.
It is a circuit for supplying each to 24 gates.

【0043】図2は、制御回路70によって生成される
出力信号OUT−A〜OUT−Dの波形図である。
FIG. 2 is a waveform diagram of the output signals OUT-A to OUT-D generated by the control circuit 70.

【0044】図2に示すように、制御回路70は、所定
のデッドタイムを挟んで出力信号OUT−A及びOUT
−Bを交互にハイレベルとし、同様に、所定のデッドタ
イムを挟んで出力信号OUT−C及びOUT−Dを交互
にハイレベルとする。出力信号OUT−AとOUT−D
がいずれもハイレベルである期間においてはトランス3
0の1次巻線31の電圧Vmtが負方向となり、また、
出力信号OUT−BとOUT−Cがいずれもハイレベル
である期間においてはトランス30の1次巻線31の電
圧Vmtが正方向となるため、これら期間において、1
次側回路から2次側回路への電力伝送が行われる。
As shown in FIG. 2, the control circuit 70 outputs the output signals OUT-A and OUT with a predetermined dead time.
-B is alternately set to the high level, and similarly, the output signals OUT-C and OUT-D are alternately set to the high level with a predetermined dead time in between. Output signals OUT-A and OUT-D
Transformer 3 during the period when both are high level
The voltage Vmt of the primary winding 31 of 0 is in the negative direction, and
Since the voltage Vmt of the primary winding 31 of the transformer 30 is in the positive direction during the period when both the output signals OUT-B and OUT-C are at the high level, during these periods, 1
Power is transferred from the secondary circuit to the secondary circuit.

【0045】また、出力信号OUT−A及びOUT−B
からなる信号の組と出力信号OUT−C及びOUT−D
からなる信号の組との位相差は、出力電圧Voに基づい
て決定される。より具体的には、現在の出力電圧Voが
予め定められた値よりも低ければ低いほど、位相差を大
きくすることによって出力信号OUT−AとOUT−D
がいずれもハイレベルである期間、並びに、出力信号O
UT−BとOUT−Cがいずれもハイレベルである期間
を長くし、電力の伝送量を増大させる。逆に、現在の出
力電圧Voが予め定められた値よりも高ければ高いほ
ど、位相差を小さくすることによって出力信号OUT−
AとOUT−Dがいずれもハイレベルである期間、並び
に、出力信号OUT−BとOUT−Cがいずれもハイレ
ベルである期間を短くし、電力の伝送量を減少させる。
このようにして、かかる位相差の調節により、出力電圧
Voを予め定められた値に安定させることができる。
Further, output signals OUT-A and OUT-B
And a pair of output signals OUT-C and OUT-D
The phase difference with respect to the signal set consisting of is determined based on the output voltage Vo. More specifically, as the current output voltage Vo is lower than a predetermined value, the output signals OUT-A and OUT-D are increased by increasing the phase difference.
Is high level, and the output signal O
The period in which both UT-B and OUT-C are at the high level is lengthened to increase the amount of power transmission. On the contrary, the higher the current output voltage Vo is than the predetermined value, the smaller the phase difference becomes, so that the output signal OUT-
The period in which both A and OUT-D are at a high level and the period in which both output signals OUT-B and OUT-C are at a high level are shortened to reduce the amount of power transmission.
In this way, the output voltage Vo can be stabilized at a predetermined value by adjusting the phase difference.

【0046】ここで、図2に示すように、トランス30
の1次巻線31の電圧Vmtが負方向となる期間の開始
タイミングは出力信号OUT−Aの立ち上がりによって
規定され、終了タイミングは出力信号OUT−Dの立ち
下がりによって規定されていることが分かる。同様に、
トランス30の1次巻線31の電圧Vmtが正方向とな
る期間の開始タイミングは出力信号OUT−Bの立ち上
がりによって規定され、終了タイミングは出力信号OU
T−Cの立ち下がりによって規定されている。このた
め、本明細書においては、出力信号OUT−A及びOU
T−Bからなる信号の組を「電力伝送開始信号」と呼
び、出力信号OUT−C及びOUT−Dからなる信号の
組を「電力伝送終了信号」と呼ぶことがある。
Here, as shown in FIG.
It can be seen that the start timing of the period in which the voltage Vmt of the primary winding 31 is in the negative direction is defined by the rising edge of the output signal OUT-A, and the end timing is defined by the falling edge of the output signal OUT-D. Similarly,
The start timing of the period in which the voltage Vmt of the primary winding 31 of the transformer 30 is in the positive direction is defined by the rising edge of the output signal OUT-B, and the end timing thereof is the output signal OU.
It is defined by the fall of TC. Therefore, in the present specification, the output signals OUT-A and OU are
The set of signals including T-B may be referred to as a "power transmission start signal", and the set of signals including output signals OUT-C and OUT-D may be referred to as a "power transmission end signal".

【0047】本実施態様においては、出力信号OUT−
A及びOUT−Bからなる電力伝送開始信号が第1のア
ームの動作を制御し、出力信号OUT−C及びOUT−
Dからなる電力伝送終了信号が第2のアームの動作を制
御している点が重要である。以下、その意義について詳
細に説明する。
In this embodiment, the output signal OUT-
A power transmission start signal consisting of A and OUT-B controls the operation of the first arm, and output signals OUT-C and OUT-
It is important that the power transmission end signal consisting of D controls the operation of the second arm. The significance will be described below in detail.

【0048】図3は、図2に示す期間aにおける1次側
回路の状態を示す等価回路図である。図2に示すよう
に、期間aは出力信号OUT−Bが立ち下がってから出
力信号OUT−Aが立ち上がるまでの期間である。換言
すれば、第2のスイッチ素子22がターンオフしてから
第1のスイッチ素子21がターンオンするまでの期間で
ある。
FIG. 3 is an equivalent circuit diagram showing the state of the primary side circuit in the period a shown in FIG. As shown in FIG. 2, the period a is a period from the fall of the output signal OUT-B to the rise of the output signal OUT-A. In other words, it is a period from turning off the second switch element 22 to turning on the first switch element 21.

【0049】図3に示すように、期間aにおいては、出
力信号OUT−Dのみがハイレベルであり、他の出力信
号はローレベルとなっている。これにより、第4のスイ
ッチ素子24はオン状態であり、他のスイッチ素子はオ
フ状態である。この期間は、コンデンサ21cとインダ
クタ40との間、並びに、コンデンサ22cとインダク
タ40との間で自由共振動作が行われる。
As shown in FIG. 3, during the period a, only the output signal OUT-D is at the high level and the other output signals are at the low level. As a result, the fourth switch element 24 is on and the other switch elements are off. During this period, free resonance operation is performed between the capacitor 21c and the inductor 40 and between the capacitor 22c and the inductor 40.

【0050】図4は、図2に示す期間bにおける1次側
回路の状態を示す等価回路図である。図2に示すよう
に、期間bは出力信号OUT−Aが立ち上がってから出
力信号OUT−Dが立ち下がるまでの期間である。換言
すれば、第1のスイッチ素子21がターンオンしてから
第4のスイッチ素子24がターンオフするまでの期間で
ある。
FIG. 4 is an equivalent circuit diagram showing the state of the primary side circuit in the period b shown in FIG. As shown in FIG. 2, the period b is a period from the rise of the output signal OUT-A to the fall of the output signal OUT-D. In other words, it is a period from turning on of the first switch element 21 to turning off of the fourth switch element 24.

【0051】図4に示すように、期間aにおいては、出
力信号OUT−AとOUT−Dがいずれもハイレベル、
すなわち、第1のスイッチ素子21と第4のスイッチ素
子24がいずれもオンしていることから、1次側回路か
ら2次側回路への電力の伝送が行われる。ここで、図4
に示すLch’は、出力チョーク61の1次側回路への
影響を等価的に表すインダクタンス成分であり、Lc
h’=n・Lchである。
As shown in FIG. 4, in the period a, the output signals OUT-A and OUT-D are both at the high level,
That is, since both the first switch element 21 and the fourth switch element 24 are turned on, electric power is transmitted from the primary side circuit to the secondary side circuit. Here, FIG.
Is an inductance component equivalently representing the influence of the output choke 61 on the primary side circuit, and
h ′ = n 2 · Lch.

【0052】図5は、図2に示す期間c1における1次
側回路の状態を示す等価回路図である。図2に示すよう
に、期間c1は出力信号OUT−Dが立ち下がってか
ら、出力信号OUT−Cが立ち上がるまでの期間の前半
である。換言すれば、第4のスイッチ素子24がターン
オフしてから第3のスイッチ素子23がターンオンする
までの期間の前半である。
FIG. 5 is an equivalent circuit diagram showing the state of the primary side circuit in the period c1 shown in FIG. As shown in FIG. 2, the period c1 is the first half of the period from the fall of the output signal OUT-D to the rise of the output signal OUT-C. In other words, it is the first half of the period from when the fourth switch element 24 is turned off to when the third switch element 23 is turned on.

【0053】図5に示すように、期間c1においては、
出力信号OUT−Aのみがハイレベルであり、他の出力
信号はローレベルとなっている。これにより、第1のス
イッチ素子21はオン状態であり、他のスイッチ素子は
オフ状態である。この期間は、コンデンサ23cとイン
ダクタ40、インダクタンス成分Lch’及び1次巻線
31からなる合成インダクタとの間で共振動作が行われ
るとともに、コンデンサ24cとインダクタ40、イン
ダクタンス成分Lch’及び1次巻線31からなる合成
インダクタとの間で共振動作が行われる。これによりコ
ンデンサ23cは放電、コンデンサ24cは充電され、
コンデンサ23cの電圧が0Vとなり、コンデンサ24
cの電圧がVinとなると当該期間は終了する。
As shown in FIG. 5, in the period c1,
Only the output signal OUT-A is at high level, and the other output signals are at low level. As a result, the first switch element 21 is in the on state and the other switch elements are in the off state. In this period, the resonance operation is performed between the capacitor 23c and the inductor 40, the inductance component Lch 'and the primary winding 31, and the capacitor 24c and the inductor 40, the inductance component Lch' and the primary winding are performed. Resonant operation is performed with the composite inductor made of 31. As a result, the capacitor 23c is discharged and the capacitor 24c is charged,
The voltage of the capacitor 23c becomes 0V, and the capacitor 24
When the voltage of c becomes Vin, the period ends.

【0054】図6は、図2に示す期間c2における1次
側回路の状態を示す等価回路図である。図2に示すよう
に、期間c2は出力信号OUT−Dが立ち下がってか
ら、出力信号OUT−Cが立ち上がるまでの期間の後半
である。換言すれば、第4のスイッチ素子24がターン
オフしてから第3のスイッチ素子23がターンオンする
までの期間の後半である。
FIG. 6 is an equivalent circuit diagram showing the state of the primary side circuit in the period c2 shown in FIG. As shown in FIG. 2, the period c2 is the latter half of the period from the fall of the output signal OUT-D to the rise of the output signal OUT-C. In other words, it is the latter half of the period from when the fourth switch element 24 is turned off until when the third switch element 23 is turned on.

【0055】図6に示すように、期間c2は、第3のス
イッチ素子23が有するボディダイオードを介して、イ
ンダクタ40のエネルギーを回生する期間である。この
期間、2次側回路においては、出力チョーク61の回生
動作が開始される。
As shown in FIG. 6, the period c2 is a period in which the energy of the inductor 40 is regenerated through the body diode of the third switch element 23. In this period, the regenerative operation of the output choke 61 is started in the secondary side circuit.

【0056】図7は、図2に示す期間dにおける1次側
回路の状態を示す等価回路図である。図2に示すよう
に、期間dは出力信号OUT−Cが立ち上がってから、
出力信号OUT−Aが立ち下がるまでの期間である。換
言すれば、第3のスイッチ素子23がターンオンしてか
ら第1のスイッチ素子21がターンオフするまでの期間
である。
FIG. 7 is an equivalent circuit diagram showing the state of the primary side circuit during the period d shown in FIG. As shown in FIG. 2, in the period d, after the output signal OUT-C rises,
This is a period until the output signal OUT-A falls. In other words, it is a period from turning on of the third switch element 23 to turning off of the first switch element 21.

【0057】図7に示すように、期間dにおいては、出
力信号OUT−AとOUT−Cがいずれもハイレベル、
すなわち、第1のスイッチ素子21と第3のスイッチ素
子23がいずれもオン状態である。この期間は、第1の
スイッチ素子21及び第3のスイッチ素子23を介し
て、引き続きインダクタ40のエネルギーを回生する期
間である。
As shown in FIG. 7, in the period d, the output signals OUT-A and OUT-C are both at the high level,
That is, both the first switch element 21 and the third switch element 23 are in the ON state. This period is a period in which the energy of the inductor 40 is continuously regenerated via the first switch element 21 and the third switch element 23.

【0058】図8は、図2に示す期間eにおける1次側
回路の状態を示す等価回路図である。図2に示すよう
に、期間eは出力信号OUT−Aが立ち下がってから出
力信号OUT−Bが立ち上がるまでの期間である。換言
すれば、第1のスイッチ素子21がターンオフしてから
第2のスイッチ素子22がターンオンするまでの期間で
ある。
FIG. 8 is an equivalent circuit diagram showing the state of the primary side circuit in the period e shown in FIG. As shown in FIG. 2, the period e is a period from the fall of the output signal OUT-A to the rise of the output signal OUT-B. In other words, it is a period from when the first switch element 21 is turned off to when the second switch element 22 is turned on.

【0059】図8に示すように、期間eにおいては、出
力信号OUT−Cのみがハイレベルであり、他の出力信
号はローレベルとなっている。これにより、第3のスイ
ッチ素子23はオン状態であり、他のスイッチ素子はオ
フ状態である。この期間は、上述した期間aと同様、コ
ンデンサ21cとインダクタ40との間、並びに、コン
デンサ22cとインダクタ40との間で自由共振動作が
行われる。
As shown in FIG. 8, in the period e, only the output signal OUT-C is at the high level and the other output signals are at the low level. As a result, the third switch element 23 is on and the other switch elements are off. In this period, free resonance operation is performed between the capacitor 21c and the inductor 40 and between the capacitor 22c and the inductor 40, as in the period a described above.

【0060】以上が本実施態様にかかるスイッチング電
源装置の動作であるが、期間aから期間bへの移行時に
おいては、スイッチング回路20が有する寄生インダク
タンス成分の影響により、不可避的にサージ電圧が発生
してしまう。
The above is the operation of the switching power supply device according to the present embodiment, but at the time of transition from the period a to the period b, a surge voltage is unavoidably generated due to the influence of the parasitic inductance component of the switching circuit 20. Resulting in.

【0061】図9は、サージ電圧発生時における1次側
回路の状態を示す等価回路図である。
FIG. 9 is an equivalent circuit diagram showing the state of the primary side circuit when a surge voltage is generated.

【0062】図9に示すように、期間aから期間bへ移
行、すなわち第1のスイッチ素子21がターンオンする
と、第1のスイッチ素子21に対して並列に接続された
コンデンサ21cより放電電流Iaが流れ、同時に、第
2のスイッチ素子22に対して並列に接続されたコンデ
ンサ22cに充電電流Ibが流れる。かかる充電電流I
bは、寄生インダクタンス成分であるインダクタ25,
26を流れるため、これによりサージ電圧が発生してし
まう。
As shown in FIG. 9, when the period a shifts to the period b, that is, when the first switch element 21 is turned on, the discharge current Ia is discharged from the capacitor 21c connected in parallel to the first switch element 21. At the same time, the charging current Ib flows through the capacitor 22c connected in parallel to the second switch element 22. Such charging current I
b is an inductor 25, which is a parasitic inductance component,
As a result, the surge voltage is generated.

【0063】しかしながら、本実施態様においては、よ
り入力コンデンサ10に近い第1のアームに出力信号O
UT−A及びOUT−Bからなる電力伝送開始信号が供
給されていることから、サージ電圧の原因となる寄生イ
ンダクタンス成分がインダクタ25,26のみであり、
このためサージ電圧が抑制されるという特徴を有してい
る。すなわち、仮に入力コンデンサ10から遠い第2の
アームに電力伝送開始信号を供給した場合、サージ電圧
の原因となる寄生インダクタンス成分がインダクタ25
〜28となり、より大きなサージ電圧を発生させてしま
う。
However, in this embodiment, the output signal O is supplied to the first arm which is closer to the input capacitor 10.
Since the power transmission start signal composed of UT-A and OUT-B is supplied, the parasitic inductance components causing the surge voltage are only the inductors 25 and 26,
Therefore, the surge voltage is suppressed. That is, if the power transmission start signal is supplied to the second arm far from the input capacitor 10, the parasitic inductance component that causes the surge voltage is the inductor 25.
.About.28, which causes a larger surge voltage.

【0064】図10は、比較例として、第2のアームに
電力伝送開始信号を供給した場合のサージ電圧発生時に
おける1次側回路の状態を示す等価回路図である。
As a comparative example, FIG. 10 is an equivalent circuit diagram showing the state of the primary side circuit when a surge voltage is generated when a power transmission start signal is supplied to the second arm.

【0065】図10に示すように、第2のアームに電力
伝送開始信号を供給した場合、第3のスイッチ素子23
がターンオンすると、コンデンサ23cより放電電流I
cが流れ、同時に、コンデンサ24cに充電電流Idが
流れる。かかる充電電流Idは、寄生インダクタンス成
分であるインダクタ25〜28を流れるため、これによ
り、本実施態様に比べ、大きなサージ電圧が発生してし
まう。
As shown in FIG. 10, when the power transmission start signal is supplied to the second arm, the third switch element 23
Is turned on, the discharge current I is discharged from the capacitor 23c.
At the same time, the charging current Id flows through the capacitor 24c. Since the charging current Id flows through the inductors 25 to 28 that are parasitic inductance components, this causes a large surge voltage as compared with the present embodiment.

【0066】図11は、本実施態様において第2のスイ
ッチ素子22がターンオフする際のソース−ドレイン間
電圧の変化を示す波形図であり、図12は、比較例にお
いて第4のスイッチ素子24がターンオフする際のソー
ス−ドレイン間電圧の変化を示す波形図である。
FIG. 11 is a waveform diagram showing changes in the source-drain voltage when the second switch element 22 is turned off in the present embodiment, and FIG. 12 shows the fourth switch element 24 in the comparative example. It is a wave form diagram which shows the change of the source-drain voltage at the time of turning off.

【0067】尚、図11に示す波形図の測定において
は、コンデンサ21c及びコンデンサ22cの容量をい
ずれも3300pF、コンデンサ23c及びコンデンサ
24cの容量をいずれも1000pF、インダクタ40
のインダクタンスを10μH、入力電圧Vinを420
Vに設定し、出力電圧Voが14.5V、出力電流Io
が20Aとなるように制御を行った。また、図12に示
す波形図の測定においては、コンデンサ21c及びコン
デンサ22cの容量をいずれも1000pF、コンデン
サ23c及びコンデンサ24cの容量をいずれも330
0pF、インダクタ40のインダクタンスを10μH、
入力電圧Vinを420Vに設定し、出力電圧Voが1
4.5V、出力電流Ioが20Aとなるように制御を行
った。本実施態様と比較例とでは、第1のアームに供給
される出力信号の組と第2のアームに供給される出力信
号の組とが逆であることから、図11と図12は、同じ
機能を有するスイッチ素子を同じ条件で測定した波形図
であると言える。
In the measurement of the waveform diagram shown in FIG. 11, the capacitors 21c and 22c each have a capacitance of 3300 pF, the capacitors 23c and 24c each have a capacitance of 1000 pF, and the inductor 40
Inductance of 10μH, input voltage Vin of 420
Set to V, output voltage Vo is 14.5V, output current Io
Was controlled to be 20 A. In the measurement of the waveform diagram shown in FIG. 12, the capacitors 21c and 22c each have a capacitance of 1000 pF, and the capacitors 23c and 24c each have a capacitance of 330 pF.
0 pF, the inductance of the inductor 40 is 10 μH,
Input voltage Vin is set to 420V, output voltage Vo is 1
The control was performed so that the output current Io was 4.5 V and the output current Io was 20 A. Since the set of output signals supplied to the first arm and the set of output signals supplied to the second arm are opposite in the present embodiment and the comparative example, FIGS. 11 and 12 are the same. It can be said that it is a waveform diagram in which a switch element having a function is measured under the same conditions.

【0068】図11に示すように、本実施態様において
は第2のスイッチ素子22に印加されるピーク電圧が4
42Vである一方、図12に示すように、比較例におい
ては第4のスイッチ素子24に印加されるピーク電圧が
458Vである。すなわち、本実施態様の方が、スイッ
チ素子に印加されるピーク電圧が16V低いことが分か
る。
As shown in FIG. 11, in this embodiment, the peak voltage applied to the second switch element 22 is 4
While it is 42V, the peak voltage applied to the fourth switch element 24 is 458V in the comparative example, as shown in FIG. That is, it can be seen that the peak voltage applied to the switch element is 16V lower in this embodiment.

【0069】以上より、本実施態様にかかるスイッチン
グ電源装置においてはサージ電圧が低減されることが分
かる。これにより、スイッチング回路20を構成する各
スイッチ素子の破壊が防止されるので、特に耐圧の高い
素子を用いる必要がなくなり、コストを低減することが
可能となるばかりでなく、装置全体を小型化することが
可能となる。また、変換効率を改善することも可能とな
る。
From the above, it is understood that the surge voltage is reduced in the switching power supply device according to this embodiment. As a result, each switch element constituting the switching circuit 20 is prevented from being destroyed, so that it is not necessary to use an element having a particularly high breakdown voltage, which not only makes it possible to reduce the cost but also downsizes the entire apparatus. It becomes possible. It also becomes possible to improve the conversion efficiency.

【0070】以上説明したように、本実施態様よれば、
スイッチング回路20を構成する各スイッチ素子に印加
されるサージ電圧を低減することが可能となる。
As described above, according to this embodiment,
It is possible to reduce the surge voltage applied to each switch element that constitutes the switching circuit 20.

【0071】次に、本発明の好ましい他の実施態様にか
かるスイッチング電源装置について説明する。
Next, a switching power supply device according to another preferred embodiment of the present invention will be described.

【0072】本実施態様は、上記実施態様とともに或い
は上記実施態様に代えて適用可能であり、第1乃至第4
のスイッチ素子21〜24の実際の配置を工夫すること
によって上述したサージ電圧の低減を図るものである。
This embodiment can be applied together with the above embodiment or in place of the above embodiment, and the first to fourth embodiments can be applied.
The above-mentioned surge voltage is reduced by devising the actual arrangement of the switch elements 21 to 24.

【0073】図13は、第1乃至第4のスイッチ素子2
1〜24として用いることができるFET80の外形を
示す略斜視図であり、(a)は上面方向からみた図、
(b)は底面(実装面)方向から見た図である。
FIG. 13 shows the first to fourth switch elements 2
It is a schematic perspective view which shows the external shape of FET80 which can be used as 1-24, (a) is the figure seen from the upper surface direction,
(B) is the figure seen from the bottom (mounting surface) direction.

【0074】図13に示すように、FET80は略直方
体である外形を有し、その底面(実装面)81から側面
82に亘って、この順に設けられたソース端子S、ドレ
イン端子D及びゲート端子Gを備えている。このような
構成を有するFET80は、底面(実装面)81がプリ
ント基板に接するように載置し、半田等を用いて、ソー
ス端子S、ドレイン端子D及びゲート端子Gをプリント
基板上に形成された対応する配線パターンに接続するこ
とによって使用することができる。
As shown in FIG. 13, the FET 80 has an outer shape of a substantially rectangular parallelepiped, and has a source terminal S, a drain terminal D, and a gate terminal provided in this order from the bottom surface (mounting surface) 81 to the side surface 82. It has G. The FET 80 having such a configuration is placed so that the bottom surface (mounting surface) 81 is in contact with the printed board, and the source terminal S, the drain terminal D, and the gate terminal G are formed on the printed board by using solder or the like. It can be used by connecting to the corresponding wiring pattern.

【0075】図14は、4つのFET80を用いてプリ
ント基板上にスイッチング回路20を構成した状態を模
式的に示す上面図である。尚、図を見やすくするため、
図14においてはコンデンサ21c〜24cを構成する
部品は省略されている。
FIG. 14 is a top view schematically showing a state in which the switching circuit 20 is formed on the printed circuit board by using the four FETs 80. In order to make the figure easier to see,
In FIG. 14, the components forming the capacitors 21c to 24c are omitted.

【0076】図14に示すように、本実施態様において
は、電力伝送開始信号によって制御される第1のアーム
を構成するFET80の方が、電力伝送終了信号によっ
て制御される第2のアームを構成するFET80よりも
入力コンデンサ10の近傍に実装されている。これによ
って、第1のアームの高位側端子H1と入力コンデンサ
10の高位側電極との間の配線、並びに、第1のアーム
の低位側端子L1と入力コンデンサ10の低位側電極と
の間の配線を短くすることができ、インダクタ25,2
6が有するインダクタンスが低減される。
As shown in FIG. 14, in the present embodiment, the FET 80 forming the first arm controlled by the power transmission start signal forms the second arm controlled by the power transmission end signal. It is mounted closer to the input capacitor 10 than the FET 80 that operates. Thereby, the wiring between the high-side terminal H1 of the first arm and the high-side electrode of the input capacitor 10, and the wiring between the low-side terminal L1 of the first arm and the low-side electrode of the input capacitor 10 Can be shortened, and inductors 25 and 2
The inductance of 6 is reduced.

【0077】さらに、本実施態様においては、各アーム
を構成する2つのFET80の共通接続端子、すなわ
ち、第1のスイッチ素子21(第3のスイッチ素子2
3)を構成するFET80についてはソース端子S、第
2のスイッチ素子22(第4のスイッチ素子24)を構
成するFET80についてはドレイン端子Dよりも、入
力コンデンサ10に接続される端子、すなわち、第1の
スイッチ素子21(第3のスイッチ素子23)を構成す
るFET80についてはドレイン端子D、第2のスイッ
チ素子22(第4のスイッチ素子24)を構成するFE
T80についてはソース端子Sの方が入力コンデンサ1
0に近くなるように配置されている。これにより、イン
ダクタ25,27を生じさせる配線を短くすることがで
き、インダクタ25、27が有するインダクタンスが低
減される。
Further, in this embodiment, the common connection terminal of the two FETs 80 forming each arm, that is, the first switch element 21 (third switch element 2).
3), the FET 80 constituting the source terminal S, the FET 80 constituting the second switch element 22 (fourth switch element 24), the drain terminal D than the terminal connected to the input capacitor 10, that is, For the FET 80 that constitutes the first switch element 21 (third switch element 23), the FE that constitutes the drain terminal D and the second switch element 22 (fourth switch element 24)
For T80, the source terminal S is the input capacitor 1
It is arranged so as to be close to zero. As a result, the wiring that causes the inductors 25 and 27 can be shortened, and the inductance of the inductors 25 and 27 can be reduced.

【0078】図15は、比較例として、各アームを構成
する2つのFET80の共通接続端子と入力コンデンサ
10に接続される端子との位置関係を逆にした状態を模
式的に示す上面図である。
As a comparative example, FIG. 15 is a top view schematically showing a state in which the positional relationship between the common connection terminals of the two FETs 80 forming each arm and the terminals connected to the input capacitor 10 is reversed. .

【0079】図15に示すように、これら端子の位置関
係を逆にすると、図14に示した実施例と比べ、インダ
クタ25,27を生じさせる配線がEXだけ長くなり、
インダクタ25,27のインダクタンスが増大してしま
うことが分かる。
As shown in FIG. 15, if the positional relationship of these terminals is reversed, the wirings that cause the inductors 25 and 27 become longer by EX, as compared with the embodiment shown in FIG.
It can be seen that the inductance of the inductors 25 and 27 increases.

【0080】図16は、第1及び第3のスイッチ素子2
1,23の代わりに用いることが好適なFET90の外
形を示す略斜視図であり、(a)は上面方向からみた
図、(b)は底面(実装面)方向から見た図である。
FIG. 16 shows the first and third switch elements 2
It is a schematic perspective view which shows the external shape of FET90 which is suitable to be used instead of 1 and 23, (a) is the figure seen from the upper surface direction, (b) is the figure seen from the bottom surface (mounting surface) direction.

【0081】図16に示すように、FET90はFET
80と実質的に同じ外形を有し、その底面(実装面)9
1から側面92に亘って、この順に設けられたゲート端
子G、ソース端子S及びドレイン端子Dを備えている。
このような構成を有するFET90は、FET80と同
様、底面(実装面)91がプリント基板に接するように
載置し、半田等を用いて、ソース端子S、ドレイン端子
D及びゲート端子Gをプリント基板上に形成された対応
する配線パターンに接続することによって使用すること
ができる。
As shown in FIG. 16, the FET 90 is a FET
It has substantially the same outer shape as 80, and its bottom surface (mounting surface) 9
The gate terminal G, the source terminal S, and the drain terminal D are provided in this order from 1 to the side surface 92.
Like the FET 80, the FET 90 having such a configuration is mounted such that the bottom surface (mounting surface) 91 is in contact with the printed board, and the source terminal S, the drain terminal D, and the gate terminal G are connected to the printed board by using solder or the like. It can be used by connecting to the corresponding wiring pattern formed above.

【0082】図17は、2つのFET80と2つのFE
T90を用いてプリント基板上にスイッチング回路20
を構成した状態を模式的に示す上面図である。尚、図を
見やすくするため、図17においてもコンデンサ21c
〜24cを構成する部品は省略されている。
FIG. 17 shows two FETs 80 and two FEs.
Switching circuit 20 on the printed circuit board using T90
It is a top view which shows typically the state which comprised. Note that the capacitor 21c is also shown in FIG.
The components constituting 24c are omitted.

【0083】図17に示すように、2つのFET80と
2つのFET90を用いた場合、図14に示した例に比
べてインダクタ25,27を生じさせる配線をさらに短
くすることができるので、インダクタ25,27のイン
ダクタンスをいっそう減少させることが可能となる。
As shown in FIG. 17, when the two FETs 80 and 90 are used, the wirings that cause the inductors 25 and 27 can be further shortened as compared with the example shown in FIG. , 27 can be further reduced.

【0084】図18は、第1乃至第4のスイッチ素子2
1〜24の代わりに用いることが好適なFET85の外
形を示す略斜視図であり、(a)は上面方向からみた
図、(b)は底面(実装面)方向から見た図である。
FIG. 18 shows the first to fourth switch elements 2
It is a schematic perspective view which shows the external shape of FET85 which is preferably used instead of 1-24, (a) is the figure seen from the upper surface direction, (b) is the figure seen from the bottom surface (mounting surface) direction.

【0085】図18に示すように、FET85はFET
80と実質的に同じ外形を有し、その底面(実装面)8
6から側面87に亘って、この順に設けられたソース端
子S、ゲート端子G及びドレイン端子Dを備えている。
すなわち、ゲート端子Gがソース端子Sとドレイン端子
Dの間に設けられている。このような構成を有するFE
T85は、FET80と同様、底面(実装面)86がプ
リント基板に接するように載置し、半田等を用いて、ソ
ース端子S、ドレイン端子D及びゲート端子Gをプリン
ト基板上に形成された対応する配線パターンに接続する
ことによって使用することができる。
As shown in FIG. 18, the FET 85 is a FET
It has substantially the same outer shape as 80, and its bottom surface (mounting surface) 8
A source terminal S, a gate terminal G, and a drain terminal D are provided in this order from 6 to the side surface 87.
That is, the gate terminal G is provided between the source terminal S and the drain terminal D. FE having such a configuration
Similar to the FET 80, the T85 is placed so that the bottom surface (mounting surface) 86 is in contact with the printed board, and the source terminal S, the drain terminal D, and the gate terminal G are formed on the printed board by using solder or the like. It can be used by connecting to a wiring pattern.

【0086】図19は、4つのFET85を用いてプリ
ント基板上にスイッチング回路20を構成した状態を模
式的に示す上面図である。尚、図を見やすくするため、
図19においてもコンデンサ21c〜24cを構成する
部品は省略されている。
FIG. 19 is a top view schematically showing a state in which the switching circuit 20 is formed on the printed circuit board by using the four FETs 85. In order to make the figure easier to see,
Also in FIG. 19, the components forming the capacitors 21c to 24c are omitted.

【0087】図19に示すように、ゲート端子Gがソー
ス端子Sとドレイン端子Dの間に設けられてているFE
T85を用いた場合、図14に示した例に比べてインダ
クタ25,27を生じさせる配線をさらに短くすること
ができるので、インダクタ25,27のインダクタンス
をいっそう減少させることが可能となる。また、図17
に示した例のように複数種類のFETを用いる必要がな
いことから、部品コストを削減することが可能となる。
As shown in FIG. 19, the FE in which the gate terminal G is provided between the source terminal S and the drain terminal D
When T85 is used, the wiring that causes the inductors 25 and 27 can be further shortened as compared with the example shown in FIG. 14, so that the inductance of the inductors 25 and 27 can be further reduced. In addition, FIG.
Since it is not necessary to use a plurality of types of FETs as in the example shown in (1), it is possible to reduce the component cost.

【0088】図20は、4つのFET80を用いてプリ
ント基板上にスイッチング回路20を構成した他の状態
を模式的に示す上面図である。図20においても、図を
見やすくするため、コンデンサ21c〜24cを構成す
る部品は省略されている。
FIG. 20 is a top view schematically showing another state in which the switching circuit 20 is formed on the printed circuit board by using the four FETs 80. Also in FIG. 20, the components forming the capacitors 21c to 24c are omitted for the sake of clarity.

【0089】図20に示すように、本例では、図14に
示した配置とは異なり、入力コンデンサ10が第1のア
ームを構成する2つのFET80と第2のアームを構成
する2つのFET80との間に配置されている。これに
より、サージ電圧の原因となるインダクタを全体的に低
減させることが可能となる。この場合、入力コンデンサ
10の一端と第1のスイッチ素子21を構成するFET
80のドレイン端子D及び第3のスイッチ素子23を構
成するFET80のドレイン端子Dとの距離が実質的に
等しく、且つ、入力コンデンサ10の他端と第2のスイ
ッチ素子22を構成するFET80のソース端子S及び
第4のスイッチ素子24を構成するFET80のソース
端子Sとの距離が実質的に等しければ、第1のアームと
第2のアームを区別する必要は無くなる。したがって、
この場合は、電力伝送開始信号をいずれのアームに供給
しても構わない。
As shown in FIG. 20, in the present example, unlike the arrangement shown in FIG. 14, the input capacitor 10 has two FETs 80 forming the first arm and two FETs 80 forming the second arm. It is located between. This makes it possible to reduce the inductor that causes the surge voltage as a whole. In this case, the FET that constitutes one end of the input capacitor 10 and the first switch element 21
The distance between the drain terminal D of 80 and the drain terminal D of the FET 80 that constitutes the third switch element 23 is substantially equal, and the other end of the input capacitor 10 and the source of the FET 80 that constitutes the second switch element 22. If the distance between the terminal S and the source terminal S of the FET 80 forming the fourth switch element 24 is substantially equal, it is not necessary to distinguish between the first arm and the second arm. Therefore,
In this case, the power transmission start signal may be supplied to any arm.

【0090】図21は、FET80,90,100,1
10を用いてプリント基板上にスイッチング回路20を
構成した状態を模式的に示す上面図である。尚、図を見
やすくするため、図21においてもコンデンサ21c〜
24cを構成する部品は省略されている。FET10
0,110の構造については、基本的にFET80やF
ET90と同様であるが、各端子の配列が異なってい
る。すなわち、FET100においては、ドレイン端子
D、ソース端子S及びゲート端子Gがこの順で配列され
ており、FET110においては、ゲート端子、ドレイ
ン端子D及びソース端子Sがこの順で配列されている。
FIG. 21 shows FETs 80, 90, 100, 1
FIG. 3 is a top view schematically showing a state in which a switching circuit 20 is formed on a printed circuit board using 10. In order to make the diagram easier to see, the capacitors 21c to 21c ...
The components that make up 24c are omitted. FET 10
Regarding the structure of 0 and 110, basically FET80 and F
Same as ET90, but the arrangement of each terminal is different. That is, in the FET 100, the drain terminal D, the source terminal S, and the gate terminal G are arranged in this order, and in the FET 110, the gate terminal, the drain terminal D, and the source terminal S are arranged in this order.

【0091】図21に示すように、このようなFET8
0,90,100,110を用いた場合、図20に示し
た例に比べて、サージ電圧の原因となるインダクタを全
体的にいっそう低減させることが可能となる。この場合
も、入力コンデンサ10の一端と第1のスイッチ素子2
1を構成するFET100のドレイン端子D及び第3の
スイッチ素子23を構成するFET90のドレイン端子
Dとの距離が実質的に等しく、且つ、入力コンデンサ1
0の他端と第2のスイッチ素子22を構成するFET1
10のソース端子S及び第4のスイッチ素子24を構成
するFET80のソース端子Sとの距離が実質的に等し
ければ、第1のアームと第2のアームを区別する必要は
無くなるので、電力伝送開始信号をいずれのアームに供
給しても構わない。
As shown in FIG. 21, such an FET 8
When 0, 90, 100 and 110 are used, it is possible to further reduce the inductor that causes the surge voltage as a whole, as compared with the example shown in FIG. Also in this case, one end of the input capacitor 10 and the first switch element 2
1 and the drain terminal D of the FET 100 constituting the third switch element 23 and the drain terminal D of the FET 90 constituting the third switch element 23 are substantially equal in distance, and the input capacitor 1
FET1 that configures the other end of 0 and the second switch element 22
If the distance between the source terminal S of 10 and the source terminal S of the FET 80 forming the fourth switch element 24 is substantially equal, it is not necessary to distinguish between the first arm and the second arm, and power transmission is started. The signal may be supplied to either arm.

【0092】以上説明したように、本実施態様では、第
1乃至第4のスイッチ素子21〜24の実際の配置を工
夫することによってサージ電圧の低減を図っていること
から、スイッチング回路20を構成する各スイッチ素子
として特に耐圧の高い素子を用いる必要がなくなり、コ
ストを低減することが可能となるばかりでなく、装置全
体を小型化することが可能となる。また、変換効率を改
善することも可能となる。
As described above, in this embodiment, since the surge voltage is reduced by devising the actual arrangement of the first to fourth switch elements 21 to 24, the switching circuit 20 is configured. It is not necessary to use an element having a particularly high breakdown voltage as each of the switching elements, and it is possible not only to reduce the cost but also to downsize the entire device. It also becomes possible to improve the conversion efficiency.

【0093】本発明は、以上の実施態様に限定されるこ
となく、特許請求の範囲に記載された発明の範囲内で種
々の変更が可能であり、それらも本発明の範囲内に包含
されるものであることはいうまでもない。
The present invention is not limited to the above embodiments, and various modifications can be made within the scope of the invention described in the claims, and these are also included in the scope of the present invention. It goes without saying that it is a thing.

【0094】例えば、図1に示したスイッチング電源装
置においては、整流回路50を構成する整流素子として
ダイオードを用いているが、整流素子としてトランジス
タ等を用いることにより同期整流回路を構成しても構わ
ない。
For example, in the switching power supply device shown in FIG. 1, a diode is used as the rectifying element that constitutes the rectifying circuit 50, but a synchronous rectifying circuit may be configured by using a transistor or the like as the rectifying element. Absent.

【0095】また、図1に示したスイッチング電源装置
においては、制御回路70が2次側回路に属しており、
制御回路70とスイッチング回路20との間を絶縁回路
71〜74によって絶縁しているが、制御回路70と出
力回路との間を絶縁することによって、制御回路70が
1次側回路に属するように構成しても構わない。
Further, in the switching power supply device shown in FIG. 1, the control circuit 70 belongs to the secondary side circuit,
The control circuit 70 and the switching circuit 20 are insulated from each other by the insulating circuits 71 to 74. However, by insulating the control circuit 70 and the output circuit from each other, the control circuit 70 belongs to the primary side circuit. It may be configured.

【0096】さらに、図1に示したスイッチング電源装
置においては、フルブリッジ型のスイッチング回路20
が制御回路70によって位相シフト制御されているが、
フルブリッジ型のスイッチング回路20に対する制御方
式としては位相シフト制御方式に限定されるものではな
く、どのような方式でフルブリッジ型のスイッチング回
路を制御しても構わない。例えば、トランス30の1次
巻線31に直接接続されたインダクタ40を省略し、図
22に示すような、最も一般的な制御方式によってスイ
ッチング回路20を制御しても構わない。
Further, in the switching power supply device shown in FIG. 1, a full bridge type switching circuit 20 is provided.
Is phase-shift controlled by the control circuit 70,
The control method for the full-bridge type switching circuit 20 is not limited to the phase shift control method, and the full-bridge type switching circuit may be controlled by any method. For example, the inductor 40 directly connected to the primary winding 31 of the transformer 30 may be omitted, and the switching circuit 20 may be controlled by the most general control method as shown in FIG.

【0097】[0097]

【発明の効果】以上説明したように、本発明によれば、
スイッチ素子に印加されるサージ電圧が低減されたスイ
ッチング電源装置を提供することが可能となる。したが
って、特に耐圧の高いスイッチ素子を用いる必要がなく
なり、コストを低減することが可能となるばかりでな
く、装置全体を小型化することが可能となる。また、変
換効率を改善することも可能となる。
As described above, according to the present invention,
It is possible to provide a switching power supply device in which the surge voltage applied to the switch element is reduced. Therefore, it is not necessary to use a switch element having a particularly high breakdown voltage, which not only makes it possible to reduce the cost but also makes it possible to reduce the size of the entire device. It also becomes possible to improve the conversion efficiency.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の好ましい実施態様にかかるスイッチン
グ電源装置の回路図である。
FIG. 1 is a circuit diagram of a switching power supply device according to a preferred embodiment of the present invention.

【図2】制御回路70によって生成される出力信号OU
T−A〜OUT−Dの波形図である。
FIG. 2 is an output signal OU generated by a control circuit 70.
It is a waveform diagram of T-A to OUT-D.

【図3】期間aにおける1次側回路の状態を示す等価回
路図である。
FIG. 3 is an equivalent circuit diagram showing a state of a primary side circuit in a period a.

【図4】期間bにおける1次側回路の状態を示す等価回
路図である。
FIG. 4 is an equivalent circuit diagram showing a state of a primary side circuit in a period b.

【図5】期間c1における1次側回路の状態を示す等価
回路図である。
FIG. 5 is an equivalent circuit diagram showing a state of a primary side circuit in a period c1.

【図6】期間c2における1次側回路の状態を示す等価
回路図である。
FIG. 6 is an equivalent circuit diagram showing a state of a primary side circuit in a period c2.

【図7】期間dにおける1次側回路の状態を示す等価回
路図である。
FIG. 7 is an equivalent circuit diagram showing a state of a primary side circuit in a period d.

【図8】期間eにおける1次側回路の状態を示す等価回
路図である。
FIG. 8 is an equivalent circuit diagram showing a state of a primary side circuit in a period e.

【図9】サージ電圧発生時における1次側回路の状態を
示す実施態様の等価回路図である。
FIG. 9 is an equivalent circuit diagram of an embodiment showing a state of a primary side circuit when a surge voltage is generated.

【図10】サージ電圧発生時における1次側回路の状態
を示す比較例の等価回路図である。
FIG. 10 is an equivalent circuit diagram of a comparative example showing the state of the primary side circuit when a surge voltage is generated.

【図11】実施態様において、第2のスイッチ素子22
がターンオフする際のソース−ドレイン間電圧の変化を
示す波形図である。
FIG. 11 illustrates a second switch element 22 according to an embodiment.
FIG. 6 is a waveform diagram showing a change in the source-drain voltage when is turned off.

【図12】比較例において、第4のスイッチ素子24が
ターンオフする際のソース−ドレイン間電圧の変化を示
す波形図である。
FIG. 12 is a waveform diagram showing changes in the source-drain voltage when the fourth switch element 24 is turned off in the comparative example.

【図13】FET80の外形を示す略斜視図であり、
(a)は上面方向からみた図、(b)は底面(実装面)
方向から見た図である。
FIG. 13 is a schematic perspective view showing the outer shape of an FET 80,
(A) is a view seen from the top direction, (b) is a bottom surface (mounting surface)
It is the figure seen from the direction.

【図14】4つのFET80を用いてプリント基板上に
スイッチング回路20を構成した状態を模式的に示す上
面図である。
FIG. 14 is a top view schematically showing a state in which a switching circuit 20 is configured on a printed board using four FETs 80.

【図15】比較例として、各アームを構成する2つのF
ET80の共通接続端子と入力コンデンサ10に接続さ
れる端子との位置関係を逆にした状態を模式的に示す上
面図である。
FIG. 15 shows, as a comparative example, two F's forming each arm.
It is a top view which shows the state which reversed the positional relationship of the common connection terminal of ET80, and the terminal connected to the input capacitor 10 typically.

【図16】FET90の外形を示す略斜視図であり、
(a)は上面方向からみた図、(b)は底面(実装面)
方向から見た図である。
16 is a schematic perspective view showing the outer shape of an FET 90, FIG.
(A) is a view seen from the top direction, (b) is a bottom surface (mounting surface)
It is the figure seen from the direction.

【図17】2つのFET80と2つのFET90を用い
てプリント基板上にスイッチング回路20を構成した状
態を模式的に示す上面図である。
FIG. 17 is a top view schematically showing a state in which the switching circuit 20 is configured on the printed circuit board by using the two FETs 80 and 90.

【図18】FET85の外形を示す略斜視図であり、
(a)は上面方向からみた図、(b)は底面(実装面)
方向から見た図である。
FIG. 18 is a schematic perspective view showing the outer shape of the FET 85,
(A) is a view seen from the top direction, (b) is a bottom surface (mounting surface)
It is the figure seen from the direction.

【図19】4つのFET85を用いてプリント基板上に
スイッチング回路20を構成した状態を模式的に示す上
面図である。
FIG. 19 is a top view schematically showing a state in which the switching circuit 20 is configured on a printed circuit board by using four FETs 85.

【図20】4つのFET80を用いてプリント基板上に
スイッチング回路20を構成した他の状態を模式的に示
す上面図である。
FIG. 20 is a top view schematically showing another state in which the switching circuit 20 is configured on the printed circuit board by using the four FETs 80.

【図21】FET80,90,100,110を用いて
プリント基板上にスイッチング回路20を構成した状態
を模式的に示す上面図である。
FIG. 21 is a top view schematically showing a state in which a switching circuit 20 is formed on a printed circuit board using FETs 80, 90, 100 and 110.

【図22】一般的な制御方式によるスイッチング回路2
0の動作波形図である。
FIG. 22 is a switching circuit 2 based on a general control method.
It is an operation waveform diagram of 0.

【符号の説明】[Explanation of symbols]

1 直流入力電源 2,3 入力電源端子 4,5 出力電源端子 6 負荷 10 入力コンデンサ 20 スイッチング回路 21 第1のスイッチ素子 22 第2のスイッチ素子 23 第3のスイッチ素子 24 第4のスイッチ素子 21c〜24c コンデンサ 25〜28 インダクタ 30 トランス 30a 2次側センタータップ 31 1次巻線 32,33 2次巻線 40 インダクタ 50 整流回路 51 第1のダイオード 52 第2のダイオード 50a 整流出力点 60 平滑回路 61 出力チョーク 62 出力コンデンサ 70 制御回路 71〜74 絶縁回路 80,85,90,100,110 FET 81,86,91 底面(実装面) 82,87,92 側面 H1 第1のアームの高位側端子 H2 第2のアームの高位側端子 L1 第1のアームの低位側端子 L2 第2のアームの低位側端子 M1 第1のアームの中点 M2 第2のアームの中点 G ゲート端子 S ソース端子 D ドレイン端子 1 DC input power supply 2,3 Input power supply terminal 4,5 Output power supply terminal 6 load 10 input capacitors 20 switching circuits 21 First switch element 22 Second switch element 23 Third switch element 24 Fourth switch element 21c to 24c capacitors 25-28 inductor 30 transformers 30a Secondary side center tap 31 Primary winding 32, 33 secondary winding 40 inductor 50 rectifier circuit 51 First Diode 52 Second diode 50a Rectification output point 60 smoothing circuit 61 Output choke 62 Output capacitor 70 Control circuit 71-74 Insulation circuit 80,85,90,100,110 FET 81, 86, 91 Bottom surface (mounting surface) 82,87,92 Sides H1 High side terminal of the first arm H2 High-side terminal of second arm L1 Low-side terminal of first arm L2 second arm low side terminal Midpoint of M1 first arm M2 Midpoint of second arm G gate terminal S source terminal D drain terminal

フロントページの続き Fターム(参考) 5H730 AA15 BB27 DD04 EE02 EE03 EE08 EE59 FD01 FG02 ZZ11 ZZ15 Continued front page    F-term (reference) 5H730 AA15 BB27 DD04 EE02 EE03                       EE08 EE59 FD01 FG02 ZZ11                       ZZ15

Claims (15)

【特許請求の範囲】[Claims] 【請求項1】 入力コンデンサと、トランスと、前記入
力コンデンサと前記トランスの1次巻線との間に設けら
れ、第1及び第2のアームを有するフルブリッジ型のス
イッチング回路と、前記トランスの2次巻線に接続され
た出力回路と、前記スイッチング回路を制御する制御回
路とを備えるスイッチング電源装置であって、前記第1
のアームが第1及び第2のスイッチ素子からなる一対の
スイッチ素子を有し、前記第1及び前記第2のスイッチ
素子がいずれも、共通接続端子よりも前記入力コンデン
サに接続される端子の方が前記入力コンデンサに近くな
るように配置されていることを特徴とするスイッチング
電源装置。
1. A full bridge type switching circuit having a first arm and a second arm, which is provided between the input capacitor, a transformer, a primary winding of the transformer, and a transformer. A switching power supply device comprising: an output circuit connected to a secondary winding; and a control circuit for controlling the switching circuit, the switching power supply device comprising:
Arm has a pair of switch elements composed of first and second switch elements, and the first and second switch elements are both terminals connected to the input capacitor rather than a common connection terminal. Is arranged so as to be close to the input capacitor.
【請求項2】 前記第2のアームが第3及び第4のスイ
ッチ素子からなる一対のスイッチ素子を有し、前記第3
及び前記第4のスイッチ素子がいずれも、共通接続端子
よりも前記入力コンデンサに接続される端子の方が前記
入力コンデンサに近くなるように配置されていることを
特徴とする請求項1に記載のスイッチング電源装置。
2. The second arm has a pair of switch elements including a third and a fourth switch element, and the third arm
And the fourth switch element is arranged such that a terminal connected to the input capacitor is closer to the input capacitor than a common connection terminal. Switching power supply.
【請求項3】 前記第1乃至第4のスイッチ素子の端子
の配列が互いに等しいことを特徴とする請求項1または
2に記載のスイッチング電源装置。
3. The switching power supply device according to claim 1, wherein terminals of the first to fourth switch elements are arranged in the same manner.
【請求項4】 前記第1乃至第4のスイッチ素子の制御
端子が、前記入力コンデンサに接続される端子と前記共
通接続端子との間に配置されていることを特徴とする請
求項3に記載のスイッチング電源装置。
4. The control terminal of each of the first to fourth switch elements is arranged between a terminal connected to the input capacitor and the common connection terminal. Switching power supply.
【請求項5】 前記第1及び第2のスイッチ素子の端子
の配列が互いに異なり、前記第3及び第4のスイッチ素
子の端子の配列が互いに異なり、前記第1及び第3のス
イッチ素子の端子の配列が互いに等しく、前記第2及び
第4のスイッチ素子の端子の配列が互いに等しいことを
特徴とする請求項1または2に記載のスイッチング電源
装置。
5. The terminals of the first and second switch elements are different from each other, the terminals of the third and fourth switch elements are different from each other, and the terminals of the first and third switch elements are different from each other. 3. The switching power supply device according to claim 1, wherein the arrangements are equal to each other, and the arrangements of the terminals of the second and fourth switch elements are equal to each other.
【請求項6】 前記第2のアームが第3及び第4のスイ
ッチ素子からなる一対のスイッチ素子を有し、前記入力
コンデンサが、前記第1及び第2のスイッチ素子と前記
第3及び第4のスイッチ素子との間に配置されているこ
とを特徴とする請求項1に記載のスイッチング電源装
置。
6. The second arm has a pair of switch elements including third and fourth switch elements, and the input capacitor has the first and second switch elements and the third and fourth switch elements. The switching power supply device according to claim 1, wherein the switching power supply device is disposed between the switching power supply device and the switching device.
【請求項7】 前記第1乃至第4のスイッチ素子の端子
の配列が互いに等しいことを特徴とする請求項6に記載
のスイッチング電源装置。
7. The switching power supply device according to claim 6, wherein the terminals of the first to fourth switch elements are arranged in the same manner.
【請求項8】 前記第3及び前記第4のスイッチ素子が
いずれも、共通接続端子よりも前記入力コンデンサに接
続される端子の方が前記入力コンデンサに近くなるよう
に配置されていることを特徴とする請求項6に記載のス
イッチング電源装置。
8. The third and fourth switch elements are arranged such that a terminal connected to the input capacitor is closer to the input capacitor than a common connection terminal. The switching power supply device according to claim 6.
【請求項9】 前記第1乃至第4のスイッチ素子の端子
の配列が互いに異なることを特徴とする請求項8に記載
のスイッチング電源装置。
9. The switching power supply device according to claim 8, wherein terminals of the first to fourth switch elements are arranged differently from each other.
【請求項10】 入力コンデンサと、トランスと、前記
入力コンデンサと前記トランスの1次巻線との間に設け
られ、第1及び第2のアームを有するフルブリッジ型の
スイッチング回路と、前記トランスの2次巻線に接続さ
れた出力回路と、前記スイッチング回路を制御する制御
回路とを備えるスイッチング電源装置であって、前記第
1のアームが前記入力コンデンサの一方の端子に接続さ
れる第1のスイッチ素子及び前記入力コンデンサの他方
の端子に接続される第2のスイッチ素子を有し、前記第
2のアームが前記入力コンデンサの前記一方の端子に接
続される第3のスイッチ素子及び前記入力コンデンサの
前記他方の端子に接続される第4のスイッチ素子を有
し、前記第1及び第2のスイッチ素子の端子の配列が互
いに異なり、前記第3及び第4のスイッチ素子の端子の
配列が互いに異なることを特徴とするスイッチング電源
装置。
10. A full bridge type switching circuit having a first arm and a second arm, which is provided between the input capacitor, a transformer, a primary winding of the transformer, and a transformer. A switching power supply device comprising: an output circuit connected to a secondary winding; and a control circuit for controlling the switching circuit, wherein the first arm is connected to one terminal of the input capacitor. A third switch element having the switch element and a second switch element connected to the other terminal of the input capacitor, and the second arm connected to the one terminal of the input capacitor, and the input capacitor A fourth switch element connected to the other terminal of the third switch element, the terminals of the first and second switch elements having different arrangements from each other, And a terminal arrangement of the fourth switch element is different from each other.
【請求項11】 前記第1及び第3のスイッチ素子の端
子の配列が互いに等しく、前記第2及び第4のスイッチ
素子の端子の配列が互いに等しいことを特徴とする請求
項10に記載のスイッチング電源装置。
11. The switching according to claim 10, wherein terminals of the first and third switch elements are arranged in the same manner and terminals of the second and fourth switch elements are arranged in the same manner. Power supply.
【請求項12】 前記第1乃至第4のスイッチ素子の端
子の配列が互いに異なることを特徴とする請求項10に
記載のスイッチング電源装置。
12. The switching power supply device according to claim 10, wherein the terminals of the first to fourth switch elements are arranged differently from each other.
【請求項13】 入力コンデンサと、トランスと、前記
入力コンデンサと前記トランスの1次巻線との間に設け
られ、第1及び第2のアームを有するフルブリッジ型の
スイッチング回路と、前記トランスの2次巻線に接続さ
れた出力回路と、前記スイッチング回路を制御する制御
回路とを備えるスイッチング電源装置であって、前記第
1のアームが前記入力コンデンサの一方の端子に接続さ
れる第1のスイッチ素子及び前記入力コンデンサの他方
の端子に接続される第2のスイッチ素子を有し、前記第
2のアームが前記入力コンデンサの前記一方の端子に接
続される第3のスイッチ素子及び前記入力コンデンサの
前記他方の端子に接続される第4のスイッチ素子を有
し、前記入力コンデンサが、前記第1及び第2のスイッ
チ素子と前記第3及び第4のスイッチ素子との間に配置
されていることを特徴とするスイッチング電源装置。
13. An input capacitor, a transformer, a full-bridge type switching circuit provided between the input capacitor and the primary winding of the transformer and having first and second arms, and the transformer. A switching power supply device comprising: an output circuit connected to a secondary winding; and a control circuit for controlling the switching circuit, wherein the first arm is connected to one terminal of the input capacitor. A third switch element having a switch element and a second switch element connected to the other terminal of the input capacitor, the second arm being connected to the one terminal of the input capacitor, and the input capacitor A fourth switch element connected to the other terminal of the input capacitor, wherein the input capacitor includes the first and second switch elements and the third and third switch elements. A switching power supply device, wherein the switching power supply device is arranged between the fourth switching element and the fourth switch element.
【請求項14】 前記入力コンデンサの前記一方の端子
から前記第1のスイッチ素子までの距離と前記入力コン
デンサの前記一方の端子から前記第3のスイッチ素子ま
での距離とが実質的に等しく、前記入力コンデンサの前
記他方の端子から前記第2のスイッチ素子までの距離と
前記入力コンデンサの前記他方の端子から前記第4のス
イッチ素子までの距離とが実質的に等しいことを特徴と
する請求項13に記載のスイッチング電源装置。
14. The distance from the one terminal of the input capacitor to the first switch element and the distance from the one terminal of the input capacitor to the third switch element are substantially equal to each other, 14. The distance from the other terminal of the input capacitor to the second switch element and the distance from the other terminal of the input capacitor to the fourth switch element are substantially equal. The switching power supply device according to.
【請求項15】 入力コンデンサと、トランスと、前記
入力コンデンサと前記トランスの1次巻線との間に設け
られ、第1及び第2のアームを有するフルブリッジ型の
スイッチング回路と、前記トランスの2次巻線に接続さ
れた出力回路と、前記スイッチング回路を制御する制御
回路とを備えるスイッチング電源装置であって、前記第
1のアームが前記入力コンデンサの一方の端子に接続さ
れる第1のスイッチ素子及び前記入力コンデンサの他方
の端子に接続される第2のスイッチ素子を有し、前記第
2のアームが前記入力コンデンサの前記一方の端子に接
続される第3のスイッチ素子及び前記入力コンデンサの
前記他方の端子に接続される第4のスイッチ素子を有
し、前記入力コンデンサの前記一方の端子から前記第1
のスイッチ素子までの距離と前記入力コンデンサの前記
一方の端子から前記第3のスイッチ素子までの距離とが
実質的に等しく、前記入力コンデンサの前記他方の端子
から前記第2のスイッチ素子までの距離と前記入力コン
デンサの前記他方の端子から前記第4のスイッチ素子ま
での距離とが実質的に等しいことを特徴とするスイッチ
ング電源装置。
15. A full-bridge type switching circuit having a first arm and a second arm, which is provided between the input capacitor, a transformer, a primary winding of the transformer, and a transformer. A switching power supply device comprising: an output circuit connected to a secondary winding; and a control circuit for controlling the switching circuit, wherein the first arm is connected to one terminal of the input capacitor. A third switch element having a switch element and a second switch element connected to the other terminal of the input capacitor, the second arm being connected to the one terminal of the input capacitor, and the input capacitor A fourth switch element connected to the other terminal of the input capacitor from the one terminal of the input capacitor to the first
Of the input capacitor and the distance from the one terminal of the input capacitor to the third switch element are substantially equal, and the distance from the other terminal of the input capacitor to the second switch element. And a distance from the other terminal of the input capacitor to the fourth switch element are substantially equal to each other.
JP2002052866A 2002-02-28 2002-02-28 Switching power supply Pending JP2003259646A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002052866A JP2003259646A (en) 2002-02-28 2002-02-28 Switching power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002052866A JP2003259646A (en) 2002-02-28 2002-02-28 Switching power supply

Publications (1)

Publication Number Publication Date
JP2003259646A true JP2003259646A (en) 2003-09-12

Family

ID=28664446

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002052866A Pending JP2003259646A (en) 2002-02-28 2002-02-28 Switching power supply

Country Status (1)

Country Link
JP (1) JP2003259646A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008245516A (en) * 2007-03-27 2008-10-09 Astrium Gmbh Converter used for ion engine, and the like
JP2010148229A (en) * 2008-12-18 2010-07-01 Sumitomo Electric Ind Ltd Half-bridge inverter and three phase bridge inverter

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008245516A (en) * 2007-03-27 2008-10-09 Astrium Gmbh Converter used for ion engine, and the like
JP2010148229A (en) * 2008-12-18 2010-07-01 Sumitomo Electric Ind Ltd Half-bridge inverter and three phase bridge inverter

Similar Documents

Publication Publication Date Title
US7239530B1 (en) Apparatus for isolated switching power supply with coupled output inductors
EP1760867B1 (en) Switching power supply unit
US7869237B1 (en) Phase-shifted bridge with auxiliary circuit to maintain zero-voltage-switching
US7405955B2 (en) Switching power supply unit and voltage converting method
US6714428B2 (en) Combined transformer-inductor device for application to DC-to-DC converter with synchronous rectifier
TWI222266B (en) Self oscillation circuits
US7199569B1 (en) Switching power supply unit
JP3132093B2 (en) Power supply circuit
US7746670B2 (en) Dual-transformer type of DC-to-DC converter
US6185111B1 (en) Switching power supply apparatus
US20030210562A1 (en) Power supplying apparatus, design method of the same, and power generation apparatus
JP2022018418A (en) Switching power supply device, and system for supplying power
US20210376741A1 (en) Switching Converter
JP2005117883A (en) Power supply
JP2005051995A (en) Dc-dc converter
US6400582B1 (en) Dual forward power converter utilizing coupling capacitors for improved efficiency
KR100439414B1 (en) DC/DC converter of Insulation type and Uninterruptible power supply used the same apparatus
US6917529B2 (en) Unregulated DC-DC converter having synchronous rectification with efficient gate drives
JP3602830B2 (en) Switching power supply device and control method thereof
JP2003259646A (en) Switching power supply
JP2011024306A (en) Switching power supply apparatus
US11569757B2 (en) System for transferring electrical power to an electrical load
JP2002044946A (en) Switching power unit
US5086381A (en) DC-DC converter
CN110707934B (en) Switching power supply circuit and power supply device

Legal Events

Date Code Title Description
A02 Decision of refusal

Effective date: 20040525

Free format text: JAPANESE INTERMEDIATE CODE: A02