JP2003258335A - Manufacturing method for tunneling magneto resistive effect device - Google Patents

Manufacturing method for tunneling magneto resistive effect device

Info

Publication number
JP2003258335A
JP2003258335A JP2002056955A JP2002056955A JP2003258335A JP 2003258335 A JP2003258335 A JP 2003258335A JP 2002056955 A JP2002056955 A JP 2002056955A JP 2002056955 A JP2002056955 A JP 2002056955A JP 2003258335 A JP2003258335 A JP 2003258335A
Authority
JP
Japan
Prior art keywords
layer
manufacturing
tunnel
insulating layer
tunnel insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002056955A
Other languages
Japanese (ja)
Inventor
Yasunari Sugita
康成 杉田
Nozomi Matsukawa
望 松川
Akihiro Odakawa
明弘 小田川
Yoshio Kawashima
良男 川島
Mitsuo Satomi
三男 里見
Yasuki Morinaga
泰規 森永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2002056955A priority Critical patent/JP2003258335A/en
Publication of JP2003258335A publication Critical patent/JP2003258335A/en
Pending legal-status Critical Current

Links

Landscapes

  • Measuring Magnetic Variables (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Magnetic Heads (AREA)
  • Thin Magnetic Films (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a tunneling magneto resistive effect device which exhibits greater magneto resistivity with reduced degrading of a TMR ratio due to bias voltage, and which has higher heat resistance. <P>SOLUTION: In a manufacturing method for a tunneling magneto resistive effect device, a process for forming a tunneling insulating layer of the tunneling magneto resistive effect device comprises a first process for forming a conducting layer being a tunneling insulating layer precursor, and a second process for oxidizing the conducting layer. In the first process for forming the conducting layer the rate of film formation is 0.4 Å/sec or less. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、高密度磁気記録再
生ヘッド(磁気ディスク、光磁気ディスク、磁気テープ
等)や自動車等に用いられる磁気センサー、また、磁気
ランダムアクセスメモリ(MRAM)等に用いられるトンネ
ル磁気抵抗効果素子の製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention is used for a high density magnetic recording / reproducing head (magnetic disk, magneto-optical disk, magnetic tape, etc.), a magnetic sensor used in automobiles, and a magnetic random access memory (MRAM). The present invention relates to a method of manufacturing a tunnel magnetoresistive effect element.

【0002】[0002]

【従来の技術】インターネットの普及により急速な情報
化革新の進展と、高度通信網が発展するにしたがい、大
量の情報が高速に扱う必要性が高まってきている。中で
もハードディスク装置(HDD)は大量の情報を格納し、
しかも高速転送が可能な外部記録装置である。HDDの大
容量化は巨大磁気抵抗効果(Giant Magnet Resistive e
ffect : GMR効果)を利用した再生ヘッド性能の向上を
はじめとする技術革新によりその記録密度は年率60%〜1
00%で伸びている。また、現在は携帯電話やノートパソ
コンといったモバイル通信機器が日常生活に不可欠のも
のとなり、モバイル機器を通じて文字情報や動画情報等
の様々な情報のやりとりがなされている。このモバイル
機器に於いても、大量の情報を瞬時に格納し転送するた
めの、小型軽量・低消費な記録媒体の必要性が高まって
おり、フラッシュメモリやFeRAM(Ferro electric Rand
om Access Memory)をはじめとして、不揮発性メモリの
開発が行われている。大容量・高速な不揮発性メモリデ
バイスとして、トンネル磁気抵抗効果(Tunnel Magnet
Resistive effect : TMR効果)を利用したMRAM(Magnet
ic Random Access Memory)の期待が大きい。
2. Description of the Related Art The rapid spread of information innovation due to the spread of the Internet and the development of advanced communication networks have increased the necessity of handling a large amount of information at high speed. Above all, the hard disk drive (HDD) stores a large amount of information,
Moreover, it is an external recording device capable of high-speed transfer. Giant Magnet Resistive e
The recording density is 60% to 1 yearly due to technological innovations such as improvement of read head performance using ffect (GMR effect).
It is growing at 00%. In addition, mobile communication devices such as mobile phones and laptop computers are now indispensable for daily life, and various information such as character information and moving image information is exchanged through the mobile devices. Even in this mobile device, there is an increasing need for a small-sized, lightweight, low-consumption recording medium for storing and transferring a large amount of information in an instant, and flash memory and FeRAM (Ferro electric Rand)
om Access Memory) and other non-volatile memories are being developed. As a large-capacity, high-speed non-volatile memory device, the tunnel magnetoresistive effect (Tunnel Magnet
Resistive effect: MRAM (Magnet) that uses the TMR effect
Expectations for ic Random Access Memory) are high.

【0003】数nm程度の絶縁層を介して2つの強磁性層
が積層された多層膜に電圧を印加すると、絶縁層間にト
ンネル電流が生じる。強磁性体の場合、フェルミ面での
状態密度がスピンに依存するためトンネルする電子の数
がスピンによって異なるため、2つの強磁性層の磁化が
平行の場合と反平行な場合とで、強磁性体の状態密度を
反映してトンネル電子のコンダクタンス(抵抗の逆数)
が大きく異なる現象がTMR効果である。TMR効果の最初の
報告は1975年にJulliere(Physics Letters, vol1. 54A
(1975). No.3, p225)によるものである。JullierはFe
/Ge-O/Fe接合において14%の磁気抵抗変化率(MR比)を
報告しているが、4.2Kの極低温での現象であった。それ
が、1995年に、Miyazaki(Journal of Magnetism and M
agneticMaterials 139 (1995) 231.)とMoodera(Physic
al Review Letters 74 (1995) 3273. )らのグループに
よって独立にそれぞれFe/Al-O/Fe、FeCo/Al-O/Coの接合
膜で室温において10%以上の非常に大きなMR比を報告し
たのを皮切りに、HDD用次世代磁気ヘッドやMRAMへの応
用に向けたTMR現象の研究開発が加速している。
When a voltage is applied to a multilayer film in which two ferromagnetic layers are laminated via an insulating layer of about several nm, a tunnel current is generated between the insulating layers. In the case of a ferromagnet, the number of electrons tunneling differs depending on the spin because the density of states on the Fermi surface depends on the spin, so that the two ferromagnetic layers are ferromagnetic when the magnetizations are parallel and antiparallel. Conductance of tunnel electrons (reciprocal of resistance) reflecting the density of states of the body
The phenomenon that is greatly different is the TMR effect. The first report of the TMR effect was published in 1975 by Julliere (Physics Letters, vol.
(1975). No. 3, p225). Jullier is Fe
A magnetoresistance change rate (MR ratio) of 14% in the / Ge-O / Fe junction was reported, but it was a phenomenon at a cryogenic temperature of 4.2K. In 1995, Miyazaki (Journal of Magnetism and M
agneticMaterials 139 (1995) 231.) and Moodera (Physic
al Review Letters 74 (1995) 3273.) et al. independently reported very large MR ratios of 10% or more at room temperature for Fe / Al-O / Fe and FeCo / Al-O / Co junction films, respectively. Starting with, the research and development of TMR phenomenon for application to next-generation magnetic heads for HDDs and MRAM is accelerating.

【0004】TMR素子の動作原理を図14を用いて説明
する。基板上(図示せず)に第1の強磁性層11と、ト
ンネル絶縁層12と、第2の強磁性層13がこの順で積
層されており、図1は膜の断面図を示す。トンネル絶縁
層12は電子がトンネルできる程度に薄く、第1の強磁
性層10と第2の強磁性層12の磁化反転磁界(保磁
力)は異なるようにすることで、適当な外部磁界を印加
することで図14(a)、(b)のように磁化が平行、
反平行状態を実現することが可能となる。図14(c)
はTMR素子10の膜面に平行に磁界を印加した場合の磁
気抵抗曲線(MR曲線)を示す。図では一方の磁性層(自
由磁性層)の磁化を反転し、他方の強磁性層(固定磁性
層)の磁化は変化しない状態を示している。図2中に示
した矢印は2つの強磁性層の磁化方向を表しており、反
平行状態の時においてMR比が増大している。TMR素子1
0の膜面に概略垂直方向に電圧を印加することでトンネ
ル電流が流れる。強磁性体の中では電子は上向きスピン
と下向きスピンの状態数が異なるため、一方の強磁性層
から他方の強磁性層に電子がトンネルするには、トンネ
ル過程で電子のスピン方向は反転せず、さらに上向きス
ピンと下向きスピンの電子は同じ状態に移ると仮定し、
第1の強磁性層11と第2の強磁性層13の磁化が平行
の場合と反平行の場合の抵抗をそれぞれRpとRapとする
と、磁気抵抗比(MR比)は(1)式で表される。
The operating principle of the TMR element will be described with reference to FIG. A first ferromagnetic layer 11, a tunnel insulating layer 12, and a second ferromagnetic layer 13 are laminated in this order on a substrate (not shown), and FIG. 1 shows a cross-sectional view of the film. The tunnel insulating layer 12 is thin enough to allow electrons to tunnel, and the magnetization reversal fields (coercive forces) of the first ferromagnetic layer 10 and the second ferromagnetic layer 12 are made different so that an appropriate external magnetic field is applied. By doing so, the magnetizations are parallel as shown in FIGS.
It is possible to realize an antiparallel state. FIG. 14 (c)
Shows a magnetoresistance curve (MR curve) when a magnetic field is applied parallel to the film surface of the TMR element 10. The figure shows a state in which the magnetization of one magnetic layer (free magnetic layer) is reversed and the magnetization of the other ferromagnetic layer (fixed magnetic layer) does not change. The arrows shown in FIG. 2 represent the magnetization directions of the two ferromagnetic layers, and the MR ratio increases in the antiparallel state. TMR element 1
A tunnel current flows by applying a voltage in a direction substantially perpendicular to the film surface of 0. In a ferromagnet, electrons have different states of upward spins and downward spins.Therefore, in order for electrons to tunnel from one ferromagnetic layer to the other, the spin direction of the electrons does not reverse in the tunneling process. , Further suppose that the electrons of upward spin and downward spin move to the same state,
When the resistances when the magnetizations of the first ferromagnetic layer 11 and the second ferromagnetic layer 13 are parallel and antiparallel are Rp and Rap, respectively, the magnetoresistive ratio (MR ratio) is expressed by the equation (1). To be done.

【0005】 MR比=(Rap―Rp)/Rp=2P1P2/(1―P1P2) (1)式 ここでP1、P2はそれぞれ第1、第2の強磁性層のスピン
分極率を表す。P1およびP2は、上向きスピンと下向き
スピンの電子数をそれぞれNup、Ndownとすると、 P1(P2)=(Nup―Ndown)/(Nup+Ndown) (2)式 で与えられる。一般にスピン分極率P1、P2は強磁性材料
の種類に依存し、(1)式からはトンネル絶縁層の性質
に関する物性量は含まれないことから、TMR素子のMR比
はトンネル絶縁層に隣接する強磁性層のスピン分極率の
大きな材料を用いることにより、大きなMR比を得ること
ができる。例えばスピン分極率が0.5の強磁性体を用
いた場合、(1)式よりMR比は67%が期待される。しか
しながら実際にはトンネル絶縁層内や界面近傍に存在す
る磁性不純物等による分極率の低下や、界面の凹凸や不
純物欠陥等によるトンネル以外の非弾性散乱トンネルに
よってMR比は実質的に小さくなってしまう。
MR ratio = (Rap−Rp) / Rp = 2P 1 P 2 / (1−P 1 P 2 ) (1) Equation (1) where P1 and P2 are spin polarizations of the first and second ferromagnetic layers, respectively. Represents a rate. P1 and P2 are given by Eq. (1), where N up and N down are the numbers of electrons in the upward and downward spins, respectively, and P 1 (P 2 ) = (N up −N down ) / (N up + N down ) To be In general, the spin polarizabilities P 1 and P 2 depend on the type of ferromagnetic material, and since the physical quantity relating to the properties of the tunnel insulating layer is not included from the equation (1), the MR ratio of the TMR element depends on the tunnel insulating layer. A large MR ratio can be obtained by using a material having a large spin polarization of the adjacent ferromagnetic layers. For example, when a ferromagnetic material having a spin polarizability of 0.5 is used, the MR ratio is expected to be 67% from the equation (1). However, in reality, the MR ratio is substantially reduced due to the decrease in polarizability due to magnetic impurities existing in the tunnel insulating layer and near the interface, and inelastic scattering tunnels other than the tunnel due to irregularities and impurity defects at the interface. .

【0006】[0006]

【発明が解決しようとする課題】TMR素子を高密度磁気
ヘッドや高速・大容量な不揮発性固体磁気メモリ(MRA
M)等へのデバイス応用を考えた場合、高出力であるた
めにMR比の大きな素子が必要である。さらに、デバイス
の製造において、ウェハ上およびロット間でのTMR特性
の再現性が必要で有ることに加え、製造プロセスにおけ
るTMR特性の劣化がないこと、つまりプロセス安定性が
重要な要素である。
[Problems to be Solved by the Invention] A TMR element is used for a high-density magnetic head or a high-speed, large-capacity nonvolatile solid-state magnetic memory (MRA).
Considering the device application to M) etc., an element with a large MR ratio is required because of its high output. Furthermore, in device manufacturing, in addition to the need for reproducibility of TMR characteristics on a wafer and between lots, there is no deterioration of TMR characteristics in the manufacturing process, that is, process stability is an important factor.

【0007】しかしながら、大きなMR比を得るにはトン
ネル絶縁層に隣接する2つの強磁性層に高い分極率の材
料を用いればよいと一般に考えられていが、強磁性体/
絶縁体/超伝導体接合により強磁性体のスピン分極率を
求めた値からMR比を計算した結果よりも実際のTMR素子
の実験データは小さいMR比しか得られず、高MR化に限界
があるという問題がある。これは薄いトンネル絶縁層中
の欠陥やトンネル絶縁層/強磁性層の界面に欠陥が生じ
ていることによるものと考えられる。従来より、図14
(a)(b)のTMR素子の構造において、極薄トンネル
絶縁層12の作成法は、Miyazakiらの方法を例にする
と、基板側の第1の強磁性層11上にAl層をスパッタ法
により成膜速度5Å/秒で積層し、大気中で自然酸化さ
せる方法が一般的であるが(Journal of Magnetism and
Magnetic Materials 139 (1995) 231.)、この方法で
は大気中の不純物ガスがトンネル絶縁層中に形成される
ために良好なTMR特性を得ることが困難であった。さら
にMiyazakiらは同様な成膜条件でAl層を積層した後、真
空中でアルゴンと酸素の混合ガス雰囲気中でAl層をプラ
ズマ酸化してAl2O3を作成する手法を行っている。しか
しながらこれらの手法では第1の強磁性層11上へ積層
するAl層はAlの成膜速度が大きいため第1の強磁性層1
1中へAl原子が拡散してしまい、未酸化のAl原子が残
り、スピン分極率を低下させる原因となる磁性不純物が
トンネル絶縁層/強磁性層界面に存在するために大きな
MR比が得られない。また、強磁性層中に混入したAl原子
を十分な酸化条件によりAl酸化物を生成してトンネル絶
縁層を形成することも可能であるが、この場合、強磁性
層も酸化してしまいスピン分極率の低下によるMR特性の
劣化や、トンネル絶縁層の膜厚が局所的に厚い箇所や薄
い箇所があるために均質なトンネル絶縁層が得られない
ことによるMR特性の劣化という問題が生ずる。
However, it is generally considered that a material having a high polarizability may be used for the two ferromagnetic layers adjacent to the tunnel insulating layer in order to obtain a large MR ratio.
Compared with the result of calculating the MR ratio from the value obtained by determining the spin polarizability of the ferromagnetic material by the insulator / superconductor junction, the experimental data of the actual TMR element gives only a small MR ratio, which limits the high MR ratio. There is a problem. This is considered to be due to defects in the thin tunnel insulating layer and defects at the tunnel insulating layer / ferromagnetic layer interface. Conventionally, FIG.
In the structure of the TMR element of (a) and (b), the method of forming the ultrathin tunnel insulating layer 12 is, for example, the method of Miyazaki et al., An Al layer is sputtered on the first ferromagnetic layer 11 on the substrate side. A common method is to stack at a film-forming rate of 5Å / sec and oxidize naturally in the atmosphere (Journal of Magnetism and
Magnetic Materials 139 (1995) 231.), it was difficult to obtain good TMR characteristics by this method because impurity gas in the atmosphere is formed in the tunnel insulating layer. Furthermore, Miyazaki et al. Have performed a method of forming Al2O3 by laminating an Al layer under the same film forming conditions and then plasma-oxidizing the Al layer in a mixed gas atmosphere of argon and oxygen in a vacuum. However, in these methods, the Al layer deposited on the first ferromagnetic layer 11 has a high Al film formation rate, so the first ferromagnetic layer 1
Since Al atoms diffuse into 1 and unoxidized Al atoms remain, the magnetic impurities that cause the decrease of spin polarizability are present at the tunnel insulating layer / ferromagnetic layer interface.
MR ratio cannot be obtained. It is also possible to form an Al oxide by sufficiently oxidizing Al atoms mixed in the ferromagnetic layer to form a tunnel insulating layer, but in this case, the ferromagnetic layer is also oxidized and spin polarization is caused. There is a problem that the MR characteristics are deteriorated due to a decrease in the ratio, and the MR characteristics are deteriorated because a uniform tunnel insulating layer cannot be obtained due to locally thick or thin portions of the tunnel insulating layer.

【0008】また、TMR素子ではバイアス電圧を印加す
るとMR比が減少し出力の低下という問題がある。このバ
イアス電圧の印加によるMR比の減少の原因として強磁性
層中にバイアス電圧によってマグノンが励起されてトン
ネル電子のスピンが保存されなかったり、絶縁層中の欠
陥により非弾性散乱が増加することが原因となりMR比が
低下すると考えられている。しかしこの問題の根本的な
原因については諸説あり、1つ1つ解決しなければなら
ない課題であるが、トンネル絶縁層の膜質が重要な要素
となっているという問題を有している。
Further, in the TMR element, when a bias voltage is applied, the MR ratio is reduced and the output is lowered. As a cause of the decrease in MR ratio due to the application of the bias voltage, magnons are excited in the ferromagnetic layer by the bias voltage and spins of tunnel electrons are not preserved, or defects in the insulating layer increase inelastic scattering. It is believed that this causes the MR ratio to decrease. However, there are various theories about the root cause of this problem, and although there are problems that must be solved one by one, there is a problem that the film quality of the tunnel insulating layer is an important factor.

【0009】TMR素子を高密度磁気ヘッドや不揮発性固
体磁気メモリー(MRAM)等のデバイス応用する場合、反
強磁性層を用いたスピンバルブ型TMR素子を実用的であ
る。しかしながら、磁気ヘッドやMRAMの製造工程では、
磁気ヘッドでは250℃〜300℃程度、MRAMでは400℃〜450
℃程度の高温熱プロセスが必要である。TMR素子は成膜
時よりも250℃〜300℃での磁界中熱処理によりMR比が増
大するという報告があるが、これは主に反強磁性体を用
いたスピンバルブ型TMR素子での報告が主であり、反強
磁性層と強磁性層との交換バイアス磁界の増大による2
つの強磁性層の反平行磁化状態が実現していることに起
因している。しかしながら、MR比の熱処理温度依存性は
非常に大きいため、その再現性に関する報告はほとんど
なTMR特性の制御が困難であると考えられる。その上、M
R比は300℃以上の熱処理により急激に低下し、TMR特性
が劣化してしまうという問題を有しており、MRAM製造上
400℃の熱プロセスは不可避である為、早急な解決方法
が望まれている。この熱処理に対してTMR素子が脆弱で
あるという問題もトンネル絶縁層の膜質に起因している
と考えられる。特にトンネル絶縁層の作成法としては、
前述していることも含めて、Al層を作成後、真空中で酸
素ガスを導入して酸化させる自然酸化法やプラズマを発
生させて酸化するプラズマ酸化法等による手法が一般的
に行われている。しかし、Al層を積層する条件として、
成膜速度は1Å/秒以上と入射エネルギーが大きく成長
速度の速い作成法が一般的である。この従来例において
は、トンネル絶縁層前駆体でであるAl原子が強磁性層中
に拡散し、Al原子がスピン分極率を低下させる磁性不純
物として残ってしまうために、熱処理プロセスに対する
耐性が低いものと考えられる。また、Al原子が強磁性層
中に混入や拡散してしまっても、十分な酸化条件により
Al原子を酸化することは可能であるが、その場合はトン
ネル絶縁層/強磁性層界面の局所的な凹凸が生じるため
にMR比の低下やバイアス電圧特性の劣化が生じるという
問題も生ずる。しかも、さらに熱処理を加えることによ
り、この局所的な界面でのAl原子の影響によりトンネル
絶縁層の凹凸が大きくなりトンネル絶縁層中でのピンホ
ール等が生じることによるTMR特性の劣化の恐れが生ず
るという問題がある。
When the TMR element is applied to a device such as a high density magnetic head or a non-volatile solid magnetic memory (MRAM), a spin valve type TMR element using an antiferromagnetic layer is practical. However, in the manufacturing process of magnetic heads and MRAM,
About 250 ℃ -300 ℃ for magnetic head, 400 ℃ -450 for MRAM
A high temperature thermal process of about ℃ is required. It has been reported that the MR ratio of the TMR element is increased by heat treatment in a magnetic field at 250 ° C to 300 ° C rather than during film formation. This is mainly due to the report of the spin valve type TMR element using an antiferromagnetic material. Mainly due to the increase of the exchange bias magnetic field between the antiferromagnetic layer and the ferromagnetic layer.
This is because the antiparallel magnetization state of the two ferromagnetic layers is realized. However, since the dependence of MR ratio on the heat treatment temperature is very large, it is considered that it is difficult to control most of the TMR characteristics in the report on its reproducibility. Besides, M
There is a problem that the R ratio sharply decreases due to heat treatment at 300 ° C or higher, and TMR characteristics deteriorate, which is a problem in MRAM manufacturing.
Since a 400 ° C thermal process is inevitable, an urgent solution is desired. The problem that the TMR element is vulnerable to this heat treatment is also considered to be due to the film quality of the tunnel insulating layer. Especially as a method of creating a tunnel insulating layer,
Including the above, after the Al layer is formed, a method such as a natural oxidation method of introducing oxygen gas in a vacuum to oxidize it or a plasma oxidation method of generating a plasma to oxidize is generally performed. There is. However, as a condition for laminating the Al layer,
Generally, the deposition rate is 1 Å / sec or more and the incident energy is large and the growth rate is fast. In this conventional example, the Al atoms, which are the tunnel insulating layer precursor, diffuse into the ferromagnetic layer and remain as magnetic impurities that reduce the spin polarizability, so that the resistance to the heat treatment process is low. it is conceivable that. In addition, even if Al atoms are mixed or diffused in the ferromagnetic layer, sufficient oxidation conditions
Although it is possible to oxidize Al atoms, in that case, there arises a problem that the MR ratio is lowered and the bias voltage characteristic is deteriorated due to local unevenness of the tunnel insulating layer / ferromagnetic layer interface. Moreover, when heat treatment is further applied, the unevenness of the tunnel insulating layer becomes large due to the influence of Al atoms at the local interface, and there is a risk of deterioration of TMR characteristics due to pinholes and the like in the tunnel insulating layer. There is a problem.

【0010】また第1の強磁性層は基板から様々な構造
物上に積層されているため膜表面に数nmから数十nm程度
の表面荒さが発生している。表面に凹凸を有している表
面上にトンネル絶縁層の前駆体となる金属層(Al層)を
数nm以下の極薄層を積層する場合、成膜速度が速い場合
はさらに表面荒さが大きくなり、トンネル絶縁層/強磁
性層界面の凹凸が大きくなる。凹凸が大きくてもトンネ
ル絶縁層の膜厚が均質であればよいが、局所的に膜厚の
厚い箇所や薄い箇所が存在しやすくなり、MR比の低下や
バイアス電圧特性の劣化の原因となる。さらに、250℃
〜300℃以上の高温熱処理を行うとトンネル絶縁層の局
所的な膜厚分布のために界面の凹凸がさらに生じ、TMR
特性の耐熱温度が低い素子ができてしまうという問題が
ある。
Further, since the first ferromagnetic layer is laminated from the substrate on various structures, surface roughness of several nm to several tens nm is generated on the film surface. When a metal layer (Al layer), which is a precursor of the tunnel insulating layer, is laminated on the surface with irregularities on the surface to form an ultrathin layer with a thickness of several nm or less, the surface roughness is further increased when the film formation rate is high. As a result, the unevenness at the tunnel insulating layer / ferromagnetic layer interface becomes large. Even if the unevenness is large, it is sufficient if the film thickness of the tunnel insulating layer is uniform, but it is easy for local areas with thick or thin film thickness to exist, causing a decrease in MR ratio and deterioration of bias voltage characteristics. . Furthermore, 250 ℃
When the high temperature heat treatment of ~ 300 ℃ or more is performed, the unevenness of the interface further occurs due to the local film thickness distribution of the tunnel insulating layer, and the TMR
There is a problem that an element having a low heat resistant temperature is formed.

【0011】本発明の目的は、以上のような従来技術を
解決し、トンネル絶縁層前駆体である導電層の形成に関
してその製造方法を制御し、強磁性トンネル効果特性の
劣化を少なくし、高いMR比と高い耐熱性の得られるTMR
素子とその製造方法を提供することである。
The object of the present invention is to solve the above-mentioned conventional techniques, control the manufacturing method for forming a conductive layer which is a tunnel insulating layer precursor, reduce the deterioration of the ferromagnetic tunnel effect characteristics, and increase the characteristics. TMR with high MR ratio and high heat resistance
An object is to provide an element and a manufacturing method thereof.

【0012】[0012]

【課題を解決するための手段】本発明の製造方法は、基
板上に、第1の強磁性層、トンネル絶縁層、第2の強磁
性層がこの順に積層され、前記第1の強磁性層と第2の
強磁性層の磁化方向の相対角度の違いによりトンネル磁
気抵抗が異なるトンネル磁気抵抗効果素子において、前
記トンネル絶縁層前駆体である導電層を形成する第1の
工程と、前記導電層を酸素雰囲気中で酸化させる第2の
工程を含み、前記第1の工程において、前記導電層は0.
4Å/秒以下の成膜速度でAl、Mg、Si、Taの少なくとも
1種から形成されることを特徴とするトンネル磁気抵抗
効果素子の製造方法であり、上記課題が解決される。
According to the manufacturing method of the present invention, a first ferromagnetic layer, a tunnel insulating layer, and a second ferromagnetic layer are laminated in this order on a substrate, and the first ferromagnetic layer is formed. And a second ferromagnetic layer, the tunnel magnetoresistance effect element having different tunnel magnetoresistance due to the difference in relative angle between the magnetization directions, a first step of forming a conductive layer which is the tunnel insulating layer precursor, and the conductive layer Is oxidized in an oxygen atmosphere in the second step, and in the first step, the conductive layer is
A tunnel magnetoresistive effect element manufacturing method characterized by being formed from at least one of Al, Mg, Si, and Ta at a film forming rate of 4 Å / sec or less, which solves the above problems.

【0013】本発明の製造方法は前記第1の工程と前記
第2の工程を複数回行うことを含有してもよい。
The manufacturing method of the present invention may include performing the first step and the second step a plurality of times.

【0014】本発明の製造法は、前記第1の工程で形成
される導電層が、前記第2の工程において真空中で酸化
される。また、前記第1の工程で形成される導電層の膜
厚は4nm以下である。
In the manufacturing method of the present invention, the conductive layer formed in the first step is oxidized in vacuum in the second step. The film thickness of the conductive layer formed in the first step is 4 nm or less.

【0015】本発明の製造法は、導電層を酸化する第2
の工程において、自然酸化法もしくはプラズマ酸化法も
しくはラジカル酸化法の少なくともどれかの手法を用い
ている。
The manufacturing method of the present invention comprises a second step of oxidizing the conductive layer.
In the above step, at least one of a natural oxidation method, a plasma oxidation method and a radical oxidation method is used.

【0016】本発明の製造方法は、前記第1の強磁性層
を形成する第3の工程と、前記第2の強磁性層を形成す
る第4の工程を含有してもよい。さらに前記第1の強磁
性層はもしくは前記第2の強磁性層の少なくとも一方
は、Fe、Co、Niの少なくとも1種を主成分とし、さらに
Pd、Pt、Ir、Rh、Ruから選ばれる少なくとも1種を含ん
でもよい。
The manufacturing method of the present invention may include a third step of forming the first ferromagnetic layer and a fourth step of forming the second ferromagnetic layer. Furthermore, at least one of the first ferromagnetic layer or the second ferromagnetic layer contains at least one of Fe, Co, and Ni as a main component, and
It may include at least one selected from Pd, Pt, Ir, Rh, and Ru.

【0017】これら本発明の製造方法により作成された
トンネル磁気抵抗効果素子にシールド部を具備すれば、
シールド型磁気抵抗効果ヘッドが構成される。また、こ
れら本発明の製造方法により作成された磁気抵抗効果素
子に検知すべき磁界を磁気抵抗効果素子部に導入するヨ
ークを具備すればヨーク型磁気抵抗効果ヘッドやヨーク
を具備した磁気抵抗効果素子が構成される。
If the tunnel magnetoresistive element manufactured by the manufacturing method of the present invention is provided with a shield part,
A shield type magnetoresistive head is constructed. Further, if the magnetoresistive effect element manufactured by the manufacturing method of the present invention is provided with a yoke for introducing a magnetic field to be detected into the magnetoresistive effect element portion, a yoke type magnetoresistive effect head or a magnetoresistive effect element having a yoke is provided. Is configured.

【0018】これら本発明の製造方法により作成された
トンネル磁気抵抗効果素子部に、更に情報を読み出すた
めの情報読出用導体線(センス線)部と、情報を記録す
るための情報記録用導体線(ワ−ド線部)を具備するこ
とで磁気抵抗効果メモリ−素子が構成される。
In the tunnel magnetoresistive effect element portion produced by the manufacturing method of the present invention, an information read conductor line (sense line) portion for further reading information, and an information recording conductor wire for recording information. The magnetoresistive effect memory element is configured by including the (word line portion).

【0019】[0019]

【発明の実施の形態】以下本発明のトンネル磁気抵抗効
果素子(以下TMR素子と呼ぶ)およびトンネル絶縁層の
製造方法について図面に基づいて説明する。
BEST MODE FOR CARRYING OUT THE INVENTION A tunnel magnetoresistive effect element (hereinafter referred to as TMR element) and a method of manufacturing a tunnel insulating layer of the present invention will be described below with reference to the drawings.

【0020】図1はTMR素子部10の製造方法を示した
ものである。まず基板上(図示せず)に第1の強磁性層
11を形成する。次にトンネル絶縁層前駆体である導電
層12Aを形成する第1の工程を経る。導電層12Aは
少なくともAl、Mg、Si、Taのいずれか1種を含む材料を
真空中で成膜速度0.4Å/秒以下で形成する。次に第2
の工程として純酸素もしくは不活性ガスと純酸素の混合
ガスを導入して、真空中で導電層12Aを酸化させてト
ンネル絶縁層12を形成する。次に第2に強磁性層13
を形成してTMR素子部10の膜構成を形成する。このよ
うにして作製されたTMR素子部10に膜の上下方向に電
流・電圧を印加するには図2に示すように下部電極20
と上部電極21の間にTMR素子部10を配置した構造と
してTMR素子を作製すればよい。
FIG. 1 shows a method of manufacturing the TMR element section 10. First, the first ferromagnetic layer 11 is formed on the substrate (not shown). Next, the first step of forming the conductive layer 12A that is the tunnel insulating layer precursor is performed. The conductive layer 12A is formed of a material containing at least one of Al, Mg, Si and Ta in vacuum at a film forming rate of 0.4 Å / sec or less. Second
In this step, pure oxygen or a mixed gas of inert gas and pure oxygen is introduced to oxidize the conductive layer 12A in vacuum to form the tunnel insulating layer 12. Second, the ferromagnetic layer 13
Are formed to form the film structure of the TMR element portion 10. In order to apply a current / voltage to the TMR element part 10 thus manufactured in the vertical direction of the film, as shown in FIG.
The TMR element may be manufactured as a structure in which the TMR element section 10 is arranged between the upper electrode 21 and the upper electrode 21.

【0021】本発明のトンネル絶縁層12の作製方法に
おいて、トンネル絶縁層12の前駆体である導電層12
Aの真空中での酸化方法としては、純酸素もしくはAr等
の不活性ガスと純酸素の混合ガスを導入して酸化させる
自然酸化法、もしくはAr等の不活性ガスと純酸素の混合
ガス中でプラズマを発生させて導電層12A表面をプラ
ズマ酸化する方法や、ラジカル酸化する方法を用いるこ
とにより、均質でピンホールの無い良好なトンネル絶縁
層12が形成される。
In the method of manufacturing the tunnel insulating layer 12 of the present invention, the conductive layer 12 that is the precursor of the tunnel insulating layer 12 is used.
As a method of oxidizing A in a vacuum, a natural oxidation method in which a mixed gas of pure oxygen or an inert gas such as Ar and pure oxygen is introduced to oxidize, or a mixed gas of an inert gas such as Ar and pure oxygen is used. By using a method in which plasma is generated to oxidize the surface of the conductive layer 12A by plasma or a method in which radical oxidization is performed, a homogeneous and good pinhole-free tunnel insulating layer 12 is formed.

【0022】本発明のように導電層12Aを成膜速度0.
4Å/秒以下で形成することにより、第1の強磁性層1
1への導電層12Aの原子の混入や拡散が少なくなり、
均質な導電層12Aが形成できる。そして導電層12A
を真空中で酸化させてできるトンネル絶縁層は均質な膜
ができる。導電層12Aを形成する場合の成膜速度が0.
4Å/秒以下と制御された場合、第1の強磁性層11表
面に凹凸が生じていても被覆性が良い。つまりトンネル
絶縁層と強磁性層との界面の平滑性が向上し、局所的に
膜厚の厚い箇所や薄い箇所のない均質なトンネル絶縁層
が形成できるため、高いトンネル磁気抵抗比(MR比)を
示す素子ができる。また導電層材料の第1もしくは第2
強磁性層への原子の混入や拡散がなく、本発明のトンネ
ル絶縁層12の作成方法により、トンネル絶縁層と強磁
性層界面の欠陥がないため200℃以上の高熱処理を行っ
ても原子の拡散によるTMR特性の劣化のないTMR素子を得
ることができる。
As in the present invention, the conductive layer 12A is formed at a film forming rate of 0.
The first ferromagnetic layer 1 is formed by forming it at 4 Å / sec or less.
The mixing and diffusion of atoms of the conductive layer 12A into 1 are reduced,
A uniform conductive layer 12A can be formed. And the conductive layer 12A
A uniform film is formed in the tunnel insulating layer that is formed by oxidization in vacuum. The film formation rate when forming the conductive layer 12A is 0.
When controlled to 4 Å / sec or less, the coverage is good even if irregularities are generated on the surface of the first ferromagnetic layer 11. In other words, the smoothness of the interface between the tunnel insulating layer and the ferromagnetic layer is improved, and a uniform tunnel insulating layer with no locally thick or thin portions can be formed, resulting in a high tunnel magnetic resistance ratio (MR ratio). Can be formed. The first or second conductive layer material
Since there is no mixing or diffusion of atoms into the ferromagnetic layer and there is no defect at the interface between the tunnel insulating layer and the ferromagnetic layer by the method of forming the tunnel insulating layer 12 of the present invention, even if a high heat treatment of 200 ° C. or higher is performed, It is possible to obtain a TMR element without deterioration of TMR characteristics due to diffusion.

【0023】本発明のトンネル絶縁層12を作製する工
程において、導電層12Aを形成する第1の工程と、導
電層12Aを酸化する第2の工程のうちの少なくとも一
方が複数回行うことによりトンネル絶縁層12を形成し
てもよい。例えば、第1の工程と第2の工程を1サイク
ルとして3サイクル行ってトンネル絶縁層12を形成す
る場合は以下のように行う。第1の強磁性層11を形成
後、導電層12A―1を0.2nm〜4nmの膜厚の範囲内で形
成する第1―1の工程後に導電層12A―1を真空中で
酸化する第2−1の工程を経てトンネル絶縁層12―1
を形成し、その後さらに導電層12A―2を0.2nm〜4nm
の範囲内で形成する第1−2の工程後、導電層12A―
2を真空中で酸化する第2−2の工程を経てトンネル絶
縁層12―2を形成してトンネル絶縁層12を形成す
る。このように、導電層を形成する工程と導電層を真空
中で酸化する工程を複数回実施することで、導電層を十
分に酸化してピンホールのない良質なトンネル絶縁層を
製造することが可能となる。また、このようにトンネル
絶縁層12―1(12−2)上に導電層12A−2(1
2A−3)を形成する場合でも成膜速度が0.4Å/秒以
下であることにより導電層12A−2(12A−3)を
構成する材料の一部がトンネル絶縁層12−1(12−
2)内への混入を防ぐのと同時にトンネル絶縁層12−
1(12−2)上の導電層12A−2(12A−3)の
被覆性がよいためトンネル絶縁層12−2(12−3)
は均質な膜となり、優れたTMR特性を示すTMR素子を得る
ことができる。このように導電層を形成する工程と酸化
する工程を複数回実施すると、均質で絶縁特性のよいト
ンネル絶縁層が作成されるという効果があり、特にこの
場合では導電層の形成過程における成膜速度が0.4Å/
秒以下であると膜厚を制御よく、しかも数Åまで膜厚制
御が可能であるためこのように作成されたトンネル絶縁
層を有するTMR素子の歩留まりは非常に高く、デバイス
製造における効率が飛躍的に向上することが期待でき
る。また例えば、第1の強磁性層11を形成後、導電層
12Aを0.2nm〜4nmの範囲内で形成し、導電層12Aを
真空中で自然酸化し、さらに、酸素雰囲気中でプラズマ
酸化もしくはラジカル酸化してトンネル絶縁層12を形
成してもよい。
In the step of manufacturing the tunnel insulating layer 12 of the present invention, at least one of the first step of forming the conductive layer 12A and the second step of oxidizing the conductive layer 12A is carried out a plurality of times to form the tunnel. The insulating layer 12 may be formed. For example, when the tunnel insulating layer 12 is formed by performing the first step and the second step for three cycles with one cycle, the following steps are performed. After forming the first ferromagnetic layer 11, the conductive layer 12A-1 is formed within a film thickness range of 0.2 nm to 4 nm. After the first step 1-1, the conductive layer 12A-1 is oxidized in vacuum. Tunnel insulating layer 12-1 through step -1
Is formed, and then the conductive layer 12A-2 is further formed by 0.2 nm to 4 nm.
Of the conductive layer 12A-
The tunnel insulating layer 12-2 is formed through the 2-2 step of oxidizing 2 in vacuum to form the tunnel insulating layer 12. In this way, by performing the step of forming the conductive layer and the step of oxidizing the conductive layer in vacuum multiple times, it is possible to sufficiently oxidize the conductive layer and manufacture a good-quality tunnel insulating layer without pinholes. It will be possible. In addition, as described above, the conductive layer 12A-2 (1 is formed on the tunnel insulating layer 12-1 (12-2).
Even when 2A-3) is formed, a part of the material forming the conductive layer 12A-2 (12A-3) is included in the tunnel insulating layer 12-1 (12- because the film forming rate is 0.4 Å / sec or less.
2) The tunnel insulating layer 12-
1 (12-2) on the conductive layer 12A-2 (12A-3) has good coverage, so the tunnel insulating layer 12-2 (12-3)
Becomes a homogeneous film, and a TMR element exhibiting excellent TMR characteristics can be obtained. When the step of forming the conductive layer and the step of oxidizing the conductive layer are carried out a plurality of times as described above, there is an effect that a uniform tunnel insulating layer having good insulating characteristics is formed. Is 0.4Å /
If it is less than a second, the film thickness can be controlled well, and since the film thickness can be controlled up to several Å, the yield of the TMR element having the tunnel insulating layer created in this way is very high, and the efficiency in device manufacturing is dramatically increased. Can be expected to improve. Further, for example, after forming the first ferromagnetic layer 11, the conductive layer 12A is formed within the range of 0.2 nm to 4 nm, the conductive layer 12A is naturally oxidized in vacuum, and further plasma oxidized or radically oxidized in an oxygen atmosphere. The tunnel insulating layer 12 may be formed by oxidation.

【0024】トンネル絶縁層12の前駆体である導電層
12Aの膜厚は0.2nm以上4nm以下、より望ましくは0.3n
m以上2nm以下であることが望ましい。
The thickness of the conductive layer 12A, which is the precursor of the tunnel insulating layer 12, is 0.2 nm or more and 4 nm or less, more preferably 0.3 n.
It is desirable that it is m or more and 2 nm or less.

【0025】第1の強磁性層11や第2の強磁性層13
に用いる磁性材料としては、従来のようにFe、Co、Niを
少なくとも一種含む磁性合金を用いると良いが、さら
に、第1もしくは第2の強磁性層11および13にFe、
Co、Niを少なくとも一種含み、さらにPt、Pd、Ir、Rh、
Ruを少なくとも一種含む磁性合金を用いるとなおよい。
特にPt、Pd、Ir、Rh、Ruを含んだ磁性合金を導電層12
Aの下地層でもある第1の強磁性層11に用いることに
より、導電層12Aを形成する工程において、導電層1
2Aの原子が第1の強磁性層11中へ混入したり拡散し
たりするのを抑制する効果があり、導電層12Aを形成
後、真空中で酸化するプロセスを経て製造されるトンネ
ル絶縁層12は、第1の強磁性層11と平滑な界面を形
成することが可能となり、高MR・高耐熱性特性や高バイ
アス依存性を示すTMR素子を得ることができる。Pt、P
d、Ir、Rh、Ruは第1の強磁性層11中の磁性元素(F
e、Co、Ni)の酸化を抑え、導電層12Aの酸化を促進
して第1の強磁性層11とトンネル絶縁層12および第
2の強磁性層13とトンネル絶縁層12との界面が平滑
に形成する作用があることによる。このようにしてでき
たTMR素子10に200℃以上の熱処理を行っても、トンネ
ル絶縁層12中の酸素が第1の強磁性層11や第2の強
磁性層13への拡散を抑え、トンネル絶縁層/強磁性層
界面を平滑にする作用があり、高耐熱なTMR素子を提供
することが可能となる。ここで第1の強磁性層11また
は第2の強磁性層13中に含まれるトンネル絶縁層12
界面近傍におけるPt、Pd、Ir、Rh、Ruの含有量は原子比
としては、良好なTMR特性を得るためには50at%以下であ
ることが望ましい。
The first ferromagnetic layer 11 and the second ferromagnetic layer 13
As the magnetic material used in the above, it is preferable to use a magnetic alloy containing at least one of Fe, Co, and Ni as in the conventional case, and further, in the first or second ferromagnetic layers 11 and 13, Fe,
Contains at least one of Co and Ni, and further contains Pt, Pd, Ir, Rh,
It is even better to use a magnetic alloy containing at least one kind of Ru.
In particular, a magnetic alloy containing Pt, Pd, Ir, Rh, and Ru is used as the conductive layer 12
In the step of forming the conductive layer 12A, the conductive layer 1 is used in the first ferromagnetic layer 11 which is also the underlayer of A.
The tunnel insulating layer 12 has an effect of suppressing mixing or diffusion of 2A atoms into the first ferromagnetic layer 11, and is manufactured through a process of oxidizing in a vacuum after forming the conductive layer 12A. Makes it possible to form a smooth interface with the first ferromagnetic layer 11 and obtain a TMR element exhibiting high MR / high heat resistance characteristics and high bias dependence. Pt, P
d, Ir, Rh, Ru are magnetic elements (F
(e, Co, Ni) is suppressed and oxidation of the conductive layer 12A is promoted to smooth the interfaces between the first ferromagnetic layer 11 and the tunnel insulating layer 12 and between the second ferromagnetic layer 13 and the tunnel insulating layer 12. Due to the action of forming. Even if the TMR element 10 thus formed is subjected to heat treatment at 200 ° C. or higher, oxygen in the tunnel insulating layer 12 is suppressed from diffusing into the first ferromagnetic layer 11 and the second ferromagnetic layer 13, and It has a function of smoothing the insulating layer / ferromagnetic layer interface, and it is possible to provide a TMR element having high heat resistance. Here, the tunnel insulating layer 12 included in the first ferromagnetic layer 11 or the second ferromagnetic layer 13 is included.
The content of Pt, Pd, Ir, Rh, and Ru near the interface is preferably 50 at% or less in terms of atomic ratio in order to obtain good TMR characteristics.

【0026】TMR素子部10の第1の強磁性層11と第
2の強磁性層13の磁化反転磁界を異なるようにするた
めに、反強磁性体を配置した構造の、図3に示すスピン
バルブ型TMR素子としてもよい。反強磁性層14により
第1の強磁性層11には交換結合磁界が生じ、第1の強
磁性層11は外部磁界に対して磁化回転が困難な固定磁
性層となり、第2の強磁性層13は外部磁界に対して磁
化回転が容易な自由磁性層となる。図3では第1の強磁
性層11に反強磁性層14を配置した構造としている
が、第2の強磁性層13に反強磁性層14を配置した構
造としてももちろんよい。
The spin shown in FIG. 3 having a structure in which an antiferromagnetic material is arranged in order to make the magnetization reversal fields of the first ferromagnetic layer 11 and the second ferromagnetic layer 13 of the TMR element portion 10 different from each other. It may be a valve type TMR element. An exchange coupling magnetic field is generated in the first ferromagnetic layer 11 by the antiferromagnetic layer 14, and the first ferromagnetic layer 11 becomes a fixed magnetic layer whose magnetization rotation is difficult with respect to an external magnetic field. 13 is a free magnetic layer whose magnetization is easily rotated by an external magnetic field. In FIG. 3, the antiferromagnetic layer 14 is arranged in the first ferromagnetic layer 11, but the antiferromagnetic layer 14 may be arranged in the second ferromagnetic layer 13.

【0027】ここで反強磁性層14には金属反強磁性体
であるA-Mn(AはPt、Ir、Rh、Fe、Cr、Ruから選ばれる
少なくとも一種)がよい。図3のように第1の強磁性層
11と基板(図示せず)との間に反強磁性層14を形成
する場合には、下地層としてTa、Pt、Pd、Ru、Cr、Nb、
Ni-Fe、Ni-Fe-X(XはCr、Pt、Pd、Nbから選ばれる少な
くとも一種)等を用いればよい。
Here, the antiferromagnetic layer 14 is preferably made of metal antiferromagnetic material A-Mn (A is at least one selected from Pt, Ir, Rh, Fe, Cr and Ru). When forming the antiferromagnetic layer 14 between the first ferromagnetic layer 11 and the substrate (not shown) as shown in FIG. 3, Ta, Pt, Pd, Ru, Cr, Nb,
Ni-Fe, Ni-Fe-X (X is at least one selected from Cr, Pt, Pd, and Nb) and the like may be used.

【0028】第1の強磁性層11と第2の強磁性層13
は1種類の磁性材料からの膜であってもよいし、2種以
上の磁性材料の積層膜であってもよい。
First ferromagnetic layer 11 and second ferromagnetic layer 13
May be a film made of one kind of magnetic material or a laminated film of two or more kinds of magnetic materials.

【0029】図3において固定磁性層である第1の強磁
性層11をRu、Cu、Cr等から選ばれる非磁性層15を介
して2つの強磁性層11−1、11−2を有する積層フ
ェリ膜とした図4に示す構造のTMR素子としてもよい。
このRu等の非磁性層15を介して積層している2つの強
磁性層は、互いの磁化方向が反平行に配列した磁気構造
が安定となり、膜の端部から磁界が漏れることを防ぎ、
磁化方向を安定にすることが可能となる。このような固
定磁性層の構造は後述する図5のデュアル構造スピンバ
ルブ型TMR素子の固定磁性層に用いてももちろんよい。
In FIG. 3, the first ferromagnetic layer 11 which is a pinned magnetic layer is laminated with two ferromagnetic layers 11-1 and 11-2 via a non-magnetic layer 15 selected from Ru, Cu, Cr and the like. A TMR element having the structure shown in FIG. 4 which is a ferri film may be used.
The two ferromagnetic layers stacked via the non-magnetic layer 15 such as Ru have a stable magnetic structure in which their magnetization directions are arranged antiparallel to each other, and prevent the magnetic field from leaking from the end of the film.
It is possible to stabilize the magnetization direction. Such a structure of the pinned magnetic layer may of course be used for the pinned magnetic layer of the dual structure spin valve type TMR element shown in FIG. 5, which will be described later.

【0030】図5は2つのトンネル絶縁層と3つの強磁
性層が交互に積層したデュアル構造スピンバルブ型TMR
素子である。図5において基板(図示せず)上に第1の
反強磁性層30、第1の強磁性層31、第1のトンネル
絶縁層32、第2の強磁性層33、第2のトンネル絶縁
層34、第3の強磁性層35、第2の反強磁性層36が
順に積層しており、図3で示したように第1と第2の反
強磁性層30と36により第1と第3の強磁性層31と
35のそれぞれが交換バイアス磁界により磁化方向が固
定されており外部磁界により容易には磁化反転しない固
定磁性層としての役割があり、第2の強磁性層33は磁
化反転が容易な自由磁性層として機能する。2つのトン
ネル絶縁層を用いることにより、MR比が半減するバイア
ス電圧(Vh)は図3のような1つのトンネル絶縁層を用
いたTMR素子よりも大きくなりバイアス電圧依存性はデ
ュアルスピンバルブより優れている。ここで従来よりも
さらに優れたMR比とバイアス電圧特性および耐熱性を有
するTMR素子を得るには、図1に示すようにトンネル絶
縁層前駆体を成膜速度0.4Å/秒以下で作成し、さらに
真空中で酸化(自然酸化、プラズマ酸化、ラジカル酸
化)することによりトンネル絶縁層を作成する製造工程
を経ることで、トンネル絶縁層と隣接する強磁性層との
平滑な界面が形成され、さらには強磁性層へのトンネル
絶縁層前駆体の混入によるMR特性の劣化を防ぎ優れたTM
R特性を有する素子ができる。ここで、第1もしくは第
2もしくは第3の強磁性層31、33、34の少なくと
も一層にPt、Pd、Ru、Rh、Irを含むFe-Co-Ni合金を用い
ても、図1でのトンネル磁気抵抗効果素子の製造方法に
おける同様の効果がある。
FIG. 5 shows a dual structure spin valve TMR in which two tunnel insulating layers and three ferromagnetic layers are alternately laminated.
It is an element. In FIG. 5, a first antiferromagnetic layer 30, a first ferromagnetic layer 31, a first tunnel insulating layer 32, a second ferromagnetic layer 33, and a second tunnel insulating layer are provided on a substrate (not shown). 34, the third ferromagnetic layer 35, and the second antiferromagnetic layer 36 are sequentially stacked, and as shown in FIG. 3, the first and second antiferromagnetic layers 30 and 36 form the first and second antiferromagnetic layers. Each of the ferromagnetic layers 31 and 35 of No. 3 serves as a fixed magnetic layer whose magnetization direction is fixed by an exchange bias magnetic field and does not easily reverse magnetization by an external magnetic field. Functions as an easy free magnetic layer. By using two tunnel insulating layers, the bias voltage (Vh) at which the MR ratio is halved is larger than that of the TMR element using one tunnel insulating layer as shown in Fig. 3, and the bias voltage dependence is superior to the dual spin valve. ing. Here, in order to obtain a TMR element having an MR ratio, a bias voltage characteristic, and a heat resistance superior to those of the conventional one, a tunnel insulating layer precursor is formed at a film forming rate of 0.4 Å / second or less as shown in FIG. Further, a smooth interface between the tunnel insulating layer and the adjacent ferromagnetic layer is formed by going through the manufacturing process of forming the tunnel insulating layer by performing oxidation (natural oxidation, plasma oxidation, radical oxidation) in vacuum. Is an excellent TM that prevents the deterioration of MR characteristics due to the inclusion of the tunnel insulating layer precursor in the ferromagnetic layer.
An element having R characteristics can be formed. Here, even if the Fe-Co-Ni alloy containing Pt, Pd, Ru, Rh, and Ir is used for at least one of the first, second, or third ferromagnetic layers 31, 33, and 34, There is a similar effect in the manufacturing method of the tunnel magnetoresistive effect element.

【0031】以上のように本発明のトンネル絶縁層およ
びトンネル磁気抵抗効果素子の作製方法を用いて、図1
(c)に示したようなTMR素子部10の上下に電極を配
置して、トンネル絶縁層の膜面垂直方向に電流を流す構
造となる図2、より詳細には図7に示すようなTMR素子
100を作成するには、半導体プロセスや、GMRヘッド
作製プロセス等で用いられるイオンミリング、FIB(フ
ォーカスイオンビーム)、RIE(リアクティブイオンエ
ッチング)等の物理的あるいは化学的エッチング法や、
微細パタ−ン形成のためにステッパ−、EB法等を用いた
フォトリソグラフィ−技術を組み合わせて微細加工する
ことで図7のような素子を作成することが可能である。
図6(a)〜(h)に図7に示すようなメサ型を素子加
工する工程を示す。工程(a)では基板上に作製された
下部電極部20上にTMR素子部10の膜を、さらに保護
層兼上部電極部21の一部を成膜する。図6(a)では
TMR素子部10の膜構成として図1(c)に示した膜構
成を例として示す。次に工程(b)では、下部電極部5
03の加工用パターンとしてレジストを塗布・ベーク処
理した後にフォトリソもしくはEB露光および現像など
の処理を行ってレジストパターンを形成し、イオン照射
によるエッチングを行って下部電極部503の加工を行
う。工程(c)ではTMR素子部10をメサ型に切り出す
ための加工用パターンを塗布したレジストに再び転写
し、エッチングに要する時間を制御することにより最適
な厚みを持つようにメサ型接合部を形成する。工程
(d)では、加工に用いたレジストを剥離する前に層間
絶縁層を堆積してメサ型接合部分を層間絶縁層501で
囲う。工程(e)ではリフトオフ洗浄によりレジスト及
びレジスト上の層間絶縁層501を剥離し、工程(f)
において上部電極部502を堆積する。以下に示す本実
施例において、上部電極部502としてはTa(5nm) / Cu
(500nm) / Pt(50nm) / Ta(5nm)という積層膜を用いた。
工程(g)では上部電極部502の配線加工用のレジス
トパターンをフォトリソもしくはEB露光と現像により
形成し、工程(h)でイオンエッチングによりパターン
加工して所望のTMR素子を形成する。
As described above, the tunnel insulating layer and the tunnel magnetoresistive effect element manufacturing method of the present invention are used to form the structure shown in FIG.
A structure in which electrodes are arranged above and below the TMR element portion 10 as shown in (c) so that a current flows in the direction perpendicular to the film surface of the tunnel insulating layer is shown in FIG. 2, and more specifically, as shown in FIG. To create the device 100, a physical or chemical etching method such as ion milling, FIB (focus ion beam), RIE (reactive ion etching) used in a semiconductor process or a GMR head manufacturing process, or the like,
It is possible to fabricate an element as shown in FIG. 7 by performing fine processing in combination with a photolithography technique using a stepper, an EB method or the like for forming a fine pattern.
6 (a) to 6 (h) show the steps of processing the mesa type element as shown in FIG. In the step (a), the film of the TMR element portion 10 is formed on the lower electrode portion 20 formed on the substrate, and a part of the protective layer / upper electrode portion 21 is formed. In FIG. 6 (a)
As the film structure of the TMR element portion 10, the film structure shown in FIG. 1C is shown as an example. Next, in the step (b), the lower electrode portion 5
After applying and baking a resist as a pattern for processing No. 03, a resist pattern is formed by performing processing such as photolithography or EB exposure and development, and etching by ion irradiation is performed to process the lower electrode portion 503. In step (c), a processing pattern for cutting out the TMR element portion 10 into a mesa shape is transferred again to a coated resist, and the time required for etching is controlled to form a mesa type joint portion having an optimum thickness. To do. In step (d), an interlayer insulating layer is deposited before the resist used for processing is peeled off to surround the mesa-type junction with the interlayer insulating layer 501. In step (e), the resist and the interlayer insulating layer 501 on the resist are removed by lift-off cleaning, and step (f)
At, the upper electrode portion 502 is deposited. In the present embodiment shown below, Ta (5 nm) / Cu is used as the upper electrode portion 502.
A laminated film of (500 nm) / Pt (50 nm) / Ta (5 nm) was used.
In step (g), a resist pattern for wiring processing of the upper electrode portion 502 is formed by photolithography or EB exposure and development, and in step (h), pattern processing is performed by ion etching to form a desired TMR element.

【0032】以上のように図7に示すTMR素子を作成し
上部電極部502と下部電極503に挟まれた磁気抵抗
効果素子部505に電流を流して電圧を読みとる。層間
絶縁層501は上部電極と下部電極との電気的な短絡を
防ぐ働きがある。この図7のような素子構成とすること
で磁気抵抗効果素子部505の膜面に対して垂直方向に
電流を流し出力を読み出すことが可能となる。また電極
等の表面平坦化のために、CMPや、クラスタ−イオンビ
−ムエッチング、ECRイオンエッチングを用いることも
効果的である。電極材料として、Pt、Au、Cu、Ru、Al、
TiNを初め、抵抗率が100μΩcm以下の低抵抗材料を用い
ればよい。層間絶縁層501としては、Al2O3、SiO2
の絶縁特性のすぐれているものを用いればよい。
As described above, the TMR element shown in FIG. 7 is prepared and a current is passed through the magnetoresistive effect element portion 505 sandwiched between the upper electrode portion 502 and the lower electrode 503 to read the voltage. The interlayer insulating layer 501 has a function of preventing an electrical short circuit between the upper electrode and the lower electrode. With the element structure as shown in FIG. 7, it becomes possible to read the output by passing a current in the direction perpendicular to the film surface of the magnetoresistive effect element section 505. It is also effective to use CMP, cluster ion beam etching, or ECR ion etching for flattening the surface of the electrodes and the like. As electrode material, Pt, Au, Cu, Ru, Al,
Starting with TiN, a low resistance material having a resistivity of 100 μΩcm or less may be used. As the interlayer insulating layer 501, a layer having excellent insulating properties such as Al 2 O 3 or SiO 2 may be used.

【0033】本発明のTMR素子膜の形成には、パルスレ
−ザデポジション(PLD)、イオンビ−ムデポジション
(IBD)、クラスタ−イオンビ−ムまたはRF、DC、EC
R、ヘリコン、ICPまたは対向タ−ゲットなどのスパッタ
リング法、MBE法等のPVD法で作成することが可能であ
る。
To form the TMR element film of the present invention, pulse laser deposition (PLD), ion beam deposition (IBD), cluster ion beam or RF, DC, EC
It can be created by a sputtering method such as R, helicon, ICP or facing target, or a PVD method such as MBE method.

【0034】以上述べたような本発明のトンネル磁気抵
抗効果素子の製造法により作成したTMR素子を用いて、
図8にしめす高出力で高耐熱性に優れた磁気ランダムア
クセスメモリ(MRAM)が可能となる。メモリとして使用
される素子としては、前記構成の磁気デバイスの何れの
構成でもよい。素子は例えば図8に示されたA1に代表
されるように、CuやAlをベ−スに作られたセンス線60
1とワ−ド線602の交点にマトリクス様に配置され、
それぞれのラインに信号電流を流した時に発生する合成
磁界を用いた2電流一致方式により信号情報が記録され
る。
Using the TMR element produced by the method for manufacturing the tunnel magnetoresistive element of the present invention as described above,
As shown in Fig. 8, a magnetic random access memory (MRAM) with high output and excellent heat resistance is possible. The element used as the memory may have any configuration of the magnetic device having the above configuration. The element is, for example, a sense line 60 made of Cu or Al as a base, as represented by A1 shown in FIG.
It is arranged like a matrix at the intersection of 1 and the word line 602,
Signal information is recorded by a two-current coincidence method using a synthetic magnetic field generated when a signal current is applied to each line.

【0035】図14〜図16における磁気メモリデバイ
スの電流による書き込み動作と、読み込み動作の基本例
につい説明する。尚、それぞれの図では例として図1
(c)に示したTMR素子をメモリ素子として用いてい
る。特に図14〜16においては図1(c)の第1の強
磁性層11、トンネル絶縁層12、第2の強磁性層13
を代表してTMR素子として示している。なお、図では第
1の強磁性層11が固定磁性層、第2の強磁性層13が
自由磁性層として示しており、第2の強磁性層13をメ
モリ層として説明する。
A basic example of the write operation and the read operation by the current of the magnetic memory device in FIGS. 14 to 16 will be described. In each figure, as an example, FIG.
The TMR element shown in (c) is used as a memory element. 14 to 16, the first ferromagnetic layer 11, the tunnel insulating layer 12, and the second ferromagnetic layer 13 shown in FIG.
Is represented as a TMR element. In the figure, the first ferromagnetic layer 11 is shown as a pinned magnetic layer and the second ferromagnetic layer 13 is shown as a free magnetic layer, and the second ferromagnetic layer 13 will be described as a memory layer.

【0036】図9では、素子の磁化状態を個別に読みと
るために、素子毎にFETに代表されるスイッチ素子70
3を設けた構成を示している。このランダムアクセスメ
モリは、CMOS基板上に容易に構成できる。また図10で
は、素子毎に非線形素子704(あるいは整流素子)を
用いた構成を示している。ここで、非線形素子704
は、バリスタや、トンネル素子、あるいは前記構成の3
端子素子を用いても良い。このランダムアクセスメモリ
は、ダイオ−ドの成膜プロセスなどを増やすだけで、安
価なガラス基板上にも作製可能である。また図11で
は、図9や図10のような素子分離のためのスイッチ素
子703、あるいは非線形素子704などを用いず、直
接ワ−ド線702とセンス線兼ワード線701の交点に
素子が配置される構成としている。従って、図16で
は、読み出し時に複数の素子にまたがって電流が流れる
ために、読み出しの精度から、10000素子以下であるこ
とが望ましい。10000素子以上では、出力が十分得られ
なくなる。図9〜図11では、それぞれ、ビット線は素
子に電流を流して抵抗変化を読みとるセンス線と併用す
る場合について示しているが、ビット電流による誤動作
や素子破壊を防ぐため、センス線とビット線を別途設け
てもよい。このときビット線は、素子と電気的に絶縁さ
れた位置で且つ、センス線と平行に配置することが好ま
しい。また、電流書き込みの場合、ワ−ド線、ビット線
とメモリセル間の距離は消費電力の点から500nm程度以
下であることが望ましい。
In FIG. 9, in order to read the magnetization state of each element individually, a switching element 70 represented by a FET is provided for each element.
3 shows a configuration provided with 3. This random access memory can be easily constructed on a CMOS substrate. Further, FIG. 10 shows a configuration using a non-linear element 704 (or a rectifying element) for each element. Here, the nonlinear element 704
Is a varistor, a tunnel element, or 3 of the above configuration.
You may use a terminal element. This random access memory can be manufactured on an inexpensive glass substrate only by increasing the film forming process of the diode. Further, in FIG. 11, the switch element 703 for element isolation or the non-linear element 704 as shown in FIG. 9 and FIG. 10 is not used, and the element is arranged at the intersection of the direct word line 702 and the sense line / word line 701. It is configured to be. Therefore, in FIG. 16, since a current flows across a plurality of elements at the time of reading, it is desirable that the number of elements is 10,000 or less in terms of reading accuracy. With 10,000 elements or more, sufficient output cannot be obtained. FIGS. 9 to 11 show the case where the bit line is used together with a sense line for reading a resistance change by passing a current through the element. However, in order to prevent malfunction and element destruction due to the bit current, the sense line and the bit line are shown. May be separately provided. At this time, it is preferable that the bit line is arranged at a position electrically insulated from the element and parallel to the sense line. Further, in the case of current writing, it is desirable that the distance between the word line and the bit line and the memory cell is about 500 nm or less in terms of power consumption.

【0037】本発明のTMR素子の製造法により作成され
たTMR素子を用いて図12および図13に示すような高
出力で高耐熱性に優れた磁気ヘッドが可能となる。図1
2の磁気ヘッドはいわゆるシールド型磁気ヘッドの一例
を示す。図12では磁性体からなる2つのシールド(上
部シールド203と下部シールド202)を有し、この
2つのシールド部の再生ギャップ204内にTMR素子部
201を設けるように構成されている。記録は巻線部2
05に電流を流して記録用磁極206と上部シールド2
03の間の記録ギャップ207からの漏洩磁界により信
号を記録媒体(図示せず)に書き込み再生は記録媒体
(図示せず)からの信号磁界を再生ギャップ204(シ
ールドギャップ)間に設けられたTMR素子部201によ
り読みとることにより行われる。図12には示していな
いがTMR素子部201には電極部が膜の上下に接続さ
れ、上下の電極部と上下のシールドとは絶縁層により電
気的に絶縁してもよいし、上下の電極部を上下シールド
と接続して、上下のシールドも電極部をかねる構造とし
てもよい。上部および下部のシールド203、202に
はNi-Fe、Fe-Al-Si、Co-Nb-Zr合金などの軟磁性膜が使
われる。TMR素子部201の自由磁性層としての役割を
持つ層の磁区制御のためにCo-Pt合金等によりバイアス
磁界を加える。また絶縁部208としては、Al2O3、Al
N、SiO2等の絶縁膜が使われる。
By using the TMR element manufactured by the method of manufacturing the TMR element of the present invention, a magnetic head having high output and excellent heat resistance as shown in FIGS. 12 and 13 can be obtained. Figure 1
The second magnetic head is an example of a so-called shield type magnetic head. In FIG. 12, two shields (upper shield 203 and lower shield 202) made of a magnetic material are provided, and the TMR element portion 201 is provided in the reproducing gap 204 of these two shield portions. Recording is winding part 2
The recording magnetic pole 206 and the upper shield 2
A signal is written to a recording medium (not shown) by a leakage magnetic field from the recording gap 207 between the recording medium 03 and the reproducing, and a signal magnetic field from the recording medium (not shown) is provided between the reproducing gap 204 (shield gap). The reading is performed by the element unit 201. Although not shown in FIG. 12, electrode portions may be connected to the upper and lower portions of the film in the TMR element portion 201, and the upper and lower electrode portions may be electrically insulated from the upper and lower shields by an insulating layer. The upper and lower shields may be connected to the upper and lower shields so that the upper and lower shields also serve as the electrode portions. For the upper and lower shields 203 and 202, soft magnetic films such as Ni-Fe, Fe-Al-Si, and Co-Nb-Zr alloys are used. A bias magnetic field is applied by a Co—Pt alloy or the like to control the magnetic domain of the layer having a role as the free magnetic layer of the TMR element unit 201. The insulating portion 208 is made of Al 2 O 3 or Al.
An insulating film such as N or SiO 2 is used.

【0038】また図13に示すように磁性体よりなる磁
束ガイド(ヨーク)部を有し、この磁束ガイド部により
導かれた信号磁界を検知する素子として本発明の製造方
法により作成されたTMR素子部301を用いることでよ
り高出力で耐熱性に優れた再生ヘッド部を有するヨーク
型磁気ヘッドが可能となる。記録媒体(図示せず)から
の信号磁界は下部シールドと兼用のヨーク部302によ
り導かれヨーク部302に接続されたTMR素子301に
より読みとりを行うものである。なお図13ではTMR素
子部301に接続される下部リード部をヨーク部が兼用
した構造としている。図13においてTMR素子部の自由
磁性層全体、もしくはその一部をヨーク部と兼用しても
よい。
Further, as shown in FIG. 13, a TMR element having a magnetic flux guide (yoke) portion made of a magnetic material and manufactured by the manufacturing method of the present invention as an element for detecting a signal magnetic field guided by this magnetic flux guide portion. By using the portion 301, a yoke type magnetic head having a reproducing head portion having higher output and excellent heat resistance can be obtained. A signal magnetic field from a recording medium (not shown) is guided by a yoke portion 302 which also serves as a lower shield and is read by a TMR element 301 connected to the yoke portion 302. In FIG. 13, the yoke portion also serves as the lower lead portion connected to the TMR element portion 301. In FIG. 13, the entire free magnetic layer of the TMR element portion or a part thereof may also be used as the yoke portion.

【0039】(実施例1)本発明の実施の形態として、
図3に示したスピンバルブ型TMR素子の作成方法を示
す。到達真空度が1×10-8Torr(1Torr=133.322Pa)以下の
成膜チャンバー中において500nmの熱酸化膜付きSi基板
上にDCおよびRFマグネトロンスパッタ法によりTMR膜
を作製した。まず基板上に下部電極としてTa(3nm)/Cu(5
0nm)/Ta(3nm)を積層した。その上に反強磁性層14のPt
-Mn(20nm)、第1の強磁性層11のCo0 .75Fe0.25(3nm)を
積層した。その上に0.3Å/秒の成膜速度でAl(1.5nm)を
積層した。Al(1.5nm)を酸化するために10-8Torr台以下
の真空に引かれた搬送チャンバーを経由して基板を成膜
チャンバーから到達真空度が1×10-6Torr以下の酸化チ
ャンバーへ搬送して、純酸素を100Torrになるまで導入
し、室温で10分間保持してAl(1.5nm)を酸化すること
によりトンネル絶縁層12を作成した。酸素を排気した
後、搬送チャンバーを経由して基板を成膜チャンバーへ
搬送して、その上に第2の強磁性層13のNi0.8Fe0.1(5
nm)を成膜してTMR素子部を作成した。このときのTMR素
子部の膜構成は、Pt-Mn(20nm) / Co-Fe(3nm) / Al-O(1.
5nm) / Ni-Fe(5nm)である。ここでAl-Oの膜厚としてAl-
Oの酸化前のAl膜厚を示している。次に 保護層兼上部電
極の一部としてTa(10nm)/Pt(50nm)を形成してTMR素子の
基本膜構成を作製した。この試料を実施例試料Aとす
る。
(Example 1) As an embodiment of the present invention,
A method of manufacturing the spin-valve type TMR element shown in FIG. 3 will be described. A TMR film was formed by DC and RF magnetron sputtering on a Si substrate with a thermal oxide film of 500 nm in a film forming chamber having an ultimate vacuum of 1 × 10 −8 Torr (1 Torr = 133.322 Pa) or less. First, Ta (3 nm) / Cu (5
0 nm) / Ta (3 nm) were laminated. On top of that, the Pt of the antiferromagnetic layer 14
-Mn (20 nm), was Co 0 .75 Fe 0.25 of the first ferromagnetic layer 11 (3 nm) were laminated. Then, Al (1.5 nm) was laminated at a film forming rate of 0.3 Å / sec. In order to oxidize Al (1.5 nm), the substrate is transferred from the film formation chamber to the oxidation chamber whose ultimate vacuum is 1 × 10 -6 Torr or less via the transfer chamber which is evacuated to a vacuum of 10 -8 Torr or less. Then, pure oxygen was introduced until the pressure reached 100 Torr, the temperature was kept at room temperature for 10 minutes, and Al (1.5 nm) was oxidized to form the tunnel insulating layer 12. After exhausting oxygen, the substrate is transferred to the film formation chamber via the transfer chamber, and the Ni 0.8 Fe 0.1 (5
(nm) to form a TMR element part. The film structure of the TMR element part at this time is Pt-Mn (20 nm) / Co-Fe (3 nm) / Al-O (1.
5 nm) / Ni-Fe (5 nm). Here, the film thickness of Al-O is Al-
The Al film thickness before the oxidation of O is shown. Next, Ta (10 nm) / Pt (50 nm) was formed as a part of the protective layer and upper electrode to prepare a basic film structure of the TMR element. This sample is referred to as Example Sample A.

【0040】スパッタガスはArを使用し、0.8mTorrのAr
ガス圧で全ての層の成膜を行った。ここで各層の成膜に
はTa、Cu、Pt、Pt-Mn、Co0.75Fe0.25 、Fe0.85Pt
0.15 、Ni0 .56Fe0.14Cr0.3 、Alをターゲットとして用
い、0.4〜1Å/秒の成膜速度で行った。各層の成膜時に
は基板面に平行に約100Oeの磁界中で成膜を実施した。
Ar is used as the sputter gas, and Ar of 0.8 mTorr is used.
All layers were formed by gas pressure. Here, Ta, Cu, Pt, Pt-Mn, Co 0.75 Fe 0.25 , Fe 0.85 Pt are used for forming each layer.
0.15, Ni 0 .56 Fe 0.14 Cr 0.3, using Al as the target was carried out at a deposition rate of 0.4~1A / sec. When forming each layer, the film formation was performed in a magnetic field of about 100 Oe parallel to the substrate surface.

【0041】比較例として、実施例試料Aと同様な膜構
成で、トンネル絶縁層前駆体であるAl導電層の成膜速度
が2Å/秒の成膜速度で形成した以外は実施例試料Aと
同実験条件で従来例試料Bの試料を作成した。
As a comparative example, the sample structure was the same as the sample sample A, except that the film formation rate of the Al conductive layer as the tunnel insulating layer precursor was 2 Å / sec. A sample of Conventional Example Sample B was prepared under the same experimental conditions.

【0042】実施例試料Aと従来例試料Bの試料をフォ
トリソおよびイオンエッチングにより図6に示した素子
加工工程を経て図7のようなTMR素子を作製した。図6
(f)の工程で上部電極部502としてTa(5nm) / Cu(5
00nm) / Pt(50nm) / Ta(5nm)を成膜した。TMR素子部の
サイズは2μm×6μmとした。素子加工後、PtMnを規則化
して交換結合を生じさせるために5kOeの磁界を膜面内に
印加して280℃において3時間の磁界中熱処理を行った。
熱処理後、磁気抵抗を室温で直流四端子法により測定し
た。磁界の印加方向は熱処理中に印加した磁界方向と平
行である。実施例試料Aの試料のMR比は23%であったの
に対して、従来例試料Bの試料のMR比は12%と小さかっ
た。実施例試料Aと従来例試料Bの試料ではAlの成膜速
度の違いしか条件は異なっていない。トンネル絶縁層に
隣接する磁性層は同じ磁性材料(Co-FeとNi-Fe)である
にも関わらずMR比が異なるのはトンネル絶縁層を形成す
る過程に於いて、実施例試料Aの試料ではトンネル絶縁
層前駆体であるAl層の成膜速度が0.4Å/秒と小さいた
め、トンネル絶縁層/第1(第2)の強磁性層との界面
におけるAl原子やその他の原子の混入や拡散がなく、実
施例試料Aの試料では従来例試料Bよりも大きなMR比が
得られたと考えられる。さらにこの2つの試料の透過型
電子顕微鏡を用いて膜の断面構造を観察した。2つの試
料とも図15のような膜の凹凸(模式図)が観察され
た。図15(a)は実施例試料A、(b)は従来例試料
Bの断面TEMから観察された膜の断面を示す。この凹凸
は下部電極であるCu層の積層過程において粒成長するこ
とにより膜の凹凸が生じており、この凹凸上に積層され
るTMR素子は同様な凹凸を有していた。実施例試料Aと
従来例試料Bの2試料の凹凸を図15で示した膜厚方向
の凹凸の高さh、膜面内方向の凹凸の長さdで表すと反
強磁性層(Pt-Mn)と第1の強磁性層(Co-Fe)の界面か
ら求めたdは6nm、hは60nmであり、これは下部電極で
あるCuとTaの界面から求めたdとhとほぼ同じ大きさで
あった。第1の強磁性層上に形成されているトンネル絶
縁層の最大膜厚と最小膜厚を実施例試料Aと従来例試料
Bとそれぞれ求めると、実施例試料Aでは1Å以下であ
り非常に均質なトンネル絶縁層ができている(図15
(a))のに対して、従来例試料Bでは3〜5Å程度の局
所的に不均質なトンネル絶縁層であった(図15
(b))。この従来例試料Bのトンネル絶縁層は、成膜
時におけるトン熱絶縁層前駆体であるAl層の形成におい
て凹凸の被覆性が悪いことと、Al原子が第1の強磁性層
(Co-Fe)へ混入したり結晶粒界を通じて拡散したりし
て、不均質なAl層ができ、その後の酸化処理によって局
所的な凹凸のあるトンネル絶縁層が形成されるために実
施例試料AよりもMR比が小さかったのが原因であると考
えられる。
The sample of Example sample A and the sample of Conventional example B were subjected to the element processing step shown in FIG. 6 by photolithography and ion etching to manufacture a TMR element as shown in FIG. Figure 6
In the step (f), Ta (5nm) / Cu (5
A film of 00 nm) / Pt (50 nm) / Ta (5 nm) was formed. The size of the TMR element portion was 2 μm × 6 μm. After processing the device, a magnetic field of 5 kOe was applied to the surface of the film to order PtMn and generate exchange coupling, and heat treatment was performed in the magnetic field at 280 ° C. for 3 hours.
After the heat treatment, the magnetic resistance was measured at room temperature by the DC four-terminal method. The magnetic field application direction is parallel to the magnetic field direction applied during the heat treatment. The MR ratio of the sample of the example sample A was 23%, whereas the MR ratio of the sample of the conventional example sample B was as small as 12%. The sample of the example sample A and the sample of the conventional example sample B are different only in the condition of the film forming rate of Al. Although the magnetic layer adjacent to the tunnel insulating layer is the same magnetic material (Co-Fe and Ni-Fe), the MR ratio is different in the process of forming the tunnel insulating layer. However, since the film formation rate of the Al layer that is the tunnel insulating layer precursor is as low as 0.4 Å / sec, mixing of Al atoms and other atoms at the interface with the tunnel insulating layer / first (second) ferromagnetic layer, It is considered that there was no diffusion and that the sample of the example sample A obtained a larger MR ratio than the sample B of the conventional example. Furthermore, the cross-sectional structure of the film was observed using a transmission electron microscope of these two samples. In both samples, the unevenness (schematic diagram) of the film as shown in FIG. 15 was observed. FIG. 15A shows the cross section of the film observed from the cross-sectional TEM of the example sample A and FIG. 15B of the conventional example sample B. The unevenness of the film was caused by grain growth during the lamination process of the Cu layer as the lower electrode, and the TMR element stacked on this unevenness had similar unevenness. The unevenness of the two samples, the sample A of the example and the sample B of the conventional example, is expressed by the height h of the unevenness in the film thickness direction and the length d of the unevenness in the in-plane direction shown in FIG. The d obtained from the interface between Mn) and the first ferromagnetic layer (Co-Fe) is 6 nm, and the h is 60 nm, which is almost the same as the d and h obtained from the interface between the lower electrode Cu and Ta. It was. When the maximum film thickness and the minimum film thickness of the tunnel insulating layer formed on the first ferromagnetic layer are obtained for Example Sample A and Conventional Example Sample B, respectively, Example Sample A is 1 Å or less and is very homogeneous. A tunnel insulating layer (Fig. 15)
In contrast to (a)), the conventional sample B had a locally inhomogeneous tunnel insulating layer of about 3 to 5 Å (Fig. 15).
(B)). The tunnel insulating layer of this conventional sample B has poor coverage of irregularities in the formation of an Al layer that is a precursor of the thermal insulating layer during film formation, and the Al atom has a first ferromagnetic layer (Co-Fe). ) Or diffused through grain boundaries to form an inhomogeneous Al layer, and a tunnel insulating layer having local unevenness is formed by the subsequent oxidation treatment. It is thought that this was because the ratio was small.

【0043】(実施例2)実施例2では下部電極表面の
凹凸が小さい電極上にTMR素子を形成した場合のTMR素子
を以下の手順に従って作成し、そのTMR特性について調
べた。到達真空度が1×10-8Torr以下の成膜チャンバー
中において500nmの熱酸化膜付きSi基板上にDCおよびR
Fマグネトロンスパッタ法によりTMR膜を作製した。熱
酸化膜付きSi基板上に下部電極層であるTa(3nm) / Cu(5
00nm) / Ta(20nm)を作成した。その後、真空に引かれて
いる搬送チャンバーを経由して、ECRエッチング室へ基
板を搬送して、ECRエッチングにより下部電極のTa(20n
m)表面を約10nmエッチングして平坦化した。その後、搬
送チャンバーを経由して基板を成膜チャンバーへ搬送し
て、下部電極の一部としてTa(5nm) / Ni-Fe(4nm)を成膜
した後、反強磁性層14のIr-Mn15nm)、第1の強磁性層
11のCo0.9Fe0.1(4nm)を積層して、トンネル絶縁層前
駆体であるAl層を0.2Å/秒の成膜速度で1.2nm積層し
た。その後、Al(1.2nm)を酸化するために、搬送チャン
バーを経由して基板を成膜チャンバーから酸化チャンバ
ーへ搬送した。酸化チャンバーは到達真空度5×10-7Tor
r以下において、チャンバー内にAr:O2=1:3の割合で
ガス流量を調整した1mTorrの混合ガスを導入して、1タ
ーンコイルに80WのRF電力を供給して酸素プラズマを生
成した。酸化時間を60秒で行ってAl(1.2nm)層を酸化し
てトンネル絶縁層12を作成した。その後、基板を成膜
チャンバーへ搬送して、第2の強磁性層13のCo0.9Fe0
.1(1nm) / Ni0.8Fe0.2(3nm)を積層してTMR素子部を作成
した。このときのTMR素子部の膜構成は、Pt-Mn(20nm) /
Co-Fe(4nm) / Al-O(1.2nm) / Co-Fe(1nm) / Ni-Fe(3n
m)である。ここでAl-Oの膜厚としてAl-Oの酸化前のAl膜
厚を示している。次に 保護層兼上部電極の一部としてT
a(10nm)/Pt(50nm)を形成してTMR素子の基本膜構成を作
製した。成膜条件等は実施例1と同じ条件で実施した。
この試料を実施例試料Cとする。
(Example 2) In Example 2, a TMR element in the case of forming a TMR element on an electrode having a small unevenness on the lower electrode surface was prepared according to the following procedure, and its TMR characteristics were examined. DC and R on a 500 nm Si substrate with a thermal oxide film in a deposition chamber with an ultimate vacuum of 1 × 10 -8 Torr or less
A TMR film was produced by the F magnetron sputtering method. The lower electrode layer Ta (3nm) / Cu (5
00nm) / Ta (20nm) was created. After that, the substrate is transferred to the ECR etching chamber via the transfer chamber that is evacuated, and Ta (20n
m) The surface was flattened by etching about 10 nm. After that, the substrate is transferred to the film forming chamber via the transfer chamber and Ta (5nm) / Ni-Fe (4nm) is formed as a part of the lower electrode, and then Ir-Mn15nm of the antiferromagnetic layer 14 is formed. ), Co 0.9 Fe 0.1 (4 nm) of the first ferromagnetic layer 11 was laminated, and an Al layer as a tunnel insulating layer precursor was laminated to 1.2 nm at a deposition rate of 0.2 Å / sec. Then, in order to oxidize Al (1.2 nm), the substrate was transferred from the film formation chamber to the oxidation chamber via the transfer chamber. The degree of vacuum reached in the oxidation chamber is 5 × 10 -7 Tor
Below r, a mixed gas of 1 mTorr in which the gas flow rate was adjusted at a ratio of Ar: O2 = 1: 3 was introduced into the chamber, and RF power of 80 W was supplied to one turn coil to generate oxygen plasma. The tunnel insulating layer 12 was formed by oxidizing the Al (1.2 nm) layer for 60 seconds. After that, the substrate is transported to the film forming chamber and Co 0.9 Fe 0 of the second ferromagnetic layer 13 is formed.
.1 (1 nm) / Ni 0.8 Fe 0.2 (3 nm) was laminated to form a TMR element part. The film structure of the TMR element part at this time is Pt-Mn (20 nm) /
Co-Fe (4nm) / Al-O (1.2nm) / Co-Fe (1nm) / Ni-Fe (3n
m). Here, the Al film thickness before oxidation of Al—O is shown as the film thickness of Al—O. Next, as part of the protective layer and upper electrode, T
A (10 nm) / Pt (50 nm) was formed to prepare the basic film structure of the TMR element. The film forming conditions were the same as in Example 1.
This sample is referred to as Example Sample C.

【0044】比較例として、実施例試料Cと同様な膜構
成であり、トンネル絶縁層前駆体であるAl層の成膜速度
以外は同じ実験条件で従来例試料Dを作成した。従来例
試料Dにおいて、Al層の成膜速度は2Å/秒で実施し
た。
As a comparative example, a conventional sample D was prepared under the same experimental conditions except that the film structure was the same as that of the sample C and the film forming rate of the Al layer as the tunnel insulating layer precursor was changed. In the sample D of the conventional example, the deposition rate of the Al layer was 2 Å / sec.

【0045】ここで、下部電極層表面のECRエッチング
による電極表面の凹凸を大気中で原子間力顕微鏡(AF
M)により評価した。まずECRエッチングを行う前の下部
電極層(Ta(3nm) / Cu(500nm) / Ta(20nm))の表面荒さ
Raは約60Åであった。それに対して、Ta(3nm) / Cu(500
nm) / Ta(20nm)下部電極層表面をECRエッチングした
後、Ta(5nm)を積層した表面のRaは約5Å以下であり平滑
性が向上していることを確認した。
Here, the unevenness of the electrode surface due to the ECR etching on the surface of the lower electrode layer was measured in the atmosphere by an atomic force microscope (AF).
M). First, the surface roughness of the lower electrode layer (Ta (3nm) / Cu (500nm) / Ta (20nm)) before ECR etching
Ra was about 60Å. On the other hand, Ta (3nm) / Cu (500
(nm) / Ta (20 nm) lower electrode layer surface was ECR-etched, and the Ra of the Ta (5 nm) laminated surface was about 5Å or less, confirming that the smoothness was improved.

【0046】上記の実施例試料Cと従来例試料Dを実施
例1と同様に図6に示した素子加工工程を経て図7の様
なTMR素子を作成した。実施例1と同様に図6(f)の
工程で上部電極部502としてTa(5nm) / Cu(500nm) /
Pt(50nm) / Ta(5nm)を成膜した。これら試料を室温で磁
気抵抗を測定した。その後、10-6Torr以下の真空中で磁
界中熱処理を行った。熱処理時には5kOeの磁界を成膜時
と同じ方向に印加し、各設定温度において約30分保持し
た後に室温まで冷却して磁気抵抗を測定した。設定温度
は200℃〜400℃まで、50℃の間隔で実施した。表1に熱
処理温度におけるMR比を示す。実施例試料Cでは成膜時
でのMR比は35%であり、更に熱処理を行うことにより約
37%と大きなMR比を得た。しかも熱処理を400℃まで実施
してもMR比はほぼ安定して得ることができた。それに対
して、従来例試料Dでは成膜時では20%のMR比と低かった
が、熱処理を250℃まで行うとMR比は25%と向上した。こ
の熱処理によるMR比の向上は、トンネル絶縁層(Al-O)
と強磁性層(Co-Fe)界面が成膜時よりも平滑になった
ことに起因するのではないかと考えられる。しかしなが
ら、さらに温度を上げて熱処理を行うとMR比は減少し40
0℃では2%しか得ることができなかった。従って、本発
明のトンネル絶縁層の製造方法により作成した実施例試
料Cは高いMR比と高い耐熱性を示すことが分かった。
A TMR element as shown in FIG. 7 was prepared from the above-described sample C of the example and sample D of the conventional example through the element processing step shown in FIG. Similar to the first embodiment, Ta (5nm) / Cu (500nm) /
A film of Pt (50 nm) / Ta (5 nm) was formed. The magnetic resistance of these samples was measured at room temperature. Then, heat treatment was performed in a magnetic field in a vacuum of 10 −6 Torr or less. During the heat treatment, a magnetic field of 5 kOe was applied in the same direction as during film formation, and the magnetic resistance was measured after holding at each set temperature for about 30 minutes and then cooling to room temperature. The set temperature was 200 ° C to 400 ° C at 50 ° C intervals. Table 1 shows the MR ratio at the heat treatment temperature. In the sample C of the example, the MR ratio at the time of film formation was 35%.
A large MR ratio of 37% was obtained. Moreover, even if the heat treatment was performed up to 400 ° C, the MR ratio could be obtained almost stable. On the other hand, in the conventional sample D, the MR ratio was as low as 20% during film formation, but when the heat treatment was performed up to 250 ° C., the MR ratio was improved to 25%. The improvement of MR ratio by this heat treatment is due to the tunnel insulating layer (Al-O).
And the ferromagnetic layer (Co-Fe) interface is smoother than at the time of film formation. However, when the temperature is further increased and heat treatment is performed, the MR ratio decreases.
Only 2% could be obtained at 0 ° C. Therefore, it was found that the sample C of the example prepared by the method for manufacturing the tunnel insulating layer of the present invention has a high MR ratio and high heat resistance.

【0047】[0047]

【表1】 [Table 1]

【0048】なお本実施例ではトンネル絶縁層12を形
成する過程でAl(1.2nm)をプラズマ酸化する時間を60秒
としたが、酸化時間を20秒〜600秒まで変化させて検討
を行ったが同様の結果を得ており、Al(1.2nm)の酸化条
件による特性の違いではなくAlの成膜速度による特性結
果であることが分かった。さらに、プラズマ酸化をラジ
カル酸化によるトンネル絶縁層12を作成しても同様の
結果を得ることができた。
In this embodiment, the time for plasma-oxidizing Al (1.2 nm) in the process of forming the tunnel insulating layer 12 was set to 60 seconds, but the examination was conducted by changing the oxidation time from 20 seconds to 600 seconds. The same result was obtained, and it was found that it is not the difference in the characteristics due to the oxidation condition of Al (1.2 nm) but the characteristic result depending on the film forming rate of Al. Furthermore, similar results could be obtained by forming the tunnel insulating layer 12 by plasma oxidation and radical oxidation.

【0049】(実施例3)本発明の実施の形態として、
図4に示した固定磁性層が積層フェリ構造であるスピン
バルブ型TMR素子の作成方法を示す。実施例1と同様な
実験条件により、到達真空度が1×10-8Torr以下の成膜
チャンバー中において500nmの熱酸化膜付きSi基板上にD
CおよびRFマグネトロンスパッタ法によりTMR膜を作製
した。まず基板上に下部電極20としてTa(3nm)/Cu(50n
m)/Ta(3nm)/ Ni0.56Fe0.14Cr0.3 (4nm)を積層した。そ
の上に反強磁性層14のPt-Mn(20nm)、強磁性層11−
1のCo 0.75Fe0.25(3nm)、非磁性層11−2のRu(0.8n
m)、強磁性層11−3のCo0.75Fe 0.25(1nm) / Fe0.85Pt
0.15(2nm)を順次積層した。その上にトンネル絶縁層1
2を次に示す方法で作成した。成膜速度が0.1Å/秒でA
l(0.4nm)を積層した。Al(0.4nm)を酸化するために10
-8Torr台以下の真空に引かれた搬送チャンバーを経由し
て基板を成膜チャンバーから到達真空度が1×10-6Torr
以下の酸化チャンバーへ搬送して、純酸素を200Torrに
なるまで導入して1分間保持してAl(0.4nm)を酸化し
た。酸素を排気した後、搬送チャンバーを経由して基板
を成膜チャンバーへ搬送して成膜速度が0.1Å/秒でAl
(0.3nm)を積層した。Al(0.4nm)を酸化したのと同様に
酸化チャンバーへ基板を搬送した後、純酸素を200Torr
になるまで導入して1分間保持してAl(0.3nm)を酸化し
た。酸素を排気した後、基板を成膜チャンバーへ搬送し
て成膜速度が0.1Å/秒でAl(0.3nm)を積層した。基板を
酸化チャンバーへ搬送した後、純酸素を200Torrになる
まで導入して1分間保持してAl(0.3nm)を酸化してトン
ネル絶縁層12を作成した。次に成膜チャンバーへ基板
を搬送して、その上に第2の強磁性層13のFe0.85Pt
0.15(2nm) / Ni0.8Fe0.1(5nm)を成膜してTMR素子部を作
成した。TMR素子部の膜構成は、Pt-Mn(20nm) / Co-Fe(3
nm) / Ru(0.8nm) / Co-Fe(1nm) / Fe-Pt(2nm) / Al-O
(0.4nm) / Al-O(0.4nm) / Al-O(0.3nm) / Fe-Pt(2nm) /
Ni-Fe(5nm)であった。 保護層兼上部電極の一部として
Ta(10nm)/Pt(50nm)を形成してTMR素子の基本膜構成を作
製した。この試料を実施例試料Eとする。
(Example 3) As an embodiment of the present invention,
The pinned magnetic layer shown in FIG. 4 has a laminated ferri structure.
A method of manufacturing a valve type TMR element will be shown. Similar to Example 1
The ultimate vacuum is 1 × 10 depending on the experimental conditions.-8Deposition below Torr
D on a Si substrate with a thermal oxide film of 500 nm in the chamber
Fabrication of TMR film by C and RF magnetron sputtering method
did. First, Ta (3nm) / Cu (50n
m) / Ta (3nm) / Ni0.56Fe0.14Cr0.3 (4 nm) was laminated. So
Pt-Mn (20 nm) of the antiferromagnetic layer 14 and the ferromagnetic layer 11-
1 Co 0.75Fe0.25(3 nm), Ru (0.8n) of the non-magnetic layer 11-2
m), Co of the ferromagnetic layer 11-30.75Fe 0.25(1nm) / Fe0.85Pt
0.15(2 nm) were sequentially laminated. Tunnel insulation layer 1 on it
2 was prepared by the following method. A at a deposition rate of 0.1Å / sec
1 (0.4 nm) was laminated. 10 to oxidize Al (0.4 nm)
-8Via a transfer chamber that is evacuated below the Torr level
The substrate reaches the vacuum level of 1 x 10 from the deposition chamber.-6Torr
Transport it to the following oxidation chamber and bring pure oxygen to 200 Torr
It is introduced until it is kept for 1 minute to oxidize Al (0.4 nm)
It was After exhausting oxygen, the substrate is transferred through the transfer chamber.
Is transferred to the deposition chamber and the deposition rate is 0.1Å / sec.
(0.3 nm) was laminated. Similar to oxidizing Al (0.4 nm)
After transporting the substrate to the oxidation chamber, add pure oxygen to 200 Torr
And keep it for 1 minute to oxidize Al (0.3 nm)
It was After exhausting oxygen, transfer the substrate to the deposition chamber
Then, Al (0.3 nm) was laminated at a film forming rate of 0.1 Å / sec. Board
Pure oxygen reaches 200 Torr after being transported to the oxidation chamber
And hold for 1 minute to oxidize Al (0.3nm)
A flannel insulating layer 12 was created. Next to the deposition chamber substrate
Of the second ferromagnetic layer 130.85Pt
0.15(2nm) / Ni0.8Fe0.1(5 nm) is deposited and the TMR element part is created.
I made it. The film composition of the TMR element part is Pt-Mn (20nm) / Co-Fe (3
nm) / Ru (0.8nm) / Co-Fe (1nm) / Fe-Pt (2nm) / Al-O
(0.4nm) / Al-O (0.4nm) / Al-O (0.3nm) / Fe-Pt (2nm) /
 It was Ni-Fe (5 nm). As a protective layer and part of the upper electrode
Form Ta (10nm) / Pt (50nm) to make the basic film structure of TMR element.
Made This sample is referred to as Example Sample E.

【0050】スパッタガスはArを使用し、0.8mTorrのAr
ガス圧で全ての層の成膜を行った。ここで各層の成膜に
はTa、Cu、Pt、Pt-Mn、Co0.75Fe0.25 、Fe0.85Pt
0.15 、Ni0 .56Fe0.14Cr0.3 、Ruをターゲットとして用
い、0.4〜1Å/秒の成膜速度で行った。
Ar is used as the sputter gas, and the Ar gas is 0.8 mTorr.
All layers were formed by gas pressure. Here, Ta, Cu, Pt, Pt-Mn, Co 0.75 Fe 0.25 , Fe 0.85 Pt are used for forming each layer.
0.15, Ni 0 .56 Fe 0.14 Cr 0.3, using Ru as a target was performed at a deposition rate of 0.4~1A / sec.

【0051】また、実施例試料Eの作成法と同様な膜構
成と実験方法で、トンネル絶縁層12の作成方法を、下
記に示す方法で作成した実施例試料Fを作成した。トン
ネル絶縁層12の作成法として、強磁性層11−3のCo
0.75Fe0.25(1nm) / Fe0.85Pt 0.15(2nm)上に成膜速度が
0.1Å/秒でAl(1.0nm)層を積層し、酸化チャンバーに基
板を搬送して、Ar:O2=1:4の混合ガスを100Torrと
なるまで導入して、10分間室温で保持することにより
Al(1.0nm)層を酸化してトンネル絶縁層12(Al-O(1.0n
m))を作成した。
Further, a film structure similar to the method of preparing the sample E of the embodiment is used.
The method of creating the tunnel insulating layer 12 is described below.
Example sample F prepared by the method described below was prepared. Tons
As a method for forming the flannel insulating layer 12, Co of the ferromagnetic layer 11-3 is used.
0.75Fe0.25(1nm) / Fe0.85Pt 0.15The deposition rate on (2 nm) is
Laminate an Al (1.0 nm) layer at 0.1 Å / sec and place it in the oxidation chamber.
Convey the plate, Ar: O2= 1: 4 mixed gas with 100 Torr
And then hold at room temperature for 10 minutes
The tunnel insulating layer 12 (Al-O (1.0n
m)) was created.

【0052】この実施例試料EとFの膜を図6に示した
素子加工工程を経て図7のようなTMR素子を作製した。
実施例1と同様に図6(f)の工程で上部電極部502
としてTa(5nm) / Cu(500nm) / Pt(50nm) / Ta(5nm)を成
膜した。TMR素子部のサイズは1μm×1μm〜50μm×50μ
mである。素子加工後、PtMnを規則化して交換結合を生
じさせるために5kOeの磁界を膜面内に印加して280℃に
おいて5時間の磁界中熱処理を行った。熱処理後、磁気
抵抗を室温で直流四端子法により測定した。磁界の印加
方向は熱処理中に印加した磁界方向と平行である。280
℃の熱処理後の実施例試料Eの試料のMR比は42%、実施
例試料FのMR比は40%であり(実施例試料EとFの素子
サイズは2μm×6μmの試料のMR比を示しているが他の
素子サイズにおいてもほぼ同等のMR特性を得た)。この
実施例試料EとFを真空中で400℃で熱処理を行った。4
00℃での保持時間は30分とした。その後、室温で磁気抵
抗を測定したところ実施例試料EとFのMR比はそれぞれ
45%、44%とどちらの試料に於いても280℃の熱処理後よ
りもMR比がやや増大した。さらに、同じく400℃で保持
時間30分で熱処理を実施し、室温でMRを測定したとこ
ろ、どちらの試料においてもMR比は変化はなく安定した
MR特性を得ることができた。次に、これら400℃の熱処
理を2回実施した両試料のMR比のバイアス電圧依存性を
調べたところ、MR比が半分になる電圧は実施例試料Eお
よびFではそれぞれ550mV、570mVであった。比較例とし
て、実施例1で作成した従来例試料Bと実施例2で作成
した従来例試料DのMR比のバイアス電圧依存性を調べ
た。ここで従来例試料Bは280℃の熱処理後の試料を用
い、従来例試料Dは250℃の熱処理後の試料を用いた。MR
比が半分になる電圧は、従来例試料Bでは380mVであ
り、従来例試料Dでは400mVであり本実施例試料Eおよび
Fよりも小さな電圧でMR比が減少していることが分かっ
た。従って、本発明のトンネル絶縁層の作成方法および
トンネル絶縁層に隣接する第1の強磁性層(Fe-Pt)お
よび第2の強磁性層(Fe-Pt)を用いることで耐熱性に
優れ、高バイアス電圧特性を有するTMR素子を提供する
ことが可能であることが分かった。
The films of the samples E and F of this example were subjected to the element processing step shown in FIG. 6 to prepare a TMR element as shown in FIG.
Similar to the first embodiment, the upper electrode portion 502 is processed in the step of FIG.
As a film, Ta (5nm) / Cu (500nm) / Pt (50nm) / Ta (5nm) was deposited. TMR element size is 1 μm × 1 μm to 50 μm × 50 μ
m. After processing the device, a magnetic field of 5 kOe was applied to the surface of the film to order PtMn and generate exchange coupling, and heat treatment was performed in the magnetic field at 280 ° C. for 5 hours. After the heat treatment, the magnetic resistance was measured at room temperature by the DC four-terminal method. The magnetic field application direction is parallel to the magnetic field direction applied during the heat treatment. 280
The MR ratio of the sample of the example sample E after the heat treatment at 42 ° C. is 42%, and the MR ratio of the sample of the example sample F is 40% (the element size of the example samples E and F is 2 μm × 6 μm. Although shown, almost the same MR characteristics were obtained for other device sizes). The samples E and F of this example were heat-treated at 400 ° C. in vacuum. Four
The holding time at 00 ° C was 30 minutes. After that, when the magnetic resistance was measured at room temperature, the MR ratios of the example samples E and F were respectively
In both samples, 45% and 44%, the MR ratio increased slightly after the heat treatment at 280 ℃. Furthermore, when the heat treatment was also performed at 400 ° C. for a holding time of 30 minutes and the MR was measured at room temperature, the MR ratio remained stable in both samples.
We were able to obtain MR characteristics. Next, when the bias voltage dependence of the MR ratio of both samples subjected to the heat treatment at 400 ° C. twice was examined, the voltages at which the MR ratio became half were 550 mV and 570 mV for the example samples E and F, respectively. . As a comparative example, the bias voltage dependence of the MR ratio of the conventional sample B prepared in Example 1 and the conventional sample D prepared in Example 2 was examined. Here, as the conventional sample B, the sample after the heat treatment at 280 ° C. was used, and as the conventional sample D, the sample after the heat treatment at 250 ° C. was used. MR
The voltage at which the ratio is halved is 380 mV for the conventional sample B and 400 mV for the conventional sample D, and it was found that the MR ratio decreased with a voltage smaller than those of the samples E and F of this example. Therefore, excellent heat resistance can be obtained by using the method for forming a tunnel insulating layer of the present invention and the use of the first ferromagnetic layer (Fe-Pt) and the second ferromagnetic layer (Fe-Pt) adjacent to the tunnel insulating layer. It has been found that it is possible to provide a TMR device with high bias voltage characteristics.

【0053】(実施例4)本発明の実施の形態として、
図5に示したデュアルスピンバルブ型TMR素子の作成方
法を示す。実施例1と同様な実験条件により、到達真空
度が1×10-8Torr以下の成膜チャンバー中において500nm
の熱酸化膜付きSi基板上にDCおよびRFマグネトロンス
パッタ法によりTMR膜を作製した。まず基板上に下部電
極20としてTa(3nm) / Cu(50nm) / Ta(3nm)を積層し
た。その上に図5に示したデュアルスピンバルブ型TMR
素子部を作成した。第1の反強磁性層30のPt-Mn(20n
m)、第1の強磁性層31のCo0.75Fe0.25(2nm) / Fe0.70
Ni0.15Pt0.15(2nm)を積層し、第1のトンネル絶縁層3
2は実施例3の実施例試料Eと同様な実験条件(Alの成
膜速度:0.1Å/秒、Al層の酸化は200Torrの酸素ガス圧
で1分間)で、Al-O(0.4nm) / Al-O(0.3nm) / Al-O(0.3
nm)のトンネル絶縁層を作成した。その上に第2の強磁
性層33のFe0.70Ni0.15Pt0.15(1nm) / Ni0.8Fe0.2(3n
m) / Fe0.70Ni0.15Pt0.15(1nm)を積層し、第2のトンネ
ル絶縁層34は第1のトンネル絶縁層33と同じ実験条
件で同じ膜厚のトンネル絶縁層を作成した。その上に第
3の強磁性層35のFe0.70Ni0.15Pt0.15(2nm) / Co0.75
Fe0.25(2nm)を、その上に第2の反強磁性層36のPt-Mn
(20nm)を積層してデュアルスピンバルブ型TMR素子部を
成膜した。TMR素子部の膜構成は、Pt-Mn(20nm) / Co-Fe
(2nm) / Fe-Ni-Pt(2nm) / Al-O(0.4nm) / Al-O(0.3nm)
/ Al-O(0.3nm) / Fe-Ni-Pt(1nm) / Ni-Fe(3nm) / Fe-Ni
-Pt(1nm) / Al-O(0.4nm) / Al-O(0.3nm) / Al-O(0.3nm)
/ Fe-Ni-Pt(2nm) / Co-Fe(2nm) / Pt-Mn(20nm)であ
る。従って、第1と第2のトンネル絶縁層32と34の
両界面にはFe-Ni中にPtを含有したFe-Ni-Pt層がある構
造となっている。ここでFe-Ni-Pt層の作成には、Fe-Ni
合金ターゲットとPtターゲットの同時スパッタ法により
膜組成がFe0.70Ni0.15Pt0.15となるように成膜条件を調
整して作成した。以上のように作成した膜を大気中に取
り出した後、逆スパッタ機構の付属しているスパッタ装
置に導入して、Ta保護層の一部を逆スパッタして表面を
平坦にした後に保護層兼上部電極の一部としてTa(10nm)
/ Pt(50nm)を積層した。この試料を実施例試料Gとす
る。比較例として、実施例試料GのTMR素子部の膜構成
が、Pt-Mn(20nm) / Co-Fe(4nm) / Al-O(1.0nm) / Ni-Fe
(5nm) / Al-O(1.0nm) /Co-Fe(4nm) / Pt-Mn(20nm)であ
り、トンネル絶縁層の作成方法以外の実験条件は同一に
して保護層兼上部電極の一部(Ta/Pt)までの膜を従来
例試料Hとする。ここで、従来例試料Hの第1のトンネ
ル絶縁層32(Al-O(1.0nm))と第2のトンネル絶縁層
34(Al-O(1.0nm))の製造方法としては、2.5Å/秒の
成膜速度で1.0nm積層したAl層を酸化チャンバーで200To
rrの酸素ガス圧において5分間自然酸化して作成した。
(Example 4) As an embodiment of the present invention,
A method of manufacturing the dual spin valve type TMR element shown in FIG. 5 will be described. Under the same experimental conditions as in Example 1, the ultimate vacuum degree was 500 nm in a film forming chamber with a vacuum of 1 × 10 −8 Torr or less.
A TMR film was prepared on the Si substrate with thermal oxide film by DC and RF magnetron sputtering method. First, Ta (3 nm) / Cu (50 nm) / Ta (3 nm) was laminated as the lower electrode 20 on the substrate. The dual spin valve type TMR shown in FIG.
The element part was created. Pt-Mn (20n of the first antiferromagnetic layer 30
m), Co 0.75 Fe 0.25 (2 nm) / Fe 0.70 of the first ferromagnetic layer 31
Ni 0.15 Pt 0.15 (2 nm) is laminated to form the first tunnel insulating layer 3
2 is an experimental condition similar to that of the sample E of Example 3 (Al film forming rate: 0.1 Å / sec, oxidation of the Al layer is at an oxygen gas pressure of 200 Torr for 1 minute), and Al-O (0.4 nm) / Al-O (0.3nm) / Al-O (0.3
(nm) tunnel insulating layer was created. Fe 0.70 Ni 0.15 Pt 0.15 (1nm) / Ni 0.8 Fe 0.2 (3n
m) / Fe 0.70 Ni 0.15 Pt 0.15 (1 nm) was laminated, and the second tunnel insulating layer 34 was formed to have the same film thickness as the first tunnel insulating layer 33 under the same experimental conditions. Fe 0.70 Ni 0.15 Pt 0.15 (2nm) / Co 0.75 of the third ferromagnetic layer 35
Fe 0.25 (2 nm) on top of which Pt-Mn of the second antiferromagnetic layer 36
(20 nm) were laminated to form a dual spin valve type TMR element part. The film structure of the TMR element part is Pt-Mn (20nm) / Co-Fe
(2nm) / Fe-Ni-Pt (2nm) / Al-O (0.4nm) / Al-O (0.3nm)
/ Al-O (0.3nm) / Fe-Ni-Pt (1nm) / Ni-Fe (3nm) / Fe-Ni
-Pt (1nm) / Al-O (0.4nm) / Al-O (0.3nm) / Al-O (0.3nm)
/ Fe-Ni-Pt (2nm) / Co-Fe (2nm) / Pt-Mn (20nm). Therefore, there is a Fe-Ni-Pt layer containing Pt in Fe-Ni at both interfaces between the first and second tunnel insulating layers 32 and 34. Here, to create the Fe-Ni-Pt layer, Fe-Ni
The film was prepared by co-sputtering an alloy target and a Pt target so that the film composition was Fe 0.70 Ni 0.15 Pt 0.15 . After taking out the film created as described above into the atmosphere, it is introduced into the sputtering device attached to the reverse sputtering mechanism, and a part of the Ta protective layer is reverse-sputtered to flatten the surface and then used as the protective layer. Ta (10 nm) as part of the upper electrode
/ Pt (50 nm) was laminated. This sample is referred to as Example Sample G. As a comparative example, the film structure of the TMR element portion of the example sample G is Pt-Mn (20nm) / Co-Fe (4nm) / Al-O (1.0nm) / Ni-Fe.
(5 nm) / Al-O (1.0 nm) / Co-Fe (4 nm) / Pt-Mn (20 nm), part of the protective layer and upper electrode under the same experimental conditions except the tunnel insulating layer creation method A film up to (Ta / Pt) is referred to as a conventional sample H. Here, as a manufacturing method of the first tunnel insulating layer 32 (Al-O (1.0 nm)) and the second tunnel insulating layer 34 (Al-O (1.0 nm)) of the conventional sample H, 2.5 Å / Al layer of 1.0 nm stacked at a deposition rate of 2 seconds in an oxidation chamber to 200 To
It was created by spontaneous oxidation for 5 minutes at an oxygen gas pressure of rr.

【0054】実施例試料Gと従来例試料Hの膜を図6に
示した素子加工工程を経て図7のようなTMR素子を作製
した。実施例1と同様に図6(f)の工程で上部電極部
502としてTa(5nm) / Cu(500nm) / Pt(50nm) / Ta(5n
m)を成膜した。TMR素子部のサイズは1μm×1μm〜50μm
×50μmである。素子加工後、PtMnを規則化して交換結
合を生じさせるために5kOeの磁界を膜面内に印加して28
0℃において5時間の磁界中熱処理を行った。熱処理後、
磁気抵抗を室温で直流四端子法により測定した。磁界の
印加方向は熱処理中に印加した磁界方向と平行である。
The films of the sample G of the example and the sample H of the conventional example were subjected to the element processing steps shown in FIG. 6 to produce a TMR element as shown in FIG. Similar to the first embodiment, Ta (5nm) / Cu (500nm) / Pt (50nm) / Ta (5n) is used as the upper electrode portion 502 in the process of FIG.
m) was formed into a film. TMR element size is 1 μm × 1 μm to 50 μm
× 50 μm. After processing the device, a magnetic field of 5 kOe was applied to the surface of the film in order to order PtMn and generate exchange coupling.
Heat treatment was performed in a magnetic field for 5 hours at 0 ° C. After heat treatment,
The magnetic resistance was measured at room temperature by the DC four-terminal method. The magnetic field application direction is parallel to the magnetic field direction applied during the heat treatment.

【0055】熱処理後(280℃)の実施例試料GのMR比
は35%、従来例試料HのMR比は22%であった(実施例試
料EとFの素子サイズは5μm×5μmの試料のMR比を示
しているが他の素子サイズにおいてもほぼ同等のMR特性
を得た)。さらに、これら実施例試料Gと従来例試料H
を真空中で熱処理(320℃、350℃、400℃)を行った。
各温度での保持時間は30分として、各熱処理後、室温で
磁気抵抗とバイアス電圧を変化させて磁気抵抗を測定し
てMR比のバイアス電圧依存性を調べた。表2に結果を示
す。実施例試料Gでは熱処理温度が400℃まではMR比は
やや増大する傾向にあるがほぼ安定した値を示すことが
わかり、420℃の高温熱処理を行ってもMR比は36%と非常
に高い値を得た。さらに、MR比が半分になるバイアス電
圧(Vh)は熱処理を行うことによりやや向上し、400℃
でVhは850mVと大きなバイアス特性を示した。このよう
に本発明のトンネル磁気抵抗効果素子の作成法に準じて
作成された本実施例試料Gは高温熱処理を実施しても高
いMR比および高いバイアス電圧耐性を示した。一方、従
来例試料Hでは、熱処理温度を上げるに従ってMR比は減
少し、さらにVhも減少し、バイアス電圧特性は本実施例
試料Gよりも劣化していることが明らかである。実施例
試料Gと従来例試料Hとの違いは、まずトンネル絶縁層
前駆体であるAl層の成膜速度がGでは0.1Å/秒であ
り、Hでは2.5Å/秒と異なることと、さらに、トンネ
ル絶縁層に隣接する強磁性層に実施例試料GではFe-Ni-
PtとPtが含有した層構造となっていることが、実施例試
料GのMR比およびバイアス電圧特性の耐熱性が従来例試
料Hよりも良好である原因と考えられる。
After the heat treatment (280 ° C.), the MR ratio of the example sample G was 35%, and the MR ratio of the conventional sample H was 22% (the sample size of the example samples E and F was 5 μm × 5 μm). Although the MR ratio of is shown, MR characteristics are almost the same for other device sizes). Furthermore, these example sample G and conventional example sample H
Was subjected to heat treatment (320 ° C, 350 ° C, 400 ° C) in vacuum.
The holding time at each temperature was set to 30 minutes, and after each heat treatment, the magnetoresistance and the bias voltage were changed at room temperature to measure the magnetoresistance to examine the bias voltage dependence of the MR ratio. The results are shown in Table 2. In the example sample G, it was found that the MR ratio tended to increase slightly until the heat treatment temperature up to 400 ° C, but showed a substantially stable value, and even after the high temperature heat treatment at 420 ° C, the MR ratio was as high as 36%. Got the value. Furthermore, the bias voltage (V h ) at which the MR ratio is halved is slightly improved by heat treatment, and 400 ° C
V h showed a large bias characteristic of 850 mV. As described above, the sample G of this example produced according to the method for producing the tunnel magnetoresistive effect element of the present invention exhibited a high MR ratio and a high bias voltage resistance even after the high temperature heat treatment. On the other hand, in the sample H of the conventional example, the MR ratio decreases as the heat treatment temperature is increased, and Vh also decreases, and it is clear that the bias voltage characteristic is deteriorated as compared with the sample G of this example. The difference between the example sample G and the conventional example sample H is that the film forming rate of the Al layer as the tunnel insulating layer precursor is 0.1 Å / sec for G and 2.5 Å / sec for H, and , Fe-Ni- in the example sample G on the ferromagnetic layer adjacent to the tunnel insulating layer.
The layered structure containing Pt and Pt is considered to be the reason why the MR ratio and the bias voltage characteristic of the sample G of the example are better than those of the sample H of the conventional example.

【0056】[0056]

【表2】 [Table 2]

【0057】[0057]

【発明の効果】以上のように本発明の製造方法をトンネ
ル磁気抵抗効果素子の製造方法に用いることにより、均
質で絶縁特性に優れたトンネル絶縁層を作成することが
可能であり、高出力で高耐熱性に優れたトンネル磁気抵
抗効果素子を提供することが可能となる。また、本発明
の製造方法により作成されたトンネル磁気抵抗効果素子
を用いた磁気デバイスとして高密度磁気ヘッドや高密度
な不揮発性ランダム磁気メモリ(MRAM)を提供すること
が可能となる。
As described above, by using the manufacturing method of the present invention in the manufacturing method of the tunnel magnetoresistive effect element, it is possible to form a tunnel insulating layer which is homogeneous and has excellent insulating characteristics, and which has a high output. It is possible to provide a tunnel magnetoresistive effect element excellent in high heat resistance. Further, it is possible to provide a high-density magnetic head or a high-density nonvolatile random magnetic memory (MRAM) as a magnetic device using the tunnel magnetoresistive effect element manufactured by the manufacturing method of the present invention.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明のトンネル磁気抵抗効果素子を製造する
工程を説明する図
FIG. 1 is a diagram illustrating a process of manufacturing a tunnel magnetoresistive effect element of the present invention.

【図2】本発明の製造方法により作成されたトンネル磁
気抵抗効果素子の上下に電極を配置した断面の模式図
FIG. 2 is a schematic view of a cross section in which electrodes are arranged above and below a tunnel magnetoresistive element manufactured by the manufacturing method of the present invention.

【図3】本発明の製造方法により作成されたスピンバル
ブ型トンネル磁気抵抗効果素子の断面の模式図
FIG. 3 is a schematic view of a cross section of a spin-valve tunnel magnetoresistive effect element manufactured by the manufacturing method of the present invention.

【図4】本発明の製造方法により作成された積層フェリ
固定磁性層を有するスピンバルブ型トンネル磁気抵抗効
果素子の断面の模式図
FIG. 4 is a schematic cross-sectional view of a spin-valve tunnel magnetoresistive effect element having a laminated ferri pinned magnetic layer produced by the manufacturing method of the present invention.

【図5】本発明の製造方法により作成されたデュアル構
造スピンバルブ型トンネル磁気抵抗効果素子の断面の模
式図
FIG. 5 is a schematic cross-sectional view of a dual structure spin-valve tunnel magnetoresistive effect element manufactured by the manufacturing method of the present invention.

【図6】本発明の製造方法により作成されたTMR素子の
加工工程を説明する概略図
FIG. 6 is a schematic view illustrating a processing step of a TMR element manufactured by the manufacturing method of the present invention.

【図7】本発明の製造方法により作成されたTMR素子の
断面図
FIG. 7 is a sectional view of a TMR element produced by the manufacturing method of the present invention.

【図8】本発明の製造方法により作成されたTMR素子を
用いた磁気メモリ素子の一例を示す図
FIG. 8 is a diagram showing an example of a magnetic memory element using a TMR element manufactured by the manufacturing method of the present invention.

【図9】本発明の製造方法により作成されたTMR素子を
用いた磁気メモリ素子の書き込み動作と読み込み動作の
一基本例の図
FIG. 9 is a diagram showing a basic example of a write operation and a read operation of a magnetic memory element using a TMR element produced by the manufacturing method of the present invention.

【図10】本発明の製造方法により作成されたTMR素子
を用いた磁気メモリ素子の書き込み動作と読み込み動作
の一基本例の図
FIG. 10 is a diagram showing a basic example of a write operation and a read operation of a magnetic memory element using a TMR element manufactured by the manufacturing method of the present invention.

【図11】本発明の製造方法により作成されたTMR素子
を用いた磁気メモリ素子の書き込み動作と読み込み動作
の一基本例の図
FIG. 11 is a diagram showing a basic example of a write operation and a read operation of a magnetic memory element using a TMR element produced by the manufacturing method of the present invention.

【図12】本発明の製造方法により作成されたTMR素子
を用いたシールド型磁気抵抗効果型ヘッドの一例を示す
FIG. 12 is a diagram showing an example of a shield type magnetoresistive head using a TMR element produced by the manufacturing method of the present invention.

【図13】本発明の製造方法により作成されたTMR素子
を用いたヨーク型磁気抵抗効果型ヘッドの一例を示す図
FIG. 13 is a diagram showing an example of a yoke type magnetoresistive head using a TMR element produced by the manufacturing method of the present invention.

【図14】(a)トンネル磁気抵抗効果を説明する図 (b)トンネル磁気抵抗効果を説明する図 (c)磁気抵抗曲線を示す図FIG. 14A is a diagram illustrating a tunnel magnetoresistive effect. (B) Diagram explaining the tunnel magnetoresistive effect (C) Diagram showing a magnetic resistance curve

【図15】実施例1において作成した実施例試料Aと従
来例試料Bの膜の断面構造を示す模式図
FIG. 15 is a schematic diagram showing the cross-sectional structures of the films of Example sample A and Conventional example sample B created in Example 1.

【符号の説明】[Explanation of symbols]

10 TMR素子部 11 第1の強磁性層 12 トンネル絶縁層 13 第2の強磁性層 10 TMR element part 11 First ferromagnetic layer 12 Tunnel insulation layer 13 Second ferromagnetic layer

フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 27/105 H01L 43/08 Z 43/08 27/10 447 G01R 33/06 R (72)発明者 小田川 明弘 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 川島 良男 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 里見 三男 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 森永 泰規 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 2G017 AA10 AD55 5D034 BA03 BA15 BA18 CA02 DA07 5E049 AA01 AA04 AA07 BA12 5F083 FZ10 JA36 JA37 JA38 JA39 JA40 PR01 PR04 PR22 Front page continuation (51) Int.Cl. 7 Identification code FI theme code (reference) H01L 27/105 H01L 43/08 Z 43/08 27/10 447 G01R 33/06 R (72) Inventor Akihiro Odagawa Osaka Prefecture 1006 Kadoma, Kadoma-shi, Matsushita Electric Industrial Co., Ltd. (72) Inventor Yoshio Kawashima, 1006 Kadoma, Kadoma, Osaka Prefecture (72) Inventor, Matsushita Electric Industrial Co., Ltd. Sangyo Co., Ltd. (72) Inventor Yasunori Morinaga 1006 Kadoma, Kadoma City, Osaka Prefecture Matsushita Electric Industrial Co., Ltd. F term (reference) 2G017 AA10 AD55 5D034 BA03 BA15 BA18 CA02 DA07 5E049 AA01 AA04 AA07 BA12 5F083 FZ10 JA36 JA37 JA38 JA39 JA40 PR01 PR04 PR22

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】 基板上に、第1の強磁性層、トンネル絶
縁層、第2の強磁性層がこの順に積層され、前記第1の
強磁性層と第2の強磁性層の磁化方向の相対角度の違い
によりトンネル磁気抵抗が異なるトンネル磁気抵抗効果
素子において、前記トンネル絶縁層前駆体である導電層
を形成する第1の工程と、前記導電層を酸素雰囲気中で
酸化させる第2の工程を含み、前記第1の工程におい
て、前記導電層は0.4Å/秒以下の成膜速度でAl、Mg、S
i、Taの少なくとも1種から形成されることを特徴とす
るトンネル磁気抵抗効果素子の製造方法。
1. A first ferromagnetic layer, a tunnel insulating layer, and a second ferromagnetic layer are laminated in this order on a substrate, and the magnetization directions of the first ferromagnetic layer and the second ferromagnetic layer are different from each other. In a tunnel magnetoresistive effect element having different tunnel magnetoresistance due to a difference in relative angle, a first step of forming a conductive layer which is the tunnel insulating layer precursor, and a second step of oxidizing the conductive layer in an oxygen atmosphere. In the first step, the conductive layer contains Al, Mg, S at a film forming rate of 0.4 Å / sec or less.
A method for manufacturing a tunnel magnetoresistive effect element, which is formed of at least one of i and Ta.
【請求項2】 前記第1の工程と前記第2の工程を複数
回行うことによりトンネル絶縁層を形成することを特徴
とする請求項1に記載のトンネル磁気抵抗効果素子の製
造方法。
2. The method for manufacturing a tunnel magnetoresistive element according to claim 1, wherein the tunnel insulating layer is formed by performing the first step and the second step a plurality of times.
【請求項3】 前記第1の工程で形成される導電層は、
前記第2の工程において真空中で酸化されることを特徴
とする請求項1または2に記載のトンネル磁気抵抗効果
素子の製造方法。
3. The conductive layer formed in the first step comprises:
The method of manufacturing a tunnel magnetoresistive effect element according to claim 1, wherein the second step is a step of oxidizing in a vacuum.
【請求項4】 前記第1の工程で形成される導電層の膜
厚は4nm以下であることを特徴とする請求項1から3の
いずれかに記載のトンネル磁気抵抗効果素子の製造方
法。
4. The method of manufacturing a tunnel magnetoresistive element according to claim 1, wherein the conductive layer formed in the first step has a film thickness of 4 nm or less.
【請求項5】 請求項3に記載の導電層の酸化方法が自
然酸化法であることを特徴とするトンネル磁気抵抗効果
素子の製造方法。
5. The method of manufacturing a tunnel magnetoresistive element according to claim 3, wherein the conductive layer is oxidized by a natural oxidation method.
【請求項6】 請求項3に記載の導電層の酸化方法がプ
ラズマ酸化法であることを特徴とするトンネル磁気抵抗
効果素子の製造方法。
6. A method of manufacturing a tunnel magnetoresistive effect element, wherein the method of oxidizing the conductive layer according to claim 3 is a plasma oxidation method.
【請求項7】 請求項3に記載の導電層の酸化方法がラ
ジカル酸化法であることを特徴とするトンネル磁気抵抗
効果素子の製造方法。
7. A method for manufacturing a tunnel magnetoresistive effect element, wherein the method for oxidizing a conductive layer according to claim 3 is a radical oxidation method.
【請求項8】 前記第1の強磁性層を形成する第3の工
程と、前記第2の強磁性層を形成する第4の工程とを更
に含むことを特徴とする請求項1または2に記載のトン
ネル磁気抵抗効果素子の製造方法。
8. The method according to claim 1, further comprising a third step of forming the first ferromagnetic layer and a fourth step of forming the second ferromagnetic layer. A method for manufacturing the tunnel magnetoresistive effect element described.
【請求項9】 前記第1の強磁性層はもしくは前記第2
の強磁性層の少なくとも一方は、Fe、Co、Niの少なくと
も1種を主成分とし、さらにPd、Pt、Ir、Rh、Ruから選
ばれる少なくとも1種を含むことを特徴とする請求項1
から8のいずれかに記載のトンネル磁気抵抗効果素子の
製造方法。
9. The first ferromagnetic layer or the second ferromagnetic layer
2. At least one of the ferromagnetic layers of Fe is a main component of at least one of Fe, Co, and Ni, and further contains at least one of Pd, Pt, Ir, Rh, and Ru.
9. A method for manufacturing a tunnel magnetoresistive effect element according to any one of 1 to 8.
【請求項10】 請求項1〜9に記載の製造方法により
作成されたトンネル磁気抵抗効果素子に、更にシールド
部を具備してなる磁気抵抗効果型ヘッド。
10. A magnetoresistive head including a tunnel magnetoresistive element manufactured by the manufacturing method according to claim 1 and further including a shield portion.
【請求項11】 請求項1〜9に記載の製造方法により
作成された磁気抵抗効果素子に、更に検知すべき磁界を
磁気抵抗素子部に導入するヨ−クを具備してなる磁気抵
抗効果型ヘッド。
11. A magnetoresistive effect element comprising the magnetoresistive effect element produced by the manufacturing method according to claim 1 and further comprising a yoke for introducing a magnetic field to be detected into the magnetoresistive element section. head.
【請求項12】 請求項1〜9に記載の製造方法により
作成された磁気抵抗効果素子部に、更に情報を読み出す
ための情報読出用導体線(センス線)部と、情報を記録
するための情報記録用導体線(ワ−ド線部)とを具備し
て成る磁気抵抗効果メモリ−素子。
12. A magnetoresistive effect element portion manufactured by the manufacturing method according to claim 1, further comprising an information reading conductor line (sense line) portion for further reading information, and a data recording portion. A magnetoresistive effect memory device comprising an information recording conductor wire (word wire portion).
JP2002056955A 2002-03-04 2002-03-04 Manufacturing method for tunneling magneto resistive effect device Pending JP2003258335A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002056955A JP2003258335A (en) 2002-03-04 2002-03-04 Manufacturing method for tunneling magneto resistive effect device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002056955A JP2003258335A (en) 2002-03-04 2002-03-04 Manufacturing method for tunneling magneto resistive effect device

Publications (1)

Publication Number Publication Date
JP2003258335A true JP2003258335A (en) 2003-09-12

Family

ID=28667341

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002056955A Pending JP2003258335A (en) 2002-03-04 2002-03-04 Manufacturing method for tunneling magneto resistive effect device

Country Status (1)

Country Link
JP (1) JP2003258335A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253562A (en) * 2005-03-14 2006-09-21 Mitsubishi Electric Corp Magneto-resistance effect element, magnetic field detector using the same, and method for manufacturing magneto-resistance effect element
JP2006332174A (en) * 2005-05-24 2006-12-07 Sharp Corp Magnetoresistance effect element and its manufacturing method
US7238540B2 (en) 2003-06-23 2007-07-03 Nec Corporation Magnetic random access memory and method of manufacturing the same
US7242047B2 (en) 2004-08-19 2007-07-10 Nec Corporation Magnetic memory adopting synthetic antiferromagnet as free magnetic layer
JP2008199026A (en) * 2007-02-09 2008-08-28 Headway Technologies Inc Confining current path layer, forming method thereof, ccp-cpp gmr element, and mtj element
JP2008306169A (en) * 2007-05-07 2008-12-18 Canon Anelva Corp Magnetoresistive element, its manufacturing method, and magnetic multilayer film manufacturing apparatus
JP2011146729A (en) * 2004-05-19 2011-07-28 Headway Technologies Inc Magnetic tunnel junction element
US8174800B2 (en) 2007-05-07 2012-05-08 Canon Anelva Corporation Magnetoresistive element, method of manufacturing the same, and magnetic multilayered film manufacturing apparatus
US8264023B2 (en) 2009-12-25 2012-09-11 Renesas Electronics Corporation Semiconductor device and manufacturing method of semiconductor device
JP2013058768A (en) * 2004-06-30 2013-03-28 Headway Technologies Inc Magnetic memory structure and tunnel magnetoresistance effect reproduction head and manufacturing method therefor

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7238540B2 (en) 2003-06-23 2007-07-03 Nec Corporation Magnetic random access memory and method of manufacturing the same
JP2011146729A (en) * 2004-05-19 2011-07-28 Headway Technologies Inc Magnetic tunnel junction element
JP2013058768A (en) * 2004-06-30 2013-03-28 Headway Technologies Inc Magnetic memory structure and tunnel magnetoresistance effect reproduction head and manufacturing method therefor
US7242047B2 (en) 2004-08-19 2007-07-10 Nec Corporation Magnetic memory adopting synthetic antiferromagnet as free magnetic layer
JP2006253562A (en) * 2005-03-14 2006-09-21 Mitsubishi Electric Corp Magneto-resistance effect element, magnetic field detector using the same, and method for manufacturing magneto-resistance effect element
JP2006332174A (en) * 2005-05-24 2006-12-07 Sharp Corp Magnetoresistance effect element and its manufacturing method
JP4659518B2 (en) * 2005-05-24 2011-03-30 シャープ株式会社 Magnetoresistive element and manufacturing method thereof
JP2008199026A (en) * 2007-02-09 2008-08-28 Headway Technologies Inc Confining current path layer, forming method thereof, ccp-cpp gmr element, and mtj element
JP2008306169A (en) * 2007-05-07 2008-12-18 Canon Anelva Corp Magnetoresistive element, its manufacturing method, and magnetic multilayer film manufacturing apparatus
US8174800B2 (en) 2007-05-07 2012-05-08 Canon Anelva Corporation Magnetoresistive element, method of manufacturing the same, and magnetic multilayered film manufacturing apparatus
US8264023B2 (en) 2009-12-25 2012-09-11 Renesas Electronics Corporation Semiconductor device and manufacturing method of semiconductor device

Similar Documents

Publication Publication Date Title
KR100376028B1 (en) Magnetoresistance effect element and method for producing the same, and magnetoresistance effect type head, magnetic recording apparatus, and magnetoresistance effect memory element
JP3954573B2 (en) Magnetoresistive element, magnetic head, magnetic memory and magnetic recording apparatus using the same
JP3625199B2 (en) Magnetoresistive element
JP3601690B2 (en) Magnetoresistive element and manufacturing method thereof, magnetoresistive head, magnetic recording device, magnetoresistive memory element
JP3695515B2 (en) Tunnel magnetoresistive element, magnetic head, magnetic memory and manufacturing method thereof
JP2004200245A (en) Magnetoresistive element and manufacturing method therefor
JPH11134620A (en) Ferromagnetic tunnel junction element sensor and its manufacture
JP2003304010A (en) Magnetoresistive element and magnetic memory device
JP2005303302A (en) Magnetic tunneling junction element and its fabricating method
US6943041B2 (en) Magnetoresistive element and method for producing the same, as well as magnetic head, magnetic memory and magnetic recording device using the same
JP4178867B2 (en) Magnetoresistive element and magnetic memory device
WO2004015791A2 (en) Magnetoresistant device and magnetic memory device further comme nts
KR100289858B1 (en) Magnetoresistive element and magnetoresistive head
JP2003258335A (en) Manufacturing method for tunneling magneto resistive effect device
JP3473016B2 (en) Ferromagnetic tunnel junction device, magnetic head and magnetic memory
JP2003304012A (en) Tunnel magnetoresistive element
JP2001084532A (en) Manufacture of magnetoresistance effect element
JP3524486B2 (en) Magnetoresistance element and memory element using the element
JP4039656B2 (en) Exchange coupling element and method of manufacturing exchange coupling element
JP2004047583A (en) Magnetoresistance effect element, and magnetic head, magnetic memory, and magnetic recording equipment using the magnetoresistance effect element
JP4897140B2 (en) Method for manufacturing MTJ having low sheet resistance
JP2004063592A (en) Magnetoresistive effect element and magnetic memory device
JP3496215B2 (en) Manufacturing method of ferromagnetic tunnel junction device
JP2003318462A (en) Magnetoresistance effect element and magnetic head and magnetic memory using the element
JP2008283173A (en) Magnetoresistance effect element, and magnetic memory device