JP2003256265A - 検索メモリ、メモリ検索用コントローラ、メモリ検索方法 - Google Patents
検索メモリ、メモリ検索用コントローラ、メモリ検索方法Info
- Publication number
- JP2003256265A JP2003256265A JP2002039940A JP2002039940A JP2003256265A JP 2003256265 A JP2003256265 A JP 2003256265A JP 2002039940 A JP2002039940 A JP 2002039940A JP 2002039940 A JP2002039940 A JP 2002039940A JP 2003256265 A JP2003256265 A JP 2003256265A
- Authority
- JP
- Japan
- Prior art keywords
- search
- memory
- data
- address
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S707/00—Data processing: database and file management or data structures
- Y10S707/99931—Database or file accessing
- Y10S707/99933—Query processing, i.e. searching
Landscapes
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Memory System (AREA)
Abstract
(57)【要約】
【課題】 大量の検索対象（コンテンツ）を高速に検索
する。 【解決手段】 メモリ内部に少量の回路（分配器１２、
検索用コントローラ１３）を追加する。検索は、例えば
クイックサーチのアルゴリズム等を利用し、繰り返しメ
モリセルの読み出しを行い、読み出した結果を比較し、
比較（大小）結果を基にして比較対象を絞り込む。この
一連の処理をメモリの内部で行うことによって、従来の
メモリを繰り返しリードする際のバス時間とサイクルタ
イムの中間程度で有効なデータが得られる。そして、サ
イクルタイムの後半の時間で、比較と次のメモリセルの
アドレス生成を行う事ができるので、”メモリセルの繰
り返しリード回数”プラス”１回”のバス時間のみで検
索を終了する事ができる。その結果、従来のＣＡＭの様
に数百から数千のエントリデータ数ではなく、ＤＲＡＭ
のサイズをバンク数で割っ た数、すなわち、数万以上
のエントリデータ数を持つことができるＣＡＭ機能を達
成することができる。
する。 【解決手段】 メモリ内部に少量の回路（分配器１２、
検索用コントローラ１３）を追加する。検索は、例えば
クイックサーチのアルゴリズム等を利用し、繰り返しメ
モリセルの読み出しを行い、読み出した結果を比較し、
比較（大小）結果を基にして比較対象を絞り込む。この
一連の処理をメモリの内部で行うことによって、従来の
メモリを繰り返しリードする際のバス時間とサイクルタ
イムの中間程度で有効なデータが得られる。そして、サ
イクルタイムの後半の時間で、比較と次のメモリセルの
アドレス生成を行う事ができるので、”メモリセルの繰
り返しリード回数”プラス”１回”のバス時間のみで検
索を終了する事ができる。その結果、従来のＣＡＭの様
に数百から数千のエントリデータ数ではなく、ＤＲＡＭ
のサイズをバンク数で割っ た数、すなわち、数万以上
のエントリデータ数を持つことができるＣＡＭ機能を達
成することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、一般的には、検索
対象（コンテンツ）の検索に関し、より詳細には、大量
の検索対象（コンテンツ）を高速に検索するための、検
索メモリ、メモリ検索用コントローラ、メモリ検索方法
に関する。なお、本明細書で使用する”検索対象（コン
テンツ）の検索”とは、半導体メモリ等の記憶手段に格
納することが可能なデータ等の情報の中から、検索対象
である特定の情報に一致する情報を見つけることを意味
する。
対象（コンテンツ）の検索に関し、より詳細には、大量
の検索対象（コンテンツ）を高速に検索するための、検
索メモリ、メモリ検索用コントローラ、メモリ検索方法
に関する。なお、本明細書で使用する”検索対象（コン
テンツ）の検索”とは、半導体メモリ等の記憶手段に格
納することが可能なデータ等の情報の中から、検索対象
である特定の情報に一致する情報を見つけることを意味
する。
【０００２】
【従来の技術】従来の一般的なコンテンツの検索は例え
ば以下に示す手順で行われる。 （ａ）データベースを大小順に並べてテーブルを作る。
そのテーブルの中心に位置するデータ（エントリーデー
タ）を取り出す。 （ｂ）与えられたデータ（検索データ）とエントリーデ
ータを比較する。検索データが大きければ、データベー
スの中心より大きい範囲の中心を選択し、検索データが
逆に小さければ小さいほうの範囲の中心を選択して取り
出す。 （ｃ）選択されたエントリーデータと検索データを比較
する。 （ｄ）その比較およびエントリデータの選択を繰り返し
て、検索データに一致するデータを特定する。なお、こ
の従来の方法は、クイック＆ソート（クイックサーチ）
法と呼ばれる。
ば以下に示す手順で行われる。 （ａ）データベースを大小順に並べてテーブルを作る。
そのテーブルの中心に位置するデータ（エントリーデー
タ）を取り出す。 （ｂ）与えられたデータ（検索データ）とエントリーデ
ータを比較する。検索データが大きければ、データベー
スの中心より大きい範囲の中心を選択し、検索データが
逆に小さければ小さいほうの範囲の中心を選択して取り
出す。 （ｃ）選択されたエントリーデータと検索データを比較
する。 （ｄ）その比較およびエントリデータの選択を繰り返し
て、検索データに一致するデータを特定する。なお、こ
の従来の方法は、クイック＆ソート（クイックサーチ）
法と呼ばれる。
【０００３】この従来の検索の場合、データベース（テ
ーブル）からエントリーデータを取り出す操作ごとに、
データベースが格納されているメモリからデータを読み
出す必要がある。そして、その読み出し後にデータの比
較を行うという操作を繰り返すので、データベースのよ
うな巨大なエントリーデータに対する検索には、長い時
間を必要とする 。その検索時間を短くするためには、
読み出しと比較の繰り返し操作を迅速におこなう必要が
ある。その繰り返し操作は、同時に（並行して）多数の
検索をおこなうことにより迅速化できる。しかし、従来
の技術では、ＣＰＵが比較をおこなうので、同時に（並
行して）多数の検索をおこなうためには、複数のＣＰＵ
とメモリの組み合わせが必要となる。
ーブル）からエントリーデータを取り出す操作ごとに、
データベースが格納されているメモリからデータを読み
出す必要がある。そして、その読み出し後にデータの比
較を行うという操作を繰り返すので、データベースのよ
うな巨大なエントリーデータに対する検索には、長い時
間を必要とする 。その検索時間を短くするためには、
読み出しと比較の繰り返し操作を迅速におこなう必要が
ある。その繰り返し操作は、同時に（並行して）多数の
検索をおこなうことにより迅速化できる。しかし、従来
の技術では、ＣＰＵが比較をおこなうので、同時に（並
行して）多数の検索をおこなうためには、複数のＣＰＵ
とメモリの組み合わせが必要となる。
【０００４】
【発明が解決しようとする課題】本発明の目的は、大量
の検索対象（コンテンツ）を高速に検索することであ
る。
の検索対象（コンテンツ）を高速に検索することであ
る。
【０００５】本発明の目的は、複数のＣＰＵとメモリの
組み合わせを必要とすることなく、同時に（並行して）
多数の検索をおこなうことである。
組み合わせを必要とすることなく、同時に（並行して）
多数の検索をおこなうことである。
【０００６】
【課題を解決するための手段】本発明は、メモリ内部に
検索の為の回路（コントローラ）を追加し、かつメモリ
セルを複数のバンクに分けて、複数の検索をそれぞれの
バンクに対して振り分けて同時に行う事により、高速な
検索を実現する。
検索の為の回路（コントローラ）を追加し、かつメモリ
セルを複数のバンクに分けて、複数の検索をそれぞれの
バンクに対して振り分けて同時に行う事により、高速な
検索を実現する。
【０００７】本発明を用いることによる特徴は以下のと
おりである。メモリの外部にあるメモリコントローラ
は、検索命令を出してから結果を受け取るまでの間待つ
のではなく、検索命令を最大のメモリバンク数まで連続
して出すことができる。そして、検索命令を受け取った
後、処理を行っていないバンクに対して、検索処理を振
り分ける事により同時に検索を実行できる。これによ
り、従来のＣＡＭと異なり、”ＤＲＡＭ等のメモリのサ
イズ／バンク数”まで、検索対象エントリー数を増やす
ことができる。言い換えれば、本発明の検索メモリは、
巨大なエントリー数を可能にしたＣＡＭとして機能す
る。
おりである。メモリの外部にあるメモリコントローラ
は、検索命令を出してから結果を受け取るまでの間待つ
のではなく、検索命令を最大のメモリバンク数まで連続
して出すことができる。そして、検索命令を受け取った
後、処理を行っていないバンクに対して、検索処理を振
り分ける事により同時に検索を実行できる。これによ
り、従来のＣＡＭと異なり、”ＤＲＡＭ等のメモリのサ
イズ／バンク数”まで、検索対象エントリー数を増やす
ことができる。言い換えれば、本発明の検索メモリは、
巨大なエントリー数を可能にしたＣＡＭとして機能す
る。
【０００８】本発明は、メモリ内部に少量の回路（検索
用コントローラ等）を追加する。検索は、例えばクイッ
クサーチのアルゴリズム等を利用し、繰り返しメモリセ
ルの読み出しを行い、読み出した結果を比較し、比較
（大小）結果を基にして比較対象を絞り込む。この一連
の処理をメモリの内部で行うことによって、従来のメモ
リを繰り返しリードする際のバス時間とサイクルタイム
の中間程度で有効なデータが得られる。そして、サイク
ルタイムの後半の時間で、比較と次のメモリセルのアド
レス生成を行う事ができるので、”メモリセルの繰り返
しリード回数”プラス”１回”のバス時間のみで検索を
終了する事ができる。その結果、従来のＣＡＭの様に数
百から数千のエントリデータ数ではなく、ＤＲＡＭ の
サイズをバンク数で割っ た数、すなわち、数万以上の
エントリデータ数を持つことができるＣＡＭ機能を達成
することができる。
用コントローラ等）を追加する。検索は、例えばクイッ
クサーチのアルゴリズム等を利用し、繰り返しメモリセ
ルの読み出しを行い、読み出した結果を比較し、比較
（大小）結果を基にして比較対象を絞り込む。この一連
の処理をメモリの内部で行うことによって、従来のメモ
リを繰り返しリードする際のバス時間とサイクルタイム
の中間程度で有効なデータが得られる。そして、サイク
ルタイムの後半の時間で、比較と次のメモリセルのアド
レス生成を行う事ができるので、”メモリセルの繰り返
しリード回数”プラス”１回”のバス時間のみで検索を
終了する事ができる。その結果、従来のＣＡＭの様に数
百から数千のエントリデータ数ではなく、ＤＲＡＭ の
サイズをバンク数で割っ た数、すなわち、数万以上の
エントリデータ数を持つことができるＣＡＭ機能を達成
することができる。
【０００９】本発明の構成は例えば以下のとおりであ
る。 （１）少なくと二２以上のバンクを有するメモリセルと
検索用コントローラを含む検索メモリ （２）少なくとも二以上のバンクを有するメモリセルと
検索用コントローラと分配器とを含む検索メモリ （３）インターフェイスを介してＣＰＵと接続し、さら
に少なくとも二以上のバンクを有するメモリに接続する
メモリ検索用コントローラであって、前記ＣＰＵから受
け取るサーチ用のアドレス情報に基づき前記メモリの検
索アドレスを生成するためのアドレス発生器と、前記検
索アドレスに対応する前記バンクに格納されているデー
タと前記ＣＰＵから受け取る検索用データとを比較する
ための比較器とを含むメモリ検索用コントローラ （４）少なくとも二以上のバンクを有するメモリで検索
をおこなうための方法であって、（ａ）検索アドレス情
報と検索データを受け取るステップと、（ｂ）前記検索
アドレス情報に基づき検索アドレスを生成するステップ
と、（ｃ）前記バンクの中で検索可能なバンクを検出す
るステップと、（ｄ）前記検出された検索可能なバンク
の前記検索アドレスに対応するデータを読み出すステッ
プと、（ｅ）前記読み出されたデータと前記検索データ
を比較するステップと、を含むメモリ検索方法
る。 （１）少なくと二２以上のバンクを有するメモリセルと
検索用コントローラを含む検索メモリ （２）少なくとも二以上のバンクを有するメモリセルと
検索用コントローラと分配器とを含む検索メモリ （３）インターフェイスを介してＣＰＵと接続し、さら
に少なくとも二以上のバンクを有するメモリに接続する
メモリ検索用コントローラであって、前記ＣＰＵから受
け取るサーチ用のアドレス情報に基づき前記メモリの検
索アドレスを生成するためのアドレス発生器と、前記検
索アドレスに対応する前記バンクに格納されているデー
タと前記ＣＰＵから受け取る検索用データとを比較する
ための比較器とを含むメモリ検索用コントローラ （４）少なくとも二以上のバンクを有するメモリで検索
をおこなうための方法であって、（ａ）検索アドレス情
報と検索データを受け取るステップと、（ｂ）前記検索
アドレス情報に基づき検索アドレスを生成するステップ
と、（ｃ）前記バンクの中で検索可能なバンクを検出す
るステップと、（ｄ）前記検出された検索可能なバンク
の前記検索アドレスに対応するデータを読み出すステッ
プと、（ｅ）前記読み出されたデータと前記検索データ
を比較するステップと、を含むメモリ検索方法
【００１０】
【発明の実施の形態】本発明の実施の形態（実施例）に
ついて、図面を参照しながら説明する。図１は本発明の
検索メモリの一実施例である。一つのメモリは１６バン
ク（１−１〜４−４）に分けられ、４バンクを一つのグ
ループ１４−１〜１４−４としている。各バンクのグル
ープ毎に一つのメモリ内部コントローラ（メモリ検索用
コントローラ）１３−１〜１３−４を設けている。な
お、バンク構成はこれに限られるものではなく、任意に
バンク数とグループ数を決めることができる。また、メ
モリとしては例えばＤＲＡＭを用いるが、これに限られ
ない。各メモリ検索用コントローラ１３−１〜１３−４
は分配器１２に接続する。分配器１２はインターフェイ
ス（Ｉ／Ｆ）を介して、外部のメモリコントローラおよ
びＣＰＵ（図示なし）に接続する。図１の構成におい
て、メモリ１０の内部にメモリ検索用コントローラ１３
があることに構成上の第一の特徴がある。また、メモリ
のバンクがグループ化され、各グループ毎に検索用コン
トローラ１３があることに第二の特徴がある。
ついて、図面を参照しながら説明する。図１は本発明の
検索メモリの一実施例である。一つのメモリは１６バン
ク（１−１〜４−４）に分けられ、４バンクを一つのグ
ループ１４−１〜１４−４としている。各バンクのグル
ープ毎に一つのメモリ内部コントローラ（メモリ検索用
コントローラ）１３−１〜１３−４を設けている。な
お、バンク構成はこれに限られるものではなく、任意に
バンク数とグループ数を決めることができる。また、メ
モリとしては例えばＤＲＡＭを用いるが、これに限られ
ない。各メモリ検索用コントローラ１３−１〜１３−４
は分配器１２に接続する。分配器１２はインターフェイ
ス（Ｉ／Ｆ）を介して、外部のメモリコントローラおよ
びＣＰＵ（図示なし）に接続する。図１の構成におい
て、メモリ１０の内部にメモリ検索用コントローラ１３
があることに構成上の第一の特徴がある。また、メモリ
のバンクがグループ化され、各グループ毎に検索用コン
トローラ１３があることに第二の特徴がある。
【００１１】図１の検索メモリの動作の概要は以下のと
おりである。 （ａ）メモリへのデータの書き込みは、一度の書き込み
で全てのバンクに同時に同じデータを書き込むことによ
りおこなう。データの読み出しは、アクセス時点で読み
出し可能なバンク、すなわち検索処理を実行していない
バンクを選び出して、そのバンクからデータの読み出す
ことによりおこなう。 （ｂ）分配器１２は、外部のメモリコントローラ（ＣＰ
Ｕ）から検索命令を受け取ると、検索に使用していない
バンクを有するメモリ検索用コントローラ１３を選択
し、そのコントローラ１３に検索命令を送る。 （ｃ）検索命令を受け取ったコントローラ１３は、使用
していないバンクを用いて検索を開始する。
おりである。 （ａ）メモリへのデータの書き込みは、一度の書き込み
で全てのバンクに同時に同じデータを書き込むことによ
りおこなう。データの読み出しは、アクセス時点で読み
出し可能なバンク、すなわち検索処理を実行していない
バンクを選び出して、そのバンクからデータの読み出す
ことによりおこなう。 （ｂ）分配器１２は、外部のメモリコントローラ（ＣＰ
Ｕ）から検索命令を受け取ると、検索に使用していない
バンクを有するメモリ検索用コントローラ１３を選択
し、そのコントローラ１３に検索命令を送る。 （ｃ）検索命令を受け取ったコントローラ１３は、使用
していないバンクを用いて検索を開始する。
【００１２】図２は、分配器１２の構成の一実施例を示
す図である。分配器１２は、デコーダ１２０とカウンタ
１２１とセレクタ１２２を含む。図２において、入力さ
れるクロック（ＣＬＫ）により、バンク数に対応するカ
ウンタ１２１を動作（カウント）させる。以下、ハーフ
（１／２）クロックで一づつ増加するカウンタを想定す
る。デコーダ１２０は、コマンドバスから送られるコマ
ンドをデコードする。そのコマンドが検索命令の場合、
セレクタ１２２は、動作しているカウンタの数に応じ
て、受け取るアドレスや比較データを送るべきコントロ
ーラ１３を割り振る（選択する）。例えば、動作するカ
ウンタの数が０〜３の場合、コントローラ１（図１の１
３−１）が選択され、４〜７の場合はコントローラ２
（図１の１３−２）が選択される。セレクタ１２２か
ら、選択されたコントローラへ検索のためのアドレスや
比較データが送られる。そして、一定の検索が行われた
後、カウンタ１２１のカウント値に応じて、セレクタ１
２２は対応するコントローラ１３に接続され、コントロ
ーラ１３から受信するデータ信号とＴＭ信号が外部に出
力される。
す図である。分配器１２は、デコーダ１２０とカウンタ
１２１とセレクタ１２２を含む。図２において、入力さ
れるクロック（ＣＬＫ）により、バンク数に対応するカ
ウンタ１２１を動作（カウント）させる。以下、ハーフ
（１／２）クロックで一づつ増加するカウンタを想定す
る。デコーダ１２０は、コマンドバスから送られるコマ
ンドをデコードする。そのコマンドが検索命令の場合、
セレクタ１２２は、動作しているカウンタの数に応じ
て、受け取るアドレスや比較データを送るべきコントロ
ーラ１３を割り振る（選択する）。例えば、動作するカ
ウンタの数が０〜３の場合、コントローラ１（図１の１
３−１）が選択され、４〜７の場合はコントローラ２
（図１の１３−２）が選択される。セレクタ１２２か
ら、選択されたコントローラへ検索のためのアドレスや
比較データが送られる。そして、一定の検索が行われた
後、カウンタ１２１のカウント値に応じて、セレクタ１
２２は対応するコントローラ１３に接続され、コントロ
ーラ１３から受信するデータ信号とＴＭ信号が外部に出
力される。
【００１３】図３は、コントローラ１３の構成の一実施
例を示す図である。コントローラ１３は、レジスタ１３
０、比較器１３１、アドレス発生器１３２からなる。レ
ジスタ１３０は分配器１２を介して送られてくる比較デ
ータ（コンテンツ）を格納するとともに比較器１３１へ
出力する（ａ）。アドレス発生器１３２は、分配器１２
を介して送られてくるアドレス情報（アドレスの検索範
囲Ａ）に基づき（ｂ）、メモリセル（バンク）１４から
読み出すアドレスを生成し出力する（ｃ）。ここで、ア
ドレスの検索範囲Ａの中心のアドレスが生成される。メ
モリセル（バンク）１４から、その生成されたアドレス
に対応するデータが読み出され、比較器１３１に入力さ
れる（ｄ）。比較器１３１は、分配器１２を介して送ら
れてくる比較データ（コンテンツ）とメモリセル（バン
ク）１４から読み出されたデータを比較する。比較器１
３１は、比較結果として、その２つのデータの大小関係
（”＞”ｏｒ”＜”ｏｒ”＝”）をアドレス発生器１３
２へ出力する（ｅ）。
例を示す図である。コントローラ１３は、レジスタ１３
０、比較器１３１、アドレス発生器１３２からなる。レ
ジスタ１３０は分配器１２を介して送られてくる比較デ
ータ（コンテンツ）を格納するとともに比較器１３１へ
出力する（ａ）。アドレス発生器１３２は、分配器１２
を介して送られてくるアドレス情報（アドレスの検索範
囲Ａ）に基づき（ｂ）、メモリセル（バンク）１４から
読み出すアドレスを生成し出力する（ｃ）。ここで、ア
ドレスの検索範囲Ａの中心のアドレスが生成される。メ
モリセル（バンク）１４から、その生成されたアドレス
に対応するデータが読み出され、比較器１３１に入力さ
れる（ｄ）。比較器１３１は、分配器１２を介して送ら
れてくる比較データ（コンテンツ）とメモリセル（バン
ク）１４から読み出されたデータを比較する。比較器１
３１は、比較結果として、その２つのデータの大小関係
（”＞”ｏｒ”＜”ｏｒ”＝”）をアドレス発生器１３
２へ出力する（ｅ）。
【００１４】アドレス発生器１３２は、その比較結果に
基づき、既述のアドレス検索範囲Ａの前半範囲あるいは
後半範囲を選択する。アドレス発生器１３２は、その選
択された範囲Ｂの中心のアドレスを新たな読み出しアド
レスとして生成し、メモリセルへ出力する（ｆ）。メモ
リセル（バンク）１４から、その新たに生成されたアド
レスに対応するデータが読み出され、比較器１３１に入
力される（ｇ）。以上の一連の動作が繰り返され、最終
的にアドレスの検索範囲が最小（”１”）になったと
き、またはデータの一致（比較結果”＝”）が得られた
ときに、検索が終了する。コントローラ１３は、検索結
果を基に、データあるいは”一致”、”不一致”の情報
を分配器１２、Ｉ／Ｆを介して、外部のメモリコントロ
ーラ（ＣＰＵ）へ出力する（ｈ）。なお、以上の検索動
作は、クイックソートのアルゴリズムを利用した場合の
例である。
基づき、既述のアドレス検索範囲Ａの前半範囲あるいは
後半範囲を選択する。アドレス発生器１３２は、その選
択された範囲Ｂの中心のアドレスを新たな読み出しアド
レスとして生成し、メモリセルへ出力する（ｆ）。メモ
リセル（バンク）１４から、その新たに生成されたアド
レスに対応するデータが読み出され、比較器１３１に入
力される（ｇ）。以上の一連の動作が繰り返され、最終
的にアドレスの検索範囲が最小（”１”）になったと
き、またはデータの一致（比較結果”＝”）が得られた
ときに、検索が終了する。コントローラ１３は、検索結
果を基に、データあるいは”一致”、”不一致”の情報
を分配器１２、Ｉ／Ｆを介して、外部のメモリコントロ
ーラ（ＣＰＵ）へ出力する（ｈ）。なお、以上の検索動
作は、クイックソートのアルゴリズムを利用した場合の
例である。
【００１５】図４は、図１の検索コントローラ１（１３
−１）のタイミングの例を示した図である。なお、この
例は、クイックソート（クイックサーチ）を利用する場
合の例である。”Ｔ００”の前半（２０）で検索データ
をバス（Ｉ／Ｆ）に入力する。同時にアドレスバスに検
索対象範囲（アドレス）の先頭のアドレスを載せる（２
０）。また、同じタイミングで、サーチインバス（２
２）に検索対象数（範囲）及びデータの有効ビット数
（検索項目データの有効ビット数)を載せる。
−１）のタイミングの例を示した図である。なお、この
例は、クイックソート（クイックサーチ）を利用する場
合の例である。”Ｔ００”の前半（２０）で検索データ
をバス（Ｉ／Ｆ）に入力する。同時にアドレスバスに検
索対象範囲（アドレス）の先頭のアドレスを載せる（２
０）。また、同じタイミングで、サーチインバス（２
２）に検索対象数（範囲）及びデータの有効ビット数
（検索項目データの有効ビット数)を載せる。
【００１６】図４のサーチオペレーション（Serach ope
ration 1)では、与えられた先頭および最終アドレスに
よって”Ｔ０２”の前半（２４）で検索対象の中間のア
ドレスを計算し、これに該当するデータの読み出しをメ
モリセルアレイから行う。サイクルタイム（２５）の中
間でデータが確定する。その確定したデータと与えられ
た検索項目データを比較し（２６）、比較結果（大小関
係：”＞”ｏｒ”＜”ｏｒ”＝”）に応じて、次のアド
レスを生成する（２７）。以下同様に ４つのメモリサ
イクル（２５、２８、２９、３０）を実行した後、サー
チアウトバス（Search out Bus） に検索番号ととも
に、検索結果を返す（２３） 。
ration 1)では、与えられた先頭および最終アドレスに
よって”Ｔ０２”の前半（２４）で検索対象の中間のア
ドレスを計算し、これに該当するデータの読み出しをメ
モリセルアレイから行う。サイクルタイム（２５）の中
間でデータが確定する。その確定したデータと与えられ
た検索項目データを比較し（２６）、比較結果（大小関
係：”＞”ｏｒ”＜”ｏｒ”＝”）に応じて、次のアド
レスを生成する（２７）。以下同様に ４つのメモリサ
イクル（２５、２８、２９、３０）を実行した後、サー
チアウトバス（Search out Bus） に検索番号ととも
に、検索結果を返す（２３） 。
【００１７】図４のサーチオペレーション２〜４（Sear
ch Operation 2-4)の例は、図１の一つの検索コントロ
ーラ（例えば１３−１）と４つのバンク（例えば１４−
１）の関係を表している。図３は、各メモリサイクルタ
イム（２５、２８、２９、３０）が２クロックであり、
メモリセルアレイのアドレス計算（２７）が（１／２）
クロック、データ比較（２６）が（１／２）クロック各
々かかる場合に、一つのコントローラで４つのバンクを
制御しているタイミング例である。つまり、図３の例で
は、サイクルタイム８ｎＳのメモリとオペレーションク
ロックを使用した場合、それぞれ４ サイクルで検索を
終了した場合、２クロック分の検索命令を与える事によ
って、”８ｎｓｘ４”＝３２ｎｓ後に４つ分の検索結果
を得られる事になる。したがって、８ｎｓに一回の検索
が可能となる。これをオペレーションブロック、すなわ
ち図１の他のコントローラと４つのバンクを並行して利
用する(増やす）ことにより、”８ｎＳ”÷”オペレー
ションブロック数”の割合で検索が可能となる。その結
果、例えばオペレーションブロック数を４とした場合、
外部コントローラ（ＣＰＵ）からのバス（Ｉ／Ｆ）を介
した一回の検索コマンドの入力により、検索メモリ内部
で最大で２ｎｓに１回の割合で検索ができることにな
る。
ch Operation 2-4)の例は、図１の一つの検索コントロ
ーラ（例えば１３−１）と４つのバンク（例えば１４−
１）の関係を表している。図３は、各メモリサイクルタ
イム（２５、２８、２９、３０）が２クロックであり、
メモリセルアレイのアドレス計算（２７）が（１／２）
クロック、データ比較（２６）が（１／２）クロック各
々かかる場合に、一つのコントローラで４つのバンクを
制御しているタイミング例である。つまり、図３の例で
は、サイクルタイム８ｎＳのメモリとオペレーションク
ロックを使用した場合、それぞれ４ サイクルで検索を
終了した場合、２クロック分の検索命令を与える事によ
って、”８ｎｓｘ４”＝３２ｎｓ後に４つ分の検索結果
を得られる事になる。したがって、８ｎｓに一回の検索
が可能となる。これをオペレーションブロック、すなわ
ち図１の他のコントローラと４つのバンクを並行して利
用する(増やす）ことにより、”８ｎＳ”÷”オペレー
ションブロック数”の割合で検索が可能となる。その結
果、例えばオペレーションブロック数を４とした場合、
外部コントローラ（ＣＰＵ）からのバス（Ｉ／Ｆ）を介
した一回の検索コマンドの入力により、検索メモリ内部
で最大で２ｎｓに１回の割合で検索ができることにな
る。
【００１８】以上述べたように、本発明によれば、メモ
リセルを２以上のバンクに分け、各バンクに同一の内容
を格納することによって、多重の検索を同時におこなう
ことができるので、従来のＣＡＭを用いた検索では困難
な大量のデータの検索を高速におこなことができる。そ
して、本発明は、例えば、ネットワーク用のスイッチや
ルーターにおいて、パケットの処理時間以内に数十万エ
ントリーのＭＡＣアドレステーブルから受信パケットが
もつ宛先ＭＡＣアドレスを高速に検索する場合等に特に
有効である。
リセルを２以上のバンクに分け、各バンクに同一の内容
を格納することによって、多重の検索を同時におこなう
ことができるので、従来のＣＡＭを用いた検索では困難
な大量のデータの検索を高速におこなことができる。そ
して、本発明は、例えば、ネットワーク用のスイッチや
ルーターにおいて、パケットの処理時間以内に数十万エ
ントリーのＭＡＣアドレステーブルから受信パケットが
もつ宛先ＭＡＣアドレスを高速に検索する場合等に特に
有効である。
【図１】 本発明の検索メモリの一実施例の構成を示す
図である。
図である。
【図２】 本発明の分配器の一実施例の構成を示す図で
ある。
ある。
【図３】 本発明の検索コントローラの構成の一実施例
を示す図である。
を示す図である。
【図４】 本発明の検索コントローラのタイミングの例
を示した図である。
を示した図である。
１０：検索メモリ
１１：インターフェイス（Ｉ／Ｆ）
１２：分配器
１３：検索コントローラ
１４：メモリセル（バンク）
１２０：デコーダ
１２１：カウンタ
１２２：セレクタ
１３０：レジスタ
１３１：比較器
１３２：アドレス発生器
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 森 昌也
滋賀県野洲郡野洲町大字市三宅800番地
日本アイ・ビー・エム株式会社 野洲事業
所内
(72)発明者 渡辺 晋平
滋賀県野洲郡野洲町大字市三宅800番地
日本アイ・ビー・エム株式会社 野洲事業
所内
(72)発明者 砂永 登志男
滋賀県野洲郡野洲町大字市三宅800番地
日本アイ・ビー・エム株式会社 野洲事業
所内
Ｆターム(参考） 5B060 MM18
Claims (8)
- 【請求項１】 少なくとも二以上のバンクを有するメモ
リセルであって、各々の前記バンクは同一のデータを格
納することを含む、メモリセルと、 前記メモリセルと、インターフェイスを介して外部のＣ
ＰＵとに接続する検索用コントローラであって、前記Ｃ
ＰＵから受け取るサーチ用のアドレス情報に基づき前記
メモリセルの検索アドレスを生成するためのアドレス発
生器と、前記検索アドレスに対応する前記バンクに格納
されているデータと前記ＣＰＵから受け取る検索用デー
タとを比較するための比較器と、を含む検索用コントロ
ーラと、 を含む検索メモリ。 - 【請求項２】 前記検索用コントローラは、前記ＣＰＵ
から受け取る検索用データを格納するレジスタを含む、
請求項１の検索メモリ。 - 【請求項３】 少なくとも二以上のバンクを有するメモ
リセルと、 前記メモリセルに接続し、少なくとも一以上の前記バン
クごとに対応して設けられる検索用コントローラと、 前記検索用コントローラと、インターフェイスを介して
外部のＣＰＵとに接続する分配器であって、前記ＣＰＵ
から受け取る検索コマンドに応答して、前記バンクの中
で検索可能なバンクに対応する前記検索用コントローラ
に前記検索コマンドを送るための分配器と、 を含む検索メモリ。 - 【請求項４】 各々の前記バンクは同一のデータを格納
することを含む、請求項３の検索メモリ。 - 【請求項５】 前記検索用コントローラは、 前記ＣＰＵから受け取るサーチ用のアドレス情報に基づ
き前記メモリセルの検索アドレスを生成するためのアド
レス発生器と、 前記検索アドレスに対応する前記バンクに格納されてい
るデータと前記ＣＰＵから受け取る検索用データとを比
較するための比較器とを含む、請求項３の検索メモリ。 - 【請求項６】 インターフェイスを介してＣＰＵと接続
し、さらに少なくとも二以上のバンクを有するメモリに
接続するメモリ検索用コントローラであって、 前記ＣＰＵから受け取るサーチ用のアドレス情報に基づ
き前記メモリの検索アドレスを生成するためのアドレス
発生器と、前記検索アドレスに対応する前記バンクに格
納されているデータと前記ＣＰＵから受け取る検索用デ
ータとを比較するための比較器と、を含むメモリ検索用
コントローラ。 - 【請求項７】 少なくとも二以上のバンクを有するメモ
リで検索をおこなうための方法であって、 （ａ）検索アドレス情報と検索データを受け取るステッ
プと、 （ｂ）前記検索アドレス情報に基づき検索アドレスを生
成するステップと、 （ｃ）前記バンクの中で検索可能なバンクを検出するス
テップと、 （ｄ）前記検出された検索可能なバンクの前記検索アド
レスに対応するデータを読み出すステップと、 （ｅ）前記読み出されたデータと前記検索データを比較
するステップと、を含むメモリ検索方法。 - 【請求項８】 （ｆ）各々の前記バンクに同一のデータ
を格納するステップをさらに含む、請求項７のメモリ検
索方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002039940A JP2003256265A (ja) | 2002-02-18 | 2002-02-18 | 検索メモリ、メモリ検索用コントローラ、メモリ検索方法 |
| US10/248,781 US6898661B2 (en) | 2002-02-18 | 2003-02-18 | Search memory, memory search controller, and memory search method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002039940A JP2003256265A (ja) | 2002-02-18 | 2002-02-18 | 検索メモリ、メモリ検索用コントローラ、メモリ検索方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003256265A true JP2003256265A (ja) | 2003-09-10 |
Family
ID=28658903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002039940A Pending JP2003256265A (ja) | 2002-02-18 | 2002-02-18 | 検索メモリ、メモリ検索用コントローラ、メモリ検索方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6898661B2 (ja) |
| JP (1) | JP2003256265A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006135660A (ja) * | 2004-11-05 | 2006-05-25 | Alaxala Networks Corp | 連想メモリ及びパケット転送装置 |
| US9530499B2 (en) | 2011-07-29 | 2016-12-27 | Kabushiki Kaisha Toshiba | Semiconductor memory device and information processing device |
| JP2019121370A (ja) * | 2018-01-03 | 2019-07-22 | 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． | メモリ装置 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7301961B1 (en) | 2001-12-27 | 2007-11-27 | Cypress Semiconductor Corportion | Method and apparatus for configuring signal lines according to idle codes |
| US7389364B2 (en) | 2003-07-22 | 2008-06-17 | Micron Technology, Inc. | Apparatus and method for direct memory access in a hub-based memory system |
| US20050050237A1 (en) * | 2003-08-28 | 2005-03-03 | Jeddeloh Joseph M. | Memory module and method having on-board data search capabilities and processor-based system using such memory modules |
| US7194593B2 (en) | 2003-09-18 | 2007-03-20 | Micron Technology, Inc. | Memory hub with integrated non-volatile memory |
| US7120743B2 (en) | 2003-10-20 | 2006-10-10 | Micron Technology, Inc. | Arbitration system and method for memory responses in a hub-based memory system |
| US7565343B2 (en) * | 2004-03-31 | 2009-07-21 | Ipt Corporation | Search apparatus and search management method for fixed-length data |
| US7099170B1 (en) * | 2004-09-14 | 2006-08-29 | Netlogic Microsystems, Inc. | Reduced turn-on current content addressable memory (CAM) device and method |
| US7149101B1 (en) * | 2004-12-15 | 2006-12-12 | Netlogic Microsystems, Inc. | Method and apparatus for smoothing current transients in a content addressable memory (CAM) device with dummy searches |
| US7447052B1 (en) | 2005-08-04 | 2008-11-04 | Netlogic Microsystems, Inc. | Method and device for limiting current rate changes in block selectable search engine |
| US20080256099A1 (en) * | 2005-09-20 | 2008-10-16 | Sterna Technologies (2005) Ltd. | Method and System For Managing Data and Organizational Constraints |
| US20080028139A1 (en) * | 2006-07-27 | 2008-01-31 | Cypher Robert E | Content-addressable memory that supports a priority ordering between banks |
| US7721042B2 (en) * | 2006-07-27 | 2010-05-18 | Oracle America, Inc. | Content-addressable memory that supports a priority ordering between banks of differing sizes |
| CN101794214B (zh) | 2009-02-04 | 2013-11-20 | 世意法（北京）半导体研发有限责任公司 | 使用多块物理寄存器映射表的寄存器重命名系统及其方法 |
| JP5967967B2 (ja) * | 2012-02-13 | 2016-08-10 | キヤノン株式会社 | 情報処理装置およびその制御方法 |
| US11429385B2 (en) * | 2018-12-29 | 2022-08-30 | Intel Corporation | Hardware processors and methods for extended microcode patching and reloading |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DK46493D0 (da) * | 1993-04-22 | 1993-04-22 | Frank Uldall Leonhard | Metode for signalbehandling til bestemmelse af transientforhold i auditive signaler |
| US5893089A (en) * | 1996-11-15 | 1999-04-06 | Lextron Systems, Inc. | Memory with integrated search engine |
| US6226710B1 (en) * | 1997-11-14 | 2001-05-01 | Utmc Microelectronic Systems Inc. | Content addressable memory (CAM) engine |
| US6532468B2 (en) * | 1997-12-25 | 2003-03-11 | Kawasaki Microelectronics, Inc. | Binary data search method for selecting from among candidate data, and apparatus therefor |
| US6314506B1 (en) * | 1998-12-28 | 2001-11-06 | Intel Corporation | Method and apparatus for determining a next address within a binary search algorithm |
-
2002
- 2002-02-18 JP JP2002039940A patent/JP2003256265A/ja active Pending
-
2003
- 2003-02-18 US US10/248,781 patent/US6898661B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006135660A (ja) * | 2004-11-05 | 2006-05-25 | Alaxala Networks Corp | 連想メモリ及びパケット転送装置 |
| US9530499B2 (en) | 2011-07-29 | 2016-12-27 | Kabushiki Kaisha Toshiba | Semiconductor memory device and information processing device |
| JP2019121370A (ja) * | 2018-01-03 | 2019-07-22 | 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． | メモリ装置 |
| JP7244263B2 (ja) | 2018-01-03 | 2023-03-22 | 三星電子株式会社 | メモリ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030235099A1 (en) | 2003-12-25 |
| US6898661B2 (en) | 2005-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003256265A (ja) | 検索メモリ、メモリ検索用コントローラ、メモリ検索方法 | |
| US6000008A (en) | Method and apparatus for matching data items of variable length in a content addressable memory | |
| US20030093646A1 (en) | RAM-based range content addressable memory | |
| US6490279B1 (en) | Fast data base research and learning apparatus | |
| US20170147712A1 (en) | Memory equipped with information retrieval function, method for using same, device, and information processing method | |
| USRE42684E1 (en) | Word search in content addressable memory | |
| US7107392B2 (en) | Content addressable memory (CAM) device employing a recirculating shift register for data storage | |
| CN111459938B (zh) | 一种表项处理方法、查表方法及系统 | |
| Burkowski | A hardware hashing scheme in the design of a multiterm string comparator | |
| US7155565B2 (en) | Automatic learning in a CAM | |
| US10795580B2 (en) | Content addressable memory system | |
| US20170010814A1 (en) | Memory with compressed key | |
| US8117384B2 (en) | Searching a content addressable memory with modifiable comparands | |
| Ferragina et al. | String search in coarse-grained parallel computers | |
| CN111177198B (zh) | 一种用于芯片的内容查找方法 | |
| JP2004526274A (ja) | 異なるサイズのワードの検索 | |
| US20040139063A1 (en) | Pipelined binary search machine | |
| EP0649106B1 (en) | Compactly stored word groups | |
| Lipman et al. | The Smart Access Memory: An Intelligent RAM for Nearest Neighbor Database Searching | |
| JPH1049545A (ja) | 連想記憶装置 | |
| JPH06176582A (ja) | 連想記憶装置 | |
| JPH01177122A (ja) | ソート処理装置 | |
| WO2009093307A1 (ja) | 検索装置および検索方法 | |
| JPH04348469A (ja) | 文字列検索装置およびその方法 | |
| JPS61260493A (ja) | 連想メモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060221 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060511 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060516 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060815 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20061018 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070403 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070626 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070731 |