JP2003250088A - Sensor device - Google Patents

Sensor device

Info

Publication number
JP2003250088A
JP2003250088A JP2002349201A JP2002349201A JP2003250088A JP 2003250088 A JP2003250088 A JP 2003250088A JP 2002349201 A JP2002349201 A JP 2002349201A JP 2002349201 A JP2002349201 A JP 2002349201A JP 2003250088 A JP2003250088 A JP 2003250088A
Authority
JP
Japan
Prior art keywords
current
circuit
voltage
capacitor
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002349201A
Other languages
Japanese (ja)
Other versions
JP3920763B2 (en
Inventor
Hideyuki Funaki
英之 舟木
Keitaro Shigenaka
圭太郎 重中
Naoya Mashio
尚哉 真塩
Ikuo Fujiwara
郁夫 藤原
Yujiro Naruse
雄二郎 成瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2002349201A priority Critical patent/JP3920763B2/en
Publication of JP2003250088A publication Critical patent/JP2003250088A/en
Application granted granted Critical
Publication of JP3920763B2 publication Critical patent/JP3920763B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To provide a sensor device having a detection circuit capable of simultaneously realizing a high sensitivity and a wide dynamic range. <P>SOLUTION: The sensor device includes a sensor array in which infrared ray sensors are arrayed and the detection circuit connected to an output signal line y of the sensor array. The detection circuit includes a capacitor C2 having a charging circuit which is selectively driven, a sense amplifier circuit which detects and amplifies a change in sensor current flowing to the output signal line y, a current-to-voltage conversion circuit which converts the output current from the sense amplifier circuit into a voltage, a discharging circuit which is controlled by the output voltage of the current-to-voltage conversion circuit to discharge the capacitor C2, and an output circuit which outputs the terminal voltage of the capacitor C2. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】この発明は、赤外線センサ等
に代表されるセンサ装置に係り、特にその信号検出回路
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a sensor device represented by an infrared sensor and the like, and more particularly to a signal detection circuit thereof.

【0002】[0002]

【従来の技術】赤外線センサを二次元配列して構成され
るイメージセンサは、夜間でも使用できるメリットがあ
るが、可視光によるイメージセンサと比べて、感度やダ
イナミックレンジ等において劣る。例えば、監視カメラ
等に適用する場合、1K程度のNETD(Noise
Equivalent Temperature Di
fference)と30K程度のダイナミックレンジ
が要求される。従って、センサ出力の線形性を高めて、
一層の高感度と広ダイナミックレンジの赤外線センサの
開発が求められている。
2. Description of the Related Art An image sensor having a two-dimensional array of infrared sensors has an advantage that it can be used even at night, but it is inferior in sensitivity and dynamic range to an image sensor using visible light. For example, when applied to a surveillance camera or the like, a NETD (Noise of about 1K)
Equivalent Temperature Di
and a dynamic range of about 30K are required. Therefore, by increasing the linearity of the sensor output,
Development of infrared sensors with higher sensitivity and wider dynamic range is required.

【0003】赤外線センサアレイは、シリコン基板に複
数の赤外線センサを配列して構成される。赤外線センサ
は、赤外線吸収部と、この赤外線吸収部で発生した熱を
電気信号に変換する熱電変換素子としてのダイオード
(通常、複数のダイオードの直列接続として構成され
る)とから構成される。ボロメータ型非冷却赤外線セン
サ装置の場合、各センサは、発生した熱を有効にダイオ
ードに与えるために、中空状態で保持されるようにす
る。その様な中空支持構造は、マイクロマシニング技術
により作られる。
An infrared sensor array is constructed by arranging a plurality of infrared sensors on a silicon substrate. The infrared sensor includes an infrared absorption section and a diode (usually configured as a series connection of a plurality of diodes) as a thermoelectric conversion element that converts the heat generated in the infrared absorption section into an electric signal. In the case of a bolometer type uncooled infrared sensor device, each sensor is kept hollow to effectively provide the heat generated to the diode. Such hollow support structures are made by micromachining technology.

【0004】物体より放射された赤外線は、センサ前面
に設置された光学レンズにより集光されて、各センサの
ダイオードの温度を上昇させる。この光学レンズとして
は、赤外線透過効率高い材質、例えばGeの膜が使用さ
れる。例えば、波長8−12μmで透過率90%、F値
1.0のGeレンズを用いた場合、物体の表面温度が1
K変化した場合のダイオードの温度上昇は、約1×10
-3Kとなる。ダイオードは、定電流源により一定電流が
流れるように駆動される。ダイオードに流れる電流密度
Jは、温度Tの関数として、J=Js(eqV/kT
1),Js=T3+γ/ 2×exp(−Eg/kT)で与え
られる。ここで、kはボルツマン定数、Egはシリコン
のバンドギャップ、γは所定の定数である。
Infrared rays radiated from an object are condensed by an optical lens installed in front of the sensor to raise the temperature of the diode of each sensor. As the optical lens, a material having a high infrared transmission efficiency, for example, a Ge film is used. For example, when a Ge lens having a transmittance of 90% and an F value of 1.0 at a wavelength of 8-12 μm is used, the surface temperature of the object is 1
The temperature rise of the diode when K changes is about 1 × 10
-3K . The diode is driven by a constant current source so that a constant current flows. The current density J through the diode as a function of temperature T is J = Js ( eqv / kT-
1), Js = T3 + [gamma] / 2 * exp (-Eg / kT). Here, k is a Boltzmann constant, Eg is a band gap of silicon, and γ is a predetermined constant.

【0005】ダイオードが温度上昇することで、ダイオ
ードの電圧降下Vfは低下する。いま、8個直列接続し
たダイオードの1Kの上昇に対する電圧降下Vfが約2
0mV/Kであるとする。このとき、例えば物体の表面
温度が30K上昇すると、電圧降下として0.618m
Vの電位差が生じる。この電位差を検出し、センサ出力
とすることにより、赤外線像が検出される。
As the temperature of the diode rises, the voltage drop Vf of the diode decreases. Now, the voltage drop Vf for the 1K rise of 8 diodes connected in series is about 2
It is assumed that it is 0 mV / K. At this time, for example, when the surface temperature of the object rises by 30K, the voltage drop becomes 0.618 m.
A potential difference of V occurs. An infrared image is detected by detecting this potential difference and outputting it as a sensor output.

【0006】しかしながら、従来のボロメータ型非冷却
赤外線センサでは、ダイオードの温度変化に対するセン
サ出力の特性が線形になっておらず、高感度と広いダイ
ナミックレンジの両立が困難である。
However, in the conventional bolometer type uncooled infrared sensor, the characteristics of the sensor output with respect to the temperature change of the diode are not linear, and it is difficult to achieve both high sensitivity and wide dynamic range.

【0007】[0007]

【発明が解決しようとする課題】本発明は、上記事情を
鑑みてなされたもので、高感度と広いダイナミックレン
ジの両立を可能とした検出回路を持つセンサ装置を提供
することを目的としている。
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a sensor device having a detection circuit capable of achieving both high sensitivity and a wide dynamic range.

【0008】[0008]

【課題を解決するための手段】本発明は、上記目的を達
成するため、次のような手段を講じている。
The present invention takes the following means in order to achieve the above object.

【0009】本発明の第1の視点は、物理的変化量又は
化学的変化量を検出し電気信号を出力するセンサが配列
されたセンサアレイと、前記電気信号を増幅するセンス
アンプ回路と、第1の段と第2の段とを備えた電流転送
回路であって、増幅された前記電気信号に基づいて前記
第1の段に出現する第1の電流を、前記第2の段に第2
の電流として転送する電流転送回路と、前記第2の電流
を第1の電圧に変換する電流―電圧変換回路と、電荷が
充電されるコンデンサと、当該コンデンサに接続された
第1の負荷素子と、を有し、前記第1の電圧に基づい
て、前記第1の負荷素子を介して、前記コンデンサの電
荷を放電する又は前記コンデンサに電荷を充電する第1
の放電/充電回路と、前記第1の放電/充電回路による
前記放電又は充電に基づく前記コンデンサの電圧変化を
出力する出力回路とを具備することを特徴とするセンサ
装置である。
A first aspect of the present invention is to provide a sensor array in which sensors for detecting a physical change amount or a chemical change amount and outputting an electric signal are arranged, a sense amplifier circuit for amplifying the electric signal, A current transfer circuit comprising a first stage and a second stage, wherein a first current appearing in the first stage based on the amplified electric signal is supplied to the second stage by a second current.
A current transfer circuit for transferring the current as a current, a current-voltage conversion circuit for converting the second current into a first voltage, a capacitor charged with an electric charge, and a first load element connected to the capacitor. And discharging the electric charge of the capacitor or charging the capacitor via the first load element based on the first voltage.
And a discharge circuit for outputting a voltage change of the capacitor based on the discharge or charge by the first discharge / charge circuit.

【0010】なお、前記電流転送回路は、増幅された前
記電気信号に基づいて、前記第1の段に出現する第1の
電流を、前記第2の段に第2の電流として転送、転写、
出力、発生する等の機能を有する。
The current transfer circuit transfers, transfers, as a second current to the second stage, a first current appearing in the first stage as a second current based on the amplified electric signal.
It has functions such as output and generation.

【0011】本発明の第2の視点は、物理的変化量又は
化学的変化量を検出し、電気信号を出力するセンサが配
列されたセンサアレイと、コンデンサと、前記センサア
レイの前記電気信号に基づく駆動電圧により駆動し、前
記コンデンサの電荷を放電する又は前記コンデンサに電
荷を充電する第1の放電/充電回路と、前記コンデンサ
に電荷を充電する又は前記コンデンサから電荷を放電す
る第2の放電/充電回路と、前記コンデンサと前記第2
の放電/充電回路との間のノードの電位に基づいて、前
記駆動電圧を制御する制御回路と、前記第1の放電/充
電回路によって放電又は充電された前記コンデンサの電
圧変化を出力する出力回路とを具備することを特徴とす
るセンサ装置である。
A second aspect of the present invention provides a sensor array in which sensors for detecting a physical change amount or a chemical change amount and outputting an electric signal are arranged, a capacitor, and the electric signal of the sensor array. A first discharging / charging circuit for driving a capacitor based on a driving voltage to discharge a charge of the capacitor or charging the capacitor with a charge; and a second discharge for charging the capacitor with a charge or discharging a charge from the capacitor. / Charging circuit, the capacitor and the second
Control circuit for controlling the drive voltage based on the potential of the node between the discharge / charge circuit and the output circuit for outputting the voltage change of the capacitor discharged or charged by the first discharge / charge circuit. And a sensor device.

【0012】このような構成によれば、高感度と広いダ
イナミックレンジの両立を可能とした検出回路を持つセ
ンサ装置を実現することができる。
According to such a structure, it is possible to realize a sensor device having a detection circuit capable of achieving both high sensitivity and a wide dynamic range.

【0013】[0013]

【発明の実施の形態】以下、本発明の実施形態を図面に
従って説明する。なお、以下の説明において、略同一の
機能及び構成を有する構成要素については、同一符号を
付し、重複説明は必要な場合にのみ行う。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings. In the following description, constituent elements having substantially the same functions and configurations are designated by the same reference numerals, and redundant description will be given only when necessary.

【0014】図1は、本実施の形態に係るセンサ装置
(ボロメータ型非冷却赤外線センサ)の要部構成を示し
た図である。センサアレイの単位赤外線センサ1は、熱
電変換素子としてのダイオードが複数個直列接続された
ダイオードアレイを有し、これが行列選択線x,yの交
差部に配置される。ダイオードのアノードは、一方の選
択線(駆動線)xに接続され、カソードは他方の選択線
(出力信号線)yに接続されている。
FIG. 1 is a diagram showing a main configuration of a sensor device (bolometer type uncooled infrared sensor) according to the present embodiment. The unit infrared sensor 1 of the sensor array has a diode array in which a plurality of diodes as thermoelectric conversion elements are connected in series, and this is arranged at the intersection of the matrix selection lines x and y. The anode of the diode is connected to one selection line (driving line) x, and the cathode is connected to the other selection line (output signal line) y.

【0015】図2は、この実施の形態の赤外線センサ装
置のセンサアレイ部の一画素領域の構造を示す平面図で
ある。図3は、図2のIII−III’断面図である。図示の
ようにセンサアレイは、半導体基板として単結晶シリコ
ン基板10上に、空隙20をおいて中空状態に支持され
る赤外線センサ1が形成される。赤外線センサ1は、シ
リコン層に形成されて複数個直列接続されたダイオード
18からなる熱電変換素子を有し、その上部に層間絶縁
膜を介して形成されたシリコン酸化膜19aとシリコン
窒化膜19bの積層膜からなる赤外線吸収層19を有す
る。
FIG. 2 is a plan view showing the structure of one pixel region of the sensor array portion of the infrared sensor device according to this embodiment. FIG. 3 is a sectional view taken along the line III-III ′ of FIG. As shown in the figure, in the sensor array, an infrared sensor 1 supported in a hollow state with a void 20 is formed on a single crystal silicon substrate 10 as a semiconductor substrate. The infrared sensor 1 has a thermoelectric conversion element formed of a plurality of diodes 18 formed in a silicon layer and connected in series, and a silicon oxide film 19a and a silicon nitride film 19b formed above the thermoelectric conversion element via an interlayer insulating film. It has an infrared absorption layer 19 made of a laminated film.

【0016】中空状態の赤外線センサ1は、画素選択を
行う行,列選択線12,13(図1の駆動線x,出力信
号線yに対応する)が埋設された、基板10に固定され
た状態の枠体部11により囲まれる。そして、この枠体
部11と赤外線センサ1の間を連結して赤外線センサ1
を中空状態で支持するために、支持ビーム14,15
が、基板1から浮いた状態に形成される。この支持ビー
ム14,15は、赤外線センサ1のダイオードの端子を
枠体部11の行列選択線12,13に接続するための信
号配線16,17が埋設されている。
The hollow infrared sensor 1 is fixed to a substrate 10 in which row and column selection lines 12 and 13 (corresponding to the drive line x and the output signal line y in FIG. 1) for selecting pixels are embedded. It is surrounded by the frame body portion 11 in the state. Then, the frame portion 11 and the infrared sensor 1 are connected to each other to connect the infrared sensor 1
In order to support the hollow part of the support beam 14,15
Are formed so as to float from the substrate 1. The support beams 14 and 15 are embedded with signal wirings 16 and 17 for connecting the terminals of the diode of the infrared sensor 1 to the matrix selection lines 12 and 13 of the frame body 11.

【0017】図1は、以上のようなセルアレイの一つの
赤外線センサ1に着目した測定回路を示しているが、こ
の測定回路もセンサアレイと同じシリコン基板上に、セ
ンサアレイの周辺に形成される。駆動線xを駆動するド
ライバ2は、垂直走査レジスタの出力である“Vレジス
タ”が入力される2段のCMOSインバータにより構成
されている。出力信号線yに流れるセンサ電流の変化を
検出する検出回路3は、周期的に予備充電される蓄積コ
ンデンサC2を有する。コンデンサC2の一端は接地さ
れ、他端N4には、選択的に充電するための充電用NM
OSトランジスタMN5が接続されている。検出回路3
は、センサ1が選択されたときに、その出力に応じてこ
の蓄積コンデンサC2の電荷を放電させることによっ
て、センサ出力を検出することになる。
FIG. 1 shows a measuring circuit focusing on one infrared sensor 1 of the above cell array. This measuring circuit is also formed on the same silicon substrate as the sensor array and around the sensor array. . The driver 2 that drives the drive line x is configured by a two-stage CMOS inverter to which the “V register” that is the output of the vertical scanning register is input. The detection circuit 3 that detects a change in the sensor current flowing through the output signal line y has a storage capacitor C2 that is periodically precharged. One end of the capacitor C2 is grounded, and the other end N4 has a charging NM for selectively charging.
The OS transistor MN5 is connected. Detection circuit 3
When the sensor 1 is selected, the sensor output is detected by discharging the charge of the storage capacitor C2 according to the output of the sensor 1.

【0018】検出回路3の初段には、電流線センシング
型のセンスアンプ回路31が設けられている。センスア
ンプ回路31は、出力信号線yに接続された負荷NMO
SトランジスタMN0、この負荷NMOSトランジスタ
MN0により出力信号線yの端子N1に得られる電圧を
検出するセンス用NMOSトランジスタMN1等を有す
る。負荷NMOSトランジスタMN0は、ソースが接地
され、ゲートに固定のバイアスGL1が与えられて5極
管領域の一定電流I0が流れるようになっている。従っ
て端子N1には、センサ1のダイオードの電圧降下Vf
に対応して変化する電圧が得られる。この端子N1に結
合コンデンサC1を介してゲートが接続されたセンス用
NMOSトランジスタMN1を有する。
At the first stage of the detection circuit 3, a current line sensing type sense amplifier circuit 31 is provided. The sense amplifier circuit 31 includes a load NMO connected to the output signal line y.
It has an S transistor MN0, a sense NMOS transistor MN1 for detecting a voltage obtained at the terminal N1 of the output signal line y by the load NMOS transistor MN0, and the like. The source of the load NMOS transistor MN0 is grounded, a fixed bias GL1 is applied to the gate thereof, and a constant current I0 in the pentode region flows. Therefore, the voltage drop Vf of the diode of the sensor 1 is applied to the terminal N1.
A voltage that changes corresponding to is obtained. A sense NMOS transistor MN1 having a gate connected to the terminal N1 via a coupling capacitor C1 is provided.

【0019】NMOSトランジスタMN1のドレインと
電源端子の間には、ゲートとドレインが接続された電流
源負荷PMOSトランジスタMP1が設けられている。
NMOSトランジスタMN1のソースは、NMOSトラ
ンジスタMN2を介して、選択的に制御電圧が与えられ
る端子HAMPに接続されている。センス動作時は、端
子HAMPが接地となる。センス用NMOSトランジス
タMN1のゲート端子N2とドレインの間には、端子N
2を所定レベルに初期設定して5極管動作させるための
NMOSトランジスタMN3が設けられている。
A current source load PMOS transistor MP1 whose gate and drain are connected is provided between the drain of the NMOS transistor MN1 and the power supply terminal.
The source of the NMOS transistor MN1 is connected to the terminal HAMP to which the control voltage is selectively applied via the NMOS transistor MN2. During the sensing operation, the terminal HAMP is grounded. A terminal N is provided between the gate terminal N2 and the drain of the sense NMOS transistor MN1.
An NMOS transistor MN3 for initializing 2 to a predetermined level for pentode operation is provided.

【0020】センスアンプ回路31の出力電流I1を電
圧に変換するために、PMOSトランジスタMP1と共
にカレントミラー回路を構成するPMOSトランジスタ
MP2を備えた電流−電圧変換回路32が設けられてい
る。PMOSトランジスタMP2のドレインと接地端子
の間には、二つのNMOSトランジスタMN11,MN
12が接続されている。一方のNMOSトランジスタM
N11のゲートには固定のバイアス電圧GL3が与えら
れ、もう一方のNMOSトランジスタMN12のゲート
には、蓄積コンデンサC2の端子N4の電圧が帰還され
る。
In order to convert the output current I1 of the sense amplifier circuit 31 into a voltage, a current-voltage conversion circuit 32 including a PMOS transistor MP2 which constitutes a current mirror circuit together with the PMOS transistor MP1 is provided. Two NMOS transistors MN11 and MN are provided between the drain of the PMOS transistor MP2 and the ground terminal.
12 are connected. One NMOS transistor M
A fixed bias voltage GL3 is applied to the gate of N11, and the voltage of the terminal N4 of the storage capacitor C2 is fed back to the gate of the other NMOS transistor MN12.

【0021】PMOSトランジスタMP2は、前段のP
MOSトランジスタMP1の電流I1を反映した電流I
2を出力する。PMOSトランジスタMP1,MP2の
寸法が同じであれば、I1=I2である。この電流I2
は、NMOSトランジスタMN11,MN12のコンダ
クタンスに応じてそれぞれ、I21,I22として分流
する。そしてこの電流−電圧変換回路32の出力端子N
3には、NMOSトランジスタMN11,MN12によ
る電流引き込み能力と、PMOSトランジスタMP2の
出力電流I2により決まる電圧が得られることになる。
The PMOS transistor MP2 has a P
A current I reflecting the current I1 of the MOS transistor MP1
2 is output. If the dimensions of the PMOS transistors MP1 and MP2 are the same, then I1 = I2. This current I2
Are shunted as I21 and I22 according to the conductances of the NMOS transistors MN11 and MN12, respectively. The output terminal N of the current-voltage conversion circuit 32 is
In 3, the voltage drawn by the current drawing capability of the NMOS transistors MN11 and MN12 and the output current I2 of the PMOS transistor MP2 can be obtained.

【0022】この電流−電圧変換回路32の出力端子N
3にゲートが接続されたNMOSトランジスタMN13
は、蓄積コンデンサC2の電荷を放電させる放電回路3
3を構成している。NMOSトランジスタMN13のソ
ースは抵抗Rを介して接地され、ドレインは選択スイッ
チNMOSトランジスタMN4を介して蓄積コンデンサ
C2の端子N4に接続されている。
The output terminal N of the current-voltage conversion circuit 32
NMOS transistor MN13 whose gate is connected to 3
Is a discharge circuit 3 for discharging the charge of the storage capacitor C2.
Make up three. The source of the NMOS transistor MN13 is grounded via the resistor R, and the drain is connected to the terminal N4 of the storage capacitor C2 via the selection switch NMOS transistor MN4.

【0023】コンデンサC2の端子N4の電圧を取り出
すために出力回路34が設けられている。出力回路34
は、ゲートが選択スイッチNMOSトランジスタMN6
を介して端子N4に接続されたNMOSトランジスタM
N8と、これに直列接続されたNMOSトランジスタM
N9からなる電圧フォロアである。NMOSトランジス
タMN8のゲートには、リセット用NMOSトランジス
タMN7が接続されている。
An output circuit 34 is provided to take out the voltage of the terminal N4 of the capacitor C2. Output circuit 34
Has a gate having a selection switch NMOS transistor MN6
NMOS transistor M connected to terminal N4 via
N8 and an NMOS transistor M connected in series with it
It is a voltage follower composed of N9. The reset NMOS transistor MN7 is connected to the gate of the NMOS transistor MN8.

【0024】本センサ装置の動作は、大きく二つに分け
ることができる。一つは、電流I1に対応する電流I2
に基づき生成される電圧と抵抗Rとによって、放電回路
33が放電する電流I3を線形制御である。もう一つ
は、蓄積コンデンサC2を充電する充電回路において発
生するリーク電流による影響を除去するためのフィード
バック系制御ある。以下、この二点を中心に、図4を用
いて本センサ装置の動作を説明する。
The operation of the present sensor device can be roughly divided into two. One is a current I2 corresponding to the current I1.
The current I3 discharged by the discharge circuit 33 is linearly controlled by the voltage generated on the basis of the resistance R. The other is a feedback system control for eliminating the influence of the leak current generated in the charging circuit for charging the storage capacitor C2. Hereinafter, focusing on these two points, the operation of the sensor device will be described with reference to FIG.

【0025】図4は、センサアレイがm×nのセンサで
構成される場合の二次元走査の測定動作波形を示してい
る。Δt0が、垂直走査レジスタの出力“Vレジスタ”
によるm本の駆動線xの全走査期間であり、各駆動線x
の走査周期Δt1毎に、水平走査レジスタの出力“Hレ
ジスタ”により、n本の出力信号線を選択する水平走査
読み出しが行われる。
FIG. 4 shows a measurement operation waveform of two-dimensional scanning when the sensor array is composed of m × n sensors. Δt0 is the output “V register” of the vertical scanning register
Is a total scanning period of m drive lines x, and each drive line x
For each scanning cycle Δt1, the horizontal scanning read is performed by the output “H register” of the horizontal scanning register to select n output signal lines.

【0026】具体的に、図1の一本ずつの駆動線xと信
号線yに着目してその動作を説明すると、まず走査初期
の時刻t0で、端子VRST,HAMPが高レベルにな
り、NMOSトランジスタNM5により蓄積コンデンサ
C2が電圧VRSに充電(リセット)される。コンデン
サC2のリセット動作は、垂直走査の各周期毎に繰り返
される。コンデンサC2のリセットが終了した後、端子
HAMPを高レベルに保持したまま、端子VFB,HA
SEL1が高レベルになる(時刻t1)。これにより、
NMOSトランジスタMN2を介して、センス用NMO
SトランジスタMN1のソースが昇圧され、ドレインが
電源電圧VDD近くまで昇圧し、同時にNMOSトラン
ジスタMN3によりゲート端子N2も充電される。
Specifically, the operation will be described by paying attention to the drive line x and the signal line y one by one in FIG. 1. First, at time t0 at the beginning of scanning, the terminals VRST and HAMP become high level, and the NMOS. The storage capacitor C2 is charged (reset) to the voltage VRS by the transistor NM5. The reset operation of the capacitor C2 is repeated every vertical scanning cycle. After the resetting of the capacitor C2 is completed, the terminals HFB and HA are held at the high level.
SEL1 goes high (time t1). This allows
Sense NMO via NMOS transistor MN2
The source of the S transistor MN1 is boosted and the drain thereof is boosted to near the power supply voltage VDD, and at the same time, the gate terminal N2 is also charged by the NMOS transistor MN3.

【0027】そして、HAMP,VFB,HASEL1
が低レベルに戻ると、NMOSトランジスタMN2,M
N3がオフになって、端子N2は、所定の電圧に初期設
定された状態でフローティングになり、センス用NMO
SトランジスタMN1のソースもオープンになる(時刻
t2)。即ち、センス用NMOSトランジスタMN1
は、ゲートがフローティングで5極管動作できるバイア
ス状態に設定される、この後、センサ1が駆動される。
Then, HAMP, VFB, HASEL1
Returns to the low level, the NMOS transistors MN2 and M
When N3 is turned off and the terminal N2 is initially set to a predetermined voltage and floats,
The source of the S transistor MN1 is also opened (time t2). That is, the sense NMOS transistor MN1
Is set to a biased state where the gate is floating and pentode operation is possible, after which the sensor 1 is driven.

【0028】まず、端子VRST,HASEL2が高レ
ベルになり(時刻t3)、少し遅れて“Vレジスタ”が
高レベル、同時に端子HASEL1も高レベルになる
(時刻t4)。これにより、蓄積コンデンサC2の再度
の充電が行われ、同時に放電用NMOSトランジスタM
N13が蓄積コンデンサC2の端子N4に接続され、セ
ンス用NMOSトランジスタMN1はソースが接地され
て活性になる。NMOSトランジスタMN1が活性化さ
れるときには、コンデンサC2の充電動作は終了してい
る。
First, the terminals VRST and HASEL2 become high level (time t3), and after a short delay, the "V register" becomes high level, and at the same time the terminal HASEL1 also becomes high level (time t4). As a result, the storage capacitor C2 is charged again, and at the same time, the discharging NMOS transistor M
N13 is connected to the terminal N4 of the storage capacitor C2, and the source of the sensing NMOS transistor MN1 is grounded and activated. When the NMOS transistor MN1 is activated, the charging operation of the capacitor C2 is completed.

【0029】センサ1の出力電流I0は、NMOSトラ
ンジスタMN0が5極管領域にバイアスされていること
から、ほぼ一定になる。赤外線入射によるダイオードの
温度上昇ΔTdにより生じるダイオードの電圧降下nΔ
Vfは、結合コンデンサC1を介してセンス用NMOS
トランジスタMN1のゲート端子N2に与えられる。ゲ
ート端子N2の初期設定電圧をVrefとすると、セン
サ出力によってこれが、Vref+nΔVfになる。
The output current I0 of the sensor 1 is substantially constant because the NMOS transistor MN0 is biased in the pentode region. Diode voltage drop nΔ caused by temperature rise ΔTd of diode due to incident infrared rays
Vf is a sensing NMOS via a coupling capacitor C1
It is applied to the gate terminal N2 of the transistor MN1. When the initial setting voltage of the gate terminal N2 is Vref, this becomes Vref + nΔVf due to the sensor output.

【0030】そして、センスアンプ回路31では、ゲー
ト端子N2の電圧変化により、センス用NMOSトラン
ジスタMN1に流れる電流が、I1+ΔI1に変化す
る。従来の回路と異なり、センス用NMOSトランジス
タMN1のドレインには、電流源負荷PMOSトランジ
スタMP1があるから、このセンスアンプ回路31で
は、NMOSトランジスタMN1のドレインが電源電圧
の範囲でA級増幅動作が可能であり、線形性の優れた電
圧−電流変換が行われる。
Then, in the sense amplifier circuit 31, the current flowing through the sense NMOS transistor MN1 changes to I1 + ΔI1 due to the voltage change of the gate terminal N2. Unlike the conventional circuit, the drain of the sensing NMOS transistor MN1 has the current source load PMOS transistor MP1. Therefore, in this sense amplifier circuit 31, the drain of the NMOS transistor MN1 can perform class A amplification operation within the range of the power supply voltage. And voltage-current conversion with excellent linearity is performed.

【0031】電流−電圧変換回路32では、PMOSト
ランジスタMP1の電流を反映した電流I2+ΔI2が
PMOSトランジスタMP2により供給されるから、端
子N3にはこの電流と、NMOSトランジスタMN1
1,MN12の抵抗で決まる電圧V2が得られる。そし
てこの電圧V2により放電回路33のNMOSトランジ
スタMN13が駆動され、蓄積コンデンサC2の電荷が
オンしているNMOSトランジスタMN4を介し、NM
OSトランジスタMN13及び抵抗Rを介して放電され
る。
In the current-voltage conversion circuit 32, the current I2 + ΔI2 reflecting the current of the PMOS transistor MP1 is supplied by the PMOS transistor MP2. Therefore, this current and the NMOS transistor MN1 are supplied to the terminal N3.
1, the voltage V2 determined by the resistance of MN12 is obtained. Then, the voltage V2 drives the NMOS transistor MN13 of the discharge circuit 33, and the charge of the storage capacitor C2 is turned on via the NMOS transistor MN4.
It is discharged through the OS transistor MN13 and the resistor R.

【0032】放電回路33の放電電流I3は、端子N3
の電圧V(N3)及びコンデンサC2の端子N4の電圧
によって変化する。この放電電流I3とコンデンサC2
の電荷変化量(即ち放電電荷量)ΔQの時間変化の抵抗
Rに対する依存性を示すと、図5(a)、5(b)のよ
うになる。図5(a)は、抵抗Rが無いかまたは十分小
さい場合であり、図5(b)は抵抗Rが十分大きい場合
である。抵抗Rが無いかまたは十分小さい場合には、V
(N3)をパラメータとして放電電流I3の変化は図5
(a)のような波形を示す。この場合、センサ1が駆動
されている時刻t4−t5の間のコンデンサC2の電荷
量変化ΔQ1,ΔQ2は、放電電流I3を時刻t4から
t5まで積分して得られるが、図示のように必ずしも線
形にはならない。
The discharge current I3 of the discharge circuit 33 is supplied to the terminal N3.
Voltage V (N3) and the voltage of the terminal N4 of the capacitor C2. This discharge current I3 and capacitor C2
5A and 5B show the dependence of the time change of the charge change amount (that is, the discharge charge amount) ΔQ on the resistance R. FIG. 5A shows the case where the resistance R is absent or sufficiently small, and FIG. 5B shows the case where the resistance R is sufficiently large. If there is no resistance R or it is small enough, V
The change of the discharge current I3 with (N3) as a parameter is shown in FIG.
A waveform as shown in FIG. In this case, the charge amount changes ΔQ1 and ΔQ2 of the capacitor C2 between the times t4 and t5 during which the sensor 1 is driven are obtained by integrating the discharge current I3 from the times t4 to t5, but as shown in the figure, they are not always linear. It doesn't.

【0033】これに対して、抵抗Rが十分に大きい場合
には、図5(b)に示すように、放電電流I3の変化が
線形になり、端子N3の電圧V(N3)と電荷量変化Δ
Qもほぼ線形になる。更に、端子N4の電圧V3は、V
3=VRS−ΔQ/Cで与えられるため、端子N4の電
圧も線形に変化する。この端子電圧は、“Vレジスタ”
が低レベルになった後、“Hレジスタ”が高レベルにな
ることにより、NMOSトランジスタMN6を介し、出
力回路34から出力端子Soutに取り出される。
On the other hand, when the resistance R is sufficiently large, the discharge current I3 changes linearly as shown in FIG. 5B, and the voltage V (N3) at the terminal N3 and the charge amount change. Δ
Q also becomes almost linear. Further, the voltage V3 at the terminal N4 is V
Since 3 = VRS−ΔQ / C, the voltage at the terminal N4 also changes linearly. This terminal voltage is "V register"
Becomes low level and then becomes high level, the signal is taken out from the output circuit 34 to the output terminal Sout via the NMOS transistor MN6.

【0034】“Hレジスタ”は、水平走査レジスタの出
力であって、図4に示すように順次高レベルになり、n
本の出力信号線yの出力が走査されて出力される。この
各水平走査期間Δt4の後半では、水平走査リセット信
号HRSTが高レベルになり、NMOSトランジスタM
N7によって出力回路34の入力端子は、リセットされ
る。
The "H register" is the output of the horizontal scanning register, which sequentially goes high as shown in FIG.
The output of the book output signal line y is scanned and output. In the latter half of each horizontal scanning period Δt4, the horizontal scanning reset signal HRST becomes high level and the NMOS transistor M
The input terminal of the output circuit 34 is reset by N7.

【0035】この実施の形態によりダイナミックレンジ
が改善される理由は、次の通りである。センス用NMO
SトランジスタMN1は、この実施の形態の場合、直接
コンデンサC2を放電せず、電流源負荷PMOSトラン
ジスタMP1が接続されて、センスアンプ回路31を構
成している。従ってセンスアンプ回路31では、コンデ
ンサC2の端子電圧の影響を受けることなく、線形性の
よい電圧−電流変換が行われる。その出力電流I1は、
カレントミラーによりI2としてコピーされた後、MN
11を用いた電流−電圧変換回路32によりMN13の
ゲート電圧Vgに変換されて、これにより放電回路33
が駆動される。放電回路33の放電電流I3は、入力電
圧と抵抗Rにより決まるが、Vg=V2(N3の端子電
圧)−R×I3で与えられる。このためRは、(I2に
比例した)V2の電位の上昇と共に急激に増加する電流
I3を抑制する働きがあり、これも線形性を良くする結
果となる。従って、広い入力電圧範囲で出力電圧が直線
的に変化することになり、ダイナミックレンジが改善さ
れることになる。
The reason why the dynamic range is improved by this embodiment is as follows. NMO for sense
In the case of this embodiment, the S transistor MN1 does not directly discharge the capacitor C2, but the current source load PMOS transistor MP1 is connected to form the sense amplifier circuit 31. Therefore, in the sense amplifier circuit 31, voltage-current conversion with good linearity is performed without being affected by the terminal voltage of the capacitor C2. The output current I1 is
After being copied as I2 by the current mirror, MN
It is converted into the gate voltage Vg of the MN 13 by the current-voltage conversion circuit 32 using 11, and thereby the discharge circuit 33.
Is driven. The discharge current I3 of the discharge circuit 33 is determined by the input voltage and the resistance R, but is given by Vg = V2 (terminal voltage of N3) −R × I3. Therefore, R has a function of suppressing the current I3 that rapidly increases with the increase of the potential of V2 (proportional to I2), which also results in improving the linearity. Therefore, the output voltage changes linearly in a wide input voltage range, and the dynamic range is improved.

【0036】また、本実施形態に係るセンサ装置では、
カレントミラーを用いた電流−電圧変換回路32により
得られる電圧、及び抵抗Rによって、放電電流I3が線
形的に制御される。従って、コンデンサC2の容量を大
きくすることなくセンサ出力の線形性を向上させること
ができ、高感度化を実現することができる。
Further, in the sensor device according to this embodiment,
The discharge current I3 is linearly controlled by the voltage obtained by the current-voltage conversion circuit 32 using the current mirror and the resistor R. Therefore, the linearity of the sensor output can be improved without increasing the capacitance of the capacitor C2, and high sensitivity can be realized.

【0037】さらに、本実施形態に係るセンサ装置で
は、電流−電圧変換回路32のNMOSトランジスタM
N11に併設したNMOSトランジスタMN12が、端
子N4の電圧低下を加速する働きをする。即ち、端子N
4の電圧が低下すると、NMOSトランジスタMN12
のコンダクタンスが低下し、端子N3の電圧を上昇させ
る。これは放電回路33によるコンデンサC2の放電電
流を増加させ、端子N4の電圧低下を加速する方向に働
く。これにより、高い入力電圧の領域でもコンデンサC
2の端子N4を十分に低いレベルまで低下させることが
でき、ダイナミックレンジの拡大が図られる。
Further, in the sensor device according to this embodiment, the NMOS transistor M of the current-voltage conversion circuit 32 is used.
The NMOS transistor MN12 provided in parallel with N11 functions to accelerate the voltage drop at the terminal N4. That is, terminal N
When the voltage of 4 drops, the NMOS transistor MN12
Conductance decreases, increasing the voltage of the terminal N3. This increases the discharge current of the capacitor C2 by the discharge circuit 33, and acts to accelerate the voltage drop at the terminal N4. This allows the capacitor C to be used even in the high input voltage range.
The terminal N4 of No. 2 can be lowered to a sufficiently low level, and the dynamic range can be expanded.

【0038】なお、図1において、コンデンサC2の端
子N4の電圧が低下したときに、充電用NMOSトラン
ジスタMN5のリーク電流が大きくなり、これが端子N
4の電圧低下を妨げる。しかしながら、本実施形態に係
るセンサ装置では、次の様な作用にて、コンデンサC2
を十分に放電させ電位低下させることができる。すなわ
ち、電流−電圧変換回路32のNMOSトランジスタM
N11に併設したNMOSトランジスタMN12が、端
子N4の電圧低下を加速する働きをする。端子N4の電
圧が低下すると、NMOSトランジスタMN12のコン
ダクタンスが低下し、端子N3の電圧を上昇させる。こ
れは放電回路33によるコンデンサC2の放電電流を増
加させ、端子N4の電圧低下を加速する方向に働く。こ
れにより、高い入力電圧の領域でもコンデンサC2の端
子N4を十分に低いレベルまで低下させることができ、
ダイナミックレンジの拡大が図られる。
In FIG. 1, when the voltage of the terminal N4 of the capacitor C2 drops, the leakage current of the charging NMOS transistor MN5 increases, which is the terminal N.
The voltage drop of 4 is prevented. However, in the sensor device according to the present embodiment, the capacitor C2 is operated as follows.
Can be sufficiently discharged to reduce the potential. That is, the NMOS transistor M of the current-voltage conversion circuit 32
The NMOS transistor MN12 provided in parallel with N11 functions to accelerate the voltage drop at the terminal N4. When the voltage of the terminal N4 decreases, the conductance of the NMOS transistor MN12 decreases and the voltage of the terminal N3 increases. This increases the discharge current of the capacitor C2 by the discharge circuit 33, and acts to accelerate the voltage drop at the terminal N4. As a result, the terminal N4 of the capacitor C2 can be lowered to a sufficiently low level even in a high input voltage region,
The dynamic range is expanded.

【0039】図6は、本実施形態に係るセンサ装置の比
較例を示しており、従来の典型的なセンサ装置の要部構
成(センサアレイの一つの赤外線センサ1に着目して測
定回路)を示した図である。センサ1は前述のように直
列接続された複数のダイオードを有し、これが行列選択
線x,yの交差部に配置される。ダイオードのアノード
は、一方の選択線(駆動線)xに接続され、カソードは
他方の選択線(出力信号線)yに接続されている。
FIG. 6 shows a comparative example of the sensor device according to the present embodiment, and shows a main part configuration of a conventional typical sensor device (measurement circuit focusing on one infrared sensor 1 of the sensor array). It is the figure shown. The sensor 1 has a plurality of diodes connected in series as described above, and this is arranged at the intersection of the matrix selection lines x and y. The anode of the diode is connected to one selection line (driving line) x, and the cathode is connected to the other selection line (output signal line) y.

【0040】駆動線xには、垂直走査レジスタの出力
“Vレジスタ”により駆動されるドライバ2が接続さ
れ、選択時にPMOSトランジスタMP102によりセ
ンサ1に電流が供給される。出力信号線yの端子N1
は、NMOSトランジスタMN0を介して接地され、端
子N1が結合コンデンサC1を介して検出回路3のセン
ス用NMOSトランジスタMN1のゲートに接続され
る。センス用NMOSトランジスタMN1は、センサ出
力に応じて、蓄積コンデンサC2の電荷を放電する動作
を行う。この蓄積コンデンサC2の放電による電圧変化
を、NMOSトランジスタMN8,MN9からなる電圧
フォロアで出力Soutとして取り出すようになってい
る。
The driver 2 driven by the output "V register" of the vertical scanning register is connected to the drive line x, and the current is supplied to the sensor 1 by the PMOS transistor MP102 at the time of selection. Terminal N1 of output signal line y
Is grounded through the NMOS transistor MN0, and the terminal N1 is connected to the gate of the sensing NMOS transistor MN1 of the detection circuit 3 through the coupling capacitor C1. The sense NMOS transistor MN1 performs an operation of discharging the charge of the storage capacitor C2 according to the sensor output. The voltage change due to the discharge of the storage capacitor C2 is taken out as an output Sout by a voltage follower composed of NMOS transistors MN8 and MN9.

【0041】簡単に測定動作を説明すると、センサ1の
選択に先立ち、蓄積コンデンサC2には、NMOSトラ
ンジスタMN5を介して、一定電圧VRSの充電が行わ
れる。また、NMOSトランジスタMN3,MN2をオ
ンにして、センス用NMOSトランジスタMN1のソー
スに端子HAMPから正電圧を与えて、センス用NMO
SトランジスタMN1のゲートを充電した後、そのゲー
トをフローティングにする。具体的に、センス用NMO
SトランジスタMN1を、5極管動作する条件にゲート
バイアスされるように初期設定される。
Briefly explaining the measurement operation, prior to selection of the sensor 1, the storage capacitor C2 is charged with a constant voltage VRS via the NMOS transistor MN5. Further, the NMOS transistors MN3 and MN2 are turned on, and a positive voltage is applied to the source of the sensing NMOS transistor MN1 from the terminal HAMP to sense NMO.
After charging the gate of the S transistor MN1, the gate is made floating. Specifically, NMO for sense
The S-transistor MN1 is initialized so as to be gate-biased under the condition of operating a pentode.

【0042】この状態でセンサ1が選択されると、ダイ
オードの電圧降下Vfに対応して、センス用NMOSト
ランジスタMN1のゲート電圧Vgが変化する。NMO
SトランジスタMN4をオンにすると、センス用NMO
SトランジスタMN1により蓄積コンデンサ2が放電さ
れ、電位低下する。従ってコンデンサC2に残った電荷
による電圧を、選択トランジスタMN6を介し、電圧フ
ォロアを介して読み出すことにより、温度測定ができ
る。
When the sensor 1 is selected in this state, the gate voltage Vg of the sensing NMOS transistor MN1 changes corresponding to the voltage drop Vf of the diode. NMO
When the S-transistor MN4 is turned on, the sense NMO is
The storage capacitor 2 is discharged by the S-transistor MN1, and the potential drops. Therefore, temperature can be measured by reading the voltage due to the electric charge remaining in the capacitor C2 through the selection transistor MN6 and the voltage follower.

【0043】図7は、図6に示した従来のセンサ装置の
センス用NMOSトランジスタMN1の入力電圧Vin
と、蓄積コンデンサC2の出力電圧Voutの関係を実
線で示している。同図の電圧−電流曲線の傾斜が温度感
度になる。図から明らかなように、温度変化が小さい領
域(入力電圧Vinが小さい領域)では、感度は低くな
っている。また、入力電圧が高くなると、出力電圧Vo
utが飽和して感度は低くなる。従って、ダイナミック
レンジは小さくなってしまう。好ましくは、図7に破線
で示したように、広い入力電圧範囲で一定の感度が得ら
れることが好ましい。
FIG. 7 shows the input voltage Vin of the sensing NMOS transistor MN1 of the conventional sensor device shown in FIG.
And the relationship between the output voltage Vout of the storage capacitor C2 and the solid line. The slope of the voltage-current curve in the figure is the temperature sensitivity. As is clear from the figure, the sensitivity is low in the region where the temperature change is small (the region where the input voltage Vin is small). Further, when the input voltage becomes high, the output voltage Vo
Since ut is saturated, the sensitivity becomes low. Therefore, the dynamic range becomes small. Preferably, as shown by the broken line in FIG. 7, it is preferable that constant sensitivity be obtained in a wide input voltage range.

【0044】以上述べた従来のセンサ装置と本実施形態
に係るセンサ装置とを比較した場合、大きく次の二点に
おいて、構成上の差異がある。
When the above-described conventional sensor device and the sensor device according to the present embodiment are compared, there are two major differences in structure.

【0045】第1点は、蓄積コンデンサC2の放電が線
形となるように制御して、センサ装置の高感度化及び広
いダイナミックレンジを達成するための機構の有無であ
る。
The first point is the presence or absence of a mechanism for controlling the discharge of the storage capacitor C2 to be linear so as to achieve high sensitivity and a wide dynamic range of the sensor device.

【0046】すなわち、従来のセンサ装置において、上
述のように広い電圧範囲で高感度が得られない。主な原
因は、センス用NMOSトランジスタMN1により直接
蓄積コンデンサC2を放電させていることにある。前述
のように、センス用NMOSトランジスタMN1は5極
管動作させており、その放電電流I1は入力ゲート電圧
のほぼ2乗で決まる。ダイオードの電圧降下Vfの変化
は高々数100μVであり、入力ゲート電圧の変化も小
さいから、一つのセンス用NMOSトランジスタMN1
では、放電電流I1の大きな変化を得ることができな
い。
That is, in the conventional sensor device, high sensitivity cannot be obtained in a wide voltage range as described above. The main cause is that the storage NMOS transistor MN1 directly discharges the storage capacitor C2. As described above, the sensing NMOS transistor MN1 operates as a pentode, and its discharge current I1 is determined by the square of the input gate voltage. Since the change in the voltage drop Vf of the diode is at most several 100 μV and the change in the input gate voltage is small, one sense NMOS transistor MN1 is used.
Then, a large change in the discharge current I1 cannot be obtained.

【0047】これに対し、本実施形態に係るセンサ装置
では、上述の様に、センス用NMOSトランジスタMN
1は、直接コンデンサC2を放電せず、電流源負荷PM
OSトランジスタMP1が接続されて、センスアンプ回
路31を構成している。その出力電流I1は、カレント
ミラーを用いた電流−電圧変換回路32により電圧に変
換され、これにより放電回路33が駆動される。従っ
て、出力電圧を広い入力電圧範囲で直線的に変化させる
ことができ、広いダイナミックレンジを確保することが
できる。
On the other hand, in the sensor device according to this embodiment, as described above, the sensing NMOS transistor MN is used.
1 does not directly discharge the capacitor C2, but the current source load PM
The OS transistor MP1 is connected to form the sense amplifier circuit 31. The output current I1 is converted into a voltage by the current-voltage conversion circuit 32 using a current mirror, and the discharge circuit 33 is driven by this. Therefore, the output voltage can be changed linearly in a wide input voltage range, and a wide dynamic range can be secured.

【0048】また、従来のセンサ装置において高感度化
・ダイナミックレンジの拡大を実現しようとすれば、蓄
積コンデンサC2の容量を調整することが考えられる。
すなわち、蓄積コンデンサC2の容量を小さくすれば、
小さい入力電圧範囲で大きな感度を得ることができる。
しかし、これでは入力電圧が高くなると容易に出力電圧
が飽和してしまう。また、蓄積コンデンサC2の容量を
大きくすれば、高い入力電圧範囲まで出力電圧を飽和さ
せないようにできるが、これは逆に小さい入力電圧範囲
での感度を犠牲にすることになる。
In order to realize high sensitivity and wide dynamic range in the conventional sensor device, it is conceivable to adjust the capacitance of the storage capacitor C2.
That is, if the capacitance of the storage capacitor C2 is reduced,
Large sensitivity can be obtained in a small input voltage range.
However, in this case, the output voltage is easily saturated when the input voltage becomes high. Further, if the capacitance of the storage capacitor C2 is increased, the output voltage can be prevented from being saturated up to the high input voltage range, but on the contrary, the sensitivity in the small input voltage range is sacrificed.

【0049】これに対し、本実施形態に係るセンサ装置
では、カレントミラーを用いた電流−電圧変換回路32
により得られる電圧、及び抵抗Rによって、放電電流I
3が線形的に制御される。従って、コンデンサC2の容
量を大きくすることなくセンサ出力の線形性を向上させ
ることができ、高感度化・広いダイナミックレンジを実
現することができる。
On the other hand, in the sensor device according to this embodiment, the current-voltage conversion circuit 32 using the current mirror is used.
The discharge current I depends on the voltage obtained by
3 is linearly controlled. Therefore, the linearity of the sensor output can be improved without increasing the capacity of the capacitor C2, and high sensitivity and a wide dynamic range can be realized.

【0050】第2点は、蓄積コンデンサC2を充電する
充電回路において発生するリーク電流による影響を除去
するためのフィードバック系の有無である。すなわち、
従来の測定回路では、蓄積コンデンサC2が放電により
電位低下したときに、NMOSトランジスタMN5のリ
ーク電流が大きくなり、このリーク電流が蓄積コンデン
サC2の電位低下を妨げる。これにより高入力電圧領域
での出力電圧飽和値が十分に低くならない原因となって
いる。
The second point is the presence / absence of a feedback system for eliminating the influence of the leak current generated in the charging circuit for charging the storage capacitor C2. That is,
In the conventional measurement circuit, when the potential of the storage capacitor C2 drops due to discharge, the leak current of the NMOS transistor MN5 increases, and this leak current prevents the potential drop of the storage capacitor C2. This causes the output voltage saturation value in the high input voltage region to not become sufficiently low.

【0051】これに対し、本実施形態に係るセンサ装置
において、コンデンサC2の端子N4の電圧が低下した
ときに、充電用NMOSトランジスタMN5のリーク電
流が大きくなり、これが端子N4の電圧低下を妨げるこ
とは、従来とかわらない。しかしながら、本実施形態に
係るセンサ装置では、上述した様に、リーク電流の影響
により端子N4の電圧が低下すると、NMOSトランジ
スタMN12のコンダクタンスが低下し、端子N3の電
圧を上昇させるフィードバック系を有している。このフ
ィードバック系の作用により、放電回路33によるコン
デンサC2の放電電流は増加され、端子N4の電圧低下
は加速される。これにより、高い入力電圧の領域でもコ
ンデンサC2の端子N4を十分に低いレベルまで低下さ
せることができ、ダイナミックレンジの拡大が図られ
る。
On the other hand, in the sensor device according to this embodiment, when the voltage of the terminal N4 of the capacitor C2 decreases, the leakage current of the charging NMOS transistor MN5 increases, which prevents the voltage decrease of the terminal N4. Is the same as before. However, in the sensor device according to the present embodiment, as described above, when the voltage of the terminal N4 decreases due to the influence of the leak current, the conductance of the NMOS transistor MN12 decreases and the feedback system increases the voltage of the terminal N3. ing. Due to the action of this feedback system, the discharge current of the capacitor C2 by the discharge circuit 33 is increased and the voltage drop at the terminal N4 is accelerated. As a result, the terminal N4 of the capacitor C2 can be lowered to a sufficiently low level even in a high input voltage region, and the dynamic range can be expanded.

【0052】次に、図8は、図1におけるセンスアンプ
回路31の構成を変形した実施の形態である。この実施
の形態では、センスアンプ回路31にバイポーラトラン
ジスタを用いている。ベースとコレクタを出力信号線y
に接続し、エミッタを接地したnpnトランジスタQ1
は、出力信号線yに得られるセンサ電流I0を電圧V0
に変換するダイオードとして動作する。このトランジス
タQ1とカレントミラー回路を構成するnpnトランジ
スタQ2と、そのコレクタに接続された電流源PMOS
トランジスタMP1により、電圧V0は電流I1に変換
される。
Next, FIG. 8 shows an embodiment in which the configuration of the sense amplifier circuit 31 in FIG. 1 is modified. In this embodiment, a bipolar transistor is used for the sense amplifier circuit 31. Output the base and collector signal line y
Npn transistor Q1 connected to the
Represents the sensor current I0 obtained on the output signal line y by the voltage V0.
Act as a diode to convert to. An npn transistor Q2 forming a current mirror circuit with this transistor Q1 and a current source PMOS connected to its collector
The voltage V0 is converted into a current I1 by the transistor MP1.

【0053】電圧−電流変換回路32は、トランジスタ
Q2のコレクタによりゲートが駆動されるNMOSトラ
ンジスタMN14と、そのドレインに側に設けられた電
流源PMOSトランジスタMP2と、ソース側に負荷素
子としての併設されたNMOSトランジスタMN11,
MN12とを有する。
The voltage-current conversion circuit 32 has an NMOS transistor MN14 whose gate is driven by the collector of the transistor Q2, a current source PMOS transistor MP2 provided on the drain side of the NMOS transistor MN14, and a source side provided as a load element. NMOS transistor MN11,
With MN12.

【0054】また、この実施の形態では先の実施の形態
のような定電流源NMOSトランジスタMN0を用いる
ことなく、赤外線入射によるダイオード温度上昇ΔTd
により生じるセンサ1におけるダイオード電流I0の変
化を、直接トランジスタQ1の電圧変化として、従って
トランジスタQ2のコレクタ・エミッタ電流I1の変化
として取り出している。このため、センサ1のダイオー
ドの電圧降下を検出しなくてもよく、従ってダイオード
を直列接続する必要もなくなる。これにより、センサ1
の面積を縮小でき、更にはドライバ2の電源電圧を低く
して、消費電力を抑えることができる。
In this embodiment, the diode temperature rise ΔTd due to the incidence of infrared rays is eliminated without using the constant current source NMOS transistor MN0 as in the previous embodiment.
The change in the diode current I0 in the sensor 1 caused by the above is directly taken out as a change in the voltage of the transistor Q1, and thus as a change in the collector-emitter current I1 of the transistor Q2. Therefore, it is not necessary to detect the voltage drop of the diode of the sensor 1, and therefore it is not necessary to connect the diodes in series. As a result, the sensor 1
The area can be reduced, and the power supply voltage of the driver 2 can be lowered to reduce power consumption.

【0055】この実施の形態のセンスアンプ回路31
も、出力電流I0の変化に応答する出力電流I1を出
す。そしてこの電流I1が電流−電圧変換回路32によ
って先の実施の形態と同様に電圧に変換されて、放電回
路33の制御が行われる。この実施の形態の回路によっ
ても、先の実施の形態と同様の理由で、出力電流I0の
変化とコンデンサC2の電荷量の変化は線形性がよいも
のとなる。
Sense amplifier circuit 31 of this embodiment
Also outputs the output current I1 in response to the change in the output current I0. Then, this current I1 is converted into a voltage by the current-voltage conversion circuit 32 as in the previous embodiment, and the discharge circuit 33 is controlled. Also in the circuit of this embodiment, the change in the output current I0 and the change in the charge amount of the capacitor C2 have good linearity for the same reason as in the previous embodiments.

【0056】この実施の形態のセンスアンプ回路31に
用いられるバイポーラトランジスタQ1,Q2は、セン
サアレイと同じ基板10に、図9(a)或いは図9
(b)の構造で形成することができる。図8は、n型コ
レクタ層21、このn型コレクタ層21の中に形成され
たp型ベース層22、このp型ベース層22の中に形成
されたn+型エミッタ層23を備えて構成される縦型ト
ランジスタを示している。図9は、p型ベース層24内
に、n+型コレクタ層25とn+型エミッタ層26を形成
した横型トランジスタを示している。
The bipolar transistors Q1 and Q2 used in the sense amplifier circuit 31 of this embodiment are provided on the same substrate 10 as the sensor array, as shown in FIG.
It can be formed by the structure of (b). FIG. 8 includes an n-type collector layer 21, a p-type base layer 22 formed in the n-type collector layer 21, and an n + -type emitter layer 23 formed in the p-type base layer 22. 2 shows a vertical transistor that is used. FIG. 9 shows a lateral transistor in which an n + type collector layer 25 and an n + type emitter layer 26 are formed in a p type base layer 24.

【0057】ここまでの実施の形態では、センサアレイ
として、非冷却型赤外線センサアレイを説明したが、こ
の発明の回路は他の各種センサにも適用できる。例え
ば、図10は、例えばDNAの様な核酸を検出するDN
Aセンサを示している。DNAセンサ(DNAチップ)
は、遺伝子等の塩基配列を検出するために用いられるも
ので、その構造は例えば米国特許第5776672号明
細書,米国特許第5972692号明細書等に詳細に説
明されている。
In the above embodiments, the uncooled infrared sensor array has been described as the sensor array, but the circuit of the present invention can be applied to various other sensors. For example, FIG. 10 shows DN detecting nucleic acid such as DNA.
The A sensor is shown. DNA sensor (DNA chip)
Is used to detect the nucleotide sequence of a gene or the like, and its structure is described in detail in, for example, US Pat. No. 5,776,672, US Pat. No. 5,972,692 and the like.

【0058】各セルは、プローブ電極101と、その3
辺に対向する対向電極102、残り1辺に対向する参照
電極103を有する。溶液中に配置されるセンサは、ポ
テンショスタット104により、対向電極102と参照
電極103に電圧を印加して、プローブ電極101と参
照電極103間の電圧を固定できるようになっている。
プローブ電極101上には、多種のDNAプローブが一
本鎖の状態で貼り付けられており、検体DNAを滴下し
たときに、これがDNAプローブと同じ塩基配列である
場合にのみ二重鎖を形成することを利用して、検体DN
Aを判定することになる。
Each cell includes a probe electrode 101 and its 3
It has a counter electrode 102 facing the side and a reference electrode 103 facing the remaining one side. The sensor arranged in the solution can fix the voltage between the probe electrode 101 and the reference electrode 103 by applying a voltage to the counter electrode 102 and the reference electrode 103 by the potentiostat 104.
On the probe electrode 101, various types of DNA probes are attached in a single-stranded state, and when the sample DNA is dropped, it forms a double strand only when it has the same base sequence as the DNA probe. Utilizing that, the sample DN
A will be determined.

【0059】具体的には、図11に示すように、プロー
ブ電極101上に貼り付けたDNAプローブに、検体D
NAを滴下すると、検体DNAはDNAプローブと交配
され、二重鎖を形成する。更にここにある種の挿入剤分
子を添加すると、これが二重鎖に結合する。この状態
で、垂直走査レジスタ105と水平走査レジスタ106
により選択されたセルのプローブ電極101に電圧を印
加すると、電気化学反応により挿入剤の電子がプローブ
電極に流れ込んで電流が流れる。
Specifically, as shown in FIG. 11, the sample D is attached to the DNA probe attached on the probe electrode 101.
When NA is dropped, the sample DNA is hybridized with the DNA probe to form a double strand. Further addition of certain intercalating agent molecules here will bind them to the duplex. In this state, the vertical scanning register 105 and the horizontal scanning register 106
When a voltage is applied to the probe electrode 101 of the cell selected by, the electrons of the intercalating agent flow into the probe electrode due to an electrochemical reaction, and a current flows.

【0060】これにより、図10の行列信号線x,yの
うち、水平走査レジスタ106により選択される信号線
yに、出力電流が流れる。この出力電流を、データ線D
Lに接続された検出回路107で検出することにより、
検体DNAを判定することができる。データ線DLから
取りだされる出力電流を図1又は図8に示す電流I1と
し、検出回路107を図1或いは図8で説明した検出回
路3と同様の構成とすることにより、高精度の測定が可
能になる。
As a result, the output current flows through the signal line y selected by the horizontal scanning register 106 among the matrix signal lines x and y in FIG. This output current is converted to the data line D
By detecting with the detection circuit 107 connected to L,
The sample DNA can be determined. The output current drawn from the data line DL is the current I1 shown in FIG. 1 or 8, and the detection circuit 107 has the same configuration as the detection circuit 3 described in FIG. 1 or FIG. Will be possible.

【0061】なお、上記実施形態においては、センサ1
において発生した電圧降下に基づいてコンデンサC2に
充電された電荷を放電させ、当該コンデンサC2に残っ
た電荷による電圧を読み出すことで、赤外線像を生成す
るものとして説明した。これに対し、コンデンサC2の
初期状態を電荷ゼロとし、センサ1において発生した電
圧降下に基づいてコンデンサC2に電荷を充電し、当該
コンデンサC2に蓄積された電荷による電圧を読み出す
ことで、赤外線像を生成することもできる。この場合、
上記実施形態に係るセンサ装置と同様の構成とし、コン
デンサC2のGND電位及びリセット電位のレベルを負
とする制御を行う。この制御により、例えば図1におい
て、NMOSトランジスタ13の開閉によって制御され
る電流I3は、上記実施形態の場合とは逆向きに流れる
ことになり、充電構造のセンサ装置を実現することがで
きる。
In the above embodiment, the sensor 1
It has been described that an infrared image is generated by discharging the electric charge charged in the capacitor C2 based on the voltage drop generated in the above and reading the voltage due to the electric charge remaining in the capacitor C2. On the other hand, the initial state of the capacitor C2 is set to zero, the capacitor C2 is charged based on the voltage drop generated in the sensor 1, and the voltage due to the charges accumulated in the capacitor C2 is read out to form an infrared image. It can also be generated. in this case,
The configuration is similar to that of the sensor device according to the above embodiment, and control is performed to make the levels of the GND potential and the reset potential of the capacitor C2 negative. With this control, for example, in FIG. 1, the current I3 controlled by opening / closing the NMOS transistor 13 flows in the opposite direction to the case of the above-described embodiment, and a sensor device having a charging structure can be realized.

【0062】以上、本発明を実施形態に基づき説明した
が、本発明の思想の範疇において、当業者であれば、各
種の変更例及び修正例に想到し得るものであり、それら
変形例及び修正例についても本発明の範囲に属するもの
と了解される。例えば以下に示す(1)、(2)のよう
に、その要旨を変更しない範囲で種々変形可能である。
The present invention has been described above based on the embodiments. However, within the scope of the idea of the present invention, those skilled in the art can come up with various modifications and modifications, and the modifications and modifications. It is understood that the examples also belong to the scope of the present invention. For example, as in the following (1) and (2), various modifications can be made without changing the gist of the invention.

【0063】また、各実施形態は可能な限り適宜組み合
わせて実施してもよく、その場合組合わせた効果が得ら
れる。さらに、上記実施形態には種々の段階の発明が含
まれており、開示される複数の構成要件における適宜な
組合わせにより種々の発明が抽出され得る。例えば、実
施形態に示される全構成要件から幾つかの構成要件が削
除されても、発明が解決しようとする課題の欄で述べた
課題が解決でき、発明の効果の欄で述べられている効果
の少なくとも1つが得られる場合には、この構成要件が
削除された構成が発明として抽出され得る。
Further, the respective embodiments may be combined as appropriate as much as possible, in which case the combined effects can be obtained. Further, the embodiments include inventions at various stages, and various inventions can be extracted by appropriately combining a plurality of disclosed constituent elements. For example, even if some constituent elements are deleted from all the constituent elements shown in the embodiment, the problem described in the section of the problem to be solved by the invention can be solved, and the effect described in the section of the effect of the invention can be solved. When at least one of the above is obtained, the configuration in which this constituent element is deleted can be extracted as the invention.

【0064】[0064]

【発明の効果】以上本発明によれば、高感度と広いダイ
ナミックレンジの両立を可能とした検出回路を持つセン
サ装置を実現できる。
As described above, according to the present invention, it is possible to realize a sensor device having a detection circuit capable of achieving both high sensitivity and a wide dynamic range.

【図面の簡単な説明】[Brief description of drawings]

【図1】図1は、本発明の実施の形態による赤外線セン
サの測定回路を示す図である。
FIG. 1 is a diagram showing a measurement circuit of an infrared sensor according to an embodiment of the present invention.

【図2】図2は、同実施の形態の赤外線センサの単位セ
ンサセルを示す平面図である。
FIG. 2 is a plan view showing a unit sensor cell of the infrared sensor according to the same embodiment.

【図3】図3は、図2のIII−III’断面図である。FIG. 3 is a sectional view taken along the line III-III ′ of FIG.

【図4】図4は、同実施の形態の測定回路の動作タイミ
ング図である。
FIG. 4 is an operation timing chart of the measurement circuit according to the same embodiment.

【図5】図5(a)、(b)は、実施の形態の放電回路
の特性を説明するための図である。
5A and 5B are diagrams for explaining characteristics of the discharge circuit according to the embodiment.

【図6】図6は、本実施形態に係るセンサ装置との比較
例である赤外線センサの測定回路を示す図である。
FIG. 6 is a diagram showing a measurement circuit of an infrared sensor that is a comparative example with the sensor device according to the present embodiment.

【図7】図7は、図6に示した赤外線センサでの出力電
圧−入力電圧特性を示す図である。
7 is a diagram showing an output voltage-input voltage characteristic in the infrared sensor shown in FIG.

【図8】図8は、本発明の他の実施の形態による測定回
路を示す図である。
FIG. 8 is a diagram showing a measurement circuit according to another embodiment of the present invention.

【図9】図9(a)は、図8に示す同測定回路に用いら
れるバイポーラトランジスタの構造を示す図である。図
9(b)は、図8に示す同測定回路に用いられるバイポ
ーラトランジスタの他の構造を示す図である。
9A is a diagram showing a structure of a bipolar transistor used in the measurement circuit shown in FIG. FIG. 9B is a diagram showing another structure of the bipolar transistor used in the measurement circuit shown in FIG.

【図10】図10は、本発明の実施形態に係るセンサ装
置が適用されるDNAセンサの構成を示す図である。
FIG. 10 is a diagram showing a configuration of a DNA sensor to which the sensor device according to the embodiment of the present invention is applied.

【図11】図11は、図10に示すDNAセンサの動作
原理を説明するための図である。
11 is a diagram for explaining the operation principle of the DNA sensor shown in FIG.

【符号の説明】[Explanation of symbols]

1…赤外線センサ 2…ドライバ 3…検出回路 10…単結晶シリコン基板 12、13…行、列選択線 14、15…支持ビーム 16、17…信号配線 18…ダイオード 19a…シリコン酸化膜 19b…シリコン窒化膜 19…赤外線吸収層 20…空隙 21、25…コレクタ層 22、24…ベース層 23、26…型エミッタ層 31…センスアンプ回路 32…電流−電圧変換回路 33…放電回路 34…出力回路 90…透過率 101…プローブ電極 102…対向電極 103…参照電極 104…ポテンショスタット 105…垂直走査レジスタ 106…水平走査レジスタ 107…検出回路 1 ... Infrared sensor 2 ... driver 3 ... Detection circuit 10 ... Single crystal silicon substrate 12, 13 ... Row and column selection lines 14, 15 ... Support beam 16, 17 ... Signal wiring 18 ... Diode 19a ... Silicon oxide film 19b ... Silicon nitride film 19 ... Infrared absorbing layer 20 ... void 21, 25 ... Collector layer 22, 24 ... Base layer 23, 26 ... Type emitter layer 31 ... Sense amplifier circuit 32 ... Current-voltage conversion circuit 33 ... Discharge circuit 34 ... Output circuit 90 ... Transmittance 101 ... Probe electrode 102 ... Counter electrode 103 ... Reference electrode 104 ... Potentiostat 105 ... Vertical scan register 106 ... Horizontal scan register 107 ... Detection circuit

フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G01N 33/483 G01N 37/00 102 37/00 102 21/35 Z // G01N 21/35 27/46 336M (72)発明者 真塩 尚哉 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内 (72)発明者 藤原 郁夫 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内 (72)発明者 成瀬 雄二郎 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内 Fターム(参考) 2G045 AA40 DA12 DA13 DA14 FA25 FB05 2G059 AA05 BB04 BB12 HH01 KK04 2G060 AA15 AE20 AF01 AF07 AG14 2G065 AA04 AB02 BA12 BA34 BC03 BC12 5C024 AX06 CX41 CX43 GX03 HX17 HX35 Continuation of front page (51) Int.Cl. 7 Identification code FI theme code (reference) G01N 33/483 G01N 37/00 102 37/00 102 21/35 Z // G01N 21/35 27/46 336M (72) Inventor Naoya Masao 1 Komukai Toshiba-cho, Sachi-ku, Kawasaki-shi, Kanagawa Incorporated Toshiba Research and Development Center (72) Inventor Ikuo Fujiwara 1 Komu-shishi-cho, Saiwai-ku, Kawasaki, Kanagawa Co., Ltd. Toshiba R & D In-center (72) Inventor Yujiro Naruse 1 Komukai-Toshiba-cho, Sachi-ku, Kawasaki-shi, Kanagawa F-term in Toshiba Research and Development Center (Reference) 2G045 AA40 DA12 DA13 DA14 FA25 FB05 2G059 AA05 BB04 BB12 HH01 KK04 2G060 AA15 AE20 AF01 AF07 AG14 2G065 AA04 AB02 BA12 BA34 BC03 BC12 5C024 AX06 CX41 CX43 GX03 HX17 HX35

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】物理的変化量又は化学的変化量を検出し電
気信号を出力するセンサが配列されたセンサアレイと、 前記電気信号を増幅するセンスアンプ回路と、 第1の段と第2の段とを備えた電流転送回路であって、
増幅された前記電気信号に基づいて前記第1の段に出現
する第1の電流を、前記第2の段に第2の電流として転
送する電流転送回路と、 前記第2の電流を第1の電圧に変換する電流―電圧変換
回路と、 電荷が充電されるコンデンサと、当該コンデンサに接続
された第1の負荷素子と、を有し、前記第1の電圧に基
づいて、前記第1の負荷素子を介して、前記コンデンサ
の電荷を放電する又は前記コンデンサに電荷を充電する
第1の放電/充電回路と、 前記第1の放電/充電回路による前記放電又は充電に基
づく前記コンデンサの電圧変化を出力する出力回路と、 を具備することを特徴とするセンサ装置。
1. A sensor array in which a sensor that detects a physical change amount or a chemical change amount and outputs an electric signal is arranged, a sense amplifier circuit that amplifies the electric signal, a first stage and a second stage. A current transfer circuit comprising a stage,
A current transfer circuit that transfers a first current appearing in the first stage as a second current to the second stage based on the amplified electric signal; and a second current that transfers the second current to the first stage. A current-voltage conversion circuit for converting into a voltage, a capacitor charged with electric charge, and a first load element connected to the capacitor, and the first load based on the first voltage. A first discharging / charging circuit for discharging the electric charge of the capacitor or charging the electric charge of the capacitor via an element; and a voltage change of the capacitor based on the discharging or charging by the first discharging / charging circuit. A sensor device comprising: an output circuit for outputting.
【請求項2】前記コンデンサに電荷を充電する又は前記
コンデンサから電荷を放電する第2の放電/充電回路
と、 前記コンデンサと前記第2の放電/充電回路との間のノ
ードの電位に基づいて、前記電流―電圧変換回路を制御
する制御回路と、 をさらに具備することを特徴とする請求項1記載のセン
サ装置。
2. A second discharging / charging circuit for charging or discharging a charge to the capacitor, and based on a potential of a node between the capacitor and the second discharging / charging circuit. The sensor device according to claim 1, further comprising: a control circuit that controls the current-voltage conversion circuit.
【請求項3】前記センスアンプ回路は、前記センサアレ
イに電気的に接続され、前記電気信号を第2の電圧に変
換する5極管領域にバイアスされた負荷MOSトランジ
スタと、 前記第2の電圧をゲートに受けるセンス用MOSトラン
ジスタと、を有し、 前記電流転送回路は、前記センス用MOSトランジスタ
のドレインに接続された第1の電流源負荷トランジスタ
と、 前記第1の電流源負荷トランジスタと共にカレントミラ
ー回路として構成し、そのドレインを前記第2の段とす
る第2の電流源負荷トランジスタと、を有し、 前記電流−電圧変換回路は、前記第2の電流が供給され
る第2の負荷素子を有すること、 を特徴とする請求項1又は2記載のセンサ装置。
3. The sense amplifier circuit is electrically connected to the sensor array, and is a load MOS transistor biased in a pentode region for converting the electric signal into a second voltage; and the second voltage. A MOS transistor for sensing that receives at its gate, the current transfer circuit includes a first current source load transistor connected to the drain of the sense MOS transistor, and a current with the first current source load transistor. A second current source load transistor configured as a mirror circuit, the drain of which is the second stage, wherein the current-voltage conversion circuit is a second load to which the second current is supplied. It has an element, The sensor apparatus of Claim 1 or 2 characterized by these.
【請求項4】前記第2の負荷素子は、固定のゲートバイ
アスが与えられた第1のNMOSトランジスタと、この
第1のNMOSトランジスタと並列接続されて前記コン
デンサの端子電圧に基づいてゲートが駆動される第2の
NMOSトランジスタとを有することを特徴とする請求
項3記載のセンサ装置。
4. The second load element is connected in parallel with a first NMOS transistor to which a fixed gate bias is applied, and the gate is driven based on the terminal voltage of the capacitor. 4. The sensor device according to claim 3, further comprising a second NMOS transistor that is formed.
【請求項5】前記センスアンプ回路は、コレクタ及びベ
ースがそれぞれ前記センサアレイに電気的に接続され、
エミッタが基準電位に接続され、前記電気信号を第2の
電圧に変換する第1のバイポーラトランジスタと、 前記第1のバイポーラトランジスタとカレントミラー回
路を構成し、前記第2の電圧がベースに供給される第2
のバイポーラトランジスタと、を有し、 前記電流転送回路は、前記第2のバイポーラトランジス
タのコレクタに接続された第1の電流源負荷トランジス
タと、 前記第2のバイポーラトランジスタのコレクタにゲート
が接続された第1のNMOSトランジスタと、 前記第1のNMOSトランジスタのドレインに接続さ
れ、前記第1の電流源負荷トランジスタと前記電流転送
回路を構成する第2の電流源負荷トランジスタと、 前記電流−電圧変換回路は、前記第1のNMOSトラン
ジスタのソースに接続された第2の負荷素子を有するこ
と、 を特徴とする請求項1又は2記載のセンサ装置。
5. The sense amplifier circuit has a collector and a base electrically connected to the sensor array, respectively.
A first bipolar transistor having an emitter connected to a reference potential and converting the electric signal into a second voltage; and a current mirror circuit with the first bipolar transistor, wherein the second voltage is supplied to the base. Second
And a gate connected to a collector of the second bipolar transistor and a first current source load transistor connected to a collector of the second bipolar transistor. A first NMOS transistor, a second current source load transistor connected to the drain of the first NMOS transistor and forming the current transfer circuit with the first current source load transistor, and the current-voltage conversion circuit The sensor device according to claim 1, further comprising a second load element connected to a source of the first NMOS transistor.
【請求項6】前記第2の負荷素子は、固定のゲートバイ
アスが与えられた第2のNMOSトランジスタと、当該
第2のNMOSトランジスタと並列接続されて前記コン
デンサの端子電圧に基づいてゲートが駆動される第3の
NMOSトランジスタとを有することを特徴とする請求
項5記載のセンサ装置。
6. The second load element is connected in parallel with a second NMOS transistor to which a fixed gate bias is applied and the second NMOS transistor is connected in parallel to drive the gate based on the terminal voltage of the capacitor. 6. The sensor device according to claim 5, further comprising a third NMOS transistor that is formed.
【請求項7】前記第1の放電/充電回路は、前記電流−
電圧変換回路の出力によりゲートが駆動される放電用/
充電用トランジスタを有し、 前記第1の負荷素子は、前記放電用/充電用トランジス
タのソースと基準電位端子の間に接続される抵抗である
こと、 を特徴とする請求項1乃至6のうちいずれか一項記載の
センサ装置。
7. The first discharging / charging circuit is configured to control the current-
For discharging, whose gate is driven by the output of the voltage conversion circuit
7. A charging transistor is provided, and the first load element is a resistor connected between a source of the discharging / charging transistor and a reference potential terminal. The sensor device according to claim 1.
【請求項8】物理的変化量又は化学的変化量を検出し、
電気信号を出力するセンサが配列されたセンサアレイ
と、 コンデンサと、 前記センサアレイの前記電気信号に基づく駆動電圧によ
り駆動し、前記コンデンサの電荷を放電する又は前記コ
ンデンサに電荷を充電する第1の放電/充電回路と、 前記コンデンサに電荷を充電する又は前記コンデンサか
ら電荷を放電する第2の放電/充電回路と、 前記コンデンサと前記第2の放電/充電回路との間のノ
ードの電位に基づいて、前記駆動電圧を制御する制御回
路と、 前記第1の放電/充電回路によって放電又は充電された
前記コンデンサの電圧変化を出力する出力回路と、 を具備することを特徴とするセンサ装置。
8. A physical change amount or a chemical change amount is detected,
A sensor array in which sensors for outputting an electric signal are arranged; a capacitor; and a first array that is driven by a drive voltage based on the electric signal of the sensor array to discharge the charge of the capacitor or charge the capacitor. A discharging / charging circuit, a second discharging / charging circuit that charges the capacitor with electric charges or discharges electric charge from the capacitor, and a potential of a node between the capacitor and the second discharging / charging circuit And a control circuit that controls the drive voltage, and an output circuit that outputs a voltage change of the capacitor discharged or charged by the first discharge / charge circuit.
【請求項9】前記センサは、熱電変換素子としてダイオ
ードを用いた赤外線センサであることを特徴とする請求
項1乃至8のうちいずれか一項記載のセンサ装置。
9. The sensor device according to claim 1, wherein the sensor is an infrared sensor using a diode as a thermoelectric conversion element.
【請求項10】前記センサは、DNAプローブと検体D
NAとの電気化学的反応による電流を出力するDNAセ
ンサであることを特徴とする請求項1乃至8のうちいず
れか一項記載のセンサ装置。
10. The sensor is a DNA probe and a sample D.
The sensor device according to any one of claims 1 to 8, which is a DNA sensor that outputs a current due to an electrochemical reaction with NA.
JP2002349201A 2001-11-29 2002-11-29 Sensor device Expired - Fee Related JP3920763B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002349201A JP3920763B2 (en) 2001-11-29 2002-11-29 Sensor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001-363508 2001-11-29
JP2001363508 2001-11-29
JP2002349201A JP3920763B2 (en) 2001-11-29 2002-11-29 Sensor device

Publications (2)

Publication Number Publication Date
JP2003250088A true JP2003250088A (en) 2003-09-05
JP3920763B2 JP3920763B2 (en) 2007-05-30

Family

ID=28676737

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002349201A Expired - Fee Related JP3920763B2 (en) 2001-11-29 2002-11-29 Sensor device

Country Status (1)

Country Link
JP (1) JP3920763B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004077041A1 (en) * 2003-02-26 2004-09-10 Kabushiki Kaisha Toshiba Analytic chip for quantifying nucleic acid concentration, analytic device for quantifying nucleic acid concentration and analytic method for quantifying nucleic acid concentration
JP2005140680A (en) * 2003-11-07 2005-06-02 Toshiba Microelectronics Corp Detection apparatus
JP2009526966A (en) * 2005-12-19 2009-07-23 トゥーマズ テクノロジー リミテッド Sensor circuit
WO2011033663A1 (en) * 2009-09-18 2011-03-24 株式会社 東芝 Infrared imaging element
JP2015052609A (en) * 2009-09-30 2015-03-19 ベーリンガー インゲルハイム フェトメディカ ゲーエムベーハーBoehringer Ingelheim Vetmedica GmbH Measuring device using microsensor
WO2017104130A1 (en) * 2015-12-16 2017-06-22 パナソニックIpマネジメント株式会社 Gas sensor and gas sensing system
WO2021161675A1 (en) * 2020-02-10 2021-08-19 三菱電機株式会社 Infrared detecting element

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004077041A1 (en) * 2003-02-26 2004-09-10 Kabushiki Kaisha Toshiba Analytic chip for quantifying nucleic acid concentration, analytic device for quantifying nucleic acid concentration and analytic method for quantifying nucleic acid concentration
JP2005140680A (en) * 2003-11-07 2005-06-02 Toshiba Microelectronics Corp Detection apparatus
JP4528516B2 (en) * 2003-11-07 2010-08-18 東芝マイクロエレクトロニクス株式会社 Detection device
JP2009526966A (en) * 2005-12-19 2009-07-23 トゥーマズ テクノロジー リミテッド Sensor circuit
WO2011033663A1 (en) * 2009-09-18 2011-03-24 株式会社 東芝 Infrared imaging element
JP2015052609A (en) * 2009-09-30 2015-03-19 ベーリンガー インゲルハイム フェトメディカ ゲーエムベーハーBoehringer Ingelheim Vetmedica GmbH Measuring device using microsensor
WO2017104130A1 (en) * 2015-12-16 2017-06-22 パナソニックIpマネジメント株式会社 Gas sensor and gas sensing system
JPWO2017104130A1 (en) * 2015-12-16 2018-06-07 パナソニックIpマネジメント株式会社 Gas sensor and gas sensing system
WO2021161675A1 (en) * 2020-02-10 2021-08-19 三菱電機株式会社 Infrared detecting element

Also Published As

Publication number Publication date
JP3920763B2 (en) 2007-05-30

Similar Documents

Publication Publication Date Title
KR100444121B1 (en) Sensor device
US7183555B2 (en) Charge or particle sensing
JP4762030B2 (en) Photodetector
US7602429B2 (en) Paired differential active pixel sensor
JPH03831B2 (en)
CA2323486A1 (en) Active linear sensor
JP2009060424A (en) Photoelectric conversion circuit and solid-state imaging apparatus employing the same
TWI480526B (en) Infrared detection circuit, sensor device, and electronic instrument
CN102735344A (en) Reading circuit of infrared focal plane array detector
JP3920763B2 (en) Sensor device
CN102607713A (en) Detection device, sensor device, and electronic apparatus
JP2008022315A (en) Thermal infrared detection circuit
JP3601053B2 (en) Solid-state imaging device
US20080099797A1 (en) Method and device for sensing radiation
JP2009168611A (en) Infrared solid-state imaging device
JP5017895B2 (en) Infrared detector
JP3942296B2 (en) Multiple quantum well infrared sensor
US7368773B2 (en) Photodetector device, solid-state imaging device, and camera system
JP7120463B2 (en) Infrared detection element
JP5321843B2 (en) Infrared solid-state image sensor
JP2012134415A (en) Detector, sensor device and electronic apparatus
JPH085454A (en) Infrared ray detecting device
CN109238478A (en) Infrared focal plane read-out circuit and infrared focal plane detector
JPH0134494B2 (en)
JPS5885606A (en) Charge amplifier

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040609

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070215

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100223

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110223

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120223

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120223

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130223

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees