JP2003242026A - 情報処理システムおよびプログラム実行モード制御方法 - Google Patents

Abstract

(57)【要約】 【課題】システムＢＩＯＳの実行モードを制御して、シ
ステム性能とシステムの信頼性・安定性とをバランス良
く確保する。 【解決手段】本情報処理システムにおいては、システム
ＢＩＯＳを実行するための実行モードとして“ＲＯＭ動
作”モードと“ＲＡＭ動作”モードとが用意されてい
る。“ＲＯＭ動作”モードではシステムＢＩＯＳはフラ
ッシュＢＩＯＳ−ＲＯＭ１８から読み込みながら実行さ
れ、また“ＲＡＭ動作”モードではシステムＢＩＯＳは
主メモリ１３上の特定領域にコピーされ、システムＢＩ
ＯＳは主メモリ１３上の当該特定領域から読み込みなが
ら実行される。オペレーティングシステムの動作中に情
報処理システム上で予め決められた特定の動作を実行す
る場合には、システムＢＩＯＳの実行モードは自動的に
“ＲＯＭ動作”モードと“ＲＡＭ動作”モードに切り替
えられる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はパーソナルコンピュ
ータなどの情報処理システムおよびプログラム実行モー
ド制御方法に関する。

【０００２】

【従来の技術】近年、パーソナルコンピュータ等の情報
処理システムにおいては、そのシステム性能を高めるた
めに、いわゆる“高速ＲＯＭ”機能が用いられている。
“高速ＲＯＭ”機能は、低速なＲＯＭデバイスの内容を
高速アクセス可能なＲＡＭデバイスから読み出させるよ
うにする機能である。

【０００３】具体的には、システムの電源投入時に、シ
ステムＢＩＯＳ（Ｂａｓｉｃ Ｉｎｐｕｔ Ｏｕｔｐｕ
ｔ Ｓｙｓｔｅｍ）をそれが記憶されているＲＯＭか
ら、主メモリを構成するＲＡＭ上にコピーし、その後は
ＲＡＭ上のシステムＢＩＯＳを実行するというものであ
る。この機能は、ＲＯＭからの読み出しに比しＲＡＭか
らの読み出しの方が高速であり、且つＲＯＭとＲＡＭの
どちらを用いてもシステムの信頼性・安定性には差がな
いことを前提としたものである。

【０００４】

【発明が解決しようとする課題】しかし、使用するチッ
プセットの機能制限等により、システムＢＩＯＳをコピ
ーしたＲＡＭ上のシステム領域を完全にはプロテクトす
ることが出来ない場合がある。この場合、例えばシステ
ム環境の変更等を行う場合などのように、他のソフトウ
ェアを全て終了して専用のシステムユーティリティプロ
グラムのみを実行させるような時には問題はないが、様
々なソフトウェアが実行される通常動作中においては、
悪意を持つソフトウェアや、不当な振る舞いを行うソフ
トウェアが動作する可能性があるので、それらソフトウ
ェアによってＲＡＭ上のシステム領域が破壊されてしま
う危険がある。

【０００５】一方、システムＢＩＯＳを常にＲＯＭから
読み出す方式では、システム性能の低下を招くと共に、
オペレーティングシステムの動作中に、ＢＩＯＳ更新の
ためのＲＯＭ書き換え動作を実行することができなくな
るという問題も生じる。

【０００６】本発明は上述の事情を考慮してなされたも
のであり、システム性能とシステムの信頼性・安定性と
をバランス良く確保することが可能な情報処理システム
およびプログラム実行モード制御方法を提供することを
目的とする。

【０００７】

【課題を解決するための手段】上述の課題を解決するた
め、本発明の情報処理システムは、システムプログラム
が記憶された不揮発性メモリと、オペレーティングシス
テムの動作時にオペレーティングシステムが一時記憶さ
れるメモリと、前記オペレーティングシステムの動作中
に前記システムプログラムを実行する際に、前記不揮発
性メモリから前記システムプログラムを読み込みながら
実行する第１のモードと、前記メモリへ前記システムプ
ログラムをコピーした後に、前記メモリから前記システ
ムプログラムを読み実行する第２のモードとを切り替え
る切り替え手段とを具備することを特徴とする。

【０００８】この情報処理システムにおいては、システ
ムプログラムを実行するための実行モードとして第１お
よび第２の２つのモードが用意されている。第１のモー
ドでは前記システムプログラムは前記不揮発性メモリか
ら読み込みながら実行され、また第２のモードではシス
テムプログラムがメモリ上にコピーされ、システムプロ
グラムはメモリ上のコピー領域から読み込みながら実行
される。第１のモードと第２のモードとの切り替えは、
オペレーティングシステムの動作中にシステムプログラ
ムを実行する際に行われる。このようにシステムプログ
ラムの実行モードをオペレーティングシステムの動作中
に切り替える仕組みを用意することにより、システム動
作環境に応じてシステムプログラムの実行モードを動的
に切り替えることができるので、システム性能とシステ
ムの信頼性・安定性とをバランス良く確保することが可
能となる。

【０００９】また特にＣＰＵとしては、当該ＣＰＵがア
クセス可能なメモリアドレス空間の内、キャッシュイネ
ーブルに設定されたメモリアドレス範囲内のコードまた
はデータを対象にキャッシュ動作を行うキャッシュメモ
リを有するものを使用し、前記第１のモードにおいて前
記不揮発性メモリの内容が前記キャッシュメモリにキャ
ッシュされるように、前記第１の実行モードを使用する
場合に、前記ＣＰＵのメモリアドレス空間の内で前記不
揮発性メモリが割り当てられるメモリアドレス範囲をキ
ャッシュイネーブルに設定することが好ましい。このよ
うに不揮発性メモリの内容をキャッシュ対象とすること
により、第１のモードにおいても十分なシステム性能を
確保することが可能となる。

【００１０】

【発明の実施の形態】以下、図面を参照して本発明の実
施形態を説明する。図１には、本発明の一実施形態に係
わる情報処理システムの構成が示されている。この情報
処理システムは例えばバッテリ駆動可能なノートブック
タイプのパーソナルコンピュータであり、このコンピュ
ータ本体には、図示のように、プロセッサバス１、ＰＣ
Ｉバス２、ＩＳＡバス３、ＣＰＵ１１、ホストブリッジ
１２、主メモリ１３、表示コントローラ１４、ＰＣＩ−
ＩＳＡブリッジ１５、Ｉ／Ｏコントローラ１６、ハード
ディスクドライブ（ＨＤＤ）１７、フラッシュＢＩＯＳ
−ＲＯＭ１８などが設けられている。

【００１１】ＣＰＵ１１は本ＰＣ全体の動作を制御する
ためのものであり、主メモリ１３にロードされるオペレ
ーティングシステム（ＯＳ）、各種アプリケーションプ
ログラム、及びＢＩＯＳ更新ユーティリティなどを実行
する。主メモリ１３はＤＲＡＭから構成されている。Ｂ
ＩＯＳ更新ユーティリティはフラッシュＢＩＯＳ−ＲＯ
Ｍ１８を書き換えるためのソフトウェアである。このＢ
ＩＯＳ更新ユーティリティはＯＳの動作環境下で動作す
るように構成された一種のアプリケーションプログラム
であり、ＢＩＯＳ更新は、ＯＳの動作環境下で実行する
ことができる。

【００１２】ＣＰＵ１１としては、システム管理割り込
みＳＭＩ（ＳＭＩ；Ｓystem Ｍanagement Ｉnterrup
t）をサポートするものが利用される。即ち、ＣＰＵ１
１はオペレーティングシステムやアプリケーション等を
実行するための通常動作モードに加え、システム管理モ
ード（ＳＭＭ；Ｓｙｓｔｅｍ ＭａｎａｇｅｍｅｎｔＭ
ｏｄｅ）と称されるシステム管理機能を実現するための
動作モードを有している。

【００１３】システム管理割込み（ＳＭＩ；Ｓystem
Ｍanagement Ｉnterrupt）がＣＰＵ１１に発行された
時、ＣＰＵ１１の動作モードは、通常動作モード（リア
ルモード、プロテクトモード、または仮想８６モード）
から、ＳＭＭにスイッチされる。ＳＭＭでは、システム
管理プログラムが実行される。システム管理プログラ
ム、システムＢＩＯＳの一つ（ＳＭ−ＢＩＯＳ）として
フラッシュＢＩＯＳ−ＲＯＭ１８に予め記憶されている
ものである。

【００１４】本実施形態においては、フラッシュＢＩＯ
Ｓ−ＲＯＭ１８のプログラム実行モードとして、フラッ
シュＢＩＯＳ−ＲＯＭ１８に予め格納されているシステ
ムＢＩＯＳをフラッシュＢＩＯＳ−ＲＯＭ１８から、必
要に応じて読み込みながら実行する“ＲＯＭ動作”モー
ドと、システムＢＩＯＳを主メモリ１３上の特定領域に
コピーし、その主メモリ１３上の特定領域から読み込み
ながら実行する“ＲＡＭ動作”モードとが用意されてい
る。“ＲＯＭ動作”と“ＲＡＭ動作”はＯＳ動作中にそ
の時のシステム動作環境に応じて動的に切り替えること
が出来る。

【００１５】ホストブリッジ１２は、ＣＰＵバス１とＰ
ＣＩバス２を双方向で接続するブリッジ装置であり、こ
こには主メモリ１３をアクセス制御するためのメモリコ
ントロール機能も内蔵されている。表示コントローラ１
４は本ＰＣのディスプレイモニタとして使用されるＬＣ
Ｄや外部ＣＲＴを制御する。

【００１６】ＰＣＩ−ＩＳＡブリッジ１５は、ＰＣＩバ
ス２とＩＳＡバス３とをつなぐブリッジであり、ＰＣＩ
バス２のバスマスタとして動作することができる。この
ＰＣＩ−ＩＳＡブリッジ１５には、フラッシュＢＩＯＳ
−ＲＯＭ１８の書き換えに必要な動作を実行するための
回路の他、および前述のＳＭＩを発生するためのＳＭＩ
発生回路１５１も含まれている。ＳＭＩ発生回路１５１
は、ＰＣＩ−ＩＳＡブリッジ１５内の特定のレジスタが
ソフトウェアによってアクセスされたときなどＳＭＩ信
号を発生する。ＢＩＯＳ更新ユーティリティによってＢ
ＩＯＳ更新を開始する際には、その旨がＳＭＩ信号によ
ってＢＩＯＳ更新ユーティリティからシステムＢＩＯＳ
に通知される。

【００１７】Ｉ／Ｏコントローラ１６は、２次記憶とし
て用いられるＨＤＤ１７などのＩＤＥデバイスを制御す
るためのバスマスタＩＤＥコントローラを内蔵してい
る。バスマスタＩＤＥコントローラは、ＨＤＤ１７と主
メモリ１３との間のデータ転送のためにバスマスタとし
て動作することができる。また、Ｉ／Ｏコントローラ１
６は、ＤＶＤドライブやＣＤ−ＲＯＭドライブを制御す
ることもできる。

【００１８】フラッシュＢＩＯＳ−ＲＯＭ１８は、前述
したようにシステムＢＩＯＳを記憶するためのものであ
り、ソフトウェアによるＢＩＯＳ更新を可能とするため
に電気的に書き換え可能な不揮発性メモリであるフラッ
シュメモリ（フラッシュＥＥＰＲＯＭ）によって実現さ
れている。システムＢＩＯＳは、ＰＣのパワーオン時や
再起動時に実行されるＰＯＳＴ（ＰｏｗｅｒＯＮ Ｓｅ
ｌｆ Ｔｅｓｔ）ルーチン、各種Ｉ／Ｏデバイスを制御
するためのＢＩＯＳドライバ群、システム環境を設定す
るためのＢＩＯＳセットアップルーチンなどを体系化し
たものであり、コンピュータ内のハードウェアを直接制
御するために用いられる。

【００１９】また、このフラッシュＢＩＯＳ−ＲＯＭ１
８には、ＳＭ−ＢＩＯＳおよびＳＭＩハンドラも含まれ
ている。ＳＭＩハンドラはＳＭＩ発生時にＣＰＵ１１に
よって実行される割り込みハンドラであり、ＳＭＩ発生
要因に対応したＳＭ−ＢＩＯＳを起動するため等に用い
られる。

【００２０】次に、図２を参照して、本実施形態におけ
る“ＲＯＭ動作”と“ＲＡＭ動作”について説明する。
使用するＣＰＵやチップセットの仕様・制限により、シ
ステムＢＩＯＳ（特にＳＭ−ＢＩＯＳ）を実行させる方
法にはいくつかの選択肢がある。以下はその一部であ
る。

【００２１】 Ｉ： フラッシュＢＩＯＳ−ＲＯＭ１８上でキャッシュ
オンで動作する。 II： 主メモリ１３上でＳＭＩに連動して開閉する領域
をキャッシュオフで使用する。 III: 主メモリ１３上で常時開いている領域をキャッシ
ュオンで使用する。

【００２２】性能が高いのは、III、Ｉ、IIの順となる
（IIIとＩはユーザの体感速度としては違和感が無い
が、IIは問題となり得る）。信頼性が高いのは、Ｉまた
はII（両者は同等）、IIIの順となる（IIIは一般のＯＳ
やソフトウェアから隠されていないので、不用心または
悪意のあるものに容易に破壊されうる）。特定機能（Ｏ
Ｓ動作中のＢＩＯＳ−ＲＯＭ１８の書き換えなど、ＲＯ
Ｍでの動作があると機能を実現できないもの）を実現で
きるのは、IIとIII。実現できないのはＩである。

【００２３】よって、本実施形態では通常動作中（ユー
ザがＯＳ上で任意のソフトウェアを実行できる状態）は
性能と信頼性共に優れたＩを使う。特定機能が動作する
トリガを受けた時点で、ＢＩＯＳ−ＲＯＭ１８上のプロ
グラムをIIIの領域にコピーし、その特定機能が終了す
るまではIII上で動作する。以下では、Ｉを“ＲＯＭ動
作”モード、IIIを“ＲＡＭ動作”モードと称すること
にする。

【００２４】“ＲＯＭ動作”モードにおいては、図２に
示されているように、ＢＩＯＳ−ＲＯＭ１８はＣＰＵ１
１のメモリアドレス空間内の一部のメモリアドレス範囲
に割り当てられ、システムＢＩＯＳはＢＩＯＳ−ＲＯＭ
１８から読み込まれながら実行される。この場合、ＢＩ
ＯＳ−ＲＯＭ１８が割り当てられたメモリアドレス範囲
はキャッシュイネーブルに設定される。すなわち、ＣＰ
Ｕ１１は、当該ＣＰＵ１１がアクセス可能なメモリアド
レス空間の内、キャッシュイネーブルに設定されたメモ
リアドレス範囲内のコードまたはデータを対象にキャッ
シュ動作を行うキャッシュメモリを有しており、“ＲＯ
Ｍ動作”モードでは、ＢＩＯＳ−ＲＯＭ１８が割り当て
られたメモリアドレス範囲はキャッシュイネーブルに設
定される。

【００２５】このように、本実施形態では、“ＲＯＭ動
作”モードをキャッシュＯＮで実行する構成であり、こ
れにより“ＲＯＭ動作”モードにおいては一定のシステ
ム性能を得ることが出来る。ＣＰＵ１１のどのメモリア
ドレス範囲をキャッシュイネーブルに設定するかは、Ｃ
ＰＵ１１内のレジスタを用いて制御することが出来る。

【００２６】“ＲＡＭ動作”モードにおいては、ＢＩＯ
Ｓ−ＲＯＭ１８の内容は主メモリ１３上の特定領域にコ
ピーされ、システムＢＩＯＳはその特定領域から読み込
まれながら実行される。特定領域に対応するメモリアド
レス範囲はキャッシュイネーブルに設定される。

【００２７】次に、図３を参照して、“ＲＯＭ動作”と
“ＲＡＭ動作”の切り替えについて説明する。

【００２８】前述したように、通常動作中においてはシ
ステムＢＩＯＳは“ＲＯＭ動作”モードで実行される。
そして、“ＲＯＭ動作”から“ＲＡＭ動作”への切換を
示すイベントが発生すると、それに応答して、ＢＩＯＳ
−ＲＯＭ１８の内容が主メモリ１３上の特定領域にコピ
ーされ、“ＲＯＭ動作”から“ＲＡＭ動作”に切り替え
られる。“ＲＯＭ動作”から“ＲＡＭ動作”への切換イ
ベントの発生は、ＳＭＩによってシステムＢＩＯＳに通
知される。

【００２９】なお、通常動作中においても、ＢＩＯＳ−
ＲＯＭ１８内の全てのシステムＢＩＯＳをＲＯＭから実
行する必要はなく、一部のシステムＢＩＯＳについては
主メモリ１３上で実行することが出来る。以下では、通
常動作中においてＳＭ−ＢＩＯＳのみを“ＲＯＭ動作”
モードで実行し、“ＲＯＭ動作”から“ＲＡＭ動作”へ
の切換を示すイベントが発生した時に、ＳＭ−ＢＩＯＳ
を主メモリ１３上にコピーして、ＳＭ−ＢＩＯＳの実行
モードを“ＲＯＭ動作”モードから“ＲＡＭ動作”モー
ドに切り替える場合を想定することとする。

【００３０】次に、図４のフローチャートを参照して、
システムＢＩＯＳによって実行される処理の流れについ
て説明する。

【００３１】本コンピュータの電源投入時には、まず、
システムＢＩＯＳによってＰＯＳＴ処理が実行され、各
種ハードウェアの初期化およびテストが行われる（ステ
ップＳ１０１）。このＰＯＳＴ処理においては、さら
に、システムＢＩＯＳは、ＳＭＩハンドラおよびＢＩＯ
Ｓドライバ群をそれぞれ主メモリ１３上にコピーする
（ＳＭ−ＢＩＯＳはコピーせず、“ＲＯＭ動作”モード
で実行する）。この場合、システムＢＩＯＳは、ＢＩＯ
Ｓ−ＲＯＭ１８の少なくともＳＭ−ＢＩＯＳに対応する
メモリアドレス範囲をキャッシュイネーブルに設定す
る。またシステムＢＩＯＳは、ＳＭＩハンドラおよびＢ
ＩＯＳドライバ群それぞれに対応する主メモリ１３上の
メモリアドレス範囲もキャッシュイネーブルに設定す
る。

【００３２】この後、ＯＳを起動するためのＯＳブート
処理が実行される（ステップＳ１０２）。ＯＳ起動後の
通常動作中においては、ＳＭ−ＢＩＯＳは“ＲＯＭ動
作”モードで実行される。すなわち、ＳＭＩが発生され
ると、ＣＰＵ１１によって割り込み処理が実行され、そ
の割り込み処理の中でＳＭ−ＢＩＯＳが“ＲＯＭ動作”
モードで実行される。この場合、割り込み処理では最初
にＳＭＩハンドラが実行され、そのＳＭＩハンドラによ
って割り込み要因が調べられる。そしてその割り込み要
因によって要求されたシステム管理サービスに対応する
ＢＩＯＳ−ＲＯＭ１８内のＳＭ−ＢＩＯＳがＳＭＩハン
ドラによってコールされ、ＳＭ−ＢＩＯＳがＢＩＯＳ−
ＲＯＭ１８から読み込まれて実行される。

【００３３】一方、割り込み要因がＲＯＭ／ＲＡＭ切換
イベントであった場合には（ステップＳ１０３のＹＥ
Ｓ）、ＳＭＩハンドラは、ＳＭ−ＢＩＯＳをＢＩＯＳ−
ＲＯＭ１８から主メモリ１３上の特定領域にコピーし、
その特定領域をキャッシュイネーブルに設定する。以降
は、ＳＭＩハンドラは、システム管理サービスが要求さ
れると、それに対応する主メモリ１３上のＳＭ−ＢＩＯ
Ｓをコールする。

【００３４】すなわち、図５のフローチャートに示すよ
うに、ＳＭ−ＢＩＯＳはシステム管理サービスが要求さ
れる度にＳＭ−ＢＩＯＳが“ＲＯＭ動作”モードである
か、主メモリ１３にコピーした後の“ＲＡＭ動作”であ
るかを判別し（ステップＳ１１１）、“ＲＯＭ動作”モ
ードにおいてはＢＩＯＳ−ＲＯＭ１８から、また“ＲＡ
Ｍ動作”においては主メモリ１３上から該当するＳＭ−
ＢＩＯＳが読み込まれるように、“ＲＯＭ動作”モード
であるか、“ＲＡＭ動作”モードであるかに応じて、Ｓ
Ｍ−ＢＩＯＳを読み込むためのメモリアドレスを切り替
える（ステップＳ１１２，Ｓ１１３）。

【００３５】次に、図６を参照して、ＢＩＯＳ更新を行
う場合の一連の処理の流れを説明する。

【００３６】前述したように、通常動作中においてはシ
ステムＢＩＯＳ（ＳＭ−ＢＩＯＳ）は“ＲＯＭ動作”モ
ードで実行される。そして、ユーザがＯＳ動作中にＢＩ
ＯＳ更新ユーティリティを起動すると、ＢＩＯＳ更新ユ
ーティリティはＰＣＩ−ＩＳＡブリッジ１５内のレジス
タを通じて、システムＢＩＯＳに対してＢＩＯＳ更新の
開始を通知する。この場合、ＢＩＯＳ更新ユーティリテ
ィによるレジスタアクセスに応答して、ＣＰＵ１１には
ＳＭＩが入力される。これにより、ＳＭＩハンドラが実
行される。

【００３７】ＳＭＩハンドラはＳＭＩ発生要因がＢＩＯ
Ｓ更新開始通知のイベントであることを検知すると、Ｓ
Ｍ−ＢＩＯＳをＢＩＯＳ−ＲＯＭ１８から主メモリ１３
にコピーしてＳＭ−ＢＩＯＳの実行モードを“ＲＡＭ動
作”モードに切り替えた後、ＢＩＯＳ更新ユーティリテ
ィからのＢＩＯＳ更新開始通知で指示された場所から新
ＢＩＯＳイメージを読み込み、それをＢＩＯＳ−ＲＯＭ
１８に書き込むというＢＩＯＳ更新処理を開始する。Ｂ
ＩＯＳ更新処理が終了すると、システムＢＩＯＳからＢ
ＩＯＳ更新ユーティリティに対して終了通知が送られ
る。

【００３８】ＢＩＯＳ更新ユーティリティはＯＳに対し
てシャットダウン要求またはシャッタダウンおよびリブ
ート要求を発行し、ＯＳにシャットダウン処理またはシ
ャッタダウンおよびリブート処理を実行させる。ＳＭ−
ＢＩＯＳの実行モードが“ＲＡＭ動作”モードに切り替
えられてからＯＳがシャットダウンする間での間に、例
えば拡張ユニットとコンピュータ本体とのドッキングな
どのイベントが発生した場合などのように、ＳＭＩによ
ってシステム管理サービスが要求された場合には、ＳＭ
−ＢＩＯＳは主メモリ１３から読み込まれて実行される
ことになる。

【００３９】次に、図７のフローチャートを参照して、
ＢＩＯＳ更新時にシステムＢＩＯＳによって実行される
処理の流れについて説明する。

【００４０】上述したように、本コンピュータの電源投
入時には、まず、システムＢＩＯＳによってＰＯＳＴ処
理が実行され、各種ハードウェアの初期化およびテスト
が行われる（ステップＳ２０１）。このＰＯＳＴ処理に
おいては、さらに、システムＢＩＯＳは、ＳＭＩハンド
ラおよびＢＩＯＳドライバ群をそれぞれ主メモリ１３上
にコピーする（ＳＭ−ＢＩＯＳはコピーせず、“ＲＯＭ
動作”モードで実行する）。この場合、システムＢＩＯ
Ｓは、ＢＩＯＳ−ＲＯＭ１８の少なくともＳＭ−ＢＩＯ
Ｓに対応するメモリアドレス範囲をキャッシュイネーブ
ルに設定する。またシステムＢＩＯＳは、ＳＭＩハンド
ラおよびＢＩＯＳドライバ群それぞれに対応する主メモ
リ１３上のメモリアドレス範囲もキャッシュイネーブル
に設定する。

【００４１】この後、ＯＳを起動するためのＯＳブート
処理が実行される（ステップＳ２０２）。ＯＳ起動後の
通常動作中においては、ＳＭ−ＢＩＯＳは“ＲＯＭ動
作”モードで実行される。通常動作中に、ＢＩＯＳ更新
開始イベントによるＳＭＩが発生すると（ステップＳ２
０３のＹＥＳ）、ＳＭＩハンドラは、ＳＭ−ＢＩＯＳを
ＢＩＯＳ−ＲＯＭ１８から主メモリ１３上の特定領域に
コピーし、その特定領域をキャッシュイネーブルに設定
する（ステップＳ２０４）。以降は、ＳＭＩハンドラ
は、システム管理サービスが要求されると、それに対応
する主メモリ１３上のＳＭ−ＢＩＯＳをコールする。

【００４２】次いで、ＳＭＩハンドラは、ＢＩＯＳ更新
ユーティリティからのＢＩＯＳ更新開始通知で指示され
た場所から新ＢＩＯＳイメージを読み込み、それをＢＩ
ＯＳ−ＲＯＭ１８に書き込むというＢＩＯＳ更新処理を
開始する（ステップＳ２０５）。ＢＩＯＳ更新処理が終
了すると、ＳＭＩハンドラは、ＢＩＯＳ更新ユーティリ
ティに対して終了通知を送る（ステップＳ２０６）。

【００４３】以上のように、本実施形態においては、通
常動作中においては性能と信頼性共に優れたキャッシュ
ＯＮの“ＲＯＭ動作”モードを使用し、特定機能が動作
するトリガを受けた時点で、システムＢＩＯＳをＢＩＯ
Ｓ−ＲＯＭ１８から主メモリ１３上にコピーして“ＲＡ
Ｍ動作”モードに切り替えるという処理が実行される。
これにより、システム性能とシステムの信頼性・安定性
とをバランス良く確保することが可能となる。

【００４４】また、本発明は、上記実施形態に限定され
るものではなく、実施段階ではその要旨を逸脱しない範
囲で種々に変形することが可能である。更に、上記実施
形態には種々の段階の発明が含まれており、開示される
複数の構成要件における適宜な組み合わせにより種々の
発明が抽出され得る。例えば、実施形態に示される全構
成要件から幾つかの構成要件が削除されても、発明が解
決しようとする課題の欄で述べた課題が解決でき、発明
の効果の欄で述べられている効果が得られる場合には、
この構成要件が削除された構成が発明として抽出され得
る。

【００４５】

【発明の効果】以上説明したように、本発明によれば、
システムプログラムの実行モードをシステム動作環境に
応じて動的に切り替えることにより、システム性能とシ
ステムの信頼性・安定性とをバランス良く確保すること
が可能となる。

【図面の簡単な説明】

【図１】本発明の一実施形態に係るコンピュータシステ
ムの構成を示すブロック図。

【図２】同実施形態のシステムにおける“ＲＯＭ動作”
と“ＲＡＭ動作”を説明するための図。

【図３】同実施形態のシステムにおける“ＲＯＭ動作”
と“ＲＡＭ動作”の切り替えを説明するための図。

【図４】同実施形態のシステムで用いられるシステムＢ
ＩＯＳによって実行される処理の流れを示すフローチャ
ート。

【図５】同実施形態のシステムで使用されるＳＭ−ＢＩ
ＯＳの処理手順を示すフローチャート。

【図６】同実施形態のシステムにおいてＢＩＯＳ更新を
行う場合の一連の処理の流れを説明するための図。

【図７】同実施形態のシステムにおいてＢＩＯＳ更新時
にシステムＢＩＯＳによって実行される処理の流れを示
すフローチャート。

【符号の説明】

１１…ＣＰＵ １２…ホストブリッジ １３…主メモリ １５…ＰＣＩ−ＩＳＡブリッジ １６…Ｉ／Ｏコントローラ １８…フラッシュＢＩＯＳ−ＲＯＭ １５１…ＳＭＩ発生回路

Claims (7)

【特許請求の範囲】
1. 【請求項１】 システムプログラムが記憶された不揮発
   性メモリと、 オペレーティングシステムの動作時にオペレーティング
   システムが一時記憶されるメモリと、 前記オペレーティングシステムの動作中に前記システム
   プログラムを実行する際に、前記不揮発性メモリから前
   記システムプログラムを読み込みながら実行する第１の
   モードと、前記メモリへ前記システムプログラムをコピ
   ーした後に、前記メモリから前記システムプログラムを
   読み実行する第２のモードとを切り替える切り替え手段
   とを具備することを特徴とする情報処理システム。
2. 【請求項２】 前記切り替え手段は、前記不揮発性メモ
   リの内容を更新する為の書き換え動作の実行時に、前記
   第１のモードから前記第２のモードへの切り替え動作を
   実行することを特徴とする請求項１記載の情報処理シス
   テム。
3. 【請求項３】 前記情報処理システムは、さらに、ＣＰ
   Ｕを具備し、 前記ＣＰＵは、当該ＣＰＵがアクセス可能なメモリアド
   レス空間の内、キャッシュイネーブルに設定されたメモ
   リアドレス範囲内のコードまたはデータを対象にキャッ
   シュ動作を行うキャッシュメモリを有しており、 前記第１のモードにおいて前記不揮発性メモリの内容が
   前記キャッシュメモリにキャッシュされるように、前記
   第１のモードを使用する場合に、前記ＣＰＵのメモリア
   ドレス空間の内で前記不揮発性メモリが割り当てられる
   メモリアドレス範囲をキャッシュイネーブルに設定する
   手段をさらに具備することを特徴とする請求項１記載の
   情報処理システム。
4. 【請求項４】 前記第２のモードにおいて前記システム
   プログラムがコピーされた前記メモリ上の領域の内容が
   前記キャッシュメモリにキャッシュされるように、前記
   第２のモードを使用する場合に、前記システムプログラ
   ムがコピーされた前記メモリ上の領域に対応するメモリ
   アドレス範囲をキャッシュイネーブルに設定する手段を
   さらに具備することを特徴とする請求項３記載の情報処
   理システム。
5. 【請求項５】 前記切り替え手段は、 前記システムプログラムの呼び出しを要求する割り込み
   信号が前記情報処理システムのＣＰＵに入力されたとき
   に前記ＣＰＵによって起動され、前記システムプログラ
   ムの現在の実行モードが前記第１および第２のどちらの
   モードであるかを判別し、その判別結果に基づいて前記
   システムプログラムを読み込むためのメモリアドレスを
   切り替える手段を含むことを特徴とする請求項１記載の
   情報処理システム。
6. 【請求項６】 システムプログラムを記憶した不揮発性
   メモリを有する情報処理システムにおいて、 キャッシュイネーブルに設定されたメモリアドレス範囲
   内のコードまたはデータを対象にキャッシュメモリを用
   いたキャッシュ動作を行うことが可能なＣＰＵと、 主メモリと、 前記情報処理システムの電源投入時に、前記ＣＰＵのメ
   モリアドレス空間の中で前記不揮発性メモリが割り当て
   られるメモリアドレス範囲をキャッシュイネーブルに設
   定する手段と、 オペレーティングシステムの動作中に前記不揮発性メモ
   リの書き換えを行う場合、前記システムプログラムの実
   行モードの切り替えを示す割り込み信号を前記ＣＰＵに
   発行する手段と、 前記割り込み信号が前記ＣＰＵに入力されたときに前記
   ＣＰＵによって実行される割り込み処理の中で、前記シ
   ステムプログラムを前記不揮発性メモリから前記主メモ
   リ上の特定のメモリアドレス範囲にコピーすると共に、
   前記システムプログラムを実行するための実行モード
   を、前記不揮発性メモリが割り当てられたメモリアドレ
   ス範囲をキャッシュイネーブルに設定した状態で前記シ
   ステムプログラムを前記不揮発性メモリから読み込みな
   がら実行する第１のモードから、前記システムプログラ
   ムを前記主メモリ上から読み込みながら実行する第２の
   モードに切り替える手段とを具備することを特徴とする
   情報処理システム。
7. 【請求項７】 システムプログラムを記憶した不揮発性
   メモリと、キャッシュイネーブルに設定されたメモリア
   ドレス範囲内のコードまたはデータを対象にキャッシュ
   メモリを用いたキャッシュ動作を行うことが可能なＣＰ
   Ｕと、主メモリとを有する情報処理システムに適用され
   るプログラム実行モード制御方法であって、 オペレーティングシステムの動作中に予め決められた特
   定の動作を実行する場合、前記システムプログラムの実
   行モードの切り替えを示す割り込み信号を前記ＣＰＵに
   発行し、前記割り込み信号が前記ＣＰＵに入力されたと
   きに前記ＣＰＵによって実行される割り込み処理の中
   で、前記システムプログラムを前記不揮発性メモリから
   前記主メモリ上の特定のメモリアドレス範囲にコピーす
   ることによって、前記システムプログラムを実行するた
   めの実行モードを、前記不揮発性メモリが割り当てられ
   たメモリアドレス範囲をキャッシュイネーブルに設定し
   た状態で前記システムプログラムを前記不揮発性メモリ
   から読み込みながら実行する第１のモードから、前記シ
   ステムプログラムを前記主メモリ上から読み込みながら
   実行する第２のモードに切り替えることを特徴とするプ
   ログラム実行モード制御方法。