JP2003234353A - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device

Info

Publication number
JP2003234353A
JP2003234353A JP2003047526A JP2003047526A JP2003234353A JP 2003234353 A JP2003234353 A JP 2003234353A JP 2003047526 A JP2003047526 A JP 2003047526A JP 2003047526 A JP2003047526 A JP 2003047526A JP 2003234353 A JP2003234353 A JP 2003234353A
Authority
JP
Japan
Prior art keywords
film
semiconductor
semiconductor film
conductive
conductive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003047526A
Other languages
Japanese (ja)
Other versions
JP2003234353A5 (en
JP4118704B2 (en
Inventor
Shunpei Yamazaki
舜平 山崎
Jun Koyama
潤 小山
Setsuo Nakajima
節男 中嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2003047526A priority Critical patent/JP4118704B2/en
Publication of JP2003234353A publication Critical patent/JP2003234353A/en
Publication of JP2003234353A5 publication Critical patent/JP2003234353A5/ja
Application granted granted Critical
Publication of JP4118704B2 publication Critical patent/JP4118704B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To solve the problem in a conventional liquid crystal display that high manufacturing cost is involved for manufacturing an TFT because it requires the use of at least 5 ore more photomasks. <P>SOLUTION: An amorphous semiconductor film 105 for channel formation, an n-type semiconductor film 106 for the formation of source and drain regions and a conductive film 107 for the formation of source wiring and drain electrode are stacked (Fig. (A)), and then subjected to patterning operation with an identical photomask (Fig. (B)). A conductive film 112 as a pixel electrode is formed (Fig. (C)) and subjected to patterning operation using the same photomask to form a pixel electrode 119, source wiring 117, a drain electrode 118, a source region 115, a drain region 116 and an amorphous semiconductor film 114 for channel formation (Fig. (D)). Further, an insulating film 104 on a terminal is removed using another mask, to expose the terminal. The pixel and terminal of a liquid crystal display can be manufactured in four-time photolithography steps including the formation of a gate wiring 102. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本願発明は薄膜トランジスタ
(以下、TFTという)で構成された回路を有する半導
体装置およびその作製方法に関する。例えば、液晶表示
パネルに代表される電気光学装置およびその様な電気光
学装置を部品として搭載した電子機器に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a circuit including a thin film transistor (hereinafter referred to as TFT) and a method for manufacturing the semiconductor device. For example, the present invention relates to an electro-optical device represented by a liquid crystal display panel and an electronic device in which such an electro-optical device is mounted as a component.

【0002】なお、本明細書中において半導体装置と
は、半導体特性を利用することで機能しうる装置全般を
指し、電気光学装置、半導体回路および電子機器は全て
半導体装置である。
[0002] In this specification, a semiconductor device refers to all devices that can function by utilizing semiconductor characteristics, and electro-optical devices, semiconductor circuits, and electronic equipment are all semiconductor devices.

【0003】[0003]

【従来の技術】近年、絶縁表面を有する基板上に形成さ
れた半導体薄膜(厚さ数〜数百nm程度)を用いて薄膜
トランジスタ(TFT)を構成する技術が注目されてい
る。薄膜トランジスタはICや電気光学装置のような電
子デバイスに広く応用され、特に画像表示装置のスイッ
チング素子として開発が急がれている。
2. Description of the Related Art In recent years, a technique for forming a thin film transistor (TFT) using a semiconductor thin film (having a thickness of several to several hundreds nm) formed on a substrate having an insulating surface has been receiving attention. Thin film transistors are widely applied to electronic devices such as ICs and electro-optical devices, and their development is urgently needed especially as a switching element for image display devices.

【0004】従来より、画像表示装置として液晶表示装
置が知られている。パッシブ型の液晶表示装置に比べ高
精細な画像が得られることからアクティブマトリクス型
の液晶表示装置が多く用いられるようになっている。ア
クティブマトリクス型の液晶表示装置においては、マト
リクス状に配置された画素電極を駆動することによっ
て、画面上に表示パターンが形成される。詳しくは選択
された画素電極と該画素電極に対応する対向電極との間
に電圧が印加されることによって、画素電極と対向電極
との間に配置された液晶層の光学変調が行われ、この光
学変調が表示パターンとして観察者に認識される。
Conventionally, a liquid crystal display device has been known as an image display device. Active-matrix liquid crystal display devices have come to be widely used because high-definition images can be obtained as compared with passive liquid crystal display devices. In an active matrix type liquid crystal display device, a display pattern is formed on a screen by driving pixel electrodes arranged in a matrix. More specifically, by applying a voltage between the selected pixel electrode and the counter electrode corresponding to the pixel electrode, the liquid crystal layer disposed between the pixel electrode and the counter electrode is optically modulated. The optical modulation is recognized by the observer as a display pattern.

【0005】このようなアクティブマトリクス型の液晶
表示装置の用途は広がっており、画面サイズの大面積化
とともに高精細化や高開口率化や高信頼性の要求が高ま
っている。また、同時に生産性の向上や低コスト化の要
求も高まっている。
The applications of such an active matrix type liquid crystal display device are widespread, and the demand for high definition, high aperture ratio and high reliability is increasing along with the increase in screen size. At the same time, demands for improved productivity and cost reduction are also increasing.

【0006】従来では、300℃以下の低温で大面積の
基板上に形成可能であることから非晶質半導体膜として
非晶質シリコン膜が好適に用いられている。また、非晶
質半導体膜で形成されたチャネル形成領域を有する逆ス
タガ型(若しくはボトムゲート型)のTFTが多く用い
られている。
Conventionally, an amorphous silicon film is preferably used as the amorphous semiconductor film because it can be formed on a large-sized substrate at a low temperature of 300 ° C. or lower. Further, an inverted stagger type (or bottom gate type) TFT having a channel formation region formed of an amorphous semiconductor film is often used.

【0007】[0007]

【発明が解決しようとする課題】従来、アクティブマト
リクス型の液晶表示装置は、写真蝕刻(フォトリソグラ
フィー)技術により、最低でも5枚以上のフォトマスク
を使用してTFTを基板上に作製していたため製造コス
トが大きかった。生産性を向上させ歩留まりを向上させ
るためには、工程数を削減することが有効な手段として
考えられる。
Conventionally, in the active matrix type liquid crystal display device, the TFT is formed on the substrate by the photolithography technique using at least five photomasks. The manufacturing cost was high. In order to improve productivity and yield, reducing the number of steps is considered as an effective means.

【0008】具体的には、TFTの製造に要するフォト
マスクの枚数を削減することが必要である。フォトマス
クはフォトリソグラフィーの技術において、エッチング
工程のマスクとするフォトレジストパターンを基板上に
形成するために用いる。
Specifically, it is necessary to reduce the number of photomasks required for manufacturing the TFT. The photomask is used in the photolithography technique to form a photoresist pattern as a mask for an etching process on a substrate.

【0009】このフォトマスクを1枚使用することによ
って、レジスト塗布、プレベーク、露光、現像、ポスト
ベークなどの工程と、その前後の工程において、被膜の
成膜およびエッチングなどの工程、さらにレジスト剥
離、洗浄や乾燥工程などが付加され、煩雑なものとな
り、問題となっていた。
By using one photomask, the steps of resist coating, pre-baking, exposure, development, post-baking and the like, and the steps before and after the steps of forming a film and etching, and further removing the resist, A washing and drying process is added, which is complicated and has been a problem.

【0010】また、基板が絶縁体であるために製造工程
中における摩擦などによって静電気が発生していた。こ
の静電気が発生すると基板上に設けられた配線の交差部
でショートしたり、静電気によってTFTが劣化または
破壊されて液晶表示装置に表示欠陥や画質の劣化が生じ
ていた。特に、製造工程で行われる液晶配向処理のラビ
ング時に静電気が発生し問題となっていた。
Further, since the substrate is an insulator, static electricity is generated due to friction during the manufacturing process. When this static electricity is generated, a short circuit occurs at the intersection of the wirings provided on the substrate, or the TFT is deteriorated or destroyed by the static electricity to cause a display defect or image quality deterioration in the liquid crystal display device. In particular, static electricity is generated during the rubbing of the liquid crystal alignment treatment performed in the manufacturing process, which is a problem.

【0011】本発明はこのような問題に答えるものであ
り、アクティブマトリクス型の液晶表示装置に代表され
る半導体装置において、TFTを作製する工程数を削減
して製造コストの低減および歩留まりの向上を実現する
ことを課題としている。
The present invention addresses such a problem, and in a semiconductor device typified by an active matrix liquid crystal display device, the number of steps for manufacturing a TFT is reduced to reduce the manufacturing cost and improve the yield. The challenge is to achieve it.

【0012】また、静電気によるTFTの破壊やTFT
の特性劣化という問題点を解決しうる構造およびその作
製方法を提供することを課題としている。
Further, the destruction of the TFT due to static electricity and the TFT
It is an object of the present invention to provide a structure and a method for manufacturing the structure capable of solving the problem of characteristic deterioration of.

【0013】[0013]

【課題を解決するための手段】上記課題を解決するため
に、本発明では、まず、フォトマスク1枚目でゲート配
線を形成する。
In order to solve the above problems, in the present invention, first, a gate wiring is formed on the first photomask.

【0014】次いで、ゲート絶縁膜、ノンドープの非晶
質シリコン膜(以下、a―Si膜と呼ぶ)、n型を付与
する不純物元素を含む非晶質シリコン膜(以下、n+
―Si膜と呼ぶ)、及び導電膜を連続的に成膜する。
Then, a gate insulating film, a non-doped amorphous silicon film (hereinafter referred to as an a-Si film), and an amorphous silicon film containing an impurity element imparting n-type (hereinafter referred to as n + a
-Referred to as a Si film) and a conductive film are continuously formed.

【0015】次いで、フォトマスク2枚目でa―Si膜
からなる活性層、ソース配線(ソース電極含む)及びド
レイン電極をパターニング形成する。
Next, an active layer made of an a-Si film, a source wiring (including a source electrode) and a drain electrode are patterned and formed on the second photomask.

【0016】その後、透明導電膜を成膜した後に、フォ
トマスク3枚目で透明導電膜からなる画素電極の形成を
行い、さらにn+a―Si膜からなるソース領域及びド
レイン領域を形成すると同時にa―Si膜の一部を除去
する。
Then, after forming the transparent conductive film, a pixel electrode made of the transparent conductive film is formed on the third photomask, and at the same time, a source region and a drain region made of the n + a-Si film are formed. A part of the a-Si film is removed.

【0017】このような構成とすることで、フォトリソ
グラフィー技術で使用するフォトマスクの数を3枚とす
ることができる。
With such a structure, the number of photomasks used in the photolithography technique can be three.

【0018】また、ソース配線は画素電極と同じ材料で
ある透明導電膜で覆い、基板全体を外部の静電気等から
保護する構造とする。また、透明導電膜で保護回路を形
成する構造としてもよい。このような構成とすること
で、製造工程において製造装置と絶縁体基板との摩擦に
よる静電気の発生を防止することができる。特に、製造
工程で行われる液晶配向処理のラビング時に発生する静
電気からTFT等を保護することができる。
The source wiring is covered with a transparent conductive film made of the same material as the pixel electrode to protect the entire substrate from external static electricity. Further, a structure in which a protective circuit is formed using a transparent conductive film may be used. With such a configuration, it is possible to prevent generation of static electricity due to friction between the manufacturing apparatus and the insulating substrate in the manufacturing process. In particular, the TFT and the like can be protected from static electricity generated during rubbing in the liquid crystal alignment process performed in the manufacturing process.

【0019】本明細書で開示する発明の構成は、ゲート
配線と、ソース配線と、画素電極とを有する半導体装置
であって、絶縁表面上に形成されたゲート配線102
と、前記ゲート配線上に形成された絶縁膜104と、前
記絶縁膜上に形成された非晶質半導体膜114と、前記
非晶質半導体膜上に形成されたソース領域115及びド
レイン領域116と、前記ソース領域または前記ドレイ
ン領域上に形成されたソース配線117または電極11
8と、前記電極上に形成された画素電極119とを有
し、前記ドレイン領域116または前記ソース領域11
5の一つの端面は、前記非晶質半導体膜114の端面及
び前記電極118の端面と概略一致することを特徴とす
る半導体装置である。
The structure of the invention disclosed in this specification is a semiconductor device having a gate wiring, a source wiring, and a pixel electrode, and the gate wiring 102 formed on an insulating surface.
An insulating film 104 formed on the gate wiring, an amorphous semiconductor film 114 formed on the insulating film, and a source region 115 and a drain region 116 formed on the amorphous semiconductor film. , The source wiring 117 or the electrode 11 formed on the source region or the drain region
8 and a pixel electrode 119 formed on the electrode, the drain region 116 or the source region 11
One end face of No. 5 is substantially the same as the end face of the amorphous semiconductor film 114 and the end face of the electrode 118 in the semiconductor device.

【0020】また、他の発明の構成は、ゲート配線と、
ソース配線と、画素電極とを有する半導体装置であっ
て、絶縁表面上に形成されたゲート配線102と、前記
ゲート配線上に形成された絶縁膜104と、前記絶縁膜
上に形成された非晶質半導体膜114と、前記非晶質半
導体膜上に形成されたソース領域115及びドレイン領
域116と、前記ソース領域または前記ドレイン領域上
に形成されたソース配線117または電極118と、前
記電極上に形成された画素電極119とを有し、前記ド
レイン領域115または前記ソース116領域の一つの
端面は、前記非晶質半導体膜の端面114及び前記電極
118の端面と概略一致し、もう一つの端面は、前記画
素電極119の端面及び前記電極118のもう一つの端
面と概略一致することを特徴とする半導体装置である。
According to another aspect of the present invention, there is provided a gate wiring,
A semiconductor device having a source line and a pixel electrode, wherein a gate line 102 formed on an insulating surface, an insulating film 104 formed on the gate line, and an amorphous film formed on the insulating film. Quality semiconductor film 114, source region 115 and drain region 116 formed on the amorphous semiconductor film, source wiring 117 or electrode 118 formed on the source region or the drain region, and on the electrode. The drain electrode 115 or the source 116 region has one end surface substantially corresponding to the end surface 114 of the amorphous semiconductor film and the end surface of the electrode 118, and the other end surface. Is a semiconductor device characterized by substantially matching the end surface of the pixel electrode 119 and the other end surface of the electrode 118.

【0021】また、他の発明の構成は、ゲート配線と、
ソース配線と、画素電極とを有する半導体装置であっ
て、絶縁表面上に形成されたゲート配線102と、前記
ゲート配線上に形成された絶縁膜104と、前記絶縁膜
上に形成された非晶質半導体膜114と、前記非晶質半
導体膜上に形成されたソース領域115及びドレイン領
域116と、前記ソース領域または前記ドレイン領域上
に形成されたソース配線117または電極118と、前
記電極上に形成された画素電極119とを有し、前記ソ
ース配線117の下方には、前記非晶質半導体膜と、n
型を付与する不純物元素を含む非晶質半導体膜とが積層
されていることを特徴とする半導体装置である。
According to another aspect of the invention, a gate wiring and
A semiconductor device having a source line and a pixel electrode, wherein a gate line 102 formed on an insulating surface, an insulating film 104 formed on the gate line, and an amorphous film formed on the insulating film. Quality semiconductor film 114, source region 115 and drain region 116 formed on the amorphous semiconductor film, source wiring 117 or electrode 118 formed on the source region or the drain region, and on the electrode. The pixel electrode 119 is formed, and the amorphous semiconductor film is formed below the source line 117.
A semiconductor device is characterized in that an amorphous semiconductor film containing an impurity element imparting a mold is laminated.

【0022】また、上記各構成において、前記ソース領
域及び前記ドレイン領域は、n型を付与する不純物元素
を含む非晶質半導体膜からなることを特徴としている。
Further, in each of the above structures, the source region and the drain region are formed of an amorphous semiconductor film containing an impurity element imparting n-type conductivity.

【0023】また、上記各構成において、前記絶縁膜、
前記非晶質半導体膜、前記ソース領域、及び前記ドレイ
ン領域は、大気に曝されることなく連続的に形成された
ことを特徴としている。
In each of the above structures, the insulating film,
The amorphous semiconductor film, the source region, and the drain region are formed continuously without being exposed to the atmosphere.

【0024】また、上記各構成において、前記絶縁膜、
前記非晶質半導体膜、前記ソース領域、または前記ドレ
イン領域は、スパッタ法により形成されたことを特徴と
している。
In each of the above structures, the insulating film,
The amorphous semiconductor film, the source region, or the drain region is formed by a sputtering method.

【0025】また、上記各構成において、図2(D)に
示したように、前記ソース領域115及び前記ドレイン
領域116は、前記非晶質半導体膜114及び前記電極
118と同一のマスクにより形成されたことを特徴とし
ている。また、記ソース領域及び前記ドレイン領域は、
前記ソース配線117と同一のマスクにより形成された
ことを特徴としている。
Further, in each of the above structures, as shown in FIG. 2D, the source region 115 and the drain region 116 are formed by the same mask as the amorphous semiconductor film 114 and the electrode 118. It is characterized by that. Further, the source region and the drain region are
It is characterized in that it is formed by the same mask as the source wiring 117.

【0026】また、上記各構成において、図2(D)に
示したように、前記ソース領域115及び前記ドレイン
領域116は、前記ソース配線117及び前記画素電極
119と同一のマスクにより形成されたことを特徴とし
ている。
Further, in each of the above structures, as shown in FIG. 2D, the source region 115 and the drain region 116 are formed by the same mask as the source wiring 117 and the pixel electrode 119. Is characterized by.

【0027】また、上記各構成において、図2(D)の
エッチング工程によって、前記非晶質半導体膜のうち、
前記ソース領域及びドレイン領域と接する領域における
膜厚は、前記ソース領域と接する領域と前記ドレイン領
域と接する領域との間の領域における膜厚より厚い構
成、即ちチャネルエッチ型のボトムゲート構造となって
いる。
Further, in each of the above structures, the amorphous semiconductor film of the amorphous semiconductor film is formed by the etching process of FIG.
A film thickness in a region in contact with the source region and the drain region is thicker than a film thickness in a region between the region in contact with the source region and the region in contact with the drain region, that is, a channel-etch type bottom gate structure. There is.

【0028】また、上記構造を実現するための発明の構
成は、第1のマスクを用いてゲート配線102を形成す
る第1工程と、前記ゲート配線を覆う絶縁膜104を形
成する第2工程と、前記絶縁膜上に第1の非晶質半導体
膜105を形成する第3工程と、前記第1の非晶質半導
体膜上にn型を付与する不純物元素を含む第2の非晶質
半導体膜106を形成する第4工程と、前記第2の非晶
質半導体膜上に第1の導電膜107を形成する第5工程
と、第2のマスクを用いて前記第1の非晶質半導体膜、
第2の非晶質半導体膜、及び前記第1の導電膜を選択的
に除去して配線111(ソース配線及び電極)を形成す
る第6工程と、前記配線111(ソース配線及び電極)
と接して重なる第2の導電膜112を形成する第7工程
と、第3のマスクを用いて前記第1の非晶質半導体膜1
09の一部、第2の非晶質半導体膜110、前記第1の
導電膜111、及び前記第2の導電膜112を選択的に
除去して、前記第2の非晶質半導体膜からなるソース領
域115及びドレイン領域116と、前記第2の導電膜
からなる画素電極119とを形成する第8工程と、を有
することを特徴とする半導体装置の作製方法である。
Further, the structure of the invention for realizing the above-described structure includes the first step of forming the gate wiring 102 using the first mask and the second step of forming the insulating film 104 covering the gate wiring. A third step of forming a first amorphous semiconductor film 105 on the insulating film, and a second amorphous semiconductor containing an impurity element imparting n-type on the first amorphous semiconductor film. A fourth step of forming the film 106, a fifth step of forming the first conductive film 107 on the second amorphous semiconductor film, and the first amorphous semiconductor using a second mask. film,
A sixth step of selectively removing the second amorphous semiconductor film and the first conductive film to form a wiring 111 (source wiring and electrode), and the wiring 111 (source wiring and electrode)
A seventh step of forming a second conductive film 112 which is in contact with and overlaps with the first amorphous semiconductor film 1 using a third mask;
09, a part of the second amorphous semiconductor film 110, the first conductive film 111, and the second conductive film 112 are selectively removed to form the second amorphous semiconductor film. A method of manufacturing a semiconductor device, comprising: a source region 115 and a drain region 116; and an eighth step of forming a pixel electrode 119 made of the second conductive film.

【0029】また、上記構成において、前記第2工程か
ら前記第5工程まで、大気に曝されることなく連続的に
形成することを特徴としている。
Further, in the above structure, the second to fifth steps are continuously formed without being exposed to the atmosphere.

【0030】また、上記各構成において、前記第2工程
から前記第5工程まで、同一チャンバー内で連続的に形
成することを特徴としている。
Further, in each of the above-mentioned constitutions, it is characterized in that the second step to the fifth step are continuously formed in the same chamber.

【0031】また、上記各構成において、前記絶縁膜
は、スパッタ法あるいはプラズマCVD法により形成し
てもよい。
Further, in each of the above structures, the insulating film may be formed by a sputtering method or a plasma CVD method.

【0032】また、上記各構成において、前記第1の非
晶質半導体膜は、スパッタ法あるいはプラズマCVD法
により形成してもよい。
Further, in each of the above structures, the first amorphous semiconductor film may be formed by a sputtering method or a plasma CVD method.

【0033】また、上記各構成において、前記第2の非
晶質半導体膜は、スパッタ法あるいはプラズマCVD法
により形成してもよい。
Further, in each of the above structures, the second amorphous semiconductor film may be formed by a sputtering method or a plasma CVD method.

【0034】また、上記各構成において、前記第2の導
電膜は、透明導電膜、あるいは反射性を有する導電膜で
あることを特徴としている。
In each of the above structures, the second conductive film is a transparent conductive film or a reflective conductive film.

【0035】[0035]

【発明の実施の形態】本願発明の実施形態について、以
下に説明を行う。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below.

【0036】図1は本発明のアクティブマトリクス基板
の平面図の一例であり、ここでは簡略化のため、マトリ
クス状に配置された複数の画素のうちの1つの画素構成
を示している。
FIG. 1 is an example of a plan view of an active matrix substrate of the present invention. Here, for simplification, one pixel configuration of a plurality of pixels arranged in a matrix is shown.

【0037】図1に示すように、このアクティブマトリ
クス基板は、互いに平行に配置された複数のゲート配線
と、各ゲート配線に直交するソース配線を複数有してい
る。
As shown in FIG. 1, this active matrix substrate has a plurality of gate wirings arranged in parallel with each other and a plurality of source wirings orthogonal to each gate wiring.

【0038】また、ゲート配線とソース配線とで囲まれ
た領域には透明導電膜からなる画素電極119が配置さ
れている。また、この画素電極119と重ならないよう
に、透明導電膜120がソース配線を覆っている。
A pixel electrode 119 made of a transparent conductive film is arranged in a region surrounded by the gate wiring and the source wiring. The transparent conductive film 120 covers the source wiring so as not to overlap the pixel electrode 119.

【0039】さらに、画素電極119の下方で隣り合う
2本のゲート配線の間には、ゲート配線102と平行に
容量配線103が配置されている。この容量配線103
は全画素に設けられており、画素電極119との間に存
在する絶縁膜を誘電体として保持容量を形成している。
Further, a capacitor wiring 103 is arranged in parallel with the gate wiring 102 between two adjacent gate wirings below the pixel electrode 119. This capacitance wiring 103
Are provided in all pixels, and an insulating film existing between the pixel electrodes 119 and the pixel electrodes 119 is used as a dielectric to form a storage capacitor.

【0040】また、ゲート配線102とソース配線11
7の交差部近傍にはスイッチング素子としてのTFTが
設けられている。このTFTは非晶質構造を有する半導
体膜(以下、非晶質半導体膜と呼ぶ)で形成されたチャ
ネル形成領域を有する逆スタガ型(若しくはボトムゲー
ト型)のTFTである。
Further, the gate wiring 102 and the source wiring 11
A TFT as a switching element is provided in the vicinity of the intersection of 7. This TFT is an inverted stagger type (or bottom gate type) TFT having a channel formation region formed of a semiconductor film having an amorphous structure (hereinafter referred to as an amorphous semiconductor film).

【0041】また、このTFTは、絶縁性基板上に順
次、ゲート電極(ゲート配線102と一体形成された)
と、ゲート絶縁膜と、a―Si膜と、n+a―Si膜か
らなるソース領域及びドレイン領域と、ソース電極(ソ
ース配線117と一体形成された)及び電極118(以
下、ドレイン電極とも呼ぶ)とが積層形成されている。
Further, this TFT has a gate electrode (which is formed integrally with the gate wiring 102) on the insulating substrate in sequence.
, A gate insulating film, an a-Si film, a source region and a drain region made of an n + a-Si film, a source electrode (formed integrally with the source wiring 117), and an electrode 118 (hereinafter, also referred to as a drain electrode). ) And are laminated.

【0042】また、ソース配線(ソース電極含む)及び
ドレイン電極118の下方には、絶縁性基板上に順次、
ゲート絶縁膜と、a―Si膜と、n+a―Si膜とが積
層形成されている。
Below the source wiring (including the source electrode) and the drain electrode 118, an insulating substrate is sequentially formed.
A gate insulating film, an a-Si film, and an n + a-Si film are laminated.

【0043】また、a―Si膜のうち、ソース領域と接
する領域とドレイン領域と接する領域との間の領域は、
他の領域と比べ膜厚が薄くなっている。膜厚が薄くなっ
たのは、n+a―Si膜をエッチングにより分離してソ
ース領域とドレイン領域とを形成する際、a―Si膜の
一部が除去されたためである。また、このエッチングに
よって画素電極の端面、ドレイン配線の端面、及びドレ
イン領域の端面が一致している。また、同様にソース電
極を覆う透明導電膜の端面、ソース領域の端面、及びソ
ース配線の端面が一致している。
In the a-Si film, the region between the region in contact with the source region and the region in contact with the drain region is
The film thickness is thinner than other regions. The film thickness was reduced because part of the a-Si film was removed when the n + a-Si film was separated by etching to form the source region and the drain region. Moreover, the end surface of the pixel electrode, the end surface of the drain wiring, and the end surface of the drain region are aligned with each other by this etching. Similarly, the end surface of the transparent conductive film that covers the source electrode, the end surface of the source region, and the end surface of the source wiring are aligned.

【0044】以上の構成でなる本願発明について、以下
に示す実施例でもってさらに詳細な説明を行うこととす
る。
The present invention having the above-mentioned structure will be described in more detail with reference to the following embodiments.

【0045】[0045]

【実施例】[実施例1]本発明の実施例を図1〜図6を
用いて説明する。本実施例は液晶表示装置の作製方法を
示し、基板上に画素部のTFTを逆スタガ型で形成し、
該TFTに接続する保持容量を作製する方法について工
程に従って詳細に説明する。また、同図には該基板の端
部に設けられ、他の基板に設けた回路の配線と電気的に
接続するための入力端子部の作製工程を同時に示す。
[Embodiment 1] An embodiment of the present invention will be described with reference to FIGS. This example shows a method for manufacturing a liquid crystal display device, in which a TFT in a pixel portion is formed in an inverted stagger type on a substrate,
A method for manufacturing a storage capacitor connected to the TFT will be described in detail according to steps. Further, in the same drawing, a manufacturing process of an input terminal portion which is provided at an end portion of the substrate and is electrically connected to wiring of a circuit provided on another substrate is shown.

【0046】図2(A)において、透光性を有する基板
100にはコーニング社の#7059ガラスや#173
7ガラスなどに代表されるバリウムホウケイ酸ガラスや
アルミノホウケイ酸ガラスなどのガラス基板を用いるこ
とができる。その他に、石英基板、プラスチック基板な
どの透光性基板を使用することもできる。
In FIG. 2A, the transparent substrate 100 is made of Corning # 7059 glass or # 173.
A glass substrate such as barium borosilicate glass or aluminoborosilicate glass typified by 7 glass can be used. Alternatively, a light-transmitting substrate such as a quartz substrate or a plastic substrate can be used.

【0047】次いで、導電層を基板全面に形成した後、
第1のフォトリソグラフィー工程を行い、レジストマス
クを形成し、エッチングにより不要な部分を除去して配
線及び電極(ゲート電極を含むゲート配線102、容量
配線103、及び端子101)を形成する。このとき少
なくともゲート電極102の端部にテーパー部が形成さ
れるようにエッチングする。この段階での上面図を図4
に示した。
Next, after forming a conductive layer on the entire surface of the substrate,
A first photolithography step is performed, a resist mask is formed, and unnecessary portions are removed by etching to form wirings and electrodes (a gate wiring 102 including a gate electrode, a capacitor wiring 103, and a terminal 101). At this time, etching is performed so that a tapered portion is formed at least at the end portion of the gate electrode 102. A top view at this stage is shown in FIG.
It was shown to.

【0048】ゲート電極を含むゲート配線102と容量
配線103、端子部の端子101は、アルミニウム(A
l)などの低抵抗導電性材料で形成することが望ましい
が、Al単体では耐熱性が劣り、また腐蝕しやすい等の
問題点があるので耐熱性導電性材料と組み合わせて形成
する。耐熱性導電性材料としては、チタン(Ti)、タ
ンタル(Ta)、タングステン(W)、モリブデン(M
o)、クロム(Cr)、Nd(ネオジム)から選ばれた
元素、または前記元素を成分とする合金か、前記元素を
組み合わせた合金膜、または前記元素を成分とする窒化
物で形成する。また、Ti、Si、Cr、Nd等の耐熱
性導電性材料と組み合わせて形成した場合、平坦性が向
上するため好ましい。また、このような耐熱性導電性材
料のみ、例えばMoとWを組み合わせて形成しても良
い。
The gate wiring 102 including the gate electrode, the capacitor wiring 103, and the terminal 101 of the terminal portion are made of aluminum (A
It is desirable to use a low resistance conductive material such as 1), but since Al alone has problems such as poor heat resistance and easy corrosion, it is formed in combination with a heat resistant conductive material. As the heat-resistant conductive material, titanium (Ti), tantalum (Ta), tungsten (W), molybdenum (M
o), an element selected from chromium (Cr) and Nd (neodymium), or an alloy containing the above element, an alloy film in which the above elements are combined, or a nitride containing the above element. Further, when formed in combination with a heat resistant conductive material such as Ti, Si, Cr or Nd, flatness is improved, which is preferable. Alternatively, only such a heat-resistant conductive material may be formed by combining Mo and W, for example.

【0049】液晶表示装置を実現するためには、ゲート
電極およびゲート配線は耐熱性導電性材料と低抵抗導電
性材料とを組み合わせて形成することが望ましい。この
時の適した組み合わせを説明する。
In order to realize a liquid crystal display device, it is desirable that the gate electrode and the gate wiring are formed by combining a heat resistant conductive material and a low resistance conductive material. A suitable combination at this time will be described.

【0050】画面サイズが5型程度までなら耐熱性導電
性材料の窒化物から成る導電層(A)と耐熱性導電性材
料から成る導電層(B)とを積層したニ層構造とする。
導電層(B)はAl、Ta、Ti、W、Nd、Crから
選ばれた元素、または前記元素を成分とする合金か、前
記元素を組み合わせた合金膜で形成すれば良く、導電層
(A)は窒化タンタル(TaN)膜、窒化タングステン
(WN)膜、窒化チタン(TiN)膜などで形成する。
例えば、導電層(A)としてCr、導電層(B)として
Ndを含有するAlとを積層した二層構造とすることが
好ましい。導電層(A)は10〜100nm(好ましく
は20〜50nm)とし、導電層(B)は200〜40
0nm(好ましくは250〜350nm)とする。
If the screen size is up to about 5 inches, a two-layer structure is formed by laminating a conductive layer (A) made of a nitride of a heat resistant conductive material and a conductive layer (B) made of a heat resistant conductive material.
The conductive layer (B) may be formed of an element selected from Al, Ta, Ti, W, Nd, and Cr, an alloy containing the above element, or an alloy film in which the above elements are combined. Is formed of a tantalum nitride (TaN) film, a tungsten nitride (WN) film, a titanium nitride (TiN) film, or the like.
For example, it is preferable to have a two-layer structure in which Cr is stacked as the conductive layer (A) and Al containing Nd is stacked as the conductive layer (B). The conductive layer (A) is 10 to 100 nm (preferably 20 to 50 nm), and the conductive layer (B) is 200 to 40 nm.
It is set to 0 nm (preferably 250 to 350 nm).

【0051】一方、大画面に適用するには耐熱性導電性
材料から成る導電層(A)と低抵抗導電性材料から成る
導電層(B)と耐熱性導電性材料から成る導電層(C)
とを積層した三層構造とすることが好ましい。低抵抗導
電性材料から成る導電層(B)は、アルミニウム(A
l)を成分とする材料で形成し、純Alの他に、0.0
1〜5atomic%のスカンジウム(Sc)、Ti、Nd、
シリコン(Si)等を含有するAlを使用する。導電層
(C)は導電層(B)のAlにヒロックが発生するのを
防ぐ効果がある。導電層(A)は10〜100nm(好
ましくは20〜50nm)とし、導電層(B)は200
〜400nm(好ましくは250〜350nm)とし、
導電層(C)は10〜100nm(好ましくは20〜5
0nm)とする。本実施例では、Tiをターゲットとし
たスパッタ法により導電層(A)をTi膜で50nmの
厚さに形成し、Alをターゲットとしたスパッタ法によ
り導電層(B)をAl膜で200nmの厚さに形成し、
Tiをターゲットとしたスパッタ法により導電層(C)
をTi膜で50nmの厚さに形成した。
On the other hand, for application to a large screen, a conductive layer (A) made of a heat resistant conductive material, a conductive layer (B) made of a low resistance conductive material, and a conductive layer (C) made of a heat resistant conductive material.
It is preferable to have a three-layer structure in which and are laminated. The conductive layer (B) made of a low resistance conductive material is made of aluminum (A
l) as a component, and in addition to pure Al, 0.0
1 to 5 atomic% of scandium (Sc), Ti, Nd,
Al containing silicon (Si) or the like is used. The conductive layer (C) has an effect of preventing hillocks from being generated in Al of the conductive layer (B). The conductive layer (A) is 10 to 100 nm (preferably 20 to 50 nm), and the conductive layer (B) is 200 nm.
~ 400 nm (preferably 250-350 nm),
The conductive layer (C) has a thickness of 10 to 100 nm (preferably 20 to 5 nm).
0 nm). In this embodiment, the conductive layer (A) is formed as a Ti film with a thickness of 50 nm by a sputtering method using Ti as a target, and the conductive layer (B) is formed as an Al film with a thickness of 200 nm by a sputtering method as an Al target. To form
Conductive layer (C) by sputtering targeting Ti
Was formed with a Ti film to a thickness of 50 nm.

【0052】次いで、絶縁膜104を全面に成膜する。
絶縁膜104はスパッタ法を用い、膜厚を50〜200
nmとする。
Next, the insulating film 104 is formed on the entire surface.
The insulating film 104 is formed by a sputtering method and has a film thickness of 50 to 200.
nm.

【0053】例えば、絶縁膜104として酸化窒化シリ
コン膜を用い、150nmの厚さで形成する。勿論、ゲ
ート絶縁膜はこのような酸化窒化シリコン膜に限定され
るものでなく、酸化シリコン膜、窒化シリコン膜、酸化
タンタル膜などの他の絶縁膜を用い、これらの材料から
成る単層または積層構造として形成しても良い。例え
ば、下層を窒化シリコン膜とし、上層を酸化シリコン膜
とする積層構造としても良い。
For example, a silicon oxynitride film is used as the insulating film 104 and is formed to a thickness of 150 nm. Of course, the gate insulating film is not limited to such a silicon oxynitride film, and other insulating films such as a silicon oxide film, a silicon nitride film, and a tantalum oxide film may be used, and a single layer or a laminated layer made of these materials may be used. It may be formed as a structure. For example, a laminated structure may be used in which the lower layer is a silicon nitride film and the upper layer is a silicon oxide film.

【0054】次に、絶縁膜104上に50〜200nm
(好ましくは100〜150nm)の厚さで非晶質半導
体膜105を、プラズマCVD法やスパッタ法などの公
知の方法で全面に形成する(図示せず)。代表的には、
スパッタ法で水素化非晶質シリコン(a−Si:H)膜
を100nmの厚さに形成する。その他、この非晶質半
導体膜には、微結晶半導体膜、非晶質シリコンゲルマニ
ウム膜などの非晶質構造を有する化合物半導体膜を適用
することも可能である。
Next, 50 to 200 nm is formed on the insulating film 104.
An amorphous semiconductor film 105 having a thickness (preferably 100 to 150 nm) is formed on the entire surface by a known method such as a plasma CVD method or a sputtering method (not shown). Typically,
A hydrogenated amorphous silicon (a-Si: H) film is formed to a thickness of 100 nm by a sputtering method. In addition, a compound semiconductor film having an amorphous structure such as a microcrystalline semiconductor film or an amorphous silicon germanium film can be applied to this amorphous semiconductor film.

【0055】次に、一導電型の不純物元素を含有する半
導体膜106として、n型を付与する不純物元素を含む
非晶質半導体膜106を20〜80nmの厚さで形成す
る。n型を付与する不純物元素を含む非晶質半導体膜1
06は、プラズマCVD法やスパッタ法などの公知の方
法で全面に形成する。代表的には、n+a−Si:H膜
を形成すれば良く、そのためにリン(P)が添加された
ターゲットを用いて成膜する。或いは、n型を付与する
不純物元素を含む非晶質半導体膜106を水素化微結晶
シリコン膜(μc−Si:H)で形成しても良い。
Next, as the semiconductor film 106 containing an impurity element of one conductivity type, an amorphous semiconductor film 106 containing an impurity element imparting n-type is formed with a thickness of 20 to 80 nm. Amorphous semiconductor film 1 containing an impurity element imparting n-type
06 is formed on the entire surface by a known method such as a plasma CVD method or a sputtering method. Typically, an n + a-Si: H film may be formed, and for that purpose, the film is formed using a target to which phosphorus (P) is added. Alternatively, the amorphous semiconductor film 106 containing an impurity element imparting n-type conductivity may be formed using a hydrogenated microcrystalline silicon film (μc-Si: H).

【0056】次に、導電性の金属膜107をスパッタ法
や真空蒸着法で形成する。導電性の金属膜107の材料
としては、n+a―Si膜106とオーミックコンタク
トのとれる金属材料であれば特に限定されず、Al、C
r、Ta、Tiから選ばれた元素、または前記元素を成
分とする合金か、前記元素を組み合わせた合金膜等が挙
げられる。本実施例ではスパッタ法を用い、金属膜10
7として、50〜150nmの厚さで形成したTi膜
と、そのTi膜上に重ねてアルミニウム(Al)を30
0〜400nmの厚さで形成し、さらにその上にTi膜
を100〜150nmの厚さで形成する(図2
(A))。
Next, a conductive metal film 107 is formed by a sputtering method or a vacuum evaporation method. The material of the conductive metal film 107 is not particularly limited as long as it is a metal material capable of making ohmic contact with the n + a-Si film 106, and Al, C
Examples include an element selected from r, Ta, and Ti, an alloy containing the above element, an alloy film in which the above elements are combined, and the like. In this embodiment, the metal film 10 is used by the sputtering method.
7, a Ti film formed to a thickness of 50 to 150 nm and aluminum (Al) 30 overlaid on the Ti film.
It is formed to a thickness of 0 to 400 nm, and a Ti film is further formed thereon to a thickness of 100 to 150 nm (FIG. 2).
(A)).

【0057】絶縁膜104、非晶質半導体膜105、一
導電型の不純物元素を含有する半導体膜106、及び導
電性の金属膜107はいずれも公知の方法で作製するも
のであり、プラズマCVD法やスパッタ法で作製するこ
とができる。本実施例では、スパッタ法を用い、ターゲ
ット及びスパッタガスを適宣切り替えることにより連続
的に形成した。この時、スパッタ装置において、同一の
反応室または複数の反応室を用い、これらの膜を大気に
曝すことなく連続して積層させることが好ましい。この
ように、大気に曝さないことで不純物の混入を防止する
ことができる。
The insulating film 104, the amorphous semiconductor film 105, the semiconductor film 106 containing an impurity element of one conductivity type, and the conductive metal film 107 are all manufactured by known methods, and the plasma CVD method is used. Or a sputtering method. In this embodiment, the sputtering method is used, and the target and the sputtering gas are switched appropriately to form continuously. At this time, in the sputtering apparatus, it is preferable to use the same reaction chamber or a plurality of reaction chambers and stack these films continuously without exposing them to the atmosphere. In this way, by not exposing to the atmosphere, it is possible to prevent the mixing of impurities.

【0058】次に、第2のフォトリソグラフィー工程を
行い、レジストマスク108を形成し、エッチングによ
り不要な部分を除去して配線及び電極(ソース配線)を
形成する。この際のエッチング方法としてウエットエッ
チングまたはドライエッチングを用いる。この時、非晶
質半導体膜105、一導電型の不純物元素を含有する半
導体膜106、及び導電性の金属膜107がエッチング
され、画素TFT部においては、非晶質半導体膜10
9、一導電型の不純物元素を含有する半導体膜110、
及び導電性の金属膜111を形成する。また、容量部に
おいては容量配線103と絶縁膜104を残し、同様に
端子部においても、端子101と絶縁膜104を残す。
本実施例では、SiCl4とCl2とBCl3の混合ガス
を反応ガスとしたドライエッチングにより、Ti膜とA
l膜とTi膜を順次積層した金属膜107をエッチング
し、反応ガスをCF4とO2の混合ガスに代えて非晶質半
導体膜105及び一導電型の不純物元素を含有する半導
体膜106を除去した(図2(B))。
Next, a second photolithography process is performed to form a resist mask 108, and unnecessary portions are removed by etching to form wirings and electrodes (source wirings). Wet etching or dry etching is used as an etching method at this time. At this time, the amorphous semiconductor film 105, the semiconductor film 106 containing an impurity element of one conductivity type, and the conductive metal film 107 are etched, so that the amorphous semiconductor film 10 is formed in the pixel TFT portion.
9, a semiconductor film 110 containing an impurity element of one conductivity type,
And a conductive metal film 111 is formed. Further, in the capacitor portion, the capacitor wiring 103 and the insulating film 104 are left, and similarly, in the terminal portion, the terminal 101 and the insulating film 104 are left.
In this embodiment, a Ti film and an A film are formed by dry etching using a mixed gas of SiCl 4 , Cl 2 and BCl 3 as a reaction gas.
The metal film 107 in which the 1 film and the Ti film are sequentially stacked is etched, and the reaction gas is replaced with the mixed gas of CF 4 and O 2 to form the amorphous semiconductor film 105 and the semiconductor film 106 containing an impurity element of one conductivity type. It was removed (FIG. 2 (B)).

【0059】次に、レジストマスク108を除去した
後、全面に透明導電膜112を成膜する。(図2
(C))また、この時の上面図を図5に示す。ただし、
簡略化のため図5では全面に成膜された透明導電膜11
2は図示していない。
Next, after removing the resist mask 108, a transparent conductive film 112 is formed on the entire surface. (Fig. 2
(C)) A top view at this time is shown in FIG. However,
For the sake of simplicity, in FIG. 5, the transparent conductive film 11 is formed on the entire surface.
2 is not shown.

【0060】この透明導電膜112の材料は、酸化イン
ジウム(In23)や酸化インジウム酸化スズ合金(I
23―SnO2、ITOと略記する)などをスパッタ
法や真空蒸着法などを用いて形成する。このような材料
のエッチング処理は塩酸系の溶液により行う。しかし、
特にITOのエッチングは残渣が発生しやすいので、エ
ッチング加工性を改善するために酸化インジウム酸化亜
鉛合金(In23―ZnO)を用いても良い。酸化イン
ジウム酸化亜鉛合金は表面平滑性に優れ、ITOと比較
して熱安定性にも優れているので、接触する電極111
をAl膜で形成しても腐蝕反応をすることを防止でき
る。同様に、酸化亜鉛(ZnO)も適した材料であり、
さらに可視光の透過率や導電率を高めるためにガリウム
(Ga)を添加した酸化亜鉛(ZnO:Ga)などを用
いることができる。
The material of the transparent conductive film 112 is indium oxide (In 2 O 3 ) or indium oxide-tin oxide alloy (I
n 2 O 3 —SnO 2 , abbreviated as ITO) or the like is formed by using a sputtering method, a vacuum evaporation method or the like. The etching treatment of such a material is performed with a hydrochloric acid-based solution. But,
In particular, when ITO is etched, a residue is likely to be generated. Therefore, an indium oxide-zinc oxide alloy (In 2 O 3 —ZnO) may be used to improve etching processability. Since the indium oxide-zinc oxide alloy has excellent surface smoothness and thermal stability as compared with ITO, the contact electrode 111
Even if is formed of an Al film, it is possible to prevent the corrosion reaction. Similarly, zinc oxide (ZnO) is a suitable material,
Further, zinc oxide (ZnO: Ga) to which gallium (Ga) is added can be used in order to increase visible light transmittance and conductivity.

【0061】次に、第3のフォトリソグラフィー工程を
行い、レジストマスク113を形成し、エッチングによ
り不要な部分を除去して非晶質半導体膜114、ソース
領域115及びドレイン領域116、ソース電極117
及びドレイン電極118、画素電極119を形成する
(図2(D))。
Next, a third photolithography step is performed to form a resist mask 113, and unnecessary portions are removed by etching to remove the amorphous semiconductor film 114, the source region 115 and the drain region 116, and the source electrode 117.
Then, the drain electrode 118 and the pixel electrode 119 are formed (FIG. 2D).

【0062】この第3のフォトリソグラフィー工程は、
透明導電膜をパターニングすると同時に、導電性を有す
る金属膜111とn+a―Si膜110と非晶質半導体
膜109の一部をエッチングにより除去して開孔を形成
する。本実施例では、まず、ITOからなる画素電極を
硝酸と塩酸の混合溶液または塩化系第2鉄系の溶液を用
いたウエットエッチングにより選択的に除去した後、ド
ライエッチングにより導電性を有する金属膜111とn
+a―Si膜110と非晶質半導体膜109の一部をエ
ッチングした。なお、本実施例では、ウエットエッチン
グとドライエッチングとを用いたが、実施者が反応ガス
を適宜選択してドライエッチングのみで行ってもよい
し、実施者が反応溶液を適宜選択してウエットエッチン
グのみで行ってもよい。
The third photolithography step is
At the same time as patterning the transparent conductive film, a part of the conductive metal film 111, the n + a-Si film 110 and the amorphous semiconductor film 109 is removed by etching to form an opening. In this embodiment, first, the pixel electrode made of ITO is selectively removed by wet etching using a mixed solution of nitric acid and hydrochloric acid or a ferric chloride-based solution, and then a metal film having conductivity is formed by dry etching. 111 and n
+ A portion of the a-Si film 110 and the amorphous semiconductor film 109 was etched. Although wet etching and dry etching are used in the present embodiment, the practitioner may appropriately select a reaction gas and perform only dry etching, or the practitioner may select a reaction solution and perform wet etching. You may go alone.

【0063】また、開孔の底部は非晶質半導体膜に達し
ており、凹部を有する非晶質半導体膜114が形成され
る。この開孔によって導電性を有する金属膜111はソ
ース電極117とドレイン電極118に分離され、n+
a―Si膜110はソース領域115とドレイン領域1
16に分離される。また、ソース電極117と接する透
明導電膜120は、ソース配線を覆い、後の製造工程、
特にラビング処理で生じる静電気を防止する役目を果た
す。本実施例では、ソース配線上に透明導電膜120を
形成した例を示したが、上記ITO膜のエッチングの際
に透明導電膜120を除去してもよい。また、上記IT
O膜のエッチングの際に上記ITO膜を利用して静電気
から保護するための回路を形成してもよい。
The bottom of the opening reaches the amorphous semiconductor film, and the amorphous semiconductor film 114 having a recess is formed. The metal film 111 having conductivity is separated into a source electrode 117 and a drain electrode 118 by this opening, and n +
The a-Si film 110 includes a source region 115 and a drain region 1.
It is separated into 16. In addition, the transparent conductive film 120 in contact with the source electrode 117 covers the source wiring,
In particular, it plays the role of preventing static electricity generated in the rubbing process. Although the transparent conductive film 120 is formed on the source wiring in the present embodiment, the transparent conductive film 120 may be removed when the ITO film is etched. In addition, the above IT
When the O film is etched, the ITO film may be used to form a circuit for protecting it from static electricity.

【0064】また、この第3のフォトリソグラフィー工
程において、容量部における絶縁膜104を誘電体とし
て、容量配線103と画素電極119とで保持容量が形
成される。
Further, in the third photolithography process, a storage capacitor is formed by the capacitor wiring 103 and the pixel electrode 119 using the insulating film 104 in the capacitor section as a dielectric.

【0065】また、この第3のフォトリソグラフィー工
程において、端子部に形成された透明導電膜は除去され
る。
In the third photolithography process, the transparent conductive film formed on the terminal portion is removed.

【0066】次に、レジストマスク113を除去した
後、シャドーマスクを用いてレジストマスクを形成し、
端子部の端子101を覆う絶縁膜を選択的に除去する。
(図3(A))また、シャドーマスクに代えてスクリー
ン印刷法によりレジストマスクを形成してもよい。ここ
で、図1は1つの画素の上面図であり、A−A'線 及び
B−B'線に沿った断面図がそれぞれ図3(A)に相当
する。
Next, after removing the resist mask 113, a resist mask is formed using a shadow mask,
The insulating film covering the terminal 101 of the terminal portion is selectively removed.
(FIG. 3A) Further, instead of the shadow mask, a resist mask may be formed by a screen printing method. Here, FIG. 1 is a top view of one pixel, and cross-sectional views taken along lines AA ′ and BB ′ correspond to FIG. 3A, respectively.

【0067】こうして3回のフォトリソグラフィー工程
により、3枚のフォトマスクを使用して、逆スタガ型の
nチャネル型TFT201を有する画素TFT部、保持
容量202を完成させることができる。そして、これら
を個々の画素に対応してマトリクス状に配置して画素部
を構成することによりアクティブマトリクス型の液晶表
示装置を作製するための一方の基板とすることができ
る。本明細書では便宜上このような基板をアクティブマ
トリクス基板と呼ぶ。
Thus, the pixel TFT section having the inverted stagger type n-channel TFT 201 and the storage capacitor 202 can be completed by using the three photomasks by three photolithography steps. By arranging these in a matrix corresponding to individual pixels to form a pixel portion, one substrate for manufacturing an active matrix liquid crystal display device can be obtained. In this specification, such a substrate is referred to as an active matrix substrate for convenience.

【0068】次に、アクティブマトリクス基板の画素部
のみに配向膜121を選択的に形成する。配向膜121
を選択的に形成する方法としては、スクリーン印刷法を
用いてもよいし、配向膜を塗布後、シャドーマスクを用
いてレジストマスクを形成して除去する方法を用いても
よい。通常、液晶表示素子の配向膜にはポリイミド樹脂
が多く用いられている。なお、本実施例では、端子部の
端子101を覆う絶縁膜を選択的に除去した後、配向膜
を形成した例を示したが、端子部の端子101を覆う絶
縁膜上に配向膜を積層形成した後、端子部における絶縁
膜と配向膜とを同時に除去してもよい。
Next, the alignment film 121 is selectively formed only on the pixel portion of the active matrix substrate. Alignment film 121
As a method for selectively forming, a screen printing method may be used, or a method of forming a resist mask by using a shadow mask and then removing after applying an alignment film may be used. Usually, a polyimide resin is often used for an alignment film of a liquid crystal display element. In this embodiment, the alignment film is formed after the insulating film covering the terminal 101 of the terminal part is selectively removed. However, the alignment film is laminated on the insulating film covering the terminal 101 of the terminal part. After the formation, the insulating film and the alignment film in the terminal portion may be removed at the same time.

【0069】次に、配向膜121にラビング処理を施し
て液晶分子がある一定のプレチルト角を持って配向する
ようにする。
Next, the alignment film 121 is subjected to rubbing treatment so that the liquid crystal molecules are aligned with a certain pretilt angle.

【0070】次いで、アクティブマトリクス基板と、対
向電極122と配向膜123とが設けられた対向基板1
24とをスペーサで基板間隔を保持しながらシール剤に
より貼り合わせた後、アクティブマトリクス基板と対向
基板の間に液晶材料125を注入する。液晶材料125
は公知のものを適用すれば良く代表的にはTN液晶を用
いる。液晶材料を注入した後、注入口は樹脂材料で封止
する。
Then, the counter substrate 1 provided with the active matrix substrate, the counter electrode 122 and the alignment film 123.
24 and 24 are bonded together with a sealant while maintaining a substrate distance with a spacer, and then a liquid crystal material 125 is injected between the active matrix substrate and the counter substrate. Liquid crystal material 125
A known material may be applied as the material, and TN liquid crystal is typically used. After injecting the liquid crystal material, the injection port is sealed with a resin material.

【0071】次に、端子部の端子101にフレキシブル
プリント配線板(Flexible PrintedCircuit:FPC)
を接続する。FPCはポリイミドなどの有機樹脂フィル
ム129に銅配線128が形成されていて、異方性導電
性接着剤で入力端子502と接続する。異方性導電性接
着剤は接着剤126と、その中に混入され金などがメッ
キされた数十〜数百μm径の導電性表面を有する粒子1
27により構成され、この粒子127が入力端子101
と銅配線128とに接触することによりこの部分で電気
的な接触が形成される。さらに、この部分の機械的強度
を高めるために樹脂層130を設ける(図3(B))。
Next, a flexible printed circuit (FPC) is attached to the terminal 101 of the terminal portion.
Connect. In the FPC, a copper wiring 128 is formed on an organic resin film 129 such as polyimide, and is connected to the input terminal 502 with an anisotropic conductive adhesive. The anisotropic conductive adhesive is an adhesive 126 and particles 1 having a conductive surface with a diameter of several tens to several hundreds μm mixed therein and plated with gold or the like.
27, the particles 127 are connected to the input terminal 101.
By making contact with the copper wiring 128, an electrical contact is formed in this portion. Further, a resin layer 130 is provided to increase the mechanical strength of this portion (FIG. 3 (B)).

【0072】図6はアクティブマトリクス基板の画素部
と端子部の配置を説明する図である。基板210上には
画素部211が設けられ、画素部にはゲート配線208
とソース配線207が交差して形成され、これに接続す
るnチャネル型TFT201が各画素に対応して設けら
れている。nチャネル型TFT201のドレイン側には
画素電極119及び保持容量202が接続し、保持容量
202のもう一方の端子は容量配線209に接続してい
る。nチャネル型TFT201と保持容量202の構造
は図3(A)で示すnチャネル型TFT201と保持容
量202と同じものとする。
FIG. 6 is a diagram for explaining the arrangement of the pixel portion and the terminal portion of the active matrix substrate. A pixel portion 211 is provided on the substrate 210, and a gate wiring 208 is provided in the pixel portion.
And a source wiring 207 are formed so as to intersect with each other, and an n-channel TFT 201 connected to the source wiring 207 is provided corresponding to each pixel. The pixel electrode 119 and the storage capacitor 202 are connected to the drain side of the n-channel TFT 201, and the other terminal of the storage capacitor 202 is connected to the capacitor wiring 209. The structures of the n-channel TFT 201 and the storage capacitor 202 are the same as those of the n-channel TFT 201 and the storage capacitor 202 shown in FIG.

【0073】基板の一方の端部には、走査信号を入力す
る入力端子部205が形成され、接続配線206によっ
てゲート配線208に接続している。また、他の端部に
は画像信号を入力する入力端子部203が形成され、接
続配線204によってソース配線207に接続してい
る。ゲート配線208、ソース配線207、容量配線2
09は画素密度に応じて複数本設けられるものであり、
その本数は前述の如くである。また、画像信号を入力す
る入力端子部212と接続配線213を設け、入力端子
部203と交互にソース配線と接続させても良い。入力
端子部203、205、212はそれぞれ任意な数で設
ければ良いものとし、実施者が適宣決定すれば良い。
An input terminal portion 205 for inputting a scanning signal is formed at one end of the substrate, and is connected to a gate wiring 208 by a connection wiring 206. In addition, an input terminal portion 203 for inputting an image signal is formed at the other end portion and is connected to a source wiring 207 by a connection wiring 204. Gate wiring 208, source wiring 207, capacitance wiring 2
A plurality of 09 are provided according to the pixel density.
The number is as described above. Alternatively, an input terminal portion 212 for inputting an image signal and a connection wiring 213 may be provided, and the input terminal portion 203 may be alternately connected to the source wiring. The input terminal portions 203, 205, and 212 may be provided in arbitrary numbers, and may be appropriately determined by the practitioner.

【0074】[実施例2]図7は液晶表示装置の実装方
法の一例である。液晶表示装置は、TFTが作製された
基板301の端部には、入力端子部302が形成されこ
れは実施例1で示したようにゲート配線と同じ材料で形
成される端子303で形成される。そして対向基板30
4とスペーサ306を内包するシール剤305により貼
り合わされ、さらに偏光板307、308が設けられて
いる。そして、スペーサ322によって筐体321に固
定される。
[Embodiment 2] FIG. 7 shows an example of a method of mounting a liquid crystal display device. In the liquid crystal display device, an input terminal portion 302 is formed at an end portion of a substrate 301 on which a TFT is formed, and this is formed by a terminal 303 formed of the same material as the gate wiring as shown in the first embodiment. . And the counter substrate 30
4 and the spacer 306 are attached by a sealant 305, and polarizing plates 307 and 308 are further provided. Then, it is fixed to the housing 321 by the spacer 322.

【0075】なお、実施例1により得られる非晶質シリ
コン膜で活性層を形成したTFTは、電界効果移動度が
小さく1cm2/Vsec程度しか得られていない。そのため
に、画像表示を行うための駆動回路はLSIチップで形
成され、TAB(tape automated bonding)方式やCO
G(chip on glass)方式で実装されている。本実施例
では、LSIチップ313に駆動回路を形成し、TAB
方式で実装する例を示す。これにはフレキシブルプリン
ト配線板(Flexible Printed Circuit:FPC)が用い
られ、FPCはポリイミドなどの有機樹脂フィルム30
9に銅配線310が形成されていて、異方性導電性接着
剤で入力端子302と接続する。異方性導電性接着剤は
接着剤311と、その中に混入され金などがメッキされ
た数十〜数百μm径の導電性表面を有する粒子312に
より構成され、この粒子312が入力端子302と銅配
線310とに接触することにより、この部分で電気的な
接触が形成される。そしてこの部分の機械的強度を高め
るために樹脂層318が設けられている。
The TFT having the active layer formed of the amorphous silicon film obtained in Example 1 has a small field effect mobility, and only about 1 cm 2 / Vsec is obtained. Therefore, a drive circuit for displaying an image is formed of an LSI chip, and a TAB (tape automated bonding) method or a CO method is used.
It is mounted by the G (chip on glass) method. In this embodiment, a drive circuit is formed on the LSI chip 313 and
An example of implementing the method is shown below. A flexible printed circuit (FPC) is used for this, and the FPC is an organic resin film 30 such as polyimide.
A copper wiring 310 is formed on the wiring 9 and is connected to the input terminal 302 with an anisotropic conductive adhesive. The anisotropic conductive adhesive is composed of an adhesive 311 and particles 312 having a conductive surface with a diameter of several tens to several hundreds of μm mixed therein and plated with gold or the like. By making contact with the copper wiring 310, an electrical contact is formed in this portion. A resin layer 318 is provided to increase the mechanical strength of this portion.

【0076】LSIチップ313はバンプ314で銅配
線310に接続し、樹脂材料315で封止されている。
そして銅配線310は接続端子316でその他の信号処
理回路、増幅回路、電源回路などが形成されたプリント
基板317に接続されている。そして、透過型の液晶表
示装置では対向基板304に光源319と光導光体32
0が設けられてバックライトとして使用される。
The LSI chip 313 is connected to the copper wiring 310 by bumps 314 and sealed with a resin material 315.
The copper wiring 310 is connected to a printed circuit board 317 on which other signal processing circuits, amplifier circuits, power supply circuits, etc. are formed at connection terminals 316. In the transmissive liquid crystal display device, the light source 319 and the light guide 32 are provided on the counter substrate 304.
0 is provided and used as a backlight.

【0077】[実施例3]実施例1では、絶縁膜、非晶
質半導体膜、n型を付与する不純物元素を含む非晶質半
導体膜、及び金属膜をスパッタ法で積層形成した例を示
したが、本実施例では、プラズマCVD法を用いた例を
示す。
[Embodiment 3] In Embodiment 1, an example is shown in which an insulating film, an amorphous semiconductor film, an amorphous semiconductor film containing an impurity element imparting n-type conductivity, and a metal film are formed by sputtering. However, in this embodiment, an example using the plasma CVD method is shown.

【0078】本実施例では、絶縁膜、非晶質半導体膜、
及びn型を付与する不純物元素を含む非晶質半導体膜を
プラズマCVD法で形成した。
In this embodiment, an insulating film, an amorphous semiconductor film,
And an amorphous semiconductor film containing an impurity element imparting n-type conductivity were formed by a plasma CVD method.

【0079】本実施例では、絶縁膜として酸化窒化シリ
コン膜を用い、プラズマCVD法により150nmの厚
さで形成する。この時、プラズマCVD装置において、
電源周波数13〜70MHz、好ましくは27〜60M
Hzで行えばよい。電源周波数27〜60MHzを使う
ことにより緻密な絶縁膜を形成することができ、ゲート
絶縁膜としての耐圧を高めることができる。また、Si
4とN2OにO2を添加させて作製された酸化窒化シリ
コン膜は、膜中の固定電荷密度が低減されているので、
この用途に対して好ましい材料となる。勿論、ゲート絶
縁膜はこのような酸化窒化シリコン膜に限定されるもの
でなく、酸化シリコン膜、窒化シリコン膜、酸化タンタ
ル膜などの他の絶縁膜を用い、これらの材料から成る単
層または積層構造として形成しても良い。また、下層を
窒化シリコン膜とし、上層を酸化シリコン膜とする積層
構造としても良い。
In this embodiment, a silicon oxynitride film is used as an insulating film and is formed by plasma CVD to a thickness of 150 nm. At this time, in the plasma CVD apparatus,
Power frequency 13-70MHz, preferably 27-60M
It may be performed in Hz. By using a power supply frequency of 27 to 60 MHz, a dense insulating film can be formed and the breakdown voltage as a gate insulating film can be increased. Also, Si
Since the silicon oxynitride film produced by adding O 2 to H 4 and N 2 O has a reduced fixed charge density in the film,
It is the preferred material for this application. Of course, the gate insulating film is not limited to such a silicon oxynitride film, and other insulating films such as a silicon oxide film, a silicon nitride film, and a tantalum oxide film may be used, and a single layer or a laminated layer made of these materials may be used. It may be formed as a structure. Further, a laminated structure in which the lower layer is a silicon nitride film and the upper layer is a silicon oxide film may be used.

【0080】例えば、酸化シリコン膜を用いる場合に
は、プラズマCVD法で、オルトケイ酸テトラエチル
(Tetraethyl Orthosilicate:TEOS)とO2とを混
合し、反応圧力40Pa、基板温度250〜350℃と
し、高周波(13.56MHz)電力密度0.5〜0.
8W/cmで放電させて形成することができる。この
ようにして作製された酸化シリコン膜は、その後300
〜400℃の熱アニールによりゲート絶縁膜として良好
な特性を得ることができる。
For example, when a silicon oxide film is used, tetraethyl orthosilicate (TEOS) and O 2 are mixed by a plasma CVD method at a reaction pressure of 40 Pa, a substrate temperature of 250 to 350 ° C., and a high frequency ( 13.56 MHz) Power density 0.5-0.
It can be formed by discharging at 8 W / cm 2 . The silicon oxide film produced in this way is
Good characteristics as a gate insulating film can be obtained by thermal annealing at up to 400 ° C.

【0081】また、非晶質半導体膜として、代表的に
は、プラズマCVD法で水素化非晶質シリコン(a−S
i:H)膜を100nmの厚さに形成する。この時、プ
ラズマCVD装置において、電源周波数13〜70MH
z、好ましくは27〜60MHzで行えばよい。電源周
波数27〜60MHzを使うことにより成膜速度を向上
することが可能となり、成膜された膜は、欠陥密度の少
ないa−Si膜となるため好ましい。その他、この非晶
質半導体膜には、微結晶半導体膜、非晶質シリコンゲル
マニウム膜などの非晶質構造を有する化合物半導体膜を
適用することも可能である。
As the amorphous semiconductor film, typically, hydrogenated amorphous silicon (a-S) is formed by plasma CVD method.
The i: H) film is formed to a thickness of 100 nm. At this time, in the plasma CVD apparatus, the power supply frequency is 13 to 70 MH
z, preferably 27 to 60 MHz. By using a power supply frequency of 27 to 60 MHz, the film formation rate can be improved, and the formed film is an a-Si film having a low defect density, which is preferable. In addition, a compound semiconductor film having an amorphous structure such as a microcrystalline semiconductor film or an amorphous silicon germanium film can be applied to this amorphous semiconductor film.

【0082】また、上記絶縁膜及び上記非晶質半導体膜
のプラズマCVD法による成膜において、100〜10
0kHzのパルス変調放電を行えば、プラズマCVD法
の気相反応によるパーティクルの発生を防ぐことがで
き、成膜においてピンホールの発生を防ぐことができる
ため好ましい。
Further, in forming the insulating film and the amorphous semiconductor film by the plasma CVD method, 100 to 10
The pulse-modulated discharge of 0 kHz is preferable because generation of particles due to a gas phase reaction of a plasma CVD method can be prevented and generation of pinholes can be prevented in film formation.

【0083】また、本実施例では、一導電型の不純物元
素を含有する半導体膜として、n型を付与する不純物元
素を含む非晶質半導体膜を20〜80nmの厚さで形成
する。例えば、n型のa−Si:H膜を形成すれば良
く、そのためにシラン(SiH 4)に対して0.1〜5
%の濃度でフォスフィン(PH3)を添加する。或い
は、n型を付与する不純物元素を含む非晶質半導体膜1
06を水素化微結晶シリコン膜(μc−Si:H)で形
成しても良い。
Further, in this embodiment, one conductivity type impurity element is used.
As a semiconductor film containing an element, an impurity element imparting n-type
Forming an amorphous semiconductor film containing element with a thickness of 20 to 80 nm
To do. For example, it is sufficient to form an n-type a-Si: H film.
Therefore, silane (SiH Four) To 0.1-5
Phosphine (PH3) Is added. Some
Is an amorphous semiconductor film 1 containing an impurity element imparting n-type
06 is a hydrogenated microcrystalline silicon film (μc-Si: H)
You can do it.

【0084】これらの膜は、反応ガスを適宣切り替える
ことにより、連続的に形成することができる。また、プ
ラズマCVD装置において、同一の反応室または複数の
反応室を用い、これらの膜を大気に晒すことなく連続し
て積層させることもできる。このように、大気に曝さな
いで連続成膜することで非晶質半導体膜への不純物の混
入を防止することができる。
These films can be continuously formed by appropriately switching the reaction gas. Further, in the plasma CVD apparatus, the same reaction chamber or a plurality of reaction chambers may be used, and these films may be continuously laminated without exposing to the atmosphere. Thus, by continuously forming a film without exposing it to the air, impurities can be prevented from entering the amorphous semiconductor film.

【0085】なお、本実施例は、実施例2と組み合わせ
ることが可能である。
It should be noted that this embodiment can be combined with the second embodiment.

【0086】[実施例4]本実施例では、保護膜を形成
した例を図6に示す。なお、本実施例は、実施例1の図
2(D)の状態まで同一であるので異なる点について以
下に説明する。また、図2(D)に対応する箇所は同一
の符号を用いた。
[Embodiment 4] In this embodiment, an example in which a protective film is formed is shown in FIG. The present embodiment is the same up to the state of FIG. 2D of the first embodiment, and therefore the different points will be described below. In addition, the same reference numerals are used for the portions corresponding to FIG.

【0087】まず、実施例1に従って図2(D)の状態
を得た後、薄い無機絶縁膜を全面に形成する。この薄い
無機絶縁膜としては、酸化シリコン膜、窒化シリコン
膜、酸化窒化シリコン膜、酸化タンタル膜などの無機絶
縁膜を用い、これらの材料から成る単層または積層構造
として形成しても良い。
First, after obtaining the state of FIG. 2D according to the first embodiment, a thin inorganic insulating film is formed on the entire surface. As the thin inorganic insulating film, an inorganic insulating film such as a silicon oxide film, a silicon nitride film, a silicon oxynitride film, or a tantalum oxide film may be used, and may be formed as a single layer or a laminated structure made of these materials.

【0088】次いで、第4のフォトリソグラフィー工程
を行い、レジストマスクを形成し、エッチングにより不
要な部分を除去して、画素TFT部においては絶縁膜4
01、端子部においては無機絶縁膜402をそれぞれ形
成する。この無機絶縁膜401、402は、パッシベー
ション膜として機能する。また、端子部においては、第
4のフォトリソグラフィー工程により薄い無機絶縁膜4
02と無機絶縁膜104を同時に除去して、端子部の端
子101を露呈させることができる。
Next, a fourth photolithography process is performed to form a resist mask, and unnecessary portions are removed by etching, and the insulating film 4 is formed in the pixel TFT portion.
01, the inorganic insulating film 402 is formed in the terminal portion, respectively. The inorganic insulating films 401 and 402 function as a passivation film. Further, in the terminal portion, the thin inorganic insulating film 4 is formed by the fourth photolithography process.
02 and the inorganic insulating film 104 can be removed at the same time to expose the terminal 101 of the terminal portion.

【0089】こうして本実施例では、4回のフォトリソ
グラフィー工程により、4枚のフォトマスクを使用し
て、無機絶縁膜で保護された逆スタガ型のnチャネル型
TFT、保持容量を完成させることができる。そして、
これらを個々の画素に対応してマトリクス状に配置し、
画素部を構成することによりアクティブマトリクス型の
液晶表示装置を作製するための一方の基板とすることが
できる。
In this way, in this embodiment, the reverse stagger type n-channel TFT protected by the inorganic insulating film and the storage capacitor can be completed by using the four photomasks by the four photolithography steps. it can. And
Arrange these in a matrix corresponding to each pixel,
By forming the pixel portion, the substrate can be used as one substrate for manufacturing an active matrix liquid crystal display device.

【0090】なお、本実施例は、実施例1乃至3のいず
れか一の構成と自由に組み合わせることが可能である。
It is to be noted that this embodiment can be freely combined with any one of the structures of Embodiments 1 to 3.

【0091】[実施例5]実施例1では透過型の液晶表
示装置に対応するアクティブマトリクス基板の作製方法
を示したが、本実施例では反射型の液晶表示装置に対応
する例について示す。
[Embodiment 5] In Embodiment 1, a method of manufacturing an active matrix substrate corresponding to a transmissive liquid crystal display device was shown. In this embodiment, an example corresponding to a reflective liquid crystal display device is shown.

【0092】まず、実施例1と同様にして、図2(B)
に示す工程までを行う。そして、透明導電膜に代えて反
射性を有する導電膜(Al、Ag等)を形成する。そし
て、実施例1と同様に、第3のフォトリソグラフィー工
程によりレジストマスクパターンを形成し、エッチング
によって反射性を有する導電膜からなる画素電極を形成
する。画素電極は、電極118と重なるように形成す
る。
First, as in the first embodiment, as shown in FIG.
The steps up to are shown. Then, instead of the transparent conductive film, a conductive film having reflectivity (Al, Ag, etc.) is formed. Then, like the first embodiment, a resist mask pattern is formed by the third photolithography process, and a pixel electrode made of a conductive film having reflectivity is formed by etching. The pixel electrode is formed so as to overlap with the electrode 118.

【0093】その後の工程は、実施例1と同様であるの
で省略する。こうして3回のフォトリソグラフィー工程
により、3枚のフォトマスクを使用して反射型の液晶表
示装置に対応したアクティブマトリクス基板を作製する
ことができる。
Since the subsequent steps are the same as those in the first embodiment, the description thereof will be omitted. In this way, an active matrix substrate corresponding to a reflective liquid crystal display device can be manufactured by using three photomasks by three photolithography steps.

【0094】また、本実施例は実施例4と組み合わせる
ことが可能である。
Further, this embodiment can be combined with the fourth embodiment.

【0095】[実施例6]本願発明を実施して形成され
たCMOS回路や画素部は様々な電気光学装置(アクテ
ィブマトリクス型液晶ディスプレイ、アクティブマトリ
クス型ECディスプレイ)に用いることができる。即
ち、それら電気光学装置を表示部に組み込んだ電子機器
全てに本願発明を実施できる。
[Embodiment 6] The CMOS circuit and the pixel portion formed by implementing the present invention can be used in various electro-optical devices (active matrix type liquid crystal display, active matrix type EC display). That is, the invention of the present application can be implemented in all electronic devices in which the electro-optical device is incorporated in the display section.

【0096】その様な電子機器としては、ビデオカメ
ラ、デジタルカメラ、プロジェクター(リア型またはフ
ロント型)、ヘッドマウントディスプレイ(ゴーグル型
ディスプレイ)、カーナビゲーション、カーステレオ、
パーソナルコンピュータ、携帯情報端末(モバイルコン
ピュータ、携帯電話または電子書籍等)などが挙げられ
る。それらの一例を図9、図10及び図11に示す。
Examples of such electronic equipment include video cameras, digital cameras, projectors (rear type or front type), head mounted displays (goggles type displays), car navigation systems, car stereos,
Examples thereof include personal computers and personal digital assistants (mobile computers, mobile phones, electronic books, etc.). Examples of these are shown in FIGS. 9, 10 and 11.

【0097】図9(A)はパーソナルコンピュータであ
り、本体2001、画像入力部2002、表示部200
3、キーボード2004等を含む。本発明を画像入力部
2002、表示部2003やその他の信号駆動回路に適
用することができる。
FIG. 9A shows a personal computer, which has a main body 2001, an image input section 2002, and a display section 200.
3, keyboard 2004 and the like. The present invention can be applied to the image input unit 2002, the display unit 2003, and other signal drive circuits.

【0098】図9(B)はビデオカメラであり、本体2
101、表示部2102、音声入力部2103、操作ス
イッチ2104、バッテリー2105、受像部2106
等を含む。本発明を表示部2102やその他の信号駆動
回路に適用することができる。
FIG. 9B shows a video camera, which is the main body 2
101, display unit 2102, voice input unit 2103, operation switch 2104, battery 2105, image receiving unit 2106
Including etc. The present invention can be applied to the display portion 2102 and other signal driver circuits.

【0099】図9(C)はモバイルコンピュータ(モー
ビルコンピュータ)であり、本体2201、カメラ部2
202、受像部2203、操作スイッチ2204、表示
部2205等を含む。本発明は表示部2205やその他
の信号駆動回路に適用できる。
FIG. 9C shows a mobile computer (mobile computer), which includes a main body 2201 and a camera section 2.
202, an image receiving unit 2203, operation switches 2204, a display unit 2205 and the like. The present invention can be applied to the display portion 2205 and other signal driving circuits.

【0100】図9(D)はゴーグル型ディスプレイであ
り、本体2301、表示部2302、アーム部2303
等を含む。本発明は表示部2302やその他の信号駆動
回路に適用することができる。
FIG. 9D shows a goggle type display, which includes a main body 2301, a display portion 2302 and an arm portion 2303.
Including etc. The present invention can be applied to the display portion 2302 and other signal driving circuits.

【0101】図9(E)はプログラムを記録した記録媒
体(以下、記録媒体と呼ぶ)を用いるプレーヤーであ
り、本体2401、表示部2402、スピーカ部240
3、記録媒体2404、操作スイッチ2405等を含
む。なお、このプレーヤーは記録媒体としてDVD(D
igtial Versatile Disc)、CD
等を用い、音楽鑑賞や映画鑑賞やゲームやインターネッ
トを行うことができる。本発明は表示部2402やその
他の信号駆動回路に適用することができる。
FIG. 9E shows a player using a recording medium (hereinafter, referred to as a recording medium) in which a program is recorded, which is a main body 2401, a display section 2402, and a speaker section 240.
3, a recording medium 2404, operation switches 2405 and the like. This player uses a DVD (D
optical Versatile Disc), CD
It is possible to play music, watch movies, play games, and use the internet. The present invention can be applied to the display portion 2402 and other signal driving circuits.

【0102】図9(F)はデジタルカメラであり、本体
2501、表示部2502、接眼部2503、操作スイ
ッチ2504、受像部(図示しない)等を含む。本願発
明を表示部2502やその他の信号駆動回路に適用する
ことができる。
FIG. 9F shows a digital camera, which includes a main body 2501, a display portion 2502, an eyepiece portion 2503, operation switches 2504, an image receiving portion (not shown) and the like. The present invention can be applied to the display section 2502 and other signal drive circuits.

【0103】図10(A)はフロント型プロジェクター
であり、投射装置2601、スクリーン2602等を含
む。本発明は投射装置2601の一部を構成する液晶表
示装置2808やその他の信号駆動回路に適用すること
ができる。
FIG. 10A shows a front type projector including a projection device 2601, a screen 2602 and the like. The present invention can be applied to the liquid crystal display device 2808 which constitutes a part of the projection device 2601 and other signal drive circuits.

【0104】図10(B)はリア型プロジェクターであ
り、本体2701、投射装置2702、ミラー270
3、スクリーン2704等を含む。本発明は投射装置2
702の一部を構成する液晶表示装置2808やその他
の信号駆動回路に適用することができる。
FIG. 10B shows a rear type projector, which includes a main body 2701, a projection device 2702, and a mirror 270.
3, screen 2704 and the like. The present invention is a projection device 2
The present invention can be applied to the liquid crystal display device 2808 which forms a part of 702 and other signal driving circuits.

【0105】なお、図10(C)は、図10(A)及び
図10(B)中における投射装置2601、2702の
構造の一例を示した図である。投射装置2601、27
02は、光源光学系2801、ミラー2802、280
4〜2806、ダイクロイックミラー2803、プリズ
ム2807、液晶表示装置2808、位相差板280
9、投射光学系2810で構成される。投射光学系28
10は、投射レンズを含む光学系で構成される。本実施
例は三板式の例を示したが、特に限定されず、例えば単
板式であってもよい。また、図10(C)中において矢
印で示した光路に実施者が適宜、光学レンズや、偏光機
能を有するフィルムや、位相差を調節するためのフィル
ム、IRフィルム等の光学系を設けてもよい。
Note that FIG. 10C is a diagram showing an example of the structure of the projection devices 2601 and 2702 in FIGS. 10A and 10B. Projection device 2601, 27
02 is a light source optical system 2801, mirrors 2802, 280
4 to 2806, dichroic mirror 2803, prism 2807, liquid crystal display device 2808, retardation plate 280.
9, a projection optical system 2810. Projection optical system 28
Reference numeral 10 is composed of an optical system including a projection lens. Although the present embodiment shows an example of a three-plate type, it is not particularly limited and may be, for example, a single-plate type. Further, the practitioner may appropriately provide an optical system such as an optical lens, a film having a polarization function, a film for adjusting a phase difference, an IR film, etc. in the optical path indicated by the arrow in FIG. Good.

【0106】また、図10(D)は、図10(C)中に
おける光源光学系2801の構造の一例を示した図であ
る。本実施例では、光源光学系2801は、リフレクタ
ー2811、光源2812、レンズアレイ2813、2
814、偏光変換素子2815、集光レンズ2816で
構成される。なお、図10(D)に示した光源光学系は
一例であって特に限定されない。例えば、光源光学系に
実施者が適宜、光学レンズや、偏光機能を有するフィル
ムや、位相差を調節するフィルム、IRフィルム等の光
学系を設けてもよい。
FIG. 10D is a diagram showing an example of the structure of the light source optical system 2801 in FIG. 10C. In this embodiment, the light source optical system 2801 includes a reflector 2811, a light source 2812, a lens array 2813, and a lens array 2813.
814, a polarization conversion element 2815, and a condenser lens 2816. The light source optical system shown in FIG. 10D is an example and is not particularly limited. For example, the practitioner may appropriately provide an optical system such as an optical lens, a film having a polarization function, a film for adjusting a phase difference, and an IR film in the light source optical system.

【0107】ただし、図10に示したプロジェクターに
おいては、透過型の電気光学装置を用いた場合を示して
おり、反射型の電気光学装置での適用例は図示していな
い。
However, the projector shown in FIG. 10 shows a case where a transmissive electro-optical device is used, and an application example of a reflective electro-optical device is not shown.

【0108】図11(A)は携帯電話であり、本体29
01、音声出力部2902、音声入力部2903、表示
部2904、操作スイッチ2905、アンテナ2906
等を含む。本願発明を音声出力部2902、音声入力部
2903、表示部2904やその他の信号駆動回路に適
用することができる。
FIG. 11A shows a mobile phone, which has a main body 29.
01, voice output unit 2902, voice input unit 2903, display unit 2904, operation switch 2905, antenna 2906
Including etc. The present invention can be applied to the audio output unit 2902, the audio input unit 2903, the display unit 2904, and other signal drive circuits.

【0109】図11(B)は携帯書籍(電子書籍)であ
り、本体3001、表示部3002、3003、記憶媒
体3004、操作スイッチ3005、アンテナ3006
等を含む。本発明は表示部3002、3003やその他
の信号回路に適用することができる。
FIG. 11B shows a portable book (electronic book), which includes a main body 3001, display portions 3002 and 3003, a storage medium 3004, operation switches 3005, an antenna 3006.
Including etc. The present invention can be applied to the display portions 3002 and 3003 and other signal circuits.

【0110】図11(C)はディスプレイであり、本体
3101、支持台3102、表示部3103等を含む。
本発明は表示部3103に適用することができる。本発
明のディスプレイは特に大画面化した場合において有利
であり、対角10インチ以上(特に30インチ以上)の
ディスプレイには有利である。
FIG. 11C shows a display, which includes a main body 3101, a support base 3102, a display portion 3103 and the like.
The present invention can be applied to the display portion 3103. The display of the present invention is particularly advantageous when it has a large screen, and is advantageous for a display having a diagonal of 10 inches or more (particularly 30 inches or more).

【0111】以上の様に、本願発明の適用範囲は極めて
広く、あらゆる分野の電子機器に適用することが可能で
ある。また、本実施例の電子機器は実施例1〜5のどの
ような組み合わせからなる構成を用いても実現すること
ができる。
As described above, the applicable range of the present invention is extremely wide, and the present invention can be applied to electronic devices in all fields. Further, the electronic device of the present embodiment can be realized by using any configuration of the first to fifth embodiments.

【0112】[0112]

【発明の効果】本発明により、3回のフォトリソグラフ
ィー工程により、3枚のフォトマスクを使用して、逆ス
タガ型のnチャネル型TFTを有する画素TFT部、及
び保持容量を備えた液晶表示装置を実現することができ
る。
According to the present invention, a liquid crystal display device having a pixel TFT section having an inverted stagger type n-channel TFT and a storage capacitor by using three photomasks by three photolithography processes. Can be realized.

【0113】また、保護膜を形成した場合においては、
4回のフォトリソグラフィー工程により、4枚のフォト
マスクを使用して、無機絶縁膜で保護された逆スタガ型
のnチャネル型TFTを有する画素TFT部、及び保持
容量を備えた液晶表示装置を実現することができる。
When a protective film is formed,
A liquid crystal display device including a pixel TFT section having an inverted stagger type n-channel TFT protected by an inorganic insulating film and a storage capacitor by using four photomasks by four photolithography steps. can do.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本願発明の上面図を示す図。FIG. 1 is a diagram showing a top view of the present invention.

【図2】 AM−LCDの作製工程を示す断面図。2A to 2C are cross-sectional views illustrating a manufacturing process of an AM-LCD.

【図3】 AM−LCDの作製工程を示す断面図。FIG. 3 is a cross-sectional view showing a manufacturing process of an AM-LCD.

【図4】 AM−LCDの作製工程を示す上面図。FIG. 4 is a top view illustrating a manufacturing process of an AM-LCD.

【図5】 AM−LCDの作製工程を示す上面図。FIG. 5 is a top view illustrating a manufacturing process of an AM-LCD.

【図6】 液晶表示装置の画素部と入力端子部の配置
を説明する上面図。
FIG. 6 is a top view illustrating an arrangement of a pixel portion and an input terminal portion of a liquid crystal display device.

【図7】 液晶表示装置の実装構造を示す断面図。FIG. 7 is a sectional view showing a mounting structure of a liquid crystal display device.

【図8】 AM−LCDの作製工程を示す断面図。FIG. 8 is a cross-sectional view showing a manufacturing process of an AM-LCD.

【図9】 電子機器の一例を示す図。FIG. 9 illustrates an example of an electronic device.

【図10】 電子機器の一例を示す図。FIG. 10 illustrates examples of electronic devices.

【図11】 電子機器の一例を示す図。FIG. 11 illustrates an example of an electronic device.

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2H092 GA32 HA04 HA05 JA26 JB23 JB24 JB69 KA05 KA12 MA04 MA07 MA08 MA14 MA17 MA18 MA19 MA20 MA27 MA37 NA14 NA27 5F110 AA16 BB01 BB02 BB04 CC07 DD01 DD02 DD03 EE01 EE02 EE03 EE04 EE06 EE14 EE15 EE23 EE44 FF02 FF03 FF04 FF09 FF28 FF30 FF36 GG02 GG15 GG24 GG25 GG43 GG45 HK03 HK04 HK09 HK15 HK16 HK22 HK25 HK33 HK35 NN03 NN22 NN23 NN24 NN72 NN73 QQ02 QQ09    ─────────────────────────────────────────────────── ─── Continued front page    F term (reference) 2H092 GA32 HA04 HA05 JA26 JB23                       JB24 JB69 KA05 KA12 MA04                       MA07 MA08 MA14 MA17 MA18                       MA19 MA20 MA27 MA37 NA14                       NA27                 5F110 AA16 BB01 BB02 BB04 CC07                       DD01 DD02 DD03 EE01 EE02                       EE03 EE04 EE06 EE14 EE15                       EE23 EE44 FF02 FF03 FF04                       FF09 FF28 FF30 FF36 GG02                       GG15 GG24 GG25 GG43 GG45                       HK03 HK04 HK09 HK15 HK16                       HK22 HK25 HK33 HK35 NN03                       NN22 NN23 NN24 NN72 NN73                       QQ02 QQ09

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 薄膜トランジスタ、前記薄膜トランジス
タに接続されたゲート配線、ソース配線及び画素電極を
有する画素部と、前記画素部のゲート配線又はソース配
線に電気的に接続される端子を有する端子部とを同一基
板に形成する半導体装置の作製方法であって、 前記基板に前記ゲート配線及び前記端子を形成し、 前記ゲート配線及び前記端子上に絶縁膜を形成し、 前記絶縁膜上に非晶質の第1の半導体膜を形成し、 前記第1の半導体膜上に一導電型の不純物を含有する第
2の半導体膜を形成し、 前記第2の半導体膜上に第1の導電膜を形成し、 第1のマスクを用い、前記第1の導電膜、前記第2の半
導体膜及び前記第1の半導体膜をエッチングし、前記画
素部に、前記第1の導電膜、前記第2の半導体膜及び前
記第1の半導体膜でなる積層膜を形成し、前記端子部の
前記絶縁膜の上面を露出させ、 前記積層膜上に第2の導電膜を形成し、 第2のマスクを用い、前記第2の導電膜及び前記積層膜
をエッチングすることであって、前記積層膜に開孔を形
成して、前記第1の導電膜をドレイン電極とソース配線
とに分離し、前記第2の半導体膜を前記ドレイン電極の
下の領域と前記ソース配線の下の領域とに分離し、前記
第1の半導体膜に凹部を形成し、前記第2の導電膜を選
択的に除去して、前記端子部の前記絶縁膜の上面を露出
させ、前記ドレイン電極上に前記第2の導電膜でなる前
記画素電極を形成し、 前記第3のマスクを用い、前記絶縁膜をエッチングし
て、前記端子を露出する半導体装置の作製方法。
1. A pixel portion having a thin film transistor, a gate wiring connected to the thin film transistor, a source wiring, and a pixel electrode, and a terminal portion having a terminal electrically connected to the gate wiring or the source wiring of the pixel portion. A method of manufacturing a semiconductor device formed on the same substrate, comprising forming the gate wiring and the terminal on the substrate, forming an insulating film on the gate wiring and the terminal, and forming an amorphous film on the insulating film. A first semiconductor film is formed, a second semiconductor film containing an impurity of one conductivity type is formed on the first semiconductor film, and a first conductive film is formed on the second semiconductor film. The first conductive film, the second semiconductor film, and the first semiconductor film are etched using a first mask, and the pixel unit is provided with the first conductive film and the second semiconductor film. And in the first semiconductor film Forming a laminated film, exposing the upper surface of the insulating film of the terminal portion, forming a second conductive film on the laminated film, and using a second mask, the second conductive film and the laminated film. Etching the film to form an opening in the laminated film to separate the first conductive film into a drain electrode and a source wiring, and to dispose the second semiconductor film below the drain electrode. A region and a region below the source wiring, a recess is formed in the first semiconductor film, and the second conductive film is selectively removed to remove the upper surface of the insulating film of the terminal portion. A method for manufacturing a semiconductor device, which comprises exposing the pixel electrode made of the second conductive film on the drain electrode, etching the insulating film using the third mask, and exposing the terminal.
【請求項2】 薄膜トランジスタ、前記薄膜トランジス
タに接続されたゲート配線、ソース配線及び画素電極を
有する画素部と、前記画素部のゲート配線又はソース配
線に電気的に接続される端子を有する端子部とを同一基
板に形成する半導体装置の作製方法であって、 前記基板に前記ゲート配線及び前記端子を形成し、 前記ゲート配線及び前記端子上に絶縁膜を形成し、 前記絶縁膜上に非晶質の第1の半導体膜を形成し、 前記第1の半導体膜上に一導電型の不純物を含有する第
2の半導体膜を形成し、 前記第2の半導体膜上に第1の導電膜を形成し、 第1のマスクを用い、前記第1の導電膜、前記第2の半
導体膜及び前記第1の半導体膜をそれぞれエッチング
し、前記端子部の前記絶縁膜の上面を露出させ、前記画
素部に、前記第1の導電膜、前記第2の半導体膜及び前
記第1の半導体膜でなる積層膜を形成し、 前記積層膜上に第2の導電膜を形成し、 第2のマスクを用い、前記第2の導電膜及び前記積層膜
をエッチングすることであって、前記積層膜に開孔を形
成して、前記第1の導電膜をドレイン電極とソース配線
とに分離し、前記第2の半導体膜を前記ドレイン電極の
下の領域と前記ソース配線の下の領域とに分離し、前記
第1の半導体膜に凹部を形成し、前記第2の導電膜を選
択的に除去して、前記端子部の前記絶縁膜の上面を露出
させ、前記第2の導電膜でなる前記ドレイン電極上の前
記画素電極及び前記ソース配線上の導電膜を形成し、 前記第3のマスクを用い、前記絶縁膜をエッチングし
て、前記端子を露出する、ことを有し、 前記積層膜の表面は、前記開孔により形成された端面及
び前記第1の半導体膜の前記開孔と重なる領域の表面を
除いて、前記画素電極又は前記ソース配線上の導電膜の
いずれかに覆われていることを特徴とする半導体装置の
作製方法。
2. A pixel portion having a thin film transistor, a gate wiring connected to the thin film transistor, a source wiring and a pixel electrode, and a terminal portion having a terminal electrically connected to the gate wiring or the source wiring of the pixel portion. A method of manufacturing a semiconductor device formed on the same substrate, comprising forming the gate wiring and the terminal on the substrate, forming an insulating film on the gate wiring and the terminal, and forming an amorphous film on the insulating film. A first semiconductor film is formed, a second semiconductor film containing an impurity of one conductivity type is formed on the first semiconductor film, and a first conductive film is formed on the second semiconductor film. Using the first mask, the first conductive film, the second semiconductor film, and the first semiconductor film are each etched to expose the upper surface of the insulating film of the terminal portion to expose the pixel portion. , The first guide An electrically conductive film, a second semiconductor film, and a first semiconductor film, and a second conductive film is formed on the laminated film. A second mask is used to form the second conductive film. Etching the film and the laminated film to form an opening in the laminated film to separate the first conductive film into a drain electrode and a source wiring, and the second semiconductor film to the drain. The region below the electrode and the region below the source line are separated, a recess is formed in the first semiconductor film, and the second conductive film is selectively removed to separate the terminal portion from the insulating film. The upper surface of the film is exposed, the pixel electrode on the drain electrode and the conductive film on the source wiring made of the second conductive film are formed, and the insulating film is etched using the third mask. Exposing the terminal, the surface of the laminated film having the opening A semiconductor which is covered by either the pixel electrode or the conductive film on the source wiring except for the end face formed by and the surface of the region of the first semiconductor film which overlaps with the opening. Method for manufacturing device.
【請求項3】 請求項1又は2において、前記絶縁膜、
前記第1の半導体膜、前記第2の半導体膜及び前記第1
の導電膜、それぞれを、被形成面を大気に曝すことなく
連続的に形成することを特徴とする半導体装置の作製方
法。
3. The insulating film according to claim 1,
The first semiconductor film, the second semiconductor film, and the first semiconductor film.
2. The method for manufacturing a semiconductor device, characterized in that each of the conductive films is continuously formed without exposing the formation surface to the atmosphere.
【請求項4】 請求項1又は2において、前記絶縁膜、
前記第1の半導体膜、前記第2の半導体膜及び前記第1
の導電膜、それぞれを、同一のチャンバーで連続的に形
成することを特徴とする半導体装置の作製方法。
4. The insulating film according to claim 1,
The first semiconductor film, the second semiconductor film, and the first semiconductor film.
2. The method for manufacturing a semiconductor device, characterized in that the conductive films are sequentially formed in the same chamber.
【請求項5】 薄膜トランジスタ、前記薄膜トランジス
タに接続されたゲート配線、ソース配線及び画素電極を
有する画素部と、前記画素部のゲート配線又はソース配
線に電気的に接続される端子を有する端子部とを同一基
板に形成する半導体装置の作製方法であって、 前記基板の絶縁表面上に第1の導電膜を形成し、 前記第1の導電膜が形成された基板上に、第1のマスク
を形成し、 前記第1のマスクを用いて前記第1の導電膜をエッチン
グして、前記ゲート配線及び前記端子を形成し、 前記ゲート配線及び前記端子上に絶縁膜を形成し、 前記絶縁膜上に非晶質の第1の半導体膜を形成し、 前記第1の半導体膜上に一導電型の不純物を含有する第
2の半導体膜を形成し、 前記第2の半導体膜上に第2の導電膜を形成し、 前記第2の導電膜上に、第2のマスクを形成し、 第2のマスクを用い、前記第2の導電膜、前記第2の半
導体膜及び前記第1の半導体膜をそれぞれエッチング
し、前記画素部に、前記第1の導電膜、前記第2の半導
体膜及び前記第1の半導体膜でなる積層膜を形成し、前
記端子部の前記絶縁膜の上面を露出させ、 前記積層膜上に第3の導電膜を形成し、 前記第3の導電膜上に前記第3のマスクを形成し、 第3のマスクを用い、前記第3の導電膜及び前記積層膜
をエッチングすることであって、前記積層膜に開孔を形
成することにより、前記第2の導電膜をドレイン電極と
ソース配線とに分離し、前記第2の半導体膜を前記ドレ
イン電極の下の領域と前記ソース配線の下の領域とに分
離し、前記第1の半導体膜に凹部を形成し、前記第3の
導電膜を選択的に除去することにより、前記端子部の前
記絶縁膜の上面を露出させ、前記ドレイン電極の上に前
記第3の導電膜でなる前記画素電極を形成し、 前記画素電極が形成された基板上に、第4のマスクを形
成し、 前記第4のマスクを用い、前記絶縁膜をエッチングし
て、前記端子を露出する半導体装置の作製方法。
5. A pixel portion having a thin film transistor, a gate wiring connected to the thin film transistor, a source wiring and a pixel electrode, and a terminal portion having a terminal electrically connected to the gate wiring or the source wiring of the pixel portion. A method of manufacturing a semiconductor device formed on the same substrate, comprising forming a first conductive film on an insulating surface of the substrate, and forming a first mask on the substrate on which the first conductive film is formed. Then, the first conductive film is etched using the first mask to form the gate wiring and the terminal, an insulating film is formed on the gate wiring and the terminal, and the insulating film is formed on the insulating film. An amorphous first semiconductor film is formed, a second semiconductor film containing an impurity of one conductivity type is formed on the first semiconductor film, and a second conductive film is formed on the second semiconductor film. Forming a film, the second conductive A second mask is formed over the second mask, and the second conductive film, the second semiconductor film, and the first semiconductor film are etched using the second mask, and the pixel portion is provided with the first mask. A first conductive film, a second semiconductor film, and a first semiconductor film, a laminated film is formed, an upper surface of the insulating film of the terminal portion is exposed, and a third conductive film is formed on the laminated film. Forming the third mask on the third conductive film, etching the third conductive film and the laminated film using the third mask, and opening the laminated film. By forming a hole, the second conductive film is separated into a drain electrode and a source wiring, and the second semiconductor film is separated into a region under the drain electrode and a region under the source wiring. , Forming a recess in the first semiconductor film and selectively forming the third conductive film. By removing, the upper surface of the insulating film of the terminal portion is exposed, the pixel electrode made of the third conductive film is formed on the drain electrode, and on the substrate on which the pixel electrode is formed, A method for manufacturing a semiconductor device, wherein a fourth mask is formed, the insulating film is etched using the fourth mask, and the terminal is exposed.
【請求項6】 請求項5において、前記絶縁膜、前記第
1の半導体膜、前記第2の半導体膜及び前記第2の導電
膜、それぞれを、被形成面を大気に曝すことなく連続的
に形成することを特徴とする半導体装置の作製方法。
6. The method according to claim 5, wherein the insulating film, the first semiconductor film, the second semiconductor film, and the second conductive film are continuously formed without exposing the formation surface to the atmosphere. A method for manufacturing a semiconductor device, which comprises forming the semiconductor device.
【請求項7】 請求項5において、前記絶縁膜、前記第
1の半導体膜、前記第2の半導体膜及び前記第2の導電
膜、それぞれを、同一のチャンバーで連続的に形成する
ことを特徴とする半導体装置の作製方法。
7. The method according to claim 5, wherein the insulating film, the first semiconductor film, the second semiconductor film and the second conductive film are continuously formed in the same chamber. And a method for manufacturing a semiconductor device.
JP2003047526A 2003-02-25 2003-02-25 Method for manufacturing liquid crystal display device Expired - Fee Related JP4118704B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003047526A JP4118704B2 (en) 2003-02-25 2003-02-25 Method for manufacturing liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003047526A JP4118704B2 (en) 2003-02-25 2003-02-25 Method for manufacturing liquid crystal display device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000061297A Division JP4118484B2 (en) 2000-03-06 2000-03-06 Method for manufacturing semiconductor device

Publications (3)

Publication Number Publication Date
JP2003234353A true JP2003234353A (en) 2003-08-22
JP2003234353A5 JP2003234353A5 (en) 2007-03-22
JP4118704B2 JP4118704B2 (en) 2008-07-16

Family

ID=27785815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003047526A Expired - Fee Related JP4118704B2 (en) 2003-02-25 2003-02-25 Method for manufacturing liquid crystal display device

Country Status (1)

Country Link
JP (1) JP4118704B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7422916B2 (en) 2004-06-29 2008-09-09 Samsung Electronics Co., Ltd. Method of manufacturing thin film transistor panel

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0560117U (en) * 1992-01-14 1993-08-06 株式会社アイチコーポレーション Cable drum support device
JPH0662711U (en) * 1993-02-04 1994-09-02 住友電設株式会社 Cable pulling device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7422916B2 (en) 2004-06-29 2008-09-09 Samsung Electronics Co., Ltd. Method of manufacturing thin film transistor panel

Also Published As

Publication number Publication date
JP4118704B2 (en) 2008-07-16

Similar Documents

Publication Publication Date Title
JP4118484B2 (en) Method for manufacturing semiconductor device
JP4118485B2 (en) Method for manufacturing semiconductor device
KR100753785B1 (en) Semiconductor device and manufacturing method thereof
JP4683688B2 (en) Method for manufacturing liquid crystal display device
JP2001053283A (en) Semiconductor device and its manufacture
JP4118706B2 (en) Method for manufacturing liquid crystal display device
JP2008209931A (en) Liquid crystal display device
JP2007134730A (en) Display device
JP2010113360A (en) Method of manufacturing semiconductor device, and semiconductor device
JP4118704B2 (en) Method for manufacturing liquid crystal display device
JP4128588B2 (en) Liquid crystal display
JP2006235638A (en) Liquid crystal display device
JP4118705B2 (en) Method for manufacturing semiconductor device
JP5604477B2 (en) Display device
JP5732552B2 (en) Display device
JP4994491B2 (en) projector
JP2012053467A (en) Liquid crystal display device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070202

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070724

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080311

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080422

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080423

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110502

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110502

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110502

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120502

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120502

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130502

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130502

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140502

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees