JP2003218087A - Manufacturing method for semiconductor device - Google Patents

Manufacturing method for semiconductor device

Info

Publication number
JP2003218087A
JP2003218087A JP2002013155A JP2002013155A JP2003218087A JP 2003218087 A JP2003218087 A JP 2003218087A JP 2002013155 A JP2002013155 A JP 2002013155A JP 2002013155 A JP2002013155 A JP 2002013155A JP 2003218087 A JP2003218087 A JP 2003218087A
Authority
JP
Japan
Prior art keywords
semiconductor film
film
etching
semiconductor
band gap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002013155A
Other languages
Japanese (ja)
Inventor
Kenji Yasumura
賢二 安村
Kazuhiro Shigyo
和浩 執行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2002013155A priority Critical patent/JP2003218087A/en
Publication of JP2003218087A publication Critical patent/JP2003218087A/en
Pending legal-status Critical Current

Links

Landscapes

  • Weting (AREA)
  • Semiconductor Lasers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing method for a semiconductor device with superior performance, protecting from crystal defect being introduced in a semiconductor film, as well as repeatedly and controllably etching the semiconductor film used for the semiconductor apparatus. <P>SOLUTION: A substrate provided with a bottom semiconductor film 12 including a lattice constant of which difference from the lattice constant of a semiconductor film 13 is within 10%, as well as including band gap energy smaller than that of the semiconductor film 13, in a bottom layer of an etching region 14 of the semiconductor film 13 is dipped in etching solution. The semiconductor film of the etching area 14 is etched by emitting to this substrate light with band gap energy smaller than that of the semiconductor film 13, and energy larger than the band gap energy of the bottom semiconductor film 13. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】この発明は、半導体装置の製
造方法に関するものであり、特に、半導体膜が積層され
た基板の半導体膜をウエットエッチングする工程を備え
た半導体装置の製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of manufacturing a semiconductor device including a step of wet-etching a semiconductor film on a substrate on which semiconductor films are laminated. .

【0002】[0002]

【従来の技術】シリコン(Si)により形成される大規
模集積回路(ULSI)、ガリウム砒素(GaAs)等
の化合物半導体により形成されるレーザーダイオード
(LD)、静電効果型トランジスター(FET)は半導
体膜を積層した構造を有している。半導体装置を形成す
る上で、これらの半導体膜を部分的にエッチングし、微
細構造を形成する必要がある。Siを用いた半導体装置
の場合、加工は主にドライエッチング法が用いられる
が、加工ダメージや表面の汚染性が問題となる。特にL
Dのようにエッチング後、表面に単結晶膜を再成長させ
る場合においては、再成長界面の結晶の乱れが少なく、
デバイスの高信頼性が期待できるウエットエッチングが
適用される場合が多い。
2. Description of the Related Art A large-scale integrated circuit (ULSI) made of silicon (Si), a laser diode (LD) made of a compound semiconductor such as gallium arsenide (GaAs), and an electrostatic effect transistor (FET) are semiconductors. It has a structure in which films are laminated. In forming a semiconductor device, it is necessary to partially etch these semiconductor films to form a fine structure. In the case of a semiconductor device using Si, a dry etching method is mainly used for processing, but there are problems of processing damage and surface contamination. Especially L
When a single crystal film is regrown on the surface after etching as in D, the disorder of the crystal at the regrowth interface is small,
Wet etching, which is expected to have high device reliability, is often applied.

【0003】伝導型や組成の異なる半導体膜の界面でエ
ッチングを制御よく停止させることはデバイスの設計性
能を発揮するとともに、デバイス品質のバラツキを抑
え、信頼性を向上させる上で重要である。
Controlling stopping etching at the interface of semiconductor films having different conductivity types and compositions is important for exhibiting device design performance, suppressing variations in device quality, and improving reliability.

【0004】半導体膜の一部または全面をマスクを使用
せずにエッチングする方法として、これまでに、例え
ば、下地にAl膜がある部分とAl膜がな
い部分で、半導体層をエピタキシャル成長する際に結晶
欠陥発生に差異が生じるのを利用して、Al膜上
に形成された半導体膜を選択的にエッチングする方法が
知られている。図4は、特開平10−233385号公
報に示されている従来のエッチング方法について説明す
る図である。図4において、(a)から(d)は各ステ
ップにおける断面を示す図である。この従来のエッチン
グ方法では、まず、半導体基板1の表面に蒸着装置を用
いてAl膜を形成し、パターニングにより一部の
Al膜2のみを残す(図4(a)、(b))。次
に、表面の一部にAl膜2が形成された基板上に
半導体膜をエピタキシャル成長させる。半導体基板上に
形成された半導体膜4とAl膜2上に形成された
半導体膜3とでは結晶欠陥が異なる(図4(c))。A
膜2上に形成された半導体膜3の方が結晶欠陥
が多いために、Al膜2上の半導体膜3を選択的
にウエットエッチングすることができ、これを利用して
半導体膜に溝5を形成することができる(図4
(d))。
As a method of etching a part or the whole surface of a semiconductor film without using a mask, a semiconductor having a Al 2 O 3 film as a base and a part without an Al 2 O 3 film has been used so far. A method is known in which a semiconductor film formed on an Al 2 O 3 film is selectively etched by utilizing the fact that a difference occurs in crystal defects when a layer is epitaxially grown. FIG. 4 is a diagram illustrating a conventional etching method disclosed in Japanese Patent Laid-Open No. 10-233385. In FIG. 4, (a) to (d) are views showing a cross section in each step. In this conventional etching method, first, an Al 2 O 3 film is formed on the surface of the semiconductor substrate 1 by using a vapor deposition device, and only a part of the Al 2 O 3 film 2 is left by patterning (FIG. 4A). (B)). Next, a semiconductor film is epitaxially grown on the substrate having the Al 2 O 3 film 2 formed on a part of the surface. Crystal defects are different between the semiconductor film 4 formed on the semiconductor substrate and the semiconductor film 3 formed on the Al 2 O 3 film 2 (FIG. 4C). A
Since the semiconductor film 3 formed on the l 2 O 3 film 2 has more crystal defects, the semiconductor film 3 on the Al 2 O 3 film 2 can be selectively wet-etched. The groove 5 can be formed in the semiconductor film (FIG.
(D)).

【0005】[0005]

【発明が解決しようとする課題】しかしながら、このよ
うに、下地にAl膜を蒸着により形成した後、半
導体膜をエピタキシャル成長させる場合には、Al
膜上に形成される半導体膜中の結晶欠陥濃度が高くな
っている。
[SUMMARY OF THE INVENTION However, in this way, after forming by vapor deposition an Al 2 O 3 film on the underlayer, when epitaxially growing a semiconductor film, Al 2 O
The crystal defect concentration in the semiconductor film formed on the three films is high.

【0006】LD等の半導体装置を作製するときに、A
膜上の半導体膜を途中までエッチングし、残っ
た半導体膜中に活性層やクラッド層等のデバイス特性を
決定する機能を持たせる場合がある。このような場合
に、半導体膜中に結晶欠陥があるとLD等の半導体装置
の性能を著しく劣化させるといった問題があった。例え
ば、LDを作製する場合には、光変換効率が低下すると
いう問題があった。
When manufacturing a semiconductor device such as an LD, A
In some cases, the semiconductor film on the l 2 O 3 film is partially etched, and the remaining semiconductor film has a function of determining device characteristics such as an active layer and a clad layer. In such a case, if there is a crystal defect in the semiconductor film, there is a problem that the performance of a semiconductor device such as an LD is significantly deteriorated. For example, when an LD is manufactured, there is a problem that the light conversion efficiency is lowered.

【0007】この発明は、かかる問題を解決するために
なされたものであり、半導体装置に用いられる半導体膜
を再現性よく、かつ制御性よくエッチングするととも
に、半導体膜中に結晶欠陥が導入されるのを防ぎ、優れ
た性能を有する半導体装置の製造方法を提供することを
目的とするものである。
The present invention has been made in order to solve such a problem, and etches a semiconductor film used in a semiconductor device with good reproducibility and controllability, and introduces crystal defects into the semiconductor film. It is an object of the present invention to provide a method for manufacturing a semiconductor device which prevents the occurrence of defects and has excellent performance.

【0008】[0008]

【課題を解決するための手段】この発明に係る半導体装
置の製造方法は、半導体膜のエッチング領域の下層に、
半導体膜のバンドギャップエネルギーよりも小さいバン
ドギャップエネルギーを有するとともに、半導体膜の格
子定数との差が10%以内の格子定数を有する下地半導
体膜を設けた基板を、エッチング液に浸漬し、半導体膜
のバンドギャップエネルギーよりも小さく、かつ下地半
導体膜のバンドギャップエネルギーよりも大きいエネル
ギーを有する光を照射することにより、エッチング領域
の半導体膜をエッチングする工程を備えるものである。
A method of manufacturing a semiconductor device according to the present invention comprises:
A substrate provided with a base semiconductor film having a bandgap energy smaller than that of the semiconductor film and having a lattice constant within 10% of the lattice constant of the semiconductor film is immersed in an etching solution to form a semiconductor film. The step of etching the semiconductor film in the etching region by irradiating with light having an energy smaller than the band gap energy of the base semiconductor film and larger than the band gap energy of the base semiconductor film.

【0009】また、半導体膜がGaN膜であり、下地半
導体膜がGaInN系膜であるものである。
Further, the semiconductor film is a GaN film and the base semiconductor film is a GaInN-based film.

【0010】また、半導体膜及び下地半導体膜がGaA
lInN系膜、InGaAsP系膜、AlGaAs系
膜、AlGaAsSb系膜のいずれかであるものであ
る。
The semiconductor film and the base semiconductor film are made of GaA.
The film is one of an InnN-based film, an InGaAsP-based film, an AlGaAs-based film, and an AlGaAsSb-based film.

【0011】また、基板に負の電圧を印加した状態でエ
ッチングが行われるものである。
Further, etching is carried out with a negative voltage applied to the substrate.

【0012】[0012]

【発明の実施の形態】実施の形態1.以下、この発明の
実施の形態を図面を用いて説明する。図1は、この発明
の実施の形態1の半導体装置の製造方法について説明す
る図である。図1において、(a)から(d)は各ステ
ップにおける断面を示す図である。まず、基板11上に
所望のパターンを有する下地半導体膜12を形成する
(図1(a)、(b))。基板11としては、サファイ
ア基板などの結晶基板を用いる。下地半導体膜12は、
エピタキシャル成長により形成する。エピタキシャル成
長は、MOCVD(Metalorganic Chemical Vapor Depo
sition)、MBE(Molecular Beam Epitaxy)、MOV
PE(Metalorganic Vapor Phase Epitaxy)等の方法に
より実施する。この下地半導体膜12は、基板11全面
にエピタキシャル成長させた後、パターニングするか、
もしくは、マスク材を用いて所定のパターンの下地半導
体膜をエピタキシャル成長させて形成する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiment 1. Embodiments of the present invention will be described below with reference to the drawings. 1A and 1B are views for explaining a method of manufacturing a semiconductor device according to a first embodiment of the present invention. In FIG. 1, (a) to (d) are views showing a cross section in each step. First, the base semiconductor film 12 having a desired pattern is formed on the substrate 11 (FIGS. 1A and 1B). A crystalline substrate such as a sapphire substrate is used as the substrate 11. The base semiconductor film 12 is
It is formed by epitaxial growth. Epitaxial growth is based on MOCVD (Metalorganic Chemical Vapor Depo
sition), MBE (Molecular Beam Epitaxy), MOV
It is carried out by a method such as PE (Metalorganic Vapor Phase Epitaxy). The underlying semiconductor film 12 is epitaxially grown on the entire surface of the substrate 11 and then patterned, or
Alternatively, a base material semiconductor film having a predetermined pattern is formed by epitaxial growth using a mask material.

【0013】次に、エピタキシャル成長により、表面の
一部に下地半導体膜12が形成された基板11上に半導
体膜13を形成する(図1(c))。ここで、下地半導
体膜12としては、半導体膜13のバンドギャップより
も小さいバンドギャップエネルギーを有し、かつ半導体
膜13の格子定数との差異が10%以内の格子定数を有
するものを選択する。また、下地半導体膜12の厚さ
は、下地半導体膜12上にエピタキシャル成長させる半
導体膜13の厚さ以下にする。半導体膜13と下地半導
体膜12との格子定数の差を10%以内とすることによ
り、半導体膜13と下地半導体膜12の界面にミスフィ
ット転位が存在するだけで、0.1μm以上の厚さでは
結晶欠陥が存在しない。
Next, a semiconductor film 13 is formed by epitaxial growth on the substrate 11 having the underlying semiconductor film 12 formed on a part of the surface (FIG. 1C). Here, the underlying semiconductor film 12 is selected to have a bandgap energy smaller than the bandgap of the semiconductor film 13 and a lattice constant within 10% from the lattice constant of the semiconductor film 13. The thickness of the base semiconductor film 12 is set to be equal to or less than the thickness of the semiconductor film 13 epitaxially grown on the base semiconductor film 12. By setting the difference in the lattice constant between the semiconductor film 13 and the base semiconductor film 12 to be within 10%, the misfit dislocation exists only at the interface between the semiconductor film 13 and the base semiconductor film 12, and the thickness is 0.1 μm or more. In, there is no crystal defect.

【0014】次に、この表面に半導体膜13が形成され
た基板をエッチング液に浸漬させて、半導体膜13のバ
ンドギャップエネルギーよりも小さく、かつ下地半導体
膜12のバンドギャップエネルギーよりも大きいエネル
ギーを有する光を照射すると、下地半導体膜12が形成
されたエッチング領域14の半導体膜のみをエッチング
することができ、これを利用して、半導体膜13に溝1
5を形成することができる(図1(d))。この方法で
は、半導体膜上にマスクを形成することなく、マスクレ
スでエッチングすることができる。なお、エッチング液
としては、正孔を消費して半導体膜をエッチング液中に
溶解させることができるものを用いる。
Next, the substrate having the semiconductor film 13 formed on the surface thereof is immersed in an etching solution so that energy lower than the band gap energy of the semiconductor film 13 and higher than the band gap energy of the base semiconductor film 12 is applied. When the semiconductor film 13 is irradiated with the light, it is possible to etch only the semiconductor film in the etching region 14 in which the base semiconductor film 12 is formed.
5 can be formed (FIG. 1 (d)). In this method, etching can be performed without a mask without forming a mask on the semiconductor film. As the etching liquid, a liquid that can consume holes and dissolve the semiconductor film in the etching liquid is used.

【0015】次に、下地に下地半導体膜12が形成され
たエッチング領域14の半導体膜をエッチングすること
ができるメカニズムについて説明する。図2は、この発
明の実施の形態1のエッチングにおけるエネルギーバン
ドモデル図であり、その(a)は基板に電圧を印加しな
いときのエネルギーバンドモデル図、その(b)は基板
に負の電圧を印加したときのエネルギーバンドモデル図
である。図2において、Ecは伝導帯端、Efはフェル
ミ準位、Evは価電子帯端、16は電子、17は正孔で
ある。
Next, a mechanism capable of etching the semiconductor film in the etching region 14 in which the base semiconductor film 12 is formed as the base will be described. FIG. 2 is an energy band model diagram in the etching according to the first embodiment of the present invention. (A) is an energy band model diagram when a voltage is not applied to the substrate, and (b) is a negative voltage to the substrate. It is an energy band model figure when applying it. In FIG. 2, Ec is a conduction band edge, Ef is a Fermi level, Ev is a valence band edge, 16 is an electron, and 17 is a hole.

【0016】まず、基板に電圧を印加しないときのエッ
チングについて図2(a)を用いて説明する。図2
(a)に示すように、半導体膜とエッチング液が接触す
る状態で、半導体膜のバンドギャップエネルギーよりも
小さく、下地半導体膜のバンドギャップエネルギーより
も大きいエネルギーを有する光を照射すると、半導体膜
内部では、電子・正孔対は生成せずに、下地半導体膜内
部で光吸収が起こり、電子・正孔対が生成する。下地半
導体膜の価電子帯に生成した正孔17は、図2(a)中
の矢印で示されるように、半導体膜と下地半導体膜のバ
ンドギャップエネルギーの差の2分の1に対応するエネ
ルギー障壁を越えて、半導体膜中を拡散し、半導体膜の
表面に達する。半導体膜の表面に達した正孔は、半導体
膜/エッチング液界面において、半導体膜とエッチング
液との反応を引き起こし、これによって、半導体膜がエ
ッチング液中に溶解されてエッチングが進行する。
First, etching when no voltage is applied to the substrate will be described with reference to FIG. Figure 2
As shown in (a), when light having energy smaller than the band gap energy of the semiconductor film and larger than the band gap energy of the base semiconductor film is irradiated while the semiconductor film and the etching solution are in contact with each other, the inside of the semiconductor film is irradiated. In the above, light-absorption occurs inside the underlying semiconductor film without generating electron-hole pairs, and electron-hole pairs are generated. The holes 17 generated in the valence band of the base semiconductor film have an energy corresponding to one half of the difference in bandgap energy between the semiconductor film and the base semiconductor film, as indicated by an arrow in FIG. It diffuses in the semiconductor film beyond the barrier and reaches the surface of the semiconductor film. The holes that have reached the surface of the semiconductor film cause a reaction between the semiconductor film and the etching liquid at the semiconductor film / etching liquid interface, whereby the semiconductor film is dissolved in the etching liquid and etching proceeds.

【0017】このような半導体の溶解反応は、例えばシ
リコンの場合には、下記式(1)で表わされる。下記式
(1)のように、溶解反応には正孔が関与するため、半
導体膜/エッチング液界面の正孔濃度が半導体膜の溶解
速度を決定する。 Si(bulk)+4h+→Si4+(sol.) (1) ここでSi(bulk)は固体状態でのSi、h+は正
孔、Si4+(sol.)はエッチング液中に溶け出した
イオン状態のSiを示す。
Such a dissolution reaction of a semiconductor is represented by the following equation (1) in the case of silicon, for example. Since holes are involved in the dissolution reaction as in the following formula (1), the hole concentration at the semiconductor film / etching liquid interface determines the dissolution rate of the semiconductor film. Si (bulk) + 4h + → Si 4+ (sol.) (1) Here, Si (bulk) is Si in the solid state, h + is a hole, and Si 4+ (sol.) Is dissolved in the etching solution. The ionized Si is shown.

【0018】次に、基板に負の電圧を印加したときのエ
ッチングについて図2(b)を用いて説明する。基板へ
の負の電圧の印加は、基板に対向して電極を設け、この
電極を電源のプラス側に、基板を電源のマイナス側に接
続することにより行なう(図示省略)。基板に負の電圧
を印加する場合には、図2(b)のように、半導体膜で
のフェルミレベルが低下する。電圧非印加時と同様に、
半導体膜とエッチング液が接触する状態で、半導体膜の
バンドギャップエネルギーよりも小さく、下地半導体膜
のバンドギャップエネルギーよりも大きいエネルギーを
有する光を照射すると、半導体膜内部では、電子・正孔
対は生成せずに、下地半導体膜内部で光吸収が起こり、
電子・正孔対が生成する。下地半導体膜の価電子帯に生
成した正孔17は、負の電圧に引っ張られて半導体膜側
へドリフトする。図2(b)中の矢印で示されるよう
に、正孔17は、半導体膜と下地半導体膜との界面のエ
ネルギー障壁を越えて半導体膜側へドリフトするが、負
の電圧印加時には、このエネルギー障壁が低くなるた
め、電圧の非印加時に比べて、より多くの正孔17が半
導体膜側へドリフトし、半導体膜の表面(エッチング液
との界面)での正孔濃度が増加する。半導体膜の表面に
達した正孔は、半導体膜/エッチング液界面において、
半導体膜とエッチング液との反応を引き起こし、これに
よって、半導体膜がエッチング液中に溶解される。負の
電圧を印加することにより、半導体膜の表面の正孔濃度
を高めることができるため、半導体膜のエッチング速度
を増大させることができる。
Next, etching when a negative voltage is applied to the substrate will be described with reference to FIG. The negative voltage is applied to the substrate by providing an electrode facing the substrate and connecting the electrode to the positive side of the power source and the substrate to the negative side of the power source (not shown). When a negative voltage is applied to the substrate, the Fermi level in the semiconductor film decreases as shown in FIG. 2 (b). Similar to when no voltage is applied,
When the semiconductor film and the etching solution are in contact with each other, when light having an energy smaller than the band gap energy of the semiconductor film and larger than the band gap energy of the base semiconductor film is irradiated, electron-hole pairs are generated inside the semiconductor film. Without generating, light absorption occurs inside the underlying semiconductor film,
Electron-hole pairs are generated. The holes 17 generated in the valence band of the base semiconductor film are pulled by the negative voltage and drift toward the semiconductor film side. As indicated by the arrow in FIG. 2B, the holes 17 drift toward the semiconductor film side beyond the energy barrier at the interface between the semiconductor film and the base semiconductor film, but this energy is applied when a negative voltage is applied. Since the barrier becomes lower, more holes 17 drift toward the semiconductor film side than when no voltage is applied, and the hole concentration on the surface of the semiconductor film (interface with the etching solution) increases. The holes reaching the surface of the semiconductor film are
The reaction between the semiconductor film and the etching solution is caused, whereby the semiconductor film is dissolved in the etching solution. By applying a negative voltage, the hole concentration on the surface of the semiconductor film can be increased, so that the etching rate of the semiconductor film can be increased.

【0019】なお、この発明のエッチング方法において
は、半導体膜の導電型、下地半導体膜の導電型、半導体
膜と下地半導体膜のキャリア濃度をそれぞれ制御するこ
とによって、エッチング速度を制御することができる。
また、照射する光のパワーを制御することによっても、
エッチング速度を制御することができる。
In the etching method of the present invention, the etching rate can be controlled by controlling the conductivity type of the semiconductor film, the conductivity type of the base semiconductor film, and the carrier concentration of the semiconductor film and the base semiconductor film. .
Also, by controlling the power of the light to be emitted,
The etching rate can be controlled.

【0020】このように、この発明のエッチング方法に
おいては、所望のエッチング速度で半導体膜をエッチン
グすることができるので、半導体膜を途中までエッチン
グする場合であっても、エッチング量を、再現性よく、
かつ精度よく制御することができる。また、半導体膜の
エッチングをマスクレスで行なうことができるため、半
導体装置の製造を簡略化することができる。さらに、半
導体膜中に欠陥が生じるのを防ぐことができるので、半
導体装置の特性の劣化を防ぐことができ、優れた性能の
半導体装置を得ることができる。例えば、LDに用いる
場合、光変換効率の低下など欠陥に起因するの悪影響が
生じるのを防ぐことができる。
As described above, according to the etching method of the present invention, the semiconductor film can be etched at a desired etching rate. Therefore, even when the semiconductor film is partially etched, the etching amount can be reproduced with good reproducibility. ,
And it can be controlled with high accuracy. Further, since the semiconductor film can be etched without a mask, manufacturing of the semiconductor device can be simplified. Furthermore, since it is possible to prevent defects from occurring in the semiconductor film, it is possible to prevent deterioration of the characteristics of the semiconductor device, and it is possible to obtain a semiconductor device with excellent performance. For example, when it is used for an LD, it is possible to prevent a bad influence due to a defect such as a decrease in light conversion efficiency.

【0021】次に、上述した本発明のエッチング方法を
行なうときの、半導体膜と下地半導体膜の組み合わせの
例について説明する。以下に説明する組合せの場合に
も、上述した効果を得ることができる。図3は、各種半
導体のバンドギャップと格子定数の関係を示す図であ
る。図3において、WZ及びZBは、それぞれ結晶構造
が、Wurtzite構造、Zincblende構造であることを示す。
また、A及びBは、それぞれ、Wurtzite構造、Zincblen
de構造のGaAlInN系半導体のバンドギャップと格
子定数の関係を示す領域である。
Next, an example of a combination of a semiconductor film and a base semiconductor film when performing the above-described etching method of the present invention will be described. Even in the case of the combinations described below, the above effects can be obtained. FIG. 3 is a diagram showing the relationship between the band gap and the lattice constant of various semiconductors. In FIG. 3, WZ and ZB indicate that the crystal structures are Wurtzite structure and Zincblende structure, respectively.
A and B are Wurtzite structure and Zincblen, respectively.
This is a region showing the relationship between the band gap and the lattice constant of a GaAlInN-based semiconductor having a de structure.

【0022】図3に示す各種半導体の中から、半導体膜
の方が下地半導体膜よりもバンドギャップが大きく、か
つ半導体膜と下地半導体膜の格子定数の差が10%以内
である、という条件を満たすものを、半導体膜と下地半
導体膜の組合せとして選択することができる。
Of the various semiconductors shown in FIG. 3, the semiconductor film has a band gap larger than that of the base semiconductor film, and the difference in lattice constant between the semiconductor film and the base semiconductor film is within 10%. What satisfies the above conditions can be selected as a combination of the semiconductor film and the base semiconductor film.

【0023】例えば、GaN膜に所定の混合比のInを
混合させたGaInN系膜は、GaN膜よりもバンドギ
ャップが小さく、また、GaN膜の格子定数との差を1
0%以内とすることができる。したがって、半導体膜と
して、GaN膜をエッチングする場合に、GaN膜より
もバンドギャップが小さく、GaN膜の格子定数との差
が10%以内の下地半導体膜として、Inを混合させた
GaInN系膜を用いることができる。半導体膜とし
て、GaN膜を用いる場合には、正孔を消費しながらエ
ッチング可能なエッチング液として、KOH水溶液など
を用いることができる。
For example, a GaInN-based film obtained by mixing a GaN film with a predetermined mixing ratio of In has a smaller band gap than the GaN film and has a difference of 1 from the lattice constant of the GaN film.
It can be within 0%. Therefore, when a GaN film is etched as a semiconductor film, a GaInN-based film mixed with In is used as a base semiconductor film having a band gap smaller than that of the GaN film and having a difference from the lattice constant of the GaN film within 10%. Can be used. When a GaN film is used as the semiconductor film, a KOH aqueous solution or the like can be used as an etchant capable of etching while consuming holes.

【0024】また、III族であるGa、Al、Inを含
むGaAlInN系半導体において、Ga、Al、In
の混合比を任意に変えることができるので、図3の領域
Aまたは領域B内で、バンドギャップと格子定数を任意
に選択することができる。したがって、半導体膜とし
て、GaAlInN系膜をエッチングする場合に、この
GaAlInN膜よりもバンドギャップが小さく、格子
定数との差が10%以内の下地半導体膜として、Ga、
Al、Inの混合比を変えたGaAlInN系膜を用い
ることができる。この場合には、格子定数をまったく同
じにして、バンドギャップエネルギーだけを変化させた
半導体膜と下地半導体膜との組み合わせを選択すること
ができるため、半導体膜と下地半導体膜の界面に存在す
るミスフィットに起因する転位をほとんど無くすること
ができる。
In addition, in a GaAlInN-based semiconductor containing Ga, Al, and In which are group III, Ga, Al, In
Since the mixing ratio can be arbitrarily changed, the band gap and the lattice constant can be arbitrarily selected within the region A or the region B of FIG. Therefore, when a GaAlInN-based film is etched as the semiconductor film, the band gap of the GaAlInN film is smaller than that of the GaAlInN film, and the difference from the lattice constant is within 10%.
A GaAlInN-based film having a different Al / In mixture ratio can be used. In this case, it is possible to select a combination of the semiconductor film and the base semiconductor film in which only the band gap energy is changed by making the lattice constants exactly the same, and therefore, a mistake existing at the interface between the semiconductor film and the base semiconductor film can be selected. Almost no dislocations due to fit can be eliminated.

【0025】また、InGaAsP系膜、AlGaAs
系膜、AlGaAsSb系膜などの半導体膜について
も、、GaAlInN系膜の場合と同様に、これらの半
導体を構成する元素の混合比を変えることにより、半導
体膜と下地半導体膜との組み合わせを選択することがで
きる。これらの半導体膜の場合にも、GaAlInN系
膜の場合と同様の効果を得ることができる。
Further, InGaAsP-based film, AlGaAs
Also for semiconductor films such as Al-based films and AlGaAsSb-based films, as in the case of GaAlInN-based films, the combination of the semiconductor film and the underlying semiconductor film is selected by changing the mixing ratio of the elements forming these semiconductors. be able to. Also in the case of these semiconductor films, the same effect as in the case of the GaAlInN-based film can be obtained.

【0026】[0026]

【発明の効果】この発明に係る半導体装置の製造方法
は、半導体膜のエッチング領域の下層に、半導体膜のバ
ンドギャップエネルギーよりも小さいバンドギャップエ
ネルギーを有するとともに、半導体膜の格子定数との差
が10%以内の格子定数を有する下地半導体膜を設けた
基板を、エッチング液に浸漬し、半導体膜のバンドギャ
ップエネルギーよりも小さく、かつ下地半導体膜のバン
ドギャップエネルギーよりも大きいエネルギーを有する
光を照射することにより、エッチング領域の半導体膜を
エッチングするので、半導体装置に用いられる半導体膜
を再現性よく、かつ制御性よくエッチングすることがで
きる。また、半導体膜のエッチングを途中で止める場合
でも、残った半導体膜中に生じる結晶欠陥を少なくでき
るので、優れた性能を有する半導体装置を得ることがで
きる。
According to the method of manufacturing a semiconductor device of the present invention, the lower layer of the etching region of the semiconductor film has a bandgap energy smaller than the bandgap energy of the semiconductor film and a difference from the lattice constant of the semiconductor film. A substrate provided with a base semiconductor film having a lattice constant of 10% or less is immersed in an etching solution and irradiated with light having energy smaller than the band gap energy of the semiconductor film and larger than the band gap energy of the base semiconductor film. By doing so, the semiconductor film in the etching region is etched, so that the semiconductor film used for the semiconductor device can be etched with good reproducibility and controllability. Further, even when the etching of the semiconductor film is stopped midway, crystal defects occurring in the remaining semiconductor film can be reduced, so that a semiconductor device having excellent performance can be obtained.

【0027】また、半導体膜としてGaN膜をエッチン
グする時に、下地半導体膜としてGaInN系膜を用い
ることにより、GaN膜を再現性よく、かつ制御性よく
エッチングすることができる。
Further, when the GaN film is etched as the semiconductor film, by using the GaInN type film as the underlying semiconductor film, the GaN film can be etched with good reproducibility and controllability.

【0028】また、半導体膜及び下地半導体膜に、Ga
AlInN系膜、InGaAsP系膜、AlGaAs系
膜、AlGaAsSb系膜のいずれかを用いることによ
り、これらの半導体膜を再現性よく、かつ制御性よくエ
ッチングすることができる。また、これらの半導体膜を
構成する元素の混合比を変えることにより、半導体膜及
び下地半導体膜のバンドギャップと格子定数を選択する
ことができる。
Ga is used for the semiconductor film and the base semiconductor film.
By using any of the AlInN-based film, the InGaAsP-based film, the AlGaAs-based film, and the AlGaAsSb-based film, these semiconductor films can be etched with good reproducibility and controllability. Further, the band gap and lattice constant of the semiconductor film and the base semiconductor film can be selected by changing the mixing ratio of the elements forming these semiconductor films.

【0029】また、基板に負の電圧を印加してエッチン
グすることにより、半導体膜のエッチング速度を向上さ
せることができる。
By applying a negative voltage to the substrate for etching, the etching rate of the semiconductor film can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】 この発明の実施の形態1の半導体装置の製造
方法を説明する図である。
FIG. 1 is a diagram illustrating a method for manufacturing a semiconductor device according to a first embodiment of the present invention.

【図2】 この発明の実施の形態1のエッチングにおけ
るエネルギーバンドモデル図であり、その(a)は基板
に電圧を印加しないときのエネルギーバンドモデル図、
その(b)は基板に負の電圧を印加したときのエネルギ
ーバンドモデル図である。
FIG. 2 is an energy band model diagram in etching according to the first embodiment of the present invention, in which (a) is an energy band model diagram when a voltage is not applied to the substrate,
(B) is an energy band model diagram when a negative voltage is applied to the substrate.

【図3】 各種半導体のバンドギャップと格子定数の関
係を示す図である。
FIG. 3 is a diagram showing a relationship between band gaps and lattice constants of various semiconductors.

【図4】 従来の半導体装置の製造方法を説明する図で
ある。
FIG. 4 is a diagram illustrating a conventional method for manufacturing a semiconductor device.

【符号の説明】[Explanation of symbols]

12 下地半導体膜、 13 半導体膜、 14 エッ
チング領域。
12 underlying semiconductor film, 13 semiconductor film, 14 etching region.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 半導体膜のエッチング領域の下層に、上
記半導体膜のバンドギャップエネルギーよりも小さいバ
ンドギャップエネルギーを有するとともに、上記半導体
膜の格子定数との差が10%以内の格子定数を有する下
地半導体膜を設けた基板を、エッチング液に浸漬し、上
記半導体膜のバンドギャップエネルギーよりも小さく、
かつ上記下地半導体膜のバンドギャップエネルギーより
も大きいエネルギーを有する光を照射することにより、
上記エッチング領域の半導体膜をエッチングする工程を
備えてなる半導体装置の製造方法。
1. An underlayer having a bandgap energy smaller than the bandgap energy of the semiconductor film and having a lattice constant within a difference of 10% or less from the lattice constant of the semiconductor film below an etching region of the semiconductor film. The substrate provided with the semiconductor film is dipped in an etching solution to have a band gap energy smaller than that of the semiconductor film,
And by irradiating with light having an energy larger than the band gap energy of the underlying semiconductor film,
A method of manufacturing a semiconductor device, comprising the step of etching the semiconductor film in the etching region.
【請求項2】 半導体膜がGaN膜であり、下地半導体
膜がGaInN系膜である請求項1記載の半導体装置の
製造方法。
2. The method for manufacturing a semiconductor device according to claim 1, wherein the semiconductor film is a GaN film, and the base semiconductor film is a GaInN-based film.
【請求項3】 半導体膜及び下地半導体膜がGaAlI
nN系膜、InGaAsP系膜、AlGaAs系膜、A
lGaAsSb系膜のいずれかである請求項1記載の半
導体装置の製造方法。
3. The semiconductor film and the base semiconductor film are GaAlI.
nN-based film, InGaAsP-based film, AlGaAs-based film, A
The method of manufacturing a semiconductor device according to claim 1, wherein the semiconductor device is any one of 1GaAsSb-based films.
【請求項4】 基板に負の電圧を印加した状態でエッチ
ングが行われてなる請求項1から3のいずれかに記載の
半導体装置の製造方法。
4. The method of manufacturing a semiconductor device according to claim 1, wherein the etching is performed while a negative voltage is applied to the substrate.
JP2002013155A 2002-01-22 2002-01-22 Manufacturing method for semiconductor device Pending JP2003218087A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002013155A JP2003218087A (en) 2002-01-22 2002-01-22 Manufacturing method for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002013155A JP2003218087A (en) 2002-01-22 2002-01-22 Manufacturing method for semiconductor device

Publications (1)

Publication Number Publication Date
JP2003218087A true JP2003218087A (en) 2003-07-31

Family

ID=27650181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002013155A Pending JP2003218087A (en) 2002-01-22 2002-01-22 Manufacturing method for semiconductor device

Country Status (1)

Country Link
JP (1) JP2003218087A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7442644B2 (en) 2004-07-21 2008-10-28 Nichia Corporation Method for manufacturing nitride semiconductor wafer or nitride semiconductor device; nitride semiconductor wafer or nitride semiconductor device made by the same; and laser irradiating apparatus used for the same
JP2010212718A (en) * 2004-11-02 2010-09-24 Regents Of The Univ Of California Control of photoelectrochemical (pec) etching by modification of local electrochemical potential of semiconductor structure relative to electrolyte
US9034722B2 (en) 2009-08-03 2015-05-19 Fujitsu Limited Method of removing a compound semiconductor layer from a compound semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7442644B2 (en) 2004-07-21 2008-10-28 Nichia Corporation Method for manufacturing nitride semiconductor wafer or nitride semiconductor device; nitride semiconductor wafer or nitride semiconductor device made by the same; and laser irradiating apparatus used for the same
JP2010212718A (en) * 2004-11-02 2010-09-24 Regents Of The Univ Of California Control of photoelectrochemical (pec) etching by modification of local electrochemical potential of semiconductor structure relative to electrolyte
US9034722B2 (en) 2009-08-03 2015-05-19 Fujitsu Limited Method of removing a compound semiconductor layer from a compound semiconductor device

Similar Documents

Publication Publication Date Title
US7760785B2 (en) Group-III nitride semiconductor device
US8698168B2 (en) Semiconductor device having aluminum nitride layer with void formed therein
US20010029086A1 (en) Semiconductor device, method for fabricating the same and method for fabricating semiconductor substrate
US7399684B2 (en) Defect reduction in semiconductor materials
US10553426B2 (en) Method for obtaining a semi-polar nitride layer on a crystalline substrate
JPH06140346A (en) Manufacture of heteroepitaxial thin layer and of electronic device
US8253220B2 (en) Nitride semiconductor device and method for fabricating the same
CN116783335A (en) Semiconductor substrate, semiconductor device, and electronic apparatus
EP1059661A2 (en) Crack-free epitaxial semiconductor layer formed by lateral growth
JP2003218087A (en) Manufacturing method for semiconductor device
JP2014532612A (en) Suppression of relaxation by limited region epitaxy on non-c-plane (In, Al, B, Ga) N
JP2010278469A (en) Method for manufacturing high electron mobility transistor
KR20000035669A (en) Semiconductor laser, semiconductor device and their manufacturing methods
JP5598149B2 (en) Method for forming compound semiconductor layer
JP2003332237A (en) Method of manufacturing semiconductor thin film
JP2006121107A (en) Group-iii nitride semiconductor optical device
JP2003158113A (en) Method of manufacturing semiconductor device and etching device
JP2009060043A (en) Method of manufacturing field-effect transistor, and the field-effect transistor
US7132351B2 (en) Method of fabricating a compound semiconductor layer
JP2002076518A (en) Semiconductor laser, semiconductor device and production method therefor
JP3736319B2 (en) Manufacturing method of semiconductor device
EP4273305A1 (en) Semiconductor substrate, mehod for producing semiconductor substrate, device for producing semiconductor substrate, electronic component, and electronic device
JP2003234546A (en) Semiconductor multilayer film, semiconductor element using the film, and manufacturing method thereof
JP2005038873A (en) Nitride compound semiconductor device and method of manufacturing the same
JP2005109507A (en) Manufacturing method of epitaxial constituent element layer line, and photoelectric semiconductor chip

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Effective date: 20040709

Free format text: JAPANESE INTERMEDIATE CODE: A7421