JP2003213409A - Method and apparatus for film deposition - Google Patents

Method and apparatus for film deposition

Info

Publication number
JP2003213409A
JP2003213409A JP2002011490A JP2002011490A JP2003213409A JP 2003213409 A JP2003213409 A JP 2003213409A JP 2002011490 A JP2002011490 A JP 2002011490A JP 2002011490 A JP2002011490 A JP 2002011490A JP 2003213409 A JP2003213409 A JP 2003213409A
Authority
JP
Japan
Prior art keywords
electrode
target
substrate
signal
substrate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002011490A
Other languages
Japanese (ja)
Inventor
Satoshi Umehara
諭 梅原
Mitsuhiro Kamei
光浩 亀井
Takeshi Tanaka
健 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Hitachi High Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp, Hitachi High Tech Corp filed Critical Hitachi High Technologies Corp
Priority to JP2002011490A priority Critical patent/JP2003213409A/en
Publication of JP2003213409A publication Critical patent/JP2003213409A/en
Pending legal-status Critical Current

Links

Landscapes

  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To obtain both a high step coverage characteristic and uniform thickness distribution. <P>SOLUTION: An alternating voltage of constant power is applied to a target electrode 12 and a substrate electrode 14 in a vacuum vessel 10 containing an Ar gas from a power source 20 for a target and a power source 22 for a substrate, respectively. Thereby, discharge is generated between the target electrode 12 and the substrate electrode 14. The sputtering of the target electrode 12 is carried out by the discharge, and sputtered particles are deposited on the substrate electrode 14. At that time, the bias electrical potential of the substrate electrode 14 is detected, the phase difference of an alternate current signal outputted from each power source 20 and 22 is adjusted according to the bias electrical potential with a phase adjuster 24, and impedance based on the discharge is controlled constant. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、成膜方法および装
置に係り、特に、ターゲット電極と基板電極に交流電圧
を印加して電極間に放電を形成し、この放電によりター
ゲット電極をスパッタリングしてスパッタ粒子を基板電
極に堆積させて成膜するに好適な成膜方法および装置に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a film forming method and apparatus, and in particular, an AC voltage is applied to a target electrode and a substrate electrode to form a discharge between the electrodes, and the target electrode is sputtered by this discharge. The present invention relates to a film forming method and apparatus suitable for depositing sputtered particles on a substrate electrode to form a film.

【0002】[0002]

【従来の技術】成膜装置として、従来のメッキ法に代わ
って、スパッタリング法を採用したスパッタ装置が知ら
れている。この種のスパッタ装置は、種々の材料を薄膜
化する手段の1つとして、各方面でそのニーズが高まっ
ている。
2. Description of the Related Art As a film forming apparatus, there is known a sputtering apparatus which employs a sputtering method instead of the conventional plating method. This kind of sputtering apparatus has been in increasing demand in various fields as one of means for thinning various materials.

【0003】スパッタ装置に採用されたスパッタリング
法の中でも、真空容器内に相対向して配置されたターゲ
ット電極と基板電極にそれぞれ交流電圧を印加する方式
のものはバイアススパッタ法として知られている。バイ
アススパッタ法により成膜する場合、プロセスに関する
設定可能なパラメータは、ターゲット電極に印加する交
流の出力、ターゲット電極に印加するバイアス電位、基
板電極に印加する交流の出力、基板側のバイアス電位お
よび各電極に印加する交流信号の位相差である。その中
で、一般的に設定されるパラメータの組合わせとして、
(1)ターゲット電極に印加する交流の出力と基板電極
に印加する交流の出力、(2)ターゲット電極に印加す
る交流の出力、基板側のバイアス電位および各電極に印
加する交流出力の位相差がある。特に、交流信号の位相
差を一定に保ちながら成膜する方法としては、例えば、
特開平3−107456号公報に開示されている。
Among the sputtering methods adopted in the sputtering apparatus, the method of applying an alternating voltage to the target electrode and the substrate electrode, which are arranged to face each other in the vacuum container, is known as the bias sputtering method. When the film is formed by the bias sputtering method, the parameters that can be set regarding the process are the AC output applied to the target electrode, the bias potential applied to the target electrode, the AC output applied to the substrate electrode, the bias potential on the substrate side and each It is the phase difference of the AC signal applied to the electrodes. Among them, as a combination of commonly set parameters,
(1) The phase difference between the AC output applied to the target electrode and the AC output applied to the substrate electrode, (2) the AC output applied to the target electrode, the bias potential on the substrate side, and the AC output applied to each electrode are is there. Particularly, as a method for forming a film while keeping the phase difference of the AC signal constant, for example,
It is disclosed in Japanese Patent Laid-Open No. 3-107456.

【0004】[0004]

【発明が解決しようとする課題】上記従来技術において
は、薄膜材料の高機能化という観点に立って種々の成膜
方法を採用しているが、その機能の第1優先は膜厚の均
一性にある。次に、平坦化、すなわち高いステップカバ
レッジ性や膜応力、あるいは膜硬度といった機能をある
範囲以上に保つといったものである。
In the above-mentioned prior art, various film forming methods are adopted from the viewpoint of enhancing the functionality of thin film materials. The first priority of the function is the uniformity of film thickness. It is in. Next, flattening, that is, maintaining functions such as high step coverage, film stress, and film hardness above a certain range.

【0005】近年の傾向として、デバイスの形状によっ
ては、膜厚の均一性以上に膜厚の平坦化が求められてい
ることを考慮すると、膜厚の均一性を第1優先とした成
膜方法では、要求にあった成膜を行うことができない。
Considering that, as a recent tendency, depending on the shape of the device, the film thickness is required to be flattened more than the film thickness uniformity, the film deposition method with the film thickness uniformity as the first priority is taken into consideration. Then, it is not possible to form a film according to the demand.

【0006】すなわち、単に、ターゲット電極と基板電
極に交流電圧を印加するだけでは、電極間に生成された
放電(プラズマ)のインピーダンスの変化には追従でき
ず、放電開始から放電終了まで間、エッチング量がどの
ようになっているかは不定である。
That is, simply by applying an AC voltage to the target electrode and the substrate electrode, it is not possible to follow the change in the impedance of the discharge (plasma) generated between the electrodes, and etching is performed from the start of discharge to the end of discharge. It is uncertain how the quantity will be.

【0007】また、ターゲット電極に印加する交流の出
力と基板側のバイアス電位を一定に保ちながら、各電極
に印加する交流出力の位相差を一定に制御する方法で
も、放電インピーダンスは時々刻々変化してしまい、ス
テップカバレッジ性の高い膜を形成することができな
い。
Further, even when the phase difference between the alternating current output applied to each electrode and the bias potential on the substrate side is kept constant while the phase difference between the alternating current output applied to each electrode is kept constant, the discharge impedance changes from moment to moment. Therefore, a film having a high step coverage cannot be formed.

【0008】本発明の課題は、高いステップカバレッジ
性と均一な膜厚分布を両立させることができる成膜方法
および装置を提供することにある。
An object of the present invention is to provide a film forming method and apparatus capable of achieving both high step coverage and uniform film thickness distribution.

【0009】[0009]

【課題を解決するための手段】前記課題を解決するため
に、本発明は、プロセスガスを収納した真空容器内に相
対向して配置されたターゲット電極と基板電極にそれぞ
れ交流信号を印加して前記ターゲット電極と前記基板電
極との間に放電を形成し、形成された放電により前記タ
ーゲット電極をスパッタリングしてスパッタ粒子を前記
基板電極に堆積させて成膜するに際して、前記ターゲッ
ト電極に印加する交流信号と前記基板電極に印加する交
流信号の位相差を変化させながら成膜することを特徴と
する成膜方法を採用したものである。
In order to solve the above-mentioned problems, the present invention applies an AC signal to each of a target electrode and a substrate electrode which are arranged opposite to each other in a vacuum container containing a process gas. An alternating current applied to the target electrode when a discharge is formed between the target electrode and the substrate electrode, and the target electrode is sputtered by the formed discharge to deposit sputtered particles on the substrate electrode to form a film. The film forming method is characterized by forming a film while changing the phase difference between the signal and the AC signal applied to the substrate electrode.

【0010】前記成膜方法を採用するに際しては、位相
差を一定に制御しながら成膜したり、あるいは、放電に
よるインピーダンスが一定になるように、ターゲット電
極に印加する交流信号と基板電極に印加する交流信号の
位相差を変化させながら成膜することもできる。
When the film forming method is adopted, the film is formed while the phase difference is controlled to be constant, or the AC signal applied to the target electrode and the substrate electrode are applied so that the impedance due to the discharge becomes constant. It is also possible to form the film while changing the phase difference of the alternating signal.

【0011】前記各成膜方法を採用するに際しては、以
下の要素を付加することができる。
In adopting each of the above film forming methods, the following elements can be added.

【0012】(1)前記ターゲット電極に印加する交流
信号の電力と前記基板電極に印加する交流信号の電力を
それぞれ一定に保った状態で成膜する。
(1) A film is formed in a state where the power of the AC signal applied to the target electrode and the power of the AC signal applied to the substrate electrode are kept constant.

【0013】また、本発明は、プロセスガスを収納する
真空容器と、前記真空容器内に収納されたターゲット電
極と、前記ターゲット電極と相対向して前記真空容器内
に収納された基板電極と、前記ターゲット電極に交流信
号を印加するターゲット用電源と、前記基板電極に交流
信号を印加する基板用電源と、前記ターゲット用電源の
出力による交流信号と前記基板用電源の出力による交流
信号との位相差を調整する位相調整器とを備え、前記交
流信号の印加により前記ターゲット電極と前記基板電極
との間に形成された放電に従って前記ターゲット電極を
スパッタリングしてスパッタ粒子を前記基板電極に堆積
させて成膜してなる成膜装置を構成したものである。
Further, according to the present invention, a vacuum container for containing a process gas, a target electrode housed in the vacuum container, and a substrate electrode housed in the vacuum container so as to face the target electrode. A target power supply for applying an AC signal to the target electrode, a substrate power supply for applying an AC signal to the substrate electrode, an AC signal generated by the output of the target power supply, and an AC signal generated by the output of the substrate power supply. And a phase adjuster for adjusting the phase difference, by sputtering the target electrode according to the discharge formed between the target electrode and the substrate electrode by applying the AC signal, to deposit sputtered particles on the substrate electrode. A film forming apparatus for forming a film is configured.

【0014】前記成膜装置を構成するに際しては、以下
の要素を付加することができる。 (1)前記ターゲット用電源と前記基板用電源はそれぞ
れ交流信号の出力電力を一定に保持してなる。 (2)前記位相調整器は、各電源の出力による交流信号
の位相差を一定に保つように調整してなる。
In constructing the film forming apparatus, the following elements can be added. (1) Each of the target power supply and the substrate power supply maintains a constant output power of an AC signal. (2) The phase adjuster is adjusted so that the phase difference of the AC signal due to the output of each power supply is kept constant.

【0015】前記した手段によれば、ターゲット電極に
印加する交流信号と基板電極に印加する交流信号の位相
差を変化させながら成膜すると、放電開始から放電終了
まで間に基板電極に流れる電流の量が一定になり、基板
電極から見た放電インピーダンスを一定に保つことがで
きる。すなわち、放電(プラズマ)によるインピーダン
スが一定になるように、各電極に印加する交流信号の位
相差を変化させることで、基板電極に飛び込むイオンの
エネルギーや量を制御することができ、効率良く一定の
エッチング量を確保することができる。特に、基板電極
上のパターンの段差角部でのエッチングが常に一定して
行われるため、高いステップカバレッジ性を得ることが
可能になる。また位相差を一定にすることで、各電極に
印加する電源出力で生成されるプラズマの干渉を一定に
保ち、膜厚の均一性を確保することができる。
According to the above-mentioned means, when the film is formed while changing the phase difference between the AC signal applied to the target electrode and the AC signal applied to the substrate electrode, the current flowing through the substrate electrode between the start of discharge and the end of discharge is reduced. Since the amount becomes constant, the discharge impedance seen from the substrate electrode can be kept constant. That is, by changing the phase difference of the AC signal applied to each electrode so that the impedance due to the discharge (plasma) becomes constant, the energy and amount of ions jumping into the substrate electrode can be controlled, and the efficiency can be kept constant. The etching amount can be secured. In particular, since the etching at the step corners of the pattern on the substrate electrode is always performed constantly, a high step coverage can be obtained. Further, by making the phase difference constant, it is possible to keep the interference of the plasma generated by the power output applied to each electrode constant and to ensure the uniformity of the film thickness.

【0016】[0016]

【発明の実施の形態】以下、本発明の一実施形態を図面
に基づいて説明する。図1は、本発明の一実施形態を示
すスパッタ装置のブロック構成図である。図1におい
て、成膜装置として、バイアススパッタ法を採用したス
パッタ装置は、真空容器10、ターゲット電極12、基
板電極14、整合装置16、18、ターゲット用電源2
0、基板用電源22、位相調整器24、発振器26を備
えて構成されている。
BEST MODE FOR CARRYING OUT THE INVENTION An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram of a sputtering apparatus showing an embodiment of the present invention. In FIG. 1, a sputtering apparatus that employs a bias sputtering method as a film forming apparatus includes a vacuum container 10, a target electrode 12, a substrate electrode 14, matching devices 16 and 18, a target power supply 2
0, a substrate power source 22, a phase adjuster 24, and an oscillator 26.

【0017】真空容器10には、ガス導入口(図示省
略)からプロセスガスとしてArガスが導入されてお
り、真空容器10内は設定されたガス圧に保たれてい
る。また、この真空容器10内にはターゲット電極12
と基板電極14とが相対向して配置されており、ターゲ
ット電極12は整合装置16を介してターゲット用電源
20に接続され、基板用電源14は整合装置18を介し
て基板用電源22に接続されている。すなわち、各電源
20、22は、負荷のインピーダンスと整合を取るため
の整合装置16、18を介してターゲット電極12また
は基板電極14に接続されている。
Ar gas is introduced into the vacuum container 10 as a process gas from a gas inlet (not shown), and the inside of the vacuum container 10 is maintained at a set gas pressure. Further, the target electrode 12 is provided in the vacuum container 10.
And the substrate electrode 14 are arranged to face each other, the target electrode 12 is connected to the target power supply 20 via the matching device 16, and the substrate power supply 14 is connected to the substrate power supply 22 via the matching device 18. Has been done. That is, each of the power supplies 20 and 22 is connected to the target electrode 12 or the substrate electrode 14 via the matching devices 16 and 18 for matching the impedance of the load.

【0018】ターゲット用電源20は、位相調整器24
から低周波または高周波の交流信号を入力し、入力した
信号を増幅するとともに、ターゲット電極12の出力お
よびバイアス電位に関するフィードバック信号f1を入
力し、フィードバック信号f1をモニタしながら出力電
力を一定に保った交流信号を、整合装置16を介してタ
ーゲット電極12に印加するように構成されている。
The target power supply 20 includes a phase adjuster 24.
A low-frequency or high-frequency AC signal is input from the input terminal, the input signal is amplified, and a feedback signal f1 related to the output of the target electrode 12 and the bias potential is input, and the output power is kept constant while monitoring the feedback signal f1. The AC signal is configured to be applied to the target electrode 12 via the matching device 16.

【0019】一方、基板用電源22は、位相調整器24
から低周波または高周波の交流信号を入力し、入力した
信号を増幅するとともに、基板電極14の出力およびバ
イアス電位に関するフィードバック信号f2を入力し、
フィードバック信号f2をモニタしながら、出力電力を
一定に保った状態で交流信号を、整合装置18を介して
基板電極14に印加するように構成されている。
On the other hand, the board power source 22 is composed of a phase adjuster 24.
A low-frequency or high-frequency AC signal is input from the amplifier, the input signal is amplified, and a feedback signal f2 regarding the output of the substrate electrode 14 and the bias potential is input.
While monitoring the feedback signal f2, an AC signal is applied to the substrate electrode 14 via the matching device 18 while keeping the output power constant.

【0020】位相調整器24は、発振器26から低周波
または高周波の交流信号を入力し、入力した交流信号か
ら位相φ1の交流信号を生成し、生成した交流信号をタ
ーゲット用電源20に出力し、さらに入力した交流信号
から位相φ2の交流信号を生成し、生成した交流信号を
基板用電源22に出力するようになっている。また、位
相調整器24には、ターゲット電極12に印加される交
流信号の位相を監視するために、ターゲット電極12に
印加された交流信号がフィードバック信号f3として入
力されているとともに、基板電極14に印加される交流
信号の位相を監視するために、基板電極14に印加され
た交流信号がフィードバック信号f4として入力されて
いる。
The phase adjuster 24 inputs a low-frequency or high-frequency AC signal from the oscillator 26, generates an AC signal of phase φ1 from the input AC signal, and outputs the generated AC signal to the target power supply 20. Further, an AC signal of phase φ2 is generated from the input AC signal, and the generated AC signal is output to the board power supply 22. Further, in order to monitor the phase of the AC signal applied to the target electrode 12, the AC signal applied to the target electrode 12 is input as the feedback signal f3 to the phase adjuster 24, and at the same time, to the substrate electrode 14. In order to monitor the phase of the applied AC signal, the AC signal applied to the substrate electrode 14 is input as the feedback signal f4.

【0021】各種の信号が入力される位相調整器24
は、フィードバック信号f3、f4をモニタしながら、
各電源20、22に出力する交流信号の位相差(φ1−
φ2)を調整するようになっている。この場合、位相調
整器24は、ターゲット用電源20に出力する交流信号
の位相φ1を一定にした状態で、基板用電源22に出力
する交流信号の位相φ2を調整して両者の位相差を制御
するように構成されている。なお、高周波の交流信号と
しては、例えば、13.56MHzの信号を用いること
ができる。
Phase adjuster 24 to which various signals are input
Monitors the feedback signals f3 and f4,
Phase difference of the AC signals output to the respective power supplies 20 and 22 (φ1-
φ2) is adjusted. In this case, the phase adjuster 24 adjusts the phase φ2 of the AC signal output to the substrate power supply 22 while controlling the phase φ1 of the AC signal output to the target power supply 20, and controls the phase difference between the two. Is configured to. As the high-frequency AC signal, for example, a 13.56 MHz signal can be used.

【0022】上記構成において、出力電力が一定に保た
れた交流電圧をターゲット電極12と基板電極14にそ
れぞれ印加すると、ターゲット電極12と基板電極14
との間に放電が起こり、Arガスによるプラズマが生成
される。この放電あるいはプラズマによりターゲット電
極12がスパッタリングされると、ターゲット電極12
からスパッタ粒子が飛び出し、このスパッタ粒子が基板
電極14上に堆積して成膜される。この場合、Ar+イ
オンよりも電子の速度が速いため、各電極に交流信号の
プラスの電圧が印加されたときには、プラスの電荷は電
子の付着により中和される。一方、各電極に交流信号の
マイナスの電圧が印加されたときには、各電極の電位は
マイナスに保たれ、全体として各電極には、マイナスの
バイアス電圧が印加されることになる。
In the above structure, when an AC voltage whose output power is kept constant is applied to the target electrode 12 and the substrate electrode 14, respectively, the target electrode 12 and the substrate electrode 14
And a discharge is generated between them and plasma by Ar gas is generated. When the target electrode 12 is sputtered by this discharge or plasma, the target electrode 12
Sputtered particles fly out of the substrate, and the sputtered particles are deposited on the substrate electrode 14 to form a film. In this case, since the speed of electrons is higher than that of Ar + ions, when a positive voltage of the AC signal is applied to each electrode, the positive charges are neutralized by the attachment of electrons. On the other hand, when a negative voltage of the AC signal is applied to each electrode, the potential of each electrode is kept negative, and a negative bias voltage is applied to each electrode as a whole.

【0023】ここで、ターゲット電極12に印加する交
流信号の出力(パワー)と基板電極14のバイアス電圧
を一定にし、各電極に印加する交流信号の位相差を調整
したところ、図2の特性A、Bで示すような結果が得ら
れた。図2における特性Aは、各電極に印加する交流出
力の位相差を変えたときの、基板電極14に印加する交
流の出力の変化を示している。特性Bは、各電極に印加
する交流出力の位相差を変えたときの、ターゲット電極
12のバイアス電位の変化を示している。この場合、整
合装置16により負荷のインピーダンスと線路のインピ
ーダンスを整合させて効率良くターゲット電極12に交
流電圧を印加している。さらに基板電極14に対して
は、基板電極14のバイアス電位をモニタしながら、そ
の電位が一定になるように、電源22の出力を調整して
いる。
Here, when the output (power) of the AC signal applied to the target electrode 12 and the bias voltage of the substrate electrode 14 are made constant and the phase difference of the AC signal applied to each electrode is adjusted, the characteristic A in FIG. , B were obtained. The characteristic A in FIG. 2 shows the change in the output of the alternating current applied to the substrate electrode 14 when the phase difference of the alternating current output applied to each electrode is changed. Characteristic B shows a change in the bias potential of the target electrode 12 when the phase difference of the AC output applied to each electrode is changed. In this case, the matching device 16 matches the impedance of the load with the impedance of the line to efficiently apply the AC voltage to the target electrode 12. Further, with respect to the substrate electrode 14, while monitoring the bias potential of the substrate electrode 14, the output of the power supply 22 is adjusted so that the potential becomes constant.

【0024】次に、各交流信号の位相差を一定に保つ位
相制御と、各交流信号の位相差を調整しながら且つ基板
電極14に印加する交流信号の出力を一定に保つパワー
制御を行ったところ、図3に示すような結果が得られ
た。図3は、基板電極14のバイアス電位とステップカ
バレッジとの関係を示す特性図であり、位相制御による
特性Aとパワー制御による特性Bとも、ターゲット電極
12に印加する交流の出力および基板電極14のバイア
ス電位は一定に保たれた状態で測定したときの結果であ
る。
Next, phase control for keeping the phase difference of each AC signal constant and power control for keeping the output of the AC signal applied to the substrate electrode 14 constant while adjusting the phase difference of each AC signal were performed. However, the results shown in FIG. 3 were obtained. FIG. 3 is a characteristic diagram showing the relationship between the bias potential of the substrate electrode 14 and the step coverage. Both the characteristic A by the phase control and the characteristic B by the power control show the output of the alternating current applied to the target electrode 12 and the substrate electrode 14. The bias potential is the result when measured with the bias potential kept constant.

【0025】ここで、ステップカバレッジの定量的評価
は、図4に示す関係を考慮し、次の(1)式で行ってい
る。
Here, the quantitative evaluation of the step coverage is performed by the following equation (1) in consideration of the relationship shown in FIG.

【0026】b/c×100(%)……(1) b:段差部近傍の膜厚極小値 c:段差部近傍から離れた領域の平均膜厚値 なお、段差部(基板電極14上に形成されたパターンに
よる段差部)の高さaと前記bとの相対関係が代わる
と、同一のbであっても、前記cの値が変わるため、a
/cは一定にしてある。
B / c × 100 (%) (1) b: minimum film thickness in the vicinity of the step c: average film thickness in a region away from the vicinity of the step The step (on the substrate electrode 14) When the relative relationship between the height a of the stepped portion formed by the formed pattern and the b is changed, the value of the c is changed even for the same b.
/ C is kept constant.

【0027】図3の結果から、位相制御の場合、特性A
で示すように、基板電極14側のバイアス電位を上げて
いくと、約−200V付近まではステップカバレッジが
上がっていることが確認できる。しかし、それ以上バイ
アス電位をかけ、例えば、−300V程度のバイアス電
位になると、基板電極14上のパターンのうち、特に、
段差部の角部に対するエッチング効果が強く現われて、
ステップカバレッジが減少していることが分かる。
From the result of FIG. 3, in the case of phase control, characteristic A
As shown by, it can be confirmed that as the bias potential on the substrate electrode 14 side is increased, the step coverage is increased up to about -200V. However, when a bias potential is further applied to reach a bias potential of, for example, about −300 V, among the patterns on the substrate electrode 14,
The etching effect strongly appears on the corners of the step,
It can be seen that the step coverage is decreasing.

【0028】これに対して、パワー制御の場合には、特
性Bで示すように、基板電極14のバイアス電位を約−
220V付近まで上げてもエッチング効果が現われず、
高いステップカバレッジ性を示していることが分かる。
On the other hand, in the case of power control, as shown by the characteristic B, the bias potential of the substrate electrode 14 is set to about −.
Even if it is raised to around 220V, the etching effect does not appear,
It can be seen that the step coverage is high.

【0029】上記したように、本実施形態によれば、各
電極に印加する交流出力のパワーを一定に保った状態
で、各電極に印加する交流信号の位相差を基板電極14
のバイアス電位に応じて調整し、すなわち放電によるイ
ンピーダンスが一定になるように位相差を調整するよう
にしているため、高いステップカバレッジ性と均一な膜
厚分布を両立させることができる。
As described above, according to this embodiment, the phase difference of the AC signal applied to each electrode is kept constant while the power of the AC output applied to each electrode is kept constant.
Since the phase difference is adjusted so that the impedance due to the discharge becomes constant, it is possible to achieve both high step coverage and uniform film thickness distribution.

【0030】また、最低の膜厚で段差部を成膜すること
ができるため、成膜時間を短縮することができる。
Further, since the step portion can be formed with the minimum film thickness, the film forming time can be shortened.

【0031】さらに、段差部近傍の領域に孔が形成させ
ることなく成膜することができるため、膜質の向上を図
ることができ、歩留まりの向上に寄与することができる
とともに、次工程での生産性の向上に寄与することがで
きる。
Further, since the film can be formed without forming a hole in the region near the step, it is possible to improve the film quality and contribute to the improvement of the yield, and the production in the next step. It can contribute to the improvement of the sex.

【0032】[0032]

【発明の効果】以上説明したように、本発明によれば、
高いステップカバレッジ性と均一な膜厚分布を両立させ
るようにしたため、膜質の向上を図ることができるとと
もに、歩留まりの向上に寄与することができる。
As described above, according to the present invention,
Since the high step coverage and the uniform film thickness distribution are made compatible, the film quality can be improved and the yield can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施形態を示すスパッタ装置のブロ
ック構成図である。
FIG. 1 is a block configuration diagram of a sputtering apparatus showing an embodiment of the present invention.

【図2】ターゲット電位、バイアスパワーと位相差との
関係を示す特性図である。
FIG. 2 is a characteristic diagram showing the relationship between target potential, bias power, and phase difference.

【図3】位相制御とパワー制御におけるバイアス電位と
ステップカバレッジとの関係を示す特性図である。
FIG. 3 is a characteristic diagram showing a relationship between a bias potential and step coverage in phase control and power control.

【図4】ステップカバレッジの定量的評価を説明するた
めの図である。
FIG. 4 is a diagram for explaining a quantitative evaluation of step coverage.

【符号の説明】 10 真空容器 12 ターゲット電極 14 基板電極 16、18 整合装置 20 ターゲット用電源 22 基板用電極 24 位相調整器 26 発振器[Explanation of symbols] 10 vacuum container 12 target electrode 14 substrate electrode 16, 18 Matching device 20 Target power supply 22 Substrate electrodes 24 Phase adjuster 26 oscillators

───────────────────────────────────────────────────── フロントページの続き (72)発明者 亀井 光浩 茨城県日立市国分町一丁目1番1号 株式 会社日立ハイテクノロジーズ設計・製造統 括本部国分事業所内 (72)発明者 田中 健 茨城県日立市国分町一丁目1番1号 株式 会社日立ハイテクノロジーズ設計・製造統 括本部国分事業所内 Fターム(参考) 4K029 AA29 BD01 CA05 DC29 DC35 EA09 4M104 DD39    ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Mitsuhiro Kamei             1-1-1 Kokubuncho, Hitachi-shi, Ibaraki Stock             Hitachi High-Technologies Corporation Design / Manufacturing             Kokubu Business Office (72) Inventor Ken Tanaka             1-1-1 Kokubuncho, Hitachi-shi, Ibaraki Stock             Hitachi High-Technologies Corporation Design / Manufacturing             Kokubu Business Office F-term (reference) 4K029 AA29 BD01 CA05 DC29 DC35                       EA09                 4M104 DD39

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 プロセスガスを収納した真空容器内に相
対向して配置されたターゲット電極と基板電極にそれぞ
れ交流信号を印加して前記ターゲット電極と前記基板電
極との間に放電を形成し、形成された放電により前記タ
ーゲット電極をスパッタリングしてスパッタ粒子を前記
基板電極に堆積させて成膜するに際して、前記ターゲッ
ト電極に印加する交流信号と前記基板電極に印加する交
流信号の位相差を変化させながら成膜することを特徴と
する成膜方法。
1. A discharge is formed between the target electrode and the substrate electrode by applying an AC signal to the target electrode and the substrate electrode, which are arranged opposite to each other in a vacuum container containing a process gas, When the target electrode is sputtered by the formed discharge to deposit sputtered particles on the substrate electrode to form a film, the phase difference between the AC signal applied to the target electrode and the AC signal applied to the substrate electrode is changed. While forming a film, a film forming method.
【請求項2】 プロセスガスを収納した真空容器内に相
対向して配置されたターゲット電極と基板電極にそれぞ
れ交流信号を印加して前記ターゲット電極と前記基板電
極との間に放電を形成し、形成された放電により前記タ
ーゲット電極をスパッタリングしてスパッタ粒子を前記
基板電極に堆積させて成膜するに際して、前記放電によ
るインピーダンスを一定に制御しながら成膜することを
特徴とする成膜方法。
2. A discharge is formed between the target electrode and the substrate electrode by applying an AC signal to the target electrode and the substrate electrode, which are arranged opposite to each other in a vacuum container containing a process gas, A film forming method characterized in that, when the target electrode is sputtered by the formed discharge to deposit sputtered particles on the substrate electrode to form a film, the impedance due to the discharge is controlled to be constant.
【請求項3】 プロセスガスを収納した真空容器内に相
対向して配置されたターゲット電極と基板電極にそれぞ
れ交流信号を印加して前記ターゲット電極と前記基板電
極との間に放電を形成し、形成された放電により前記タ
ーゲット電極をスパッタリングしてスパッタ粒子を前記
基板電極に堆積させて成膜するに際して、前記放電によ
るインピーダンスが一定になるように、前記ターゲット
電極に印加する交流信号と前記基板電極に印加する交流
信号の位相差を変化させながら成膜することを特徴とす
る成膜方法。
3. A discharge is formed between the target electrode and the substrate electrode by applying an AC signal to the target electrode and the substrate electrode, which are arranged opposite to each other in a vacuum container containing a process gas, When the target electrode is sputtered by the formed discharge to deposit sputtered particles on the substrate electrode to form a film, an AC signal applied to the target electrode and the substrate electrode are applied so that the impedance due to the discharge becomes constant. A film forming method, which comprises forming a film while changing a phase difference of an AC signal applied to the film.
【請求項4】 請求項1、2または3のうちいずれか1
項に記載の成膜方法において、前記ターゲット電極に印
加する交流信号の電力と前記基板電極に印加する交流信
号の電力をそれぞれ一定に保った状態で成膜することを
特徴とする成膜方法。
4. Any one of claims 1, 2 and 3
The film forming method as described in the item 1, wherein the film is formed in a state in which the power of the AC signal applied to the target electrode and the power of the AC signal applied to the substrate electrode are kept constant.
【請求項5】 プロセスガスを収納する真空容器と、前
記真空容器内に収納されたターゲット電極と、前記ター
ゲット電極と相対向して前記真空容器内に収納された基
板電極と、前記ターゲット電極に交流信号を印加するタ
ーゲット用電源と、前記基板電極に交流信号を印加する
基板用電源と、前記ターゲット用電源の出力による交流
信号と前記基板用電源の出力による交流信号との位相差
を調整する位相調整器とを備え、前記交流信号の印加に
より前記ターゲット電極と前記基板電極との間に形成さ
れた放電に従って前記ターゲット電極をスパッタリング
してスパッタ粒子を前記基板電極に堆積させて成膜して
なる成膜装置。
5. A vacuum container for containing a process gas, a target electrode housed in the vacuum container, a substrate electrode housed in the vacuum container facing the target electrode, and a target electrode for the target electrode. A target power supply for applying an AC signal, a substrate power supply for applying an AC signal to the substrate electrode, and a phase difference between an AC signal output by the target power supply and an AC signal output by the substrate power supply are adjusted. A phase adjuster is provided, and the target electrode is sputtered according to the discharge formed between the target electrode and the substrate electrode by applying the AC signal to deposit sputtered particles on the substrate electrode to form a film. Film forming equipment.
【請求項6】 請求項5に記載の成膜装置において、前
記位相調整器は、前記基板電極のバイアス電位に応じて
前記交流信号間の位相差を調整してなることを特徴とす
る成膜装置。
6. The film forming apparatus according to claim 5, wherein the phase adjuster adjusts a phase difference between the AC signals according to a bias potential of the substrate electrode. apparatus.
【請求項7】 請求項5または6に記載の成膜装置にお
いて、前記ターゲット用電源と前記基板用電源はそれぞ
れ交流信号の出力電力を一定に保持してなることを特徴
とする成膜装置。
7. The film forming apparatus according to claim 5, wherein the target power supply and the substrate power supply each hold a constant output power of an AC signal.
JP2002011490A 2002-01-21 2002-01-21 Method and apparatus for film deposition Pending JP2003213409A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002011490A JP2003213409A (en) 2002-01-21 2002-01-21 Method and apparatus for film deposition

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002011490A JP2003213409A (en) 2002-01-21 2002-01-21 Method and apparatus for film deposition

Publications (1)

Publication Number Publication Date
JP2003213409A true JP2003213409A (en) 2003-07-30

Family

ID=27648958

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002011490A Pending JP2003213409A (en) 2002-01-21 2002-01-21 Method and apparatus for film deposition

Country Status (1)

Country Link
JP (1) JP2003213409A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7036999B1 (en) * 2021-07-16 2022-03-15 株式会社アルバック Film formation method and film formation equipment
WO2023286289A1 (en) * 2021-07-16 2023-01-19 株式会社アルバック Film formation method and film formation device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7036999B1 (en) * 2021-07-16 2022-03-15 株式会社アルバック Film formation method and film formation equipment
WO2023286289A1 (en) * 2021-07-16 2023-01-19 株式会社アルバック Film formation method and film formation device
KR20230117247A (en) * 2021-07-16 2023-08-07 가부시키가이샤 아루박 Film formation method and film formation apparatus
CN116940705A (en) * 2021-07-16 2023-10-24 株式会社爱发科 Film forming method and film forming apparatus
CN116940705B (en) * 2021-07-16 2024-03-08 株式会社爱发科 Film forming method and film forming apparatus
KR102655337B1 (en) * 2021-07-16 2024-04-05 가부시키가이샤 아루박 Film formation method and film formation equipment
US11972932B2 (en) 2021-07-16 2024-04-30 Ulvac, Inc. Deposition method and deposition apparatus

Similar Documents

Publication Publication Date Title
JP6548748B2 (en) Plasma processing method and plasma processing apparatus
JP6162016B2 (en) Plasma processing equipment
TWI440731B (en) Application of hipims to through silicon via metallization in three-dimensional wafer packaging
US20100252199A1 (en) Multifrequency capacitively coupled plasma etch chamber
US20050031796A1 (en) Method and apparatus for controlling spatial distribution of RF power and plasma density
EP0983394A1 (en) Method and apparatus for low pressure sputtering
JPH03107456A (en) Film forming device
JP2007016314A (en) System and method for controlling ion density and energy using modulated power signal
US20080237187A1 (en) Method and apparatus for inducing dc voltage on wafer-facing electrode
CN111354672B (en) Electrostatic chuck and plasma processing apparatus
JP2000311890A (en) Plasma etching method and device
TW202137393A (en) Plasma processing apparatus
US20130256119A1 (en) Method for applying power to target material, power supply for target material, and semiconductor processing apparatus
KR100549901B1 (en) Method for controlling plasma processor
JP3559429B2 (en) Plasma processing method
JP2003234200A (en) Plasma impedance adjustment device
CN107452589A (en) Plasma processing apparatus and method of plasma processing
JPH11219938A (en) Plasma etching method
US10407767B2 (en) Method for depositing a layer using a magnetron sputtering device
JP2003213409A (en) Method and apparatus for film deposition
US20210320022A1 (en) Apparatus and methods for manipulating power at an edge ring in a plasma processing device
WO2004107411A2 (en) Deposition apparatus and method
JP2000150478A (en) Plasma generating method and device therefor
JP2001015495A (en) Device and method for plasma treatment
US20210257187A1 (en) Plasma processing apparatus and matching method