JP2003195314A - Method for manufacturing liquid crystal element - Google Patents

Method for manufacturing liquid crystal element

Info

Publication number
JP2003195314A
JP2003195314A JP2001391565A JP2001391565A JP2003195314A JP 2003195314 A JP2003195314 A JP 2003195314A JP 2001391565 A JP2001391565 A JP 2001391565A JP 2001391565 A JP2001391565 A JP 2001391565A JP 2003195314 A JP2003195314 A JP 2003195314A
Authority
JP
Japan
Prior art keywords
liquid crystal
voltage
phase
electrode
chiral smectic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001391565A
Other languages
Japanese (ja)
Inventor
Hideo Mori
秀雄 森
Hideki Yoshinaga
秀樹 吉永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2001391565A priority Critical patent/JP2003195314A/en
Publication of JP2003195314A publication Critical patent/JP2003195314A/en
Pending legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To apply uniform alignment treatment to the whole area of a panel. <P>SOLUTION: In the case of fabricating a liquid crystal panel using a chiral smectic liquid crystal, a DC voltage is sometimes applied to the liquid crystal which is just at the point in time of phase transition from a Ch (cholesteric) phase to a SmC* (chiral smectic C) phase for the purpose of imparting deviation to an internal potential inside a cell (refer to sign B<SB>2</SB>of the figure). Before application of the DC voltage (refer to sign B<SB>1</SB>of the figure), a DC voltage with a reverse polarity is applied. Alignment controlling layers are charged by this voltage application, and the charge component ΔV is applied to the liquid crystal during the period B<SB>2</SB>and consequently alignment treatment of the liquid crystal is thoroughly carried out. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、液晶素子の製造方
法に関する。
TECHNICAL FIELD The present invention relates to a method for manufacturing a liquid crystal element.

【0002】[0002]

【従来の技術】近年、液晶パネルはパソコン用のモニタ
をはじめとしてビデオカムコーダのビューファインダや
プロジェクタ等に使用されているが、一般的にはツイス
トネマチック液晶が用いられている。しかしながら、こ
のツイストネマチック液晶には、応答速度の遅さや視野
角の狭さという問題があり、そのような問題の無い液晶
が望まれている。例えば、液晶パネルにてカラー表示す
る1つの方式としてフィールドシーケンシャル方式があ
る。この方式は、赤(R)、緑(G)、青(B)の光を
液晶パネルに照射することによって液晶パネルの白黒画
像を各色画像として認識させ、光の色や画像の切り替え
を短時間で行うことにより、人間の眼の残像現象を利用
してフルカラー画像として認識せしめるものであるが、
この方式では液晶の応答速度が速いことが不可欠とな
る。
2. Description of the Related Art In recent years, liquid crystal panels have been used in viewfinders and projectors of video camcorders as well as monitors for personal computers, but twisted nematic liquid crystals are generally used. However, this twisted nematic liquid crystal has problems of slow response speed and narrow viewing angle, and a liquid crystal free from such problems is desired. For example, there is a field sequential method as one method of displaying in color on a liquid crystal panel. In this method, by irradiating the liquid crystal panel with red (R), green (G), and blue (B) light, a black-and-white image on the liquid crystal panel is recognized as each color image, and light colors and images are switched in a short time. By doing so, it is possible to recognize as a full-color image by utilizing the afterimage phenomenon of the human eye.
In this method, it is essential that the response speed of the liquid crystal is fast.

【0003】このような問題を解決する液晶としては強
誘電性液晶等のカイラルスメクチック液晶があり、特開
2000−10076号公報や特開2000−3384
64号公報には単安定モードの強誘電性液晶やアクティ
ブマトリクス素子を用いた液晶パネルが開示されてい
る。この単安定モード強誘電性液晶は、図2に示すよう
に、一側の極性の電圧(図では+Vx)を印加した場合
にはその印加電圧の大きさに応じて光透過率Tが大きく
変化し、他側の極性の電圧(図では−Vx)を印加した
場合にはその印加電圧の大きさにかかわらず光透過率T
はあまり変化しない特性を示す。かかる液晶において
は、液晶材料のコレステリック(Ch)相からカイラル
スメクチックC(Sm−C)相に転移する過程におい
てセル内の内部電位に偏りを持たせるような処理を施す
必要があり、そのために、Ch−SmC相転移の際に
液晶に正負いずれかの極性のDC電圧を印加する場合が
ある。
As a liquid crystal that solves such a problem, there is a chiral smectic liquid crystal such as a ferroelectric liquid crystal, which is disclosed in Japanese Unexamined Patent Publication No. 2000-10076 and 2000-3384.
Japanese Patent Publication No. 64 discloses a liquid crystal panel using a monostable mode ferroelectric liquid crystal or an active matrix element. In the monostable mode ferroelectric liquid crystal, as shown in FIG. 2, when a voltage of one side polarity (+ Vx in the figure) is applied, the light transmittance T is largely changed according to the magnitude of the applied voltage. However, when a voltage of the other polarity (-Vx in the figure) is applied, the light transmittance T is increased regardless of the magnitude of the applied voltage.
Indicates a characteristic that does not change much. In such a liquid crystal, it is necessary to perform a treatment for imparting a bias to the internal potential in the cell in the process of transition from the cholesteric (Ch) phase of the liquid crystal material to the chiral smectic C (Sm-C * ) phase. , Ch-SmC * A DC voltage of either positive or negative polarity may be applied to the liquid crystal during the phase transition.

【0004】[0004]

【発明が解決しようとする課題】(1) ところで、上述
のようなDC電圧印加処理を行う場合は、 ・ 常温にある液晶パネルを、液晶がSm−C*相から
Ch相に相転移されるまで加熱し、 ・ その後、降温する過程で、液晶がCh相にあるとき
に電圧印加を開始し、 ・ 液晶がCh相からSm−C*相に相転移されるまで
電圧印加を継続する、必要がある。
(1) By the way, in the case of performing the DC voltage application process as described above, the liquid crystal panel at room temperature undergoes a phase transition from the Sm-C * phase to the Ch phase. Heating, and then, in the process of cooling, start voltage application when the liquid crystal is in the Ch phase, and continue applying voltage until the liquid crystal undergoes a phase transition from the Ch phase to the Sm-C * phase, There is.

【0005】かかる場合の液晶パネルの加熱は一般的に
はパネルヒータによって行われるが、パネル面全体を均
一に温度上昇させることは困難であって、パネル中央部
の方がパネル周辺部に比べて早く温度が上昇してしま
い、その状態で加熱を止めると、パネル中央部の方がパ
ネル周辺部に比べて遅く温度下降することとなる。図1
1は、パネル中央部及びパネル周辺部における温度上昇
及び温度下降の違いを示す図である。すなわち、縦軸に
温度を取り、横軸に時間を取ってあって、符号A が加
熱期間(パネルヒータをオンにしている期間)を示し、
符号Aが降温期間(パネルヒータをオフにした後の期
間)を示す。そして、曲線100は、パネル中央部の任
意の点の温度変化(温度上昇及び温度下降)の様子を示
し、曲線101は、パネル周辺部の任意の点の温度変化
(温度上昇及び温度下降)の様子を示す。このような温
度履歴を有する液晶パネルの場合、DC電圧印加の開始
タイミングは、パネル周辺部の液晶がCh相にある時点
(符号t1参照)となり、DC電圧印加の終了タイミン
グは、パネル中央部の液晶がSm−C*相に相転移され
るまで(符号t2参照)の間であるが、その印加時間は
10分程度と長時間となる。
The heating of the liquid crystal panel in such a case is generally
Is performed by the panel heater, but the entire panel surface is leveled.
It is difficult to raise the temperature all the way to the center of the panel.
Temperature rises faster than in the peripheral area of the panel.
If you stop heating in that state, the panel center will
The temperature will drop more slowly than in the peripheral area of the flannel. Figure 1
1 is the temperature rise in the panel center and the panel periphery
It is a figure which shows the difference in temperature drop. That is, on the vertical axis
The temperature is taken and the horizontal axis is the time. 1Added
Indicates the heat period (the period when the panel heater is on),
Code ATwoIs the temperature drop period (the period after turning off the panel heater)
Interval). And the curve 100 is in the center of the panel.
Shows how the temperature changes (temperature rises and falls) at any point
The curve 101 indicates the temperature change at any point around the panel.
The state of (temperature increase and temperature decrease) is shown. Such warmth
In the case of a liquid crystal panel that has a degree history, start of DC voltage application
Timing is when the liquid crystal around the panel is in the Ch phase
(See t1), and the DC voltage application is completed.
The liquid crystal in the center of the panel has a phase transition to the Sm-C * phase.
(See reference numeral t2), the application time is
It takes a long time of about 10 minutes.

【0006】(2) しかしながら、このようなDC電圧
印加の間、配向制御膜が充電され、液晶に印加される電
圧が時間と共に減少してしまうこととなる(図12の符
号111参照)。
(2) However, during such a DC voltage application, the orientation control film is charged, and the voltage applied to the liquid crystal decreases with time (see reference numeral 111 in FIG. 12).

【0007】以下、この現象を図4及び図12に沿って
説明する。ここで、図4は、液晶パネルの等価回路を示
す回路図であり、図12は、液晶パネルの任意の箇所に
おける電位の変化を示した図である。
This phenomenon will be described below with reference to FIGS. 4 and 12. Here, FIG. 4 is a circuit diagram showing an equivalent circuit of the liquid crystal panel, and FIG. 12 is a diagram showing a change in potential in an arbitrary portion of the liquid crystal panel.

【0008】液晶パネルは、図4に示すような等価回路
で示すことができる。すなわち、液晶2に接するように
配向制御膜6が配置され、これらを挟み込むように画素
電極3bと共通電極3aとが配置されている。なお、符
号4は各画素電極3bに接続されるTFTを示し、Ri
nsは配向制御膜の抵抗、Cinsは配向制御膜の静電
容量、Rlcは液晶層の抵抗、Clcは液晶層の静電容
量を示す。かかる構成の液晶パネルにおいては、上述し
たDC電圧は、画素電極3bと共通電極3aとの間に印
加されることとなる(図12の曲線110参照)。しか
し、かかるDC電圧の印加時間が長時間になると、液晶
2に対して直列接続される配向制御膜6は時間と共に充
電されてしまって、液晶2に印加される電圧は、曲線1
11に示すように時間と共に減少してしまう。
The liquid crystal panel can be represented by an equivalent circuit as shown in FIG. That is, the alignment control film 6 is arranged in contact with the liquid crystal 2, and the pixel electrode 3b and the common electrode 3a are arranged so as to sandwich them. Reference numeral 4 represents a TFT connected to each pixel electrode 3b, and Ri
ns is the resistance of the alignment control film, Cins is the capacitance of the alignment control film, Rlc is the resistance of the liquid crystal layer, and Clc is the capacitance of the liquid crystal layer. In the liquid crystal panel having such a configuration, the above-mentioned DC voltage is applied between the pixel electrode 3b and the common electrode 3a (see the curve 110 in FIG. 12). However, when the DC voltage is applied for a long time, the alignment control film 6 connected in series to the liquid crystal 2 is charged with time, and the voltage applied to the liquid crystal 2 is the curve 1
As shown in 11, it decreases with time.

【0009】このような配向制御膜の充電現象は実験に
よっても容易に確認できる。すなわち、上述のようなD
C電圧を10分間行った後、画素電極3bと共通電極3
aとを短絡させてみたところ、液晶層には印加していた
DC電圧とは逆極性の電圧がかかり、液晶2は、上記D
C電圧とは違う極性の電圧に応答するようになった(反
電場応答)。
Such a charging phenomenon of the orientation control film can be easily confirmed by experiments. That is, D as described above
After applying C voltage for 10 minutes, the pixel electrode 3b and the common electrode 3
As a result of short-circuiting with a, a voltage having a reverse polarity to the applied DC voltage is applied to the liquid crystal layer, and the liquid crystal 2 is
It came to respond to a voltage with a polarity different from the C voltage (anti-electric field response).

【0010】(3) つまり、 ・ 降温時における液晶パネルの温度は不均一であって
画素毎に異なり(図11参照)、 ・ 上述のDC電圧(電極3a,3bに印加される電
圧)は、各画素に同様に印加され、かつ、 ・ 液晶2に実際に印加される電圧は、図12の符号1
11で示すように時間と共に変動(減少)する、 こととなる。したがって、Ch相からSm−C*相に相
転移される際に液晶2に印加される電圧は、各画素によ
って異なり、液晶の配向が影響を受けてしまう場合もあ
る。
(3) That is, the temperature of the liquid crystal panel when the temperature is lowered is non-uniform and varies from pixel to pixel (see FIG. 11), and the above DC voltage (voltage applied to the electrodes 3a and 3b) is The voltage applied to each pixel in the same manner and the voltage actually applied to the liquid crystal 2 is indicated by reference numeral 1 in FIG.
As indicated by 11, it changes (decreases) with time. Therefore, the voltage applied to the liquid crystal 2 during the phase transition from the Ch phase to the Sm-C * phase varies depending on each pixel, and the alignment of the liquid crystal may be affected.

【0011】特に、Sm−C*相への相転移が遅い画素
(図11の符号t2参照)においては、印加される電圧
が0Vに近くなってしまう場合もあり、電圧印加処理が
完了しないおそれがある。
Particularly, in a pixel in which the phase transition to the Sm-C * phase is slow (see symbol t2 in FIG. 11), the applied voltage may be close to 0V, and the voltage application process may not be completed. There is.

【0012】そこで、本発明は、液晶配向不良を防止す
る液晶素子の製造方法を提供することを目的とするもの
である。
Therefore, it is an object of the present invention to provide a method of manufacturing a liquid crystal element which prevents liquid crystal alignment defects.

【0013】[0013]

【課題を解決するための手段】本発明は上記事情を考慮
してなされたものであり、所定間隙を開けた状態に一対
の基板を配置する工程と、これら一対の基板の間隙にカ
イラルスメクチック液晶を配置する工程と、該カイラル
スメクチック液晶に接するように配向制御膜を配置する
工程と、前記カイラルスメクチック液晶を挟み込むと共
に複数の画素を構成するように第1電極及び第2電極を
配置する工程と、からなる液晶素子の製造方法におい
て、一の極性のDC電圧を前記液晶に印加する第1電圧
印加工程と、他の極性のDC電圧を、コレステリック
(Ch)相からカイラルスメクチックC(Sm−C
相に転移する際に前記液晶に印加する第2電圧印加工程
と、を順次実施する、ことを特徴とする。
SUMMARY OF THE INVENTION The present invention has been made in consideration of the above circumstances, and a step of arranging a pair of substrates with a predetermined gap left therebetween and a chiral smectic liquid crystal in the gap between the pair of substrates. A step of disposing an alignment control film in contact with the chiral smectic liquid crystal, and a step of sandwiching the chiral smectic liquid crystal and disposing a first electrode and a second electrode so as to form a plurality of pixels. In the method for manufacturing a liquid crystal element, the first voltage applying step of applying a DC voltage of one polarity to the liquid crystal and the DC voltage of another polarity from the cholesteric (Ch) phase to the chiral smectic C (Sm-C * )
It is characterized in that a second voltage applying step of applying to the liquid crystal at the time of phase transition is sequentially performed.

【0014】[0014]

【発明の実施の形態】以下、図1等を参照して、本発明
の実施の形態について説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to FIG.

【0015】(1) まず、本発明が適用されて製造され
る液晶素子の構造について、図1を参照して説明する。
(1) First, the structure of a liquid crystal element manufactured by applying the present invention will be described with reference to FIG.

【0016】本発明が適用されて製造される液晶素子
は、図1に符号Pで示されるように、所定間隙を開けた
状態に配置された一対の基板1a,1bと、これら一対
の基板1a,1bの間隙に配置されたカイラルスメクチ
ック液晶2と、該液晶2に接するように配置されてその
配向状態を制御する配向制御膜6a,6bと、複数の画
素を構成すると共に該液晶2を挟み込むように配置され
た第1電極3a及び第2電極3bと、を備えており、前
記第1電極3a及び第2電極3bを介して前記カイラル
スメクチック液晶2に電圧を印加することにより駆動さ
れるように構成されている。なお、各画素にはアクティ
ブ素子4を配置し、かつ、前記第2電極3bにアクティ
ブ素子4を接続するようにしても良い。
A liquid crystal device manufactured by applying the present invention, as shown by a symbol P in FIG. 1, has a pair of substrates 1a and 1b arranged with a predetermined gap therebetween, and the pair of substrates 1a. , 1b, a chiral smectic liquid crystal 2 and alignment control films 6a and 6b arranged so as to be in contact with the liquid crystal 2 to control the alignment state thereof, and form a plurality of pixels and sandwich the liquid crystal 2 therebetween. The first electrode 3a and the second electrode 3b are arranged in such a manner that they are driven by applying a voltage to the chiral smectic liquid crystal 2 through the first electrode 3a and the second electrode 3b. Is configured. The active element 4 may be arranged in each pixel and the active element 4 may be connected to the second electrode 3b.

【0017】(2) 次に、本発明に係る液晶素子の製造
方法について説明する。
(2) Next, a method for manufacturing a liquid crystal element according to the present invention will be described.

【0018】上述した液晶素子を製造するに際しては、 ・ 所定間隙を開けた状態に一対の基板1a,1bを配
置する工程と、 ・ これら一対の基板1a,1bの間隙にカイラルスメ
クチック液晶2を配置する工程と、 ・ 該カイラルスメクチック液晶2に接するように配向
制御膜6a,6bを配置する工程と、 ・ 前記カイラルスメクチック液晶2を挟み込むと共に
複数の画素を構成するように第1電極3a及び第2電極
3bを配置する工程と、を適切な順序で実施する。
In manufacturing the above-mentioned liquid crystal element, a step of arranging the pair of substrates 1a and 1b with a predetermined gap left between them, and a chiral smectic liquid crystal 2 in the gap between the pair of substrates 1a and 1b. A step of arranging the orientation control films 6a and 6b so as to contact the chiral smectic liquid crystal 2, and a first electrode 3a and a second electrode which sandwich the chiral smectic liquid crystal 2 and form a plurality of pixels. The step of disposing the electrode 3b and the step of arranging the electrode 3b are performed in an appropriate order.

【0019】その後、 ・ 一の極性のDC電圧を前記液晶2に印加する工程
(図6,8,10の符号B 参照。以下、“第1電圧印
加工程”とする)と、 ・ 他の極性のDC電圧を、コレステリック(Ch)相
からカイラルスメクチックC(Sm−C)相に転移す
る際に前記液晶2に印加する工程(図6,8,10の符
号B参照。以下、“第2電圧印加工程”とする)と、
を順次実施する。
After that, .Applying a DC voltage of one polarity to the liquid crystal 2
(Code B in FIGS. 6, 8 and 10 1reference. Hereafter, "the first voltage mark
"Additional process") ・ For DC voltage of other polarity, cholesteric (Ch) phase
From chiral smectic C (Sm-C*) Phase transition
Applying to the liquid crystal 2 at the time of
Issue BTworeference. Hereinafter, referred to as “second voltage applying step”),
Are sequentially carried out.

【0020】なお、図3に示すように、前記第2電極3
bに接続した状態で各画素にアクティブ素子4を配置す
る工程と、該アクティブ素子4のゲートにゲート線駆動
回路7を接続する工程と、前記アクティブ素子4のソー
スにソース線駆動回路8を接続する工程と、を前記第1
電圧印加工程の前に実施し、かつ、前記第1電圧印加工
程は、 ・ 各アクティブ素子4にパルス電圧を順次印加するこ
とによって行っても(図6,8の符号B参照)、 ・ 全てのアクティブ素子4に一定電圧を印加し続けた
状態で行っても(図10の符号B参照)、良い。
As shown in FIG. 3, the second electrode 3
a step of arranging the active element 4 in each pixel in a state of being connected to b, a step of connecting a gate line driving circuit 7 to a gate of the active element 4, and a source line driving circuit 8 connected to a source of the active element 4. And a step of
Performed before the voltage application step, and the first voltage application step, (reference symbol B 1 in Fig. 6 and 8) it is carried out by sequentially applying a pulse voltage to-the active element 4, - all Alternatively, it may be performed in a state where a constant voltage is continuously applied to the active element 4 (see reference numeral B 1 in FIG. 10).

【0021】また、前記第1電圧印加工程と前記第2電
圧印加工程との間に、 ・ 前記第1電極3a及び前記第2電極3bの電位差を
略0Vとする工程を実施するようにしても良い。
Further, between the first voltage applying step and the second voltage applying step, a step of setting the potential difference between the first electrode 3a and the second electrode 3b to approximately 0 V may be performed. good.

【0022】(3) 次に、液晶素子の詳細構造について説
明する。
(3) Next, the detailed structure of the liquid crystal element will be described.

【0023】(3-1) カイラルスメクチック液晶2につい
て説明する。本実施の形態にて用いるカイラルスメクチ
ック液晶2としては、高温側より、等方性液体相(IS
O.)-コレステリック相(Ch)-カイラルスメクチッ
クC相(SmC*)、又は、等方性液体相(ISO.)-
カイラルスメクチックC相(SmC*)、の相転移系列
を示すものを用いれば良いが、具体的には、次の(1)〜
(4) に示す化合物を挙げることができる。
(3-1) The chiral smectic liquid crystal 2 will be described. As the chiral smectic liquid crystal 2 used in the present embodiment, the isotropic liquid phase (IS
O. ) -Cholesteric phase (Ch) -Chiraral smectic C phase (SmC *) or isotropic liquid phase (ISO.)-
A chiral smectic C phase (SmC *) having a phase transition series may be used. Specifically, the following (1) to
The compound shown in (4) can be mentioned.

【0024】[0024]

【化1】 ,R : 炭素原子数が1〜20である置換基を
有していてもよい直鎖または分岐状のアルキル基 X,X : 単結合、O、COO、OOC Y,Y,Y,Y: HまたはF n:0または1
[Chemical 1] R 1, R 2: an alkyl group X 1 having 1 to 20 carbon atoms and is optionally substituted linear or branched, X 2: single bond, O, COO, OOC Y 1 , Y 2 , Y 3 , Y 4 : H or F n: 0 or 1

【0025】[0025]

【化2】 ,R : 炭素原子数が1〜20である置換基を
有していてもよい直鎖または分岐状のアルキル基 X,X : 単結合、O、COO、OOC Y,Y,Y,Y: HまたはF
[Chemical 2] R 1, R 2: an alkyl group X 1 having 1 to 20 carbon atoms and is optionally substituted linear or branched, X 2: single bond, O, COO, OOC Y 1 , Y 2 , Y 3 , Y 4 : H or F

【0026】[0026]

【化3】 ,R : 炭素原子数が1〜20である置換基を
有していてもよい直鎖または分岐状のアルキル基 X,X : 単結合、O、COO、OOC Y,Y,Y,Y: HまたはF
[Chemical 3] R 1, R 2: an alkyl group X 1 having 1 to 20 carbon atoms and is optionally substituted linear or branched, X 2: single bond, O, COO, OOC Y 1 , Y 2 , Y 3 , Y 4 : H or F

【0027】[0027]

【化4】 ,R : 炭素原子数が1〜20である置換基を
有していてもよい直鎖または分岐状のアルキル基 X,X : 単結合、O、COO、OOC Y,Y,Y,Y: HまたはF
[Chemical 4] R 1, R 2: an alkyl group X 1 having 1 to 20 carbon atoms and is optionally substituted linear or branched, X 2: single bond, O, COO, OOC Y 1 , Y 2 , Y 3 , Y 4 : H or F

【0028】ところで、本実施の形態では、カイラルス
メクチック液晶2については、その液晶材料の組成を調
整し、更に液晶材料の処理や素子構成、例えば配向制御
膜6a,6bの材料、処理条件等を適宜設定することに
より、駆動電圧が印加されていない場合には、該液晶の
平均分子軸(液晶分子)が単安定化されている配向状態
を示し、一の極性の駆動電圧が印加されて駆動される場
合には、液晶分子の平均分子軸が駆動電圧の大きさに応
じた角度で前記単安定化された位置から一方の側にチル
トし、他方の極性(前記一の極性に対する逆極性をい
う。以下、同じ)の電圧が印加されている場合には、液
晶分子の平均分子軸が駆動電圧の大きさに応じた角度で
前記単安定化された位置から他方の側(すなわち、前記
一の極性の電圧を印加したときにチルトする側とは反対
の側)にチルトする、ような特性を示すようにすると良
い。つまり、本実施の形態に用いる液晶2は、カイラル
スメクチック液晶本来のメモリ性(双安定性)が消失さ
れたものであって、チルト角の大きさを印加電圧によっ
て連続的に制御することができ、それに伴って液晶素子
の光量も連続的に変化させることができ、階調表示を可
能とするものである。この場合、前記一の極性の駆動電
圧を印加することによって最大チルト状態とした場合に
おけるチルト角は、前記他の極性の電圧を印加すること
によって最大チルト状態とした場合におけるチルト角と
異ならせると良い。例えば、図2に示すように、該他の
極性の電圧を印加した場合、該電圧の大きさにかかわら
ず、液晶の平均分子軸がほとんどチルトしないような特
性にしても良い。
By the way, in the present embodiment, for the chiral smectic liquid crystal 2, the composition of the liquid crystal material is adjusted, and further, the treatment of the liquid crystal material and the element constitution, for example, the materials of the orientation control films 6a and 6b, the treatment conditions, etc. By setting appropriately, when the drive voltage is not applied, the average molecular axis (liquid crystal molecule) of the liquid crystal shows an alignment state in which the liquid crystal molecules are mono-stabilized, and the drive voltage of one polarity is applied to drive. In this case, the average molecular axis of the liquid crystal molecules tilts from the mono-stabilized position to one side at an angle according to the magnitude of the driving voltage, and the other polarity (reverse polarity to the one polarity is set). Hereinafter, when the same voltage is applied, the average molecular axis of the liquid crystal molecules is at an angle corresponding to the magnitude of the driving voltage from the mono-stabilized position on the other side (that is, the one side). Mark the polarity voltage May the side to tilt when tilt in the opposite side), as shown in the characteristic way. That is, the liquid crystal 2 used in the present embodiment is one in which the original memory property (bistability) of the chiral smectic liquid crystal is lost, and the magnitude of the tilt angle can be continuously controlled by the applied voltage. Accordingly, the light quantity of the liquid crystal element can be continuously changed, and gradation display is possible. In this case, the tilt angle in the maximum tilt state by applying the drive voltage of the one polarity may be different from the tilt angle in the maximum tilt state by applying the voltage of the other polarity. good. For example, as shown in FIG. 2, when a voltage of another polarity is applied, the average molecular axis of the liquid crystal may hardly tilt regardless of the magnitude of the voltage.

【0029】(3-2) 次に、カイラルスメクチック液晶2
以外の各構成部材等について説明する。
(3-2) Next, the chiral smectic liquid crystal 2
Each component other than the above will be described.

【0030】上述した基板1a,1bには、ガラスやプ
ラスチック等の透明性の高い材料を用いれば良い。
For the substrates 1a and 1b described above, a highly transparent material such as glass or plastic may be used.

【0031】また、電極3a,3bには、In
ITO(インジウム・ティン・オキサイド)等の材料を
用いれば良く、これらの電極3a,3bはそれぞれの基
板1a,1bに形成すると良い。なお、アクティブ素子
4を接続する方の第2電極3bは、ドット状にマトリク
ス状に配置し、他方の第1電極3aは、基板1aのほぼ
全面(或いは特定の領域)に形成すると良い。さらに、
アクティブ素子4としては、TFTやMIM(Meta
l-Insulator-Metal)等を用いれば良
い。
The electrodes 3a and 3b may be made of a material such as In 2 O 3 or ITO (indium tin oxide), and these electrodes 3a and 3b may be formed on the respective substrates 1a and 1b. . The second electrodes 3b to which the active elements 4 are connected are arranged in a dot-like matrix, and the other first electrodes 3a are preferably formed on substantially the entire surface (or a specific region) of the substrate 1a. further,
The active element 4 may be a TFT or MIM (Meta).
l-Insulator-Metal) or the like may be used.

【0032】また、カイラルスメクチック液晶2に接す
る位置には、その配向状態を制御するために一軸配向処
理を施した配向制御膜6a,6bを配置すると良い。か
かる配向制御膜6a,6bとしては、 * ポリイミド、ポリイミドアミド、ポリアミド、ポリ
ビニルアルコール等の有機材料からなる溶液を塗布して
膜を形成し、該膜の表面にラビング処理を施したもの
や、 * SiO等の酸化物や窒化物からなる無機材料を基板
1a,1bに斜め方向から所定の角度で蒸着させて形成
した斜方蒸着膜、 * 紫外線照射等によって一軸配向規制力を発生しうる
光配向膜を用いたもの、を挙げることができる。なお、
この配向制御膜6a,6bの材質や一軸配向処理の条件
等により、液晶分子のプレチルト角(すなわち、配向制
御膜6a,6bの界面近傍において液晶分子が配向制御
膜6a,6bに対してなす角度)が調整される。
Further, at positions contacting the chiral smectic liquid crystal 2, alignment control films 6a and 6b subjected to uniaxial alignment treatment for controlling the alignment state thereof may be arranged. As the alignment control films 6a and 6b, those obtained by applying a solution of an organic material such as polyimide, polyimideamide, polyamide, or polyvinyl alcohol to form a film, and subjecting the surface of the film to a rubbing treatment, An oblique vapor deposition film formed by vapor-depositing an inorganic material such as an oxide such as SiO or a nitride on the substrates 1a and 1b at a predetermined angle from an oblique direction, * Optical alignment capable of generating a uniaxial alignment regulating force by ultraviolet irradiation or the like The thing using a membrane can be mentioned. In addition,
Depending on the material of the alignment control films 6a and 6b and the conditions of the uniaxial alignment treatment, the pretilt angle of the liquid crystal molecules (that is, the angle formed by the liquid crystal molecules with respect to the alignment control films 6a and 6b near the interface between the alignment control films 6a and 6b). ) Is adjusted.

【0033】このような配向制御膜6a,6bは、カイ
ラルスメクチック液晶2の両側に配置してそれらの両方
に一軸配向処理を施せば良く、その場合における一軸配
向処理方向(特にラビング方向)の関係は、用いる液晶
材料を考慮して、 * アンチパラレル(両一軸配向処理方向が平行かつ逆
方向)、 * パラレル(両一軸配向処理方向が平行かつ同方
向)、 * 45°以下の範囲でクロスする関係、 のいずれかになるように設定すれば良い。なお、45°
以下の範囲でクロスする関係とは、2つのベクトル(一
軸配向処理方向を示すベクトル)が45°以下の範囲内
でクロスする場合であって、それぞれのベクトル方向が
同方向(正確には、45°以下の角度ズレを有する。)
である場合や、それぞれのベクトル方向が逆方向である
場合の両方を挙げることができる。そして、互いのベク
トルの交差角度(狭い方の交差角度)の値が45°以下
で且つ0°に近いような場合は、それぞれのベクトルの
関係が実質的にアンチパラレル乃至パラレルの関係とみ
なしてもよい。また、上述のアンチパラレル或いはパラ
レルの関係もそれぞれベクトル同士が必ず平行である以
外に、例えば数°程度ずれているような場合でも実質的
にアンチパラレル乃至パラレルの関係とみなしてもよ
い。本明細書において配向制御膜とは、一軸配向処理さ
れた膜以外に、液晶に直接接触されることによって液晶
の配向に何らかの影響を与える膜のことを言う。なお、
両側の配向制御膜に一軸配向処理を施さなくても、片側
の配向制御膜のみに一軸配向処理を施しても良い。
Such alignment control films 6a and 6b may be arranged on both sides of the chiral smectic liquid crystal 2 and both of them may be subjected to uniaxial alignment treatment. In that case, the relationship of the uniaxial alignment treatment direction (particularly the rubbing direction). Takes into account the liquid crystal material used, * anti-parallel (both uniaxial alignment treatment directions are parallel and opposite directions), * parallel (both uniaxial alignment treatment directions are parallel and same directions), * crosses within 45 ° It can be set so that it is either relationship or. 45 °
The relationship of crossing in the following range is a case where two vectors (vectors indicating the uniaxial orientation processing directions) cross in a range of 45 ° or less, and the respective vector directions are in the same direction (to be exact, 45 There is an angle deviation of less than °.)
And the case where the respective vector directions are opposite directions. When the value of the crossing angle (narrower crossing angle) between the vectors is 45 ° or less and close to 0 °, the relation between the respective vectors is regarded as a substantially antiparallel or parallel relation. Good. Further, the above-mentioned anti-parallel or parallel relationship may be regarded as a substantially anti-parallel or parallel relationship, in addition to the fact that the vectors are always parallel to each other, for example, even when they are deviated by several degrees. In the present specification, the orientation control film refers to a film which has some influence on the alignment of the liquid crystal by being in direct contact with the liquid crystal, in addition to the film subjected to the uniaxial alignment treatment. In addition,
The alignment control films on both sides may not be subjected to the uniaxial alignment treatment, but the alignment control films on one side may be subjected to the uniaxial alignment treatment.

【0034】さらに、基板1a,1bの間隙には、シリ
カビーズ等からなるスペーサー(不図示)を配置して、
かかるスペーサーによってその間隙寸法を規定するよう
にしてもよい。なお、間隙寸法は、液晶材料を考慮して
最適範囲になるように調整すれば良いが、均一な一軸配
向性を達成させたり、電圧が印加されていない状態での
液晶分子の平均分子軸を配向処理軸の平均方向の軸と実
質的に一致させるために、0.3〜10μmの範囲に設
定することが好ましい。
Further, a spacer (not shown) made of silica beads or the like is arranged in the gap between the substrates 1a and 1b,
The gap size may be defined by such a spacer. It should be noted that the gap size may be adjusted so as to be in an optimum range in consideration of the liquid crystal material, but it is possible to achieve uniform uniaxial orientation and to determine the average molecular axis of liquid crystal molecules in the state where no voltage is applied. It is preferable to set it in the range of 0.3 to 10 μm in order to substantially coincide with the axis of the average orientation direction axis.

【0035】またさらに、基板1a,1bの間隙にエポ
キシ樹脂等からなる接着粒子(不図示)を分散配置し
て、両基板1a,1bの接着性や、液晶素子の耐衝撃性
を向上させると良い。
Furthermore, if adhesive particles (not shown) made of epoxy resin or the like are dispersed in the gaps between the substrates 1a and 1b to improve the adhesiveness between the substrates 1a and 1b and the impact resistance of the liquid crystal element. good.

【0036】さらに、液晶素子は、透過型としても良
く、反射型としても良い。なお、透過型の場合には両方
の基板1a,1bを透明にする必要があり、反射型の場
合には、基板1a,1bの一方に光を反射させる機能を
付与する必要がある。ここで、光を反射させる機能を付
与する方法としては、 * 反射板や反射膜を、基板1a又は1bとは別体に設
ける方法や、 * 基板1a又は1b自体を反射部材で形成する方法
や、 等を挙げることができる。ここで、透過型の液晶素子の
場合には両方の基板1a,1bに偏光板を(それらの偏
光軸が互いに直交するように)配置すれば良く、反射型
の液晶素子の場合には少なくとも一方の基板1a又は1
bに偏光板を設ければ良い。
Further, the liquid crystal element may be of a transmissive type or a reflective type. In the case of the transmissive type, both substrates 1a and 1b need to be transparent, and in the case of the reflective type, one of the substrates 1a and 1b needs to have a function of reflecting light. Here, as a method of imparting a function of reflecting light, * a method of providing a reflection plate or a reflection film separately from the substrate 1a or 1b, or a method of forming the substrate 1a or 1b itself with a reflection member, or , And the like. Here, in the case of a transmissive liquid crystal element, polarizing plates may be arranged on both substrates 1a and 1b (so that their polarization axes are orthogonal to each other), and in the case of a reflective liquid crystal element, at least one of them may be arranged. Substrate 1a or 1
A polarizing plate may be provided on b.

【0037】(4) 次に、本実施の形態の効果について
説明する。
(4) Next, the effect of this embodiment will be described.

【0038】本実施の形態によれば、前記液晶2には、
コレステリック(Ch)相からカイラルスメクチックC
(Sm−C)相に転移する際にDC電圧が印加される
が、その前に、該DC電圧とは逆極性の電圧が印加され
るため、液晶層に印加される電圧値を維持し、良好な配
向状態を得ることができる。
According to the present embodiment, the liquid crystal 2 includes
From cholesteric (Ch) phase to chiral smectic C
A DC voltage is applied when transitioning to the (Sm-C * ) phase, but before that, a voltage having a polarity opposite to that of the DC voltage is applied, so that the voltage value applied to the liquid crystal layer is maintained. A good alignment state can be obtained.

【0039】[0039]

【実施例】以下、実施例に沿って本発明を更に詳細に説
明する。
The present invention will be described in more detail below with reference to examples.

【0040】(実施例1)本実施例では図1及び図3に
示す液晶パネル(液晶素子)Pを作製した。
Example 1 In this example, a liquid crystal panel (liquid crystal element) P shown in FIGS. 1 and 3 was produced.

【0041】すなわち、図3に示すように、一方の基板
1bの側には、ゲート線G(i=1,2,…)を図示
横方向に多数配置し(図では1本のみ示す)、ソース線
(j=1,2,…)を図示縦方向に多数配置した
(図では1本のみ示す)。そして、これらのゲート線G
及びソース線Sの各交点の画素には、アクティブ素
子としての薄膜トランジスタ(アモルファスSiTF
T)4や、画素電極(第2電極)3bを形成した。
That is, as shown in FIG. 3, on one substrate 1b side, a large number of gate lines G i (i = 1, 2, ...) Are arranged laterally in the drawing (only one is shown in the drawing). , Source lines S j (j = 1, 2, ...) Are arranged in the vertical direction in the figure (only one line is shown in the figure). And these gate lines G
A thin film transistor (amorphous SiTF) as an active element is provided at a pixel at each intersection of i and the source line S j.
T) 4 and the pixel electrode (second electrode) 3b are formed.

【0042】また、図1に示すように、上記基板1bに
対向するように基板1aを配置し、その基板1aには共
通電極(第1電極)3aを形成した。そして、基板1
a,1bの間隙であって、画素電極3bと共通電極3a
との間には、自発分極を有するカイラルスメクチック液
晶2を配向制御膜6a,6bに接するように配置した。
さらに、TFT4のゲート電極は上述したゲート線G
を介して走査信号ドライバ(ゲート線駆動回路)7に接
続し、TFT4のソース電極47はソース線Sを介し
て情報信号ドライバ(ソース線駆動回路)8に接続し
た。
Further, as shown in FIG. 1, a substrate 1a was arranged so as to face the substrate 1b, and a common electrode (first electrode) 3a was formed on the substrate 1a. And the substrate 1
The gap between a and 1b, the pixel electrode 3b and the common electrode 3a
Between them and the chiral smectic liquid crystal 2 having spontaneous polarization was arranged in contact with the alignment control films 6a and 6b.
Further, the gate electrode of the TFT 4 is the gate line G i described above.
The source electrode 47 of the TFT 4 is connected to the information signal driver (source line drive circuit) 8 via the source line S j .

【0043】なお、本実施例にて作製した液晶パネル
は、図4で示すような等価回路に置き換えることができ
るが、印加電圧(NodeA−NodeC)と液晶層の
電圧(NodeB−NodeC)とは図7に示すように
なる。
The liquid crystal panel manufactured in this embodiment can be replaced with an equivalent circuit as shown in FIG. 4, but the applied voltage (NodeA-NodeC) and the voltage of the liquid crystal layer (NodeB-NodeC) are different. As shown in FIG.

【0044】この液晶パネルを製造するに際しては、2
枚の基板1a,1bのそれぞれの表面に共通電極3aや
画素電極3bやTFT4等を形成し、それらを覆うよう
に配向制御膜6a,6bを形成した。そして、スペーサ
を散布して、これら一対の基板1a,1bを貼り合せ
た。そして、液晶注入口から基板間隙に液晶2を注入
し、該注入口を封止した。さらに、液晶パネルのゲート
線には走査信号ドライバ7を接続し、ソース線には情報
信号ドライバ8を接続した。
When manufacturing this liquid crystal panel, 2
The common electrode 3a, the pixel electrode 3b, the TFT 4, etc. were formed on the respective surfaces of the substrates 1a, 1b, and the alignment control films 6a, 6b were formed so as to cover them. Then, spacers were scattered and the pair of substrates 1a and 1b were bonded together. Then, the liquid crystal 2 was injected into the gap between the substrates from the liquid crystal injection port, and the injection port was sealed. Further, the scanning signal driver 7 was connected to the gate line of the liquid crystal panel, and the information signal driver 8 was connected to the source line.

【0045】このようにして作製した液晶パネルPを、
図5に示すように面ヒータ50に載置した。なお、面ヒ
ータ50には温調器51を接続してその温度を制御でき
るようにし、液晶パネルPには駆動用コントローラ52
を接続して電圧印加をできるようにした。そして、液晶
パネルPの上面にはシリコーンラバー等の均熱材53を
載置しておき、液晶パネルPが比較的均一な温度で加熱
(或いは降温)されるようにした。また、液晶パネルP
には温度センサ54を取り付けてパネル温度を検知でき
るようにした。なお、液晶パネルには温度分布が生じる
が、パネルの温度分布をあらかじめ測定しておき、最も
温度が上がりにくい場所と最も温度が下がりにくい場所
の2箇所に温度センサを貼り付けておけば必要十分なモ
ニタが可能である。更には、ヒータの温度設定、時間設
定等と、パネル温度のプロファイルをパネル毎の差も含
めて把握しておけば、パネル毎に温度センサをつけて温
度をモニタリングしなくても、ヒータ温調器の制御だけ
でも温度管理は可能である。なお、液晶パネルの面ヒー
タと接触していない側にはシリコーンラバー等の均熱材
を被せておくと、液晶パネルの温度分布はやや改善され
る。また、温度管理手段としては、面ヒータよりも恒温
層を用いたほうが生産性は高くなると考えられるが、こ
こでは温度のモニタリングや、相転移の過程を目視で確
認したい等の実験的要素が大きかったので面ヒータを用
いた。
The liquid crystal panel P thus manufactured is
It was placed on the surface heater 50 as shown in FIG. A temperature controller 51 is connected to the surface heater 50 so that its temperature can be controlled, and a drive controller 52 is connected to the liquid crystal panel P.
Was connected to enable voltage application. Then, a soaking material 53 such as silicone rubber is placed on the upper surface of the liquid crystal panel P so that the liquid crystal panel P is heated (or cooled) at a relatively uniform temperature. In addition, the liquid crystal panel P
A temperature sensor 54 is attached to the panel so that the panel temperature can be detected. It should be noted that the temperature distribution occurs on the liquid crystal panel, but it is necessary and sufficient to measure the temperature distribution of the panel in advance and attach the temperature sensors to the two places, the place where the temperature hardly rises and the place where the temperature hardly falls. Various monitors are possible. Furthermore, if you know the temperature settings and time settings of the heater and the panel temperature profile, including the differences between the panels, you can adjust the heater temperature without installing a temperature sensor for each panel and monitoring the temperature. Temperature control is possible only by controlling the vessel. The temperature distribution of the liquid crystal panel is slightly improved by covering the side of the liquid crystal panel which is not in contact with the surface heater with a heat equalizing material such as silicone rubber. Also, as a temperature control means, it is considered that the constant temperature layer is more effective than the surface heater, but the productivity is higher, but there are many experimental factors such as temperature monitoring and visual confirmation of the phase transition process. Therefore, the surface heater was used.

【0046】この装置を用いて、液晶2がCh相となる
まで加熱し、次に降温過程において液晶2がコレステリ
ック(Ch)相からカイラルスメクチックC(Sm−C
)相になる間、5VのDC電圧を印加した。なお、か
かるDC電圧の印加は、駆動用コントローラ52及びド
ライバ7,8を介して行った。すなわち、図6に符号B
で示すように、通常の表示をさせる駆動のときと同じ
ように走査信号ドライバ7によってゲート線Gを線順
次で走査し、情報信号ドライバ8からTFT4のソース
電極47には所望のDC電圧を印加した。このとき、例
えばドット反転駆動対応の情報信号ドライバの場合は、
その構成上、全出力ピンから所望のDC電圧を出力する
ことは困難なので0Vを出力させ、液晶パネルの対向基
板側の電位を調整することで液晶画素に所望のDCが印
加されるようにすれば良い。また、ライン反転対応の情
報信号ドライバの場合は、全出力ピンから所望のDC電
圧を出力することは比較的容易に出来る。なお、ゲート
線Gを線順次で走査する場合、フィードスルー電圧が
発生する為、液晶画素に印加される電圧は正確には把握
できない。しかしながら、液晶パネルのTFTアレイの
仕様によって異なるが、フィードスルー電圧は1〜2V
が一般的であり、パネル間のばらつきはさほど大きくは
無い。さらには相転移時に印加する電圧にプラスマイナ
ス1Vくらいの誤差が生じても、得られる配向状態に大
きな差は生じないことも確認されている。電圧を印加す
る期間は、液晶パネルの最も温度が低い部分が相転移温
度を下回る前(図11のt1)から液晶パネルの最も温
度が高い部分が相転移温度を下回るまで(図11のt
2)である。この電圧印加時間は、液晶パネルのサイズ
によって差はあるが、対角長10.4inchのパネル
の場合、約10分であった。この約10分のDC電圧の
印加によって配向制御膜はかなり分極が進んで液晶層に
反電場を形成する。試みにDC電圧を30分以上印加し
続けた後に印加電圧を0Vにしたところ、液晶がそれま
でとは逆の方向に応答した。すなわち膜の分極がほぼ完
了したことから、時定数から考えて10分後の状態でも
かなり配向制御膜の分極は進んでいることが推察され
る。また、パネルの個体差によっても配向制御膜の分極
の進む時間は異なり、あるパネルでは、降温時に液晶パ
ネルの最も温度が高い部分およびその近辺では得られた
配向状態が他の部分と異なる場合も出た。つまり、最も
温度が高い部分およびその周辺がCh相からSm−C*
相に転移する時点では、液晶層に印加される電圧が0V
に近い状態になっていたと推察される。
Using this apparatus, the liquid crystal 2 is heated until it becomes the Ch phase, and then the liquid crystal 2 is changed from the cholesteric (Ch) phase to the chiral smectic C (Sm-C) in the temperature decreasing process.
* ) A DC voltage of 5 V was applied during the phase. The application of the DC voltage was performed via the drive controller 52 and the drivers 7 and 8. That is, reference numeral B in FIG.
As indicated by reference numeral 1 , the gate line G i is line-sequentially scanned by the scanning signal driver 7 as in the case of driving for normal display, and the desired DC voltage is applied from the information signal driver 8 to the source electrode 47 of the TFT 4. Was applied. At this time, for example, in the case of an information signal driver compatible with dot inversion drive,
Due to its configuration, it is difficult to output a desired DC voltage from all output pins, so that 0 V is output and the desired DC voltage is applied to the liquid crystal pixels by adjusting the potential on the counter substrate side of the liquid crystal panel. Good. Further, in the case of an information signal driver compatible with line inversion, it is relatively easy to output a desired DC voltage from all output pins. When line-sequential scanning is performed on the gate line G i , a feedthrough voltage is generated, and therefore the voltage applied to the liquid crystal pixel cannot be accurately grasped. However, depending on the specifications of the TFT array of the liquid crystal panel, the feedthrough voltage is 1-2V.
However, the variation between panels is not so large. Further, it has been confirmed that even if an error of about ± 1 V occurs in the voltage applied during the phase transition, a large difference does not occur in the obtained alignment state. The period during which the voltage is applied is from before the lowest temperature portion of the liquid crystal panel falls below the phase transition temperature (t1 in FIG. 11) until the highest temperature portion of the liquid crystal panel falls below the phase transition temperature (t in FIG. 11).
2). The voltage application time was about 10 minutes in the case of a panel having a diagonal length of 10.4 inches, although it varied depending on the size of the liquid crystal panel. By applying the DC voltage for about 10 minutes, the orientation control film is considerably polarized and an anti-electric field is formed in the liquid crystal layer. After the DC voltage was continuously applied for 30 minutes or more, the applied voltage was set to 0 V, and the liquid crystal responded in the opposite direction. That is, since the polarization of the film is almost completed, it is assumed that the polarization of the orientation control film is considerably advanced even after 10 minutes in view of the time constant. In addition, the time taken for the polarization of the alignment control film to differ depending on the individual panel, and in some panels the alignment state obtained at and near the highest temperature part of the liquid crystal panel may be different from the other part. Came out. In other words, the part with the highest temperature and its surroundings are Sm-C * from the Ch phase.
At the time of transition to the phase, the voltage applied to the liquid crystal layer is 0V.
It is presumed that it was in a state close to.

【0047】そこで、図11中の時刻t1以前に10分
以上、配向処理時の電圧とは逆極性の電圧(ここでは−
5V)を印加する前処理期間Bを設けた後に、前述の
処理と同様に降温させながらCh相からSm−C*相に
転移する過程でDC電圧(ここでは5V)を印加する工
程Bとした。
Therefore, before the time t1 in FIG. 11, for 10 minutes or more, a voltage having a polarity opposite to that of the voltage during the alignment treatment (here, −).
Step B 2 of applying a DC voltage (here, 5 V) in the process of transitioning from the Ch phase to the Sm-C * phase while lowering the temperature in the same manner as the above-mentioned process after providing the pretreatment period B 1 for applying 5 V). And

【0048】これによって、図7に示すように、前処理
期間Bに生じた分極分ΔVによって、配向処理時B
に液晶層により大きく電圧をかけることが出来、パネル
全面を均一に配向処理することが出来た。
As a result, as shown in FIG. 7, the polarization component ΔV generated in the pretreatment period B 1 causes B 2 during the alignment treatment.
Further, a large voltage can be applied to the liquid crystal layer, and the entire panel can be uniformly aligned.

【0049】(実施例2)本実施例では図4に示す等価
回路の液晶パネルを作製して、図8に示す方法で駆動
し、各部位の電位を図9に示すように変化させた。図8
は、液晶パネルに対する電圧印加処理を示すタイミング
チャート図であり、図9は、印加電圧と液晶層の電圧と
の関係を示す図である。
Example 2 In this example, a liquid crystal panel having an equivalent circuit shown in FIG. 4 was produced and driven by the method shown in FIG. 8 to change the potential of each part as shown in FIG. Figure 8
FIG. 9 is a timing chart showing a voltage application process for the liquid crystal panel, and FIG. 9 is a diagram showing a relationship between the applied voltage and the voltage of the liquid crystal layer.

【0050】実施例1の駆動方法と大きく異なる点は、
前処理期間Bと配向処理期間Bとの間に緩和期間B
12を設けて、その間B12における印加電圧を0Vに
保持した点である。
The major difference from the driving method of the first embodiment is that
Between the pretreatment period B 1 and the alignment treatment period B 2 , a relaxation period B
12 is provided, and the applied voltage at B 12 is kept at 0 V during that period.

【0051】本実施例によれば、配向処理期間Bにお
けるNodeB−NodeCの最大値(液晶に印加され
る最大電圧値)を適正にできる。
According to this embodiment, the maximum value of NodeB-NodeC (the maximum voltage value applied to the liquid crystal) in the alignment treatment period B 2 can be made appropriate.

【0052】(実施例3)本実施例では図4に示す等価
回路の液晶パネルを作製して、図10に示す方法で駆動
した。すなわち、各ゲートラインには一定電位のゲート
電圧を継続的に印加するようにした。
Example 3 In this example, a liquid crystal panel having an equivalent circuit shown in FIG. 4 was produced and driven by the method shown in FIG. That is, the gate voltage having a constant potential is continuously applied to each gate line.

【0053】これにより、TFTがオフしたときに発生
するフィードスルー電圧が生じなくなる為、配向処理時
に印加するDC電圧の値をより正確に管理することが出
来る。
As a result, the feedthrough voltage generated when the TFT is turned off does not occur, so that the value of the DC voltage applied during the alignment process can be managed more accurately.

【0054】ただし、この方法を採る場合、全てのゲー
トドライバICの出力をTFTゲートをONさせるレベ
ルにするファンクションが必要であることと、恒温環境
下でTFTゲートをONし続ける場合は、TFTの閾値
電圧シフトが発生する為、使用するTFTアレイの特性
を十分に考慮する必要がある。
However, when this method is adopted, it is necessary to have a function for setting the outputs of all the gate driver ICs to a level for turning on the TFT gates, and if the TFT gates are kept on under a constant temperature environment, Since the threshold voltage shift occurs, it is necessary to fully consider the characteristics of the TFT array used.

【0055】[0055]

【発明の効果】本発明によれば、前記液晶には、コレス
テリック(Ch)相からカイラルスメクチックC(Sm
−C)相に転移する際にDC電圧が印加されるが、そ
の前に、該DC電圧とは逆極性の電圧が印加されるた
め、液晶層に印加される電圧値を維持し、良好な配向状
態を得ることができる。
According to the present invention, the liquid crystal contains a chiral smectic C (Sm) from a cholesteric (Ch) phase.
A DC voltage is applied at the time of transition to the -C * ) phase, but before that, a voltage having a polarity opposite to that of the DC voltage is applied, so that the voltage value applied to the liquid crystal layer is maintained and good. It is possible to obtain various alignment states.

【図面の簡単な説明】[Brief description of drawings]

【図1】液晶パネルの構造の一例を示す断面図。FIG. 1 is a cross-sectional view showing an example of the structure of a liquid crystal panel.

【図2】カイラルスメクチック液晶の透過率−電圧特性
の一例を示す特性図。
FIG. 2 is a characteristic diagram showing an example of transmittance-voltage characteristics of a chiral smectic liquid crystal.

【図3】液晶パネルの構造の一例を示す回路図。FIG. 3 is a circuit diagram showing an example of a structure of a liquid crystal panel.

【図4】液晶パネルの構造の一例を示す等価回路図。FIG. 4 is an equivalent circuit diagram showing an example of a structure of a liquid crystal panel.

【図5】液晶パネルを加熱するための装置を示す模式
図。
FIG. 5 is a schematic diagram showing an apparatus for heating a liquid crystal panel.

【図6】液晶パネルに対する電圧印加処理を示すタイミ
ングチャート図。
FIG. 6 is a timing chart showing a voltage application process for a liquid crystal panel.

【図7】印加電圧と液晶層の電圧との関係を示す図。FIG. 7 is a diagram showing a relationship between an applied voltage and a voltage of a liquid crystal layer.

【図8】液晶パネルに対する電圧印加処理を示すタイミ
ングチャート図。
FIG. 8 is a timing chart showing a voltage application process for a liquid crystal panel.

【図9】印加電圧と液晶層の電圧との関係を示す図。FIG. 9 is a diagram showing a relationship between an applied voltage and a voltage of a liquid crystal layer.

【図10】液晶パネルに対する電圧印加処理を示すタイ
ミングチャート図。
FIG. 10 is a timing chart showing a voltage application process for a liquid crystal panel.

【図11】液晶パネルを加熱・降温する場合の温度変化
を示す図。
FIG. 11 is a diagram showing a temperature change when the liquid crystal panel is heated and cooled.

【図12】従来の問題点を説明するための図。FIG. 12 is a diagram for explaining a conventional problem.

【符号の説明】[Explanation of symbols]

1a,1b 基板 2 カイラルスメクチック液晶 3a 共通電極(第1電極) 3b 画素電極(第2電極) 4 TFT(アクティブ素子) 6a,6b 配向制御膜 7 走査信号ドライバ(ゲート線駆動回路) 8 情報信号ドライバ(ソース線駆動回路) G(i=1,…) ゲート線 P 液晶パネル(液晶素子) S(j=1,…) ソース線1a, 1b Substrate 2 Chiral smectic liquid crystal 3a Common electrode (first electrode) 3b Pixel electrode (second electrode) 4 TFT (active element) 6a, 6b Alignment control film 7 Scan signal driver (gate line drive circuit) 8 Information signal driver (Source line drive circuit) G i (i = 1, ...) Gate line P Liquid crystal panel (liquid crystal element) S j (j = 1, ...) Source line

フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G02F 1/1345 G02F 1/1345 1/141 1/141 Fターム(参考) 2H088 GA03 GA04 GA17 HA03 HA08 JA14 JA17 MA18 2H090 KA09 KA14 LA04 MA10 MA17 MB14 2H092 GA45 GA60 JA24 JB22 JB31 JB61 NA01 PA02 PA03 QA11 QA13 QA18 4H027 BA06 CD01 CD03 CD05 CM01 CM03 CM05 CT01 CT03 CT05 DE01 DE03 DE05 DF01 DF03 DF05 DJ01 DJ03 DJ05 DL01 DL03 DL05 Front page continuation (51) Int.Cl. 7 Identification code FI theme code (reference) G02F 1/1345 G02F 1/1345 1/141 1/141 F term (reference) 2H088 GA03 GA04 GA17 HA03 HA08 JA14 JA17 MA18 2H090 KA09 KA14 LA04 MA10 MA17 MB14 2H092 GA45 GA60 JA24 JB22 JB31 JB61 NA01 PA02 PA03 QA11 QA13 QA18 4H027 BA06 CD01 CD03 CD05 CM01 CM03 CM05 CT01 CT03 CT05 DE01 DE03 DE05 DF01 DF03 DF05 DJ01 DJ03 DJ05 DL01 DL03 DL05

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 所定間隙を開けた状態に一対の基板を配
置する工程と、これら一対の基板の間隙にカイラルスメ
クチック液晶を配置する工程と、該カイラルスメクチッ
ク液晶に接するように配向制御膜を配置する工程と、前
記カイラルスメクチック液晶を挟み込むと共に複数の画
素を構成するように第1電極及び第2電極を配置する工
程と、からなる液晶素子の製造方法において、 一の極性のDC電圧を前記液晶に印加する第1電圧印加
工程と、 他の極性のDC電圧を、コレステリック(Ch)相から
カイラルスメクチックC(Sm−C)相に転移する際
に前記液晶に印加する第2電圧印加工程と、 を順次実施する、 ことを特徴とする液晶素子の製造方法。
1. A step of arranging a pair of substrates with a predetermined gap left therebetween, a step of arranging a chiral smectic liquid crystal in the gap between the pair of substrates, and arranging an alignment control film in contact with the chiral smectic liquid crystal. And a step of disposing the first electrode and the second electrode so as to form a plurality of pixels while sandwiching the chiral smectic liquid crystal, and a DC voltage of one polarity is applied to the liquid crystal. And a second voltage application step of applying a DC voltage of another polarity to the liquid crystal when transitioning from a cholesteric (Ch) phase to a chiral smectic C (Sm-C * ) phase. The method for manufacturing a liquid crystal element is characterized in that:
【請求項2】 前記第2電極に接続した状態で各画素に
アクティブ素子を配置する工程と、該アクティブ素子の
ゲートにゲート線駆動回路を接続する工程と、前記アク
ティブ素子のソースにソース線駆動回路を接続する工程
と、を前記第1電圧印加工程の前に実施し、かつ、 該第1電圧印加工程は、全てのアクティブ素子に一定電
圧を印加し続けた状態で行う、ことを特徴とする請求項
1に記載の液晶素子の製造方法。
2. A step of arranging an active element in each pixel in a state of being connected to the second electrode, a step of connecting a gate line driving circuit to a gate of the active element, and a source line driving to a source of the active element. A step of connecting a circuit and a step of connecting the circuits before the first voltage applying step, and the first voltage applying step is performed in a state where a constant voltage is continuously applied to all the active elements. The method for manufacturing a liquid crystal element according to claim 1.
【請求項3】 前記第1電極及び前記第2電極の電位差
を略0Vとする工程を、前記第1電圧印加工程と前記第
2電圧印加工程との間に実施する、ことを特徴とする請
求項1又は2に記載の液晶素子の製造方法。
3. The step of setting the potential difference between the first electrode and the second electrode to approximately 0 V is performed between the first voltage applying step and the second voltage applying step. Item 3. A method for manufacturing a liquid crystal device according to item 1 or 2.
JP2001391565A 2001-12-25 2001-12-25 Method for manufacturing liquid crystal element Pending JP2003195314A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001391565A JP2003195314A (en) 2001-12-25 2001-12-25 Method for manufacturing liquid crystal element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001391565A JP2003195314A (en) 2001-12-25 2001-12-25 Method for manufacturing liquid crystal element

Publications (1)

Publication Number Publication Date
JP2003195314A true JP2003195314A (en) 2003-07-09

Family

ID=27599120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001391565A Pending JP2003195314A (en) 2001-12-25 2001-12-25 Method for manufacturing liquid crystal element

Country Status (1)

Country Link
JP (1) JP2003195314A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006114865A1 (en) * 2005-04-19 2006-11-02 Fujitsu Limited Liquid crystal display device and orientation processing method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006114865A1 (en) * 2005-04-19 2006-11-02 Fujitsu Limited Liquid crystal display device and orientation processing method
KR100977500B1 (en) * 2005-04-19 2010-08-23 후지쯔 가부시끼가이샤 Liquid crystal display device and alignment process method
US7821610B2 (en) 2005-04-19 2010-10-26 Fujitsu Limited Liquid crystal display device and alignment process method

Similar Documents

Publication Publication Date Title
JPH086025A (en) Liquid crystal electro-optic device, projection type display system using the same and method for driving liquid crystal electro-optic device
JP4794884B2 (en) Horizontal electric field drive mode liquid crystal display device
JP2003107426A (en) Method of driving liquid crystal display device
JP3466986B2 (en) Chiral smectic liquid crystal element and liquid crystal device
JP4163081B2 (en) Method for driving liquid crystal display device and liquid crystal display device
JPH11258573A (en) Method and device for driving liquid crystal display element
JP2004145258A (en) Method for manufacturing liquid crystal display device, and liquid crystal display device
KR20060083643A (en) Liquid crystal display
JP2003195314A (en) Method for manufacturing liquid crystal element
JP2003195358A (en) Method for manufacturing liquid crystal element
JP2001117111A (en) Liquid crystal display device
JPH028814A (en) Liquid crystal device
JP2517549B2 (en) Optical modulator
JP2510823B2 (en) Method of manufacturing optical modulator
KR100477132B1 (en) Method for manufacturing liquid crystal display of using feroelectric liquid crystal material
JP3042424B2 (en) Display element and method of manufacturing the same
JP2985125B2 (en) Display element and display element device
JP2001125146A (en) Liquid crystal device and method of producing that liquid crystal device
JP2002116426A (en) Method of manufacturing liquid crystal element and method for driving the element
JP3530799B2 (en) Manufacturing method and driving method of chiral smectic liquid crystal device
JP3486616B2 (en) Method for manufacturing liquid crystal element and method for driving liquid crystal element
JP4070576B2 (en) Manufacturing method of liquid crystal display element
JP2004094265A (en) Method for driving liquid crystal display element, liquid crystal display and reflective field-sequential projector using the same
JP2000275683A (en) Liquid crystal element and method for driving the liquid crystal element
JP2002116467A (en) Method for manufacturing liquid crystal device and method for driving liquid crystal device