JP2003188667A - Multi-stage variable gain amplifier - Google Patents

Multi-stage variable gain amplifier

Info

Publication number
JP2003188667A
JP2003188667A JP2001382924A JP2001382924A JP2003188667A JP 2003188667 A JP2003188667 A JP 2003188667A JP 2001382924 A JP2001382924 A JP 2001382924A JP 2001382924 A JP2001382924 A JP 2001382924A JP 2003188667 A JP2003188667 A JP 2003188667A
Authority
JP
Japan
Prior art keywords
variable gain
gain amplifier
circuit
current
variable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001382924A
Other languages
Japanese (ja)
Inventor
Hiroshi Komori
浩 小森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001382924A priority Critical patent/JP2003188667A/en
Publication of JP2003188667A publication Critical patent/JP2003188667A/en
Pending legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To reduce consumption current without deteriorating an input intercept point and improve linearity of a gain in a multi-stage variable gain amplifier. <P>SOLUTION: The multi-stage variable gain amplifier is provided with a first variable gain amplification circuit 1 for controlling the gain by first inside control voltage Vg1, a variable current circuit 3 for changing output current by the first inside control voltage Vg1, a second variable gain amplification circuit 2 inputting a signal amplified by the first variable gain amplification circuit 1, driven by output current of the variable current circuit 3 and controlling the gain by second inside control voltage Vg2, and a gain control signal generating circuit 4 for controlling the first and second inside control voltages Vg1 and Vg2 by outside control voltage Vge. Since the gain control and bias current control of the second variable gain amplification circuit 2 can be separately performed by this constitution, the consumption current can be reduced without deteriorating the input intercept point because the current of the second variable gain amplification circuit 2 is lowered as the gain of the first variable gain amplification circuit 1 of a front stage is lowered and output signal strength is lessened. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、例えばCDMA
(符号分割多元接続)方式の携帯電話機に使用する多段
可変利得増幅器に関するものである。
BACKGROUND OF THE INVENTION The present invention relates to, for example, CDMA.
The present invention relates to a multistage variable gain amplifier used for a (code division multiple access) type mobile phone.

【0002】[0002]

【従来の技術】一般にCDMA方式の携帯電話機では、
受信部においては受信入力信号レベルに応じた安定受信
と、送信部においては送信出力信号レベルの制御のため
に、80dB以上のダイナミックレンジを有する可変利
得増幅器を備えている。携帯電話機は電池で駆動される
ため、可変利得増幅器においても消費電流はできるだけ
少ないことが望まれる。
2. Description of the Related Art Generally, in a CDMA mobile phone,
The receiving unit has a variable gain amplifier having a dynamic range of 80 dB or more for stable reception according to the received input signal level and the transmitting unit for controlling the transmission output signal level. Since the mobile phone is driven by a battery, it is desirable that the current consumption of the variable gain amplifier is as small as possible.

【0003】利得の変化に応じて消費電流が変化する可
変利得増幅器として、バイアス電流を変化させることで
利得を制御することができる差動増幅回路がよく知られ
ているが、電流を減らすにつれ非線形歪特性が劣化する
こと、および雑音特性が劣化するため、一般には用いら
れていない。従って、バイアス電流を一定にした差動増
幅回路であって負荷抵抗に流れる信号電流を制御するこ
とで利得を変化させる可変利得増幅器がよく用いられて
いる。この技術は、例えば「IEEE JOURNAL
OF SOLID−STATE CIRCUITS,
VOL35,NO12,DECEMBER 2000,
PP1942−1948」に開示されている通りであ
る。
As a variable gain amplifier whose current consumption changes according to a change in gain, a differential amplifier circuit capable of controlling a gain by changing a bias current is well known. It is not generally used because the distortion characteristic deteriorates and the noise characteristic deteriorates. Therefore, a variable gain amplifier, which is a differential amplifier circuit in which the bias current is constant and which changes the gain by controlling the signal current flowing through the load resistance, is often used. This technology is, for example, "IEEE JOURNAL
OF SOLID-STATE CIRCUITS,
VOL35, NO12, DECEMBER 2000,
PP 1942-1948 ”.

【0004】また、1段の差動増幅回路では利得を直線
的に制御できる範囲が30〜40dB程度であるので、
80dB以上のダイナミックレンジを得るために同じ形
式の差動増幅回路を2〜3段カスケード接続する方法が
とられている。
Further, in the one-stage differential amplifier circuit, the range in which the gain can be linearly controlled is about 30 to 40 dB.
In order to obtain a dynamic range of 80 dB or more, a method of cascade connecting two or three stages of differential amplifier circuits of the same type is adopted.

【0005】図9は、従来の多段可変利得増幅器の構成
を示したものであり、1は第1の可変利得増幅回路、2
は第2の可変利得増幅回路、4は利得制御信号発生回路
である。INから入力された信号は第1の可変利得増幅
回路1および第2の可変利得増幅回路2でそれぞれ増幅
されOUTから出力される。また、GCINから入力さ
れた外部制御電圧Vgeは利得制御信号発生回路4によ
って内部制御電圧Vg1に変換される。この内部制御電
圧Vg1は可変利得増幅回路1,2に並列に供給され、
所定の外部制御電圧範囲で利得が直線的に変化するよう
に制御される。
FIG. 9 shows the structure of a conventional multistage variable gain amplifier, where 1 is a first variable gain amplifier circuit and 2 is a variable gain amplifier circuit.
Is a second variable gain amplifier circuit, and 4 is a gain control signal generating circuit. The signal input from IN is amplified by the first variable gain amplifying circuit 1 and the second variable gain amplifying circuit 2, and output from OUT. Further, the external control voltage Vge input from GCIN is converted into the internal control voltage Vg1 by the gain control signal generation circuit 4. The internal control voltage Vg1 is supplied to the variable gain amplifier circuits 1 and 2 in parallel,
The gain is controlled to change linearly in a predetermined external control voltage range.

【0006】図10は、バイポーラトランジスタで構成
した可変利得増幅回路の従来例である。入力端子Sin
から入力された入力信号は、トランジスタQ35,Q3
6からなる差動回路で増幅され、各コレクタ電流はQ3
1〜Q34からなる差動回路によって一定比率の電流だ
けが負荷抵抗R31,R32に流れることで出力信号レ
ベルが制御され、出力端子Soutから出力される。利
得は内部制御電圧Vg1がトランジスタQ31〜Q34
のバランスを制御することで可変される。
FIG. 10 shows a conventional example of a variable gain amplifier circuit composed of bipolar transistors. Input terminal Sin
The input signal inputted from the transistor Q35, Q3
It is amplified by the differential circuit consisting of 6 and each collector current is Q3.
The differential circuit composed of 1 to Q34 causes only a fixed ratio of current to flow through the load resistors R31 and R32, so that the output signal level is controlled and output from the output terminal Sout. As for the gain, the internal control voltage Vg1 is set by the transistors Q31 to Q34.
It can be changed by controlling the balance of.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、上記従
来の構成では、非線形歪特性および雑音特性が必要とさ
れない利得設定時においても常に一定の電流が流れるた
め、必要以上の過剰な電力が消費され、携帯電話の電池
寿命が短くなるという課題を有していた。
However, in the above-mentioned conventional configuration, a constant current always flows even when the gain is set so that the non-linear distortion characteristic and the noise characteristic are not required, so that excessive power is consumed more than necessary. There is a problem that the battery life of the mobile phone is shortened.

【0008】本発明は、上記従来の課題を解決するもの
であり、利得設定の状態によって消費電流を変化させる
ことのできる多段可変利得増幅器を提供することを目的
とする。
An object of the present invention is to solve the above-mentioned conventional problems, and an object thereof is to provide a multi-stage variable gain amplifier capable of changing current consumption depending on a gain setting state.

【0009】[0009]

【課題を解決するための手段】この目的を達成するため
に、本発明の多段可変利得増幅器は、第1の内部制御電
圧によって利得が制御される第1の可変利得増幅回路
と、前記第1の内部制御電圧によって出力電流が変化す
る可変電流回路と、前記第1の可変利得増幅回路によっ
て増幅された信号が入力されるとともに前記可変電流回
路の出力電流によって駆動され、第2の内部制御電圧に
よって利得が制御される第2の可変利得増幅回路と、外
部制御電圧によって前記第1および第2の内部制御電圧
を制御する利得制御信号発生回路とを備えたものであ
る。
In order to achieve this object, a multistage variable gain amplifier according to the present invention comprises a first variable gain amplifier circuit whose gain is controlled by a first internal control voltage, and the first variable gain amplifier circuit. Of the variable current circuit whose output current changes according to the internal control voltage of the second internal control voltage and the signal amplified by the first variable gain amplifier circuit are input and driven by the output current of the variable current circuit. And a gain control signal generating circuit for controlling the first and second internal control voltages by an external control voltage.

【0010】この構成により、利得設定の状態によって
消費電流を変化させることのできる多段可変利得増幅器
が得られる。
With this configuration, it is possible to obtain a multistage variable gain amplifier capable of changing the current consumption depending on the gain setting state.

【0011】[0011]

【発明の実施の形態】本発明の請求項1に記載の発明
は、第1の内部制御電圧によって利得が制御される第1
の可変利得増幅回路と、前記第1の内部制御電圧によっ
て出力電流が変化する可変電流回路と、前記第1の可変
利得増幅回路によって増幅された信号が入力されるとと
もに前記可変電流回路の出力電流によって駆動され、第
2の内部制御電圧によって利得が制御される第2の可変
利得増幅回路と、外部制御電圧によって前記第1および
第2の内部制御電圧を制御する利得制御信号発生回路と
を備えたことを特徴とする。
BEST MODE FOR CARRYING OUT THE INVENTION According to the first aspect of the present invention, the gain is controlled by the first internal control voltage.
Variable gain amplifier circuit, a variable current circuit whose output current changes according to the first internal control voltage, and a signal amplified by the first variable gain amplifier circuit, and an output current of the variable current circuit. A second variable gain amplifier circuit driven by a second internal control voltage and having a gain controlled by a second internal control voltage; and a gain control signal generation circuit for controlling the first and second internal control voltages by an external control voltage. It is characterized by that.

【0012】従って本発明における請求項1に記載の多
段可変利得増幅器によれば、第2の可変利得増幅回路の
利得制御とバイアス電流制御を別々に行うことができ、
このため、前段の第1の可変利得増幅回路の利得が下が
って出力信号強度が小さくなるにつれて、第2の可変利
得増幅回路の電流を下げるように設定することができる
ため、非線形歪特性を劣化させずに消費電流を低減する
ことができる。
Therefore, according to the multistage variable gain amplifier of the first aspect of the present invention, the gain control and the bias current control of the second variable gain amplifier circuit can be separately performed.
For this reason, the current of the second variable gain amplifier circuit can be set to decrease as the gain of the first variable gain amplifier circuit in the previous stage decreases and the output signal strength decreases, so that the non-linear distortion characteristic deteriorates. It is possible to reduce the current consumption without doing so.

【0013】本発明の請求項2に記載の発明は、第1の
可変利得増幅回路によって増幅された信号を周波数変換
するミキサ回路を備え、周波数変換後の信号が第2の可
変利得増幅回路に入力されることを特徴とする。これに
より、互いに異なる周波数帯域で動作する可変利得増幅
回路であっても、前段の第1の可変利得増幅回路の利得
が下がり、出力信号強度が小さくなるにつれて第2の可
変利得増幅回路の電流を下げるため、非線形歪特性を劣
化させずに消費電流を低減することができる。
The invention according to claim 2 of the present invention comprises a mixer circuit for frequency-converting the signal amplified by the first variable gain amplifier circuit, and the signal after frequency conversion is supplied to the second variable gain amplifier circuit. It is characterized by being input. As a result, even in the variable gain amplifier circuits that operate in different frequency bands, the current of the second variable gain amplifier circuit decreases as the gain of the first variable gain amplifier circuit in the previous stage decreases and the output signal strength decreases. Therefore, the consumption current can be reduced without deteriorating the non-linear distortion characteristic.

【0014】本発明の請求項3に記載の発明は、第1お
よび第2の内部制御電圧は同時には変化せずに、前記第
1の内部制御電圧により前記第1の可変利得増幅回路の
利得および前記可変電流回路の出力電流が減少した後
に、前記第2の内部制御電圧を変化させる構成とする。
これにより、第2の可変利得増幅回路の利得が制御され
る状態においては、その間の消費電流が十分に小さくな
っているから、外部制御電圧範囲全体にわたっての消費
電流の平均値を低減することができる。
According to a third aspect of the present invention, the first and second internal control voltages do not change at the same time, and the gain of the first variable gain amplifier circuit is controlled by the first internal control voltage. And the second internal control voltage is changed after the output current of the variable current circuit decreases.
As a result, in the state where the gain of the second variable gain amplifier circuit is controlled, the current consumption during that period is sufficiently small, so that the average value of the current consumption over the entire external control voltage range can be reduced. it can.

【0015】本発明の請求項4に記載の発明は、第1の
可変利得増幅回路の利得は、前記外部制御電圧の一部の
範囲において一定の最小値を取るように構成される。こ
れにより、第2の可変利得増幅回路の利得制御範囲を、
第1の可変利得増幅回路の利得が最小値一定の範囲に合
わせることができるため、外部制御電圧の広い範囲にお
いて多段可変利得増幅器全体の利得を直線的に変化させ
ることができる。
According to a fourth aspect of the present invention, the gain of the first variable gain amplifier circuit is configured to have a constant minimum value in a partial range of the external control voltage. As a result, the gain control range of the second variable gain amplifier circuit is
Since the gain of the first variable gain amplifier circuit can be adjusted to a range in which the minimum value is constant, the overall gain of the multistage variable gain amplifier can be linearly changed in a wide range of the external control voltage.

【0016】本発明の請求項5に記載の発明は、第1の
可変利得増幅回路は、各コレクタ間に抵抗および容量が
並列に接続され、少なくとも一方のコレクタと定電圧端
子間に抵抗が接続された差動トランジスタ対を備え、各
ベース間に前記第1の内部制御電圧が加えられ、共通エ
ミッタから信号が入力され、他方のコレクタから信号が
出力される構成をとる。これにより、信号が出力される
コレクタにつながる素子および線路が有する抵抗性イン
ピーダンスと寄生容量に対し、差動トランジスタ対の各
コレクタ間に接続された抵抗および容量を相似な値にす
ることができ、第1の可変利得増幅回路の利得が変化し
ても伝達特性の周波数依存性が生じないようにすること
ができる。
According to a fifth aspect of the present invention, in the first variable gain amplifier circuit, a resistor and a capacitor are connected in parallel between respective collectors, and a resistor is connected between at least one collector and a constant voltage terminal. The first internal control voltage is applied between the respective bases, a signal is input from the common emitter, and a signal is output from the other collector. As a result, the resistance and the capacitance connected between the collectors of the differential transistor pair can be set to be similar to the resistive impedance and the parasitic capacitance of the element and the line connected to the collector that outputs the signal. Even if the gain of the first variable gain amplifier circuit changes, frequency dependence of the transfer characteristic can be prevented.

【0017】本発明の請求項6に記載の発明は、可変電
流回路は、前記外部制御電圧の変化に対し出力電流が一
定値以下に下がらないという構成をとる。これにより、
第2の可変利得増幅回路のバイアス電流が全くなくな
り、回路が不動作になってしまうことを防止することが
できる。
According to a sixth aspect of the present invention, the variable current circuit has a configuration in which the output current does not drop below a certain value with respect to a change in the external control voltage. This allows
It is possible to prevent the circuit from becoming inoperative because the bias current of the second variable gain amplifier circuit is completely eliminated.

【0018】以下本発明の実施の形態について、図面を
参照しながら詳細に説明する。
Embodiments of the present invention will be described in detail below with reference to the drawings.

【0019】(実施の形態1)図1は、本発明の実施の
形態1における多段可変利得増幅器の構成を示したもの
である。図1において、1は第1の可変利得増幅回路、
2は第2の可変利得増幅回路、3は可変電流回路、4は
利得制御信号発生回路である。
(Embodiment 1) FIG. 1 shows the configuration of a multistage variable gain amplifier according to Embodiment 1 of the present invention. In FIG. 1, 1 is a first variable gain amplifier circuit,
Reference numeral 2 is a second variable gain amplifier circuit, 3 is a variable current circuit, and 4 is a gain control signal generating circuit.

【0020】入力端子INから入力された信号は、第1
の可変利得増幅回路1および第2の可変利得増幅回路2
で増幅され出力端子OUTから出力される。第1の可変
利得増幅回路1の利得は内部制御電圧Vg1で制御さ
れ、第2の可変利得増幅回路2の利得は内部制御電圧V
g2で制御される。内部制御電圧Vg1およびVg2
は、外部制御電圧入力端子GCINから入力される外部
制御電圧Vgeに応じて利得制御信号発生回路4におい
て制御される。また可変電流回路3の出力電流は第2の
可変利得増幅回路2のバイアス電流を供給しており、そ
の出力電流は、第1の可変利得増幅回路1の利得を制御
する内部制御電圧Vg1に応じて変化する。
The signal input from the input terminal IN is the first
Variable gain amplifier circuit 1 and second variable gain amplifier circuit 2
Is amplified by and output from the output terminal OUT. The gain of the first variable gain amplifying circuit 1 is controlled by the internal control voltage Vg1, and the gain of the second variable gain amplifying circuit 2 is the internal control voltage Vg1.
It is controlled by g2. Internal control voltages Vg1 and Vg2
Is controlled in the gain control signal generation circuit 4 according to the external control voltage Vge input from the external control voltage input terminal GCIN. The output current of the variable current circuit 3 supplies the bias current of the second variable gain amplifier circuit 2, and the output current thereof depends on the internal control voltage Vg1 for controlling the gain of the first variable gain amplifier circuit 1. Change.

【0021】次に、図3〜図5を用いて、第1の可変利
得増幅回路1、第2の可変利得増幅回路2、可変電流回
路3の回路を詳細に説明する。
Next, the circuits of the first variable gain amplifier circuit 1, the second variable gain amplifier circuit 2 and the variable current circuit 3 will be described in detail with reference to FIGS.

【0022】まず、第1の可変利得増幅回路1の回路図
を図3に示す。抵抗R3と容量C1がトランジスタQ
1,Q2の各コレクタ間に並列に接続され、抵抗R2が
トランジスタQ2のコレクタと電源端子VCC間に接続
され、トランジスタQ1,Q2の各エミッタが共通に接
続されてなる差動トランジスタ対を備えた構成であり、
トランジスタQ1,Q2の各ベース間に第1の内部制御
電圧Vg1が加えられ、共通エミッタから信号が入力さ
れ、トランジスタQ1のコレクタから信号が出力され
る。
First, a circuit diagram of the first variable gain amplifier circuit 1 is shown in FIG. Resistor R3 and capacitance C1 are transistor Q
1 and Q2 are connected in parallel to each other, a resistor R2 is connected between the collector of the transistor Q2 and the power supply terminal VCC, and the emitters of the transistors Q1 and Q2 are commonly connected. Configuration,
A first internal control voltage Vg1 is applied between the bases of the transistors Q1 and Q2, a signal is input from the common emitter, and a signal is output from the collector of the transistor Q1.

【0023】抵抗R1は利得調整のため付加的に接続さ
れたものであり無くても構わない。なお、図3において
は、入力信号と出力信号が両相形式で扱えるようにトラ
ンジスタQ4,Q5からなる差動トランジスタ対が同様
に構成され、入力端子INから両相信号が入力され、出
力端子OUTから両相信号が出力されるよう構成されて
いるが、差動トランジスタ対を一対だけ用いて片相動作
をさせてもよい。
The resistor R1 may or may not be additionally connected for gain adjustment. In FIG. 3, a differential transistor pair composed of the transistors Q4 and Q5 is similarly configured so that the input signal and the output signal can be handled in the two-phase format, the two-phase signal is input from the input terminal IN, and the output terminal OUT. However, it is also possible to use only one pair of differential transistor pairs for single-phase operation.

【0024】第1の内部制御電圧Vg1が正で利得が最
大の場合には、入力端子Sinから入力された信号電流
はトランジスタQ1,Q4を流れ、コレクタに接続され
た出力端子Soutから出力される。第1の内部制御電
圧Vg1が負で利得が最小の場合には、入力端子Sin
から入力された信号電流はトランジスタQ2,Q3を流
れ、そのコレクタから抵抗R3,R6、容量C1,C2
を通って減衰されて出力端子Soutから出力される。
When the first internal control voltage Vg1 is positive and the gain is maximum, the signal current input from the input terminal Sin flows through the transistors Q1 and Q4 and is output from the output terminal Sout connected to the collector. . When the first internal control voltage Vg1 is negative and the gain is minimum, the input terminal Sin
The signal current input from the transistors flows through the transistors Q2 and Q3, and the collectors of the signal currents form resistors R3 and R6 and capacitors C1 and C2.
It is attenuated through the output and output from the output terminal Sout.

【0025】次に、第2の可変利得増幅回路2の回路図
を図4に示す。図10に示した従来例の可変利得増幅回
路と類似の構成をとり、入力端子Sinから入力された
入力信号は直流阻止容量C11,C12を通ってトラン
ジスタQ17,Q18からなる差動回路で増幅され、各
コレクタ電流はQ13〜Q16からなる差動回路によっ
て一定比率の電流だけが負荷抵抗R18,R19に流れ
ることで出力信号レベルが制御され出力端子Soutか
ら出力される。
Next, a circuit diagram of the second variable gain amplifier circuit 2 is shown in FIG. The configuration is similar to that of the conventional variable gain amplifier circuit shown in FIG. 10, and the input signal input from the input terminal Sin passes through the DC blocking capacitors C11 and C12 and is amplified by the differential circuit including the transistors Q17 and Q18. , The output signal level of each collector current is controlled by the differential circuit composed of Q13 to Q16 so that only a constant current flows through the load resistors R18 and R19, and is output from the output terminal Sout.

【0026】利得は、内部制御電圧Vg2がトランジス
タQ13〜Q16のバランスを制御することで可変され
る。従来例と異なりトランジスタQ17,Q18に流れ
る電流は、トランジスタQ11,Q12および抵抗R1
1〜R14からなるバイアス回路によって制御されてお
り、バイアス電流Ibiasによって変化する。
The gain is variable by controlling the balance of the transistors Q13 to Q16 by the internal control voltage Vg2. Unlike the conventional example, the currents flowing in the transistors Q17 and Q18 are the same as those in the transistors Q11 and Q12 and the resistor R1.
It is controlled by the bias circuit composed of 1 to R14, and is changed by the bias current Ibias.

【0027】続いて、可変電流回路3の回路図を図5に
示す。定電流I21でバイアスされた差動トランジスタ
Q21,Q22の各ベースに内部制御電圧Vg1が入力
されることでトランジスタQ22のコレクタ電流が調整
され、その電流が、トランジスタQ23,Q24からな
るカレントミラー回路を経て出力電流Ibiasとして
出力される。また出力電流には定電流回路I22の電流
も加算されている。
Subsequently, a circuit diagram of the variable current circuit 3 is shown in FIG. By inputting the internal control voltage Vg1 to the bases of the differential transistors Q21 and Q22 biased by the constant current I21, the collector current of the transistor Q22 is adjusted, and the current flows through the current mirror circuit composed of the transistors Q23 and Q24. After that, it is output as the output current Ibias. The current of the constant current circuit I22 is also added to the output current.

【0028】以上のように構成された本実施の形態1に
おける多段可変利得増幅器について、以下、図6から図
8を用いてその動作を説明する。図6は、外部制御電圧
Vgeに対して内部制御電圧Vg1,Vg2が変化する
様子を示したものであり、内部制御電圧Vg1はaに、
内部制御電圧Vg2はbに従って変化する。外部制御電
圧Vgeを下げていくにつれ、内部制御電圧Vg1が内
部制御電圧Vg2よりも先に減少しはじめる。
The operation of the multistage variable gain amplifier according to the first embodiment configured as described above will be described below with reference to FIGS. 6 to 8. FIG. 6 shows how the internal control voltages Vg1 and Vg2 change with respect to the external control voltage Vge. The internal control voltage Vg1 changes to a,
The internal control voltage Vg2 changes according to b. As the external control voltage Vge is lowered, the internal control voltage Vg1 starts to decrease before the internal control voltage Vg2.

【0029】図7は、第1の可変利得増幅回路1および
第2の可変利得増幅回路2の利得が変化する様子を示す
図である。第1の可変利得増幅回路1の利得はcに、第
2の可変利得増幅回路2の利得はdにそれぞれ従って変
化し、2つの可変利得増幅回路を合わせた多段可変利得
増幅器全体の利得の変化はeの通りとなる。
FIG. 7 is a diagram showing how the gains of the first variable gain amplifier circuit 1 and the second variable gain amplifier circuit 2 change. The gain of the first variable gain amplifying circuit 1 changes according to c and the gain of the second variable gain amplifying circuit 2 changes according to d, and the change of the overall gain of the multistage variable gain amplifier including the two variable gain amplifying circuits is changed. Is as in e.

【0030】図8は、多段可変利得増幅器全体の消費電
流と、非線形歪特性を表す入力インターセプトポイント
の変化を示す図である。消費電流はfに、入力インター
セプトポイントはgに従って変化する。
FIG. 8 is a diagram showing the current consumption of the entire multistage variable gain amplifier and the change in the input intercept point representing the non-linear distortion characteristic. The current consumption changes according to f and the input intercept point changes according to g.

【0031】以上のように、実施の形態1によれば、図
6のように、第1および第2の内部制御電圧Vg1,V
g2は同時には変化せずに、第1の内部制御電圧Vg1
により第1の可変利得増幅回路1の利得および可変電流
回路3の出力電流が減少した後に第2の内部制御電圧V
g2を変化させる構成とすることにより、図8に示した
ように、第2の可変利得増幅回路の利得が制御される状
態においては、その間の消費電流が十分に小さくなって
いる。従って、利得制御範囲全体にわたっての平均的な
消費電流の大幅な低減が可能となる。しかも、第1の可
変利得増幅回路1の利得および可変電流回路3の出力電
流が同時に減少するため、消費電流が少ない制御電圧範
囲においても、入力インターセプトポイントが劣化する
ことがない。
As described above, according to the first embodiment, as shown in FIG. 6, the first and second internal control voltages Vg1, Vg are set.
g2 does not change at the same time, and the first internal control voltage Vg1
After the gain of the first variable gain amplifier circuit 1 and the output current of the variable current circuit 3 are decreased by the above, the second internal control voltage V
With the configuration in which g2 is changed, as shown in FIG. 8, in the state where the gain of the second variable gain amplifier circuit is controlled, the current consumption during that period is sufficiently small. Therefore, it is possible to significantly reduce the average current consumption over the entire gain control range. Moreover, since the gain of the first variable gain amplifier circuit 1 and the output current of the variable current circuit 3 decrease at the same time, the input intercept point does not deteriorate even in the control voltage range where the current consumption is small.

【0032】また、図7のcに示す通り、第1の可変利
得増幅回路1の利得は、外部制御電圧Vgeの一部の範
囲において一定の最小値をとるように構成される。これ
により、第2の可変利得増幅回路2の利得制御範囲を、
第1の可変利得増幅回路1の利得が最小値一定の範囲に
合わせることができるため、外部制御電圧の広い範囲に
おいて多段可変利得増幅器全体の利得を直線的に変化さ
せることができる。
Further, as shown in FIG. 7C, the gain of the first variable gain amplifier circuit 1 is configured to have a constant minimum value in a partial range of the external control voltage Vge. Thereby, the gain control range of the second variable gain amplifier circuit 2 is
Since the gain of the first variable gain amplifier circuit 1 can be adjusted to a range in which the minimum value is constant, the overall gain of the multistage variable gain amplifier can be linearly changed in a wide range of the external control voltage.

【0033】さらに、図3に示したように、第1の可変
利得増幅回路1は、第1の内部制御電圧Vg1の値によ
ってトランジスタQ1〜Q4のうち信号が流れる経路が
変化する。一般に出力端子Soutにつながる素子およ
び線路は容量性インピーダンスを有するため、利得を小
さくした状態では信号が抵抗R3,R6を通過すること
で高周波信号が減衰し周波数特性が劣化する。しかしな
がら抵抗R3,R6に容量C1,C2を並列に接続する
ことにより、伝達特性の周波数依存性が生じないように
することができる。
Further, as shown in FIG. 3, in the first variable gain amplifier circuit 1, the path through which the signal flows among the transistors Q1 to Q4 changes depending on the value of the first internal control voltage Vg1. In general, the element and the line connected to the output terminal Sout have a capacitive impedance, so that when the gain is reduced, the signal passes through the resistors R3 and R6, so that the high frequency signal is attenuated and the frequency characteristic is deteriorated. However, by connecting the capacitors C1 and C2 to the resistors R3 and R6 in parallel, it is possible to prevent the frequency dependence of the transfer characteristic from occurring.

【0034】出力端子Soutにつながる容量性インピ
ーダンスの値をcL、抵抗R1,R5の値をr1、抵抗
R3,R6の値をr3、容量C1,C2の値をc1、動
作角周波数をωとして、Y1=jωc1+1/r3、Y
2=jωcL+1/r1とおくと、抵抗R3,R6を通
過することによる減衰度は1/Y2/(1/Y1+1/
Y2)となり、角周波数ωによって変動する。容量C
1,C2の値c1をc1=(r1/r3)・cLとなる
ように選べば、減衰度は1/(1+r3/r1)となっ
て周波数によらず一定値になる。このように容量C1,
C2がある場合、伝達特性の周波数依存性が生じないと
いう効果が明らかである。加えて図3に示す第1の可変
利得増幅回路1は、入力端子Sinからバイアス電流の
供給を行う構成であるため、前段のブロックとバイアス
電流の共有化が可能であり、低消費電流化しやすいとい
う利点も有る。
Let cL be the value of the capacitive impedance connected to the output terminal Sout, r1 be the values of the resistors R1 and R5, r3 be the values of the resistors R3 and R6, c1 be the values of the capacitors C1 and C2, and ω be the operating angular frequency. Y1 = jωc1 + 1 / r3, Y
If 2 = jωcL + 1 / r1 is set, the attenuation caused by passing through the resistors R3 and R6 is 1 / Y2 / (1 / Y1 + 1 /
Y2), which varies depending on the angular frequency ω. Capacity C
If the value c1 of 1 and C2 is selected so that c1 = (r1 / r3) · cL, the attenuation becomes 1 / (1 + r3 / r1), which is a constant value regardless of the frequency. In this way, the capacitance C1,
When C2 is present, the effect that the frequency dependence of the transfer characteristic does not occur is clear. In addition, since the first variable gain amplifier circuit 1 shown in FIG. 3 is configured to supply the bias current from the input terminal Sin, it is possible to share the bias current with the block in the previous stage, and it is easy to reduce the current consumption. There is also an advantage.

【0035】その上、可変電流回路3は、図5に示す構
成により、外部制御電圧Vgeが変化しても出力電流が
定電流源I22の電流値以下に下がらない。これによ
り、第2の可変利得増幅回路2のバイアス電流が全くな
くなり回路が不動作になってしまうことを防止すること
ができる。
Moreover, the variable current circuit 3 has the configuration shown in FIG. 5, so that the output current does not drop below the current value of the constant current source I22 even if the external control voltage Vge changes. This can prevent the bias current of the second variable gain amplifier circuit 2 from running out and the circuit from becoming inoperative.

【0036】(実施の形態2)次に、図2は実施の形態
2における多段可変利得増幅器の構成を示したものであ
る。1,2,3および4の第1の可変利得増幅回路、第
2の可変利得増幅回路、可変電流回路、利得制御信号発
生回路はそれぞれ実施の形態1と同一の構成および機能
を持つ。実施の形態2ではさらにミキサ回路5を有し、
第1の可変利得増幅回路1と第2の可変利得増幅回路2
の間に配置される。
(Second Embodiment) Next, FIG. 2 shows a configuration of a multistage variable gain amplifier according to a second embodiment. The first variable gain amplifying circuit, the second variable gain amplifying circuit, the second variable gain amplifying circuit, the variable current circuit, and the gain control signal generating circuit of 1, 2, 3 and 4 have the same configurations and functions as those of the first embodiment. The second embodiment further includes a mixer circuit 5,
First variable gain amplifier circuit 1 and second variable gain amplifier circuit 2
Placed between.

【0037】第1の可変利得増幅回路1によって増幅さ
れた信号はミキサ回路5でローカル端子LOから入力さ
れたローカル信号とミキシングされ、周波数変換をした
後に第2の可変利得増幅回路2に入力される構成をと
る。これにより、互いに異なる周波数帯域で動作する可
変利得増幅回路であっても、前段の第1の可変利得増幅
回路1の利得が下がって出力信号強度が小さくなるにつ
れ、第2の可変利得増幅回路2の電流を下げるため、非
線形歪特性を劣化させずに消費電流を低減することがで
きる。
The signal amplified by the first variable gain amplifier circuit 1 is mixed by the mixer circuit 5 with the local signal input from the local terminal LO, frequency-converted, and then input to the second variable gain amplifier circuit 2. Take a configuration. As a result, even in the variable gain amplifier circuits that operate in different frequency bands, as the gain of the first variable gain amplifier circuit 1 in the preceding stage decreases and the output signal strength decreases, the second variable gain amplifier circuit 2 Since the current is reduced, the current consumption can be reduced without deteriorating the non-linear distortion characteristic.

【0038】なお、上記実施の形態1および2の説明で
は、多段可変利得増幅器は第1および第2の可変利得増
幅回路から成る2段構成であるとしたが、3段以上の複
数段構成であってもよいことはいうまでもない。
In the above description of the first and second embodiments, the multi-stage variable gain amplifier has the two-stage configuration including the first and second variable gain amplifying circuits. However, the multi-stage variable gain amplifier has three or more stages. It goes without saying that it is acceptable.

【0039】[0039]

【発明の効果】以上説明したように、本発明における請
求項1に記載の多段可変利得増幅器によれば、第2の可
変利得増幅回路の利得制御とバイアス電流制御を別々に
行うことができる。このため、前段の第1の可変利得増
幅回路の利得が下がり、出力信号強度が小さくなるにつ
れて第2の可変利得増幅回路の電流を下げるように設定
できるため、非線形歪特性を劣化させずに消費電流を低
減することができる。
As described above, according to the multistage variable gain amplifier according to the first aspect of the present invention, the gain control and the bias current control of the second variable gain amplifier circuit can be performed separately. For this reason, the gain of the first variable gain amplifier circuit at the preceding stage is lowered, and the current of the second variable gain amplifier circuit can be set to be lowered as the output signal strength is reduced, so that the nonlinear distortion characteristic is not deteriorated and consumed. The current can be reduced.

【0040】本発明の請求項2に記載の発明によれば、
第1の可変利得増幅回路によって増幅された信号は、ミ
キサ回路で周波数変換をした後に前記第2の可変利得増
幅回路に入力される構成をとる。これにより、互いに異
なる周波数帯域で動作する可変利得増幅回路であって
も、前段の第1の可変利得増幅回路の利得が下がって出
力信号強度が小さくなるにつれ第2の可変利得増幅回路
の電流を下げるため、非線形歪特性を劣化させずに消費
電流を低減することができる。
According to the second aspect of the present invention,
The signal amplified by the first variable gain amplifier circuit is frequency-converted by the mixer circuit and then input to the second variable gain amplifier circuit. As a result, even in the variable gain amplifier circuits that operate in different frequency bands, the current of the second variable gain amplifier circuit decreases as the gain of the first variable gain amplifier circuit in the preceding stage decreases and the output signal strength decreases. Therefore, the consumption current can be reduced without deteriorating the non-linear distortion characteristic.

【0041】本発明の請求項3に記載の発明によれば、
第1および第2の内部制御電圧は同時には変化せずに、
前記第1の内部制御電圧により前記第1の可変利得増幅
回路の利得および前記可変電流回路の出力電流が減少し
た後に前記第2の内部制御電圧を変化させる構成とす
る。これにより、第2の可変利得増幅回路の利得が制御
される状態においては、その間の消費電流が十分に小さ
くなっているから、外部制御電圧範囲全体にわたっての
消費電流の平均値を低減することができる。
According to the invention of claim 3 of the present invention,
The first and second internal control voltages do not change at the same time,
The second internal control voltage is changed after the gain of the first variable gain amplifier circuit and the output current of the variable current circuit are reduced by the first internal control voltage. As a result, in the state where the gain of the second variable gain amplifier circuit is controlled, the current consumption during that period is sufficiently small, so that the average value of the current consumption over the entire external control voltage range can be reduced. it can.

【0042】本発明の請求項4に記載の発明によれば、
第1の可変利得増幅回路の利得は、前記外部制御電圧の
一部の範囲において一定の最小値を取るように構成され
る。これにより、第2の可変利得増幅回路の利得制御範
囲を、第1の可変利得増幅回路の利得が最小値一定の範
囲に合わせることができるため、外部制御電圧の広い範
囲において多段可変利得増幅器全体の利得を直線的に変
化させることができる。
According to the invention of claim 4 of the present invention,
The gain of the first variable gain amplifier circuit is configured to have a constant minimum value in a partial range of the external control voltage. As a result, the gain control range of the second variable gain amplifier circuit can be adjusted to the range in which the gain of the first variable gain amplifier circuit is constant at the minimum value, so that the entire multi-stage variable gain amplifier can be used in a wide range of the external control voltage. The gain can be changed linearly.

【0043】本発明の請求項5に記載の発明によれば、
第1の可変利得増幅回路は、各コレクタ間に抵抗および
容量が並列に接続され少なくとも一方のコレクタと定電
圧端子間に抵抗が接続された差動トランジスタ対を備
え、各ベース間に前記第1の内部制御電圧が加えられ、
共通エミッタから信号が入力され、他方のコレクタから
信号が出力される構成をとる。これにより、信号が出力
されるコレクタにつながる素子および線路が有する抵抗
性インピーダンスと寄生容量に対し、差動トランジスタ
対の各コレクタ間に接続された抵抗および容量を相似な
値にすることができ、第1の可変利得増幅回路の利得が
変化しても伝達特性の周波数依存性が生じないようにす
ることができる。
According to the invention of claim 5 of the present invention,
The first variable gain amplifier circuit includes a differential transistor pair in which a resistor and a capacitor are connected in parallel between collectors and a resistor is connected between at least one collector and a constant voltage terminal, and the first variable gain amplifier circuit is provided between the bases. Internal control voltage of
A signal is input from the common emitter and a signal is output from the other collector. As a result, the resistance and the capacitance connected between the collectors of the differential transistor pair can be set to be similar to the resistive impedance and the parasitic capacitance of the element and the line connected to the collector that outputs the signal. Even if the gain of the first variable gain amplifier circuit changes, frequency dependence of the transfer characteristic can be prevented.

【0044】本発明の請求項6に記載の発明によれば、
可変電流回路は、前記外部制御電圧の変化に対し出力電
流が一定値以下に下がらないという構成をとる。これに
より、第2の可変利得増幅回路のバイアス電流が全くな
くなり回路が不動作になってしまうことを防止すること
ができる。
According to the invention of claim 6 of the present invention,
The variable current circuit is configured such that the output current does not drop below a certain value with respect to the change in the external control voltage. As a result, it is possible to prevent the circuit from becoming inoperative because the bias current of the second variable gain amplifier circuit is completely lost.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施形態1における多段可変利得増幅
器の構成図
FIG. 1 is a configuration diagram of a multistage variable gain amplifier according to a first embodiment of the present invention.

【図2】本発明の実施形態2における多段可変利得増幅
器の構成図
FIG. 2 is a configuration diagram of a multistage variable gain amplifier according to a second embodiment of the present invention.

【図3】図1における第1の可変利得増幅回路1の回路
FIG. 3 is a circuit diagram of a first variable gain amplifier circuit 1 in FIG.

【図4】図1における第2の可変利得増幅回路2の回路
FIG. 4 is a circuit diagram of a second variable gain amplifier circuit 2 in FIG.

【図5】図1における可変電流回路3の回路図5 is a circuit diagram of a variable current circuit 3 in FIG.

【図6】図1における内部制御電圧Vg1,Vg2が変
化する様子を示す図
FIG. 6 is a diagram showing how internal control voltages Vg1 and Vg2 in FIG. 1 change.

【図7】図1における各段の利得が変化する様子を示す
FIG. 7 is a diagram showing how the gain of each stage in FIG. 1 changes.

【図8】図1における消費電流と入力インターセプトポ
イントの変化を示す図
FIG. 8 is a diagram showing changes in current consumption and input intercept point in FIG. 1.

【図9】従来の多段可変利得増幅器の構成図FIG. 9 is a configuration diagram of a conventional multistage variable gain amplifier.

【図10】図9における可変利得増幅回路の回路図FIG. 10 is a circuit diagram of a variable gain amplifier circuit in FIG.

【符号の説明】[Explanation of symbols]

1 第1の可変利得増幅回路 2 第2の可変利得増幅回路 3 可変電流回路 4 利得制御信号発生回路 5 ミキサ回路 IN 入力端子 OUT 出力端子 GCIN 外部制御電圧入力端子 LO ローカル端子 1 First variable gain amplifier circuit 2 Second variable gain amplifier circuit 3 Variable current circuit 4 Gain control signal generation circuit 5 mixer circuit IN input terminal OUT output terminal GCIN External control voltage input terminal LO local terminal

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5J069 AA01 AA12 CA21 CA36 FA10 HA08 HA25 HA29 HA32 KA00 KA02 KA05 KA08 MA08 MA21 SA13 TA01 TA02 5J100 JA00 LA00 QA01 QA03 SA01 SA02 5J500 AA01 AA12 AC21 AC36 AF10 AH08 AH25 AH29 AH32 AK00 AK02 AK05 AK08 AM08 AM21 AS13 AT01 AT02    ─────────────────────────────────────────────────── ─── Continued front page    F term (reference) 5J069 AA01 AA12 CA21 CA36 FA10                       HA08 HA25 HA29 HA32 KA00                       KA02 KA05 KA08 MA08 MA21                       SA13 TA01 TA02                 5J100 JA00 LA00 QA01 QA03 SA01                       SA02                 5J500 AA01 AA12 AC21 AC36 AF10                       AH08 AH25 AH29 AH32 AK00                       AK02 AK05 AK08 AM08 AM21                       AS13 AT01 AT02

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 第1の内部制御電圧によって利得が制御
される第1の可変利得増幅回路と、 前記第1の内部制御電圧によって出力電流が変化する可
変電流回路と、 前記第1の可変利得増幅回路によって増幅された信号が
入力されるとともに前記可変電流回路の出力電流によっ
て駆動され、第2の内部制御電圧によって利得が制御さ
れる第2の可変利得増幅回路と、 外部制御電圧によって前記第1および第2の内部制御電
圧を制御する利得制御信号発生回路とを備えたことを特
徴とする多段可変利得増幅器。
1. A first variable gain amplifier circuit whose gain is controlled by a first internal control voltage, a variable current circuit whose output current is changed by the first internal control voltage, and said first variable gain. A second variable gain amplifier circuit, to which the signal amplified by the amplifier circuit is input, is driven by the output current of the variable current circuit, and whose gain is controlled by a second internal control voltage; A multi-stage variable gain amplifier, comprising: a gain control signal generating circuit for controlling the first and second internal control voltages.
【請求項2】 第1の可変利得増幅回路によって増幅さ
れた信号を周波数変換するミキサ回路を備え、周波数変
換後の信号が第2の可変利得増幅回路に入力されること
を特徴とする請求項1記載の多段可変利得増幅器。
2. A mixer circuit for frequency-converting the signal amplified by the first variable gain amplifier circuit, wherein the frequency-converted signal is input to the second variable gain amplifier circuit. 1. The multistage variable gain amplifier according to 1.
【請求項3】 第1および第2の内部制御電圧は、同時
には変化せずに、前記第1の内部制御電圧により第1の
可変利得増幅回路の利得および可変電流回路の出力電流
が減少した後に前記第2の内部制御電圧が変化すること
を特徴とする請求項1または請求項2に記載の多段可変
利得増幅器。
3. The first and second internal control voltages do not change at the same time, and the first internal control voltage reduces the gain of the first variable gain amplifier circuit and the output current of the variable current circuit. 3. The multistage variable gain amplifier according to claim 1, wherein the second internal control voltage is changed later.
【請求項4】 第1の可変利得増幅回路の利得は、外部
制御電圧の一部の範囲において一定の最小値を取ること
を特徴とする請求項1から請求項3のいずれか1項に記
載の多段可変利得増幅器。
4. The gain of the first variable gain amplifier circuit has a constant minimum value in a partial range of the external control voltage, according to claim 1. Multi-stage variable gain amplifier.
【請求項5】 第1の可変利得増幅回路は、各コレクタ
間に抵抗および容量が並列に接続され、各コレクタと定
電圧端子間にそれぞれ抵抗が接続された差動トランジス
タ対を備え、各ベース間に第1の内部制御電圧が加えら
れ、共通エミッタから信号が入力され、一方のコレクタ
から信号が出力されることを特徴とする請求項1から請
求項4のいずれか1項に記載の多段可変利得増幅器。
5. The first variable gain amplifier circuit includes a differential transistor pair in which a resistor and a capacitor are connected in parallel between collectors and a resistor is connected between each collector and a constant voltage terminal, and each base has a base. The first internal control voltage is applied between them, a signal is input from a common emitter, and a signal is output from one collector, The multistage according to any one of claims 1 to 4. Variable gain amplifier.
【請求項6】 可変電流回路は、外部制御電圧の変化に
対し出力電流が一定値以下に下がらないことを特徴とす
る請求項1から請求項5のいずれか1項に記載の多段可
変利得増幅器。
6. The multi-stage variable gain amplifier according to claim 1, wherein the variable current circuit has an output current which does not drop below a certain value with respect to a change in an external control voltage. .
JP2001382924A 2001-12-17 2001-12-17 Multi-stage variable gain amplifier Pending JP2003188667A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001382924A JP2003188667A (en) 2001-12-17 2001-12-17 Multi-stage variable gain amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001382924A JP2003188667A (en) 2001-12-17 2001-12-17 Multi-stage variable gain amplifier

Publications (1)

Publication Number Publication Date
JP2003188667A true JP2003188667A (en) 2003-07-04

Family

ID=27593119

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001382924A Pending JP2003188667A (en) 2001-12-17 2001-12-17 Multi-stage variable gain amplifier

Country Status (1)

Country Link
JP (1) JP2003188667A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7038542B2 (en) 2003-10-22 2006-05-02 Kabushiki Kaisha Toshiba Variable gain amplifier
IT201600110367A1 (en) * 2016-11-03 2018-05-03 St Microelectronics Srl PROCEDURE FOR CHECKING AMPLIFIERS, CIRCUIT AND CORRESPONDING DEVICE

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7038542B2 (en) 2003-10-22 2006-05-02 Kabushiki Kaisha Toshiba Variable gain amplifier
IT201600110367A1 (en) * 2016-11-03 2018-05-03 St Microelectronics Srl PROCEDURE FOR CHECKING AMPLIFIERS, CIRCUIT AND CORRESPONDING DEVICE
US10618077B2 (en) 2016-11-03 2020-04-14 Stmicroelectronics S.R.L. Method of controlling amplifiers, corresponding circuit and device

Similar Documents

Publication Publication Date Title
US5418494A (en) Variable gain amplifier for low supply voltage systems
US5929710A (en) Cascode single-ended to differential converter
US6049251A (en) Wide-dynamic-range variable-gain amplifier
JP4442746B2 (en) Exponential function generator and variable gain amplifier using the same
KR100946815B1 (en) Programmable low noise amplifier and method
JP3335853B2 (en) Variable attenuator
JP4246064B2 (en) Operational amplifier with chopped input transistor pair
JP2002009558A (en) High frequency amplifier bias circuit, high frequency power amplifier and communication equipment
KR100342456B1 (en) variable gain amplifier circuit
US5844443A (en) Linear high-frequency amplifier with high input impedance and high power efficiency
KR100293901B1 (en) Wide frequency range amplifier apparatus
JP3592980B2 (en) Transmission circuit and wireless transmission device
JP2005136846A (en) Variable amplifier and mobile wireless terminal using the same
JP2003023331A (en) Variable gain amplifier
JP4312779B2 (en) Variable amplifier and portable radio terminal using the same
JPH10126179A (en) Gain control circuit and method
US7138867B2 (en) Balanced variable gain amplifier capable of achieving performance by low source voltage
JP2003188667A (en) Multi-stage variable gain amplifier
JP2006311623A5 (en)
JP3219346B2 (en) Automatic gain control amplifier
JP3833530B2 (en) Differential amplifier
JP3093687B2 (en) Variable gain amplifier circuit
US6594474B1 (en) Controlled-gain power amplifier device, in particular for radio-frequency circuits applied to cellular mobile telephony
JP3388196B2 (en) Gain control circuit
US6037838A (en) Amplifier with programmable gain and input linearity usable in high-frequency lines

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041028

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061024

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070306