JP2003187991A - Inverter device - Google Patents

Inverter device

Info

Publication number
JP2003187991A
JP2003187991A JP2001382216A JP2001382216A JP2003187991A JP 2003187991 A JP2003187991 A JP 2003187991A JP 2001382216 A JP2001382216 A JP 2001382216A JP 2001382216 A JP2001382216 A JP 2001382216A JP 2003187991 A JP2003187991 A JP 2003187991A
Authority
JP
Japan
Prior art keywords
voltage
high level
output
inverter
load
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001382216A
Other languages
Japanese (ja)
Inventor
Norio Kanai
教郎 金井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP2001382216A priority Critical patent/JP2003187991A/en
Publication of JP2003187991A publication Critical patent/JP2003187991A/en
Pending legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps

Abstract

<P>PROBLEM TO BE SOLVED: To enable to control a load output without increasing the input current distortion in an inverter device lighting an incandescent lamp at a high frequency. <P>SOLUTION: A series circuit of capacitors C2, C3, and a series circuit of switching elements SW1, SW2 are connected in parallel to an output end of a rectification part 1 converting AC power source to DC power source. In the inverter device in which an incandescent lamp load 3 is connected to a secondary side of a transformer T connected between a connecting point of the capacitors C2, C3 and a connecting point of the switching elements SW1, SW2, output to the incandescent lamp load 3 is controlled by making an On-duty of the switching elements SW1, SW2 variable in a range of not more than 50%. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、商用電源を整流し
て高周波に変換し、白熱灯負荷を点灯させるインバータ
装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an inverter device which rectifies a commercial power source and converts it into a high frequency to light an incandescent lamp load.

【0002】[0002]

【従来の技術】従来の白熱灯のインバータ装置は図17
に示すように位相制御部5と整流部1とインバータ部2
とから構成され、商用の交流電源に接続されている。こ
のインバータ装置に使用されている位相制御部5は、本
来、交流電源と位相制御部と白熱電球とを直列に接続し
て使用され、白熱電球への出力制御を行なうものであ
る。白熱灯のインバータ装置でも通常このタイプの白熱
電球用の位相制御部が用いられている。
2. Description of the Related Art A conventional incandescent lamp inverter device is shown in FIG.
As shown in FIG. 1, the phase control unit 5, the rectification unit 1, and the inverter unit 2
And is connected to a commercial AC power source. The phase control unit 5 used in this inverter device is originally used by connecting an AC power supply, a phase control unit and an incandescent light bulb in series, and controls the output to the incandescent light bulb. Inverter devices for incandescent lamps also usually use a phase control unit for this type of incandescent lamp.

【0003】位相制御部5はトライアックTRとダイア
ックDIと可変抵抗R1とコンデンサC1から構成され
る。入力電源V1が印加されると、可変抵抗R1を介し
てコンデンサC1に電荷がチャージされる。コンデンサ
C1の電圧がダイアックDIのしきい値電圧に達する
と、ダイアックDIがONしてトライアックTRをON
する。その結果、ある位相遅れて整流部1にV2の電圧
が印加される(図18参照)。
The phase controller 5 comprises a triac TR, a diac DI, a variable resistor R1 and a capacitor C1. When the input power supply V1 is applied, the capacitor C1 is charged with electric charge via the variable resistor R1. When the voltage of the capacitor C1 reaches the threshold voltage of the DIAC DI, the DIAC DI turns on and the triac TR turns on.
To do. As a result, the voltage V2 is applied to the rectifier 1 with a certain phase delay (see FIG. 18).

【0004】整流部1はコンデンサC2、コイルL、ダ
イオードブリッジDBで構成される。コンデンサC2と
コイルLはフィルタを構成している。ダイオードブリッ
ジDBは電圧V2を整流して電圧V3に変換している。
図18に示すように、電圧V2は位相制御された交流電
圧波形であり、電圧V3は位相制御された脈流電圧波形
となっている。
The rectifying section 1 is composed of a capacitor C2, a coil L and a diode bridge DB. The capacitor C2 and the coil L form a filter. The diode bridge DB rectifies the voltage V2 and converts it into a voltage V3.
As shown in FIG. 18, the voltage V2 is a phase-controlled AC voltage waveform, and the voltage V3 is a phase-controlled pulsating voltage waveform.

【0005】インバータ部2は抵抗R2、コンデンサC
3,C4,C5,C6、ダイオードD1,D2,D3、
トリガ素子SBS、トランジスタQ1,Q2、出力トラ
ンスT、カレントトランスCT、白熱灯3から構成され
る2石式のハーフブリッジインバータである。インバー
タ部2に電圧V3が印加されると、コンデンサC5と抵
抗R2を介してコンデンサC6に電荷がチャージされ
る。コンデンサC6の電圧がトリガ素子SBSのしきい
値電圧に達すると、トリガ素子SBSがONし、トラン
ジスタQ2のベースに電流が流れてトランジスタQ2が
ONする。その結果、コンデンサC4→出力トランスT
→カレントトランスCT→トランジスタQ2→コンデン
サC4の経路で電流が流れる。やがてトランジスタQ2
に流れる電流が減少し、電流帰還用のカレントトランス
CTによりトランジスタQ2のベースに逆バイアスがか
かるため、トランジスタQ2はOFFする。同時にトラ
ンジスタQ1のベースには順バイアスがかかるため、ト
ランジスタQ1のベースに電流が流れ込み、トランジス
タQ1がONする。その結果、コンデンサC3→トラン
ジスタQ1→カレントトランスCT→出力トランスT→
コンデンサC3の経路で電流が流れる。やがてトランジ
スタQ1に流れる電流が減少し、電流帰還用のカレント
トランスCTによりトランジスタQ1のベースに逆バイ
アスがかかり、トランジスタQ1がOFFしてトランジ
スタQ2がONする。この動作を繰り返すことで発振が
継続する。また、インバータ部2の電源(V3)は脈流
であるため、半サイクル毎にトリガ素子SBSがON
し、発振を開始している。負荷には出力トランスTを介
してエネルギーを供給している。
The inverter section 2 has a resistor R2 and a capacitor C.
3, C4, C5, C6, diodes D1, D2, D3,
It is a two-stone half bridge inverter composed of a trigger element SBS, transistors Q1 and Q2, an output transformer T, a current transformer CT, and an incandescent lamp 3. When the voltage V3 is applied to the inverter unit 2, the capacitor C6 is charged with electric charge via the capacitor C5 and the resistor R2. When the voltage of the capacitor C6 reaches the threshold voltage of the trigger element SBS, the trigger element SBS is turned on, a current flows through the base of the transistor Q2, and the transistor Q2 is turned on. As a result, the capacitor C4 → output transformer T
→ Current transformer CT → Transistor Q2 → Current flows through the path of capacitor C4. Eventually transistor Q2
The current flowing in the transistor Q2 decreases, and the current transformer CT for current feedback applies a reverse bias to the base of the transistor Q2, so that the transistor Q2 is turned off. At the same time, forward bias is applied to the base of the transistor Q1, so that current flows into the base of the transistor Q1 and the transistor Q1 is turned on. As a result, the capacitor C3 → transistor Q1 → current transformer CT → output transformer T →
A current flows through the path of the capacitor C3. Eventually, the current flowing through the transistor Q1 decreases, the current transformer CT for current feedback applies a reverse bias to the base of the transistor Q1, and the transistor Q1 turns off and the transistor Q2 turns on. Oscillation continues by repeating this operation. Further, since the power source (V3) of the inverter unit 2 is a pulsating current, the trigger element SBS is turned on every half cycle.
Then, the oscillation has started. Energy is supplied to the load via the output transformer T.

【0006】本回路では動作上コンデンサC3とC4の
両端電圧はおよそV3/2となる。その結果、出力トラ
ンスTの1次側(インバータ側)にもV3/2の電圧が
印加される。インバータ部2の入力電圧V3は位相制御
された電圧V2を整流したものであるので、出力トラン
スTの1次側に印加される電圧V4は電圧V2に比例す
る。負荷(出力トランスTの2次側)に印加される電圧
V5は1次側の電圧V4に比例するので、結局、電圧V
5は電圧V2に比例する。つまり、図18に示すよう
に、位相制御部5で電圧V1の位相を制御して電圧V2
とすることで電圧V5を制御する。電圧V5を制御する
ことで負荷への出力を制御する(調光する)ことが出来
る。この時、インバータ部2に流れ込む電流I1は電圧
V2と相似の波形となる。以上のものが従来の白熱灯の
インバータ装置である。
In this circuit, the voltage across the capacitors C3 and C4 is approximately V3 / 2 in operation. As a result, the voltage of V3 / 2 is also applied to the primary side (inverter side) of the output transformer T. Since the input voltage V3 of the inverter unit 2 is obtained by rectifying the phase-controlled voltage V2, the voltage V4 applied to the primary side of the output transformer T is proportional to the voltage V2. The voltage V5 applied to the load (secondary side of the output transformer T) is proportional to the voltage V4 on the primary side.
5 is proportional to the voltage V2. That is, as shown in FIG. 18, the phase of the voltage V1 is controlled by the phase controller 5 to control the voltage V2.
By so setting, the voltage V5 is controlled. The output to the load can be controlled (dimming) by controlling the voltage V5. At this time, the current I1 flowing into the inverter unit 2 has a waveform similar to the voltage V2. The above is the conventional incandescent lamp inverter device.

【0007】[0007]

【発明が解決しようとする課題】従来のインバータ装置
では、調光する際に位相制御を利用しているため、入力
電流歪が大きくなり、電源線を共有する他の電気機器に
悪影響を与える恐れがあるという問題点がある。本発明
はこのような点に鑑みてなされたものであり、白熱灯を
高周波で点灯させるインバータ装置において、入力電流
歪を増大させることなく負荷出力を制御可能とすること
を課題とする。
In the conventional inverter device, since the phase control is used when dimming, the input current distortion becomes large, which may adversely affect other electric devices sharing the power supply line. There is a problem that there is. The present invention has been made in view of the above circumstances, and an object thereof is to make it possible to control a load output in an inverter device that lights an incandescent lamp at high frequency without increasing input current distortion.

【0008】[0008]

【課題を解決するための手段】本発明によれば、上記の
課題を解決するために、図1に示すように、交流電源を
直流電源に変換する整流部1と、前記整流部1の出力端
に並列接続された2つのコンデンサC2,C3の直列回
路と、前記整流部1の出力端に並列接続された2つのス
イッチング素子SW1,SW2の直列回路と、前記2つ
のコンデンサC2,C3の接続点と前記2つのスイッチ
ング素子SW1,SW2の接続点の間に1次側を接続さ
れたトランスTと、前記トランスTの2次側に接続され
た白熱灯負荷3とから構成されるインバータ装置におい
て、前記各スイッチング素子SW1,SW2のONデュ
ーティを50%以下の範囲で可変とすることで白熱灯負
荷3への出力を制御することを特徴とするものである。
このようにすれば、ONデューティを変えているだけな
ので、位相制御の場合のように入力電流歪みが増大する
ことはない。
According to the present invention, in order to solve the above problems, as shown in FIG. 1, a rectifying section 1 for converting an AC power source into a DC power source, and an output of the rectifying section 1. A series circuit of two capacitors C2 and C3 connected in parallel to the end, a series circuit of two switching elements SW1 and SW2 connected in parallel to the output end of the rectifying unit 1, and a connection of the two capacitors C2 and C3. In an inverter device including a transformer T having a primary side connected between a point and a connection point of the two switching elements SW1 and SW2, and an incandescent lamp load 3 connected to a secondary side of the transformer T. The output to the incandescent lamp load 3 is controlled by making the ON duty of each of the switching elements SW1 and SW2 variable within a range of 50% or less.
With this configuration, since the ON duty is merely changed, the input current distortion does not increase unlike the case of the phase control.

【0009】[0009]

【発明の実施の形態】(実施形態1)図1に本発明の実
施形態1のインバータ装置の回路図を示す。このインバ
ータ装置は、商用の交流電源に接続された整流部1と、
整流部1の出力に接続されたインバータ部2から構成さ
れる。整流部1は、コンデンサC1、コイルL、ダイオ
ードブリッジDBから構成される。コンデンサC1とコ
イルLはフィルタを構成している。ダイオードブリッジ
DBは入力電圧V1を整流して電圧V2を出力する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS (First Embodiment) FIG. 1 is a circuit diagram of an inverter device according to a first embodiment of the present invention. This inverter device includes a rectification unit 1 connected to a commercial AC power supply,
It is composed of an inverter unit 2 connected to the output of the rectifying unit 1. The rectification unit 1 includes a capacitor C1, a coil L, and a diode bridge DB. The capacitor C1 and the coil L form a filter. The diode bridge DB rectifies the input voltage V1 and outputs the voltage V2.

【0010】インバータ部2は、コンデンサC2,C
3、出力トランスT、スイッチング素子SW1,SW
2、ダイオードD1,D2、白熱灯3、インバータ制御
IC4で構成される2石式のハーフブリッジインバータ
である。インバータ制御IC4はスイッチング素子SW
1,SW2のONデューティを50%以下の範囲で可変
とすることで白熱灯負荷3への出力を制御する。
The inverter unit 2 includes capacitors C2 and C
3, output transformer T, switching elements SW1, SW
It is a two-stone half bridge inverter composed of 2, diodes D1 and D2, incandescent lamp 3, and inverter control IC 4. The inverter control IC 4 is a switching element SW
The output to the incandescent lamp load 3 is controlled by making ON duty of 1 and SW2 variable within a range of 50% or less.

【0011】図2に本回路の動作波形図を示す。図2に
示すように、スイッチング素子SW1,SW2が交互に
ON−OFFして白熱灯3(出力トランスTの2次側)
に電圧V3が印加される。スイッチング素子SW1,S
W2がそれぞれONする周期をtsw1,tsw2と
し、スイッチング素子SW1,SW2が1回ON−OF
Fする期間中にONしている期間をton1,ton2
とすると、本実施形態では、ton=ton1=ton
2、tsw=tsw1=tsw2、tsw<50μse
cとしている。スイッチング素子SW1,SW2のどち
らかがONしている期間は白熱灯3に電圧が印加されて
いるが、両方とも同時にOFFしている期間は白熱灯3
には電圧が印加されない動作となる。
FIG. 2 shows an operation waveform diagram of this circuit. As shown in FIG. 2, the switching elements SW1 and SW2 are alternately turned on and off so that the incandescent lamp 3 (secondary side of the output transformer T).
A voltage V3 is applied to. Switching element SW1, S
The periods in which W2 is turned on are tsw1 and tsw2, respectively, and the switching elements SW1 and SW2 are turned on once-OF.
Ton1, ton2 are the periods that are ON during the period of F
Then, in this embodiment, ton = ton1 = ton
2, tsw = tsw1 = tsw2, tsw <50 μse
c. The voltage is applied to the incandescent lamp 3 while one of the switching elements SW1 and SW2 is on, but the incandescent lamp 3 is applied while both are off at the same time.
No voltage is applied to the device.

【0012】ここで、tsw=Tsw一定とし、ton
を0〜Tsw/2の範囲で変化させることで、スイッチ
ング素子SW1,SW2のONデューティを変化させ
て、負荷への出力を制御する(負荷を調光する)ことが
出来る。図3に示すようにV3(平均値)はtonに比
例する。
Here, tsw = Tsw is constant, and ton
Is changed in the range of 0 to Tsw / 2, it is possible to change the ON duty of the switching elements SW1 and SW2 and control the output to the load (dimming the load). As shown in FIG. 3, V3 (average value) is proportional to ton.

【0013】上記制御を行なうと、負荷への出力を10
0%よりも小さくした場合はインバータ部2は休止期間
を伴うため、図4に示すように、インバータ部2に入力
する電流I2は矩形波になる。しかし、整流部1のコン
デンサC1とコイルLで構成されたフィルタによって高
調波成分を取り除くので、整流部1に入力する電流I1
はほぼ正弦波に近い波形となる。以上のような構成にす
ることにより、負荷の出力を変化させても入力電流歪の
大きくならないインバータ装置を提供することが出来
る。
When the above control is performed, the output to the load is 10
When it is made smaller than 0%, the inverter unit 2 is accompanied by a rest period, and thus the current I2 input to the inverter unit 2 becomes a rectangular wave as shown in FIG. However, since the harmonic component is removed by the filter configured by the capacitor C1 and the coil L of the rectification unit 1, the current I1 input to the rectification unit 1 is removed.
Has a waveform close to a sine wave. With the above configuration, it is possible to provide an inverter device in which the input current distortion does not increase even when the load output is changed.

【0014】また、上記制御を利用して交流電源V1が
所定の電圧から変動したとしても、各スイッチング素子
SW1,SW2のONデューティを変化させることで負
荷への出力V3(平均値)を交流電源V1が所定の電圧
の場合と略同一に出来る。
Even if the AC power source V1 changes from a predetermined voltage by utilizing the above control, the output V3 (average value) to the load is changed by changing the ON duty of each of the switching elements SW1 and SW2. It can be made substantially the same as when V1 is a predetermined voltage.

【0015】0<X<50,0<Y<100,Y≦2X
として以下の説明を行なう。図5に示すように、スイッ
チング素子SW1,SW2のONデューティを(50−
X)%の状態でV1を定格電圧V1Tにした場合に、V
3を定格電圧V3Tとなるようにする(の点)。ON
デューティが(50−X)%一定でV1=(100−
Y)×V1T/100となった場合、V3=(100−
Y)×V3T/100となる(の点)。ここで、ON
デューティを(50−X)×100/(100−Y)に
することでV3=V3Tにすることが出来る(の
点)。逆に、ONデューティが(50−X)%一定でV
1=(100+Y)×V1T/100となった場合、V
3=(100+Y)×V3T/100となる(の
点)。ここで、ONデューティを(50−X)×100
/(100+Y)にすることでV3=V3Tにすること
が出来る(の点)。以上のように制御することにより
負荷への出力を一定に保つことが出来る。
0 <X <50, 0 <Y <100, Y ≦ 2X
The following explanation will be given. As shown in FIG. 5, the ON duty of the switching elements SW1 and SW2 is set to (50−
When V1 is set to the rated voltage V1T in the state of (X)%, V
3 is set to the rated voltage V3T (point). ON
When the duty is constant at (50−X)%, V1 = (100−
Y) × V1T / 100, V3 = (100−
Y) × V3T / 100 (point). ON here
By setting the duty to (50−X) × 100 / (100−Y), V3 = V3T can be set (point). Conversely, when the ON duty is (50-X)% constant, V
When 1 = (100 + Y) × V1T / 100, V
3 = (100 + Y) × V3T / 100 (point). Here, the ON duty is (50−X) × 100
By setting / (100 + Y), V3 = V3T can be obtained (point). By controlling as described above, the output to the load can be kept constant.

【0016】なお、図1に示すインバータ部2のスイッ
チング素子SW1,SW2はバイポーラトランジスタや
MOS−FETなどの電気的なスイッチング素子を用い
ても良い。白熱灯負荷3はハロゲン電球を用いても良
い。
The switching elements SW1 and SW2 of the inverter section 2 shown in FIG. 1 may be electrical switching elements such as bipolar transistors and MOS-FETs. The incandescent lamp load 3 may use a halogen bulb.

【0017】また、図1に示すインバータ部は、図6に
示すスイッチング素子SW1,SW2,SW3,SW
4、ダイオードD1,D2,D3,D4、トランスT、
白熱灯3、インバータ制御IC4から構成される4石式
のインバータ部などを用いても良い。ただし、図6の回
路では、スイッチング素子SW1とSW4は同時にON
−OFFし、スイッチング素子SW2とSW3も同時に
ON−OFFし、それぞれ交互にON−OFFするもの
であり、いわゆるフルブリッジインバータとなってい
る。
Further, the inverter section shown in FIG. 1 has switching elements SW1, SW2, SW3, SW shown in FIG.
4, diodes D1, D2, D3, D4, transformer T,
A four-stone inverter unit including the incandescent lamp 3 and the inverter control IC 4 may be used. However, in the circuit of FIG. 6, the switching elements SW1 and SW4 are turned on at the same time.
-OFF, the switching elements SW2 and SW3 are also turned ON-OFF at the same time, and turned ON-OFF alternately, respectively, which is a so-called full-bridge inverter.

【0018】さらに、図1に示すインバータ装置におい
て、負荷の寿命末期時に負荷の消費電力が大きくなった
場合、負荷の消費電力を小さくするために負荷電圧V3
を小さくするようにスイッチング素子SW1,SW2の
ONデューティを小さくする。このようにすれば、負荷
電圧V3を変化させなかった場合と比較して負荷の寿命
を延ばすことが出来る。
Further, in the inverter device shown in FIG. 1, when the power consumption of the load increases at the end of the life of the load, the load voltage V3 is reduced in order to reduce the power consumption of the load.
The ON duty of the switching elements SW1 and SW2 is reduced so that By doing so, the life of the load can be extended as compared with the case where the load voltage V3 is not changed.

【0019】(実施形態2)図1に示す実施形態1のイ
ンバータ装置において、ton=Ton一定でtswを
2×Ton〜50μsの間で変化させ、スイッチング素
子SW1,SW2のONデューティを変化させることで
負荷への出力を制御する(負荷を調光する)ことが出来
る。その結果、図7に示すようにV3(平均値)はts
wに反比例した値となる。以上のような構成にすること
により、負荷の出力を変化させても入力電流歪の大きく
ならないインバータ装置を提供することが出来る。
(Embodiment 2) In the inverter device of Embodiment 1 shown in FIG. 1, ton = Ton is constant and tsw is changed within a range of 2 × Ton to 50 μs to change the ON duty of the switching elements SW1 and SW2. The output to the load can be controlled (dimming the load) with. As a result, as shown in FIG. 7, V3 (average value) is ts
The value is inversely proportional to w. With the above configuration, it is possible to provide an inverter device in which the input current distortion does not increase even when the load output is changed.

【0020】(実施形態3)図8に本発明の実施形態3
のインバータ装置の回路図を示す。このインバータ装置
は、商用の交流電源に接続された整流部1と、整流部1
の出力に接続されたインバータ部で構成される。整流部
1は、コンデンサC1、コイルL、ダイオードブリッジ
DBから構成される。コンデンサC1とコイルLはフィ
ルタを構成している。ダイオードブリッジDBは交流電
源を整流している。
(Third Embodiment) FIG. 8 shows a third embodiment of the present invention.
2 is a circuit diagram of the inverter device of FIG. This inverter device includes a rectification unit 1 connected to a commercial AC power supply and a rectification unit 1
It is composed of an inverter unit connected to the output of. The rectification unit 1 includes a capacitor C1, a coil L, and a diode bridge DB. The capacitor C1 and the coil L form a filter. The diode bridge DB rectifies the AC power supply.

【0021】インバータ部は、インバータ制御電源部2
1と、インバータ制御部22、インバータ駆動部23と
から成る。まず、インバータ制御電源部21は、抵抗R
3,R4、コンデンサC4、ツェナーダイオードZD、
トランジスタQ3、5V出力の三端子レギュレータRE
G(例えば松下電器社製AN7805)から構成され
る。整流部1から供給される電源により、抵抗R3→抵
抗R4→ツェナーダイオードZDの経路で電流が流れ
る。ここで、ツェナーダイオードZDはツェナー電圧が
25Vのものを使用しており、トランジスタQ3のベー
ス電圧が25Vとなる。トランジスタのエミッタの電圧
はベースの電圧よりも0.7V小さくなるので、三端子
レギュレータREGの入力電圧は24.3Vとなり、出
力電圧は5Vとなる。
The inverter unit is the inverter control power supply unit 2
1, an inverter control unit 22, and an inverter drive unit 23. First, the inverter control power supply unit 21 includes a resistor R
3, R4, capacitor C4, Zener diode ZD,
Transistor Q3, 5V output three-terminal regulator RE
G (for example, AN7805 manufactured by Matsushita Electric Industrial Co., Ltd.). Due to the power supply supplied from the rectification unit 1, a current flows through the path of the resistor R3 → the resistor R4 → the Zener diode ZD. Here, the Zener diode ZD has a Zener voltage of 25V, and the base voltage of the transistor Q3 is 25V. Since the voltage at the emitter of the transistor is 0.7V lower than the voltage at the base, the input voltage of the three-terminal regulator REG becomes 24.3V and the output voltage becomes 5V.

【0022】次に、インバータ制御部22は、可変抵抗
R5、コンデンサC5,C6,C7,C8、ダイオード
D3、D4、マイコン24、高耐圧ドライバDR1,D
R2(例えばIR社製IR2117)から構成される。
インバータ制御電源部21の出力電圧が5Vになった
後、マイコン24、高耐圧ドライバDR1,DR2は動
作可能となる。マイコン24はリセット機能付きで、マ
イコン24のVcc端子の電圧が5Vに達しないと動作
しない。図9に示すように、マイコン24の端子P1の
電圧V1、端子P0の電圧V2が交互にHighレベ
ル,Lowレベルとなる。高耐圧ドライバDR2は端子
INの電圧V1がHighレベルの期間でHO端子の電
圧V4がHighレベルとなり、高耐圧ドライバDR1
は端子INの電圧V2がHighレベルの期間で端子H
Oの電圧V3がHighレベルとなる。
Next, the inverter control section 22 includes a variable resistor R5, capacitors C5, C6, C7, C8, diodes D3, D4, a microcomputer 24, and high voltage drivers DR1, D.
It is composed of R2 (for example, IR2117 manufactured by IR Co.).
After the output voltage of the inverter control power supply unit 21 reaches 5V, the microcomputer 24 and the high breakdown voltage drivers DR1 and DR2 can operate. The microcomputer 24 has a reset function and does not operate unless the voltage at the Vcc terminal of the microcomputer 24 reaches 5V. As shown in FIG. 9, the voltage V1 at the terminal P1 and the voltage V2 at the terminal P0 of the microcomputer 24 are alternately set to the high level and the low level. In the high withstand voltage driver DR2, the voltage V4 of the HO terminal becomes High level while the voltage V1 of the terminal IN is at High level, and the high withstand voltage driver DR1
Is the terminal H during the period when the voltage V2 of the terminal IN is at the high level.
The voltage V3 of O becomes High level.

【0023】次に、インバータ駆動部23は、抵抗R
1,R2、コンデンサC2,C3、ダイオードD1,D
2、トランスT、スイッチング素子Q1,Q2、白熱灯
3から構成される。スイッチング素子Q1,Q2はゲー
ト・ソース間電圧が約4V程度でONするようなMOS
−FETである。V4がHighレベルの期間でスイッ
チング素子Q2がONし、V3がHighレベルの期間
でスイッチング素子Q1がONして、図9に示すように
白熱灯に電圧VLAが出力される。以上よりV4,V3
どちらかがHighレベルの期間では白熱灯3に電圧が
印加され、両方とも同時にLowレベルの期間は白熱灯
3に電圧が印加されない動作となる。
Next, the inverter drive unit 23 includes a resistor R
1, R2, capacitors C2, C3, diodes D1, D
2, a transformer T, switching elements Q1 and Q2, and an incandescent lamp 3. The switching elements Q1 and Q2 are MOSs that turn on when the gate-source voltage is about 4V.
-FET. The switching element Q2 is turned on while V4 is at the high level, and the switching element Q1 is turned on while V3 is at the high level, and the voltage VLA is output to the incandescent lamp as shown in FIG. From the above, V4 and V3
The voltage is applied to the incandescent lamp 3 while one of them is at the high level, and the voltage is not applied to the incandescent lamp 3 at the same time when both of them are at the low level.

【0024】インバータ制御部22のマイコン24は抵
抗R5の値を変化させることによりV1,V2のHig
hレベルとLowレベルの繰り返し期間に対してV1,
V2がHighレベルになっている期間の割合を変化さ
せることが出来る。そのため、V4,V3のHighレ
ベルとLowレベルの繰り返し期間に対してそれぞれV
4,V3がHighレベルになっている期間の割合を変
化させることが出来、負荷への出力を制御する(負荷を
調光する)ことができる。
The microcomputer 24 of the inverter control section 22 changes the value of the resistor R5 to change the values of V1 and V2 to High.
V1, for the repetition period of the h level and the Low level
The ratio of the period when V2 is at the high level can be changed. Therefore, V and V3 are respectively V level during the High level and Low level repetition periods.
4, the ratio of the period when V3 is at the high level can be changed, and the output to the load can be controlled (the load can be dimmed).

【0025】以上のように、この実施形態ではインバー
タ制御部22でマイコン24を用いることにより、負荷
の出力を変化させても入力電流歪の大きくならないイン
バータ装置を提供することが出来る。
As described above, in this embodiment, by using the microcomputer 24 in the inverter control unit 22, it is possible to provide an inverter device in which the input current distortion does not increase even when the output of the load is changed.

【0026】(実施形態4)図10は本発明の実施形態
4に用いるインバータ制御部の回路図である。主回路の
構成については図8に示す実施形態3と同様であり、図
8のインバータ制御部22に代えて図10の回路を接続
するものであり、図10の各端子a〜eは図8に示す主
回路の端子a〜eにそれぞれ接続される。図10のイン
バータ制御部は、抵抗R5,R6(ただし、R6は可変
抵抗)、コンデンサC5,C6,C7,C8,C9,C
10、タイマTM(例えばNEC社製μPC155
5)、バイナリカウンタBC(例えばNEC社製μPD
4024B)、マルチプレクサMP(例えばNEC社製
μPD40518)、高耐圧ドライバDR1,DR2
(例えばIR社製IR2117)から構成される。イン
バータ制御電源部の出力電圧が5Vになった後、タイマ
TM、バイナリカウンタBC、マルチプレクサMP、高
耐圧ドライバDR1、DR2は動作可能となる。
(Embodiment 4) FIG. 10 is a circuit diagram of an inverter controller used in Embodiment 4 of the present invention. The configuration of the main circuit is the same as that of the third embodiment shown in FIG. 8, and the circuit of FIG. 10 is connected instead of the inverter control unit 22 of FIG. 8. Each terminal a to e of FIG. Are respectively connected to terminals a to e of the main circuit. The inverter control unit of FIG. 10 includes resistors R5 and R6 (where R6 is a variable resistor), capacitors C5, C6, C7, C8, C9 and C.
10, timer TM (eg NEC μPC155
5), binary counter BC (for example, μPD manufactured by NEC)
4024B), multiplexer MP (for example, μPD40518 manufactured by NEC), high voltage driver DR1, DR2
(For example, IR2117 manufactured by IR Co.). After the output voltage of the inverter control power supply unit reaches 5V, the timer TM, the binary counter BC, the multiplexer MP, and the high breakdown voltage drivers DR1 and DR2 become operable.

【0027】図11に示すように、タイマTMの発振出
力端子である端子3の電圧V1が交互にHighレベル
とLowレベルになる。バイナリカウンタBCは端子C
LOCKの電圧V1がHighレベルからLowレベル
になると、端子Q1の電圧V2は交互にHighレベ
ル,Lowレベルとなる。その場合、電圧V1がLow
レベルになったら次にLowレベルになるまで電圧V2
の出力は保持される。マルチプレクサMPはA端子の電
圧V2がHighレベルの期間で同時にX端子の電圧V
1がHighレベルの期間の場合にX1端子の電圧V3
がHighレベルとなる。また、A端子の電圧V2がL
owレベルの期間で同時にX端子の電圧V1がHigh
レベルの期間の場合にX0端子の電圧V4がHighレ
ベルとなる。高耐圧ドライバDR2のIN端子の電圧V
3がHighレベルの期間の場合、HO端子の電圧V6
はHighレベルとなる。高耐圧ドライバDR1のIN
端子の電圧V4がHighレベルの期間では、HO端子
の電圧V5はHighレベルとなる。インバータ部は、
V6がHighレベルの期間では、スイッチング素子Q
2をONし、V5がHighレベルの期間では、スイッ
チング素子Q1をONして、図11に示すように白熱灯
に電圧VLAが印加される。以上よりV6,V5のどち
らかがHighレベルの期間は白熱灯に電圧が印加さ
れ、両方とも同時にLowレベルの期間は白熱灯に電圧
が印加されないような動作となる。
As shown in FIG. 11, the voltage V1 of the terminal 3 which is the oscillation output terminal of the timer TM is alternately set to the high level and the low level. Binary counter BC is terminal C
When the voltage V1 of LOCK changes from the High level to the Low level, the voltage V2 of the terminal Q1 alternately becomes the High level and the Low level. In that case, the voltage V1 is Low
When it reaches the level, the voltage V2
Output is retained. In the multiplexer MP, the voltage V2 at the A terminal is simultaneously at the high level while the voltage V2 at the X terminal is
1 is in the high level period, the voltage V3 of the X1 terminal
Becomes High level. Also, the voltage V2 at the A terminal is L
During the period of ow level, the voltage V1 of the X terminal is High at the same time.
During the level period, the voltage V4 of the X0 terminal becomes the High level. The voltage V of the IN terminal of the high voltage driver DR2
3 is in the high level period, the voltage V6 of the HO terminal
Becomes High level. IN of high voltage driver DR1
During the period when the terminal voltage V4 is at the high level, the HO terminal voltage V5 is at the high level. The inverter part
During the period when V6 is High level, the switching element Q
2, the switching element Q1 is turned on and the voltage VLA is applied to the incandescent lamp while V5 is at the high level. From the above, the operation is such that the voltage is applied to the incandescent lamp while either V6 or V5 is at the high level, and the voltage is not applied to the incandescent lamp at the same time when both are at the low level.

【0028】このインバータ制御部では抵抗R6の値を
変化させることによりV1のHighレベルとLowレ
ベルの繰り返し期間に対してV1がHighレベルであ
る期間の割合を変化させることが出来る。そのため、V
6,V5のHighレベルとLowレベルの繰り返し期
間に対してそれぞれV6,V5がHighレベルである
期間の割合を変化させることが出来、負荷への出力を制
御(負荷を調光)できる。例として、図12に図11の
場合と比べて抵抗R6の抵抗値を2倍にした場合を示
す。
In this inverter control unit, by changing the value of the resistor R6, it is possible to change the ratio of the period in which V1 is the High level with respect to the repeating period of the High level and the Low level of V1. Therefore, V
It is possible to change the ratios of the periods in which V6 and V5 are at the high level with respect to the repetition period of the high level and the low level of V6 and V5, respectively, and control the output to the load (dimming the load). As an example, FIG. 12 shows a case where the resistance value of the resistor R6 is doubled as compared with the case of FIG.

【0029】以上のように、この実施形態ではインバー
タ制御部に汎用のタイマとマルチプレクサとバイナリカ
ウンタを用いることで、負荷の出力を変化させても入力
電流歪の大きくならないインバータ装置を提供すること
が出来る。
As described above, in this embodiment, by using a general-purpose timer, a multiplexer, and a binary counter in the inverter control unit, it is possible to provide an inverter device in which the input current distortion does not increase even when the output of the load is changed. I can.

【0030】(実施形態5)図13は本発明の実施形態
5に用いるインバータ制御部の回路図である。主回路の
構成については図8に示す実施形態3と同様であり、図
8のインバータ制御部22に代えて図10の回路を接続
するものであり、図10の各端子a〜eは図8に示す主
回路の端子a〜eにそれぞれ接続される。図13のイン
バータ制御部は、抵抗R5,R6,R7,R8(ただ
し、抵抗R7とR8は2連ボリューム抵抗を構成してい
る)、コンデンサC5,C6,C7,C8,C9,C1
0,C11,C12,C13,C14、ダイオードD
3,D4、タイマTM1,TM2,TM3(例えばNE
C社製μPC1555)、マルチプレクサMP(例えば
NEC社製μPD4051B)、高耐圧ドライバDR
1,DR2(例えばIR社製IR2117)から構成さ
れる。インバータ制御電源部の出力電圧が5Vになった
後、タイマTM1,TM2,TM3、マルチプレクサM
P、高耐圧ドライバDR1,DR2は動作可能となる。
(Fifth Embodiment) FIG. 13 is a circuit diagram of an inverter control unit used in a fifth embodiment of the present invention. The configuration of the main circuit is the same as that of the third embodiment shown in FIG. 8, and the circuit of FIG. 10 is connected instead of the inverter control unit 22 of FIG. 8. Each terminal a to e of FIG. Are respectively connected to terminals a to e of the main circuit. The inverter control unit of FIG. 13 includes resistors R5, R6, R7 and R8 (however, resistors R7 and R8 form a double volume resistor), capacitors C5, C6, C7, C8, C9 and C1.
0, C11, C12, C13, C14, diode D
3, D4, timers TM1, TM2, TM3 (for example, NE
C company μPC1555), multiplexer MP (for example, NEC company μPD4051B), high voltage driver DR
1, DR2 (for example, IR2117 manufactured by IR Co.). After the output voltage of the inverter control power supply unit reaches 5V, timers TM1, TM2, TM3 and multiplexer M
The P and high breakdown voltage drivers DR1 and DR2 can operate.

【0031】図14に示すように、タイマTM1の発振
出力端子である端子3の電圧V1が交互にHighレベ
ルとLowレベルになる。ここでは抵抗R5,R6は抵
抗値が等しいものを使用し、(V1のHighレベル期
間)=(V1のLowレベル期間)とする。マルチプレ
クサMPはA端子の電圧V1がHighレベル期間で
は、X1端子の電圧V2がHighレベルとなる。ま
た、A端子の電圧V1がLowレベル期間では、XO端
子の電圧V3がHighレベルとなる。タイマTM3は
端子2の電圧V2がLowレベルになると、発振出力端
子である端子3の電圧V6をHighレベルにする。V
6は抵抗R8によって制御され、(V6のHighレベ
ル期間)<(V1のHighレベルとLowレベルの繰
り返し周期の1/2)とする。高耐圧ドライバDR2は
端子INの電圧V6がHighレベルの期間では、端子
HOの電圧V7がHighレベルとなる。タイマTM2
は端子2の電圧V3がLowレベルになると、発振出力
端子である端子3の電圧V4をHighレベルにする。
V4は抵抗R7によって制御され、(V4のHighレ
ベル期間)<(V1のHighレベルとLowレベルの
繰り返し周期の1/2)とする。高耐圧ドライバDR1
は端子INの電圧V4がHighレベルとなると端子H
Oの電圧V5がHighレベルとなる。
As shown in FIG. 14, the voltage V1 of the terminal 3 which is the oscillation output terminal of the timer TM1 alternately becomes the high level and the low level. Here, resistors R5 and R6 having the same resistance value are used, and (V1 High level period) = (V1 Low level period). In the multiplexer MP, the voltage V2 at the X1 terminal is at the high level while the voltage V1 at the A terminal is at the high level. Further, the voltage V3 of the XO terminal becomes High level while the voltage V1 of the A terminal is Low level. When the voltage V2 of the terminal 2 becomes Low level, the timer TM3 sets the voltage V6 of the terminal 3 which is an oscillation output terminal to High level. V
6 is controlled by the resistor R8, and is ((High level period of V6) <(1/2 of repetition period of High level and Low level of V1)). In the high withstand voltage driver DR2, the voltage V7 of the terminal HO is at the high level while the voltage V6 of the terminal IN is at the high level. Timer TM2
When the voltage V3 of the terminal 2 becomes low level, the voltage V4 of the terminal 3 which is an oscillation output terminal becomes high level.
V4 is controlled by the resistor R7, and (V4 High level period) <(1/2 of repetition period of High level and Low level of V1). High voltage driver DR1
When the voltage V4 of the terminal IN becomes High level, the terminal H
The voltage V5 of O becomes High level.

【0032】インバータ部は、V7がHighレベルの
期間では、スイッチング素子Q2をONし、V5がHi
ghレベルの期間では、スイッチング素子Q1をONし
て、図14に示すように白熱灯に電圧VLAが印加され
る。以上よりV7,V5のどちらかがHighレベルの
期間では白熱灯に電圧が印加され、両方とも同時にLo
wレベルの期間は白熱灯に電圧が印加されないような動
作となる。
In the inverter section, the switching element Q2 is turned on and V5 is Hi during the period when V7 is at the high level.
During the gh level period, the switching element Q1 is turned on, and the voltage VLA is applied to the incandescent lamp as shown in FIG. From the above, voltage is applied to the incandescent lamp while either V7 or V5 is at the high level, and both are simultaneously Lo
During the period of w level, the operation is such that no voltage is applied to the incandescent lamp.

【0033】このインバータ制御部では、2連ボリュー
ム抵抗(R7,R8)の値を変化させることによりV
4,V6のHighレベルとLowレベルの繰り返し期
間に対して、それぞれV4,V6がHighレベルにな
る期間を変化させることが出来る。そのため、V7,V
5のHighレベルとLowレベルの繰り返し期間に対
して、それぞれV7,V5がHighレベルになってい
る期間の割合を変化させることが出来、負荷への出力を
制御する(負荷を調光する)ことができる。
In this inverter control section, V is changed by changing the values of the double volume resistors (R7, R8).
It is possible to change the period in which V4 and V6 are in the high level with respect to the repetition period of the high level and the low level in 4, 4 respectively. Therefore, V7, V
It is possible to control the output to the load (dimming the load) by changing the ratio of the periods in which V7 and V5 are at the High level for the repetition period of the High level and the Low level of 5, respectively. You can

【0034】以上のように、この実施形態では、インバ
ータ制御部に汎用のタイマとマルチプレクサを用いるこ
とで、負荷の出力を変化させても入力電流歪の大きくな
らないインバータ装置を提供することが出来る。
As described above, in this embodiment, by using the general-purpose timer and the multiplexer in the inverter control unit, it is possible to provide the inverter device in which the input current distortion does not become large even if the output of the load is changed.

【0035】(実施形態6)図15は本発明の実施形態
6に用いるインバータ制御部の回路図である。主回路の
構成については図8に示す実施形態3と同様であり、図
8のインバータ制御部22に代えて図10の回路を接続
するものであり、図10の各端子a〜eは図8に示す主
回路の端子a〜eにそれぞれ接続される。図15のイン
バータ制御部は、抵抗R5,R6,R7,R8,R9,
R10(ただし、抵抗R7とR8は2連ボリューム抵抗
を構成している)、コンデンサC5,C6,C7,C
8,C9,C10,C11,C12,C13,C14、
ダイオードD3,D4、バイポーラトランジスタQ3,
Q4、タイマTM1,TM2,TM3(例えばNEC社
製μPC1555)、マルチプレクサMP(例えばNE
C社製μPD4051B)、高耐圧ドライバDR1,D
R2(例えばIR社製IR2117)から構成される。
インバータ制御電源部の出力電圧が5Vになった後、タ
イマTM1,TM2,TM3、マルチプレクサMP、高
耐圧ドライバDR1,DR2は動作可能となる。
(Embodiment 6) FIG. 15 is a circuit diagram of an inverter controller used in Embodiment 6 of the present invention. The configuration of the main circuit is the same as that of the third embodiment shown in FIG. 8, and the circuit of FIG. 10 is connected instead of the inverter control unit 22 of FIG. 8. Each terminal a to e of FIG. Are respectively connected to terminals a to e of the main circuit. The inverter control unit of FIG. 15 includes resistors R5, R6, R7, R8, R9,
R10 (however, resistors R7 and R8 form a double volume resistor), capacitors C5, C6, C7, C
8, C9, C10, C11, C12, C13, C14,
Diodes D3, D4, bipolar transistor Q3,
Q4, timers TM1, TM2 and TM3 (eg NEC μPC1555), multiplexer MP (eg NE
C company μPD4051B), high voltage driver DR1, D
It is composed of R2 (for example, IR2117 manufactured by IR Co.).
After the output voltage of the inverter control power supply unit reaches 5V, the timers TM1, TM2 and TM3, the multiplexer MP, and the high breakdown voltage drivers DR1 and DR2 become operable.

【0036】図16に示すように、タイマTM1の発振
出力端子である端子3の電圧V1が交互にHighレベ
ルとLowレベルになる。ここでは、抵抗R5,R6は
抵抗値が等しいものを使用し、(V1のHighレベル
期間)=(V1のLowレベル期間)とする。マルチプ
レクサMPはA端子の電圧V1がHighレベル期間で
は、X1端子の電圧V2がHighレベルとなり、A端
子の電圧V1がLowレベル期間では、X0端子の電圧
V3がHighレベルとなる。タイマTM3は端子2の
電圧V2がLowレベルになると発振出力端子である端
子3の電圧V7がHighレベルになる。V7は抵抗R
9によって制御され、(V7がHighレベルの期間)
≦(V1のHighレベルとLowレベルの繰り返し周
期の1/2)とする。高耐圧ドライバDR2の端子IN
の電圧V8は、V3がHighレベルでV7がHigh
レベルとなるとトランジスタQ4がONするためLow
レベルとなり、V3がHighレベルでV7がLowレ
ベルの場合にはトランジスタQ4がOFFするためHi
ghレベルとなる。高耐圧ドライバDR2の端子HOの
電圧V9はV8がHighレベルの期間でHighレベ
ルになる。タイマTM2は端子2の電圧V2がLowレ
ベルになると発振出力端子である端子3の電圧V4がH
ighレベルとなる。V4は抵抗R7によって制御さ
れ、(V4がHighレベルの期間)≦(V1のHig
hレベルとLowレベルの繰り返し周期の1/2)とす
る。高耐圧ドライバDR1の端子INの電圧V6は、V
2がHighレベルでV4がHighレベルとなると、
トランジスタQ3がONするためLowレベルとなり、
V2がHighレベルでV4がLowレベルの場合には
トランジスタQ3はONしないためHighレベルとな
る。高耐圧ドライバDR1の端子HOの電圧V5はV6
がHighレベルの期間でHighレベルになる。イン
バータ部は、V9がHighレベルの期間ではスイッチ
ング素子Q2をONし、V5がHighレベルの期間で
はスイッチング素子Q1をONして、図16に示すよう
に白熱灯に電圧VLAが印加される。以上よりV9,V
5どちらかがHighレベルの期間では白熱灯に電圧が
印加され、両方ともLowレベルの期間(休止期間)で
は白熱灯に電圧が印加されないような動作となる。
As shown in FIG. 16, the voltage V1 at the terminal 3 which is the oscillation output terminal of the timer TM1 alternately becomes the high level and the low level. Here, resistors R5 and R6 having the same resistance value are used, and (V1 High level period) = (V1 Low level period). In the multiplexer MP, the voltage V2 of the X1 terminal becomes High level while the voltage V1 of the A terminal is High level, and the voltage V3 of the X0 terminal becomes High level when the voltage V1 of the A terminal is Low level. In the timer TM3, when the voltage V2 of the terminal 2 becomes low level, the voltage V7 of the terminal 3 which is an oscillation output terminal becomes high level. V7 is resistance R
Controlled by 9 (V7 is high level period)
≦ (1/2 of repetition cycle of High level and Low level of V1). High-voltage driver DR2 terminal IN
Voltage V8 is V3 is High level and V7 is High level
When it becomes the level, the transistor Q4 turns on, so it goes Low
When V3 is High level and V7 is Low level, the transistor Q4 is turned off, so Hi
It becomes gh level. The voltage V9 of the terminal HO of the high breakdown voltage driver DR2 becomes High level while V8 is at High level. When the voltage V2 of the terminal 2 becomes low level, the timer TM2 changes the voltage V4 of the terminal 3 which is an oscillation output terminal to H level.
It becomes the high level. V4 is controlled by the resistor R7, and ((V4 is a high level period)) ≤ (High of V1
It is 1/2 of the repetition cycle of the h level and the Low level. The voltage V6 of the terminal IN of the high breakdown voltage driver DR1 is V
When 2 is High level and V4 is High level,
Since the transistor Q3 is turned on, it becomes Low level,
When V2 is at the high level and V4 is at the low level, the transistor Q3 does not turn on and is at the high level. The voltage V5 of the terminal HO of the high voltage driver DR1 is V6
Becomes High level during the period of High level. In the inverter section, the switching element Q2 is turned on while V9 is at the high level, and the switching element Q1 is turned on while V5 is at the high level, and the voltage VLA is applied to the incandescent lamp as shown in FIG. From the above, V9, V
5 The voltage is applied to the incandescent lamp during the period when one of them is at the high level, and the voltage is not applied to the incandescent lamp during the period when both are at the low level (rest period).

【0037】このインバータ制御部では2連ボリューム
抵抗(R7,R9)の値を変化させることによりV4,
V7のHighレベルとLowレベルの繰り返し期間に
対して、それぞれV4,V7がHighレベルになって
いる期間を変化させることが出来る。そのため、V9,
V5のHighレベルとLowレベルの繰り返し期間に
対して、それぞれV9,V5がHighレベルになって
いる期間を変化させることが出来、負荷への出力を制御
する(負荷を調光する)ことができる。本実施形態で
は、(V7,V4がHighレベルになる期間)=(そ
れぞれV7,V4のHighレベルとLowレベルの繰
り返し周期の1/2)とすることが出来、負荷への出力
をぜロに制御出来る。以上のような構成にすることによ
り、負荷の出力を変化させても入力電流歪が大きくなら
ず、かつ、負荷の出力をゼロまで調光出来るインバータ
装置を提供することが出来る。
In this inverter control section, the value of V4 is changed by changing the value of the double volume resistors (R7, R9).
The period during which V4 and V7 are at the high level can be changed with respect to the repetition period of the high level and the low level of V7. Therefore, V9,
With respect to the repetition period of High level and Low level of V5, it is possible to change the period in which V9 and V5 are High level, respectively, and it is possible to control the output to the load (dimming the load). . In the present embodiment, (the period when V7 and V4 are in the high level) can be set to = (1/2 of the repetition period of the high level and the low level of V7 and V4, respectively), and the output to the load is zero. It can be controlled. With the above configuration, it is possible to provide an inverter device in which the input current distortion does not increase even when the load output is changed and the load output can be dimmed to zero.

【0038】[0038]

【発明の効果】本発明によれば、交流電源を直流電源に
変換する整流部と、前記整流部の出力端間に接続された
2つのスイッチング素子の直列回路と、前記2つのスイ
ッチング素子の接続点に1次側を接続されたトランス
と、前記トランスの2次側に接続された白熱灯負荷とか
ら構成されるインバータ装置において、前記各スイッチ
ング素子のONデューティを50%以下の範囲で可変と
することで白熱灯負荷への出力を制御するようにしたの
で、入力電流をほぼ正弦波に近いものにして入力電流に
含まれる高調波成分を少なくすることにより、電源部を
共有している他の電子機器に悪影響を及ぼしにくいイン
バータ装置を提供することが可能となった。
According to the present invention, a rectification section for converting an AC power supply into a DC power supply, a series circuit of two switching elements connected between output terminals of the rectification section, and connection of the two switching elements. In an inverter device including a transformer whose primary side is connected to a point and an incandescent lamp load connected to the secondary side of the transformer, the ON duty of each switching element is variable within a range of 50% or less. Since the output to the incandescent lamp load is controlled by doing so, the power supply is shared by making the input current close to a sine wave and reducing the harmonic components contained in the input current. It is now possible to provide an inverter device that is unlikely to adversely affect the electronic device of.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施形態1の回路図である。FIG. 1 is a circuit diagram of a first embodiment of the present invention.

【図2】本発明の実施形態1の第1の動作説明図であ
る。
FIG. 2 is a first operation explanatory diagram of the first embodiment of the present invention.

【図3】本発明の実施形態1の第2の動作説明図であ
る。
FIG. 3 is a second operation explanatory diagram of the first embodiment of the present invention.

【図4】本発明の実施形態1の第3の動作説明図であ
る。
FIG. 4 is a third operation explanatory diagram of the first embodiment of the present invention.

【図5】本発明の実施形態1の第4の動作説明図であ
る。
FIG. 5 is a fourth operation explanatory diagram of the first embodiment of the present invention.

【図6】本発明の実施形態1の一変形例の回路図であ
る。
FIG. 6 is a circuit diagram of a modified example of the first embodiment of the present invention.

【図7】本発明の実施形態2の動作説明図である。FIG. 7 is an operation explanatory diagram of the second embodiment of the present invention.

【図8】本発明の実施形態3の回路図である。FIG. 8 is a circuit diagram of a third embodiment according to the present invention.

【図9】本発明の実施形態3の動作説明図である。FIG. 9 is an operation explanatory diagram of the third embodiment of the present invention.

【図10】本発明の実施形態4に用いるインバータ制御
部の回路図である。
FIG. 10 is a circuit diagram of an inverter control unit used in a fourth embodiment of the present invention.

【図11】本発明の実施形態4の第1の動作説明図であ
る。
FIG. 11 is a first operation explanatory diagram of the fourth embodiment according to the present invention.

【図12】本発明の実施形態4の第2の動作説明図であ
る。
FIG. 12 is a second operation explanatory diagram of the fourth embodiment according to the present invention.

【図13】本発明の実施形態5に用いるインバータ制御
部の回路図である。
FIG. 13 is a circuit diagram of an inverter control unit used in a fifth embodiment of the present invention.

【図14】本発明の実施形態5の動作説明図である。FIG. 14 is an operation explanatory diagram of the fifth embodiment of the present invention.

【図15】本発明の実施形態6に用いるインバータ制御
部の回路図である。
FIG. 15 is a circuit diagram of an inverter control unit used in a sixth embodiment of the present invention.

【図16】本発明の実施形態6の動作説明図である。FIG. 16 is an operation explanatory diagram of the sixth embodiment of the present invention.

【図17】従来の白熱灯のインバータ装置の回路図であ
る。
FIG. 17 is a circuit diagram of a conventional incandescent lamp inverter device.

【図18】従来の白熱灯のインバータ装置の動作説明図
である。
FIG. 18 is an operation explanatory diagram of a conventional incandescent lamp inverter device.

【符号の説明】[Explanation of symbols]

1 整流部 2 インバータ部 3 白熱灯 4 インバータ制御IC 1 Rectifier 2 Inverter section 3 incandescent lamps 4 Inverter control IC

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 交流電源を直流電源に変換する整流部
と、前記整流部の出力端間に接続された2つのスイッチ
ング素子の直列回路と、前記2つのスイッチング素子の
接続点に1次側を接続されたトランスと、前記トランス
の2次側に接続された白熱灯負荷とから構成されるイン
バータ装置において、前記各スイッチング素子のONデ
ューティを50%以下の範囲で可変とすることで白熱灯
負荷への出力を制御することを特徴とするインバータ装
置。
1. A rectification unit for converting an AC power supply into a DC power supply, a series circuit of two switching elements connected between output terminals of the rectification unit, and a primary side at a connection point of the two switching elements. In an inverter device including a connected transformer and an incandescent lamp load connected to the secondary side of the transformer, by changing the ON duty of each of the switching elements within a range of 50% or less, an incandescent lamp load is set. An inverter device characterized by controlling an output to.
【請求項2】 請求項1において、前記インバータ制
御部は各スイッチング素子のON−OFF繰り返し周期
を一定にして各スイッチング素子が1回ON−OFFす
る期間中のONする期間を変化させて負荷への出力を制
御することを特徴とするインバータ装置。
2. The inverter control unit according to claim 1, wherein the ON-OFF repetition cycle of each switching element is made constant and the ON period of each switching element is changed to a load by changing the ON period. An inverter device characterized by controlling the output of the inverter.
【請求項3】 請求項1において、前記インバータ制
御部は各スイッチング素子が1回ON−OFFする期間
中のONする期間を一定としてON−OFF繰り返し周
期を変化させて負荷への出力を制御することを特徴とす
るインバータ装置。
3. The inverter control unit according to claim 1, wherein the ON-OFF repetition cycle is changed while the ON period of each switching element is once ON-OFF is made constant to control the output to the load. An inverter device characterized in that
【請求項4】 請求項1〜3のいずれかにおいて、前
記交流電源が所定の電圧から変動したときに、負荷への
出力を前記交流電源が所定の電圧の場合と略同一になる
ように各スイッチング素子のONデューティを変化させ
ることを特徴とするインバータ装置。
4. The method according to claim 1, wherein when the AC power supply fluctuates from a predetermined voltage, the output to the load is substantially the same as when the AC power supply has a predetermined voltage. An inverter device characterized by changing the ON duty of a switching element.
JP2001382216A 2001-12-14 2001-12-14 Inverter device Pending JP2003187991A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001382216A JP2003187991A (en) 2001-12-14 2001-12-14 Inverter device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001382216A JP2003187991A (en) 2001-12-14 2001-12-14 Inverter device

Publications (1)

Publication Number Publication Date
JP2003187991A true JP2003187991A (en) 2003-07-04

Family

ID=27592658

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001382216A Pending JP2003187991A (en) 2001-12-14 2001-12-14 Inverter device

Country Status (1)

Country Link
JP (1) JP2003187991A (en)

Similar Documents

Publication Publication Date Title
US5539281A (en) Externally dimmable electronic ballast
US5396155A (en) Self-dimming electronic ballast
US8035318B2 (en) Apparatus and method enabling fully dimmable operation of a compact fluorescent lamp
US6392366B1 (en) Traic dimmable electrodeless fluorescent lamp
US5831395A (en) Three-way fluorescent adapter
JPH1167471A (en) Lighting system
US7816872B2 (en) Dimmable instant start ballast
EP0417315B1 (en) Device for lighting a discharge lamp
US8593078B1 (en) Universal dimming ballast platform
US20050088112A1 (en) Fluorescent lamp dimmer control
JP2001211658A (en) Halogen power converter having complementary switch
JP2003187991A (en) Inverter device
KR200308301Y1 (en) Electronic ballaster for fluorescent lamp
JPH0722187A (en) High-pressure discharge lamp driving device
JPH06267669A (en) Lighting device for incandescent lamp
JP2000268992A (en) Discharge lamp lighting device
JP2004501498A (en) Circuit device
KR100419180B1 (en) Ballast stabilizer capable of heat ignition in the conditions of preheating
JPS6358789A (en) Dimmer
JP2919046B2 (en) Discharge lamp lighting device
JP2942272B2 (en) Discharge lamp lighting device
WO2013109449A1 (en) Dimmable instant start ballast
JPH03246897A (en) Lighting device for discharge lamp
JPS60125174A (en) Power source circuit
JPH05182783A (en) Discharge lamp lighting device and luminaire