JP2003167753A - Electronic equipment and check system - Google Patents

Electronic equipment and check system

Info

Publication number
JP2003167753A
JP2003167753A JP2001366894A JP2001366894A JP2003167753A JP 2003167753 A JP2003167753 A JP 2003167753A JP 2001366894 A JP2001366894 A JP 2001366894A JP 2001366894 A JP2001366894 A JP 2001366894A JP 2003167753 A JP2003167753 A JP 2003167753A
Authority
JP
Japan
Prior art keywords
program
memory
serial communication
inspection
ram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001366894A
Other languages
Japanese (ja)
Inventor
Akiko Sakamoto
亜希子 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Brother Industries Ltd
Original Assignee
Brother Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Brother Industries Ltd filed Critical Brother Industries Ltd
Priority to JP2001366894A priority Critical patent/JP2003167753A/en
Publication of JP2003167753A publication Critical patent/JP2003167753A/en
Pending legal-status Critical Current

Links

Landscapes

  • Stored Programmes (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide electronic equipment that can download and execute a program stored in an external memory without influencing an internal bus via simple communication processing. <P>SOLUTION: A laser printer 1 has a serial memory 12 storing a function extending program not connected to the internal bus connecting a CPU 51, a ROM 52, a RAM 53 and an ASIC 54, but connected to a serial communication port of the ASIC 54 via a serial communication line L1. The presence of the serial memory 12 does not adversely influence data transmission in the internal bus to pose a problem. The connection of the serial memory 12 and the ASIC 54 by the serial communication line L1 with fewer signal conductors can suppress superimposed noise on the signal conductors. A normal operation can be ensured in a main program stored in the ROM 52. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、外部メモリに格納
されたプログラムを適宜ダウンロードして実行可能な電
子機器及び検査システムに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic device and an inspection system capable of appropriately downloading and executing a program stored in an external memory.

【0002】[0002]

【従来の技術及び発明が解決しようとする課題】従来、
電子機器の製造工程においては、その特定機能を有する
プリント配線基板(以下、単に「基板」という)を電子
機器内に組み込む前に、基板上に実装されたCPU、R
OM、RAM、或いはASIC(特定用途向け半導体集
積回路)等からなるコントローラが、正常に機能するか
どうかを検査するファンクションチェックが行われ、こ
れにパスした基板のみが電子機器内に組み込まれてい
る。
2. Description of the Related Art Conventionally, the problems to be solved by the invention
In a process of manufacturing an electronic device, a CPU, R mounted on the printed circuit board (hereinafter simply referred to as “substrate”) having the specific function is mounted on the substrate before being incorporated in the electronic device.
A function check is performed to check whether or not a controller including an OM, a RAM, or an ASIC (semiconductor integrated circuit for a specific application) normally functions, and only a substrate that passes the function check is incorporated in an electronic device. .

【0003】このファンクションチェックに際しては、
具体的には図7にその概略図を示すように、例えばメイ
ンコントロール基板161において、コントローラ10
5を構成するCPU151、ROM152、RAM15
3、ASIC154等を互いに接続する複数の内部バス
Bの所定のポイントに、外部信号線接続用のピン(針
山)P0を夫々設置しておく。続いてこのピンP0に対
し、ファンクションチェックプログラム(以下「F/C
プログラム」という)を格納したフラッシュROM11
2から延出したパラレル通信線Lの先端を接続する
(尚、同図においては、簡単のため、この「パラレル通
信線L」及び「複数の内部バスB」を夫々一本の線で表
現している)。
In this function check,
Specifically, as shown in the schematic view of FIG. 7, for example, in the main control board 161, the controller 10
5, CPU 152, ROM 152, RAM 15
3. Pins (needle ridges) P0 for external signal line connection are installed at predetermined points of the plurality of internal buses B that connect the ASIC 154 and the like to each other. Then, for this pin P0, a function check program (hereinafter referred to as "F / C
Flash ROM 11 storing "program")
Connect the ends of the parallel communication lines L extending from 2 (in the figure, for simplicity, the "parallel communication line L" and the "plurality of internal buses B" are each represented by one line. ing).

【0004】そしてこの状態で、CPU151が、RO
M152に格納されたプログラムに基づき、このF/C
プログラムをフラッシュROM112からRAM153
にダウンロードして実行する。尚、この場合F/Cプロ
グラムを予めROM152に組み込んでおく等の方法も
考えられるが、このF/Cプログラムの容量が比較的大
きく、また、ROM152にマスクROMの形で組み込
むと、後にそのプログラムの内容を書き換えることがで
きない。そこで一般には、メインコントロール基板16
1とは独立した基板111に実装された外部メモリとし
てのフラッシュROM112から、このF/Cプログラ
ムをダウンロードするようになっている。
In this state, the CPU 151 causes the RO
This F / C is based on the program stored in M152.
Program from flash ROM 112 to RAM 153
Download and run. In this case, a method of pre-installing the F / C program in the ROM 152 may be considered. However, the capacity of the F / C program is relatively large, and if the F / C program is installed in the ROM 152 in the form of a mask ROM, the program is later written. The contents of can not be rewritten. Therefore, in general, the main control board 16
The F / C program is downloaded from a flash ROM 112, which is an external memory mounted on a substrate 111 independent of the CPU 1.

【0005】そして、このときF/Cプログラムを実行
して得られた検査結果が、ASIC154、通信線L0
及びI/Oインタフェース155を介して外部のパーソ
ナルコンピュータ等のデータ送受信機器PCに送信され
る。検査員は、このデータ送受信機器PCのディスプレ
イ上に表示された検査結果を確認し、この検査にパスし
たメインコントロール基板161のみを、電子機器内へ
の組付工程に搬送する。
Then, the inspection result obtained by executing the F / C program at this time is the ASIC 154 and the communication line L0.
Also, it is transmitted to the data transmitting / receiving device PC such as an external personal computer via the I / O interface 155. The inspector confirms the inspection result displayed on the display of the data transmitting / receiving device PC, and conveys only the main control board 161 that has passed this inspection to the assembly process into the electronic device.

【0006】しかしながら、このようにファンクション
チェック時に内部バスBに対してフラッシュROM11
2を接続すると、内部バスBのデータ伝送上の負荷が大
きくなる。一方、このファンクションチェックが終了す
ると、フラッシュROM112が取り外されてその負荷
が除かれる。このため、ファンクションチェック時と実
際のメインプログラムの実行時とで、伝送データの信号
波形が異なる場合が生じる。また、フラッシュROM1
12から別途引き出されたパラレル通信線Lにノイズが
重畳して信号波形を乱す場合が生じる。その結果、RO
M152に格納されたメインプログラムが正常に動作し
ない場合があるという問題があった。
However, the flash ROM 11 for the internal bus B is thus checked at the time of function check.
When 2 is connected, the load on the data transmission of the internal bus B increases. On the other hand, when this function check is completed, the flash ROM 112 is removed and the load is removed. For this reason, the signal waveform of the transmission data may differ between the function check and the actual execution of the main program. Also, flash ROM1
There is a case where noise is superimposed on the parallel communication line L separately drawn from 12 to disturb the signal waveform. As a result, RO
There is a problem that the main program stored in M152 may not operate normally.

【0007】また、このような問題は、F/Cプログラ
ムを実行する場合に限らず、例えば本体のROMに格納
されたメインプログラムの機能を追加するための機能拡
張用プログラムを、外部フラッシュROMから読み込む
場合等にも生じた。本発明は、かかる問題に鑑みてなさ
れたものであり、簡易な通信処理により、内部バスに影
響を与えることなく、外部メモリに格納されたプログラ
ムをダウンロードして実行できる電子機器及び検査シス
テムを提供することを目的とする。
Further, such a problem is not limited to the case where the F / C program is executed. For example, a function expansion program for adding the function of the main program stored in the ROM of the main body is read from the external flash ROM. It also occurred when reading. The present invention has been made in view of such a problem, and provides an electronic device and an inspection system capable of downloading and executing a program stored in an external memory by a simple communication process without affecting the internal bus. The purpose is to do.

【0008】[0008]

【課題を解決するための手段】上記課題に鑑みてなされ
た請求項1記載の電子機器は、所定の制御プログラムに
従った演算処理を実行するCPUと、この制御プログラ
ムを記憶するROMと、データを一時的に格納するRA
Mと、所定の処理を実行するための論理回路部を有する
半導体集積回路とを、内部バスを介して互いに接続した
コントローラを備える。そして、CPUが出力した制御
信号を、上記論理回路部を介して複数の制御対象の少な
くとも一つに出力して所定の動作を行う。尚、ここでい
う「半導体集積回路」には、上記「論理回路部」として
の所謂ユーザロジック部を有するASICが含まれる。
According to another aspect of the present invention, there is provided an electronic apparatus comprising: a CPU for executing arithmetic processing according to a predetermined control program; a ROM for storing the control program; To temporarily store
A controller is provided in which M and a semiconductor integrated circuit having a logic circuit unit for executing a predetermined process are connected to each other via an internal bus. Then, the control signal output from the CPU is output to at least one of the plurality of control targets via the logic circuit section to perform a predetermined operation. The “semiconductor integrated circuit” mentioned here includes an ASIC having a so-called user logic section as the “logic circuit section”.

【0009】上記半導体集積回路は、シリアル通信機能
を備えた書換可能な外部メモリに格納された機能拡張用
プログラムを、シリアル通信にて受信するためのシリア
ル通信ポートを備える。そして、上記CPUは、上記制
御プログラムに従って、外部メモリから半導体集積回路
を介してこの機能拡張用プログラムを検出し、その機能
拡張用プログラムが検出された場合にこれを読取ってR
AMに格納する。そして、このRAMに格納された機能
拡張用プログラムを用いて制御プログラムの機能を拡張
する。尚、ここでいう「外部メモリ」は、上述のように
シリアル通信機能を有するものであればよく、シリアル
メモリに限らず、シリアル通信機能を有するパラレルメ
モリをも含む。
The semiconductor integrated circuit has a serial communication port for receiving, by serial communication, a function expanding program stored in a rewritable external memory having a serial communication function. Then, the CPU detects the function expanding program from the external memory via the semiconductor integrated circuit in accordance with the control program, reads the function expanding program when the function expanding program is detected, and reads the R program.
Store in AM. Then, the function of the control program is expanded using the function expanding program stored in the RAM. The "external memory" referred to here is not limited to the serial memory as long as it has the serial communication function as described above, and includes a parallel memory having the serial communication function.

【0010】かかる構成によれば、外部メモリが、内部
バスに接続されるのではなく、シリアル通信線を介して
半導体集積回路のシリアル通信用ポートに接続される。
このため、外部メモリの存在によって内部バスにデータ
伝送上の大きな負荷がかかることもなく、内部バスを流
れる信号の波形に影響を与えることはない。また、外部
メモリと半導体集積回路とが、信号線の少ないシリアル
通信線により接続されることになるため、当該通信線を
介した重畳ノイズを抑制することができる。仮にノイズ
が重畳したとしても、内部バスには直接接続されていな
いため、内部バスを流れる信号の波形を乱すこともな
い。この結果、CPU,RAM,ROM,及び半導体集
積回路間の通信を正常に保つことができ、ROMに格納
されたメインプログラムの正常な動作を確保することが
できる。
According to this structure, the external memory is not connected to the internal bus but is connected to the serial communication port of the semiconductor integrated circuit via the serial communication line.
Therefore, the presence of the external memory does not impose a heavy load on the internal bus for data transmission, and does not affect the waveform of the signal flowing through the internal bus. Further, since the external memory and the semiconductor integrated circuit are connected by the serial communication line having a small number of signal lines, it is possible to suppress the superimposed noise via the communication line. Even if noise is superimposed, since it is not directly connected to the internal bus, it does not disturb the waveform of the signal flowing through the internal bus. As a result, communication between the CPU, RAM, ROM, and semiconductor integrated circuit can be maintained normally, and normal operation of the main program stored in ROM can be ensured.

【0011】また、この機能拡張処理に際して使用され
る半導体集積回路側のポートが、シリアル通信用ポート
であり、これにシリアル通信線が接続されることになる
ため、信号線の数が少なくそのレイアウトを簡素化する
ことができ、配線上の都合がよい。また、半導体集積回
路側の使用ポート数を最小限にすることができるため、
半導体集積回路の他のポートを、機能拡張用途以外の他
の重要な用途に有効に活用することができる。
Further, since the port on the semiconductor integrated circuit side used in this function expansion processing is a serial communication port and a serial communication line is connected to this port, the number of signal lines is small and the layout thereof is small. Can be simplified, which is convenient for wiring. Also, since the number of ports used on the semiconductor integrated circuit side can be minimized,
Other ports of the semiconductor integrated circuit can be effectively utilized for other important applications other than the function expansion application.

【0012】さらに、外部メモリが書換可能であるた
め、機能拡張用プログラムが改良又は修正された場合に
は、電子機器を分解して別のメモリに取り替える必要も
なく、外部からの通信処理によりその機能拡張用プログ
ラムの内容を適宜書き換えることができるため、使用者
の便宜に供することができる。
Further, since the external memory is rewritable, it is not necessary to disassemble the electronic device and replace it with another memory when the function expansion program is improved or modified, and the external communication process is performed. Since the contents of the function expansion program can be rewritten as appropriate, it can be provided for the convenience of the user.

【0013】また、かかる技術思想は、機能拡張用プロ
グラムをダウンロードする場合だけでなく、上述したフ
ァンクションチェック時に、F/Cプログラムをダウン
ロードして実行する場合にも適用することができる。す
なわち、請求項2に記載の電子機器も同様に、所定の制
御プログラムに従った演算処理を実行するCPUと、こ
の制御プログラムを記憶するROMと、データを一時的
に格納するRAMと、所定の処理を実行するための論理
回路部を有する半導体集積回路とを、内部バスを介して
互いに接続したコントローラを備える。そして、CPU
が出力した制御信号を、論理回路部を介して複数の制御
対象の少なくとも一つに出力して所定の動作を行う。
Further, the technical idea can be applied not only when downloading the function expanding program but also when downloading and executing the F / C program at the time of the function check described above. That is, also in the electronic device according to the second aspect, similarly, a CPU that executes arithmetic processing according to a predetermined control program, a ROM that stores this control program, a RAM that temporarily stores data, and a predetermined A semiconductor integrated circuit having a logic circuit unit for executing processing is connected to each other via an internal bus. And CPU
The control signal output by the device is output to at least one of the plurality of control targets via the logic circuit unit to perform a predetermined operation.

【0014】上記半導体集積回路は、シリアル通信機能
を備えた書換可能な外部メモリに格納された検査用プロ
グラムを、シリアル通信にて受信するためのシリアル通
信ポートを備える。そして、上記CPUは、上記制御プ
ログラムに従って、外部メモリから検査用プログラム
(F/Cプログラム)を受信してRAMに格納し、この
RAMに格納された検査用プログラムを実行して、上記
コントローラの検査処理を行う。尚、ここでいう「外部
メモリ」も、シリアルメモリに限らず、シリアル通信機
能を有するパラレルメモリをも含む。
The above semiconductor integrated circuit has a serial communication port for receiving by serial communication the inspection program stored in a rewritable external memory having a serial communication function. Then, the CPU receives the inspection program (F / C program) from the external memory according to the control program, stores the inspection program in the RAM, executes the inspection program stored in the RAM, and inspects the controller. Perform processing. The “external memory” here is not limited to a serial memory, but includes a parallel memory having a serial communication function.

【0015】かかる構成においては、検査用プログラム
自体が一つの独立したプログラムであるため、RAM上
にダウンロードされると、本体のROMに格納されたメ
インプログラムとは機能的に切り離されて実行されるこ
とになる。かかる構成によれば、請求項1の場合と同様
に、半導体集積回路と外部メモリとの間のシリアル通信
により検査用プログラムのダウンロードが実現される。
また、検査処理の終了後に外部メモリを取り外したとし
ても、内部バスを流れる信号の波形を変化させることは
ない。このため、この外部メモリの存在により内部バス
に影響を与えることがなく、請求項1の場合と同様の効
果を得ることができる。
In such a configuration, since the inspection program itself is one independent program, when it is downloaded into the RAM, it is functionally separated from the main program stored in the ROM of the main body and executed. It will be. According to this configuration, the inspection program can be downloaded by serial communication between the semiconductor integrated circuit and the external memory, as in the case of claim 1.
Further, even if the external memory is removed after the inspection process is completed, the waveform of the signal flowing through the internal bus is not changed. Therefore, the presence of this external memory does not affect the internal bus, and the same effect as in the case of claim 1 can be obtained.

【0016】その場合、例えば請求項3に記載のよう
に、外部メモリが、メインコントロール基板とは独立し
た基板に実装されて外部メモリユニットの一部を構成
し、電子機器が、この外部メモリユニットを外部から着
脱可能に接続するためのスロットを備えていると良い。
In this case, for example, as described in claim 3, the external memory is mounted on a board independent of the main control board to form a part of the external memory unit, and the electronic device is connected to the external memory unit. It is preferable to have a slot for detachably connecting to the outside.

【0017】かかる構成によれば、外部メモリユニット
を上記スロットを介して電子機器に容易に脱着すること
ができ、取扱い上便利だからである。また、請求項4に
記載の電子機器のように、上記機能拡張用プログラムと
検査用プログラムとを選択的にダウンロードできる構成
とすると、汎用性が高まる。
According to this structure, the external memory unit can be easily attached to and detached from the electronic device through the slot, which is convenient for handling. Moreover, if the configuration is such that the function expanding program and the inspection program can be selectively downloaded as in the electronic device according to the fourth aspect, versatility is enhanced.

【0018】すなわち、請求項4に記載の電子機器も、
所定の制御プログラムに従った演算処理を実行するCP
Uと、この制御プログラムを記憶するROMと、データ
を一時的に格納するRAMと、所定の処理を実行するた
めの論理回路部を有する半導体集積回路とを、内部バス
を介して互いに接続したコントローラを備える。そし
て、上記CPUが出力した制御信号を、論理回路部を介
して複数の制御対象の少なくとも一つに出力して所定の
動作を実行する。
That is, the electronic device according to claim 4 also
CP that executes arithmetic processing according to a predetermined control program
A controller in which a U, a ROM storing this control program, a RAM temporarily storing data, and a semiconductor integrated circuit having a logic circuit unit for executing a predetermined process are connected to each other via an internal bus. Equipped with. Then, the control signal output from the CPU is output to at least one of the plurality of control targets via the logic circuit unit to execute a predetermined operation.

【0019】上記半導体集積回路は、シリアル通信機能
を備え機能拡張用プログラムを格納した書換可能な第1
メモリ、及びシリアル通信機能を備え検査用プログラム
を格納した書換可能な第2メモリの各々と、シリアル通
信するためのシリアル通信ポートを備える。そしてさら
に、上記半導体集積回路は、第1メモリと通信して機能
拡張用プログラムをRAMに格納可能な通常モードと、
第2メモリと通信して検査用プログラムをRAMに格納
可能な検査モードとのいずれか一方を、予め選択的に設
定するためのモード設定手段を備える。
The above semiconductor integrated circuit has a serial communication function, and is a rewritable first storage function storing program.
Each of the memories and a rewritable second memory having a serial communication function and storing an inspection program is provided with a serial communication port for serial communication. Further, the semiconductor integrated circuit communicates with the first memory and stores a function expansion program in the RAM in a normal mode,
A mode setting unit is provided for selectively setting in advance one of the inspection modes capable of storing the inspection program in the RAM by communicating with the second memory.

【0020】そして、上記CPUは、モード設定手段に
より通常モードが設定されている場合には、上記制御プ
ログラムに従って、半導体集積回路を介して1メモリ内
の機能拡張用プログラムを検出し、この機能拡張用プロ
グラムが検出された場合にこれを読取ってRAMに格納
する。そして、このRAMに格納された機能拡張用プロ
グラムを用いて制御プログラムの機能を拡張し、この拡
張された機能に基づいた処理を行う。
Then, when the normal mode is set by the mode setting means, the CPU detects the function expansion program in one memory through the semiconductor integrated circuit according to the control program, and expands the function. When the program for use is detected, it is read and stored in the RAM. Then, the function expansion program stored in the RAM is used to expand the function of the control program, and the processing based on the expanded function is performed.

【0021】一方、モード設定手段により検査モードが
設定されている場合には、上記CPUは、上記制御プロ
グラムに従って、半導体集積回路を介して第2メモリ内
の検査用プログラムを受信してRAMに格納し、このR
AMに格納された検査用プログラムを実行して、コント
ローラの検査処理を行う。
On the other hand, when the inspection mode is set by the mode setting means, the CPU receives the inspection program in the second memory via the semiconductor integrated circuit according to the control program and stores it in the RAM. And this R
The inspection program stored in the AM is executed to inspect the controller.

【0022】尚、ここでいう「モード設定手段」は、手
動で切り替えを行うディップスイッチのようなハード的
なスイッチでもよいし、外部からの通信により半導体集
積回路の特定のポートの状態を「High」又は「Low」に
切り替えるソフト的なスイッチであってもよい。
The "mode setting means" here may be a hardware switch such as a DIP switch which is manually switched, or the state of a specific port of the semiconductor integrated circuit is set to "High" by communication from the outside. Or a soft switch for switching to "Low".

【0023】かかる構成によれば、モード設定手段によ
る設定により、第1メモリ又は第2メモリに選択的にア
クセスすることができ、機能拡張用プログラム又は検査
用プログラムを任意にダウンロードすることができる。
また、その際使用される半導体集積回路側のポートは特
定のシリアル通信ポートであるため、半導体集積回路側
の使用ポートを増加させることもない。
According to such a configuration, the first memory or the second memory can be selectively accessed by the setting by the mode setting means, and the function expansion program or the inspection program can be arbitrarily downloaded.
Further, since the port on the semiconductor integrated circuit side used at that time is a specific serial communication port, the number of ports used on the semiconductor integrated circuit side is not increased.

【0024】このため、請求項1及び請求項2に記載の
電子機器と同様の効果を得られると共に、その汎用性を
高めることができる。また、「通常モード」であるか
「検査モード」であるかのモードチェックのタイミング
は、ROMに格納されたメインプログラム上で任意に設
定することが可能であるが、請求項5に記載のように、
CPUが、電源投入による上記コントローラの起動時
に、モード設定手段による設定モードが、通常モードで
あるか又は検査モードであるかを検出するようにしても
よい。
Therefore, it is possible to obtain the same effects as those of the electronic apparatus according to the first and second aspects and to enhance the versatility thereof. Further, the timing of the mode check whether it is the “normal mode” or the “inspection mode” can be arbitrarily set on the main program stored in the ROM. To
The CPU may detect whether the setting mode by the mode setting means is the normal mode or the inspection mode when the controller is activated by turning on the power.

【0025】かかる構成によれば、メインプログラム中
の主要な処理の実行前に、機能拡張処理又は検査処理を
終えることができ、メインプログラムを円滑に実行する
ことができる。また、このようにダウンロード用のメモ
リが二種類存在する場合にも、請求項6に記載のよう
に、第1メモリ及び第2メモリの少なくとも一方が、メ
インプログラムとは独立した基板に実装されて外部メモ
リユニットの一部を構成し、当該電子機器が、この外部
メモリユニットを外部から着脱可能に接続するためのス
ロットを備えていると、取扱上便利である。
With this configuration, the function expansion process or the inspection process can be completed before the main process in the main program is executed, and the main program can be executed smoothly. Further, even when there are two kinds of download memories, at least one of the first memory and the second memory is mounted on a board independent of the main program as described in claim 6. It is convenient in terms of handling that the electronic device is provided with a slot for detachably connecting the external memory unit from the outside, which constitutes a part of the external memory unit.

【0026】ところで、上記第1メモリは機能拡張用プ
ログラムを格納しているため、プログラムのバージョン
アップに備え、電子機器内部に組み込まれているのが好
ましい。一方、第2メモリは検査用プログラムを格納す
るが、この検査用プログラムは、一般的にはメインコン
トロール基板を電子機器に組み込む前に実行されること
が多く、メインコントロール基板の組み付け後に実行さ
れることは少ないため、メインコントロール基板上に実
装する必要性は比較的小さい。
By the way, since the first memory stores the function expansion program, it is preferable that the first memory is incorporated in the electronic equipment in preparation for the version upgrade of the program. On the other hand, the second memory stores an inspection program, but this inspection program is generally executed before the main control board is incorporated into an electronic device, and is executed after the main control board is attached. Since it is rare, the need to mount it on the main control board is relatively small.

【0027】そこで、請求項7に記載のように、第1メ
モリが、コントローラを備えるメインコントロール基板
上に実装され、この第1メモリと上記半導体集積回路と
が、このメインコントロール基板上の配線を介してシリ
アルに接続されていてもよい。
Therefore, as described in claim 7, the first memory is mounted on the main control board including the controller, and the first memory and the semiconductor integrated circuit connect the wiring on the main control board. It may be serially connected via.

【0028】上記第1メモリと第2メモリの双方を、上
記半導体集積回路のシリアル通信ポートに接続する場合
の具体的態様としては、例えば請求項8に記載のものが
考えられる。すなわち、請求項8に記載の電子機器で
は、第1メモリが、メインコントロール基板上でシリア
ル通信ポートから延出するデータ線に接続される一方、
このシリアル通信ポートから延出するセレクト線に対し
て接続又は非接続可能に構成されている。尚、ここでい
う「データ線」とは、上記シリアル通信線を構成する一
方の線をいい、メモリに格納されたデータを半導体集積
回路に対して伝送するための通信線を意味する。一方、
「セレクト線」とは、半導体集積回路側がメモリの格納
データを取得する際に、当該メモリに対して出力するセ
レクト信号を伝送するための通信線を意味する。従っ
て、半導体集積回路側は、セレクト線を介してセレクト
信号を出力したメモリから、その格納データをデータ線
を介して取得することができる。
As a specific mode for connecting both the first memory and the second memory to the serial communication port of the semiconductor integrated circuit, for example, the one described in claim 8 can be considered. That is, in the electronic device according to claim 8, the first memory is connected to the data line extending from the serial communication port on the main control board,
It is configured to be connectable or non-connectable to the select line extending from this serial communication port. The "data line" here means one of the lines forming the serial communication line, and means a communication line for transmitting the data stored in the memory to the semiconductor integrated circuit. on the other hand,
The “select line” means a communication line for transmitting a select signal output to the memory when the semiconductor integrated circuit side acquires the data stored in the memory. Therefore, the semiconductor integrated circuit side can acquire the stored data through the data line from the memory that outputs the select signal through the select line.

【0029】そして、第1メモリがセレクト線に対して
非接続状態にされているときに、第2メモリが、セレク
ト線及びデータ線の双方に接触して接続又は取り外し可
能に構成されている。すなわち、第1メモリがセレクト
線に対して非接続状態である場合には、第1メモリに格
納された機能拡張用プログラムが半導体集積回路側に出
力されることはない。このため、第2メモリがセレクト
線及びデータ線の双方に接触して接続されると、半導体
集積回路側から出力されたセレクト信号は第2メモリに
入力され、第2メモリからデータ線を介して検査用プロ
グラムが出力される。従って、半導体集積回路側は、検
査用プログラムを選択的に取得することができる。
When the first memory is not connected to the select line, the second memory is in contact with both the select line and the data line so that the second memory can be connected or disconnected. That is, when the first memory is not connected to the select line, the function expanding program stored in the first memory is not output to the semiconductor integrated circuit side. Therefore, when the second memory is in contact with and connected to both the select line and the data line, the select signal output from the semiconductor integrated circuit side is input to the second memory, and the second memory outputs the select signal via the data line. The inspection program is output. Therefore, the semiconductor integrated circuit side can selectively acquire the inspection program.

【0030】一方、第1メモリがセレクト線に対して接
続状態である場合には、第2メモリが取り除かれる(或
いはもともと接続されない)。このため、半導体集積回
路側から出力されたセレクト信号は第1メモリに入力さ
れ、第1メモリからデータ線を介して機能拡張用プログ
ラムが出力される。従って、半導体集積回路側は、機能
拡張用プログラムを選択的に取得することができる。
On the other hand, when the first memory is connected to the select line, the second memory is removed (or originally not connected). Therefore, the select signal output from the semiconductor integrated circuit side is input to the first memory, and the function expansion program is output from the first memory via the data line. Therefore, the semiconductor integrated circuit side can selectively acquire the function expansion program.

【0031】尚、上記第1メモリのセレクト線への接続
又は非接続状態の切替えについては、手動で切り替える
ハード的な切替スイッチを用いてもよいし、当初セレク
ト線の一部を断線状態として非接続状態としておき、特
定の素子を実装することにより断線部を接続して接続状
態にする方法等が考えられる。
For switching the connection or non-connection state of the first memory to the select line, a manually operated hardware changeover switch may be used. A method is conceivable in which the disconnection portions are connected to each other by connecting the disconnection portions by mounting a specific element in the connected state.

【0032】より具体的構成としては、後述する実施例
でも述べるように、例えば当初セレクト線の一部を断線
状態として、半導体集積回路と第1メモリとを非接続状
態としておくと共に、このセレクト線及びデータ線の夫
々の特定のポイントに針山を設けておく。そして、検査
モードの間にのみこの針山に第2メモリから延出する信
号線(セレクト線及びデータ線)を夫々接触させること
により、検査プログラムをダウンロード可能にする。そ
して、検査モードが終了すると、第2メモリを取り去
り、上記セレクト線の断線部に抵抗等を実装して半導体
集積回路と第1メモリとを接続状態とし、この第1メモ
リの機能拡張用プログラムをダウンロード可能とすると
いった構成をとることができる。
As a more specific configuration, as will be described in the embodiments to be described later, for example, a part of the select line is initially disconnected so that the semiconductor integrated circuit and the first memory are not connected and the select line is also connected. And needle points are provided at specific points on the data line. The inspection program can be downloaded by bringing the signal lines (select line and data line) extending from the second memory into contact with the needles only during the inspection mode. Then, when the inspection mode ends, the second memory is removed, a resistor or the like is mounted on the disconnection portion of the select line to bring the semiconductor integrated circuit and the first memory into a connected state, and the function expansion program for the first memory is executed. It can be configured to be downloadable.

【0033】また、このように第2メモリ側の信号線を
接触させる態様を取ることにより、検査処理終了後、こ
の第2メモリを容易に取り除くことができる。また、請
求項9に記載のように、上記各メモリは、シリアルフラ
ッシュROMであるのが好ましい。フラッシュROM
は、一般的に書換可能なROMの中でも容量が大きく、
機能拡張用プログラム又は検査用プログラムを余裕をも
って格納できるからである。
Further, by adopting such a mode that the signal lines on the second memory side are brought into contact with each other, the second memory can be easily removed after the inspection process is completed. Further, as described in claim 9, it is preferable that each of the memories is a serial flash ROM. Flash ROM
Is the largest of the rewritable ROMs in general,
This is because the function expansion program or the inspection program can be stored with a sufficient margin.

【0034】尚、上記検査用プログラムについては、メ
インコントロール基板上のコントローラのチェックの際
にのみ使用され、電子機器内に常駐させる必要性がない
場合もある。この場合には、本発明の技術思想を基板レ
ベルの検査システムとして構築することもできる。
In some cases, the above inspection program is used only when checking the controller on the main control board and does not need to be resident in the electronic device. In this case, the technical idea of the present invention can be constructed as a board-level inspection system.

【0035】すなわち、請求項10に記載の検査システ
ムは、所定の制御プログラムに従った演算処理を実行す
るCPUと、この制御プログラムを記憶するROMと、
データを一時的に格納するRAMと、所定の処理を実行
するための論理回路部を有する半導体集積回路とを、内
部バスを介して互いに接続したコントローラの検査処理
を行う。
That is, an inspection system according to a tenth aspect of the present invention includes a CPU for executing arithmetic processing according to a predetermined control program, a ROM for storing the control program,
An inspection process is performed on a controller in which a RAM for temporarily storing data and a semiconductor integrated circuit having a logic circuit unit for executing a predetermined process are connected to each other via an internal bus.

【0036】上記半導体集積回路は、シリアル通信機能
を備えた書換可能な外部メモリに格納された検査用プロ
グラムを、シリアル通信にて受信するためのシリアル通
信ポートを備える。そして、CPUは、制御プログラム
に従って、外部メモリから検査用プログラムを受信して
RAMに格納し、このRAMに格納された検査用プログ
ラムを実行して、コントローラの検査処理を行う。
The semiconductor integrated circuit has a serial communication port for receiving the inspection program stored in the rewritable external memory having the serial communication function by serial communication. Then, according to the control program, the CPU receives the inspection program from the external memory, stores it in the RAM, executes the inspection program stored in the RAM, and performs the inspection processing of the controller.

【0037】かかる構成によれば、請求項2に記載の電
子機器と同様の効果が得られる。
According to this structure, the same effect as the electronic device according to the second aspect can be obtained.

【0038】[0038]

【発明の実施の形態】以下、本発明の好適な実施例を図
面に基づいて説明する。 [第1実施例]本実施例は、本発明を電子機器としての
レーザプリンタに具体化したものであり、図1は当該レ
ーザプリンタの主要構成を表すブロック図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below with reference to the drawings. [First Embodiment] In this embodiment, the present invention is embodied in a laser printer as an electronic device, and FIG. 1 is a block diagram showing the main configuration of the laser printer.

【0039】同図に示すように、レーザプリンタ1は、
使用者が予め各種モード設定を行うためのパネル部2、
内蔵する各種機構の駆動回路や各種センサ等を備えるエ
ンジン部3、印字の際の露光を行うスキャナ部4、及び
これらパネル部2,エンジン部3,スキャナ部4と所定
の通信を行って目的の印字制御処理を実行するコントロ
ーラ5等を備える。
As shown in the figure, the laser printer 1 is
Panel unit 2 for the user to set various modes in advance,
An engine unit 3 including drive circuits for various mechanisms incorporated therein, various sensors, and the like, a scanner unit 4 that performs exposure during printing, and a predetermined communication with these panel unit 2, engine unit 3, and scanner unit 4 The controller 5 and the like that execute print control processing are provided.

【0040】コントローラ5は、所定の制御プログラム
に基づいてレーザプリンタ1内の各種機構への制御信号
を出力するCPU51と、種々の制御プログラムが格納
されたROM52と、パーソナルコンピュータやホスト
コンピュータ等の外部のデータ送受信機器PCから受信
した印字データを格納する受信バッファ等の各種メモリ
が設けられたRAM53と、特定の用途に応じて任意に
論理回路をプログラムしたユーザロジック部54a(論
理回路部)を有するASIC54と、データ送受信機器
PCとの通信用ケーブルを接続するためのI/Oインタ
フェース55とを備える。これらは、メインコントロー
ル基板61上に実装され、内部バスを介して接続されて
いる。
The controller 5 outputs a control signal to various mechanisms in the laser printer 1 based on a predetermined control program, a ROM 52 in which various control programs are stored, an external device such as a personal computer or a host computer. RAM 53 provided with various memories such as a reception buffer for storing print data received from the data transmission / reception device PC, and a user logic section 54a (logic circuit section) in which a logic circuit is arbitrarily programmed according to a specific application. An ASIC 54 and an I / O interface 55 for connecting a communication cable with the data transmitting / receiving device PC are provided. These are mounted on the main control board 61 and are connected via an internal bus.

【0041】一方、エンジン部3は、図示しない給紙ロ
ーラ,レジストローラ,感光ドラム,加熱ローラ,押圧
ローラ,排紙ローラ,ピンチローラ等を夫々動作させる
メインモータを駆動するためのメインモータ駆動回路、
感光ドラム,転写ローラ,帯電器,現像ローラ及びクリ
ーニングローラ等に高圧電界を発生させる電界発生回
路、加熱ローラ内の定着用ヒータを動作させるための定
着用ヒータ駆動回路等の各種回路や、トナーの残量を検
出するトナーセンサ、給紙状態を検出する給紙センサ、
排紙状態を検出する排紙センサ等の各種センサを備え
る。
On the other hand, the engine section 3 is a main motor drive circuit for driving a main motor for operating a paper feed roller, a resist roller, a photosensitive drum, a heating roller, a pressure roller, a paper discharge roller, a pinch roller, etc., which are not shown. ,
Various circuits such as an electric field generation circuit for generating a high-voltage electric field on the photosensitive drum, the transfer roller, the charger, the developing roller and the cleaning roller, a fixing heater driving circuit for operating the fixing heater in the heating roller, and toner Toner sensor that detects the remaining amount, paper feed sensor that detects the paper feed status,
Various sensors such as a paper discharge sensor for detecting the paper discharge state are provided.

【0042】そして、CPU51は、所定の通信線を介
してパネル部2やスキャナ部4と必要な通信処理を行う
一方、ASIC54及び所定の通信線を介してエンジン
部3にアクセスし、各種回路への所定の制御信号の送信
や、各種センサからの出力信号の受信を行う。
Then, the CPU 51 performs necessary communication processing with the panel unit 2 and the scanner unit 4 via a predetermined communication line, while accessing the engine unit 3 via the ASIC 54 and a predetermined communication line to access various circuits. Of the predetermined control signal and the reception of output signals from various sensors.

【0043】また、レーザプリンタ1の前面下部には、
外部メモリユニット10を脱着可能に装着するためのス
ロット6が設けられている。この外部メモリユニット1
0は、メインコントロール基板61とは独立したプリン
ト基板11上にシリアルメモリ12(外部メモリ)を実
装して構成されている。シリアルメモリ12は、シリア
ル通信機能を有するフラッシュROMからなり、その内
部には、ROM52に格納されたメインプログラムの機
能を拡張する機能拡張用プログラムが格納されている。
そして、ASIC54の特定のシリアル通信ポートから
延出するシリアル通信線L1がシリアルメモリ12に接
続され、CPU51が、ASIC54を介してシリアル
メモリ12から機能拡張用プログラムを読み出すことが
できるように構成されている。
Further, on the lower front surface of the laser printer 1,
A slot 6 for detachably mounting the external memory unit 10 is provided. This external memory unit 1
0 is configured by mounting a serial memory 12 (external memory) on a printed circuit board 11 independent of the main control board 61. The serial memory 12 is composed of a flash ROM having a serial communication function, and a function expanding program for expanding the function of the main program stored in the ROM 52 is stored therein.
Then, the serial communication line L1 extending from a specific serial communication port of the ASIC 54 is connected to the serial memory 12, and the CPU 51 is configured so that the function expansion program can be read from the serial memory 12 via the ASIC 54. There is.

【0044】より詳細には、ASIC54には、シリア
ルメモリ12にアクセスするか否かを予め設定する切替
スイッチ54b(モード設定手段)が設けられている。
本実施例において、この切替スイッチ54bは、レーザ
プリンタ1の外部に露出したディップスイッチからな
り、使用者が当該スイッチを外部から手動で「High」又
は「Low」に適宜切り替えられるようになっている。
More specifically, the ASIC 54 is provided with a changeover switch 54b (mode setting means) for presetting whether or not to access the serial memory 12.
In this embodiment, the changeover switch 54b is a dip switch exposed to the outside of the laser printer 1 so that the user can manually switch the switch to "High" or "Low" from the outside. .

【0045】そして、この切替スイッチ54bが「Lo
w」に設定された状態で電源が投入されコントローラが
起動されると、CPU51が、ROM52に格納された
メインプログラムに従ってシリアルメモリ12にアクセ
スし、機能拡張用プログラムを読み出せる機能拡張モー
ドに移行する。
Then, the changeover switch 54b is set to "Lo
When the power is turned on and the controller is activated in the state set to "w", the CPU 51 accesses the serial memory 12 according to the main program stored in the ROM 52, and shifts to the function expansion mode in which the function expansion program can be read. .

【0046】一方、この切替スイッチ54bが「High」
に設定された状態で電源が投入されコントローラが起動
されると、CPU51はシリアルメモリ12にはアクセ
スせず、ROM52に格納されたメインプログラムを実
行する。以上のように、本実施例のレーザプリンタ1に
おいては、シリアルメモリ12が、CPU51,ROM
52,RAM53,ASIC54等を接続する内部バス
に接続されるのではなく、シリアル通信線L1を介して
ASIC54のシリアル通信用ポートに接続される。こ
のため、シリアルメモリ12の存在により内部バスに負
荷を与えてデータ伝送に悪影響を及ぼすといった問題が
生じない。
On the other hand, the changeover switch 54b is "High".
When the power is turned on and the controller is activated in the state set to, the CPU 51 executes the main program stored in the ROM 52 without accessing the serial memory 12. As described above, in the laser printer 1 according to the present embodiment, the serial memory 12 includes the CPU 51 and the ROM.
52, the RAM 53, the ASIC 54 and the like are not connected to the internal bus, but are connected to the serial communication port of the ASIC 54 via the serial communication line L1. Therefore, there is no problem that the presence of the serial memory 12 imposes a load on the internal bus and adversely affects the data transmission.

【0047】また、シリアルメモリ12とASIC54
とが、信号線の少ないシリアル通信線L1により接続さ
れることになるため、当該信号線への重畳ノイズを抑制
することができる。この結果、CPU51,ROM5
2,RAM53,及びASIC54間の通信を正常に保
つことができ、ROM52に格納されたメインプログラ
ムの正常な動作を確保することができる。
In addition, the serial memory 12 and the ASIC 54
Since and are connected by the serial communication line L1 having a small number of signal lines, it is possible to suppress the superimposed noise on the signal lines. As a result, CPU51, ROM5
The communication between the RAM 2, the RAM 53, and the ASIC 54 can be normally maintained, and the normal operation of the main program stored in the ROM 52 can be ensured.

【0048】また、ASIC54のシリアル通信用ポー
トに対してシリアル通信線が接続されることになるた
め、信号線の数が少なくそのレイアウトを簡素化するこ
とができ、配線上の都合がよい。また、機能拡張用プロ
グラムの格納のために使用するASIC54側のポート
数を最小限にすることができるため、ASIC54の他
のポートを、それ以外の重要な用途に有効に活用するこ
とができる。
Further, since the serial communication line is connected to the serial communication port of the ASIC 54, the number of signal lines is small and the layout can be simplified, which is convenient for wiring. Further, since the number of ports on the ASIC 54 side used for storing the function expansion program can be minimized, other ports of the ASIC 54 can be effectively utilized for other important purposes.

【0049】さらに、シリアルメモリ12が書換可能で
あるため、機能拡張用プログラムが改良又は修正された
ような場合には、例えばデータ送受信機器PCからの通
信によりその内容を容易に書き換えることができるた
め、使用者の便宜に供することができる。 [第2実施例]本実施例は、上記第1実施例の変形例に
相当するものであり、レーザプリンタのコントローラの
ファンクションチェックを行う検査システムに係るもの
である。そして、シリアルメモリ212に上述したF/
Cプログラムが格納されている点でも第1実施例と異な
る。
Further, since the serial memory 12 is rewritable, if the function expanding program is improved or modified, its contents can be easily rewritten by communication from the data transmitting / receiving device PC, for example. , Can be provided for the convenience of the user. [Second Embodiment] This embodiment corresponds to a modification of the first embodiment and relates to an inspection system for performing a function check of a controller of a laser printer. Then, in the serial memory 212, the F /
It is also different from the first embodiment in that the C program is stored.

【0050】図2は本実施例に係る検査システムのブロ
ック図である。ただし、主たる構成要素については第1
実施例にて示したものと同様であるため、同様の構成部
分については同一符号を付してその説明を省略する。
尚、本実施例は、メインコントロール基板61上に実装
されたCPU51,ROM52,RAM53,及びAS
IC54が、正常に機能するかどうかを検査する検査シ
ステムにかかるものであるため、レーザプリンタ全体の
構成については表示されていない。
FIG. 2 is a block diagram of the inspection system according to this embodiment. However, regarding the main components,
Since it is the same as that shown in the embodiment, the same components are designated by the same reference numerals and the description thereof will be omitted.
In this embodiment, the CPU 51, the ROM 52, the RAM 53, and the AS mounted on the main control board 61.
Since the IC 54 is related to the inspection system that inspects whether the IC 54 normally functions, the configuration of the entire laser printer is not displayed.

【0051】シリアルメモリ212は、メインコントロ
ール基板61とは独立したプリント基板11上に実装さ
れ、外部メモリユニット210を構成する。そして、A
SIC54のシリアル通信ポートから延出し、メインコ
ントロール基板61上にパターンとして形成されたシリ
アル通信線L2の所定のポイントには、外部信号線接続
用のピンP2(針山)が夫々設置されている。そして、
ファンクションチェックの際には切替スイッチ54bを
「Low」に設定し、シリアルメモリ212から延出する
シリアル通信線の先端をピンP2に当接させた状態で電
源を投入する。すると、CPU51が、検査モードであ
ると認識し、ROM52に格納されたメインプログラム
に従ってシリアルメモリ212にアクセスし、検査用プ
ログラムを読み出して一旦これをRAM53に格納し、
当該検査用プログラムを実行して検査処理を実施する。
The serial memory 212 is mounted on the printed board 11 independent of the main control board 61, and constitutes the external memory unit 210. And A
Pins P2 (needle ridges) for connecting an external signal line are provided at predetermined points of the serial communication line L2 extending from the serial communication port of the SIC 54 and formed as a pattern on the main control board 61. And
At the time of function check, the changeover switch 54b is set to "Low", and the power is turned on with the tip of the serial communication line extending from the serial memory 212 being in contact with the pin P2. Then, the CPU 51 recognizes that it is in the inspection mode, accesses the serial memory 212 in accordance with the main program stored in the ROM 52, reads the inspection program, and temporarily stores it in the RAM 53.
The inspection program is executed to perform the inspection process.

【0052】このとき、CPU51,ROM52,RA
M53,及びASIC54が、正常に機能しているかど
うかの情報がI/Oインタフェース55を介してデータ
送受信機器PCに出力され、検査員は、このデータ送受
信機器PCの図示しないディスプレイに表示された情報
を確認して機能チェックを行う。そして、このファンク
ションチェックにパスしたメインコントロール基板61
のみがレーザプリンタに組み込まれる。
At this time, CPU 51, ROM 52, RA
Information indicating whether or not the M53 and the ASIC 54 are functioning normally is output to the data transmitting / receiving device PC via the I / O interface 55, and the inspector displays the information displayed on the display (not shown) of the data transmitting / receiving device PC. And check the function. And the main control board 61 that has passed this function check
Only built into the laser printer.

【0053】以上のように、本実施例においても、AS
IC54とシリアルメモリ212との間のシリアル通信
により検査用プログラムのダウンロードが実現される。
また、検査処理の終了後にシリアルメモリ212を取り
外したとしても、内部バスを流れる信号の波形を変化さ
せることはない。このため、このシリアルメモリ212
の存在により内部バスに影響を与えることがなく、第1
実施例の場合と同様の効果を得ることができる。 [第3実施例]本実施例は、第1実施例及び第2実施例
の変形例に相当するものであり、機能拡張用プログラム
と検査用プログラムとを選択的にダウンロードできる構
成を備える点で両実施例とは異なる。
As described above, the AS
The inspection program is downloaded by serial communication between the IC 54 and the serial memory 212.
Further, even if the serial memory 212 is removed after the inspection process is completed, the waveform of the signal flowing through the internal bus is not changed. Therefore, this serial memory 212
The presence of the first bus does not affect the internal bus.
The same effect as that of the embodiment can be obtained. [Third Embodiment] This embodiment corresponds to a modification of the first and second embodiments, and has a configuration capable of selectively downloading the function expansion program and the inspection program. Different from both examples.

【0054】すなわち、図3に示すように、メインコン
トロール基板361上には、機能拡張用プログラムを格
納した第1シリアルメモリ312(第1メモリ)が実装
されている。この第1シリアルメモリ312は、書換可
能なフラッシュROMからなり、ASIC54のシリア
ル通信ポートから延出したシリアル通信線L3に接続さ
れている。このシリアル通信線L3は、メインコントロ
ール基板361上にパターンとして形成されたセレクト
線S1及びデータ線D1からなり、ASIC54は、セ
レクト線S1を介して第1シリアルメモリ312にセレ
クト信号を送信することにより、第1シリアルメモリ3
12に格納された機能拡張用プログラムをデータ線D1
を介して取り込めるようになっている。
That is, as shown in FIG. 3, on the main control board 361, the first serial memory 312 (first memory) storing the function expanding program is mounted. The first serial memory 312 is composed of a rewritable flash ROM and is connected to the serial communication line L3 extending from the serial communication port of the ASIC 54. The serial communication line L3 includes a select line S1 and a data line D1 formed as a pattern on the main control board 361, and the ASIC 54 sends a select signal to the first serial memory 312 via the select line S1. , The first serial memory 3
The function extension program stored in 12 is connected to the data line D1.
It can be taken in via.

【0055】尚、本実施例において、このセレクト線S
1の一部には当初同図のように断線部が設けられている
が、この断線部に抵抗Rを実装することにより、セレク
ト線S1を流れるセレクト信号を第1シリアルメモリに
伝送できるようになっている。そして、第1シリアルメ
モリ312側でこのセレクト信号を受信すると、機能拡
張用プログラムを含むデータがデータ線D1を介してA
SIC54側に送信される。
In this embodiment, this select line S
A disconnection portion is initially provided in a part of 1 as shown in the figure. By mounting a resistor R on this disconnection portion, a select signal flowing through the select line S1 can be transmitted to the first serial memory. Has become. Then, when the select signal is received on the side of the first serial memory 312, the data including the function expansion program is transferred to A via the data line D1.
It is transmitted to the SIC 54 side.

【0056】また、このセレクト線S1及びデータ線D
1には、検査用プログラムを格納した第2シリアルメモ
リ322が接続可能になっている。すなわち、第2シリ
アルメモリ322は、書換可能なフラッシュROMから
なり、検査用プログラムを格納している。この第2シリ
アルメモリ322は、メインコントロール基板361と
は独立した外部のプリント基板321上に実装され、A
SIC54と通信を行うための二本の通信線L4を延出
させている。この通信線L4は、セレクト線S2とデー
タ線D2とからなり、各々の先端が、セレクト線S1及
びデータ線D1上の所定のポイントに夫々設けられたピ
ン(針山)P3に当接可能になっている。
In addition, the select line S1 and the data line D
The first serial memory 322 storing the inspection program can be connected to the first terminal 1. That is, the second serial memory 322 is composed of a rewritable flash ROM and stores the inspection program. The second serial memory 322 is mounted on an external printed circuit board 321 independent of the main control board 361.
Two communication lines L4 for communicating with the SIC 54 are extended. The communication line L4 includes a select line S2 and a data line D2, and the tips of the lines can come into contact with pins (needle mountains) P3 provided at predetermined points on the select line S1 and the data line D1, respectively. ing.

【0057】そして、ASIC54側は、セレクト線S
1及びセレクト線S2を介して第2シリアルメモリ32
2にセレクト信号を送信することにより、第2シリアル
メモリ322に格納された検査用プログラムを含むデー
タをデータ線D2及びデータ線D1を介して取り込める
ようになっている。
The select line S is provided on the ASIC 54 side.
2 and the second serial memory 32 via the select line S2.
By transmitting the select signal to 2, the data including the inspection program stored in the second serial memory 322 can be taken in via the data line D2 and the data line D1.

【0058】この第2シリアルメモリ322は、メイン
コントロール基板361上へのコントローラ305の実
装が終了した後に、ファンクションチェックのためセレ
クト線S1及びデータ線D1に接続されるが、ファンク
ションチェックが終了すると取り外される。このため、
図4に示すように、レーザプリンタ301の内部へは、
メインコントロール基板361上に実装された第1シリ
アルメモリ312のみが収容される。
The second serial memory 322 is connected to the select line S1 and the data line D1 for function check after the controller 305 is mounted on the main control board 361, but is removed when the function check is finished. Be done. For this reason,
As shown in FIG. 4, inside the laser printer 301,
Only the first serial memory 312 mounted on the main control board 361 is accommodated.

【0059】本実施例では、切替スイッチ54bが「Lo
w」である場合に、上記ファンクションチェックを実施
する検査モードに移行し、切替スイッチ54bが「Hig
h」である場合に、メインプログラムの機能拡張して実
行するか又は通常のメインプログラムをそのまま実行す
る通常モードに移行する。
In this embodiment, the changeover switch 54b is set to "Lo
If it is "w", the mode is shifted to the inspection mode in which the function check is performed, and the changeover switch 54b is set to "Hig
If it is “h”, the function of the main program is expanded and executed, or the normal mode is executed in which the normal main program is executed as it is.

【0060】次に、本実施例における具体的通信処理に
ついて、図5のフローチャート及び図6に基づいて説明
する。メインコントロール基板361上のコントローラ
に電源が投入されると、CPU51は、まず切替スイッ
チ54bの設定状態を検出し(S110)、この切替ス
イッチ54bが「Low」であるか否かを判断する(S1
20)。
Next, a specific communication process in this embodiment will be described with reference to the flowchart of FIG. 5 and FIG. When the power of the controller on the main control board 361 is turned on, the CPU 51 first detects the setting state of the changeover switch 54b (S110), and determines whether or not the changeover switch 54b is "Low" (S1).
20).

【0061】そして、切替スイッチ54bが「Low」に
設定されていると判断されると(S120:YES)、
検査モードに設定されていると認識し、ASIC54を
介してセレクト信号を出力する(S130)。このと
き、ASIC54と第1シリアルメモリ312とを接続
するセレクト線S1が、図6(a)に示すように断線状
態となっているため、当該セレクト信号はセレクト線S
2を通って第2シリアルメモリ322側に入力され(一
点鎖線矢印)、第2シリアルメモリ322から検査用プ
ログラムが出力される(実線矢印)。
When it is judged that the changeover switch 54b is set to "Low" (S120: YES),
Recognizing that the inspection mode is set, the select signal is output via the ASIC 54 (S130). At this time, since the select line S1 connecting the ASIC 54 and the first serial memory 312 is in a disconnection state as shown in FIG. 6A, the select signal is the select line S.
It is input to the second serial memory 322 side through 2 (dashed-dotted arrow), and the inspection program is output from the second serial memory 322 (solid arrow).

【0062】CPU51は、この検査用プログラムをA
SIC54を介してRAM53に格納し(S140)、
このRAM53に格納された検査用プログラムを実行し
て検査処理を実施する(S150)。このとき、CPU
51,ROM52,RAM53,及びASIC54が、
正常に機能しているかどうかの情報が、図3に示すI/
Oインタフェース55を介してデータ送受信機器PCに
出力され、検査員は、このデータ送受信機器PCの図示
しないディスプレイに表示された情報を確認して機能チ
ェックを行う。そして、このファンクションチェックに
パスした基板のみがレーザプリンタ301に組み込まれ
る。
The CPU 51 executes the inspection program A
Stored in the RAM 53 via the SIC 54 (S140),
The inspection program stored in the RAM 53 is executed to perform the inspection process (S150). At this time, the CPU
51, ROM52, RAM53, and ASIC54,
The information on whether or not it is functioning normally is displayed in the I / O shown in FIG.
The data is output to the data transmission / reception device PC through the O interface 55, and the inspector confirms the information displayed on the display (not shown) of the data transmission / reception device PC to check the function. Then, only the substrate that has passed this function check is incorporated into the laser printer 301.

【0063】一方、S120において、切替スイッチ5
4bが「Low」でない(つまり「High」である)と判断
された場合には、通常モードであると認識し、ASIC
54を介してセレクト信号を出力する(S160)。こ
のとき、上記セレクト線S1の断線部には、図6(b)
に示すように抵抗Rが実装されて接続されており、ま
た、第2シリアルメモリ322に繋がる通信線L4が取
り除かれているため、当該セレクト信号は第1シリアル
メモリ312側に入力される(一点鎖線矢印)。このた
め、第1シリアルメモリ312に機能拡張用プログラム
が格納されていれば、これが出力される(実線矢印)。
On the other hand, in S120, the changeover switch 5
When it is determined that 4b is not "Low" (that is, "High"), it is recognized as the normal mode, and the ASIC is recognized.
A select signal is output via 54 (S160). At this time, the disconnection portion of the select line S1 is shown in FIG.
Since the resistor R is mounted and connected and the communication line L4 connected to the second serial memory 322 is removed, the select signal is input to the first serial memory 312 side (one point). (Dashed arrow). Therefore, if the function expansion program is stored in the first serial memory 312, this is output (solid line arrow).

【0064】CPU51は、第1シリアルメモリ312
からこの機能拡張用プログラムが出力されたと判断する
と(S170:YES)、この機能拡張用プログラムを
ASIC54を介してRAM53に格納する(S18
0)。そして、ROM52に格納されたメインプログラ
ムを実行する過程において、このRAM53に格納され
た機能拡張用プログラムを適宜使用して目的の処理を実
施する(S190)。
The CPU 51 uses the first serial memory 312
If it is determined that this function expansion program is output from (S170: YES), this function expansion program is stored in the RAM 53 via the ASIC 54 (S18).
0). Then, in the process of executing the main program stored in the ROM 52, the target processing is performed by appropriately using the function expansion program stored in the RAM 53 (S190).

【0065】一方、S170において、CPU51が、
第1シリアルメモリ312から機能拡張用プログラムを
受信できない(つまり機能拡張用プログラムがない)と
判断した場合には(S170:NO)、ROM52に格
納された通常のメインプログラムを実行する(S20
0)。
On the other hand, in S170, the CPU 51
When it is determined that the function expansion program cannot be received from the first serial memory 312 (that is, there is no function expansion program) (S170: NO), the normal main program stored in the ROM 52 is executed (S20).
0).

【0066】以上のように、本実施例においては、抵抗
Rの実装及び通信線L4の接続/非接続により、第1シ
リアルメモリ312又は第2シリアルメモリ322に選
択的にアクセスすることができ、機能拡張用プログラム
又は検査用プログラムを任意にダウンロードすることが
できる。また、その際使用されるASIC54側のポー
トは特定のシリアル通信ポートであるため、ASIC5
4の使用ポートを増加させることもない。
As described above, in this embodiment, by mounting the resistor R and connecting / disconnecting the communication line L4, the first serial memory 312 or the second serial memory 322 can be selectively accessed. The function expansion program or the inspection program can be arbitrarily downloaded. Also, since the port on the ASIC 54 side used at that time is a specific serial communication port, the ASIC 5
It does not increase the number of ports used by No. 4.

【0067】このため、第1実施例及び第2実施例と同
様の効果を得られると共に、その汎用性を高めることが
できる。以上、本発明の実施例について説明したが、本
発明の実施の形態は、上記実施例に何ら限定されること
なく、本発明の技術的範囲に属する限り種々の形態をと
り得ることはいうまでもない。
Therefore, the same effects as those of the first and second embodiments can be obtained and the versatility can be improved. Although the embodiments of the present invention have been described above, it goes without saying that the embodiments of the present invention are not limited to the above embodiments and can take various forms within the technical scope of the present invention. Nor.

【0068】例えば、上記各実施例においては、本発明
をレーザプリンタ又はレーザプリンタのコントローラの
検査システムに具体化した例を示したが、レーザプリン
タ以外の電子機器についても同様に適用可能であること
はもちろんである。また、上記第1実施例においては、
シリアルメモリ12に機能拡張用プログラムを格納した
例を示したが、シリアルメモリ12に検査用プログラム
を格納して検査処理を行う構成としてもよい。
For example, in each of the above-described embodiments, an example in which the present invention is embodied in a laser printer or an inspection system for a controller of a laser printer is shown, but the invention can be similarly applied to electronic equipment other than the laser printer. Of course. In addition, in the first embodiment,
Although the example in which the function expansion program is stored in the serial memory 12 is shown, the inspection program may be stored in the serial memory 12 to perform the inspection process.

【0069】さらに、上記第3実施例においては、抵抗
Rを実装することによりセレクト線S1の断線部を接続
する態様を示したが、当該断線部にハード的な切替スイ
ッチを設け、セレクト線S1の接続状態を適宜変更でき
る構成としてもよい。
Further, in the third embodiment described above, the mode in which the disconnection portion of the select line S1 is connected by mounting the resistor R is shown. However, a hardware changeover switch is provided in the disconnection portion to select the selection line S1. The connection state may be changed appropriately.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の第1実施例に係るレーザプリンタの
電気的構成を表すブロック図である。
FIG. 1 is a block diagram showing an electrical configuration of a laser printer according to a first embodiment of the invention.

【図2】 第2実施例の検査システムの電気的構成を表
すブロック図である。
FIG. 2 is a block diagram showing an electrical configuration of an inspection system of a second embodiment.

【図3】 第3実施例の検査システムの電気的構成を表
すブロック図である。
FIG. 3 is a block diagram showing an electrical configuration of an inspection system of a third embodiment.

【図4】 第3実施例のレーザプリンタの電気的構成を
表すブロック図である。
FIG. 4 is a block diagram showing an electrical configuration of a laser printer according to a third embodiment.

【図5】 第3実施例に係る具体的通信処理を表すフロ
ーチャートである。
FIG. 5 is a flowchart showing a specific communication process according to the third embodiment.

【図6】 第3実施例に係る具体的通信処理を表す説明
図である。
FIG. 6 is an explanatory diagram showing a specific communication process according to the third example.

【図7】 従来の検査システムの電気的構成を表すブロ
ック図である。
FIG. 7 is a block diagram showing an electrical configuration of a conventional inspection system.

【符号の説明】[Explanation of symbols]

1,301・・・レーザプリンタ、 5・・・コントロ
ーラ、6・・・スロット、 10,210・・・外部メ
モリユニット、12,212・・・シリアルメモリ、
54・・・ASIC、54a・・・ユーザロジック部、
54b・・・切替スイッチ、61,361・・・メイ
ンコントロール基板、312・・・第1シリアルメモ
リ、 322・・・第2シリアルメモリ、S1,S2・
・・セレクト線、 D1,D2・・・データ線、 R・
・・抵抗
1, 301 ... Laser printer, 5 ... Controller, 6 ... Slot, 10, 210 ... External memory unit, 12, 212 ... Serial memory,
54 ... ASIC, 54a ... User logic part,
54b ... Changeover switch, 61, 361 ... Main control board, 312 ... First serial memory, 322 ... Second serial memory, S1, S2 ...
..Select lines, D1, D2 ... Data lines, R
··resistance

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 所定の制御プログラムに従った演算処理
を実行するCPUと、該制御プログラムを記憶するRO
Mと、データを一時的に格納するRAMと、所定の処理
を実行するための論理回路部を有する半導体集積回路と
を、内部バスを介して互いに接続したコントローラを備
え、 前記CPUが出力した制御信号を、前記論理回路部を介
して複数の制御対象の少なくとも一つに出力して所定の
動作を行う電子機器において、 前記半導体集積回路は、シリアル通信機能を備えた書換
可能な外部メモリに格納された機能拡張用プログラム
を、シリアル通信にて受信するためのシリアル通信ポー
トを備え、 前記CPUは、前記制御プログラムに従って、前記シリ
アル通信機能を備えた外部メモリから前記半導体集積回
路を介して前記機能拡張用プログラムを検出し、該機能
拡張用プログラムが検出された場合にこれを読取って前
記RAMに格納し、該RAMに格納された機能拡張用プ
ログラムを用いて前記制御プログラムの機能を拡張する
ことを特徴とする電子機器。
1. A CPU that executes arithmetic processing according to a predetermined control program, and an RO that stores the control program.
A controller that connects M, a RAM for temporarily storing data, and a semiconductor integrated circuit having a logic circuit unit for executing a predetermined process to each other via an internal bus is provided. In an electronic device that outputs a signal to at least one of a plurality of control targets through the logic circuit unit and performs a predetermined operation, the semiconductor integrated circuit is stored in a rewritable external memory having a serial communication function. A serial communication port for receiving the program for expanding the function by serial communication, and the CPU executes the function from the external memory having the serial communication function via the semiconductor integrated circuit according to the control program. The extension program is detected, and when the function extension program is detected, it is read and stored in the RAM. Electronic apparatus, characterized in that to extend the functionality of the control program using the stored function expansion program.
【請求項2】 所定の制御プログラムに従った演算処理
を実行するCPUと、該制御プログラムを記憶するRO
Mと、データを一時的に格納するRAMと、所定の処理
を実行するための論理回路部を有する半導体集積回路と
を、内部バスを介して互いに接続したコントローラを備
え、 前記CPUが出力した制御信号を、前記論理回路部を介
して複数の制御対象の少なくとも一つに出力して所定の
動作を行う電子機器において、 前記半導体集積回路は、シリアル通信機能を備えた書換
可能な外部メモリに格納された検査用プログラムを、シ
リアル通信にて受信するためのシリアル通信ポートを備
え、 前記CPUは、前記制御プログラムに従って、前記外部
メモリから前記検査用プログラムを受信して前記RAM
に格納し、該RAMに格納された検査用プログラムを実
行して、前記コントローラの検査処理を行うことを特徴
とする電子機器。
2. A CPU that executes arithmetic processing according to a predetermined control program, and an RO that stores the control program.
A controller that connects M, a RAM for temporarily storing data, and a semiconductor integrated circuit having a logic circuit unit for executing a predetermined process to each other via an internal bus is provided. In an electronic device that outputs a signal to at least one of a plurality of control targets through the logic circuit unit and performs a predetermined operation, the semiconductor integrated circuit is stored in a rewritable external memory having a serial communication function. A serial communication port for receiving the checked inspection program by serial communication, the CPU receives the inspection program from the external memory according to the control program, and the RAM
The electronic device is characterized by executing the inspection program stored in the RAM and executing the inspection program stored in the RAM.
【請求項3】 前記外部メモリが、外部メモリユニット
の一部を構成し、 該外部メモリユニットを当該電子機器に対して外部から
着脱可能に接続するためのスロットを備えたことを特徴
とする請求項1又は請求項2に記載の電子機器。
3. The external memory constitutes a part of the external memory unit, and has a slot for detachably connecting the external memory unit to the electronic device from the outside. The electronic device according to claim 1 or 2.
【請求項4】 所定の制御プログラムに従った演算処理
を実行するCPUと、該制御プログラムを記憶するRO
Mと、データを一時的に格納するRAMと、所定の処理
を実行するための論理回路部を有する半導体集積回路と
を、内部バスを介して互いに接続したコントローラを備
え、 前記CPUが出力した制御信号を、前記論理回路部を介
して複数の制御対象の少なくとも一つに出力して所定の
動作を実行する電子機器において、 前記半導体集積回路は、 シリアル通信機能を備え機能拡張用プログラムを格納し
た書換可能な第1メモリ、及びシリアル通信機能を備え
検査用プログラムを格納した書換可能な第2メモリの各
々と、シリアル通信するためのシリアル通信ポートと、 前記第1メモリと通信して前記機能拡張用プログラムを
前記RAMに格納可能な通常モードと、前記第2メモリ
と通信して前記検査用プログラムを前記RAMに格納可
能な検査モードとのいずれか一方を、予め選択的に設定
するためのモード設定手段と、 を備え、 前記CPUは、 前記モード設定手段により前記通常モードが設定されて
いる場合に、前記制御プログラムに従って、前記第1メ
モリから前記半導体集積回路を介して前記機能拡張用プ
ログラムを検出し、該機能拡張用プログラムが検出され
た場合にこれを読取って前記RAMに格納して、該RA
Mに格納された機能拡張用プログラムを用いて前記制御
プログラムの機能を拡張し、該拡張された機能に基づい
た処理を行う一方、 前記モード設定手段により前記検査モードが設定されて
いる場合に、前記制御プログラムに従って、前記第2メ
モリから前記半導体集積回路を介して前記検査用プログ
ラムを受信して前記RAMに格納し、該RAMに格納さ
れた検査用プログラムを実行して、前記コントローラの
検査処理を行うこと、 を特徴とする電子機器。
4. A CPU that executes arithmetic processing according to a predetermined control program, and an RO that stores the control program.
A controller that connects M, a RAM for temporarily storing data, and a semiconductor integrated circuit having a logic circuit unit for executing a predetermined process to each other via an internal bus is provided. In an electronic device that outputs a signal to at least one of a plurality of control targets via the logic circuit unit to execute a predetermined operation, the semiconductor integrated circuit has a serial communication function and stores a function expansion program. A rewritable first memory and a rewritable second memory having a serial communication function and storing an inspection program, a serial communication port for serial communication, and the function expansion by communicating with the first memory. A normal mode in which a test program can be stored in the RAM, and a test mode in which the test program can be stored in the RAM by communicating with the second memory. And a mode setting unit for selectively setting one of the check modes in advance, wherein the CPU, when the normal mode is set by the mode setting unit, according to the control program, The function expansion program is detected from the first memory via the semiconductor integrated circuit, and when the function expansion program is detected, the program is read and stored in the RAM, and the RA
When the function of the control program is expanded by using the function expanding program stored in M and processing based on the expanded function is performed, while the inspection mode is set by the mode setting unit, According to the control program, the inspection program is received from the second memory via the semiconductor integrated circuit and stored in the RAM, and the inspection program stored in the RAM is executed to execute the inspection process of the controller. The electronic device characterized by.
【請求項5】 前記CPUは、 電源投入による前記コントローラの起動時に、前記モー
ド設定手段による設定モードが、前記通常モードである
か又は前記検査モードであるかを検出することを特徴と
する請求項4記載の電子機器。
5. The CPU detects whether the mode set by the mode setting means is the normal mode or the inspection mode when the controller is activated by turning on the power. The electronic device according to 4.
【請求項6】 前記第1メモリ及び前記第2メモリの少
なくとも一方が、外部メモリユニットの一部を構成し、 該外部メモリユニットを当該電子機器に対して外部から
着脱可能に接続するためのスロットを備えたことを特徴
とする請求項4又は請求項5に記載の電子機器。
6. A slot for at least one of the first memory and the second memory forming a part of an external memory unit, and a slot for detachably connecting the external memory unit to the electronic device from the outside. The electronic device according to claim 4, further comprising:
【請求項7】 前記第1メモリが、前記コントローラを
備えるメインコントロール基板上に実装され、 該第1メモリと前記半導体集積回路とが、該メインコン
トロール基板上の配線を介してシリアルに接続されたこ
とを特徴とする請求項4又は請求項5に記載の電子機
器。
7. The first memory is mounted on a main control board including the controller, and the first memory and the semiconductor integrated circuit are serially connected via a wiring on the main control board. The electronic device according to claim 4 or 5, wherein
【請求項8】 前記第1メモリが、前記メインコントロ
ール基板上で前記シリアル通信ポートから延出するデー
タ線に接続される一方、該シリアル通信ポートから延出
するセレクト線に対して接続又は非接続可能に構成さ
れ、 該第1メモリが前記セレクト線に対して非接続状態にさ
れているときに、前記第2メモリが、前記セレクト線及
びデータ線の双方に接触して接続又は取り外し可能に構
成されたことを特徴とする請求項7記載の電子機器。
8. The first memory is connected to a data line extending from the serial communication port on the main control board, and is connected or not connected to a select line extending from the serial communication port. When the first memory is not connected to the select line, the second memory is in contact with both the select line and the data line and can be connected or disconnected. The electronic device according to claim 7, which has been performed.
【請求項9】 前記各メモリが、シリアルフラッシュR
OMであることを特徴とする請求項1〜8のいずれかに
記載の電子機器。
9. Each of the memories is a serial flash R.
It is OM, The electronic device in any one of Claims 1-8 characterized by the above-mentioned.
【請求項10】 所定の制御プログラムに従った演算処
理を実行するCPUと、該制御プログラムを記憶するR
OMと、データを一時的に格納するRAMと、所定の処
理を実行するための論理回路部を有する半導体集積回路
とを、内部バスを介して互いに接続したコントローラの
検査処理を行う検査システムにおいて、 前記半導体集積回路は、シリアル通信機能を備えた書換
可能な外部メモリに格納された検査用プログラムを、シ
リアル通信にて受信するためのシリアル通信ポートを備
え、 前記CPUは、前記制御プログラムに従って、前記外部
メモリから前記検査用プログラムを受信して前記RAM
に格納し、該RAMに格納された検査用プログラムを実
行して、前記コントローラの検査処理を行うことを特徴
とする検査システム。
10. A CPU that executes arithmetic processing according to a predetermined control program, and an R that stores the control program.
In an inspection system for performing an inspection process of a controller in which an OM, a RAM for temporarily storing data, and a semiconductor integrated circuit having a logic circuit unit for executing a predetermined process are connected to each other via an internal bus, The semiconductor integrated circuit includes a serial communication port for receiving, by serial communication, an inspection program stored in a rewritable external memory having a serial communication function, and the CPU is configured to operate in accordance with the control program. The RAM for receiving the inspection program from an external memory
And an inspection program stored in the RAM to execute an inspection program to perform an inspection process of the controller.
JP2001366894A 2001-11-30 2001-11-30 Electronic equipment and check system Pending JP2003167753A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001366894A JP2003167753A (en) 2001-11-30 2001-11-30 Electronic equipment and check system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001366894A JP2003167753A (en) 2001-11-30 2001-11-30 Electronic equipment and check system

Publications (1)

Publication Number Publication Date
JP2003167753A true JP2003167753A (en) 2003-06-13

Family

ID=19176727

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001366894A Pending JP2003167753A (en) 2001-11-30 2001-11-30 Electronic equipment and check system

Country Status (1)

Country Link
JP (1) JP2003167753A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011086142A (en) * 2009-10-16 2011-04-28 Ricoh Co Ltd Image forming apparatus and program controlling method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011086142A (en) * 2009-10-16 2011-04-28 Ricoh Co Ltd Image forming apparatus and program controlling method

Similar Documents

Publication Publication Date Title
US20100049900A1 (en) Memory card and non-volatile memory controller thereof
EP2105752B1 (en) Scan control method, scan control circuit and apparatus
JP4601957B2 (en) On-the-fly configuration of electronic devices with attachable submodules
US20060218445A1 (en) Semiconductor integrated circuit device, debug system, microcomputer, and electronic apparatus
US20080010541A1 (en) Integrated circuit device, debugging tool, debugging system, microcomputer, and electronic instrument
US6567868B1 (en) Structure and method for automatically setting the CPU speed
JP2003167753A (en) Electronic equipment and check system
JP2000162277A (en) Semiconductor integrated circuit
TW459180B (en) Method and apparatus for disabling a graphics device when an upgrade device is installed
JPH11149377A (en) Image forming device
JPH1069396A (en) Chip inspection system and controller
US6144305A (en) Electronic apparatus
JP2003162456A (en) Semiconductor integrated circuit and electronic device
JP2004110460A (en) Electronic apparatus and method for downloading control program
JP4508687B2 (en) Card-type memory interface circuit
KR100617764B1 (en) Mobile terminal and expansion connector for connecting testor via interface connector
JP3002282B2 (en) Emulation tester connection device
JP2002259356A (en) Data processor and control method therefor
JP2005292988A (en) Information processor, and image forming apparatus
EP0851351A2 (en) Emulation system and method for microcomputer
JP2002110925A (en) System lsi
JP2007034881A (en) Semiconductor integrated circuit
KR100476555B1 (en) Card jig device for programming PC memory card
JP2747228B2 (en) Emulation device
JPH11306087A (en) Circuit for preventing wrong writing to rom