JP2003152465A - Transmitter circuit - Google Patents
Transmitter circuitInfo
- Publication number
- JP2003152465A JP2003152465A JP2001351556A JP2001351556A JP2003152465A JP 2003152465 A JP2003152465 A JP 2003152465A JP 2001351556 A JP2001351556 A JP 2001351556A JP 2001351556 A JP2001351556 A JP 2001351556A JP 2003152465 A JP2003152465 A JP 2003152465A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- transmission
- power supply
- power
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、コードレス電話機
等に使用される送受信器の送信回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a transmitter / receiver transmission circuit used in a cordless telephone or the like.
【０００２】[0002]
【従来の技術】従来の送信回路を図２によって説明す
る。電力増幅器５１は従属接続された三段の増幅器５１
ａ、５１ｂ、５１ｃから構成され、初段の増幅器５１ａ
と次段の増幅器５１ｂはそれぞれ７ｄＢの利得を有し、
最終段である三段目の増幅器５１ｃは１４ｄＢの利得を
有する。三段目の増幅器５１ｃの出力端にはストリップ
ライン５２ａとコンデンサ５２ｂとからなるインピーダ
ンス整合回路５２が接続される。電力増幅器５１はこの
インピーダンス整合回路５２を介して図示しないアンテ
ナに接続される。そして、初段の増幅器５１ａにはほぼ
０ｄＢｍの送信信号が入力される。2. Description of the Related Art A conventional transmission circuit will be described with reference to FIG. The power amplifier 51 is a three-stage amplifier 51 connected in cascade.
a, 51b, 51c, and a first stage amplifier 51a
And the next-stage amplifier 51b has a gain of 7 dB,
The final stage third stage amplifier 51c has a gain of 14 dB. An impedance matching circuit 52 including a strip line 52a and a capacitor 52b is connected to the output terminal of the third-stage amplifier 51c. The power amplifier 51 is connected to an antenna (not shown) via the impedance matching circuit 52. Then, a transmission signal of approximately 0 dBm is input to the first-stage amplifier 51a.
【０００３】電力増幅器５１には送受切替手段５３から
電源電圧が供給される。送受切替手段５３はＮＰＮトラ
ンジスタ５３ａと、ＰＮＰトランジスタ５３ｂとを有
し、ＮＰＮトランジスタ５３ａのエミッタは接地され、
コレクタは抵抗５３ｃを介してＰＮＰトランジスタ５３
ｂのベースに接続される。ＰＮＰトランジスタ５３ｂの
エミッタは電源Ｂに接続され、ベースは抵抗５３ｄによ
って電源Ｂに接続される。そして、電力増幅器５１に電
源電圧を供給するコレクタは抵抗５４ａとストリップラ
イン５４ｂとからなる直列給電回路５４を介して初段の
増幅器５１ａの電源供給端に接続される。ストリップラ
イン５４ｂは送信信号の波長のほぼ１／４の長さを有し
ている。抵抗５４ａとストリップライン５４ｂとの接続
点は接地コンデンサ５５によって高周波的に接地され
る。A power supply voltage is supplied to the power amplifier 51 from the transmission / reception switching means 53. The transmission / reception switching means 53 has an NPN transistor 53a and a PNP transistor 53b, and the emitter of the NPN transistor 53a is grounded.
The collector is a PNP transistor 53 via a resistor 53c.
It is connected to the base of b. The emitter of the PNP transistor 53b is connected to the power source B, and the base is connected to the power source B by the resistor 53d. The collector that supplies the power supply voltage to the power amplifier 51 is connected to the power supply terminal of the first-stage amplifier 51a via the series power supply circuit 54 including the resistor 54a and the strip line 54b. The strip line 54b has a length of about 1/4 of the wavelength of the transmission signal. The connection point between the resistor 54a and the strip line 54b is grounded at a high frequency by the grounding capacitor 55.
【０００４】また、ＰＮＰトランジスタ５３ｂのコレク
タは次段の増幅器５１ｂの電源供給端に直接接続され、
さらに、給電用ストリップライン５６を介してインピー
ダンス整合回路５２の出力端に接続される。そして、ス
トリップライン５２ａを介して三段目の増幅器５１ｃの
出力端に接続される。この出力端は電源供給端を兼ねて
いる。給電用ストリップライン５６も送信信号の波長の
ほぼ１／４の長さを有している。ＰＮＰトランジスタ５
３ｂのコレクタと給電用ストリップライン５６との接続
点は接地コンデンサ５７によって高周波的に接地され
る。The collector of the PNP transistor 53b is directly connected to the power supply terminal of the amplifier 51b at the next stage,
Further, it is connected to the output end of the impedance matching circuit 52 via the power supply strip line 56. Then, it is connected to the output end of the third-stage amplifier 51c via the strip line 52a. This output end also serves as a power supply end. The power supply strip line 56 also has a length of about ¼ of the wavelength of the transmission signal. PNP transistor 5
The connection point between the collector of 3b and the power supply strip line 56 is grounded at a high frequency by a grounding capacitor 57.
【０００５】ＮＰＮトランジスタ５３ａのベースにはこ
れをオン又はオフするための送受切替信号Ｔ／Ｘが入力
される。送信モードでは送受切替信号Ｔ／Ｘはハイレベ
ルになる。すると、ＮＰＮトランジスタ５３ａとＰＮＰ
トランジスタ５３ｂとがオンとなり、各増幅器５１ａ、
５１ｂ、５１ｃに電源電圧が供給される。そして、初段
の増幅器５１ａに入力された送信信号は各増幅器５１
ａ、５１ｂ、５１ｃによって増幅され、インピーダンス
整合回路５２を介してアンテナに出力される。出力パワ
ーは２８ｄＢｍ程度となる。このとき、給電用ストリッ
プライン５６は電源側に設けたコンデンサ５７によって
高周波的に接地されているのでインピーダンス整合回路
５２の出力端から電源側を見たインピーダンスが高くな
り、三段目の増幅器３１ｃから出力された送信信号が電
源側に漏れないようになっている。A transmission / reception switching signal T / X for turning the NPN transistor 53a on or off is input to the base of the NPN transistor 53a. In the transmission mode, the transmission / reception switching signal T / X becomes high level. Then, the NPN transistor 53a and the PNP
The transistor 53b is turned on and each amplifier 51a,
The power supply voltage is supplied to 51b and 51c. Then, the transmission signal input to the first stage amplifier 51a is transmitted to each amplifier 51a.
It is amplified by a, 51b and 51c and output to the antenna via the impedance matching circuit 52. The output power is about 28 dBm. At this time, since the power supply stripline 56 is grounded at a high frequency by the capacitor 57 provided on the power supply side, the impedance seen from the output end of the impedance matching circuit 52 to the power supply side becomes high, and the third stage amplifier 31c outputs the impedance. The output transmission signal does not leak to the power supply side.
【０００６】また、受信モードでは送受切替信号Ｔ／Ｘ
はローレベルになる。すると、ＮＰＮトランジスタ５３
ａとＰＮＰトランジスタ５３ｂとオフとなり、各増幅器
５１ａ、５１ｂ、５１ｃに供給されている電源電圧が遮
断される。Further, in the reception mode, the transmission / reception switching signal T / X
Goes low. Then, the NPN transistor 53
a and the PNP transistor 53b are turned off, and the power supply voltage supplied to each amplifier 51a, 51b, 51c is cut off.
【０００７】[0007]
【発明が解決しようとする課題】従来の送信回路では出
力されるパワーはほぼ一定の２８ｄＢｍであるので、例
えば、親機と子機とが互いに近距離の位置で送受信する
時には、必要とする以上のパワーが出力される。よっ
て、電力増幅器とりわけ最終段の増幅器では消費しなく
ても良い電流が無駄に消費されることとなる。また、出
力パワーが大きいことから家庭内の他の電子機器に対し
て妨害を及ぼす。Since the output power of the conventional transmission circuit is approximately constant at 28 dBm, for example, when transmitting and receiving at a short distance between the master unit and the slave unit, it is more than necessary. Power is output. Therefore, the current that does not have to be consumed in the power amplifier, especially in the final stage amplifier, is wasted. Moreover, since the output power is large, it interferes with other electronic devices in the home.
【０００８】従って、本発明では、電力増幅器に供給し
ている電源電圧の遮断によって送信信号のレベルを切り
替えられるようにして消費電力を低減し、また、他の電
子機器等へ妨害ぼすことをなくすことを目的とする。Therefore, according to the present invention, the level of the transmission signal can be switched by shutting off the power supply voltage supplied to the power amplifier to reduce the power consumption and to prevent interference with other electronic equipment. The purpose is to lose.
【０００９】[0009]
【課題を解決するための手段】上記課題を解決するた
め、本発明では、従属接続された複数の増幅器からなる
電力増幅器と、送信モードでは電源電圧を前記電力増幅
器に供給し、前記電力増幅器に供給されている前記電源
電圧を受信モードでは遮断する送受切替手段とを備え、
前記電力増幅器のうち最終段の増幅器に供給している前
記電源電圧のみを前記送信モードにおいても前記送受切
替手段によって遮断出来るように構成した。In order to solve the above problems, according to the present invention, a power amplifier composed of a plurality of amplifiers connected in cascade and a power supply voltage in the transmission mode are supplied to the power amplifier, and the power amplifier is supplied to the power amplifier. And a transmission / reception switching unit that cuts off the supplied power supply voltage in the reception mode,
Only the power supply voltage supplied to the final stage amplifier of the power amplifiers can be cut off by the transmission / reception switching means even in the transmission mode.
【００１０】また、前記送受切替手段は前記最終段の増
幅器以外の増幅器に前記電源電圧を供給する第一の開閉
手段と、前記最終段の増幅器に前記電源電圧を供給する
第二の開閉手段と、前記第一の開閉手段と前記第二の開
閉手段との開閉動作を制御する制御手段と、前記制御手
段と前記第二の開閉手段との間に介挿された第三の開閉
手段とから構成され、前記第三の切替手段を開閉可能に
構成した。The transmission / reception switching means includes a first opening / closing means for supplying the power supply voltage to an amplifier other than the final stage amplifier, and a second opening / closing means for supplying the power supply voltage to the final stage amplifier. From the control means for controlling the opening / closing operation of the first opening / closing means and the second opening / closing means, and the third opening / closing means interposed between the control means and the second opening / closing means. The third switching means can be opened and closed.
【００１１】また、前記第一の開閉手段はエミッタが前
記電源に接続され、コレクタから前記最終段の増幅器以
外の増幅器に電圧を供給する第一のＰＮＰトランジスタ
から構成され、前記第二の開閉手段はエミッタが前記電
源に接続され、コレクタから前記最終段の増幅器に電圧
を供給する第二のＰＮＰトランジスタから構成され、前
記制御手段はエミッタが接地され、コレクタが抵抗を介
して前記電源と前記第一のＰＮＰトランジスタのベース
に接続されたＮＰＮトランジスタから構成され、前記第
三の開閉手段はソースが前記ＮＰＮトランジスタのコレ
クタに接続され、ドレインが抵抗を介して前記電源と前
記第二のＰＮＰトランジスタのベースに接続されたシン
グルゲートＦＥＴから構成され、前記ＮＰＮトランジス
タのベースには前記ＮＰＮトランジスタをオン又はオフ
する送受切替信号を入力し、前記シングルゲートＦＥＴ
のゲートには前記シングルゲートＦＥＴをオン又はオフ
する送信電力切替信号を入力した。The first opening / closing means is composed of a first PNP transistor having an emitter connected to the power source and supplying a voltage from the collector to an amplifier other than the final stage amplifier, and the second opening / closing means. Comprises a second PNP transistor having an emitter connected to the power supply and supplying a voltage from the collector to the final stage amplifier, the control means has the emitter grounded, and the collector connected to the power supply via the resistor and the first power supply. The third switching means has a source connected to the collector of the NPN transistor and a drain connected between the power source and the second PNP transistor via a resistor. It consists of a single gate FET connected to the base, and the base of the NPN transistor is Enter the transmission and reception switching signal for turning on or off the NPN transistors, the single-gate FET
A transmission power switching signal for turning on or off the single gate FET was input to the gate of the.
【００１２】[0012]
【発明の実施の形態】本発明の送信回路を図１によって
説明する。電力増幅器１は従属接続された三段の増幅器
１ａ、１ｂ、１ｃから構成され、初段の増幅器１ａと次
段の増幅器１ｂはそれぞれほぼ７ｄＢの利得を有し、最
終段である三段目の増幅器１ｃはほぼ１４ｄＢの利得を
有する。そして、初段の増幅器１ａにはほぼ０ｄＢｍの
送信信号が入力される。三段目の増幅器１ｃの出力端に
はストリップライン２ａとコンデンサ２ｂとからなるイ
ンピーダンス整合回路２が接続される。電力増幅器１は
このインピーダンス整合回路２を介して図示しないアン
テナに接続される。DESCRIPTION OF THE PREFERRED EMBODIMENTS The transmission circuit of the present invention will be described with reference to FIG. The power amplifier 1 is composed of three stages of amplifiers 1a, 1b and 1c connected in cascade. The first stage amplifier 1a and the second stage amplifier 1b each have a gain of about 7 dB, and the final stage third stage amplifier 1a. 1c has a gain of approximately 14 dB. Then, a transmission signal of approximately 0 dBm is input to the first-stage amplifier 1a. An impedance matching circuit 2 including a strip line 2a and a capacitor 2b is connected to the output end of the third stage amplifier 1c. The power amplifier 1 is connected to an antenna (not shown) via the impedance matching circuit 2.
【００１３】電力増幅器１には送受切替手段３から電源
電圧が供給される。送受切替手段３には第一の開閉手段
である第一のＰＮＰトランジスタ３ａと、第二の開閉手
段である第二のＰＮＰトランジスタ３ｂとが設けられ
る。第一のＰＮＰトランジスタ３ａのエミッタは電源Ｂ
に接続され、ベースは抵抗３ｃによって電源Ｂに接続さ
れる。また、第二のＰＮＰトランジスタ３ｂのエミッタ
も電源Ｂに接続され、ベースは抵抗３ｄによって電源Ｂ
に接続される。A power supply voltage is supplied to the power amplifier 1 from the transmission / reception switching means 3. The transmission / reception switching means 3 is provided with a first PNP transistor 3a which is a first opening / closing means and a second PNP transistor 3b which is a second opening / closing means. The emitter of the first PNP transistor 3a is the power source B.
And the base is connected to the power supply B by the resistor 3c. The emitter of the second PNP transistor 3b is also connected to the power source B, and the base is connected to the power source B by the resistor 3d.
Connected to.
【００１４】送受切替手段３には、さらに、第一のＰＮ
Ｐトランジスタ３ａと第二のＰＮＰトランジスタ３ｂと
を共にオン又はオフに制御する制御手段としてのＮＰＮ
トランジスタ３ｅと、第三の開閉手段であるシングルゲ
ートＦＥＴ３ｆとが設けられる。ＮＰＮトランジスタ３
ｅのエミッタは設され、コレクタは抵抗３ｇによって第
一のＰＮＰトランジスタ３ａのベースに接続される。シ
ングルゲートＦＥＴ３ｆのソースはＮＰＮトランジスタ
３ｅのコレクタに接続され、ドレインは抵抗３ｈによっ
て第二のＰＮＰトランジスタ３ｂのベースに接続され
る。The transmission / reception switching means 3 further includes a first PN.
NPN as control means for controlling both the P-transistor 3a and the second PNP transistor 3b to be turned on or off
A transistor 3e and a single gate FET 3f which is a third opening / closing means are provided. NPN transistor 3
The emitter of e is provided and the collector is connected to the base of the first PNP transistor 3a by the resistor 3g. The source of the single gate FET 3f is connected to the collector of the NPN transistor 3e, and the drain is connected to the base of the second PNP transistor 3b by the resistor 3h.
【００１５】ＮＰＮトランジスタ３ｅのベースにはこれ
をオン又はオフにして送信モードと受信モードとを切り
替えるための送受切替信号Ｔ／Ｘが入力される。また、
シングルゲートＦＥＴ３ｆのゲートには此をオン又はオ
フにする送信電力切替信号Ｐが入力される。送信電力切
替信号Ｐは図示しない受信回路から入力されるが、例え
ば、送受信する親機と子機とが近距離であるときは受信
信号レベルが大きくなるので、そのレベルが所定値以上
の時にシングルゲートＦＥＴをオフとするように構成さ
れている。To the base of the NPN transistor 3e, a transmission / reception switching signal T / X for switching the transmission mode and the reception mode on or off is inputted. Also,
A transmission power switching signal P for turning this on or off is input to the gate of the single gate FET 3f. Although the transmission power switching signal P is input from a reception circuit (not shown), for example, when the transmission / reception master unit and the slave unit are in a short distance, the reception signal level becomes large. It is configured to turn off the gate FET.
【００１６】そして、第一のＰＮＰトランジスタ３ａの
コレクタは抵抗４ａとストリップライン４ｂとからなる
直列給電回路４を介し初段の増幅器１ａの電源供給端に
接続される。ストリップライン４ｂは送信信号の波長の
ほぼ１／４の長さを有している。抵抗４ａとストリップ
ライン４ｂとの接続点は接地コンデンサ５によって高周
波的に接地される。また、第一のＰＮＰトランジスタ３
ａのコレクタは次段の増幅器１ｂの電源供給端に直接接
続される。The collector of the first PNP transistor 3a is connected to the power supply terminal of the first stage amplifier 1a via the series feeding circuit 4 consisting of the resistor 4a and the strip line 4b. The strip line 4b has a length of about 1/4 of the wavelength of the transmission signal. The connection point between the resistor 4a and the strip line 4b is grounded at a high frequency by the grounding capacitor 5. Also, the first PNP transistor 3
The collector of a is directly connected to the power supply terminal of the amplifier 1b at the next stage.
【００１７】また、第二のＰＮＰトランジスタ３ｂのコ
レクタは給電用ストリップライン６を介してインピーダ
ンス整合回路２の出力端に接続され、ここから三段目の
増幅器１ｃの出力端に電圧が供給される。三段目の増幅
器１ｃの出力端は電源供給端になっている。給電用スト
リップライン６も送信信号の波長のほぼ１／４の長さを
有している。そして、第二のＰＮＰトランジスタ３ｂの
コレクタと給電用ストリップライン６との接続点は抵抗
値の低い（１０オーム以下）抵抗７ａと高周波インピー
ダンスが極めて低い接地コンデンサ７ｂとからなる終端
回路７によって接地される。Further, the collector of the second PNP transistor 3b is connected to the output end of the impedance matching circuit 2 via the power supply stripline 6, and a voltage is supplied from here to the output end of the third stage amplifier 1c. . The output terminal of the third-stage amplifier 1c is a power supply terminal. The power supply stripline 6 also has a length of about ¼ of the wavelength of the transmission signal. The connection point between the collector of the second PNP transistor 3b and the power supply stripline 6 is grounded by a termination circuit 7 including a resistor 7a having a low resistance value (10 ohms or less) and a grounding capacitor 7b having an extremely low high frequency impedance. It
【００１８】送信モードでは送受切替信号Ｔ／Ｘがハイ
レベルになる。すると、ＮＰＮトランジスタ３ｅがオン
となり、第一のＰＮＰトランジスタ３ａもオンとなる。
すると、初段の増幅器３ａと次段の増幅器３ｂとに電圧
が供給される。このとき、受信信号が所定値以下の時、
即ち親機と子機とが遠距離の時は送信電力切替信号Ｐが
ハイレベルとなってシングルゲートＦＥＴ３ｆもオンと
なり、此にともなって第二のＰＮＰトランジスタ３ｂも
オンとなる。従って、三段目の増幅器３ｃにも電源電圧
が供給され、電力増幅器１からはほぼ２８ｄＢｍの送信
信号が出力される。In the transmission mode, the transmission / reception switching signal T / X becomes high level. Then, the NPN transistor 3e is turned on and the first PNP transistor 3a is also turned on.
Then, the voltage is supplied to the first stage amplifier 3a and the second stage amplifier 3b. At this time, when the received signal is below a predetermined value,
That is, when the master unit and the slave unit are at a long distance, the transmission power switching signal P becomes high level and the single gate FET 3f is also turned on, so that the second PNP transistor 3b is also turned on. Therefore, the power supply voltage is also supplied to the amplifier 3c in the third stage, and the power amplifier 1 outputs a transmission signal of approximately 28 dBm.
【００１９】しかし、送信モードにおいても、受信信号
のレベルが所定値以上となった時は送信電力切替信号Ｐ
がローレベルになり、第一のＰＮＰトランジスタ３ａは
オンのまま第二のＰＮＰトランジスタ３ｂがオフとな
る。すると、三段目の増幅器３ｃに供給されている電圧
のみが遮断される。この結果、電力増幅器１は初段の増
幅器１ａと次段の増幅器１ｂとが動作し、三段目の増幅
器１ｃは動作しない。三段目の増幅器１ｃはほぼ１４ｄ
Ｂの減衰器として働くので、次段の増幅器１ｂから出力
された１４ｄＢｍの送信信号は、ほぼ０ｄＢｍとなる。
また、三段目の増幅器１ｃに供給されていたほぼ１００
ｍＡ（ミリアンペア）の電流がセーブされる。送信電力
が下がっても、近距離であれば送受信が十分に可能であ
り、他の電子機器等への妨害もなくせる。However, even in the transmission mode, when the level of the received signal exceeds a predetermined value, the transmission power switching signal P
Goes low, the first PNP transistor 3a remains on and the second PNP transistor 3b turns off. Then, only the voltage supplied to the third stage amplifier 3c is cut off. As a result, in the power amplifier 1, the first stage amplifier 1a and the second stage amplifier 1b operate, and the third stage amplifier 1c does not operate. The third stage amplifier 1c is almost 14d
Since it functions as an attenuator for B, the 14 dBm transmission signal output from the amplifier 1b at the next stage is approximately 0 dBm.
In addition, almost 100 that were supplied to the third stage amplifier 1c.
The mA (mA) current is saved. Even if the transmission power is reduced, transmission and reception can be sufficiently performed at a short distance, and interference with other electronic devices can be eliminated.
【００２０】なお、給電用ストリップライン６の長さが
ばらついた場合、送信信号が僅かではあるがインピーダ
ンス整合回路２の出力端から給電用ストリップライン６
に漏れるが、コンデンサ７ｂに直列接続された抵抗７ａ
によって制限されるので漏れを少なくすることが出来
る。When the length of the power supply stripline 6 varies, the power transmission stripline 6 is transmitted from the output end of the impedance matching circuit 2 though the transmission signal is small.
Leaks to the resistor 7a connected in series with the capacitor 7b.
The leakage can be reduced because it is limited by.
【００２１】また、受信モードでは送受切替信号Ｔ／Ｘ
はローレベルになり、ＮＰＮトランジスタ３ｆはオフと
なる。すると、第一のＰＮＰトランジスタ３ｂはオフと
なり、第二のＰＮＰトランジスタ３ｂはシングルゲート
３ｆのオン又はオフに関係なくオフとなる。従って、各
増幅器１ａ、１ｂ、１ｃに供給されている電源電圧が遮
断される。In the reception mode, the transmission / reception switching signal T / X
Becomes low level, and the NPN transistor 3f is turned off. Then, the first PNP transistor 3b turns off and the second PNP transistor 3b turns off regardless of whether the single gate 3f is on or off. Therefore, the power supply voltage supplied to each amplifier 1a, 1b, 1c is cut off.
【００２２】[0022]
【発明の効果】以上説明したように、本発明は従属接続
された複数の増幅器からなる電力増幅器と、送信モード
では電源電圧を前記電力増幅器に供給し、電力増幅器に
供給されている電源電圧を受信モードでは遮断する送受
切替手段とを備え、電力増幅器のうち最終段の増幅器に
供給している電源電圧のみを送信モードにおいても送受
切替手段によって遮断出来るように構成したので、近距
離の基地局に送信するときに最終段の増幅器へ供給され
ている電源を遮断すれば、送信電力を下げても基地局と
の通信を維持できる。従って消費電力を低減できると共
に、他の電子機器への妨害を及ぼすこともない。As described above, according to the present invention, a power amplifier comprising a plurality of amplifiers connected in cascade, a power supply voltage is supplied to the power amplifier in the transmission mode, and the power supply voltage supplied to the power amplifier is supplied. Since the transmission / reception switching means for shutting off in the reception mode is provided so that only the power supply voltage supplied to the final-stage amplifier among the power amplifiers can be shut off by the transmission / reception switching means in the transmission mode, the base station in a short distance If the power supplied to the final stage amplifier is cut off when transmitting to the base station, communication with the base station can be maintained even if the transmission power is reduced. Therefore, it is possible to reduce power consumption and to prevent interference with other electronic devices.
【００２３】また、送受切替手段は最終段の増幅器以外
の増幅器に前記電源電圧を供給する第一の開閉手段と、
最終段の増幅器に電源電圧を供給する第二の開閉手段
と、第一の開閉手段と第二の開閉手段との開閉動作を制
御する制御手段と、制御手段と第二の開閉手段との間に
介挿された第三の開閉手段とから構成され、第三の切替
手段を開閉可能に構成したので、最終段の増幅器に供給
している電源電圧のみを遮断できる。Further, the transmission / reception switching means is a first switching means for supplying the power supply voltage to an amplifier other than the final stage amplifier,
Between the second opening / closing means for supplying the power supply voltage to the final stage amplifier, the control means for controlling the opening / closing operation of the first opening / closing means and the second opening / closing means, and the control means and the second opening / closing means. The third switching device is configured to be openable and closable, and only the power supply voltage supplied to the final stage amplifier can be cut off.
【００２４】また、制御手段であるＮＰＮトランジスタ
のベースにはこのトランジスタをオン又はオフする送受
切替信号を入力し、シングルゲートＦＥＴのゲートには
このＦＥＴをオン又はオフする送信電力切替信号を入力
したので、シングルゲートＦＥＴをオンにしているとき
にはＮＰＮトランジスタによって各増幅器に給電する第
一及び第二のＰＮＰトランジスタをオンすることがで
き、この状態で最終段の増幅器に給電している第二のＰ
ＮＰトランジスタのみをシングルゲートＦＥＴによって
オフできる。Further, a transmission / reception switching signal for turning on or off this transistor is inputted to the base of the NPN transistor which is the control means, and a transmission power switching signal for turning on or off this FET is inputted to the gate of the single gate FET. Therefore, when the single-gate FET is turned on, the NPN transistor can turn on the first and second PNP transistors that feed each amplifier, and in this state, the second PNP that feeds the amplifier at the final stage can be turned on.
Only the NP transistor can be turned off by the single gate FET.
【図１】本発明の送信回路の構成を示す回路図である。FIG. 1 is a circuit diagram showing a configuration of a transmission circuit of the present invention.
【図２】従来の送信回路の構成を示す回路図であるFIG. 2 is a circuit diagram showing a configuration of a conventional transmission circuit.
１ 電力増幅器 １ａ 初段の増幅器 １ｂ 次段の増幅器 １ｃ 三段目の増幅器（最終段の増幅器） ２ インピーダンス整合回路 ２ａ ストリップライン ２ｂ コンデンサ ３ 送受切替手段 ３ａ 第一のＰＮＰトランジスタ（第一の開閉手段） ３ｂ 第二のＰＮＰトランジスタ（第二の開閉手段） ３ｃ、３ｄ、３ｇ、３ｈ 抵抗 ３ｅ ＮＰＮトランジスタ（制御手段） ３ｆ シングルゲートＦＥＴ（第三の開閉手段） ４ 直列給電回路 ４ａ 抵抗 ４ｂ ストリップライン ５ 接地コンデンサ ６ 給電用ストリップライン ７ 終端回路 ７ａ 抵抗 ７ｂ 接地コンデンサ 1 power amplifier 1a First stage amplifier 1b Next stage amplifier 1c Third stage amplifier (last stage amplifier) 2 Impedance matching circuit 2a strip line 2b capacitor 3 Transmission / reception switching means 3a First PNP transistor (first switching means) 3b Second PNP transistor (second opening / closing means) 3c, 3d, 3g, 3h resistance 3e NPN transistor (control means) 3f Single gate FET (third opening / closing means) 4 Series power supply circuit 4a resistance 4b strip line 5 Grounding capacitor 6 Power supply strip line 7 Termination circuit 7a resistance 7b Grounding capacitor
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J067 AA01 AA41 AA51 CA36 FA18 HA08 HA09 HA18 HA25 HA29 HA33 HA39 KA68 LS11 MA08 MA21 SA14 5J091 AA01 AA41 AA51 CA36 FA18 HA08 HA09 HA18 HA25 HA29 HA33 HA39 KA68 MA08 MA21 SA14 5J500 AA01 AA41 AA51 AC36 AF18 AH08 AH09 AH18 AH25 AH29 AH33 AH39 AK68 AM08 AM21 AS14 ─────────────────────────────────────────────────── ─── Continued front page F term (reference) 5J067 AA01 AA41 AA51 CA36 FA18 HA08 HA09 HA18 HA25 HA29 HA33 HA39 KA68 LS11 MA08 MA21 SA14 5J091 AA01 AA41 AA51 CA36 FA18 HA08 HA09 HA18 HA25 HA29 HA33 HA39 KA68 MA08 MA21 SA14 5J500 AA01 AA41 AA51 AC36 AF18 AH08 AH09 AH18 AH25 AH29 AH33 AH39 AK68 AM08 AM21 AS14
Claims (3)
力増幅器と、送信モードでは電源電圧を前記電力増幅器
に供給し、前記電力増幅器に供給されている前記電源電
圧を受信モードでは遮断する送受切替手段とを備え、前
記電力増幅器のうち最終段の増幅器に供給している前記
電源電圧のみを前記送信モードにおいても前記送受切替
手段によって遮断出来るように構成したことを特徴とす
る送信回路。1. A power amplifier comprising a plurality of amplifiers connected in cascade, and a transmission / reception switch for supplying a power supply voltage to the power amplifier in a transmission mode and cutting off the power supply voltage supplied to the power amplifier in a reception mode. And a means for shutting down only the power supply voltage supplied to the final-stage amplifier of the power amplifiers by the transmission / reception switching means even in the transmission mode.
以外の増幅器に前記電源電圧を供給する第一の開閉手段
と、前記最終段の増幅器に前記電源電圧を供給する第二
の開閉手段と、前記第一の開閉手段と前記第二の開閉手
段との開閉動作を制御する制御手段と、前記制御手段と
前記第二の開閉手段との間に介挿された第三の開閉手段
とから構成され、前記第三の切替手段を開閉可能に構成
したことを特徴とする請求項２に記載の送信回路。2. The transmission / reception switching means includes first opening / closing means for supplying the power supply voltage to an amplifier other than the final stage amplifier, and second opening / closing means for supplying the power supply voltage to the final stage amplifier. From the control means for controlling the opening / closing operation of the first opening / closing means and the second opening / closing means, and the third opening / closing means interposed between the control means and the second opening / closing means. The transmission circuit according to claim 2, wherein the transmission circuit is configured so that the third switching unit can be opened and closed.
源に接続され、コレクタから前記最終段の増幅器以外の
増幅器に電圧を供給する第一のＰＮＰトランジスタから
構成され、前記第二の開閉手段はエミッタが前記電源に
接続され、コレクタから前記最終段の増幅器に電圧を供
給する第二のＰＮＰトランジスタから構成され、前記制
御手段はエミッタが接地され、コレクタが抵抗を介して
前記電源と前記第一のＰＮＰトランジスタのベースに接
続されたＮＰＮトランジスタから構成され、前記第三の
開閉手段はソースが前記ＮＰＮトランジスタのコレクタ
に接続され、ドレインが抵抗を介して前記電源と前記第
二のＰＮＰトランジスタのベースに接続されたシングル
ゲートＦＥＴから構成され、前記ＮＰＮトランジスタの
ベースには前記ＮＰＮトランジスタをオン又はオフする
送受切替信号を入力し、前記シングルゲートＦＥＴのゲ
ートには前記シングルゲートＦＥＴをオン又はオフする
送信電力切替信号を入力したことを特徴とする請求項２
に記載の送信回路。3. The first switching means comprises a first PNP transistor having an emitter connected to the power supply and supplying a voltage from an collector to an amplifier other than the final stage amplifier, and the second opening / closing means. Comprises a second PNP transistor having an emitter connected to the power supply and supplying a voltage from the collector to the final stage amplifier, the control means has the emitter grounded, and the collector connected to the power supply via the resistor and the first power supply. The third switching means has a source connected to the collector of the NPN transistor and a drain connected between the power source and the second PNP transistor via a resistor. It is composed of a single gate FET connected to the base, and the NP is provided at the base of the NPN transistor. The transmission / reception switching signal for turning on / off the N-transistor is input, and the transmission power switching signal for turning on / off the single-gate FET is input to the gate of the single-gate FET.
The transmission circuit described in.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001351556A JP2003152465A (en) | 2001-11-16 | 2001-11-16 | Transmitter circuit |
| EP02257920A EP1317062A3 (en) | 2001-11-16 | 2002-11-15 | Power supply control of cascaded amplifiers in a transmission circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001351556A JP2003152465A (en) | 2001-11-16 | 2001-11-16 | Transmitter circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003152465A true JP2003152465A (en) | 2003-05-23 |
Family
ID=19163855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001351556A Withdrawn JP2003152465A (en) | 2001-11-16 | 2001-11-16 | Transmitter circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003152465A (en) |
-
2001
- 2001-11-16 JP JP2001351556A patent/JP2003152465A/en not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3247452B2 (en) | How to switch on the transmitter in a dual mode mobile phone | |
| US6118989A (en) | High frequency variable gain amplifier device and wireless communications terminal | |
| EP0700169B1 (en) | Transmit-receive switch circuit for radiocommunication apparatus | |
| US6122488A (en) | Method and apparatus for increasing an output impedance of a transmit amplifier during receive mode of a two-way communication unit | |
| US20060009164A1 (en) | Radio frequency switching circuit | |
| KR960016878B1 (en) | Power-saving low-frequency power amplifier | |
| KR20030017650A (en) | Transmit/receive switch for an rf transceiver | |
| JP3107035B2 (en) | Low noise amplifier and its control circuit | |
| CN116707556B (en) | Module for adjusting transmitting power, radio frequency front end module and wireless transmitting equipment | |
| JP3238931B2 (en) | Digital mobile phone | |
| KR100703784B1 (en) | Variable Gain Amplifier and the wireless communication device including the same | |
| KR100300451B1 (en) | Power amplifier circuit with temperature compensating level shifter | |
| JP2003152465A (en) | Transmitter circuit | |
| EP1317062A2 (en) | Power supply control of cascaded amplifiers in a transmission circuit | |
| US5805986A (en) | High-frequency step attenuator suitable for transmission circuit | |
| JP2003152466A (en) | Transmitter circuit | |
| JPH09181642A (en) | Communication terminal equipment | |
| US11296732B2 (en) | Radio frequency signal transmission circuit with a high switching speed | |
| JP2000323944A (en) | High frequency gain variable amplifier | |
| JP4688722B2 (en) | Wireless communication device | |
| JP2002171177A (en) | Control method and circuit for validating power amplifier by htb technology in transmitter of zero intermediate frequency | |
| KR100210746B1 (en) | Power control circuits of power amplifier for satellite communication system | |
| KR20010068979A (en) | Advanced tranceiving apparatus of portable rf terminall equipment | |
| US6992530B2 (en) | RF amplifier with improved impedance matching | |
| KR20010076827A (en) | Apparatus for controling a power amplifier of radio portable terminal equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040519 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060327 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060516 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20060612 |