JP2003142817A - Mask for solder printing and manufacturing method for wiring board using the same - Google Patents

Mask for solder printing and manufacturing method for wiring board using the same

Info

Publication number
JP2003142817A
JP2003142817A JP2001333280A JP2001333280A JP2003142817A JP 2003142817 A JP2003142817 A JP 2003142817A JP 2001333280 A JP2001333280 A JP 2001333280A JP 2001333280 A JP2001333280 A JP 2001333280A JP 2003142817 A JP2003142817 A JP 2003142817A
Authority
JP
Japan
Prior art keywords
solder
wiring board
exposed
area
bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001333280A
Other languages
Japanese (ja)
Inventor
Koji Nishi
浩二 西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001333280A priority Critical patent/JP2003142817A/en
Publication of JP2003142817A publication Critical patent/JP2003142817A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a mask for solder printing which can precisely form solder bumps on solder joining pads of a wiring board, and a manufacturing method for a wiring board which is superior in the reliability of connection between terminals of electronic components and the solder joining pads through the solder bumps. SOLUTION: The mask 5 for solder printing has through holes 6 for supplying solder paste 7 to the solder joining pads 2 exposed in opening parts 4 of a solder-resistant resin layer 3 covering an insulating substrate 1. The through holes 6 have their opening area 1.3 to 1.8 time as large as the area of the exposed solder joining pads 2, and also have the openings divided by 100 to 200 μm×100 to 200 μm for the exposed solder joining pads 2 having 200 μm×200 μm area.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体素子や抵抗
器等の電子部品を搭載するための配線基板の半田接合パ
ッド上に半田バンプを形成する半田印刷用マスクおよび
これを用いた配線基板の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a solder printing mask for forming solder bumps on solder joint pads of a wiring board for mounting electronic components such as semiconductor elements and resistors, and a wiring board using the same. It relates to a manufacturing method.

【0002】[0002]

【従来の技術】近年、半導体素子や抵抗器等の電子部品
を搭載するために用いられる配線基板には、ガラス基材
および熱硬化性樹脂から成る絶縁板と銅箔等から成る配
線導体層とを交互に複数積層して成るプリント基板や、
絶縁板上に熱硬化性樹脂およびフィラーから成る絶縁層
と銅めっき層から成る配線導体層とを複数積層して成る
ビルドアップ基板が用いられてきている。そして、この
ようなプリント基板やビルドアップ基板の表面には、半
導体素子等の電子部品の電極を接続するための半田接合
バンプが形成されている。
2. Description of the Related Art In recent years, wiring boards used for mounting electronic parts such as semiconductor elements and resistors have an insulating plate made of a glass base material and a thermosetting resin and a wiring conductor layer made of a copper foil. A printed circuit board made by alternately stacking multiple
2. Description of the Related Art Build-up boards have been used in which a plurality of insulating layers made of a thermosetting resin and a filler and wiring conductor layers made of a copper plating layer are laminated on an insulating plate. Then, solder bonding bumps for connecting electrodes of electronic components such as semiconductor elements are formed on the surface of such a printed board or build-up board.

【0003】また、このような配線基板に電子部品を搭
載して成る電子装置は、小型・薄型・高性能・高機能・
高信頼性が要求されており、小型・高精密な電子部品を
配線基板上へ高密度に実装することが重要となってきて
いる。このため、電子部品の配線基板への高密度実装方
法は、リード挿入実装部品のスルーホール実装から表面
実装部品のフリップチップ実装へ移行してきている。
An electronic device in which electronic parts are mounted on such a wiring board is small, thin, high-performance, high-function, and high-performance.
High reliability is required, and it is becoming important to mount small and highly precise electronic components on a wiring board with high density. For this reason, the method of high-density mounting of electronic components on a wiring board is shifting from through-hole mounting of lead insertion mounting components to flip-chip mounting of surface mounting components.

【0004】このようなフリップチップ実装の配線基板
においては、抵抗器やキャパシター等の電極数の少ない
電子部品の実装領域には面積が200μm×200μm以上の
大面積かつ少数の半田接合パッドが形成されているが、
半導体素子等の電極数の多い電子部品の実装領域には面
積が200μm×200μm未満の小面積かつ多数の半田接合
パッドが密集するように形成されている。また、通常
は、配線基板の実装領域には、大面積の半田接合パッド
と小面積の半田接合パッドとが混在している。そして、
このような半田接合パッド上には、半田接合パッドと電
子部品の電極とを電気的に接続するための半田バンプが
半田ペーストを印刷するとともにこれを溶融することに
より形成されている。
In such a flip-chip mounted wiring board, a large area and a small number of solder joint pads having an area of 200 μm × 200 μm or more are formed in the mounting region of electronic parts having a small number of electrodes such as resistors and capacitors. However,
In a mounting region of an electronic component such as a semiconductor element having a large number of electrodes, a small area with an area of less than 200 μm × 200 μm and a large number of solder joint pads are formed densely. Further, usually, a solder bonding pad having a large area and a solder bonding pad having a small area are mixed in the mounting area of the wiring board. And
On such a solder joint pad, a solder bump for electrically connecting the solder joint pad and an electrode of an electronic component is formed by printing a solder paste and melting the paste.

【0005】なお、配線基板表面に半田ペーストを印刷
する際に使用される半田印刷用マスクは、メタル製のマ
スクであり、絶縁基板を被覆した耐半田樹脂層の開口部
から露出した半田接合パッドに半田ペーストを供給する
ための通孔が設けられており、この通孔の開口は、耐半
田樹脂層の開口部と略同形以上の大きさの円形や四角形
状に形成されている。
The solder printing mask used when printing the solder paste on the surface of the wiring substrate is a metal mask, and the solder joint pad exposed from the opening of the solder-resistant resin layer covering the insulating substrate. Is provided with a through hole for supplying the solder paste, and the opening of the through hole is formed in a circle or a quadrangle having a size substantially equal to or larger than the opening of the solder-resistant resin layer.

【0006】また、上記の半田印刷用マスクを用いた配
線基板の製造方法は、配線基板の最外層に、半田接合パ
ッドの中央部を露出する開口を設けた耐半田樹脂層を被
着する工程と、半田ペーストを供給するための通孔が設
けられた半田印刷用マスクを配線基板の表面に、対応す
る耐半田樹脂層の開口と半田印刷用マスクの通孔とが重
なるように載置し、しかる後、半田印刷用マスク上に半
田ペーストをのせ、スキージで半田印刷用マスクの通孔
から半田ペーストを供給し、露出した半田接合パッド上
に印刷する工程と、半田の融点以上に加熱して半田接合
パッド上の半田ペーストを溶融して半田バンプを形成す
る工程とから成っている。なお、半田ペーストは、半田
粒子・フラックスおよび有機溶剤を混合混練したものか
ら成り、印刷性と充填性の観点から半田粒径が1〜10μ
mとなっている。
In the method of manufacturing a wiring board using the solder printing mask, a step of applying a solder-resistant resin layer having an opening exposing the central portion of the solder joint pad to the outermost layer of the wiring board. And a solder printing mask provided with through holes for supplying the solder paste is placed on the surface of the wiring board so that the openings of the corresponding solder-resistant resin layer and the through holes of the solder printing mask overlap. After that, place the solder paste on the solder printing mask, supply the solder paste from the through hole of the solder printing mask with a squeegee, and print on the exposed solder joint pad, and heat it above the melting point of the solder. And melting the solder paste on the solder joint pads to form solder bumps. The solder paste is made by mixing and kneading solder particles / flux and organic solvent, and the solder particle size is 1 to 10 μm from the viewpoint of printability and filling property.
It has become m.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、上記の
配線基板においては、200μm×200μm未満の小面積の
半田接合パッドに印刷された半田ペーストは表面張力の
ため盛上った形状になるのに対して、200μm×200μm
以上の大面積の半田接合パッドに印刷された半田ペース
トは中央部が窪んだ形状となり、半田量が不足するとと
もに半田バンプの高さが不揃いとなり、電子部品を良好
に接合できないという問題点を有していた。
However, in the above wiring board, the solder paste printed on the solder joint pad having a small area of less than 200 μm × 200 μm has a raised shape due to surface tension. 200 μm x 200 μm
The solder paste printed on the above-mentioned large area solder joint pad has a dented shape in the center, which causes a shortage of the amount of solder and uneven height of the solder bumps, which causes a problem that electronic components cannot be joined well. Was.

【0008】また、上記の配線基板の製造方法において
は、半田ペーストをその融点以上に加熱して半田接合パ
ッド上に半田バンプを形成しているが、半田ペーストを
加熱する際に半田ペースト中のフラックスが半田バンプ
から完全に抜けきらず、半田バンプ中に空隙が発生し、
電子部品を実装した後の温度サイクル試験(TCT)等
の耐熱性試験において、空隙に起因するクラックが発生
して断線してしまうという問題点を有していた。
Further, in the above-mentioned method for manufacturing a wiring board, the solder paste is heated above its melting point to form the solder bumps on the solder joint pads. However, when the solder paste is heated, Flux cannot be completely removed from the solder bumps, resulting in voids in the solder bumps.
In a heat resistance test such as a temperature cycle test (TCT) after mounting an electronic component, there is a problem that cracks due to voids occur and disconnection occurs.

【0009】さらに、上記の配線基板の製造方法におい
ては、半田バンプは略半球状であるため、その頂部と電
子部品の電極との接触面積が少ないために、軽薄短小な
電子部品を実装する際、電子部品の電極と半田バンプと
がずれて実装されてしまうという問題点を有していた。
Further, in the above-described method of manufacturing a wiring board, since the solder bumps are substantially hemispherical, the contact area between the tops of the solder bumps and the electrodes of the electronic component is small. However, there is a problem in that the electrodes of the electronic component and the solder bumps are displaced and mounted.

【0010】本発明は、かかる従来技術の問題点に鑑み
完成されたものであり、その目的は、半導体素子や抵抗
器等の電子部品を搭載するための配線基板の半田接合パ
ッド上に半田バンプを精度良く形成できる半田印刷用マ
スクおよび、半田バンプを介して電子部品の電極と半田
接合パッドとの接続信頼性に優れる配線基板の製造方法
を提供するものである。
The present invention has been completed in view of the problems of the prior art, and an object thereof is to provide a solder bump on a solder bonding pad of a wiring board for mounting an electronic component such as a semiconductor element or a resistor. Provided is a solder printing mask which can be formed with high accuracy, and a method of manufacturing a wiring board which is excellent in connection reliability between an electrode of an electronic component and a solder joint pad via a solder bump.

【0011】[0011]

【課題を解決するための手段】本発明の半田印刷用マス
クは、絶縁基板を被覆した耐半田樹脂層の開口部から露
出した半田接合パッドに半田ペーストを供給するための
通孔が設けられた半田印刷用マスクにおいて、前記通孔
は、その開口の面積が露出した前記半田接合パッドの面
積に対して1.3〜1.8倍の範囲であるとともに、200μm
×200μm以上の面積を有する露出した前記半田接合パ
ッドに対して、前記開口が100〜200μm×100〜200μm
の面積で分割されていることを特徴とするものである。
In the solder printing mask of the present invention, a through hole for supplying a solder paste is provided to a solder joint pad exposed from an opening of a solder resistant resin layer covering an insulating substrate. In the solder printing mask, the through-hole has an area of 1.3 to 1.8 times the area of the exposed solder joint pad and is 200 μm.
For the exposed solder bonding pad having an area of × 200 μm or more, the opening is 100 to 200 μm × 100 to 200 μm
It is characterized by being divided by the area of.

【0012】また、本発明の配線基板の製造方法は、半
田接合パッドが形成された絶縁基板に前記半田接合パッ
ドの少なくとも中央部を露出する開口部を有する耐半田
樹脂層を被着する工程と、半田粒子の最小粒径が10μm
であるとともに最大粒径が露出した前記半田接合パッド
径の40%である半田ペーストを用い、請求項1記載の半
田印刷用マスクにより露出した前記半田接合パッド上に
前記半田ペーストを印刷する工程と、前記半田粒子の融
点以上に加熱して、前記半田接合パッド上に前記半田ペ
ーストを溶融して半田バンプを形成する工程とを順次行
なうことを特徴とするものである。
The method of manufacturing a wiring board according to the present invention further comprises the step of depositing a solder-resistant resin layer having an opening exposing at least the central portion of the solder bonding pad on an insulating substrate on which the solder bonding pad is formed. , Minimum solder particle size is 10μm
And a step of printing the solder paste on the solder joint pads exposed by the solder printing mask according to claim 1, using a solder paste having a maximum grain diameter of 40% of the exposed solder joint pads. The step of heating the solder particles to a temperature equal to or higher than the melting point of the solder particles to melt the solder paste on the solder joint pads to form solder bumps is sequentially performed.

【0013】さらに、本発明の配線基板の製造方法は、
前記半田バンプを形成する工程において、前記半田バン
プの頂部をその高さが揃うようにプレスして、該頂部が
平坦な前記半田バンプを形成することを特徴とするもの
である。
Further, the method for manufacturing a wiring board of the present invention is
In the step of forming the solder bump, the solder bump whose top is flat is formed by pressing the top of the solder bump so that the height of the solder bump is uniform.

【0014】本発明の半田印刷用マスクによれば、半田
印刷用マスクの通孔の開口の面積を露出した半田接合パ
ッドの面積に対して1.3〜1.8倍の範囲とするとともに、
200μm×200μm以上の面積を有する露出した半田接合
パッドに対して、通孔の開口を100〜200μm×100〜200
μmの面積で分割したことから、配線基板の半田接合パ
ッドの面積の大きさに関わらず、半田接合パッド上の半
田ペースト量を制御することが可能となり、その結果、
高さの揃った半田バンプを形成できる半田印刷用マスク
とすることができる。
According to the solder printing mask of the present invention, the area of the opening of the through hole of the solder printing mask is set to 1.3 to 1.8 times the area of the exposed solder joint pad, and
For exposed solder joint pads with an area of 200 μm × 200 μm or more, open the through holes with 100 to 200 μm × 100 to 200
Since the area is divided by μm, the amount of solder paste on the solder bonding pad can be controlled regardless of the size of the solder bonding pad area on the wiring board. As a result,
A solder printing mask capable of forming solder bumps of uniform height can be provided.

【0015】また、本発明の配線基板の製造方法によれ
ば、半田接合パッドが形成された絶縁基板に半田接合パ
ッドの少なくとも中央部を露出する開口部を有する耐半
田樹脂層を被着する工程と、半田粒子の最小粒径が10μ
mであるとともに最大粒径が露出した半田接合パッド径
の40%である半田ペーストを用い、上記の半田印刷用マ
スクにより露出した半田接合パッド上に半田ペーストを
印刷する工程と、半田粒子の融点以上に加熱して、半田
接合パッド上に半田ペーストを溶融して半田バンプを形
成する工程とを順次行なうことから、半田ペーストを溶
融した時のガス量が少なくなるとともに半田粒子の間隙
が大きくなることにより、半田ペーストを加熱する際に
半田ペーストからフラックスが抜け易くなり、その結
果、半田バンプのボイドを低減することができ、電子部
品を実装して温度サイクル試験を行なっても、クラック
が生じない接続信頼性に優れた配線基板を提供すること
ができる。
Further, according to the method of manufacturing a wiring board of the present invention, a step of applying a solder-resistant resin layer having an opening exposing at least a central portion of the solder bonding pad to the insulating substrate on which the solder bonding pad is formed. And the minimum particle size of solder particles is 10μ
The step of printing the solder paste on the solder joint pad exposed by the above-mentioned solder printing mask using the solder paste whose m is m and the maximum grain diameter is 40% of the solder joint pad diameter, and the melting point of the solder grain Since the steps of heating and melting the solder paste on the solder bond pads to form the solder bumps are sequentially performed, the amount of gas when the solder paste is melted decreases and the gap between the solder particles increases. This makes it easier for flux to escape from the solder paste when heating the solder paste, and as a result, it is possible to reduce voids in the solder bumps, and even when electronic components are mounted and a temperature cycle test is performed, cracks occur. It is possible to provide a wiring board having excellent connection reliability.

【0016】さらに、本発明の配線基板の製造方法によ
れば、半田バンプを形成する工程において、半田バンプ
の頂部をその高さが揃うようにプレスして、頂部が平坦
な半田バンプを形成することから、半田バンプの高さを
一定にできるとともに、電子部品の電極と半田バンプの
頂部との接触面積が増えるために、接続信頼性に優れる
配線基板を提供することができる。
Further, according to the method for manufacturing a wiring board of the present invention, in the step of forming the solder bumps, the tops of the solder bumps are pressed so that their heights are aligned to form the solder bumps having flat tops. Therefore, the height of the solder bumps can be made constant, and the contact area between the electrodes of the electronic component and the tops of the solder bumps increases, so that a wiring board having excellent connection reliability can be provided.

【0017】[0017]

【発明の実施の形態】次に、本発明の半田印刷用マスク
について、添付の図面に基づいて詳細に説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Next, a solder printing mask of the present invention will be described in detail with reference to the accompanying drawings.

【0018】図1(a)は半田印刷用マスクおよびこの
半田印刷用マスクを用いて半田バンプが形成される配線
基板の実施の形態の一例を示す断面図であり、図1
(b)は、半田印刷用マスクを配線基板に重ねた時の半
田印刷用マスク側からみた平面図である。図1におい
て、1は絶縁基板、2は半田接合パッド、3は耐半田樹
脂層、4は開口部、5は半田印刷用マスクである。
FIG. 1A is a cross-sectional view showing an example of an embodiment of a solder printing mask and a wiring substrate on which solder bumps are formed using the solder printing mask.
(B) is a plan view of the solder printing mask when viewed from the solder printing mask side when the solder printing mask is overlaid on the wiring board. In FIG. 1, 1 is an insulating substrate, 2 is a solder joint pad, 3 is a solder-resistant resin layer, 4 is an opening, and 5 is a solder printing mask.

【0019】半田印刷用マスク5は、絶縁基板1を被覆
した耐半田樹脂層3の開口部4から露出した半田接合パ
ッド2に半田ペーストを供給するための通孔6が設けら
れている。半田印刷用マスク5は、例えばニッケル合金
やニッケル−コバルト合金等の金属材料から成り、通孔
6は、エッチング法やレーザ加工法を採用することによ
り形成される。
The solder printing mask 5 is provided with through holes 6 for supplying solder paste to the solder joint pads 2 exposed from the openings 4 of the solder resistant resin layer 3 covering the insulating substrate 1. The solder printing mask 5 is made of a metal material such as a nickel alloy or a nickel-cobalt alloy, and the through holes 6 are formed by adopting an etching method or a laser processing method.

【0020】半田印刷用マスク5の厚みは、半田ペース
トの通孔6からの抜け性や開口部4への充填性の観点か
らは20〜60μmが好ましく、半田印刷用マスク5の厚み
が20μm未満であると剛性が低下して破損し易くなる傾
向にあり、60μmを超えると半田ペーストの抜け性が低
下して通孔6内に半田ペーストが残留して、開口部4へ
の半田ペーストの充填不足となり半田バンプの高さが不
均一となる傾向にある。従って、半田印刷用マスク5の
厚みは20〜60μmが好ましい。
The thickness of the solder printing mask 5 is preferably 20 to 60 μm from the viewpoint of the ease of removing the solder paste from the through hole 6 and the filling property of the opening 4, and the thickness of the solder printing mask 5 is less than 20 μm. If it is more than 60 μm, it tends to be damaged, and if it exceeds 60 μm, the detachability of the solder paste is deteriorated and the solder paste remains in the through holes 6 to fill the openings 4 with the solder paste. There is a tendency that the height of the solder bump becomes insufficient and the height of the solder bump becomes uneven. Therefore, the thickness of the solder printing mask 5 is preferably 20 to 60 μm.

【0021】本発明の半田印刷用マスク5は、その通孔
6の開口の面積が、露出した半田接合パッド2の面積に
対して1.3〜1.8倍の範囲であるとともに、200μm×200
μm以上の面積を有する露出した半田接合パッド2に対
して、開口が100〜200μm×100〜200μmの面積で分割
されている。また、このことが重要である。
In the solder printing mask 5 of the present invention, the area of the opening of the through hole 6 is 1.3 to 1.8 times the area of the exposed solder joint pad 2, and 200 μm × 200.
With respect to the exposed solder bonding pad 2 having an area of μm or more, the opening is divided into an area of 100 to 200 μm × 100 to 200 μm. This is also important.

【0022】半田印刷用マスク5は、その通孔6の開口
の面積が露出した半田接合パッド2の面積に対して1.3
倍未満であると、半田ペーストの量が不足し半田バンプ
の高さが所定より低くなってしまう傾向があり、1.8倍
を超えると隣接する半田接合パッド2間が狭い場合に半
田バンプ間で接触して短絡してしまい易くなる傾向があ
る。従って、通孔6の開口の面積を、露出した半田接合
パッド2の面積に対して1.3〜1.8倍の範囲とすることが
好ましい。。
In the solder printing mask 5, the area of the opening of the through hole 6 is 1.3 times the area of the exposed solder joint pad 2.
If it is less than double, the solder paste amount tends to be insufficient and the height of the solder bump tends to be lower than a predetermined value. If it is more than 1.8 times, the contact between the solder bumps when the adjacent solder joint pads 2 are narrow is made. Then, it tends to be short-circuited. Therefore, it is preferable to set the area of the opening of the through hole 6 to be 1.3 to 1.8 times the area of the exposed solder joint pad 2. .

【0023】また、200μm×200μm以上の面積を有す
る露出した半田接合パッドに対して、開口を100〜200μ
m×100〜200μmの面積に分割することが重要である。
開口が100μm×100μmの面積より小さく分割されてい
ると、半田ペーストの抜け性が低下し半田バンプの高さ
が不均一になってしまう傾向にあり、200μm×200μm
の面積より大きく分割されていると、半田接合パッド2
に印刷された半田ペーストの中央部が窪んだ形状とな
り、半田量が不足するとともに半田バンプの高さが不揃
いとなる傾向にある。従って、200μm×200μm以上の
面積を有する露出した半田接合パッド2に対して、開口
を100〜200μm×100〜200μmの面積に分割することが
好ましい。
Further, the exposed solder joint pad having an area of 200 μm × 200 μm or more has an opening of 100 to 200 μm.
It is important to divide into an area of m × 100 to 200 μm.
If the opening is divided into smaller areas than 100 μm × 100 μm, the solder paste will tend to be less removable and the solder bump height will become uneven.
If the area is larger than the area of the solder joint pad 2,
The center portion of the solder paste printed on the printed circuit board has a hollow shape, and the solder amount tends to be insufficient and the height of the solder bump tends to be uneven. Therefore, it is preferable to divide the opening into areas of 100 to 200 μm × 100 to 200 μm for the exposed solder bonding pad 2 having an area of 200 μm × 200 μm or more.

【0024】かくして、本発明の半田印刷用マスク5に
よれば、半田印刷用マスク5の通孔6の開口の面積を露
出した半田接合パッド2の面積に対して1.3〜1.8倍の範
囲とするとともに、200μm×200μm以上の面積を有す
る露出した半田接合パッド2に対して、通孔6の開口を
100〜200μm×100〜200μmの面積で分割したことか
ら、配線基板の半田接合パッド2の面積の大きさに関わ
らず、半田接合パッド2上の半田ペースト量を制御する
ことが可能となり、その結果、高さの揃った半田バンプ
を形成できる半田印刷用マスク5とすることができる。
Thus, according to the solder printing mask 5 of the present invention, the area of the opening of the through hole 6 of the solder printing mask 5 is in the range of 1.3 to 1.8 times the area of the exposed solder joint pad 2. At the same time, the through hole 6 is formed for the exposed solder joint pad 2 having an area of 200 μm × 200 μm or more.
Since the area is divided into 100 to 200 μm × 100 to 200 μm, the amount of solder paste on the solder joint pad 2 can be controlled regardless of the size of the solder joint pad 2 on the wiring board. Thus, the solder printing mask 5 capable of forming solder bumps of uniform height can be provided.

【0025】次に、本発明の半田印刷用マスクを用いた
配線基板の製造方法を図2に基づいて説明する。図2
(a)〜(d)はそれぞれ、上記の半田印刷用マスクを
用いた配線基板の製造方法の各工程ごとの断面図であ
る。なお、この図において、7は半田ペースト、8は半
田バンプであり、その他は図1と同じ符号を付してあ
る。
Next, a method of manufacturing a wiring board using the solder printing mask of the present invention will be described with reference to FIG. Figure 2
(A)-(d) is sectional drawing in each process of the manufacturing method of the wiring board using the said solder printing mask, respectively. In this figure, 7 is a solder paste, 8 is a solder bump, and others are denoted by the same reference numerals as those in FIG.

【0026】配線基板は、絶縁基板1上に半田接合パッ
ド2を形成し、半田接合パッド2上に開口部4を形成し
た耐半田樹脂層3を被着して成り、絶縁基板1は電子部
品(図示せず)を搭載するための支持板となるととも
に、絶縁基板1内部の配線導体層(図示せず)および表
面の半田接合パッド2により、電子部品(図示せず)の
電極を外部電気回路(図示せず)に電気的に接続する機
能を有する。
The wiring substrate is formed by forming the solder joint pads 2 on the insulating substrate 1 and by depositing the solder resistant resin layer 3 having the openings 4 formed on the solder joint pads 2, the insulating substrate 1 being an electronic component. It serves as a support plate for mounting (not shown), and the electrodes of electronic parts (not shown) are electrically connected to the outside by the wiring conductor layer (not shown) inside the insulating substrate 1 and the solder bonding pads 2 on the surface. It has a function of electrically connecting to a circuit (not shown).

【0027】本発明の製造方法により製造される配線基
板は、プリント基板あるいはビルドアップ基板等の絶縁
層が樹脂製の配線基板から成り、例えば、配線基板がプ
リント基板から成る場合、上下両面に銅めっきや銅箔等
から成る配線導体層を有する絶縁板を接着用樹脂を介し
て複数積層するとともに加熱・加圧して硬化した後、ド
リル等で貫通孔を形成するとともに貫通孔内壁に銅めっ
きを施し配線導体層間を電気的に接続し絶縁基板1を製
作し、しかる後、絶縁基板1表面に半田接合パッド2を
形成し、さらに耐半田樹脂層3を半田接合パッド2の中
央部が露出するように被着することにより製作される。
また、配線基板がビルドアップ基板から成る場合は、絶
縁板の上下両面に絶縁層を積層した後、絶縁層にレーザ
で貫通孔を形成し、しかる後に絶縁層表面および貫通孔
内部に銅めっきで配線導体層を形成し、さらに絶縁層と
配線導体層との積層を繰返すことにより絶縁基板1を製
作し、絶縁基板1表面に半田接合パッド2を形成し、さ
らに耐半田樹脂層3を半田接合パッド2の中央部が露出
するように被着することにより製作される。
The wiring board manufactured by the manufacturing method of the present invention comprises a wiring board made of resin as an insulating layer such as a printed board or a build-up board. For example, when the wiring board is a printed board, copper is provided on both upper and lower surfaces. A plurality of insulating plates with wiring conductor layers made of plating or copper foil are laminated with an adhesive resin, and after heating and pressurizing and curing, a through hole is formed with a drill and copper plating is applied to the inner wall of the through hole. The insulating wiring board is electrically connected to produce the insulating substrate 1, and then the solder bonding pad 2 is formed on the surface of the insulating substrate 1. Further, the solder resistant resin layer 3 is exposed at the central portion of the solder bonding pad 2. It is manufactured by depositing.
When the wiring board is a build-up board, the insulating layers are laminated on the upper and lower surfaces of the insulating plate, and then through holes are formed in the insulating layer with a laser. An insulating substrate 1 is manufactured by forming a wiring conductor layer and then repeating stacking of an insulating layer and a wiring conductor layer, forming a solder joint pad 2 on the surface of the insulating substrate 1, and further solder-bonding a solder resistant resin layer 3 thereto. It is manufactured by applying the pad 2 so that the central portion of the pad 2 is exposed.

【0028】そして、配線基板表面の露出した半田接合
パッド2上に半田ペースト7を印刷した後、リフロー炉
を通して半田ペースト7を過熱溶融することにより、半
球状で高さが10〜100μm程度の導体バンプ8が形成さ
れる。これらの導体バンプ8は配線基板の配線導体層と
電子部品の各電極(図示せず)とを電気的に接続する機
能がある。なお、上述の例では、導体バンプ8を半田ペ
ーストを使用して形成した例を示したが、導体バンプ8
の材料とし、錫−鉛合金や錫−鉛−アンチモン合金、鉛
−亜鉛合金、錫−銀−ビスマス合金等も使用される。ま
た、銅めっきや銅箔から成る半田接合パッド2の露出す
る表面には、半田接合パッド2の酸化・腐食を防止する
とともに導体バンプ8との接合を良好となすために、ニ
ッケルおよび金めっきが施されている。
After the solder paste 7 is printed on the exposed solder joint pads 2 on the surface of the wiring board, the solder paste 7 is overheated and melted through a reflow furnace to form a hemispherical conductor having a height of about 10 to 100 μm. The bump 8 is formed. These conductor bumps 8 have a function of electrically connecting the wiring conductor layer of the wiring board and each electrode (not shown) of the electronic component. In the above example, the conductor bump 8 is formed by using the solder paste.
As the material of, a tin-lead alloy, a tin-lead-antimony alloy, a lead-zinc alloy, a tin-silver-bismuth alloy, etc. are also used. Further, the exposed surface of the solder joint pad 2 made of copper plating or copper foil is coated with nickel and gold in order to prevent oxidation and corrosion of the solder joint pad 2 and to ensure good joint with the conductor bump 8. It has been subjected.

【0029】一方、配線基板の導体バンプ8が形成され
た面の反対側の面には、半田を介して外部電気回路基板
(図示せず)の電極と接続するための半田接合パッド2
(図示せず)が形成されている。
On the other hand, on the surface of the wiring board opposite to the surface on which the conductor bumps 8 are formed, solder joint pads 2 for connecting to electrodes of an external electric circuit board (not shown) via solder.
(Not shown) is formed.

【0030】次に、本発明の配線基板の製造方法を図面
に基づき説明する。まず、図2(a)に断面図で示すよ
うに、絶縁板両面に絶縁層を積層した後、絶縁層にレー
ザで貫通孔を形成し、しかる後に絶縁層表面および貫通
孔内部に銅めっきで配線導体層を形成し、さらに絶縁層
と配線導体層との積層を繰返すことにより絶縁基板1を
製作する。次に、絶縁基板1表面に従来周知のセミアデ
ィテブの銅めっき法により、直径が30〜100μm、厚さ
が5〜30μmの半導体素子電極との接合用の半田接合パ
ッド2、および面積が200〜2000μm×200〜2000μm、
厚さが5〜30μmの抵抗器やキャパシター電極との接合
用の半田接合パッド2を形成する。さらに、感光性樹脂
とフィラーとから成る耐半田樹脂層3を絶縁基板1およ
び半田接合パッド2上に10〜50μmの厚みに被着した
後、露光・現像することによって、耐半田樹脂層3に半
田接合パッド2の少なくとも中央部を露出する開口部4
を形成する。
Next, a method of manufacturing a wiring board according to the present invention will be described with reference to the drawings. First, as shown in the cross-sectional view of FIG. 2A, after laminating insulating layers on both sides of the insulating plate, a through hole is formed in the insulating layer by laser, and then the surface of the insulating layer and the inside of the through hole are plated with copper. An insulating substrate 1 is manufactured by forming a wiring conductor layer and then repeating stacking of the insulating layer and the wiring conductor layer. Next, by a conventionally known semi-additive copper plating method on the surface of the insulating substrate 1, a solder bonding pad 2 for bonding to a semiconductor element electrode having a diameter of 30 to 100 μm and a thickness of 5 to 30 μm, and an area of 200 to 2000 μm × 200-2000μm,
A solder joint pad 2 having a thickness of 5 to 30 μm for joining with a resistor or a capacitor electrode is formed. Further, a solder resistant resin layer 3 made of a photosensitive resin and a filler is applied on the insulating substrate 1 and the solder bonding pad 2 to a thickness of 10 to 50 μm, and then exposed and developed to form a solder resistant resin layer 3. Opening 4 that exposes at least the center of the solder joint pad 2
To form.

【0031】次に、図2(b)に断面図で示すように、
半田粒子の最小粒径が10μmであるとともに最大粒径が
露出した半田接合パッド2径の40%である、例えばス
ズ:鉛=9:1〜4:6の半田ペースト7を用い、通孔
6の開口の面積が露出した半田接合パッド2の面積に対
して1.3〜1.8倍の範囲であるとともに、200μm×200μ
m以上の面積を有する露出した半田接合パッド2に対し
て、開口が100〜200μm×100〜200μmの面積で分割さ
れている半田印刷用マスク5を用いて、露出した半田接
合パッド2上に半田ペースト7を印刷する。
Next, as shown in the sectional view of FIG.
The minimum particle diameter of the solder particles is 10 μm and the maximum particle diameter is 40% of the exposed diameter of the solder bonding pad 2, for example, tin: lead = 9: 1 to 4: 6 of the solder paste 7 is used, and the through holes 6 are formed. The area of the opening is 1.3 to 1.8 times the area of the exposed solder joint pad 2, and the area is 200 μm × 200 μ.
The exposed solder joint pad 2 having an area of m or more is soldered on the exposed solder joint pad 2 by using the solder printing mask 5 whose opening is divided by an area of 100 to 200 μm × 100 to 200 μm. Print paste 7.

【0032】なお、半田ペースト7は、半田粒子の最小
粒径が10μmであるとともに最大粒径が露出した半田接
合パッド2径の40%である半田ペースト7を用いること
が好ましい。半田粒子の最小粒径が10μm未満である
と、半田ペーストを加熱する際に半田ペースト中のフラ
ックスが半田バンプから完全に抜けることが困難とな
り、半田バンプ中に空隙が発生してしまう傾向があり、
最大粒径が露出した半田接合パッド2径の40%より大き
いと半田ペースト7が耐半田樹脂層3の開口部4に充分
に充填されず、半田バンプの高さが揃わなくなる傾向に
ある。従って、半田粒子の最小粒径が10μmであるとと
もに最大粒径が露出した半田接合パッド2径の40%であ
ることが好ましい。なお、半田ペーストの粘度として
は、150〜250PaSが好ましい。
As the solder paste 7, it is preferable to use the solder paste 7 in which the minimum particle size of the solder particles is 10 μm and the maximum particle size is 40% of the diameter of the solder bonding pad 2 in which the exposed maximum particle size is exposed. If the minimum particle size of the solder particles is less than 10 μm, it becomes difficult for the flux in the solder paste to completely escape from the solder bumps when the solder paste is heated, and voids may tend to occur in the solder bumps. ,
If the maximum grain size is larger than 40% of the exposed diameter of the solder bonding pad 2, the solder paste 7 is not sufficiently filled in the openings 4 of the solder resistant resin layer 3, and the solder bumps tend to be uneven in height. Therefore, it is preferable that the minimum particle diameter of the solder particles is 10 μm and the maximum particle diameter is 40% of the exposed diameter of the solder bonding pad 2. The viscosity of the solder paste is preferably 150-250 PaS.

【0033】次に、図2(c)に断面図で示すように、
半田ペースト7を印刷した配線基板をリフロー炉に通
し、半田粒子の融点以上の230〜280℃に加熱して、半田
接合パッド2上に半田ペースト7を溶融して半球状の半
田バンプ8を形成する。
Next, as shown in the sectional view of FIG.
The wiring board on which the solder paste 7 is printed is passed through a reflow oven and heated to 230 to 280 ° C., which is higher than the melting point of the solder particles, and the solder paste 7 is melted on the solder joint pads 2 to form hemispherical solder bumps 8. To do.

【0034】本発明の配線基板の製造方法によれば、配
線基板を上記工程により製作することから、半田ペース
ト7を溶融した時のガス量が少なくなるとともに半田粒
子の間隙が大きくなることにより、半田ペースト7を加
熱する際に半田ペースト7からフラックスが抜け易くな
り、その結果、半田バンプ8のボイドを低減することが
でき、電子部品を実装して温度サイクル試験を行なって
も、クラックが生じない接続信頼性に優れた配線基板を
提供することができる。
According to the method of manufacturing a wiring board of the present invention, since the wiring board is manufactured by the above steps, the amount of gas when the solder paste 7 is melted is reduced and the gap between the solder particles is increased, When the solder paste 7 is heated, flux easily escapes from the solder paste 7, and as a result, voids in the solder bumps 8 can be reduced, and cracks are generated even when an electronic component is mounted and a temperature cycle test is performed. It is possible to provide a wiring board having excellent connection reliability.

【0035】また、本発明の配線基板の製造方法ににお
いては、図2(d)に断面図で示すように、セラミック
ス製のプレス冶具を用い、半田バンプ8の頂部をその高
さが揃うようにプレスして、頂部が平坦な半田バンプ8
を形成することが好ましい。
In the wiring board manufacturing method of the present invention, as shown in the sectional view of FIG. 2 (d), a ceramic press jig is used so that the tops of the solder bumps 8 are aligned. Pressed to solder bumps 8 with flat tops
Is preferably formed.

【0036】本発明の配線基板の製造方法によれば、半
田バンプ8を形成する工程において、半田バンプ8の頂
部をその高さが揃うようにプレスして、頂部が平坦な半
田バンプ8を形成したことから、半田バンプ8の高さを
一定にできるとともに、電子部品の電極と半田バンプ8
の頂部との接触面積が増えるために、接続信頼性に優れ
る配線基板を提供することができる。なお、プレス圧力
を制御することにより、半田バンプ高さを5〜50μmで
頂部の面積が露出した半田接合パッド2の面積と略同等
に形成することにより、電子部品とのより接続信頼性に
優れた配線基板を提供できる。
According to the method for manufacturing a wiring board of the present invention, in the step of forming the solder bumps 8, the tops of the solder bumps 8 are pressed so that their heights are aligned to form the solder bumps 8 having a flat top. Therefore, the height of the solder bump 8 can be made constant, and the electrode of the electronic component and the solder bump 8 can be formed.
Since the contact area with the top of the wiring board increases, a wiring board having excellent connection reliability can be provided. By controlling the press pressure, the solder bump height is 5 to 50 μm, and the top surface area of the solder bonding pad 2 is approximately equal to the exposed area of the solder bonding pad 2 to provide excellent connection reliability with electronic components. A wiring board can be provided.

【0037】かくして、本発明の配線基板の製造方法に
よれば、半田接合パッド2が形成された絶縁基板1に半
田接合パッド2の少なくとも中央部を露出する開口部4
を有する耐半田樹脂層3を被着する工程と、半田粒子の
最小粒径が10μmであるとともに最大粒径が露出した半
田接合パッド2径の40%である半田ペーストを用い、半
田印刷用マスク5により露出した半田接合パッド2上に
半田ペースト7を印刷する工程と、半田粒子の融点以上
に加熱して、半田接合パッド2上に半田ペースト7を溶
融して半田バンプ8を形成する工程とを順次行なうこと
から、半田ペースト7を溶融した時のガス量が少なくな
るとともに半田粒子の間隙が大きくなったことによりガ
スが逃げ易くすることができ、その結果、半田バンプ8
のボイドを低減することができ、電子部品を実装して温
度サイクル試験を行なっても、クラックが生じず、接続
信頼性に優れた配線基板の製造方法とすることができ
る。
Thus, according to the method of manufacturing a wiring board of the present invention, the opening 4 exposing at least the central portion of the solder bonding pad 2 is formed on the insulating substrate 1 on which the solder bonding pad 2 is formed.
And a solder printing mask having a minimum solder particle size of 10 μm and a solder paste having a maximum particle size of 40% of the diameter of the solder bonding pad 2 with the maximum particle size exposed. A step of printing the solder paste 7 on the solder joint pad 2 exposed by 5; and a step of heating the solder paste 7 above the melting point of the solder particles to melt the solder paste 7 on the solder joint pad 2 to form the solder bumps 8. Since the solder paste 7 is melted, the amount of gas is reduced and the gap between the solder particles is increased, so that the gas can easily escape. As a result, the solder bump 8
The voids can be reduced, and even if an electronic component is mounted and a temperature cycle test is performed, cracks do not occur, and a method for manufacturing a wiring board having excellent connection reliability can be provided.

【0038】また、半田バンプ8を形成する工程におい
て、半田バンプ8の頂部をその高さが揃うようにプレス
して、頂部が平坦な半田バンプ8を形成することから、
半田バンプ8の高さを一定にでき、電子部品の電極と半
田バンプ8の頂部との接触面積が増えるため、接続信頼
性に優れる配線基板の製造方法とすることができる。
Further, in the step of forming the solder bumps 8, the tops of the solder bumps 8 are pressed so that their heights are aligned to form the solder bumps 8 having flat tops.
Since the height of the solder bumps 8 can be made constant and the contact area between the electrodes of the electronic component and the tops of the solder bumps 8 increases, a method of manufacturing a wiring board with excellent connection reliability can be obtained.

【0039】なお、本発明の配線基板の製造方法は、上
述の実施形態の一例に限定されるものでなく、本発明の
要旨を逸脱しない範囲であれば、種々の変更・改良を施
すことは何ら差し支えない。
The method for manufacturing a wiring board of the present invention is not limited to the above-described example of the embodiment, and various modifications and improvements may be made without departing from the scope of the present invention. No problem.

【0040】[0040]

【発明の効果】本発明の半田印刷用マスクによれば、半
田印刷用マスクの通孔の開口の面積を露出した半田接合
パッドの面積に対して1.3〜1.8倍の範囲とするととも
に、200μm×200μm以上の面積を有する露出した半田
接合パッドに対して、通孔の開口を100〜200μm×100
〜200μmの面積で分割したことから、配線基板の半田
接合パッドの面積の大きさに関わらず、半田接合パッド
上の半田ペースト量を制御することが可能となり、その
結果、高さの揃った半田バンプを形成できる半田印刷用
マスクとすることができる。
According to the solder printing mask of the present invention, the area of the opening of the through hole of the solder printing mask is set to 1.3 to 1.8 times the area of the exposed solder joint pad, and 200 μm × For exposed solder joint pads with an area of 200 μm or more, the through-hole opening is 100 to 200 μm × 100.
Since it is divided by the area of ~ 200μm, it is possible to control the amount of solder paste on the solder bond pad regardless of the size of the solder bond pad on the wiring board, and as a result, the solder with uniform height can be used. The mask can be a solder printing mask on which bumps can be formed.

【0041】また、本発明の配線基板の製造方法によれ
ば、半田接合パッドが形成された絶縁基板に半田接合パ
ッドの少なくとも中央部を露出する開口部を有する耐半
田樹脂層を被着する工程と、半田粒子の最小粒径が10μ
mであるとともに最大粒径が露出した半田接合パッド径
の40%である半田ペーストを用い、上記の半田印刷用マ
スクにより露出した半田接合パッド上に半田ペーストを
印刷する工程と、半田粒子の融点以上に加熱して、半田
接合パッド上に半田ペーストを溶融して半田バンプを形
成する工程とを順次行なうことから、半田ペーストを溶
融した時のガス量が少なくなるとともに半田粒子の間隙
が大きくなることにより、半田ペーストを加熱する際に
半田ペーストからフラックスが抜け易くなり、その結
果、半田バンプのボイドを低減することができ、電子部
品を実装して温度サイクル試験を行なっても、クラック
が生じない接続信頼性に優れた配線基板を提供すること
ができる。
Further, according to the method for manufacturing a wiring board of the present invention, a step of applying a solder-resistant resin layer having an opening exposing at least a central portion of the solder bonding pad to the insulating substrate on which the solder bonding pad is formed. And the minimum particle size of solder particles is 10μ
The step of printing the solder paste on the solder joint pad exposed by the above-mentioned solder printing mask using the solder paste whose m is m and the maximum grain diameter is 40% of the solder joint pad diameter, and the melting point of the solder grain Since the steps of heating and melting the solder paste on the solder bond pads to form the solder bumps are sequentially performed, the amount of gas when the solder paste is melted decreases and the gap between the solder particles increases. This makes it easier for flux to escape from the solder paste when heating the solder paste, and as a result, it is possible to reduce voids in the solder bumps, and even when electronic components are mounted and a temperature cycle test is performed, cracks occur. It is possible to provide a wiring board having excellent connection reliability.

【0042】さらに、本発明の配線基板の製造方法によ
れば、半田バンプを形成する工程において、半田バンプ
の頂部をその高さが揃うようにプレスして、頂部が平坦
な半田バンプを形成することから、半田バンプの高さを
一定にできるとともに、電子部品の電極と半田バンプの
頂部との接触面積が増えるために、接続信頼性に優れる
配線基板を提供することができる。
Further, according to the method of manufacturing a wiring board of the present invention, in the step of forming the solder bumps, the tops of the solder bumps are pressed so that their heights are aligned to form solder bumps having flat tops. Therefore, the height of the solder bumps can be made constant, and the contact area between the electrodes of the electronic component and the tops of the solder bumps increases, so that a wiring board having excellent connection reliability can be provided.

【図面の簡単な説明】[Brief description of drawings]

【図1】(a)および(b)は、それぞれ本発明の半田
印刷用マスクおよび配線基板の実施の形態の一例の断面
図および上面図である。
1A and 1B are a cross-sectional view and a top view of an example of an embodiment of a solder printing mask and a wiring board of the present invention, respectively.

【図2】(a)〜(d)は、本発明の配線基板の製造方
法を説明するための工程毎の断面図である。
2 (a) to 2 (d) are cross-sectional views for each step for explaining the method for manufacturing a wiring board of the present invention.

【符号の説明】[Explanation of symbols]

1・・・・・・絶縁基板 2・・・・・・半田接合パッド 3・・・・・・耐半田樹脂層 4・・・・・・開口部 5・・・・・・半田印刷用マスク 6・・・・・・通孔 7・・・・・・半田ペースト 8・・・・・・半田バンプ 1 ... Insulating substrate 2 ... Solder joint pad 3 ... Solder resistant resin layer 4 ... Opening 5 ... Solder printing mask 6 ... through holes 7 ... Solder paste 8 ... Solder bump

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 絶縁基板を被覆した耐半田樹脂層の開口
部から露出した半田接合パッドに半田ペーストを供給す
るための通孔が設けられた半田印刷用マスクにおいて、
前記通孔は、その開口の面積が露出した前記半田接合パ
ッドの面積に対して1.3〜1.8倍の範囲であるとと
もに、200μm×200μm以上の面積を有する露出
した前記半田接合パッドに対して、前記開口が100〜
200μm×100〜200μmの面積で分割されてい
ることを特徴とする半田印刷用マスク。
1. A solder printing mask provided with a through hole for supplying a solder paste to a solder bonding pad exposed from an opening of a solder-resistant resin layer covering an insulating substrate,
The area of the opening of the through hole is 1.3 to 1.8 times the area of the exposed solder joint pad, and the exposed solder joint pad has an area of 200 μm × 200 μm or more. On the other hand, the opening is 100 to
A solder printing mask characterized by being divided into areas of 200 μm × 100 to 200 μm.
【請求項2】 半田接合パッドが形成された絶縁基板に
前記半田接合パッドの少なくとも中央部を露出する開口
部を有する耐半田樹脂層を被着する工程と、半田粒子の
最小粒径が10μmであるとともに最大粒径が露出した
前記半田接合パッド径の40%である半田ペーストを用
い、請求項1記載の半田印刷用マスクにより露出した前
記半田接合パッド上に前記半田ペーストを印刷する工程
と、前記半田粒子の融点以上に加熱して、前記半田接合
パッド上に前記半田ペーストを溶融して半田バンプを形
成する工程とを順次行なうことを特徴とする配線基板の
製造方法。
2. A step of depositing a solder-resistant resin layer having an opening exposing at least a central portion of the solder bonding pad on an insulating substrate on which the solder bonding pad is formed, and a minimum particle diameter of solder particles is 10 μm. Printing the solder paste on the solder joint pad exposed by the solder printing mask according to claim 1, using a solder paste having a maximum grain size of 40% of the diameter of the solder joint pad exposed. A method of manufacturing a wiring board, which comprises sequentially performing a step of heating above the melting point of the solder particles and melting the solder paste on the solder joint pads to form solder bumps.
【請求項3】 前記半田バンプを形成する工程におい
て、前記半田バンプの頂部をその高さが揃うようにプレ
スして、該頂部が平坦な前記半田バンプを形成すること
を特徴とする請求項2記載の配線基板の製造方法。
3. The step of forming the solder bumps, wherein the tops of the solder bumps are pressed so that the heights thereof are even, to form the solder bumps having flat tops. A method for manufacturing a wiring board as described above.
JP2001333280A 2001-10-30 2001-10-30 Mask for solder printing and manufacturing method for wiring board using the same Pending JP2003142817A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001333280A JP2003142817A (en) 2001-10-30 2001-10-30 Mask for solder printing and manufacturing method for wiring board using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001333280A JP2003142817A (en) 2001-10-30 2001-10-30 Mask for solder printing and manufacturing method for wiring board using the same

Publications (1)

Publication Number Publication Date
JP2003142817A true JP2003142817A (en) 2003-05-16

Family

ID=19148574

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001333280A Pending JP2003142817A (en) 2001-10-30 2001-10-30 Mask for solder printing and manufacturing method for wiring board using the same

Country Status (1)

Country Link
JP (1) JP2003142817A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014072467A (en) * 2012-09-29 2014-04-21 Kyocer Slc Technologies Corp Wiring board
WO2018140469A1 (en) * 2017-01-24 2018-08-02 Jabil Inc. On-demand method of making pcb pallets using additive manufacturing

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014072467A (en) * 2012-09-29 2014-04-21 Kyocer Slc Technologies Corp Wiring board
WO2018140469A1 (en) * 2017-01-24 2018-08-02 Jabil Inc. On-demand method of making pcb pallets using additive manufacturing
US11589487B2 (en) 2017-01-24 2023-02-21 Jabil Inc. On-demand method of making PCB pallets using additive manufacturing

Similar Documents

Publication Publication Date Title
US6710261B2 (en) Conductive bond, multilayer printed circuit board, and method for making the multilayer printed circuit board
US5477419A (en) Method and apparatus for electrically connecting an electronic part to a circuit board
US8217276B2 (en) Multilayer printed circuit board and method of manufacturing multilayer printed circuit board
JPWO2008047918A1 (en) Electronic device package structure and package manufacturing method
JP4227482B2 (en) Manufacturing method of module with built-in components
JPH0888470A (en) Ceramic multilayer substrate for mounting electronic parts and its manufacturing method
WO2007080863A1 (en) Semiconductor device, printed wiring board mounted with such semiconductor device, and connection structure for those
JPH06120671A (en) Multilayer wiring board embedded with component
JP2007059588A (en) Method of manufacturing wiring board, and wiring board
JP2003142817A (en) Mask for solder printing and manufacturing method for wiring board using the same
JPH11214819A (en) Wiring board and manufacture thereof
KR100726242B1 (en) Method for manufacturing substrate used to mount flip chip
JP2004327743A (en) Wiring board with solder bump and its producing process
JPH07326853A (en) Ball bump forming method for printed wiring board
JP3823881B2 (en) Connection structure between circuit boards, formation method thereof, circuit board, and electronic component surface-mounted on mounting board
JP4161463B2 (en) Chip carrier manufacturing method
JP2004119464A (en) Wiring board with solder bump and method for manufacturing same
JPH09326412A (en) Mounting solder ball
JP2003243816A (en) Wiring board and its manufacturing method
JP3504852B2 (en) Manufacturing method of printed wiring board
JP2004165328A (en) Wiring board having solder bump and its manufacturing method
JP2004179363A (en) Manufacturing method of wiring board with solder bump
JP2010087017A (en) Wiring board, and method of manufacturing the same
JP2004119544A (en) Wiring board and its manufacturing method
JP2003338574A (en) Wiring board with pin and electronic device using the same