JP2003141097A - Non-volatile one-chip microcomputer - Google Patents

Non-volatile one-chip microcomputer

Info

Publication number
JP2003141097A
JP2003141097A JP2001336823A JP2001336823A JP2003141097A JP 2003141097 A JP2003141097 A JP 2003141097A JP 2001336823 A JP2001336823 A JP 2001336823A JP 2001336823 A JP2001336823 A JP 2001336823A JP 2003141097 A JP2003141097 A JP 2003141097A
Authority
JP
Japan
Prior art keywords
power supply
input
terminal
supply terminal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001336823A
Other languages
Japanese (ja)
Inventor
Shigeyuki Komatsu
茂行 小松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001336823A priority Critical patent/JP2003141097A/en
Publication of JP2003141097A publication Critical patent/JP2003141097A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • Y02B60/1207

Landscapes

  • Power Sources (AREA)
  • Microcomputers (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a non-volatile one-chip microcomputer in which the terminal specifications are made uniform to those of a mask ROM plate by using a second power supply terminal special for an internal circuit both as a reload power supply terminal and a general terminal. SOLUTION: This non-volatile one-chip microcomputer is provided with a power supply switching circuit 4 taking the voltage of a first power supply terminal VDD1 and a second power supply terminal VDD2 as input, taking the voltage of the second power supply terminal as a power supply switching input, and controlled by a control signal of the internal circuit, a level shifter incorporated I/O control circuit 1 taking the input voltage of the first power supply terminal and the output of the power supply switching circuit as a power supply, and having the second power supply terminal connected as an input/ output terminal, and another level shifter incorporated I/O control circuit 6 having an input/output terminal 5 connected. The power supply circuit switches 2 input according to the voltage of the second power supply terminal to be output as the power supply of the internal circuit. An input/output signal of each level shifter incorporated I/O control circuit is connected to the internal circuit as an input/output signal.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、電源端子を選択す
る制御手段を持った、不揮発性ワンチップマイクロコン
ピュータに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a nonvolatile one-chip microcomputer having control means for selecting a power supply terminal.

【0002】[0002]

【従来の技術】従来のワンチップマイクロコンピュータ
のブロック図を図6に示す。同図において、不揮発性ワ
ンチップマイクロコンピュータ33は、レベルシフタ内
蔵I/O制御回路31と、その他の内部回路32を含
む。I/O制御回路31は、専用の第1の電源端子VD
D1、および第2の電源端子VDD2に接続されてい
る。内部回路32は、第2の電源端子VDD2に接続さ
れている。ワンチップマイクロコンピュータ33の入出
力端子34は、I/O制御回路31に接続され、I/O
制御回路31は、内部回路32との間で入出力信号線S
31の授受を行う。第2の電源端子VDD2は、内部回
路32専用の電源としてのみ機能している。
2. Description of the Related Art A block diagram of a conventional one-chip microcomputer is shown in FIG. In the figure, the nonvolatile one-chip microcomputer 33 includes an I / O control circuit 31 with a built-in level shifter and other internal circuits 32. The I / O control circuit 31 has a dedicated first power supply terminal VD
It is connected to D1 and the second power supply terminal VDD2. The internal circuit 32 is connected to the second power supply terminal VDD2. The input / output terminal 34 of the one-chip microcomputer 33 is connected to the I / O control circuit 31,
The control circuit 31 and the internal circuit 32 communicate with the input / output signal line S.
Give and receive 31. The second power supply terminal VDD2 functions only as a power supply dedicated to the internal circuit 32.

【0003】[0003]

【発明が解決しようとする課題】しかし、このような第
1の電源端子VDD1と第2の電源端子VDD2の2電
源端子を備えた不揮発性ワンチップマイクロコンピュー
タ33では、以下のような問題があった。すなわち、電
気的な書き換えを必要としないマスクROM版では不要
な書き換え専用電源として、第2の電源端子VDD2を
必要とするため、マスクROM版と同等の1端子電源の
構成とすることが出来ない。その結果、マスクROM版
と比べ、第2の電源端子を確保するためにI/O端子数
が1本削減され、同一端子仕様に出来ない。
However, the non-volatile one-chip microcomputer 33 having the two power source terminals of the first power source terminal VDD1 and the second power source terminal VDD2 has the following problems. It was That is, the mask ROM version, which does not require electrical rewriting, requires the second power supply terminal VDD2 as a power source exclusively for rewriting, which is not necessary, so that it is not possible to configure a one-terminal power supply equivalent to the mask ROM version. . As a result, compared to the mask ROM version, the number of I / O terminals is reduced by one to secure the second power supply terminal, and the same terminal specifications cannot be achieved.

【0004】特に、端子数の少ないマスクROM版ワン
チップマイクロコンピュータにおいては、汎用入出力端
子の数に制限があるため、少ない端子をアプリケーショ
ン上全て使用している場合があり、その場合マスクRO
Mにソフトバグが発生しても、端子の仕様が異なる不揮
発性ワンチップマイクロコンピュータに置きかえること
が出来ない。
In particular, in a mask ROM version one-chip microcomputer having a small number of terminals, there are cases where all the general-purpose input / output terminals are used, so that a small number of terminals may be used for some applications.
Even if a soft bug occurs in M, it cannot be replaced with a non-volatile one-chip microcomputer with different terminal specifications.

【0005】本発明はこのような問題を解決するために
なされたもので、電源切替回路内蔵ワンチップマイクロ
コンピュータにおいて、内部回路専用の第2の電源端子
を、書き換え電源端子と汎用端子とに兼用可能とするこ
とで、端子仕様をマスクROM版と同一にした不揮発性
ワンチップマイクロコンピュータを提供することを目的
とする。
The present invention has been made to solve such a problem, and in a one-chip microcomputer with a built-in power supply switching circuit, the second power supply terminal dedicated to the internal circuit is also used as a rewriting power supply terminal and a general-purpose terminal. By making it possible, it is an object to provide a non-volatile one-chip microcomputer having the same terminal specifications as those of the mask ROM version.

【0006】[0006]

【課題を解決するための手段】本発明の不揮発性ワンチ
ップマイクロコンピュータは、I/O制御回路専用の第
1の電源端子と、前記I/O制御回路を除く内部回路専
用の第2の電源端子と、所定数の入出力端子とを備えた
構成を前提とし、前記第1の電源端子と前記第2の電源
端子の電圧を入力とし、前記第2の電源端子の電圧を電
源切替入力とし、前記内部回路の制御信号により制御さ
れる電源切替回路と、前記第1の電源端子の入力電圧と
前記電源切替回路の出力を電源とし、前記第2の電源端
子が前記不揮発性ワンチップマイクロコンピュータの入
出力端子として接続されたレベルシフタ内蔵I/O制御
回路と、前記第1の電源端子の入力電圧と前記電源切替
回路の出力を電源とし、前記不揮発性ワンチップマイク
ロコンピュータの入出力端子が接続された他のレベルシ
フタ内蔵I/O制御回路とを備える。前記電源切替回路
は、前記電源切替入力として供給される前記第2の電源
端子の電圧に応じて前記2入力を切替えて出力し、その
出力が前記内部回路の電源として接続される。前記各レ
ベルシフタ内蔵I/O制御回路の入出力信号は、前記内
部回路に入出力信号として接続される。
A nonvolatile one-chip microcomputer according to the present invention comprises a first power supply terminal dedicated to an I / O control circuit and a second power supply dedicated to an internal circuit excluding the I / O control circuit. Assuming a configuration including a terminal and a predetermined number of input / output terminals, the voltages of the first power supply terminal and the second power supply terminal are used as inputs, and the voltage of the second power supply terminal is used as power supply switching input. A power supply switching circuit controlled by a control signal of the internal circuit, the input voltage of the first power supply terminal and the output of the power supply switching circuit as power supplies, and the second power supply terminal is the nonvolatile one-chip microcomputer Of the non-volatile one-chip microcomputer using the I / O control circuit with a built-in level shifter connected as an input / output terminal, the input voltage of the first power supply terminal, and the output of the power supply switching circuit as power sources. And a further level shifter internal I / O control circuit whose output terminal is connected. The power supply switching circuit switches and outputs the two inputs according to the voltage of the second power supply terminal supplied as the power supply switching input, and the output is connected as the power supply of the internal circuit. The input / output signals of the I / O control circuits with built-in level shifters are connected to the internal circuits as input / output signals.

【0007】この構成によれば、電源切替回路によっ
て、第1の電源端子と第2の電源端子の2電源を切替え
て、書き換え時には、第2の電源端子の電圧を内部回路
の電源として書き換え専用電源として供給し、読み出し
時には、第1の電源端子の電圧を内部回路の電源として
供給する。それにより、第2の電源端子を、電源端子以
外のワンチップマイクロコンピュータの汎用入出力端子
として切替えて、端子の兼用が可能となる。
According to this structure, the power supply switching circuit switches between the two power supplies, the first power supply terminal and the second power supply terminal, and when rewriting, the voltage of the second power supply terminal is exclusively used for rewriting as the power supply of the internal circuit. It is supplied as a power source, and at the time of reading, the voltage of the first power source terminal is supplied as a power source for the internal circuit. As a result, the second power supply terminal can be switched to a general-purpose input / output terminal of the one-chip microcomputer other than the power supply terminal, and the terminals can be used in common.

【0008】また本発明の他の構成の不揮発性ワンチッ
プマイクロコンピュータは、前記第1の電源端子と前記
第2の電源端子の電圧を入力とし、前記内部回路の制御
信号により制御される電源比較回路と、前記第1の電源
端子の入力電圧と前記電源比較回路の出力を電源とし、
前記第2の電源端子が前記不揮発性ワンチップマイクロ
コンピュータの入出力端子として接続されたレベルシフ
タ内蔵I/O制御回路と、前記第1の電源端子の入力電
圧と前記電源比較回路の出力を電源とし、前記不揮発性
ワンチップマイクロコンピュータの入出力端子が接続さ
れた他のレベルシフタ内蔵I/O制御回路とを備える。
前記電源比較回路は、前記第1の電源端子と前記第2の
電源端子の各電圧を比較し、その比較結果に応じて前記
2入力の一方を出力し、その出力が前記内部回路の電源
として接続される。前記各レベルシフタ内蔵I/O制御
回路の入出力信号は、前記内部回路に入出力信号として
接続される。
In addition, a nonvolatile one-chip microcomputer having another configuration of the present invention is a power supply comparison device which receives the voltages of the first power supply terminal and the second power supply terminal as inputs and is controlled by a control signal of the internal circuit. A circuit, using the input voltage of the first power supply terminal and the output of the power supply comparison circuit as power supplies,
An I / O control circuit with a built-in level shifter, in which the second power supply terminal is connected as an input / output terminal of the nonvolatile one-chip microcomputer, and an input voltage of the first power supply terminal and an output of the power supply comparison circuit are used as power supplies. , Another I / O control circuit with a built-in level shifter, to which the input / output terminals of the nonvolatile one-chip microcomputer are connected.
The power supply comparison circuit compares the respective voltages of the first power supply terminal and the second power supply terminal, outputs one of the two inputs according to the comparison result, and the output serves as the power supply of the internal circuit. Connected. The input / output signals of the I / O control circuits with built-in level shifters are connected to the internal circuits as input / output signals.

【0009】この構成のように、電源比較回路を用いれ
ば、上記の効果に加えて以下の効果をも奏することがで
きる。すなわち、読み出し時において、(セット使用電
源端子VDD1の電圧)<(内部電源端子VDD2の電
圧)の条件で動作させることにより、低電圧高速動作を
実現することができる。
By using the power supply comparison circuit as in this configuration, the following effects can be obtained in addition to the above effects. That is, at the time of reading, by operating under the condition of (voltage of set power supply terminal VDD1) <(voltage of internal power supply terminal VDD2), low voltage high speed operation can be realized.

【0010】[0010]

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を用いて説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings.

【0011】(実施の形態1)図1は、実施の形態1に
おける電源切替回路内蔵不揮発性ワンチップマイクロコ
ンピュータ3を示す。1および6は、レベルシフタ内蔵
I/O制御回路、2はレベルシフタ内蔵I/O制御回路
1,6を除く内部回路、4は電源切替回路である。
(First Embodiment) FIG. 1 shows a nonvolatile one-chip microcomputer 3 with a built-in power supply switching circuit according to the first embodiment. Reference numerals 1 and 6 are I / O control circuits with built-in level shifters, 2 is an internal circuit except the I / O control circuits with built-in level shifters 1 and 6, and 4 is a power supply switching circuit.

【0012】電源切替回路4は、第1の電源端子VDD
1と第2の電源端子VDD2の電圧を入力とする。電源
切替回路4の出力S1は、内部回路2の電源として供給
される。電源切替回路4は、内部回路2からの制御信号
S2により制御されるとともに、第2の電源端子VDD
2の電圧を電源切換入力とする。
The power supply switching circuit 4 includes a first power supply terminal VDD
1 and the voltage of the second power supply terminal VDD2 are input. The output S1 of the power supply switching circuit 4 is supplied as the power supply of the internal circuit 2. The power supply switching circuit 4 is controlled by the control signal S2 from the internal circuit 2 and also has a second power supply terminal VDD.
The voltage of 2 is used as the power supply switching input.

【0013】レベルシフタ内蔵I/O制御回路1は、第
1の電源端子VDD1の電圧と電源切替回路4の出力S
1を電源とする。第2の電源端子VDD2はまた、不揮
発性ワンチップマイクロコンピュータ3の入出力端子と
して、レベルシフタ内蔵I/O制御回路1の端子に接続
され、レベルシフタ内蔵I/O制御回路1の入出力信号
S3が、内部回路2に入出力信号として接続されてい
る。
The I / O control circuit 1 with a built-in level shifter has a voltage of the first power supply terminal VDD1 and an output S of the power supply switching circuit 4.
1 is used as the power source. The second power supply terminal VDD2 is also connected as an input / output terminal of the nonvolatile one-chip microcomputer 3 to the terminal of the level shifter built-in I / O control circuit 1, and the input / output signal S3 of the level shifter built-in I / O control circuit 1 is supplied. , Are connected to the internal circuit 2 as input / output signals.

【0014】同様にレベルシフタ内蔵I/O制御回路6
は、第1の電源端子VDD1の電圧と電源切替回路4の
出力S1を電源とする。また、不揮発性ワンチップマイ
クロコンピュータ3の汎用端子5が、レベルシフタ内蔵
I/O制御回路6の入出力端子として接続され、レベル
シフタ内蔵I/O制御回路6の入出力信号S4が、内部
回路2に入出力信号として接続されている。
Similarly, an I / O control circuit 6 with a built-in level shifter
Uses the voltage of the first power supply terminal VDD1 and the output S1 of the power supply switching circuit 4 as power supplies. Further, the general-purpose terminal 5 of the nonvolatile one-chip microcomputer 3 is connected as an input / output terminal of the level shifter built-in I / O control circuit 6, and the input / output signal S4 of the level shifter built-in I / O control circuit 6 is sent to the internal circuit 2. It is connected as an input / output signal.

【0015】なお、汎用端子5は、任意の汎用端子であ
り、不揮発性ワンチップマイクロコンピュータ3上の端
子数分、複数個設けられているが、ここでは説明を簡単
にするため、汎用端子は汎用端子5のみとして説明す
る。
The general-purpose terminals 5 are arbitrary general-purpose terminals, and a plurality of general-purpose terminals are provided for the number of terminals on the non-volatile one-chip microcomputer 3. Only the general-purpose terminal 5 will be described.

【0016】以上のように構成された実施の形態1の電
源切替回路内蔵不揮発性ワンチップマイクロコンピュー
タ3について、その動作を、書換え時と読出し時に分け
て説明する。動作のタイミングチャートを、書き換え時
と読出し時に分けて図2に示す。
The operation of the nonvolatile one-chip microcomputer 3 with a built-in power supply switching circuit of the first embodiment configured as described above will be described separately for rewriting and reading. A timing chart of operation is shown in FIG. 2 separately for rewriting and reading.

【0017】まず書換え時の動作について説明する。電
源切り替え回路4は、第2の電源端子VDD2のHまた
はLのレベルにより、出力S1として、第1の電源端子
VDD1または第2の電源端子VDD2の入力電圧の一
方を選択する。また内部回路2からの制御信号S2は、
電源立上げ時の初期値において電源切り替え回路4を動
作させる状態に設定されている。
First, the rewriting operation will be described. The power supply switching circuit 4 selects one of the input voltages of the first power supply terminal VDD1 and the second power supply terminal VDD2 as the output S1 according to the H or L level of the second power supply terminal VDD2. The control signal S2 from the internal circuit 2 is
At the initial value when the power is turned on, the power switching circuit 4 is set to operate.

【0018】セットに組み込まれた不揮発性メモリーを
書き換える際には、一般的にオンボードシリアルライタ
ーを用いて書き換えを実行する。この場合書き換え実行
時には、第1の電源端子VDD1にはセットの使用電源
電圧が供給され、第2の電源端子VDD2には書換用電
源電圧が、電源立上げ時に印加される。電源切り替え回
路4は、第2の電源端子VDD2の電圧レベルが書換用
電源電圧に設定されているためHレベルと認識し、第2
の電源端子VDD2の入力電圧を出力S1として選択出
力する。このようにして、書き換え時は、第2の電源端
子VDD2が内部回路2の電源電圧として供給される。
When rewriting the nonvolatile memory incorporated in the set, rewriting is generally performed using an onboard serial writer. In this case, at the time of rewriting, the set power supply voltage is supplied to the first power supply terminal VDD1, and the rewrite power supply voltage is applied to the second power supply terminal VDD2 at power-on. The power supply switching circuit 4 recognizes that the voltage level of the second power supply terminal VDD2 is the H level because the voltage level of the second power supply terminal VDD2 is set to the rewrite power supply voltage.
The input voltage of the power supply terminal VDD2 is selected and output as the output S1. Thus, at the time of rewriting, the second power supply terminal VDD2 is supplied as the power supply voltage of the internal circuit 2.

【0019】上記ワンチップマイクロコンピュータ3上
での電源切り変えタイミングは、不揮発性メモリーのプ
ログラムを実行する前の、電源立ち上げ時の端子リセッ
ト解除から、外付け自励発振子の発振安定待ちのために
設けた内部リセットタイミングの期間中に設定される。
従って、発振安定待ちのための内部リセット解除後に
は、内部回路2の電源には書き換え時の電源電圧VDD
2が供給されているため、書き換えが実行される。
The power supply switching timing on the one-chip microcomputer 3 is set from the terminal reset release at power-on to the oscillation stabilization waiting of the external self-excited oscillator before the non-volatile memory program is executed. It is set during the internal reset timing provided for this purpose.
Therefore, after the internal reset is released to wait for oscillation stabilization, the internal circuit 2 is powered by the power supply voltage VDD at the time of rewriting.
Since 2 is supplied, rewriting is executed.

【0020】次に読み出し時の動作について説明する。
読み出し実行時は、第1の電源端子VDD1にはセット
の使用電源電圧が供給され、第2の電源端子VDD2に
は、外部より設定したLレベルが、電源立上げ時に印加
される。電源切り替え回路4は、第2の電源端子VDD
2の電圧レベルをLレベルと認識し、第1の電源端子V
DD1の入力電圧を出力S1として選択出力する。この
ようにして、読み出し時は、電源端子VDD1が内部回
路2の電源電圧として供給される。
Next, the read operation will be described.
When reading is executed, a set power supply voltage is supplied to the first power supply terminal VDD1, and an L level externally set is applied to the second power supply terminal VDD2 at power-on. The power supply switching circuit 4 has a second power supply terminal VDD.
The voltage level of 2 is recognized as the L level, and the first power supply terminal V
The input voltage of DD1 is selectively output as the output S1. Thus, at the time of reading, the power supply terminal VDD1 is supplied as the power supply voltage of the internal circuit 2.

【0021】電源切り変えタイミングは、書き込み時と
同様に、不揮発性メモリーのプログラムを実行する前
の、電源立ち上げ時の端子リセット解除から、外付け自
励発振子の発振安定待ちのために設けた内部リセットタ
イミングの期間中に設定される。従って、発振安定待ち
のための内部リセット解除後には、内部回路2の電源に
は、セットでの使用電源電圧VDD1が供給されている
ため、読み出しが実行される。
The power supply switching timing is set to wait for the oscillation stabilization of the external self-excited oscillator after the terminal reset is released when the power is turned on, before the program of the nonvolatile memory is executed, as in the case of writing. It is set during the internal reset timing. Therefore, after releasing the internal reset for waiting for oscillation stabilization, the power supply of the internal circuit 2 is supplied with the power supply voltage VDD1 used in the set, so that the reading is executed.

【0022】不揮発性メモリーのプログラムは、予め内
部回路2の制御信号S2により、電源切り替え回路4の
出力S1を第1の電源端子VDD1に選択固定する方向
に設定され、上記メモリーのプログラムの読み出しが実
行されることにより、第2の電源端子VDD2のHまた
はLレベルにかかわらず、常に内部回路2の電源として
セット上の使用電源電圧VDD1が供給される。
The program of the non-volatile memory is set beforehand by the control signal S2 of the internal circuit 2 so as to selectively fix the output S1 of the power supply switching circuit 4 to the first power supply terminal VDD1. By being executed, the used power supply voltage VDD1 on the set is always supplied as the power supply of the internal circuit 2 regardless of the H or L level of the second power supply terminal VDD2.

【0023】内部回路2の電源S1をVDD1に設定後
は、第2の電源端子VDD2は、端子として自由に設定
可能となる。それにより、第2の電源端子VDD2は、
不揮発性ワンチップマイクロコンピュータ3の入出力端
子として、レベルシフタ内蔵I/O制御回路1の端子に
接続される。レベルシフタ内蔵I/O制御回路1の入出
力信号S3が内部回路2に入出力信号として接続されて
いるため、読み出し時は、プログラムにより自由に、第
2の電源端子VDD2を汎用端子として制御出来、マス
クROM版と同一端子仕様を実現できる。
After setting the power supply S1 of the internal circuit 2 to VDD1, the second power supply terminal VDD2 can be freely set as a terminal. As a result, the second power supply terminal VDD2 is
As the input / output terminal of the nonvolatile one-chip microcomputer 3, it is connected to the terminal of the level shifter built-in I / O control circuit 1. Since the input / output signal S3 of the I / O control circuit 1 with a built-in level shifter is connected to the internal circuit 2 as an input / output signal, the second power supply terminal VDD2 can be freely controlled as a general-purpose terminal by a program during reading, The same terminal specifications as the mask ROM version can be realized.

【0024】また同様に、不揮発性ワンチップマイクロ
コンピュータ3の汎用端子5がレベルシフタ内蔵I/O
制御回路6の端子として接続され、レベルシフタ内蔵I
/O制御回路6の入出力信号S4が内部回路2に入出力
信号として接続されているため、汎用端子としてプログ
ラムにより自由に制御出来ることは言うまでもない。
Similarly, the general-purpose terminal 5 of the nonvolatile one-chip microcomputer 3 is an I / O with a built-in level shifter.
Connected as a terminal of the control circuit 6, with built-in level shifter I
Since the input / output signal S4 of the / O control circuit 6 is connected to the internal circuit 2 as an input / output signal, it goes without saying that it can be freely controlled by a program as a general-purpose terminal.

【0025】(実施の形態2)図3は、実施の形態2の
電源切替回路内蔵不揮発性ワンチップマイクロコンピュ
ータ23を示す。21および26は、レベルシフタ内蔵
I/O制御回路、22は、レベルシフタ内蔵I/O制御
回路21,26を除く内部回路、24は電源比較回路で
ある。
(Second Embodiment) FIG. 3 shows a nonvolatile one-chip microcomputer 23 with a built-in power supply switching circuit according to a second embodiment. 21 and 26 are I / O control circuits with built-in level shifters, 22 is an internal circuit excluding the I / O control circuits with built-in level shifters 21 and 26, and 24 is a power supply comparison circuit.

【0026】電源比較回路24は、第1の電源端子VD
D1と第2の電源端子VDD2の電圧を入力とする。電
源比較回路24の出力S21は、内部回路22の電源と
して接続されている。電源比較回路24は、内部回路2
2の制御信号S22により制御される。
The power supply comparison circuit 24 has a first power supply terminal VD.
The voltages of D1 and the second power supply terminal VDD2 are input. The output S21 of the power supply comparison circuit 24 is connected as a power supply of the internal circuit 22. The power supply comparison circuit 24 is the internal circuit 2
It is controlled by the control signal S22.

【0027】レベルシフタ内蔵I/O制御回路21は、
第1の電源端子VDD1の入力電圧と電源比較回路24
の出力S21を電源とする。第2の電源端子VDD2
が、不揮発性ワンチップマイクロコンピュータ23の入
出力端子として、レベルシフタ内蔵I/O制御回路21
の端子に接続され、レベルシフタ内蔵I/O制御回路2
1の入出力信号S23が、内部回路22に入出力信号と
して接続されている。
The I / O control circuit 21 with a built-in level shifter
Input voltage of the first power supply terminal VDD1 and the power supply comparison circuit 24
The output S21 of is used as a power source. Second power supply terminal VDD2
However, the I / O control circuit 21 with a built-in level shifter is used as an input / output terminal of the nonvolatile one-chip microcomputer 23.
I / O control circuit 2 with built-in level shifter
One input / output signal S23 is connected to the internal circuit 22 as an input / output signal.

【0028】同様に、レベルシフタ内蔵I/O制御回路
26は、第1の電源端子VDD1の入力電圧と電源比較
回路24の出力S21を電源とする。不揮発性ワンチッ
プマイクロコンピュータ23の汎用端子25がレベルシ
フタ内蔵I/O制御回路26の端子として接続され、レ
ベルシフタ内蔵I/O制御回路26の入出力信号S24
が、内部回路22に入出力信号として接続されている。
Similarly, the level shifter built-in I / O control circuit 26 uses the input voltage of the first power supply terminal VDD1 and the output S21 of the power supply comparison circuit 24 as power supplies. The general-purpose terminal 25 of the nonvolatile one-chip microcomputer 23 is connected as a terminal of the level shifter built-in I / O control circuit 26, and the input / output signal S24 of the level shifter built-in I / O control circuit 26 is connected.
Are connected to the internal circuit 22 as input / output signals.

【0029】なお、汎用端子25は、任意の汎用端子で
あり、不揮発性ワンチップマイクロコンピュータ23上
の端子数分、複数個設けられている。ここでは説明を簡
単にするため、汎用端子は汎用端子25のみとして説明
する。
The general-purpose terminals 25 are arbitrary general-purpose terminals, and a plurality of general-purpose terminals 25 are provided for the number of terminals on the nonvolatile one-chip microcomputer 23. Here, in order to simplify the description, the general-purpose terminal will be described as the general-purpose terminal 25 only.

【0030】以上のように構成された実施の形態2の電
源切替回路内蔵不揮発性ワンチップマイクロコンピュー
タ23について、その動作を、書換え時と読出し時に分
けて説明する。動作のタイミングチャートを、書き換え
時と読出し時に分けて、図4および図5に示す。
The operation of the nonvolatile one-chip microcomputer 23 with a built-in power supply switching circuit of the second embodiment configured as described above will be described separately for rewriting and reading. Timing charts of the operation are shown in FIGS. 4 and 5 separately for rewriting and reading.

【0031】まず書換え時の動作について説明する。一
般的に不揮発性ワンチップマイクロコンピュータにおい
て、メモリーのデータ書き換え時には、不揮発性メモリ
ーの特性上、読出し時電源電圧より高い書換電源電圧を
内部回路22に印加する必要がある。第1の電源端子V
DD1と第2の電源端子VDD2の2電源端子を入力と
する電源比較回路24は、各入力電圧を比較し、高い電
位を有する電源端子を出力S21として選択出力する。
内部回路22の制御信号S22は、電源立上げ時の初期
値において電源比較回路24を動作させる方向に設定さ
れいる。セットに組み込まれた不揮発性メモリーを書き
換える場合、一般的にオンボードシリアルライターを用
いて書き換えを実行する。書き換え実行時は、第1の電
源端子VDD1にはセットの使用電源電圧が供給され、
第2の電源端子VDD2には、一般的にセット上での使
用電源電圧VDD1より高い書換用電源電圧が、電源立
上げ時に印加される。電源比較回路24は、各電源端子
から高い電源電圧を有する電源端子を選択するため、書
き換え時には、第2の電源端子VDD2の入力電圧を出
力S21として選択出力し、内部回路22の電源電圧と
して供給する。
First, the operation at the time of rewriting will be described. Generally, in a nonvolatile one-chip microcomputer, when rewriting data in a memory, it is necessary to apply a rewriting power supply voltage higher than a reading power supply voltage to the internal circuit 22 due to the characteristics of the nonvolatile memory. First power supply terminal V
The power supply comparison circuit 24, which receives two power supply terminals of DD1 and the second power supply terminal VDD2, compares each input voltage, and selectively outputs the power supply terminal having a high potential as the output S21.
The control signal S22 of the internal circuit 22 is set to operate the power supply comparison circuit 24 at the initial value when the power is turned on. When rewriting the nonvolatile memory built into the set, rewriting is generally performed using an onboard serial writer. During rewriting, the set power supply voltage is supplied to the first power supply terminal VDD1.
A power supply voltage for rewriting, which is generally higher than the power supply voltage VDD1 used in the set, is applied to the second power supply terminal VDD2 when the power is turned on. Since the power supply comparison circuit 24 selects a power supply terminal having a high power supply voltage from each power supply terminal, at the time of rewriting, the input voltage of the second power supply terminal VDD2 is selectively output as the output S21 and supplied as the power supply voltage of the internal circuit 22. To do.

【0032】上記電源切り変えタイミングは、不揮発性
メモリーのプログラムを実行する前の、電源立ち上げ時
の端子リセット解除から、外付け自励発振子の発振安定
待ちのために設けた内部リセットタイミングの期間中に
設定される。従って、発振安定待ちのための内部リセッ
ト解除後には、内部回路22の電源には書き換え時の電
源電圧VDD2が供給されているため、書き換えが実行
される。
The power supply switching timing is the internal reset timing provided for waiting for the oscillation stabilization of the external self-excited oscillator after the terminal reset is released when the power is turned on before the program of the nonvolatile memory is executed. Set during the period. Therefore, after the internal reset is released to wait for oscillation stabilization, the power supply voltage VDD2 at the time of rewriting is supplied to the power supply of the internal circuit 22, so that the rewriting is executed.

【0033】次に読み出し時の動作について説明する。
読み出し動作については、第1の電源端子VDD1の電
圧と第2の電源端子VDD2の電圧(以下各々VDD
1、VDD2と略す)の関係が、VDD1>VDD2の
場合と、VDD1<VDD2の場合とで、読み出し時の
動作及び効果が異なるため、各々の場合に分けて説明す
る。
Next, the read operation will be described.
For the read operation, the voltage of the first power supply terminal VDD1 and the voltage of the second power supply terminal VDD2 (hereinafter referred to as VDD
1 and abbreviated to VDD2), the operation and effect at the time of reading are different depending on whether VDD1> VDD2 and VDD1 <VDD2. Therefore, each case will be described separately.

【0034】まず、VDD1>VDD2の場合について
説明する。動作のタイミングチャートを、図4に示す。
First, the case of VDD1> VDD2 will be described. A timing chart of the operation is shown in FIG.

【0035】読み出し実行時は、第1の電源端子VDD
1にはセットの使用電源電圧が供給され、第2の電源端
子VDD2には第1の電源端子VDD1より低い電圧が
外部より設定され、電源立上げ時に印加される。電源比
較回路24は、上記2入力のうち高い電位を有する第1
の電源端子VDD1の電圧を出力S21として選択出力
する。従って読み出し時は、第1の電源端子VDD1の
電圧が内部回路22の電源電圧として入力される。
At the time of reading, the first power supply terminal VDD
1 is supplied with a set power supply voltage, a second power supply terminal VDD2 is externally set to a voltage lower than that of the first power supply terminal VDD1, and is applied when the power supply is turned on. The power supply comparison circuit 24 is the first one having the higher potential of the above two inputs.
The voltage of the power supply terminal VDD1 is selected and output as the output S21. Therefore, at the time of reading, the voltage of the first power supply terminal VDD1 is input as the power supply voltage of the internal circuit 22.

【0036】上記電源切り変えタイミングは、書き込み
時と同様に、不揮発性メモリーのプログラムを実行する
前の、電源立ち上げ時の端子リセット解除から、外付け
自励発振子の発振安定待ちのために設けた内部リセット
タイミングの期間中に設定される。従って、発振安定待
ちのための内部リセット解除後には、内部回路22の電
源には、セットでの使用電源電圧VDD1が供給されて
いるため、読み出しが実行される。不揮発性メモリーの
プログラムには、予め内部回路22の制御信号S22に
より、電源比較回路24の出力S21を電源端子VDD
1に選択固定する方向に設定し、上記メモリーのプログ
ラムの読み出しが実行されることにより、第2の電源端
子VDD2のHまたはLレベルにかかわらず、常に内部
回路22の電源としてはセット上の使用電源電圧VDD
1が印加される。従って、内部回路22の電源S21を
VDD1に設定後は、VDD2は端子として自由に設定
可能となる。
The power supply switching timing is the same as that at the time of writing in order to wait for the oscillation stabilization of the external self-excited oscillator after the terminal reset is released when the power is turned on before the program of the nonvolatile memory is executed. It is set during the provided internal reset timing. Therefore, after the internal reset is released to wait for oscillation stabilization, the power supply of the internal circuit 22 is supplied with the power supply voltage VDD1 used in the set, so that the reading is executed. In order to program the non-volatile memory, the output S21 of the power supply comparison circuit 24 is previously supplied by the control signal S22 of the internal circuit 22 to the power supply terminal VDD.
By setting the direction to be selectively fixed to 1 and reading the program of the above memory, regardless of the H or L level of the second power supply terminal VDD2, it is always used as a power supply for the internal circuit 22 in the set. Power supply voltage VDD
1 is applied. Therefore, after the power supply S21 of the internal circuit 22 is set to VDD1, VDD2 can be freely set as a terminal.

【0037】この時第2の電源端子VDD2は、不揮発
性ワンチップマイクロコンピュータ23の入出力端子と
してレベルシフタ内蔵I/O制御回路21の端子に接続
され、レベルシフタ内蔵I/O制御回路21の入出力信
号S23が内部回路22に入出力信号として接続され
る。従って読み出し時は、プログラムにより自由に第2
の電源端子VDD2を汎用端子として制御出来、マスク
ROM版と同一端子仕様を実現できる。
At this time, the second power supply terminal VDD2 is connected to the terminal of the level shifter built-in I / O control circuit 21 as an input / output terminal of the nonvolatile one-chip microcomputer 23, and the input / output of the level shifter built-in I / O control circuit 21 is performed. The signal S23 is connected to the internal circuit 22 as an input / output signal. Therefore, at the time of reading, the program can freely set the second
The power supply terminal VDD2 can be controlled as a general-purpose terminal, and the same terminal specifications as the mask ROM version can be realized.

【0038】また同様に、不揮発性ワンチップマイクロ
コンピュータ23の汎用端子25がレベルシフタ内蔵I
/O制御回路26の端子として接続され、レベルシフタ
内蔵I/O制御回路26の入出力信号S24が内部回路
22に入出力信号として接続されているため、汎用端子
としてプログラムにより自由に制御出来ることは言うま
でもない。
Similarly, the general-purpose terminal 25 of the nonvolatile one-chip microcomputer 23 has a level shifter built-in I.
Since it is connected as a terminal of the I / O control circuit 26 and the input / output signal S24 of the I / O control circuit 26 with a built-in level shifter is connected as an input / output signal to the internal circuit 22, it can be freely controlled by a program as a general-purpose terminal. Needless to say.

【0039】次に、VDD1<VDD2の場合について
説明する。タイミングチャートを図5に示す。読み出し
実行時は、第1の電源端子VDD1にはセットの使用電
源電圧が供給され、第2の電源端子VDD2には、電源
端子VDD1より高い電圧が外部より設定され、電源立
上げ時に印加される。電源比較回路24は、上記2入力
のうち高い電位を有する第2の電源端子VDD2の電圧
を出力S21として選択出力する。従って、読み出し時
は、第2の電源端子VDD2が内部回路22の電源電圧
として入力される。
Next, the case where VDD1 <VDD2 will be described. The timing chart is shown in FIG. When reading is executed, the set power supply voltage is supplied to the first power supply terminal VDD1, and a voltage higher than that of the power supply terminal VDD1 is externally set to the second power supply terminal VDD2 and is applied when the power is turned on. . The power supply comparison circuit 24 selects and outputs, as the output S21, the voltage of the second power supply terminal VDD2 having the higher potential of the two inputs. Therefore, at the time of reading, the second power supply terminal VDD2 is input as the power supply voltage of the internal circuit 22.

【0040】上記電源切り変えタイミングは、書き込み
時と同様に、不揮発性メモリーのプログラムを実行する
前の、電源立ち上げ時の端子リセット解除から、外付け
自励発振子の発振安定待ちのために設けた内部リセット
タイミングの期間中に設定される。従って、発振安定待
ちのための内部リセット解除後には、内部回路22の電
源には、セットでの使用電源電圧VDD2が供給されて
いるため、読み出しが実行される。不揮発性ワンチップ
マイクロコンピュータ23の汎用端子25がレベルシフ
タ内蔵I/O制御回路26の端子として接続され、レベ
ルシフタ内蔵I/O制御回路26の入出力信号S24が
内部回路22に入出力信号として接続されているため、
汎用端子としてプログラムにより自由に制御出来ること
は言うまでもない。
The power supply switching timing is the same as that at the time of writing in order to wait for the oscillation stabilization of the external self-excited oscillator after releasing the terminal reset at the time of powering up before executing the program of the nonvolatile memory. It is set during the provided internal reset timing. Therefore, after the internal reset is released to wait for oscillation stabilization, the power supply of the internal circuit 22 is supplied with the power supply voltage VDD2 used in the set, so that the reading is executed. The general-purpose terminal 25 of the nonvolatile one-chip microcomputer 23 is connected as a terminal of the level shifter built-in I / O control circuit 26, and the input / output signal S24 of the level shifter built-in I / O control circuit 26 is connected to the internal circuit 22 as an input / output signal. Because
It goes without saying that it can be freely controlled by a program as a general-purpose terminal.

【0041】以上の様にVDD1<VDD2の場合、特
に有効な効果として、低電圧駆動セット上において、電
源電圧VDD1が低電圧でありながら、不揮発性ワンチ
ップマイクロコンピュータ23を高速に動作させたい場
合に、低電圧時に動作律速する内部回路22の電源を、
低電圧VDD1より高い任意の電源電圧VDD2にセッ
トアップ出来るため、低電圧高速動作を実現することが
出来る。
As described above, when VDD1 <VDD2, as a particularly effective effect, when it is desired to operate the nonvolatile one-chip microcomputer 23 at high speed on the low-voltage drive set while the power supply voltage VDD1 is low. In addition, the power supply of the internal circuit 22 that controls the operation at low voltage,
Since it can be set up to an arbitrary power supply voltage VDD2 higher than the low voltage VDD1, low voltage high speed operation can be realized.

【0042】[0042]

【発明の効果】本発明によれば、セットの使用電源端子
VDD1と書き換え用電源端子VDD2が切り替えられ
て、内部回路の電源として接続され、かつ電源端子VD
D2が、レベルシフタ内蔵I/O制御回路を通して内部
回路に接続される。そして、書き換え時には、電源端子
VDD2を書き換え専用電源として内部回路に供給し、
読み出し時は、電源端子VDD1を内部回路の電源とし
て供給することができる。従って、読み出し時には、電
源端子VDD2を電源端子以外のワンチップマイクロコ
ンピュータの汎用入出力端子として切り替えることによ
り、端子を兼用することが可能となり、マスクROM版
と同一の端子仕様を実現出来る。
According to the present invention, the set power source terminal VDD1 and the rewriting power source terminal VDD2 are switched to be connected as the power source of the internal circuit and the power source terminal VD.
D2 is connected to the internal circuit through the I / O control circuit with a built-in level shifter. Then, at the time of rewriting, the power supply terminal VDD2 is supplied to the internal circuit as a power source exclusively for rewriting,
At the time of reading, the power supply terminal VDD1 can be supplied as the power supply of the internal circuit. Therefore, at the time of reading, by switching the power supply terminal VDD2 as a general-purpose input / output terminal of the one-chip microcomputer other than the power supply terminal, it is possible to serve as a terminal, and the same terminal specifications as the mask ROM version can be realized.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の実施の形態1における電源切り替え
回路内蔵不揮発性ワンチップマイクロコンピュータを示
すブロック図
FIG. 1 is a block diagram showing a nonvolatile one-chip microcomputer with a built-in power supply switching circuit according to a first embodiment of the present invention.

【図2】 図1の不揮発性ワンチップマイクロコンピュ
ータの書き換え動作(VDD2=H)および読出し動作
(VDD2=L)のタイミングチャート
FIG. 2 is a timing chart of a rewrite operation (VDD2 = H) and a read operation (VDD2 = L) of the nonvolatile one-chip microcomputer shown in FIG.

【図3】 本発明の実施の形態2における電源比較回路
内蔵不揮発性ワンチップマイクロコンピュータを示すブ
ロック図
FIG. 3 is a block diagram showing a nonvolatile one-chip microcomputer with a built-in power supply comparison circuit according to a second embodiment of the present invention.

【図4】 図3の不揮発性ワンチップマイクロコンピュ
ータの書き換え動作(VDD2>VDD1)および読出
し動作(VDD2<VDD1)のタイミングチャート
4 is a timing chart of a rewrite operation (VDD2> VDD1) and a read operation (VDD2 <VDD1) of the nonvolatile one-chip microcomputer shown in FIG.

【図5】 図3の不揮発性ワンチップマイクロコンピュ
ータの高速読出し動作(VDD2>VDD1)のタイミ
ングチャート
5 is a timing chart of a high-speed read operation (VDD2> VDD1) of the nonvolatile one-chip microcomputer shown in FIG.

【図6】 従来の不揮発性ワンチップマイクロコンピュ
ータを示すブロック図
FIG. 6 is a block diagram showing a conventional nonvolatile one-chip microcomputer.

【符号の説明】[Explanation of symbols]

1 レベルシフタ内蔵I/O制御回路 2 内部回路 3 不揮発性ワンチップマイクロコンピュータ 4 電源切替回路 5 汎用端子 6 レベルシフタ内蔵I/O制御回路 21 レベルシフタ内蔵I/O制御回路 22 内部回路 23 不揮発性ワンチップマイクロコンピュータ 24 電源比較回路 25 汎用端子 26 レベルシフタ内蔵I/O制御回路 31 レベルシフタ内蔵I/O制御回路 32 内部回路 33 不揮発性ワンチップマイクロコンピュータ 34 入出力端子 S1 出力 S2 制御信号 S3 入出力信号 S4 入出力信号 S21 出力 S22 制御信号 S23 入出力信号 S24 入出力信号 S31 入出力信号 VDD1 第1の電源端子 VDD2 第2の電源端子 1 level shifter built-in I / O control circuit 2 Internal circuit 3 Nonvolatile one-chip microcomputer 4 power supply switching circuit 5 General-purpose terminals 6 Level shifter built-in I / O control circuit 21 I / O control circuit with built-in level shifter 22 Internal circuit 23 Non-volatile one-chip microcomputer 24 Power supply comparison circuit 25 General-purpose terminal 26 I / O control circuit with built-in level shifter 31 I / O control circuit with built-in level shifter 32 Internal circuit 33 Non-volatile one-chip microcomputer 34 I / O terminals S1 output S2 control signal S3 I / O signal S4 I / O signal S21 output S22 control signal S23 I / O signal S24 I / O signal S31 I / O signal VDD1 First power supply terminal VDD2 Second power supply terminal

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 I/O制御回路専用の第1の電源端子
と、前記I/O制御回路を除く内部回路専用の第2の電
源端子と、所定数の入出力端子とを備えた不揮発性ワン
チップマイクロコンピュータにおいて、 前記第1の電源端子と前記第2の電源端子の電圧を入力
とし、前記第2の電源端子の電圧を電源切替入力とし、
前記内部回路の制御信号により制御される電源切替回路
と、前記第1の電源端子の入力電圧と前記電源切替回路
の出力を電源とし、前記第2の電源端子が前記不揮発性
ワンチップマイクロコンピュータの入出力端子として接
続されたレベルシフタ内蔵I/O制御回路と、前記第1
の電源端子の入力電圧と前記電源切替回路の出力を電源
とし、前記不揮発性ワンチップマイクロコンピュータの
入出力端子が接続された他のレベルシフタ内蔵I/O制
御回路とを備え、 前記電源切替回路は、前記電源切替入力として供給され
る前記第2の電源端子の電圧に応じて前記2入力を切替
えて出力し、その出力が前記内部回路の電源として接続
され、 前記各レベルシフタ内蔵I/O制御回路の入出力信号
は、前記内部回路に入出力信号として接続されたことを
特徴とする不揮発性ワンチップマイクロコンピュータ。
1. A non-volatile memory having a first power supply terminal dedicated to an I / O control circuit, a second power supply terminal dedicated to an internal circuit excluding the I / O control circuit, and a predetermined number of input / output terminals. In the one-chip microcomputer, the voltages of the first power supply terminal and the second power supply terminal are input, and the voltage of the second power supply terminal is used as a power supply switching input,
The power supply switching circuit controlled by the control signal of the internal circuit, the input voltage of the first power supply terminal and the output of the power supply switching circuit are used as power supplies, and the second power supply terminal is the nonvolatile one-chip microcomputer. An I / O control circuit with a built-in level shifter connected as an input / output terminal;
And an input / output terminal of the non-volatile one-chip microcomputer connected to the input voltage of the power supply terminal and the output of the power supply switching circuit, and another I / O control circuit with a built-in level shifter. , The two inputs are switched and output according to the voltage of the second power supply terminal supplied as the power supply switching input, and the output is connected as the power supply of the internal circuit, and the I / O control circuit with the built-in level shifter The non-volatile one-chip microcomputer characterized in that the input / output signal of is connected to the internal circuit as the input / output signal.
【請求項2】 I/O制御回路専用の第1の電源端子
と、前記I/O制御回路を除く内部回路専用の第2の電
源端子と、所定数の入出力端子とを備えた不揮発性ワン
チップマイクロコンピュータにおいて、 前記第1の電源端子と前記第2の電源端子の電圧を入力
とし、前記内部回路の制御信号により制御される電源比
較回路と、前記第1の電源端子の入力電圧と前記電源比
較回路の出力を電源とし、前記第2の電源端子が前記不
揮発性ワンチップマイクロコンピュータの入出力端子と
して接続されたレベルシフタ内蔵I/O制御回路と、前
記第1の電源端子の入力電圧と前記電源比較回路の出力
を電源とし、前記不揮発性ワンチップマイクロコンピュ
ータの入出力端子が接続された他のレベルシフタ内蔵I
/O制御回路とを備え、 前記電源比較回路は、前記第1の電源端子と前記第2の
電源端子の各電圧を比較し、その比較結果に応じて前記
2入力の一方を出力し、その出力が前記内部回路の電源
として接続され、 前記各レベルシフタ内蔵I/O制御回路の入出力信号
は、前記内部回路に入出力信号として接続されたことを
特徴とする不揮発性ワンチップマイクロコンピュータ。
2. A non-volatile memory having a first power supply terminal dedicated to an I / O control circuit, a second power supply terminal dedicated to an internal circuit excluding the I / O control circuit, and a predetermined number of input / output terminals. In a one-chip microcomputer, a power supply comparison circuit controlled by a control signal of the internal circuit, using a voltage of the first power supply terminal and a voltage of the second power supply terminal as inputs, and an input voltage of the first power supply terminal An I / O control circuit with a built-in level shifter in which the output of the power supply comparison circuit is used as a power supply and the second power supply terminal is connected as an input / output terminal of the nonvolatile one-chip microcomputer; and an input voltage of the first power supply terminal. And another level built-in I having the output of the power supply comparison circuit as a power supply and connected to the input / output terminal of the nonvolatile one-chip microcomputer.
/ O control circuit, the power supply comparison circuit compares each voltage of the first power supply terminal and the second power supply terminal, and outputs one of the two inputs according to the comparison result, A non-volatile one-chip microcomputer in which an output is connected as a power source for the internal circuit, and an input / output signal of each of the level shifter built-in I / O control circuits is connected as an input / output signal to the internal circuit.
JP2001336823A 2001-11-01 2001-11-01 Non-volatile one-chip microcomputer Withdrawn JP2003141097A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001336823A JP2003141097A (en) 2001-11-01 2001-11-01 Non-volatile one-chip microcomputer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001336823A JP2003141097A (en) 2001-11-01 2001-11-01 Non-volatile one-chip microcomputer

Publications (1)

Publication Number Publication Date
JP2003141097A true JP2003141097A (en) 2003-05-16

Family

ID=19151582

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001336823A Withdrawn JP2003141097A (en) 2001-11-01 2001-11-01 Non-volatile one-chip microcomputer

Country Status (1)

Country Link
JP (1) JP2003141097A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100881624B1 (en) 2006-07-31 2009-02-04 미쓰미덴기가부시기가이샤 Semiconductor integrated circuit device and nonvolatile memory device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100881624B1 (en) 2006-07-31 2009-02-04 미쓰미덴기가부시기가이샤 Semiconductor integrated circuit device and nonvolatile memory device

Similar Documents

Publication Publication Date Title
KR101205323B1 (en) System on chip embodying sleep mode by using retention input/output device
US7805620B2 (en) Highly energy-efficient processor employing dynamic voltage scaling
JP2000312136A (en) Flip-flop circuit
KR20030002421A (en) Internal power voltage generating device
JPS6318221B2 (en)
JP4433311B2 (en) Semiconductor memory device, electronic device, and mode setting method
TW201322270A (en) Power controller and methods for power controlling
US7196944B2 (en) Voltage detection circuit control device, memory control device with the same, and memory card with the same
JP2820131B2 (en) Liquid crystal driving method and liquid crystal driving circuit
US20030193349A1 (en) Semiconductor integrated circuit
CN109660246B (en) Semiconductor device including power gating circuit
JP3371845B2 (en) Mode setting decision signal generation circuit and semiconductor memory device
JP2003141097A (en) Non-volatile one-chip microcomputer
JP3808716B2 (en) Power supply
JPH0944467A (en) Microcomputer
US7394705B2 (en) Internal voltage supplier for memory device
US6631467B1 (en) Microcomputer timing control circuit provided with internal reset signal generator triggered by external reset signal
US20050235069A1 (en) Microcontroller
JP2002091575A (en) Constant voltage output device
JP2004335686A (en) High speed low consumption power logic device
KR20010065148A (en) Circuit for selecting input mode
JPH03207097A (en) Microcomputer
US20230085493A1 (en) Electronic system comprising a control unit configured to communicate with a memory
JP3189875B2 (en) State machine
JPH1174772A (en) Power supply voltage switching circuit

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050104