JP2003140927A - Designing or tuning device, and its method - Google Patents

Designing or tuning device, and its method

Info

Publication number
JP2003140927A
JP2003140927A JP2001333764A JP2001333764A JP2003140927A JP 2003140927 A JP2003140927 A JP 2003140927A JP 2001333764 A JP2001333764 A JP 2001333764A JP 2001333764 A JP2001333764 A JP 2001333764A JP 2003140927 A JP2003140927 A JP 2003140927A
Authority
JP
Japan
Prior art keywords
target
compiler
source program
resources
program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001333764A
Other languages
Japanese (ja)
Inventor
Shinichiro Kobayashi
新一郎 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2001333764A priority Critical patent/JP2003140927A/en
Publication of JP2003140927A publication Critical patent/JP2003140927A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a designing or tuning device of a central processing unit or a computer system specialized to each application, and its method. SOLUTION: A compiler 2 compiles a source program 1 to an execution program and executes the program using a master processor 3 having various resources as much as possible. A resource using state and data collection of performance or the like in the master processor 3 are fed back in the compiler 2. The compiler 2 derives a using method and a constitution of a resource having optimal performance of the master processor 3 based on compile information 6 and the fed back information, parameterizes kind, amount, and constitution of the required resource, and outputs them as processor information 5.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、原始プログラムを
オブジェクトコードに翻訳するコンパイラ及びコンパイ
ル方法に関する。特には、アプリケーション毎に特化し
た中央演算処理装置又はコンピュータシステムを設計又
はチューニングするための装置及びその方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a compiler and a compiling method for translating a source program into an object code. In particular, it relates to an apparatus and method for designing or tuning a central processing unit or computer system specialized for each application.

【0002】[0002]

【従来の技術】プログラミング言語の規則に沿って書か
れた原始プログラムを、コンピュータが実行するマシン
語の一歩手前のオブジェクトコードに翻訳するコンパイ
ラには、ターゲットとする中央演算処理装置又はコンピ
ュータシステムの各種リソースが予めインプリメントさ
れている。
2. Description of the Related Art A compiler for translating a source program written in accordance with the rules of a programming language into an object code which is one step before the machine language executed by a computer is used as a target for a central processing unit or various computer systems. Resources are pre-implemented.

【0003】図3は、コンパイラが目的のターゲットに
対する実行プログラムを作成するときの構成を示す図で
ある。図3に示すように、コンパイラ102は、まず、
原始プログラム101を翻訳し、続いて冗長なコードの
削除や変数のくくりだし等のコード最適化や、ターゲッ
ト103のリソースを考慮したスケジューリングを行な
う。
FIG. 3 is a diagram showing a configuration when the compiler creates an execution program for an intended target. As shown in FIG. 3, the compiler 102 first
The source program 101 is translated, and then code optimization such as redundant code deletion and variable grouping is performed, and scheduling is performed in consideration of the resources of the target 103.

【0004】図3に示すように、ターゲットが確定して
いる環境下で、原始プログラムからそのターゲットに特
化した実行プログラムを作成することは従来のコンパイ
ラでも問題なく行なえる。
As shown in FIG. 3, in the environment where the target is fixed, it is possible to create an execution program specialized for the target from a source program without any problem even with a conventional compiler.

【0005】[0005]

【発明が解決しようとする課題】ところが、近年、アプ
リケーションに特化したASP(Application Specific
Processor)が開発された。このASPでは、使用目的
に応じてターゲットの構成を変更できるため、従来のタ
ーゲットの各種リソースが固定されているコンパイラで
は、原始プログラムをコンパイルした後の実行プログラ
ムの最適化を行なうことができなかった。
However, in recent years, ASP (Application Specific) specialized for applications has been developed.
Processor) was developed. In this ASP, since the target configuration can be changed according to the purpose of use, the conventional compiler in which various resources of the target are fixed cannot optimize the execution program after compiling the source program. .

【0006】本発明は、このような問題に鑑みてなされ
たものであって、アプリケーション毎に特化した中央演
算処理装置又はコンピュータシステムを設計又はチュー
ニングするための装置及びその方法を提供することを目
的とする。
The present invention has been made in view of the above problems, and provides an apparatus and method for designing or tuning a central processing unit or computer system specialized for each application. To aim.

【0007】[0007]

【課題を解決するための手段】上記の課題を解決するた
め、本発明の設計又はチューニング装置は、 プログラ
ミング言語の規則に沿って書かれた原始プログラムと、
原始プログラムをオブジェクトコードに翻訳するコン
パイラと、 各種リソースが搭載され、リソースの使用
状況等をレポートする機能が具備されたターゲットと、
を具備し、前記原始プログラムを前記コンパイラによ
って実行プログラムにコンパイルし、前記ターゲットを
使用して、前記実行プログラムを実行し、 前記ターゲ
ットでのリソース使用状況及びパフォーマンス等のデー
タ収集を、前記レポートを介して、前記コンパイラにフ
ィードバックし、 前記コンパイラは、該フィードバッ
クされた情報を基に、前記ターゲットのパフォーマンス
が最適となるリソースの使用方法及び構成を導き出し、
原始プログラムをコンパイルする時の条件を保存すると
共に、前記ターゲットの必要リソースの種類・数量・構
成をパラメータ化して出力する、 処理手段をさらに具
備することを特徴とする。
In order to solve the above-mentioned problems, the designing or tuning apparatus of the present invention comprises a source program written in accordance with the rules of a programming language,
A compiler that translates a source program into an object code, a target that is equipped with various resources, and that has a function that reports the usage status of resources,
Compiling the source program into an execution program by the compiler, executing the execution program by using the target, collecting data such as resource usage status and performance at the target through the report. And feeds back to the compiler, and the compiler derives a resource usage method and a configuration that optimizes the performance of the target based on the fed back information,
It is characterized by further comprising processing means for saving conditions for compiling the source program and for parameterizing and outputting the type / quantity / configuration of the required resources of the target.

【0008】また、本発明の設計又はチューニング方法
は、 各種リソースが搭載され、リソースの使用状況等
をレポートする機能が具備されたターゲットを準備し、
プログラミング言語の規則に沿って書かれた原始プロ
グラムをコンパイラによって実行プログラムにコンパイ
ルし、 前記ターゲットを使用して、前記実行プログラ
ムを実行し、 前記ターゲットでのリソース使用状況及
びパフォーマンス等のデータ収集を、前記レポートを介
して、前記コンパイラにフィードバックし、前記コンパ
イラは、該フィードバックされた情報を基に、前記ター
ゲットのパフォーマンスが最適となるリソースの使用方
法及び構成を導き出し、原始プログラムをコンパイルす
る時の条件を保存すると共に、前記ターゲットの必要リ
ソースの種類・数量・構成をパラメータ化し、出力す
る、 ことを特徴とする。
Further, the designing or tuning method of the present invention prepares a target equipped with various resources and having a function of reporting the usage status of the resources,
A source program written according to the rules of a programming language is compiled into an execution program by a compiler, the execution program is executed using the target, and data collection such as resource usage and performance at the target is performed. Feedback to the compiler through the report, and based on the fed back information, the compiler derives a resource usage method and configuration that optimizes the performance of the target, and conditions for compiling the source program. Is stored, and the type, quantity, and configuration of the required resource of the target are parameterized and output.

【0009】上述の設計又はチューニング装置及びその
方法によれば、アプリケーション毎に特化した中央演算
処理装置又はコンピュータシステムを設計又はチューニ
ングすることができる。
According to the above-described design or tuning apparatus and method thereof, it is possible to design or tune a central processing unit or computer system specialized for each application.

【0010】[0010]

【発明の実施の形態】以下、図面を参照しつつ説明す
る。まず、本発明の実施の形態に係る設計又はチューニ
ング装置の構成について説明する。図1は、本発明の実
施の形態に係る設計又はチューニング装置の構成を示す
図である。図1には、プログラミング言語の規則に沿っ
て書かれた原始プログラム1と、原始プログラム1をオ
ブジェクトコードに翻訳するコンパイラ2と、マスタと
なるマスタプロセッサ3と、が配置されている。
DETAILED DESCRIPTION OF THE INVENTION A description will be given below with reference to the drawings. First, the configuration of the designing or tuning apparatus according to the embodiment of the present invention will be described. FIG. 1 is a diagram showing a configuration of a designing or tuning apparatus according to an embodiment of the present invention. In FIG. 1, a source program 1 written according to the rules of a programming language, a compiler 2 for translating the source program 1 into an object code, and a master processor 3 serving as a master are arranged.

【0011】コンパイラ2は、原始プログラム1を指定
されたコンパイルオプション等に基づき、実行プログラ
ムにコンパイルし、その情報をコンパイル情報6に保存
する。
The compiler 2 compiles the source program 1 into an execution program based on the designated compile options and stores the information in the compile information 6.

【0012】マスタプロセッサ3には、可能な限りの各
種リソースが搭載され、また、リソースの使用状況等を
レポートする機能が具備されている。マスタプロセッサ
3を使用して、上記の実行プログラムを実行し、プログ
ラムの正当性の確認を行なう。それと共に、マスタプロ
セッサ3でのリソース使用状況及びパフォーマンス等の
データ収集がレポート4を介してコンパイラ2にフィー
ドバックされる。
The master processor 3 is equipped with various resources as much as possible and has a function of reporting the usage status of the resources. The master processor 3 is used to execute the above-mentioned execution program to confirm the correctness of the program. At the same time, data collection such as resource usage and performance in the master processor 3 is fed back to the compiler 2 via the report 4.

【0013】コンパイラ2は、上記のコンパイル情報6
とレポート4を介してフィードバックされた情報を基
に、マスタプロセッサ3のパフォーマンスが最適となる
リソースの使用方法及び構成を導き出し、原始プログラ
ム1をコンパイルする時の条件をコンパイル情報6に保
存する。また、必要リソースの種類・数量・構成をパラ
メータ化し、プロセッサ情報5として出力し、LSIベ
ンダに対してフィードバックする。
The compiler 2 uses the compilation information 6 described above.
Based on the information fed back via the report 4 and the report 4, the usage method and configuration of the resource that optimizes the performance of the master processor 3 are derived, and the conditions for compiling the source program 1 are stored in the compilation information 6. Also, the type, quantity, and configuration of required resources are parameterized, output as processor information 5, and fed back to the LSI vendor.

【0014】次に、本発明の実施の形態に係る設計又は
チューニング方法について説明する。図2は、本発明の
実施の形態に係る設計又はチューニング方法を示すフロ
ーチャートである。図2においては、まず、マスタとな
るプロセッサ3(図1参照)を準備し(ステップ1)、
このマスタプロセッサ3を使用してプログラムの開発を
行なう。
Next, a design or tuning method according to the embodiment of the present invention will be described. FIG. 2 is a flowchart showing a design or tuning method according to the embodiment of the present invention. In FIG. 2, first, the processor 3 (see FIG. 1) that is the master is prepared (step 1),
A program is developed using this master processor 3.

【0015】コンパイラ2(図1参照)は、原始プログ
ラム1(図1参照)を指定されたコンパイルオプション
等に基づき、実行プログラムにコンパイルする(ステッ
プ2)。この情報は、コンパイル情報6(図1参照)と
して保存される。
The compiler 2 (see FIG. 1) compiles the source program 1 (see FIG. 1) into an execution program based on the designated compile options and the like (step 2). This information is stored as compilation information 6 (see FIG. 1).

【0016】続いて、マスタプロセッサ3を使用して、
上記の実行プログラムを実行(ステップ3)し、プログ
ラムの正当性の確認を行なう。それと共に、マスタプロ
セッサ3でのリソース使用状況及びパフォーマンス等の
データ収集がレポート4(図1参照)を介してコンパイ
ラ2にフィードバックされる(ステップ4)。
Then, using the master processor 3,
The above-mentioned execution program is executed (step 3), and the correctness of the program is confirmed. At the same time, data collection such as resource usage and performance in the master processor 3 is fed back to the compiler 2 via the report 4 (see FIG. 1) (step 4).

【0017】コンパイラ2は、上記のコンパイル情報6
とレポート4を介してフィードバックされた情報を基
に、マスタプロセッサ3のパフォーマンスが最適となる
リソースの使用方法及び構成を導き出し、原始プログラ
ム1をコンパイルする時の条件をコンパイル情報6に保
存する(ステップ5)。また、マスタプロセッサ3の必
要リソースの種類・数量・構成をパラメータ化し、プロ
セッサ情報5(図1参照)として出力(ステップ6)
し、LSIベンダに対してフィードバックする。
The compiler 2 uses the compilation information 6 described above.
Based on the information fed back through the report 4 and the report 4, the usage method and configuration of the resource that optimizes the performance of the master processor 3 are derived, and the conditions for compiling the source program 1 are stored in the compilation information 6 (step 5). Also, the type, quantity, and configuration of the required resources of the master processor 3 are parameterized and output as processor information 5 (see FIG. 1) (step 6).
And provide feedback to the LSI vendor.

【0018】LSIベンダは、このフィードバックされ
たプロセッサ情報5に基づいて、最適なチップサイズと
パフォーマンスを有するプロセッサを製造できる。
The LSI vendor can manufacture a processor having an optimum chip size and performance based on the fed back processor information 5.

【0019】[0019]

【発明の効果】以上の説明から明らかなように、本発明
によれば、アプリケーション毎に特化した中央演算処理
装置又はコンピュータシステムを設計又はチューニング
することができる。
As is apparent from the above description, according to the present invention, it is possible to design or tune a central processing unit or computer system specialized for each application.

【0020】特に、LSI(Large Scale Integratio
n)ベンダにとっては、エミュレータの開発状況やエミ
ュレータと実デバイスの速度差を考えずに、アプリケー
ションを作成するユーザの開発現場でのリソース要求と
コストパフォーマンスをリアルタイムで入手でき、その
要求に対して最適な中央演算処理装置又はコンピュータ
システムを設計又はチューニングすることができる。
In particular, LSI (Large Scale Integratio)
n) For vendors, the resource requirements and cost performance at the development site of the user who creates the application can be obtained in real time without considering the development status of the emulator and the speed difference between the emulator and the actual device, and is optimal for that requirement. Any central processing unit or computer system can be designed or tuned.

【0021】また、ユーザにとっては、開発時の導入コ
ストが膨大で実速度では動作のできないエミュレータを
導入することなく、最もコストパフォーマンスの優れた
中央演算処理装置又はコンピュータシステムを短期間
に、且つ高度な専門知識を必要としないで入手できるよ
うになる。さらに、ユーザの過去のアプリケーション開
発において、これまで資産化できなかったデバイスのリ
ソースに対する利用状況等のデータを新しいアプリケー
ションの開発に役立てることが可能となる。
Further, for the user, the central processing unit or computer system having the best cost performance can be installed in a short period of time and at a high level without introducing an emulator that cannot be operated at an actual speed due to a huge introduction cost during development. Will be available without the need for specialized expertise. Further, in the past application development of the user, it becomes possible to utilize the data such as the usage status of the resource of the device which could not be capitalized up to now for the development of a new application.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施の形態に係る設計又はチューニン
グ装置の構成を示す図である。
FIG. 1 is a diagram showing a configuration of a designing or tuning apparatus according to an embodiment of the present invention.

【図2】本発明の実施の形態に係る設計又はチューニン
グ方法を示すフローチャートである。
FIG. 2 is a flowchart showing a designing or tuning method according to an embodiment of the present invention.

【図3】コンパイラが目的のターゲットに対する実行プ
ログラムを作成するときの構成を示す図である。
FIG. 3 is a diagram showing a configuration when a compiler creates an execution program for a target of interest.

【符号の説明】[Explanation of symbols]

1 原始プログラム 2 コンパイラ 3 マスタプロセッサ 4 レポート 5 プロセッサ情報 6 コンパイル情報 1 Primitive program 2 compiler 3 master processor 4 reports 5 Processor information 6 Compilation information

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】プログラミング言語の規則に沿って書かれ
た原始プログラムと、 原始プログラムをオブジェクトコードに翻訳するコンパ
イラと、 各種リソースが搭載され、リソースの使用状況等をレポ
ートする機能が具備されたターゲットと、 を具備し、 前記原始プログラムを前記コンパイラによって実行プロ
グラムにコンパイルし、 前記ターゲットを使用して、前記実行プログラムを実行
し、 前記ターゲットでのリソース使用状況及びパフォーマン
ス等のデータ収集を、前記レポートを介して、前記コン
パイラにフィードバックし、 前記コンパイラは、該フィードバックされた情報を基
に、前記ターゲットのパフォーマンスが最適となるリソ
ースの使用方法及び構成を導き出し、原始プログラムを
コンパイルする時の条件を保存すると共に、前記ターゲ
ットの必要リソースの種類・数量・構成をパラメータ化
して出力する、 処理手段をさらに具備することを特徴とする設計又はチ
ューニング装置。
1. A target equipped with a source program written in accordance with the rules of a programming language, a compiler for translating the source program into an object code, various resources, and a function for reporting the usage status of the resources, etc. And compiling the source program into an execution program by the compiler, executing the execution program using the target, collecting data such as resource usage and performance at the target, the report, Via the above, the compiler derives, based on the fed back information, the usage method and configuration of the resource that optimizes the performance of the target, and saves the condition when compiling the source program. Then both In addition, the design or tuning apparatus further comprising processing means for parameterizing and outputting the type, quantity, and configuration of the required resources of the target.
【請求項2】各種リソースが搭載され、リソースの使用
状況等をレポートする機能が具備されたターゲットを準
備し、 プログラミング言語の規則に沿って書かれた原始プログ
ラムをコンパイラによって実行プログラムにコンパイル
し、 前記ターゲットを使用して、前記実行プログラムを実行
し、 前記ターゲットでのリソース使用状況及びパフォーマン
ス等のデータ収集を、前記レポートを介して、前記コン
パイラにフィードバックし、 前記コンパイラは、該フィードバックされた情報を基
に、前記ターゲットのパフォーマンスが最適となるリソ
ースの使用方法及び構成を導き出し、原始プログラムを
コンパイルする時の条件を保存すると共に、前記ターゲ
ットの必要リソースの種類・数量・構成をパラメータ化
し、出力する、 ことを特徴とする設計又はチューニング方法。
2. A target equipped with various resources and having a function of reporting the usage status of the resources is prepared, and a source program written in accordance with the rules of a programming language is compiled into an execution program by a compiler. The target is used to execute the execution program, and the data collection such as resource usage and performance in the target is fed back to the compiler via the report, and the compiler receives the fed-back information. Based on the above, the usage and configuration of resources that optimize the performance of the target are derived, the conditions when compiling the source program are saved, and the type, quantity, and configuration of the required resources of the target are parameterized and output. Featured Design or tuning method.
JP2001333764A 2001-10-31 2001-10-31 Designing or tuning device, and its method Withdrawn JP2003140927A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001333764A JP2003140927A (en) 2001-10-31 2001-10-31 Designing or tuning device, and its method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001333764A JP2003140927A (en) 2001-10-31 2001-10-31 Designing or tuning device, and its method

Publications (1)

Publication Number Publication Date
JP2003140927A true JP2003140927A (en) 2003-05-16

Family

ID=19148978

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001333764A Withdrawn JP2003140927A (en) 2001-10-31 2001-10-31 Designing or tuning device, and its method

Country Status (1)

Country Link
JP (1) JP2003140927A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8526073B2 (en) 2009-12-15 2013-09-03 Samsung Electronics Co., Ltd. Optical reading document board, image reading apparatus and image forming apparatus including the image reading apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8526073B2 (en) 2009-12-15 2013-09-03 Samsung Electronics Co., Ltd. Optical reading document board, image reading apparatus and image forming apparatus including the image reading apparatus

Similar Documents

Publication Publication Date Title
Ernst Codesign of embedded systems: Status and trends
US11914933B2 (en) Generation of dynamic design flows for integrated circuits
US6175948B1 (en) Method and apparatus for a waveform compiler
US7437706B2 (en) Automating the life cycle of a distributed computing application
Leupers et al. Generation of interpretive and compiled instruction set simulators
US7194726B2 (en) Method for automatically decomposing dynamic system models into submodels
US11513818B1 (en) Method, product, and system for integrating a hardware accelerator with an extensible processor
US20090119653A1 (en) Instrumenting a compiled software routine for augmentation
Chattopadhyay et al. LISA: A uniform ADL for embedded processor modeling, implementation, and software toolsuite generation
Sottile et al. Semi-automatic extraction of software skeletons for benchmarking large-scale parallel applications
Balboni et al. Co-synthesis and co-simulation of control-dominated embedded systems
Engstrom et al. The SDEF systolic programming system
CN116228515B (en) Hardware acceleration system, method and related device
Lee et al. A New Integrated Software Development Environment Based on SDL, MSC, and CHILL for Large‐scale Switching Systems
JP2003140927A (en) Designing or tuning device, and its method
Stripf et al. A compilation-and simulation-oriented architecture description language for multicore systems
JP4271072B2 (en) Software verification model generation method
WO2002099704A1 (en) System development supporting apparatus, system development supporting method, and computer-readable recorded medium
JP2000347875A (en) File transplanting technique
GB2420638A (en) Method of substituting code fragments in Internal Representation
Wirthlin et al. Synthesizing RTL hardware from Java byte codes
Ather et al. Transformation of Sequential Program to KPN- An Overview
Bruckschloegl et al. A hierarchical architecture description for flexible multicore system simulation
Dardaillon et al. Compilation for heterogeneous SoCs: Bridging the gap between software and target-specific mechanisms
JP2007114934A (en) Compiler system

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050104