JP2003115922A - Signal processing apparatus - Google Patents
Signal processing apparatusInfo
- Publication number
- JP2003115922A JP2003115922A JP2001307611A JP2001307611A JP2003115922A JP 2003115922 A JP2003115922 A JP 2003115922A JP 2001307611 A JP2001307611 A JP 2001307611A JP 2001307611 A JP2001307611 A JP 2001307611A JP 2003115922 A JP2003115922 A JP 2003115922A
- Authority
- JP
- Japan
- Prior art keywords
- signal processing
- processing
- load
- signal
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Telephonic Communication Services (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明はたとえば電話網とパ
ケット網の間で音声データの受け渡しを行う際に使用す
る音声信号処理装置等の信号処理装置に係わり、特にプ
ログラムをロードしてそれに応じた処理を行うデジタル
信号処理プロセッサ等の信号処理プロセッサを音声処理
の各構成部品等の回路構成部品に使用した場合に好適な
信号処理装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a signal processing device such as an audio signal processing device used when transmitting and receiving audio data between a telephone network and a packet network, and more particularly to loading a program and responding thereto. The present invention relates to a signal processing device suitable when a signal processing processor such as a digital signal processing processor that performs processing is used as a circuit component such as each component of audio processing.
【０００２】[0002]
【従来の技術】インターネットの普及と共に、ＩＰ（In
ternet Protocol）網を使用した音声通信が注目を集め
ている。ＩＰ網を使用すると、送りたい情報をパケット
にして宛先を付加することで安価にかつ回線を設定する
ことなく送信することができる。ＡＴＭ（Asynchronous
Transfer Mode：非同期転送モード）網の発展に伴って
これを活用して音声を通信することも注目されている。
ＩＰ網での音声通信はＶｏＩＰと呼ばれており、ＡＴＭ
網での音声通信はＶｏＡＴＭと呼ばれている。2. Description of the Related Art With the spread of the Internet, IP (In
Voice communication using the ternet Protocol (Network) network is drawing attention. When the IP network is used, the information to be sent is made into a packet and the destination is added, so that the information can be sent inexpensively and without setting a line. ATM (Asynchronous
Transfer Mode: Asynchronous transfer mode) With the development of networks, it has been drawing attention to utilize this to communicate voice.
Voice communication over an IP network is called VoIP, and ATM
Voice communication on the network is called VoATM.
【０００３】ところがこのようなＶｏＩＰあるいはＶｏ
ＡＴＭでは、回線を使用した通常の通信と比べると、幾
つかの処理回路が新たに必要となる。たとえば音声を符
号化したり復号化するための音声符号化回路あるいは音
声復号化回路や、パケットを組み立てたり分解するため
のパケット化回路およびデパケット化回路等の回路が必
要である。また、従来の電話回線と同様にエコーが生じ
る場合もあるのでエコーキャンセラも必要である。この
ような処理がディジタル的に行われることになる。However, such VoIP or VO
In ATM, some processing circuits are newly required as compared with normal communication using a line. For example, a voice coding circuit or voice decoding circuit for encoding and decoding voice, and circuits such as a packetizing circuit and a depacketizing circuit for assembling and disassembling packets are required. An echo canceller is also necessary because echo may occur as in the conventional telephone line. Such processing is performed digitally.
【０００４】このような処理としては、エラー除去、音
声の符号化および復号化、音声のパケット化、デパケッ
ト化が代表的なものとして挙げられる。このような処理
回路には、ＤＳＰ（digital signal processor：デジタ
ル信号処理プロセッサ）が用いられることが多い。ＤＳ
Ｐは、デジタル信号処理を高速に行えるように設計され
たプロセッサである。構造上、命令バスとデータバスが
分離されているものが多く、特にオーディオ信号処理に
よく用いられる積和演算処理を高速に行えるようになっ
ている。Typical examples of such processing include error removal, voice encoding and decoding, voice packetization, and depacketization. A DSP (digital signal processor) is often used for such a processing circuit. DS
P is a processor designed to perform digital signal processing at high speed. In many cases, the instruction bus and the data bus are separated from each other structurally, and the product-sum operation processing, which is often used for audio signal processing, can be performed at high speed.
【０００５】このようなＤＳＰは、プロセッサ上で実行
するプログラムによって、エコー除去の機能や、各種符
号化や復号化の機能を実現している。一般に、実行する
プログラムは、システムの再開時にＤＳＰに読み込まれ
るようになっている。また、ＤＳＰがＲＯＭ（リード・
オンリ・メモリ）等の記録媒体からプログラムを自動的
に読み込んで、これらの機能を実現する場合もある。Ｄ
ＳＰにプログラムをロードして実行可能な状態になるに
は、通常数十秒を要する。In such a DSP, a program executed on a processor realizes an echo removing function and various encoding and decoding functions. Generally, the program to be executed is loaded into the DSP when the system is restarted. In addition, the DSP is a ROM (read
In some cases, these functions are realized by automatically reading a program from a recording medium such as an only memory). D
It usually takes several tens of seconds to load the program into the SP and make it executable.
【０００６】図９は、ＤＳＰを使用した従来の音声信号
処理装置の構成を表わしたものである。音声信号処理装
置１１の全体的な制御を行うメインプロセッサ１２は、
バス１３を介してエコー除去回路１４、音声符号化・復
号化回路１５およびパケット化・デパケット化回路１６
と接続されている。エコー除去回路１４、音声符号化・
復号化回路１５およびパケット化・デパケット化回路１
６は、それぞれ別々のＤＳＰで構成されている。特公平
０６−００１４６４号公報および特開平０７−２８７０
６４号公報では、このように複数のＣＰＵやＤＳＰを用
いて複数の信号処理を分担して行ったり、これら分担を
行う信号処理部の間で信号処理の同期をとるための技術
が開示されている。FIG. 9 shows the structure of a conventional audio signal processing device using a DSP. The main processor 12 that controls the audio signal processing device 11 as a whole is
Via the bus 13, an echo canceling circuit 14, a voice coding / decoding circuit 15 and a packetizing / depacketizing circuit 16
Connected with. Echo removal circuit 14, voice coding
Decoding circuit 15 and packetization / depacketization circuit 1
6 is composed of separate DSPs. Japanese Patent Publication No. 06-001464 and Japanese Patent Laid-Open No. 07-2870.
In Japanese Patent Laid-Open No. 64, a technique for sharing a plurality of signal processings using a plurality of CPUs and DSPs and synchronizing signal processings between signal processing units that perform these sharings is disclosed. There is.
【０００７】ところで図９に示した音声信号処理装置１
１で、ＰＳＴＮ（Public SwitchedTelephone Network：
公衆交換電話網）１８から入力される音声データは、エ
コー除去回路１４に入力される。エコーの除去された音
声データは、音声符号化・復号化回路１５に入力され
る。音声符号化・復号化回路１５は、ＩＴＵ−Ｔ（Inte
rnational Telecommunication Union-Telecommunicatio
n Standardization Sector：国際電気通信連合の電気通
信標準化部門）勧告に準拠した各種符号化を行う。この
ようなものとしては、ＪＴ−Ｇ７１１（音声周波数帯域
信号のＰＣＭ符号化方式）、ＪＴ−Ｇ７２９（８ビット
／秒のＣＳ−ＡＣＥＬＰ（Conjugate Structure - Alge
braic Code Excited Linear Prediction）を用いた音声
符号化方式）あるいはＪＴ−Ｇ７２３．１（マルチメデ
ィア通信伝送のための５．３および６．３キロビット／
秒のデュアルレート音声符号化方式）等がある。By the way, the audio signal processing apparatus 1 shown in FIG.
1, PSTN (Public Switched Telephone Network:
Voice data input from the public switched telephone network) 18 is input to the echo removal circuit 14. The voice data from which the echo has been removed is input to the voice encoding / decoding circuit 15. The voice encoding / decoding circuit 15 uses the ITU-T (Inte
rnational Telecommunication Union-Telecommunicatio
n Standardization Sector: Telecommunication standardization sector of the International Telecommunication Union) Performs various types of encoding in accordance with recommendations. Examples of such a device include JT-G711 (PCM encoding method for voice frequency band signal), JT-G729 (8-bit / sec CS-ACELP (Conjugate Structure-Alge).
voice coding method using braic code excited linear prediction) or JT-G723.1 (5.3 and 6.3 kilobits for multimedia communication transmission /
Second dual-rate voice coding method) etc.
【０００８】音声符号化・復号化回路１５によって符号
化された音声データは、パケット化・デパケット化回路
１６に入力されてＩＰパケットやＡＴＭセル等にパケッ
ト化される処理が行われる。この後にこれらの音声パケ
ットはＡＴＭ網あるいはＩＰ網（以下、ＩＰ網と略称す
る）１９に送出される。The voice data encoded by the voice encoding / decoding circuit 15 is input to the packetizing / depacketizing circuit 16 and packetized into IP packets or ATM cells. After this, these voice packets are sent to the ATM network or IP network (hereinafter abbreviated as IP network) 19.
【０００９】これとは逆に、ＩＰ網１９から入力された
音声パケットは、パケット化・デパケット化回路１６に
入力されてデパケット化される。そして、次の音声符号
化・復号化回路１５に入力されて音声データへの復号化
が行われる。最後にエコー除去回路１４に入力されてエ
コーの除去を施された後にＰＳＴＮ１８へと送出される
ことになる。On the contrary, the voice packet input from the IP network 19 is input to the packetizing / depacketizing circuit 16 to be depacketized. Then, it is input to the next audio encoding / decoding circuit 15 to be decoded into audio data. Finally, it is input to the echo canceling circuit 14 to be subjected to echo cancellation, and then sent to the PSTN 18.
【００１０】この図９に示した音声信号処理装置１１で
は、１チャネル分の音声データあるいは音声パケットが
処理される装置を示している。従来の回路でも多数のチ
ャネルを同時に処理する場合には、それぞれのチャネル
ごとのそれぞれの回路１４〜１６ごとに異なったＤＳＰ
が用意されていた。The audio signal processing apparatus 11 shown in FIG. 9 is an apparatus for processing audio data or audio packets for one channel. When a large number of channels are simultaneously processed even in the conventional circuit, different DSPs are provided for the respective circuits 14 to 16 for the respective channels.
Was prepared.
【００１１】[0011]
【発明が解決しようとする課題】このような従来の音声
信号処理装置１１では、各回路１４〜１６を構成する別
々のＤＳＰにプログラムをシステムの再開時にロードす
る際、それぞれ数十秒の時間が必要であった。また、こ
れらの回路１４〜１６を実現するそれぞれのＤＳＰのパ
ラメータは固定されており、１つの回路に異なったプロ
グラムをロードすることはできなかった。このため、Ｄ
ＳＰの過負荷を原因として１つの回路に不具合が生じた
ような場合には、そのチャネルのすべての回路の処理が
中断することになった。In the conventional audio signal processing apparatus 11 as described above, when a program is loaded into different DSPs constituting the circuits 14 to 16 when the system is restarted, it takes a time of several tens of seconds each. Was needed. Further, the parameters of the DSPs that realize these circuits 14 to 16 are fixed, and different programs cannot be loaded into one circuit. Therefore, D
In the case where a problem occurs in one circuit due to the overload of SP, the processing of all the circuits in the channel is interrupted.
【００１２】このようなＤＳＰの過負荷を原因とする処
理の中断を避けるためには、全体の最大処理負荷に耐え
られるだけのリソースを音声信号処理装置１１側に実装
しておく必要があった。そして、システムの再開時には
すべてのＤＳＰを稼働可能な状態にする必要があった。In order to avoid the interruption of the processing due to the overload of the DSP, it is necessary to mount the resources on the side of the audio signal processing device 11 so as to withstand the maximum processing load of the whole. . Then, when the system was restarted, it was necessary to put all the DSPs into an operable state.
【００１３】そこで本発明の目的は、一部のＤＳＰ等の
信号処理プロセッサに不具合や稼働率あるいは負荷の偏
りが発生したような場合にも、効率的な処理を維持でき
る音声信号処理装置等の信号処理装置を提供することに
ある。Therefore, an object of the present invention is to provide an audio signal processing device or the like which can maintain efficient processing even when a signal processor such as a DSP has a defect, an operating rate, or an uneven load. It is to provide a signal processing device.
【００１４】[0014]
【課題を解決するための手段】請求項１記載の発明で
は、（イ）信号を入力してこれに所定の複数の信号処理
としてのＮ通りの信号処理を順次行った信号を出力する
第１〜第Ｎの信号処理部と、（ロ）Ｎ通りの信号処理の
うちのいずれかの信号処理のためのプログラムをロード
されることによって第１〜第Ｎの信号処理部のうちの該
当する信号処理部の予備的な構成員となりうる複数の信
号処理プロセッサと、（ハ）第１〜第Ｎの信号処理部の
それぞれの信号処理の負荷を複数の段階で検出する負荷
検出手段と、（ニ）この負荷検出手段が第１〜第Ｎの信
号処理部のうちのいずれかが予め定めた予備用負荷以上
となったことを検出したとき前記した複数の信号処理プ
ロセッサの所定個数にその信号処理部に対応するプログ
ラムをロードしてその信号処理部の予備群とする予備群
生成手段と、（ホ）負荷検出手段が第１〜第Ｎの信号処
理部のうちのいずれかについて予備用負荷を超える所定
の値以上の負荷を検出したとき予備群生成手段で生成し
た該当する信号処理部の予備群に属する信号処理プロセ
ッサの少なくとも一部をその信号処理部を構成する信号
処理プロセッサに変更する信号処理部追加手段とを信号
処理装置に具備させる。According to a first aspect of the present invention, (a) a signal is input, and a signal obtained by sequentially performing N kinds of signal processing as a predetermined plurality of signal processings is output. ~ Nth signal processing unit, and (b) a signal corresponding to one of the first to Nth signal processing units by being loaded with a program for signal processing of any of N kinds of signal processing A plurality of signal processors that can be preliminary members of the processing unit, and (c) load detection means that detects the load of each signal processing of the first to N-th signal processing units at a plurality of stages; ) When the load detecting means detects that one of the first to Nth signal processing units has become equal to or greater than a predetermined spare load, the signal processing is performed by the predetermined number of the plurality of signal processing processors. Load the program corresponding to the The spare group generation means, which is a spare group of the signal processing section, and (e) the load detection means detect a load of a predetermined value or more that exceeds the spare load for any of the first to Nth signal processing sections. At this time, a signal processing unit adding means for changing at least a part of the signal processing processors belonging to the spare group of the corresponding signal processing unit generated by the spare group generating means to a signal processing processor constituting the signal processing unit is provided as a signal processing device. Prepare.
【００１５】すなわち請求項１記載の発明では、信号を
入力してこれにＮ通りの信号処理を順次行った信号を出
力する第１〜第Ｎの信号処理部を備えた信号処理装置に
関するもので、これらＮ個の信号処理部の稼働率あるい
は負荷を負荷検出手段でそれぞれ検出し、これが予め定
めた予備用負荷以上の負荷となっているときにはとりあ
えずＤＳＰ等の複数の信号処理プロセッサのうちの所定
個数にその信号処理部に対応するプログラムをロードし
てその信号処理部の予備群に設定する。これは予め予備
群に設定しておくことで新たな信号処理プロセッサがそ
の信号処理部を追加的に構成する際のプログラムのロー
ドに要する時間を節約するためである。そして、負荷検
出手段が予備用負荷を超える所定の値以上の負荷を検出
したときには該当する信号処理部の予備群に属する信号
処理プロセッサの少なくとも一部をその信号処理部を構
成する信号処理プロセッサに変更することでその信号処
理部の信号処理プロセッサを増加させて負荷の低減ある
いは信号処理部の稼働率の向上を図るようにしている。That is, the invention according to claim 1 relates to a signal processing apparatus having first to N-th signal processing sections for inputting a signal and outputting a signal obtained by sequentially performing N kinds of signal processing thereto. The load detection means detects the operating rates or loads of these N signal processing units, respectively, and when the load is greater than or equal to a predetermined spare load, a predetermined one of a plurality of signal processing processors such as DSP is provided for the time being. A program corresponding to the signal processing unit is loaded to the number and set in the spare group of the signal processing unit. This is because setting in the spare group in advance saves the time required for loading a program when a new signal processor additionally configures the signal processor. Then, when the load detection means detects a load equal to or more than a predetermined value exceeding the spare load, at least a part of the signal processors belonging to the spare group of the corresponding signal processor is converted into the signal processor constituting the signal processor. By changing the number, the number of signal processors of the signal processing unit is increased to reduce the load or improve the operation rate of the signal processing unit.
【００１６】請求項２記載の発明では、（イ）音声信号
を入力してこれに所定の複数の信号処理としてのＮ通り
の信号処理を順次行った信号を出力する第１〜第Ｎの信
号処理部と、（ロ）Ｎ通りの信号処理のうちのいずれか
の信号処理のためのプログラムをロードされることによ
って第１〜第Ｎの信号処理部のうちの該当する信号処理
部の予備的な構成員となりうる複数の信号処理プロセッ
サと、（ハ）第１〜第Ｎの信号処理部のそれぞれの信号
処理の負荷を複数の段階で検出する負荷検出手段と、
（ニ）この負荷検出手段が第１〜第Ｎの信号処理部のう
ちのいずれかが予め定めた予備用負荷以上となったこと
を検出したとき前記した複数の信号処理プロセッサの所
定個数にその信号処理部に対応するプログラムをロード
してその信号処理部の予備群とする予備群生成手段と、
（ホ）負荷検出手段が第１〜第Ｎの信号処理部のうちの
いずれかについて予備用負荷を超える所定の値以上の負
荷を検出したとき予備群生成手段で生成した該当する信
号処理部の予備群に属する信号処理プロセッサの少なく
とも一部をその信号処理部を構成する信号処理プロセッ
サに変更する信号処理部追加手段とを信号処理装置に具
備させる。In a second aspect of the present invention, (a) first to Nth signals for inputting an audio signal and outputting a signal obtained by sequentially performing N kinds of signal processing as a predetermined plurality of signal processings By loading a processing unit and a program for signal processing of any one of (b) N kinds of signal processing, the corresponding signal processing unit of the first to N-th signal processing units can be preliminary stored. A plurality of signal processors capable of becoming various members, and (c) load detection means for detecting the respective signal processing loads of the first to Nth signal processing sections at a plurality of stages,
(D) When the load detecting means detects that one of the first to Nth signal processing units has become equal to or greater than the predetermined spare load, the load detection means is set to the predetermined number of the plurality of signal processing units. A spare group generating means for loading a program corresponding to the signal processing unit to serve as a spare group for the signal processing unit;
(E) When the load detection unit detects a load of a predetermined value or more that exceeds the spare load for any of the first to Nth signal processing units, the corresponding signal processing unit generated by the spare group generation unit The signal processing device is provided with a signal processing unit adding means for changing at least a part of the signal processing processor belonging to the spare group into a signal processing processor constituting the signal processing unit.
【００１７】すなわち請求項２記載の発明では、音声信
号を入力してこれにＮ通りの信号処理を順次行った信号
を出力する第１〜第Ｎの信号処理部を備えた信号処理装
置に関するもので、これらＮ個の信号処理部の稼働率あ
るいは負荷を負荷検出手段でそれぞれ検出し、これが予
め定めた予備用負荷以上の負荷となっているときにはと
りあえずＤＳＰ等の複数の信号処理プロセッサのうちの
所定個数にその信号処理部に対応するプログラムをロー
ドしてその信号処理部の予備群に設定する。これは予め
予備群に設定しておくことで新たな信号処理プロセッサ
がその信号処理部を追加的に構成する際のプログラムの
ロードに要する時間を節約するためである。そして、負
荷検出手段が予備用負荷を超える所定の値以上の負荷を
検出したときには該当する信号処理部の予備群に属する
信号処理プロセッサの少なくとも一部をその信号処理部
を構成する信号処理プロセッサに変更することでその信
号処理部の信号処理プロセッサを増加させて音声信号の
処理のための負荷の低減あるいは信号処理部の稼働率の
向上を図るようにしている。That is, the invention according to claim 2 relates to a signal processing device having first to N-th signal processing units for inputting an audio signal and outputting a signal obtained by sequentially performing N kinds of signal processing on the audio signal. Then, the operating rates or loads of these N signal processing units are respectively detected by the load detecting means, and when the load is equal to or more than the predetermined spare load, for the time being, of the plurality of signal processing processors such as DSP. A predetermined number of programs corresponding to the signal processing unit are loaded and set in the spare group of the signal processing unit. This is because setting in the spare group in advance saves the time required for loading a program when a new signal processor additionally configures the signal processor. Then, when the load detection means detects a load equal to or more than a predetermined value exceeding the spare load, at least a part of the signal processors belonging to the spare group of the corresponding signal processor is converted into the signal processor constituting the signal processor. By changing the number, the number of signal processing processors of the signal processing unit is increased to reduce the load for processing the audio signal or improve the operation rate of the signal processing unit.
【００１８】請求項３記載の発明では、（イ）音声信号
を入力してこれに所定の複数の信号処理としてのＮ通り
の信号処理を順次行った信号を出力する第１〜第Ｎの信
号処理部と、（ロ）Ｎ通りの信号処理のうちのいずれか
の信号処理のためのプログラムをロードされることによ
って第１〜第Ｎの信号処理部のうちの該当する信号処理
部の予備的な構成員となりうる複数の信号処理プロセッ
サと、（ハ）第１〜第Ｎの信号処理部のそれぞれの信号
処理の負荷を複数の段階で検出する負荷検出手段と、
（ニ）この負荷検出手段が第１〜第Ｎの信号処理部のう
ちのいずれかが予め定めた予備用負荷以上となったこと
を検出したとき前記した複数の信号処理プロセッサの所
定個数にその信号処理部に対応するプログラムをロード
してその信号処理部の予備群とする予備群生成手段と、
（ホ）負荷検出手段が第１〜第Ｎの信号処理部のうちの
いずれかについて予備用負荷を超える所定の値以上の負
荷を検出したとき予備群生成手段で生成した該当する信
号処理部の予備群に属する信号処理プロセッサの少なく
とも一部をその信号処理部を構成する信号処理プロセッ
サに変更する信号処理部構成員追加手段と、（へ）負荷
検出手段が第１〜第Ｎの信号処理部のうちのいずれかに
ついて予備用負荷よりも小さい他の所定の負荷未満とな
ったことを検出したときその信号処理部の構成員として
の信号処理プロセッサの一部をこの構成員から開放する
信号処理部構成員削除加手段とを信号処理装置に具備さ
せる。In a third aspect of the invention, (a) first to Nth signals for inputting an audio signal and outputting a signal obtained by sequentially performing N kinds of signal processing as a predetermined plurality of signal processings By loading a processing unit and a program for signal processing of any one of (b) N kinds of signal processing, the corresponding signal processing unit of the first to N-th signal processing units can be preliminary stored. A plurality of signal processors capable of becoming various members, and (c) load detection means for detecting the respective signal processing loads of the first to Nth signal processing sections at a plurality of stages,
(D) When the load detecting means detects that one of the first to Nth signal processing units has become equal to or greater than the predetermined spare load, the load detection means is set to the predetermined number of the plurality of signal processing units. A spare group generating means for loading a program corresponding to the signal processing unit to serve as a spare group for the signal processing unit;
(E) When the load detection unit detects a load of a predetermined value or more that exceeds the spare load for any of the first to Nth signal processing units, the corresponding signal processing unit generated by the spare group generation unit A signal processing section member adding means for changing at least a part of the signal processing processor belonging to the spare group to a signal processing processor constituting the signal processing section, and (i) load detecting means for the first to Nth signal processing sections. When it is detected that any one of the above is smaller than a predetermined load smaller than the spare load, a signal processing for releasing a part of the signal processor as a member of the signal processing unit from this member The member processing deleting means is provided in the signal processing device.
【００１９】すなわち請求項３記載の発明では、音声信
号を入力してこれにＮ通りの信号処理を順次行った信号
を出力する第１〜第Ｎの信号処理部を備えた信号処理装
置に関するもので、これらＮ個の信号処理部の稼働率あ
るいは負荷を負荷検出手段でそれぞれ検出し、これが予
め定めた予備用負荷以上の負荷となっているときにはと
りあえずＤＳＰ等の複数の信号処理プロセッサのうちの
所定個数にその信号処理部に対応するプログラムをロー
ドしてその信号処理部の予備群に設定する。これは予め
予備群に設定しておくことで新たな信号処理プロセッサ
がその信号処理部を追加的に構成する際のプログラムの
ロードに要する時間を節約するためである。そして、負
荷検出手段が予備用負荷を超える所定の値以上の負荷を
検出したときには該当する信号処理部の予備群に属する
信号処理プロセッサの少なくとも一部をその信号処理部
を構成する信号処理プロセッサに変更することでその信
号処理部の信号処理プロセッサを増加させて音声信号の
処理のための負荷の低減あるいは信号処理部の稼働率の
向上を図るようにしている。しかも請求項３記載の発明
では、信号処理部構成員削除加手段が設けられており、
負荷検出手段が第１〜第Ｎの信号処理部のうちのいずれ
かについて予備用負荷よりも小さい他の所定の負荷未満
となったことを検出したときその信号処理部の構成員と
しての信号処理プロセッサの一部をこの構成員から開放
することにしたので、ある信号処理部の負荷が著しく減
少したような場合にはその信号処理プロセッサの一部を
その信号処理部から撤去（開放）することができ、これ
を他の負荷の大きな信号処理部に割り当てることができ
るので、信号処理プロセッサの効率的な活用を図ること
ができる。That is, the present invention according to claim 3 relates to a signal processing device having first to Nth signal processing units for inputting an audio signal and outputting a signal obtained by sequentially performing N kinds of signal processing on the audio signal. Then, the operating rates or loads of these N signal processing units are respectively detected by the load detecting means, and when the load is equal to or more than the predetermined spare load, for the time being, of the plurality of signal processing processors such as DSP. A predetermined number of programs corresponding to the signal processing unit are loaded and set in the spare group of the signal processing unit. This is because setting in the spare group in advance saves the time required for loading a program when a new signal processor additionally configures the signal processor. Then, when the load detection means detects a load equal to or more than a predetermined value exceeding the spare load, at least a part of the signal processors belonging to the spare group of the corresponding signal processor is converted into the signal processor constituting the signal processor. By changing the number, the number of signal processing processors of the signal processing unit is increased to reduce the load for processing the audio signal or improve the operation rate of the signal processing unit. Moreover, in the invention according to claim 3, the signal processing section member deleting / adding means is provided,
When the load detection unit detects that one of the first to Nth signal processing units has become less than another predetermined load smaller than the spare load, signal processing as a member of the signal processing unit Since a part of the processor is decided to be released from this member, if the load of a certain signal processing unit is significantly reduced, a part of the signal processing processor should be removed (opened) from the signal processing unit. Since this can be assigned to another signal processing unit having a large load, the signal processor can be efficiently used.
【００２０】請求項４記載の発明では、請求項１〜請求
項３いずれかに記載の信号処理装置で、第１〜第Ｎの信
号処理部は、第１の信号処理部から第Ｎの信号処理部へ
と信号の処理を行う場合と、その逆に第Ｎの信号処理部
から第１の信号処理部へと信号の処理を行う場合の２系
統が存在し、それぞれの系統のそれぞれの信号処理部に
信号処理プロセッサが割り振られることを特徴としてい
る。According to a fourth aspect of the present invention, in the signal processing device according to any one of the first to third aspects, the first to Nth signal processing units are the first signal processing unit to the Nth signal processing unit. There are two systems, one for processing signals to the processing unit and the other for processing signals from the Nth signal processing unit to the first signal processing unit. A feature is that a signal processor is assigned to the processing unit.
【００２１】すなわち請求項４記載の発明では、第１〜
第Ｎの信号処理部が双方向の処理を行う場合を扱ってい
る。もちろん、装置によっては片方向の処理のみを行う
場合もある。双方向の処理を行う場合には、たとえばＡ
からＢに変換する信号処理とＢからＡに変換する信号処
理とで信号処理部が全く相違することになる場合があ
る。このようなときには、実質的に２倍の信号処理部が
存在することになり、信号処理プロセッサの振り分けも
これら２倍の信号処理部を対象とすることになる。That is, according to the invention described in claim 4,
The case where the Nth signal processing unit performs bidirectional processing is dealt with. Of course, depending on the device, there are cases where only one-way processing is performed. For bidirectional processing, for example, A
In some cases, the signal processing unit for converting from B to A and the signal processing for converting from B to A may be completely different. In such a case, there will be substantially twice as many signal processing units, and the distribution of the signal processing processors will also be targeted at these double signal processing units.
【００２２】請求項５記載の発明では、請求項１〜請求
項４いずれかに記載の信号処理装置で、第１〜第Ｎの信
号処理部の信号処理用に共有メモリが配置されており、
これらはそれぞれの信号処理の段階に応じて領域が振り
分けられていることを特徴としている。According to a fifth aspect of the invention, in the signal processing device according to any one of the first to fourth aspects, a shared memory is arranged for signal processing of the first to Nth signal processing sections,
These are characterized in that the regions are distributed according to the respective stages of signal processing.
【００２３】すなわち請求項５記載の発明では、共有メ
モリのメモリ領域を各信号処理の段階に応じて分割して
使用することで、メモリの管理の簡略化を図ると共にデ
ータやそのフォルダの断片化を防止することができる。That is, in the invention described in claim 5, the memory area of the shared memory is divided and used according to each signal processing stage, whereby the memory management is simplified and the data and its folders are fragmented. Can be prevented.
【００２４】請求項６記載の発明では、請求項１〜請求
項４いずれかに記載の信号処理装置で、信号処理部のそ
れぞれについて信号処理プロセッサの数を初期的に設定
する初期設定手段を具備することを特徴としている。According to a sixth aspect of the present invention, the signal processing device according to any one of the first to fourth aspects is provided with initial setting means for initially setting the number of signal processing processors for each of the signal processing units. It is characterized by doing.
【００２５】すなわち請求項６記載の発明では、信号処
理部のそれぞれについて信号処理プロセッサの数を初期
的に設定できるようにしている。保守者が各信号処理部
の特性や処理の負荷に応じて信号処理プロセッサの数を
設定するので、運用開始状態からある程度円滑な信号処
理が可能になる。That is, according to the invention of claim 6, the number of signal processors can be initially set for each of the signal processors. Since the maintenance person sets the number of signal processing processors according to the characteristics of each signal processing unit and the processing load, it is possible to perform signal processing to some extent from the operation start state.
【００２６】請求項７記載の発明では、請求項１〜請求
項３いずれかに記載の信号処理装置で、第１〜第Ｎの信
号処理部を構成する信号処理プロセッサの故障を検出す
る故障検出手段と、この故障検出手段が信号処理プロセ
ッサの故障を検出した信号処理部についてこれに代わる
信号処理プロセッサを追加する故障時追加手段とを具備
することを特徴としている。According to a seventh aspect of the invention, in the signal processing device according to any one of the first to third aspects, a failure detection for detecting a failure of the signal processor constituting the first to Nth signal processing sections. Means, and a failure addition means for adding a signal processor to replace the signal processing section in which the failure detection means has detected a failure of the signal processing processor.
【００２７】すなわち請求項７記載の発明では、故障検
出手段が第１〜第Ｎの信号処理部を構成する信号処理プ
ロセッサの故障を検出し、故障した信号処理プロセッサ
を正常な信号処理プロセッサに置き換えるので、処理の
負荷が増大したり信号の処理が遅延するといった不具合
を解消することができる。That is, in the invention of claim 7, the failure detecting means detects a failure of the signal processing processor constituting the first to N-th signal processing sections and replaces the failed signal processing processor with a normal signal processing processor. Therefore, it is possible to solve the problem that the processing load increases or the signal processing is delayed.
【００２８】[0028]
【００２９】[0029]
【実施例】以下実施例につき本発明を詳細に説明する。EXAMPLES The present invention will be described in detail below with reference to examples.
【００３０】図１は本発明の一実施例における音声信号
処理装置の回路構成の概要を表わしたものである。この
音声信号処理装置１０１は、メインプロセッサ１０２を
搭載している。メインプロセッサ１０２は、バス１０３
に接続された処理プログラム格納メモリ１０４に格納さ
れている処理プログラムを実行することで装置内の各部
の制御を行うようになっている。バス１０３には、第１
〜第ＮのＤＳＰ１０５ 1〜１０５Nと、第１のＤＳＰ群入
出力回路１０６および第２のＤＳＰ群入出力回路１０７
が接続されている。第１のＤＳＰ群入出力回路１０６と
第２のＤＳＰ群入出力回路１０７の間には、共有メモリ
１０８が配置されている。共有メモリ１０８は第１〜第
ＮのＤＳＰ１０５1〜１０５Nとも接続されている。第１
のＤＳＰ群入出力回路１０６は、たとえばＰＳＴＮ１１
１に接続され、第２のＤＳＰ群入出力回路１０７はＡＴ
Ｍ網あるいはＩＰ網（以下、ＩＰ網と略称する）１１２
に接続されている。FIG. 1 shows an audio signal according to an embodiment of the present invention.
1 is a diagram showing an outline of a circuit configuration of a processing device. this
The audio signal processing device 101 includes a main processor 102.
It is equipped with. The main processor 102 is the bus 103
Stored in the processing program storage memory 104 connected to
Each part in the device by executing the processing program
Is controlled. Bus 103 has a first
~ Nth DSP105 1~ 105NAnd the first DSP group
Output circuit 106 and second DSP group input / output circuit 107
Are connected. A first DSP group input / output circuit 106;
A shared memory is provided between the second DSP group input / output circuits 107.
108 are arranged. The shared memory 108 is the first to the first
N's DSP1051~ 105NIs also connected. First
The DSP group input / output circuit 106 of the
1 and the second DSP group input / output circuit 107 is AT
M network or IP network (hereinafter abbreviated as IP network) 112
It is connected to the.
【００３１】このような音声信号処理装置１０１で、第
１〜第ＮのＤＳＰ１０５1〜１０５Nは、４つのグループ
に分けられている。これらは、図９に示した音声信号処
理装置１１におけるエコー除去回路１４を実現するＡ処
理用ＤＳＰ群と、音声符号化・復号化回路１５を実現す
るＢ処理用ＤＳＰ群と、パケット化・デパケット化回路
１６を実現するＣ処理用ＤＳＰ群と、これらのＤＳＰ群
の処理の予備のために設けられたＤ処理用ＤＳＰ群であ
る。なお、この図１に示した音声信号処理装置１０１
は、複数チャネルの音声データあるいは音声パケットを
処理できるようになっている。In such an audio signal processing device 101, the first to Nth DSPs 105 1 to 105 N are divided into four groups. These are an A processing DSP group that realizes the echo removal circuit 14 in the audio signal processing device 11 shown in FIG. 9, a B processing DSP group that realizes the audio encoding / decoding circuit 15, and a packetization / depacketization. A DSP group for C processing that realizes the digitization circuit 16 and a DSP group for D processing that is provided as a backup for the processing of these DSP groups. The audio signal processing device 101 shown in FIG.
Is capable of processing voice data or voice packets of multiple channels.
【００３２】図２は、このような第１〜第ＮのＤＳＰの
グループ分けと共有メモリの関係を具体的に表わしたも
のであり、図３は共有メモリと第１および第２のＤＳＰ
群入出力回路の関係を表わしたものである。図２に示し
た共有メモリ１０８は第１の共有メモリ１０８1と、第
２の共有メモリ１０８2の２つのメモリ領域に分かれて
いる。また、それぞれのＤＳＰ１０５1〜１０５Nは、Ａ
処理用ＤＳＰ群１２１〜Ｄ処理用ＤＳＰ群１２４に分か
れている。Ｄ処理用ＤＳＰ群１２４は、Ａ処理用ＤＳＰ
群１２１の予備としてのＡ予備群１２４Ａと、Ｂ処理用
ＤＳＰ群１２２の予備としてのＢ予備群１２４Ｂと、Ｃ
処理用ＤＳＰ群１２３の予備としてのＣ予備群１２４Ｃ
と、更に予備的なアイドルＤＳＰ群１２４Ｄから構成さ
れている。FIG. 2 specifically shows the relationship between the grouping of the first to Nth DSPs and the shared memory, and FIG. 3 shows the shared memory and the first and second DSPs.
The relationship between the group input / output circuits is shown. The shared memory 108 shown in FIG. 2 is divided into two memory areas, a first shared memory 108 1 and a second shared memory 108 2 . In addition, each of the DSPs 105 1 to 105 N is A
The processing DSP group 121 to D processing DSP group 124 are divided. The D processing DSP group 124 is an A processing DSP.
A spare group 124A as a spare of the group 121, B spare group 124B as a spare of the B processing DSP group 122, and C
C spare group 124C as a spare of the processing DSP group 123
And a preliminary idle DSP group 124D.
【００３３】それぞれのＤＳＰ群１２４Ａ〜１２４Ｄに
は、Ａ処理用ＤＳＰ群１２１〜Ｃ処理用ＤＳＰ群１２３
に配分されている残りのＤＳＰ１０５が配分された構成
となっている。しかしながら、第１〜第ＮのＤＳＰ１０
５1〜１０５Nがこれらに予め定めた数だけ固定的に配分
されているわけではない。すなわち、本実施例では後に
説明する通りアイドルＤＳＰ群１２４Ｄに存在するＤＳ
Ｐ１０５に所定の処理用プログラムが格納されてその処
理を行う予備群となり、このうちの運用状態に移行する
ことが指示されたものが運用状態のＤＳＰ群となるよう
になっている。Each of the DSP groups 124A to 124D includes an A processing DSP group 121 to a C processing DSP group 123.
The remaining DSPs 105 that are distributed to the above are distributed. However, the first to Nth DSPs 10
5 1 to 105 N are not fixedly allocated to these in a predetermined number. That is, in this embodiment, the DSs existing in the idle DSP group 124D will be described later.
A predetermined processing program is stored in P105 to serve as a spare group for performing the processing, and among these, the one instructed to shift to the working state becomes the working DSP group.
【００３４】ところで、図３に示すように第１のＤＳＰ
群入出力回路１０６は第１のＤＳＰ群入力回路１０６IN
と、第１のＤＳＰ群出力回路１０６OUTから構成されて
いる。同様に第２のＤＳＰ群入出力回路１０７は第２の
ＤＳＰ群入力回路１０７INと、第２のＤＳＰ群出力回路
１０７OUTから構成されている。By the way, as shown in FIG. 3, the first DSP
The group input / output circuit 106 is the first DSP group input circuit 106 IN
And a first DSP group output circuit 106 OUT . Similarly, the second DSP group input / output circuit 107 is composed of a second DSP group input circuit 107 IN and a second DSP group output circuit 107 OUT .
【００３５】第１の共有メモリ１０８1は、第２のＤＳ
Ｐ群入出力回路の第２のＤＳＰ群入力回路１０７INから
入力される音声パケットを格納するＣ処理前領域１３１
と、図２に示したＣ処理用ＤＳＰ群１２３によるＣ処理
が行われた後でＢ処理前のデータを格納するＢ処理前Ｃ
処理後領域１３２と、Ｂ処理用ＤＳＰ群１２２（図２）
によるＢ処理が行われた後でＡ処理前のデータを格納す
るＡ処理前Ｂ処理後領域１３３と、Ａ処理用ＤＳＰ群１
２１（図２）によるＡ処理が行われた後のデータを格納
するＡ処理後領域１３４とから構成されている。また、
第２の共有メモリ１０８2は、第１のＤＳＰ群入出力回
路の第１のＤＳＰ群入力回路１０６INから入力される音
声パケットを格納するＡ処理前領域１３５と、図２に示
したＡ処理用ＤＳＰ群１２１によるＡ処理が行われた後
でＢ処理前のデータを格納するＡ処理後Ｂ処理前領域１
３６と、Ｂ処理用ＤＳＰ群１２２（図２）によるＢ処理
が行われた後でＣ処理前のデータを格納するＢ処理後Ｃ
処理前領域１３７と、Ｃ処理用ＤＳＰ群１２３（図２）
によるＣ処理が行われた後のデータを格納するＣ処理後
領域１３８とから構成されている。The first shared memory 108 1 has a second DS
C pre-processing area 131 for storing voice packets input from the second DSP group input circuit 107 IN of the P group input / output circuit
And B pre-processing C that stores data before B processing after C processing by the DSP group 123 for C processing shown in FIG.
Post-processing area 132 and B processing DSP group 122 (FIG. 2)
A before processing B post processing area 133 for storing data before processing A after processing B is performed, and DSP group 1 for processing A 1
21 (FIG. 2) and the post-A-processing area 134 for storing the data after the A-processing is performed. Also,
The second shared memory 108 2 has an A pre-processing area 135 for storing a voice packet input from the first DSP group input circuit 106 IN of the first DSP group input / output circuit, and the A processing shown in FIG. After the A processing and the B before processing area 1 for storing the data before the B processing after the A processing is performed by the DSP group 121 for use
36, and after the B processing by the B processing DSP group 122 (FIG. 2), the data before the C processing is stored.
Pre-processing area 137 and DSP group 123 for C processing (FIG. 2)
C post-processing area 138 for storing the data after the C processing is performed.
【００３６】図２に示すＤ処理用ＤＳＰ群１２４の中に
は、Ａ予備群１２４ＡとＢ予備群１２４ＢおよびＣ予備
群１２４Ｃが配置されている。これらとＡ処理用ＤＳＰ
群１２１〜Ｃ処理用ＤＳＰ群１２３との違いは、それぞ
れの処理プログラムが運用中であるか否かという点であ
る。すなわち、Ａ予備群１２４ＡはＡ処理用プログラム
をロード済みであるが、運用状態とはなっていない。同
様にＢ予備群１２４ＢはＢ処理用プログラムをロード済
みであるが、運用状態とはなっていない。またＣ予備群
１２４ＣはＣ処理用プログラムをロード済みであるが、
運用状態とはなっていない。Ｄ処理用ＤＳＰ群１２４の
中のアイドルＤＳＰ群１２４Ｄは、通常の状態でいずれ
の処理用プログラムもロードされていない未使用状態の
ＤＳＰ群である。In the D processing DSP group 124 shown in FIG. 2, an A spare group 124A, a B spare group 124B and a C spare group 124C are arranged. DSP for these and A processing
The difference from the groups 121 to C processing DSP group 123 is that each processing program is in operation. That is, the A spare group 124A has already loaded the A processing program, but is not in the operating state. Similarly, the B spare group 124B has already loaded the B processing program, but is not in the operating state. The C reserve group 124C has already loaded the C processing program.
Not in operational status. The idle DSP group 124D in the D processing DSP group 124 is an unused DSP group in which a processing program is not loaded in a normal state.
【００３７】図１に示したメインプロセッサ１０２はＡ
処理用ＤＳＰ群１２１〜Ｄ処理用ＤＳＰ群１２４内の各
ＤＳＰ群すなわち第１〜第ＮのＤＳＰ１０５1〜１０５N
の稼働率（負荷）を把握している。The main processor 102 shown in FIG.
Each of the DSP groups in the processing DSP group 121 to D processing DSP group 124, that is, the first to Nth DSPs 105 1 to 105 N
The operating rate (load) of
【００３８】図４は、音声についての信号処理システム
が再開するときの動作の流れを表わしたものである。信
号処理システムの再開に際して、システムの保守者ある
いはシステムの管理を行う図示しない外部装置は、図１
に示した音声信号処理装置１０１のメインプロセッサ１
０２に対して、Ａ、Ｂ、Ｃの各処理に割り当てる第１〜
第ＮのＤＳＰ１０５1〜１０５Nの数の初期値を設定する
（ステップＳ２０１）。そして、設定した内容に応じ
て、メインプロセッサ１０２は処理プログラム格納メモ
リ１０４に格納されているＡ処理用プログラム、Ｂ処理
用プログラムおよびＣ処理用プログラムを読み出して、
第１〜第ＮのＤＳＰ１０５1〜１０５Nの中からステップ
Ｓ２０１で割り当てられた個数ずつにこれらを割り当て
てロードする（ステップＳ２０２）。FIG. 4 shows a flow of operations when the signal processing system for voice is restarted. When restarting the signal processing system, a system maintainer or an external device (not shown) that manages the system is shown in FIG.
Main processor 1 of audio signal processing apparatus 101 shown in FIG.
02, the first to first assigned to each processing of A, B, C
Initial values of the number of the Nth DSPs 105 1 to 105 N are set (step S201). Then, according to the set contents, the main processor 102 reads the A processing program, the B processing program, and the C processing program stored in the processing program storage memory 104,
From the first to Nth DSPs 105 1 to 105 N , these are assigned and loaded in the number assigned in step S201 (step S202).
【００３９】このようにしてＡ処理用プログラム、Ｂ処
理用プログラムおよびＣ処理用プログラムのロードが終
了すると、それぞれＡ予備群１２４Ａ、Ｂ予備群１２４
ＢおよびＣ予備群１２４Ｃが一時的に形成されたことに
なる。そこで、メインプロセッサ１０２はこれらに対し
て運用状態に入るように指示を出す（ステップＳ２０
３）。これにより、Ａ処理用ＤＳＰ群１２１〜Ｃ処理用
ＤＳＰ群１２３が構成される。When the loading of the A processing program, the B processing program and the C processing program is completed in this way, the A spare group 124A and the B spare group 124, respectively.
The B and C preliminary groups 124C are temporarily formed. Therefore, the main processor 102 issues an instruction to these to enter the operating state (step S20).
3). As a result, the A processing DSP group 121 to the C processing DSP group 123 are configured.
【００４０】図５は、音声信号処理装置が運用状態で第
１のＤＳＰ群入力回路を用いて入力する音声データの処
理の流れを表わしたものである。本実施例では第１のＤ
ＳＰ群入力回路１０６IN（図３）は図１に示したＰＳＴ
Ｎ１１１に接続されている。第１のＤＳＰ群入力回路１
０６INはＰＳＴＮ１１１から音声データの入力を指示す
る（ステップＳ２２１）。これを基にして所定単位の音
声データがＰＳＴＮ１１１から入力されると（ステップ
Ｓ２２２：Ｙ）、第１のＤＳＰ群入力回路１０６INはこ
れをＡ処理前領域１３５に移動する（ステップＳ２２
３）。これを基にＡ処理用ＤＳＰ群１２１がこのＡ処理
前領域１３５の未処理データを処理することになる（ス
テップＳ２２４）。Ａ処理用ＤＳＰ群１２１は処理済の
データをＡ処理後Ｂ処理前領域１３６に移動する（ステ
ップＳ２２５）。FIG. 5 shows a flow of processing of audio data input using the first DSP group input circuit when the audio signal processing device is in operation. In this embodiment, the first D
The SP group input circuit 106 IN (FIG. 3) is the PST shown in FIG.
It is connected to N111. First DSP group input circuit 1
06 IN instructs the PSTN 111 to input voice data (step S221). Based on this, when a predetermined unit of voice data is input from the PSTN 111 (step S222: Y), the first DSP group input circuit 106 IN moves it to the A pre-processing area 135 (step S22).
3). Based on this, the A processing DSP group 121 processes the unprocessed data in the A pre-processing area 135 (step S224). The A processing DSP group 121 moves the processed data to the post-A processing B pre-processing area 136 (step S225).
【００４１】Ｂ処理用ＤＳＰ群１２２はＡ処理後Ｂ処理
前領域１３６の未処理データを処理する（ステップＳ２
２６）。Ｂ処理用ＤＳＰ群１２２は処理済のデータをＢ
処理後Ｃ処理前領域１３７に移動する（ステップＳ２２
７）。Ｃ処理用ＤＳＰ群１２３はＢ処理後Ｃ処理前領域
１３７の未処理データを処理する（ステップＳ２２
８）。そして、Ｃ処理用ＤＳＰ群１２３は処理済のデー
タをＣ処理後領域１３８に移動する（ステップＳ２２
９）。このようにしてＡ、Ｂ、Ｃの各処理が終了したデ
ータとしての音声パケットが第２の共有メモリ１０８2
のＣ処理後領域１３８に格納されることになる。この段
階でメインプロセッサ１０２の指示によって第２のＤＳ
Ｐ群出力回路１０７OUTはＣ処理後領域１３８から、す
べての処理が完了した結果得られた音声パケットを取り
出してこれをＩＰ網１１２に送出することになる（ステ
ップＳ２３０）。以下同様にしてＰＳＴＮ１１１からＩ
Ｐ網１１２あるいはＡＴＭ網への音声信号の変換処理が
繰り返されることになる。The B processing DSP group 122 processes unprocessed data in the post-A processing pre-B processing area 136 (step S2).
26). The B processing DSP group 122 outputs the processed data to the B
Post-processing C Move to pre-processing area 137 (step S22)
7). The C processing DSP group 123 processes the unprocessed data in the post-B processing C pre-processing area 137 (step S22).
8). Then, the C processing DSP group 123 moves the processed data to the post-C processing area 138 (step S22).
9). In this way, the voice packet as the data for which each processing of A, B, and C is completed is transmitted to the second shared memory 108 2.
Will be stored in the post-C processing area 138. At this stage, the second DS is instructed by the main processor 102.
The P group output circuit 107 OUT takes out the voice packet obtained as a result of completion of all the processing from the post-C processing area 138 and sends it to the IP network 112 (step S230). Similarly, PSTN111 to I
The conversion processing of the voice signal to the P network 112 or the ATM network is repeated.
【００４２】図６は、音声信号処理装置が運用状態で第
２のＤＳＰ群入力回路を用いて入力する音声データの処
理の流れを表わしたものである。本実施例では第２のＤ
ＳＰ群入力回路１０７INは図１に示したＩＰ網１１２に
接続されている。第２のＤＳＰ群入力回路１０７INはＩ
Ｐ網１１２から音声パケットの入力を指示する（ステッ
プＳ２４１）。これを基にして所定単位の音声パケット
がＩＰ網１１２から入力されると（ステップＳ２４２：
Ｙ）、第２のＤＳＰ群入力回路１０７INはこれをＣ処理
前領域１３１に移動する（ステップＳ２４３）。これを
基にＣ処理用ＤＳＰ群１２３がこのＣ処理前領域１３１
の未処理データを処理することになる（ステップＳ２４
４）。Ｃ処理用ＤＳＰ群１２３は処理済のデータをＢ処
理前Ｃ処理後領域１３２に移動する（ステップＳ２４
５）。FIG. 6 shows the flow of processing of audio data input using the second DSP group input circuit when the audio signal processing device is in operation. In this embodiment, the second D
The SP group input circuit 107 IN is connected to the IP network 112 shown in FIG. The second DSP group input circuit 107 IN is I
Input of a voice packet is instructed from the P network 112 (step S241). Based on this, when a predetermined unit of voice packet is input from the IP network 112 (step S242:
Y), the second DSP group input circuit 107 IN moves it to the C pre-processing area 131 (step S243). Based on this, the C processing DSP group 123 determines that the C preprocessing area 131
Unprocessed data will be processed (step S24).
4). The C processing DSP group 123 moves the processed data to the pre-B processing C post-processing area 132 (step S24).
5).
【００４３】Ｂ処理用ＤＳＰ群１２２はＢ処理前Ｃ処理
後領域１３２の未処理データを処理する（ステップＳ２
４６）。Ｂ処理用ＤＳＰ群１２２は処理済のデータをＡ
処理前Ｂ処理後領域１３３に移動する（ステップＳ２４
７）。Ａ処理用ＤＳＰ群１２１はＡ処理前Ｂ処理後領域
１３３の未処理データを処理する（ステップＳ２４
８）。そして、Ａ処理用ＤＳＰ群１２１は処理済のデー
タをＡ処理後領域１３４に移動する（ステップＳ２４
９）。このようにしてＣ、Ｂ、Ａの各処理が終了したデ
ータとしての音声データが第１の共有メモリ１０８1の
Ａ処理後領域１３４に格納されることになる。この段階
でメインプロセッサ１０２の指示によって第１のＤＳＰ
群出力回路１０６OUTはＡ処理後領域１３４から、すべ
ての処理が完了した結果得られた音声データを取り出し
てこれをＰＳＴＮ１１１に送出することになる（ステッ
プＳ２５０）。以下同様にしてＩＰ網１１２あるいはＡ
ＴＭ網からＰＳＴＮ１１１に対して音声信号の変換処理
が繰り返されることになる。The B processing DSP group 122 processes the unprocessed data in the B processing before C processing area 132 (step S2).
46). The B processing DSP group 122 outputs the processed data to the A
Pre-processing B Move to post-processing area 133 (step S24)
7). The A processing DSP group 121 processes the unprocessed data in the A pre-processing B post-processing area 133 (step S24).
8). Then, the A processing DSP group 121 moves the processed data to the post-A processing area 134 (step S24).
9). In this way, the voice data as the data for which the respective processes of C, B, and A have been completed are stored in the post-A processing area 134 of the first shared memory 108 1 . At this stage, the first DSP is instructed by the main processor 102.
The group output circuit 106 OUT takes out the audio data obtained as a result of the completion of all the processing from the post-A processing area 134 and sends it to the PSTN 111 (step S250). Similarly, the IP network 112 or A
The voice signal conversion process is repeated from the TM network to the PSTN 111.
【００４４】ところで、このような運用状態でメインプ
ロセッサ１０２は、Ａ処理用ＤＳＰ群１２１〜Ｃ処理用
ＤＳＰ群１２３を構成するＤＳＰ１０５の稼働率を監視
している。ここでこれら３種類のＤＳＰ群１２１〜１２
３の稼働率について３種類の閾値をｘ、ｙ、ｚをそれぞ
れ定める。これらの閾値の値は次の（１）式で示す関係
にあるものとする。By the way, in such an operating state, the main processor 102 monitors the operation rate of the DSP 105 constituting the A processing DSP group 121 to the C processing DSP group 123. Here, these three types of DSP groups 121 to 12
For the operation rate of 3, three types of thresholds are defined, x, y, and z. It is assumed that the values of these threshold values have the relationship shown by the following expression (1).
【００４５】ｙ＞ｘ＞ｚ……（１）Y> x> z (1)
【００４６】図７は、このような３種類の閾値を用いた
処理用ＤＳＰ群と予備群およびアイドルＤＳＰ群の間で
のＤＳＰの変遷に関する制御の様子を表わしたものであ
る。ここでは、Ａ処理用ＤＳＰ群１２１について具体的
に説明するが、Ｂ処理用ＤＳＰ群１２２およびＣ処理用
ＤＳＰ群１２３についても、それらについての３種類の
閾値をｘ、ｙ、ｚを用いて同様の制御が行われる。そこ
で、Ｂ処理用ＤＳＰ群１２２およびＣ処理用ＤＳＰ群１
２３に関する説明は省略する。FIG. 7 shows a control state relating to the transition of the DSP among the processing DSP group using such three kinds of threshold values and the standby group and the idle DSP group. Here, the A processing DSP group 121 will be specifically described, but the same applies to the B processing DSP group 122 and the C processing DSP group 123 by using three types of threshold values x, y, and z. Is controlled. Therefore, the B processing DSP group 122 and the C processing DSP group 1
A description of 23 will be omitted.
【００４７】まず、図１に示したメインプロセッサ１０
２はＡ処理用ＤＳＰ群１２１の稼働率が（１）式におけ
る真中の閾値としての値ｘを超えたかどうかを判別する
（ステップＳ２７１）。値ｘを超えた場合には（Ｙ）、
Ａ処理用ＤＳＰ群１２１の予備としてのＡ予備群１２４
ＡにＤＳＰ１０５が存在するかどうかをチェックする
（ステップＳ２７２）。存在していない状態であれば
（Ｎ）、予備的なアイドルＤＳＰ群１２４Ｄの中の１つ
のＤＳＰ１０５にとりあえずＡ処理用プログラムをロー
ドしておいて、Ａ処理用ＤＳＰ群１２１に直ちに代わる
ことのできるＡ予備群１２４Ａに加える処理を行う（ス
テップＳ２７３）。そしてその時点で稼働率が値ｘより
も高い値ｙに到達していなければ（ステップＳ２７４：
Ｎ）、処理をとりあえず終了させて再び最初の監視動作
に戻る（リターン）。First, the main processor 10 shown in FIG.
2 determines whether the operating rate of the A processing DSP group 121 has exceeded the value x as the middle threshold value in the equation (1) (step S271). If the value x is exceeded (Y),
A spare group 124 as a spare for the A processing DSP group 121
It is checked whether the DSP 105 exists in A (step S272). If it does not exist (N), the A processing program can be loaded to one DSP 105 of the preliminary idle DSP group 124D for the time being, and immediately replaced with the A processing DSP group 121. Processing for adding to the A preliminary group 124A is performed (step S273). If the operating rate has not reached the value y higher than the value x at that time (step S274:
N), the process is terminated for the time being and the process returns to the first monitoring operation (return).
【００４８】これに対して、ステップＳ２７２でＡ予備
群１２４Ａが存在している（Ｙ）と判断した後、あるい
はステップＳ２７３でＡ予備群１２４Ａを作成した後に
稼働率をチェックするとこれが値ｘよりも高い値ｙであ
った場合には（ステップＳ２７４：Ｙ）、このＡ予備群
１２４ＡのＤＳＰ１０５を運用状態にすることで（ステ
ップＳ２７５）、稼働率を高めることになる。この後、
ステップＳ２７１の処理に戻るので、閾値が値ｙを超え
ている場合には結果的にＡ予備群１２４ＡのＤＳＰ１０
５が次々とＡ処理用ＤＳＰ群１２１に加わることにな
り、稼働率が適正な値に調整されることになる。On the other hand, when it is determined in step S272 that the A spare group 124A exists (Y) or after the A spare group 124A is created in step S273 and the operating rate is checked, this is higher than the value x. If the value y is high (step S274: Y), the operating rate is increased by putting the DSP 105 of the A reserve group 124A in the operating state (step S275). After this,
Since the processing returns to step S271, when the threshold value exceeds the value y, the DSP 10 of the A auxiliary group 124A is consequently returned.
5 will be added to the A processing DSP group 121 one after another, and the operating rate will be adjusted to an appropriate value.
【００４９】一方、Ａ処理用ＤＳＰ群１２１の稼働率が
低くなって値ｘよりも低い値ｚ未満となった場合には
（ステップＳ２７６：Ｙ）、運用状態のＡ処理用ＤＳＰ
群１２１のＤＳＰ１０５の１つを停止させ、これをアイ
ドルＤＳＰ群１２４Ｄに入れる。更にＡ予備群１２４Ａ
のＤＳＰ１０５が存在する場合にもこれをアイドルＤＳ
Ｐ群１２４Ｄに入れることで稼働率を下げると共に、ア
イドルＤＳＰ群１２４Ｄ内のＤＳＰ１０５を増やして、
他の処理用ＤＳＰ群１２２、１２３にこれらを有効活用
できるようにする（ステップＳ２７７）。On the other hand, when the operation rate of the A processing DSP group 121 becomes lower than less than the value z lower than the value x (step S276: Y), the A processing DSP in the operating state.
One of the DSPs 105 of the group 121 is stopped and this is put into the idle DSP group 124D. Furthermore, A reserve group 124A
Idle DS even if there is a DSP 105
By lowering the operating rate by putting it in the P group 124D, and increasing the DSP 105 in the idle DSP group 124D,
The other processing DSP groups 122 and 123 are made to use these effectively (step S277).
【００５０】なお、３種類の閾値ｘ、ｙ、ｚについては
Ａ処理用ＤＳＰ群１２１と、Ｂ処理用ＤＳＰ群１２２お
よびＣ処理用ＤＳＰ群１２３の間で全く同じ値を使用し
てもよいが、それぞれ異なった値に設定してもよい。As for the three kinds of threshold values x, y, and z, exactly the same values may be used between the A processing DSP group 121, the B processing DSP group 122, and the C processing DSP group 123. , May be set to different values.
【００５１】図８は、処理用ＤＳＰ群の中のＤＳＰが故
障した場合の振替制御の様子を表わしたものである。こ
こでは、Ａ処理用ＤＳＰ群１２１について具体的に説明
するが、Ｂ処理用ＤＳＰ群１２２およびＣ処理用ＤＳＰ
群１２３についても、同様の制御が行われる。そこで、
Ｂ処理用ＤＳＰ群１２２およびＣ処理用ＤＳＰ群１２３
に関する説明は省略する。FIG. 8 shows a state of transfer control when a DSP in the processing DSP group fails. Here, the A processing DSP group 121 will be specifically described, but the B processing DSP group 122 and the C processing DSP will be described.
Similar control is performed on the group 123. Therefore,
B processing DSP group 122 and C processing DSP group 123
The description regarding is omitted.
【００５２】図１に示したメインプロセッサ１０２はＡ
処理用ＤＳＰ群１２１内のＤＳＰ１０５の少なくとも１
つが故障したかどうかをチェックしている（ステップＳ
２９１）。ＤＳＰ１０５の少なくとも１つが故障すると
（Ｙ）、Ａ予備群１２４ＡにＤＳＰ１０５が存在するか
どうかをチェックする（ステップＳ２９２）。存在しな
い場合には（Ｎ）、予備的なアイドルＤＳＰ群１２４Ｄ
の中の１つのＤＳＰ１０５にＡ処理用プログラムをロー
ドして、Ａ予備群１２４Ａに加える処理を行う（ステッ
プＳ２９３）。そして、このようにして作成したＡ予備
群１２４ＡのＤＳＰ１０５をＡ処理用ＤＳＰ群１２１に
加えることで故障による欠員を補う（ステップＳ２９
４）。そして、この状態でＡ予備群１２４ＡにＤＳＰが
まだ存在しているかどうかをチェックする（ステップＳ
２９５）。存在していなければ（Ｎ）、予備的なアイド
ルＤＳＰ群１２４Ｄの中の１つのＤＳＰ１０５にＡ処理
用プログラムをロードすることで（ステップＳ２９
６）、Ａ予備群１２４Ａを作成しておいて、必要なとき
に直ちにＡ処理用ＤＳＰ群１２１に加えることができる
体制を整えておく。The main processor 102 shown in FIG.
At least one of the DSPs 105 in the processing DSP group 121
Checking whether one of them has failed (step S
291). When at least one of the DSPs 105 fails (Y), it is checked whether the DSP 105 exists in the A reserve group 124A (step S292). If not present (N), preliminary idle DSP group 124D
The program for A processing is loaded into one of the DSPs 105, and processing for adding to the A auxiliary group 124A is performed (step S293). Then, the DSP 105 of the A auxiliary group 124A thus created is added to the A processing DSP group 121 to compensate for the vacancy due to the failure (step S29).
4). Then, in this state, it is checked whether or not the DSP still exists in the A reserve group 124A (step S
295). If it does not exist (N), by loading the A processing program into one DSP 105 of the preliminary idle DSP group 124D (step S29).
6) The A reserve group 124A is created, and a system is prepared so that it can be immediately added to the A processing DSP group 121 when necessary.
【００５３】このようにして、Ａ処理用ＤＳＰ群１２１
内のＤＳＰ１０５が故障しても、これによる稼働率の低
下を補うことができることになる。In this way, the A processing DSP group 121
Even if the DSP 105 therein fails, it is possible to compensate for the decrease in operating rate due to this.
【００５４】なお、実施例では音声に関するデータを３
種類の処理に分けて処理する場合のＤＳＰの管理につい
て説明したが、２種類あるいは４種類以上の処理に対し
てＤＳＰを分配制御する場合にも本発明を同様に適用す
ることができる。また、実施例では閾値を設けてＤＳＰ
を１つずつ処理することにしたが、複数個ずつの単位で
同様の制御を行うことも可能である。It should be noted that in the embodiment, the data related to voice is 3
Although the management of the DSP in the case of performing the processing divided into the types of processing has been described, the present invention can be similarly applied to the case where the DSP is distributed and controlled for the processing of two types or four types or more. In addition, in the embodiment, a DSP is provided by setting a threshold value.
However, the same control can be performed in units of a plurality of units.
【００５５】また、実施例では音声信号処理装置につい
て説明したが、これに限るものではない。一般に音声以
外あるいは音声と他の信号を含んだ信号に複数段階の処
理を行ってある信号として出力する信号処理装置に対し
ても本発明を同様に適用することができる。Further, although the audio signal processing device has been described in the embodiment, the present invention is not limited to this. In general, the present invention can be similarly applied to a signal processing device that outputs a signal other than a voice signal or a signal including a voice signal and a signal including a voice signal in a plurality of steps as a signal.
【００５６】更に実施例では３段階の閾値を設定して信
号処理プロセッサの増減を制御したが、閾値の数は３つ
に限るものではなく、これよりも多い場合ももちろん有
効である。Further, in the embodiment, the thresholds of three stages are set to control the increase / decrease of the signal processor, but the number of thresholds is not limited to three, and it is also effective if there are more than this.
【００５７】また実施例ではＤＳＰ１０５1〜１０５Nを
Ａ処理用ＤＳＰ群１２１〜Ｄ処理用ＤＳＰ群１２４に分
けて、入力された信号をＡ処理用ＤＳＰ群１２１〜Ｃ処
理用ＤＳＰ群１２３で処理するようにしたが、これ以外
の信号処理群を設けることは自由である。たとえば第１
のＤＳＰ群入出力回路１０６に入力データ種別Ｘ〜入力
データ種別Ｚの３種類の信号が選択的に入力されるもの
として、入力データ種別Ｘに対してＸＡ処理用ＤＳＰ群
〜ＸＣ処理用ＤＳＰ群が順次処理を行い、また入力デー
タ種別Ｙに対してＹＡ処理用ＤＳＰ群〜ＹＣ処理用ＤＳ
Ｐ群が順次処理を行い、更に入力データ種別Ｚに対して
ＺＡ処理用ＤＳＰ群〜ＺＣ処理用ＤＳＰ群が順次処理を
行うといったようなものであってもよい。この場合に
は、それぞれの処理用ＤＳＰ群の数が異なっていてもよ
いことも当然である。Further, in the embodiment, the DSPs 105 1 to 105 N are divided into the A processing DSP group 121 to the D processing DSP group 124, and the input signals are processed by the A processing DSP group 121 to the C processing DSP group 123. However, it is free to provide other signal processing groups. For example, the first
Assuming that three kinds of signals of the input data type X to the input data type Z are selectively input to the DSP group input / output circuit 106, the DSP group for XA processing to the DSP group for XC processing for the input data type X Perform sequential processing, and for input data type Y, DSP group for YA processing to DS for YC processing
The P group may perform the sequential processing, and the ZA processing DSP group to the ZC processing DSP group may perform the sequential processing on the input data type Z. In this case, it goes without saying that the number of processing DSP groups may be different.
【００５８】更に実施例では信号処理装置に入力される
単位量ずつの信号のそれぞれの入力のタイミングについ
て特に触れなかったが、それぞれの処理用ＤＳＰ群の処
理が１つの処理を行ったら次の処理用ＤＳＰ群があれば
これにその処理を受け継がせるパイプライン処理を行う
場合だけでなく、これらの処理が並列的に行われる並列
処理に対しても本発明を同様に適用できることは当然で
ある。Further, in the embodiment, the timing of inputting each signal of a unit amount input to the signal processing device was not particularly mentioned, but if each processing DSP group performs one processing, the next processing is performed. It is needless to say that the present invention can be similarly applied to not only the case of performing pipeline processing for inheriting the processing if there is a dedicated DSP group, but also parallel processing in which these processing are performed in parallel.
【００５９】ただし、それぞれの処理用ＤＳＰ群の処理
時間がほぼ等しく、かつ処理される信号が連続的に信号
処理装置に入力されるような場合には、実施例のように
１単位の信号処理が終了してその負荷が減少したときに
その処理用ＤＳＰ群を構成するＤＳＰを予備的な構成員
とせずにアイドルＤＳＰ群に戻すと、次の１単位の信号
が入力を開始して再度負荷が掛かったときの対応が遅く
なるという問題がある。そこで、このような場合には処
理用ＤＳＰ群を構成するＤＳＰのうち当面不要となった
ものをその処理用ＤＳＰ群の予備的な構成員に戻すとい
うような設定を行うことも有効である。However, when the processing times of the respective DSP groups for processing are substantially equal and the signals to be processed are continuously input to the signal processing apparatus, one unit of signal processing is performed as in the embodiment. When the load decreases and the DSP constituting the processing DSP group is returned to the idle DSP group without becoming a preliminary member, the next unit of signal starts inputting and the load is reloaded. There is a problem that the response when it takes time becomes slow. Therefore, in such a case, it is also effective to make a setting such that a DSP that is no longer needed out of the DSPs forming the processing DSP group is returned to a preliminary member of the processing DSP group.
【００６０】[0060]
【発明の効果】以上説明したように請求項１〜請求項７
記載の発明によれば、Ｎ通りの信号処理を順次行った信
号を出力する第１〜第Ｎの信号処理部を備えた信号処理
装置のそれぞれの信号処理部を構成する信号処理プロセ
ッサを負荷の関係で増加するときに、一度予備群に設定
して専用のプログラムをロードした後にその信号処理部
に追加することにしたので、プログラムをロードする時
間が信号処理部の処理時間に与える影響を最小限のもの
とすることができる。また、予備群の信号処理プロセッ
サに一部変更されたプログラムや機能変更を加えていく
ことで、プログラム本体の改版や機能変更を装置の運用
中に実行することも可能になる。As described above, claims 1 to 7
According to the above-described invention, the signal processor that constitutes each signal processing unit of the signal processing device that includes the first to Nth signal processing units that output signals that have been sequentially subjected to N types of signal processing is loaded with load. When it increases due to the relationship, we decided to add it to the signal processing unit after setting it in the spare group once and loading the dedicated program, so the influence of the program loading time on the processing time of the signal processing unit is minimized. It can be limited. Further, by adding a partially changed program or function change to the signal processor of the spare group, it becomes possible to execute revision of the program body or function change while the apparatus is in operation.
【００６１】また請求項３記載の発明によれば、信号処
理部構成員削除加手段が設けられており、負荷検出手段
が第１〜第Ｎの信号処理部のうちのいずれかについて予
備用負荷よりも小さい他の所定の負荷未満となったこと
を検出したときその信号処理部の構成員としての信号処
理プロセッサの一部をこの構成員から開放することにし
たので、ある信号処理部の負荷が著しく減少したような
場合にはその信号処理プロセッサの一部をその信号処理
部から撤去（開放）することができ、これを他の負荷の
大きな信号処理部に割り当てることができるので、信号
処理プロセッサの効率的な活用を図ることができる。According to the third aspect of the present invention, the signal processing section member deleting / adding means is provided, and the load detecting means is provided for any one of the first to Nth signal processing sections. When it is detected that the load is less than another predetermined load that is smaller than the above, it is decided to release a part of the signal processor as a member of the signal processing unit from this member. When the signal processing is significantly reduced, a part of the signal processing processor can be removed (opened) from the signal processing section and can be assigned to another signal processing section with a large load. The processor can be used efficiently.
【００６２】更に請求項５記載の発明によれば、共有メ
モリのメモリ領域を各信号処理の段階に応じて分割して
使用することにしたので、メモリの管理の簡略化を図る
と共にデータやそのフォルダの断片化を防止することが
できる。Further, according to the invention of claim 5, since the memory area of the shared memory is divided and used according to each signal processing stage, the management of the memory can be simplified and the data and the data can be managed. It is possible to prevent fragmentation of folders.
【００６３】また請求項６記載の発明によれば、信号処
理部のそれぞれについて信号処理プロセッサの数を初期
的に設定できるようにしているので、たとえばエコー除
去方法やパケット化方法等の手法に応じたパラメータの
設定や処理能力に応じた信号処理プロセッサの数の割り
振りを行うことができ、運用開始状態からある程度円滑
な信号処理が可能になる。Further, according to the invention described in claim 6, since the number of signal processors can be initially set for each of the signal processors, for example, according to a method such as an echo removing method or a packetizing method. The number of signal processing processors can be allocated according to the setting of the parameters and the processing capacity, and the signal processing can be smoothly performed to some extent from the operation start state.
【００６４】更に請求項７記載の発明によれば、、故障
検出手段が第１〜第Ｎの信号処理部を構成する信号処理
プロセッサの故障を検出し、故障した信号処理プロセッ
サを正常な信号処理プロセッサに置き換えるので、処理
の負荷が増大したり信号の処理が遅延するといった不具
合を解消することができる。Further, according to the invention described in claim 7, the failure detecting means detects a failure of the signal processing processor constituting the first to Nth signal processing sections, and the failed signal processing processor is processed normally. Since it is replaced with a processor, it is possible to solve problems such as an increase in processing load and a delay in signal processing.
【図１】本発明の一実施例における音声信号処理装置の
回路構成の概要を表わしたブロック図である。FIG. 1 is a block diagram showing an outline of a circuit configuration of an audio signal processing device according to an embodiment of the present invention.
【図２】図１に示した装置における第１〜第ＮのＤＳＰ
のグループ分けと共有メモリの関係を具体的に表わした
ブロック図である。2 is a first to Nth DSP in the apparatus shown in FIG.
FIG. 3 is a block diagram specifically showing the relationship between grouping and shared memory.
【図３】図１に示した装置における共有メモリと第１お
よび第２のＤＳＰ群入出力回路の関係を表わしたブロッ
ク図である。3 is a block diagram showing a relationship between a shared memory and first and second DSP group input / output circuits in the device shown in FIG.
【図４】本実施例で音声についての信号処理システムが
再開するときの動作の流れを表わした流れ図である。FIG. 4 is a flow chart showing a flow of operations when the signal processing system for voice is restarted in the present embodiment.
【図５】本実施例で音声信号処理装置が運用状態で第１
のＤＳＰ群入力回路を用いて入力する音声データの処理
の流れを表わした流れ図である。FIG. 5 shows the first embodiment of the audio signal processing device in the operating state in this embodiment.
3 is a flow chart showing the flow of processing of audio data input using the DSP group input circuit of FIG.
【図６】本実施例で音声信号処理装置が運用状態で第２
のＤＳＰ群入力回路を用いて入力する音声データの処理
の流れを表わした流れ図である。FIG. 6 is a diagram showing a second state in which the audio signal processing device according to the present embodiment is in an operating state.
3 is a flow chart showing the flow of processing of audio data input using the DSP group input circuit of FIG.
【図７】本実施例で３種類の閾値を用いた処理用ＤＳＰ
群と予備群およびアイドルＤＳＰ群の間でのＤＳＰの変
遷に関する制御の様子を表わした流れ図である。FIG. 7 is a processing DSP using three kinds of threshold values in this embodiment.
6 is a flowchart showing a state of control regarding transition of DSP among a group, a standby group, and an idle DSP group.
【図８】本実施例で処理用ＤＳＰ群の中のＤＳＰが故障
した場合の振替制御の様子を表わした流れ図である。FIG. 8 is a flow chart showing a state of transfer control when a DSP in the processing DSP group fails in the present embodiment.
【図９】ＤＳＰを使用した従来の音声信号処理装置の構
成を表わしたブロック図である。FIG. 9 is a block diagram showing a configuration of a conventional audio signal processing device using a DSP.
１０１ 音声信号処理装置 １０５ ＤＳＰ １０８1 第１の共有メモリ １０８2 第２の共有メモリ １２１ Ａ処理用ＤＳＰ群 １２２ Ｂ処理用ＤＳＰ群 １２３ Ｃ処理用ＤＳＰ群 １２４ Ｄ処理用ＤＳＰ群 １２４Ａ Ａ予備群 １２４Ｂ Ｂ予備群 １２４Ｃ Ｃ予備群 １２４Ｄ アイドルＤＳＰ群101 Audio Signal Processing Device 105 DSP 108 1 First Shared Memory 108 2 Second Shared Memory 121 A Processing DSP Group 122 B Processing DSP Group 123 C Processing DSP Group 124 D Processing DSP Group 124A A Spare Group 124B B reserve group 124C C reserve group 124D idle DSP group
Claims (7)
処理としてのＮ通りの信号処理を順次行った信号を出力
する第１〜第Ｎの信号処理部と、 前記Ｎ通りの信号処理のうちのいずれかの信号処理のた
めのプログラムをロードされることによって前記第１〜
第Ｎの信号処理部のうちの該当する信号処理部の予備的
な構成員となりうる複数の信号処理プロセッサと、 前記第１〜第Ｎの信号処理部のそれぞれの信号処理の負
荷を複数の段階で検出する負荷検出手段と、 この負荷検出手段が前記第１〜第Ｎの信号処理部のうち
のいずれかが予め定めた予備用負荷以上となったことを
検出したとき前記複数の信号処理プロセッサの所定個数
にその信号処理部に対応するプログラムをロードしてそ
の信号処理部の予備群とする予備群生成手段と、 前記負荷検出手段が前記第１〜第Ｎの信号処理部のうち
のいずれかについて前記予備用負荷を超える所定の値以
上の負荷を検出したとき予備群生成手段で生成した該当
する信号処理部の予備群に属する信号処理プロセッサの
少なくとも一部をその信号処理部を構成する信号処理プ
ロセッサに変更する信号処理部追加手段とを具備するこ
とを特徴とする信号処理装置。1. A first to Nth signal processing unit for inputting a signal and outputting a signal obtained by sequentially performing N kinds of signal processing as a plurality of predetermined signal processings, and the N kinds of signal processing. By loading a program for signal processing of any one of
A plurality of signal processing processors that can be preliminary members of the corresponding signal processing unit of the Nth signal processing unit, and load of signal processing of each of the first to Nth signal processing units at a plurality of stages. And a plurality of signal processing processors when the load detecting means detects that one of the first to Nth signal processing sections has exceeded a predetermined spare load. Whichever of the first to Nth signal processing units the load detection unit is configured to load a program corresponding to the signal processing unit into a predetermined number of In this case, at least a part of the signal processors belonging to the spare group of the corresponding signal processing unit, which is generated by the spare group generating means when a load of a predetermined value or more exceeding the spare load is detected, is used as the signal processing unit. Signal processing apparatus characterized by comprising a signal processing unit addition means for changing the signal processing processor.
信号処理としてのＮ通りの信号処理を順次行った信号を
出力する第１〜第Ｎの信号処理部と、 前記Ｎ通りの信号処理のうちのいずれかの信号処理のた
めのプログラムをロードされることによって前記第１〜
第Ｎの信号処理部のうちの該当する信号処理部の予備的
な構成員となりうる複数の信号処理プロセッサと、 前記第１〜第Ｎの信号処理部のそれぞれの信号処理の負
荷を複数の段階で検出する負荷検出手段と、 この負荷検出手段が前記第１〜第Ｎの信号処理部のうち
のいずれかが予め定めた予備用負荷以上となったことを
検出したとき前記複数の信号処理プロセッサの所定個数
にその信号処理部に対応するプログラムをロードしてそ
の信号処理部の予備群とする予備群生成手段と、 前記負荷検出手段が前記第１〜第Ｎの信号処理部のうち
のいずれかについて前記予備用負荷を超える所定の値以
上の負荷を検出したとき予備群生成手段で生成した該当
する信号処理部の予備群に属する信号処理プロセッサの
少なくとも一部をその信号処理部を構成する信号処理プ
ロセッサに変更する信号処理部追加手段とを具備するこ
とを特徴とする信号処理装置。2. A first to Nth signal processing unit for inputting an audio signal and outputting a signal obtained by sequentially performing N kinds of signal processing as a plurality of predetermined signal processings, and the N kinds of signals. By loading a program for signal processing of any one of the above processing,
A plurality of signal processing processors that can be preliminary members of the corresponding signal processing unit of the Nth signal processing unit, and load of signal processing of each of the first to Nth signal processing units at a plurality of stages. And a plurality of signal processing processors when the load detecting means detects that one of the first to Nth signal processing sections has exceeded a predetermined spare load. Whichever of the first to Nth signal processing units the load detection unit is configured to load a program corresponding to the signal processing unit into a predetermined number of In this case, at least a part of the signal processors belonging to the spare group of the corresponding signal processing unit, which is generated by the spare group generating means when a load of a predetermined value or more exceeding the spare load is detected, is used as the signal processing unit. Signal processing apparatus characterized by comprising a signal processing unit addition means for changing the signal processing processor.
信号処理としてのＮ通りの信号処理を順次行った信号を
出力する第１〜第Ｎの信号処理部と、 前記Ｎ通りの信号処理のうちのいずれかの信号処理のた
めのプログラムをロードされることによって前記第１〜
第Ｎの信号処理部のうちの該当する信号処理部の予備的
な構成員となりうる複数の信号処理プロセッサと、 前記第１〜第Ｎの信号処理部のそれぞれの信号処理の負
荷を複数の段階で検出する負荷検出手段と、 この負荷検出手段が前記第１〜第Ｎの信号処理部のうち
のいずれかが予め定めた予備用負荷以上となったことを
検出したとき前記複数の信号処理プロセッサの所定個数
にその信号処理部に対応するプログラムをロードしてそ
の信号処理部の予備群とする予備群生成手段と、 前記負荷検出手段が前記第１〜第Ｎの信号処理部のうち
のいずれかについて前記予備用負荷を超える所定の値以
上の負荷を検出したとき予備群生成手段で生成した該当
する信号処理部の予備群に属する信号処理プロセッサの
少なくとも一部をその信号処理部を構成する信号処理プ
ロセッサに変更する信号処理部構成員追加手段と、 前記負荷検出手段が前記第１〜第Ｎの信号処理部のうち
のいずれかについて前記予備用負荷よりも小さい他の所
定の負荷未満となったことを検出したときその信号処理
部の構成員としての信号処理プロセッサの一部をこの構
成員から開放する信号処理部構成員削除加手段とを具備
することを特徴とする信号処理装置。3. A first to Nth signal processing unit for inputting an audio signal and outputting a signal obtained by sequentially performing N kinds of signal processing as a plurality of predetermined signal processings, and the N kinds of signals. By loading a program for signal processing of any one of the above processing,
A plurality of signal processing processors that can be preliminary members of the corresponding signal processing unit of the Nth signal processing unit, and load of signal processing of each of the first to Nth signal processing units at a plurality of stages. And a plurality of signal processing processors when the load detecting means detects that one of the first to Nth signal processing sections has exceeded a predetermined spare load. Whichever of the first to Nth signal processing units the load detection unit is configured to load a program corresponding to the signal processing unit into a predetermined number of In this case, at least a part of the signal processors belonging to the spare group of the corresponding signal processing unit, which is generated by the spare group generating means when a load of a predetermined value or more exceeding the spare load is detected, is used as the signal processing unit. A signal processing section member adding means for changing to a signal processing processor for performing the load processing, and the load detecting means is less than another predetermined load smaller than the spare load for any of the first to Nth signal processing sections. Signal processing unit member deleting / adding means for releasing a part of the signal processing processor as a member of the signal processing unit from this member when it is detected that .
信号処理部から第Ｎの信号処理部へと信号の処理を行う
場合と、その逆に第Ｎの信号処理部から第１の信号処理
部へと信号の処理を行う場合の２系統が存在し、それぞ
れの系統のそれぞれの信号処理部に信号処理プロセッサ
が割り振られることを特徴とする請求項１〜請求項３い
ずれかに記載の信号処理装置。4. The first to Nth signal processing units process signals from the first signal processing unit to the Nth signal processing unit, and vice versa. 4. There are two systems for processing signals to the first signal processing section, and a signal processor is assigned to each signal processing section of each system. The signal processing device according to claim 1.
用に共有メモリが配置されており、これらはそれぞれの
信号処理の段階に応じて領域が振り分けられていること
を特徴とする請求項１〜請求項４いずれかに記載の信号
処理装置。5. A shared memory is arranged for signal processing of the first to N-th signal processing sections, and areas of these shared memories are allocated according to respective signal processing stages. The signal processing device according to claim 1.
処理プロセッサの数を初期的に設定する初期設定手段を
具備することを特徴とする請求項１〜請求項４いずれか
に記載の信号処理装置。6. The signal processing apparatus according to claim 1, further comprising initial setting means for initially setting the number of signal processing processors for each of the signal processing units.
信号処理プロセッサの故障を検出する故障検出手段と、
この故障検出手段が信号処理プロセッサの故障を検出し
た信号処理部についてこれに代わる信号処理プロセッサ
を追加する故障時追加手段とを具備することを特徴とす
る請求項１〜請求項３いずれかに記載の信号処理装置。7. Failure detection means for detecting a failure of a signal processor that constitutes the first to Nth signal processing sections,
4. The failure detection means further comprises failure-time addition means for adding a signal processing processor in place of the signal processing unit that has detected the failure of the signal processing processor. Signal processing equipment.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001307611A JP3733888B2 (en) | 2001-10-03 | 2001-10-03 | Signal processing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001307611A JP3733888B2 (en) | 2001-10-03 | 2001-10-03 | Signal processing device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003115922A true JP2003115922A (en) | 2003-04-18 |
| JP3733888B2 JP3733888B2 (en) | 2006-01-11 |
Family
ID=19127049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001307611A Expired - Fee Related JP3733888B2 (en) | 2001-10-03 | 2001-10-03 | Signal processing device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3733888B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007114983A (en) * | 2005-10-20 | 2007-05-10 | Hitachi Ltd | Server pool management method |
| JP2010518769A (en) * | 2007-02-12 | 2010-05-27 | アルカテル−ルーセント | Method and apparatus for allocating transcoding resources within a session border controller |
| JP2014012409A (en) * | 2013-08-19 | 2014-01-23 | Kyocera Document Solutions Inc | Image forming system and power-saving printing method |
-
2001
- 2001-10-03 JP JP2001307611A patent/JP3733888B2/en not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007114983A (en) * | 2005-10-20 | 2007-05-10 | Hitachi Ltd | Server pool management method |
| JP4650203B2 (en) * | 2005-10-20 | 2011-03-16 | 株式会社日立製作所 | Information system and management computer |
| US8769545B2 (en) | 2005-10-20 | 2014-07-01 | Hitachi, Ltd. | Server pool management method |
| JP2010518769A (en) * | 2007-02-12 | 2010-05-27 | アルカテル−ルーセント | Method and apparatus for allocating transcoding resources within a session border controller |
| JP4865042B2 (en) * | 2007-02-12 | 2012-02-01 | アルカテル−ルーセント | Method and apparatus for allocating transcoding resources within a session border controller |
| JP2014012409A (en) * | 2013-08-19 | 2014-01-23 | Kyocera Document Solutions Inc | Image forming system and power-saving printing method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3733888B2 (en) | 2006-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2017215430A1 (en) | Node management method in cluster and node device | |
| KR100962401B1 (en) | Availablity Prediction Method for High Availability Cluster | |
| CN102724272B (en) | A kind of backup method of TV station's service distribution data | |
| CN107950013A (en) | Backup communication scheme in computer network | |
| CN115150592A (en) | Audio and video transmission method, server and computer readable storage medium | |
| JP2003115922A (en) | Signal processing apparatus | |
| US8805180B2 (en) | Service protection method and device based on automatic switched optical network | |
| CN115150892B (en) | VM-PM repair strategy method in MEC wireless system with bursty traffic | |
| US20030115307A1 (en) | Tandem connection monitoring | |
| US7607051B2 (en) | Device and method for program correction by kernel-level hardware monitoring and correlating hardware trouble to a user program correction | |
| CN114070803B (en) | Data stream transmission method and device, storage medium and electronic device | |
| CN116192885A (en) | High-availability cluster architecture artificial intelligent experiment cloud platform data processing method and system | |
| CN110187989B (en) | Fault-tolerant strategy selection method based on Markov Chain in fog environment | |
| US6967928B1 (en) | Internet telephony system | |
| JP2001216174A (en) | Application substituting method and storage medium in which application substitution program is stored | |
| JPH0326936B2 (en) | ||
| US10708348B2 (en) | High availability in packet processing for high-speed networks | |
| Chari et al. | Design of private backbone networks—I: time varying traffic | |
| US11789784B1 (en) | Monitoring and management of a cloud-based computing system | |
| JP2007306459A (en) | Mixer system | |
| JP3169828B2 (en) | Audio signal repeater | |
| CN112217669B (en) | Service data transmission method, device, terminal equipment and storage medium | |
| JP4841277B2 (en) | Monitoring device and monitoring system | |
| CN115967667A (en) | Link determination method, device, controller and storage medium | |
| US20040257993A1 (en) | Method and device for network reconfiguration |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050823 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050927 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051010 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091028 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091028 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101028 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111028 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121028 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131028 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |