JP2003114833A - Interface control device and storage device, and interface control method - Google Patents

Interface control device and storage device, and interface control method

Info

Publication number
JP2003114833A
JP2003114833A JP2001307440A JP2001307440A JP2003114833A JP 2003114833 A JP2003114833 A JP 2003114833A JP 2001307440 A JP2001307440 A JP 2001307440A JP 2001307440 A JP2001307440 A JP 2001307440A JP 2003114833 A JP2003114833 A JP 2003114833A
Authority
JP
Japan
Prior art keywords
loop
controller
information transmission
control means
network protocol
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001307440A
Other languages
Japanese (ja)
Inventor
Tetsuji Inukai
鉄二 犬飼
Akira Kojima
昭 小島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2001307440A priority Critical patent/JP2003114833A/en
Publication of JP2003114833A publication Critical patent/JP2003114833A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To surely perform a bypass processing in the event of obstruction of a connecting site to be connected to a loop-like information transmission line. SOLUTION: A controller control device 20 to be connected to a host computer 10 through multiplexed network protocol loops A 50 and B 51 comprises a microcontroller 24 for mutually monitoring the operation of a controller control processor 25 for monitoring the operation of an interface controller 21 and performing, when detecting an abnormality, the selective separation from either one of the network protocol loops A 50 and B 51 by a watch dog timer. According to such a structure, the abnormal-side network protocol loop can be surely separated from the controller control device 20 in the event of the abnormality.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、インタフェース制
御技術および記憶装置に関し、特に、ファイバチャネル
等のループ状情報伝送路を介して被接続機器等を相互に
接続するネットワークインタフェース技術等に適用して
有効な技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an interface control technique and a storage device, and in particular, it is applied to a network interface technique or the like for connecting connected devices to each other via a loop-shaped information transmission line such as a fiber channel. Regarding effective technology.

【0002】[0002]

【従来の技術】ループ状情報伝送路を介して複数の情報
処理機器等を相互に接続するファイバチャネル等のネッ
トワークプロトコルでは、故障した情報処理機器の接続
部をバイパスしてループから切り離すことで、保守管理
の正常な情報処理機器は稼働を継続することが可能な仕
様となっており、ループからの機器の切り離し制御技術
は重要である。
2. Description of the Related Art In a network protocol such as a fiber channel for connecting a plurality of information processing devices to each other via a loop-shaped information transmission line, by bypassing a connection part of a failed information processing device and disconnecting it from a loop, Information processing equipment that is normally maintained and operated has specifications that allow it to continue operating, and technology for disconnecting equipment from the loop is important.

【0003】[0003]

【発明が解決しようとする課題】たとえばファイバチャ
ネル等のネットワークに対応した従来のネットワークプ
ロトコルコントローラを有する装置においては、ネット
ワークプロトコルコントローラおよびその制御用マイク
ロプロセッサのいずれかが制御不能となった際、ネット
ワークプロトコルループのバイパスが不可となり障害発
生装置がバイパス不可のままネットワークプロトコルル
ープに接続され続けることで、ネットワークプロトコル
ループ接続障害が発生しネットワークプロトコルループ
が使用不可となってしまう、という技術的課題があっ
た。
In a device having a conventional network protocol controller compatible with a network such as a fiber channel, for example, when either the network protocol controller or the microprocessor for controlling the network becomes uncontrollable, the network is lost. Bypassing the protocol loop becomes impossible and the faulty device continues to be connected to the network protocol loop without being bypassed, which causes a technical problem that a network protocol loop connection failure occurs and the network protocol loop becomes unusable. It was

【0004】また、障害発生装置のネットワークプロト
コルコントローラが別のネットワークプロトコルループ
を有する(多重ループ接続)場合には障害発生装置が接
続しているネットワークプロトコルループのホストコン
ピュータにより障害発生装置のネットワークプロトコル
コントローラに対してリセットなどによる回復処理が発
生し、正常な別のネットワークプロトコルループに対し
ても正常動作が保証出来ないという技術的課題もある。
When the network protocol controller of the fault generating device has another network protocol loop (multiple loop connection), the network protocol controller of the fault generating device is connected to the host computer of the network protocol loop to which the fault generating device is connected. However, there is also a technical problem in that recovery processing such as reset occurs, and normal operation cannot be guaranteed even for another normal network protocol loop.

【0005】本発明の目的は、ループ状情報伝送路に接
続される接続部位の障害発生時のバイパス処理を確実に
行うことで障害部位が接続され続けることに起因してル
ープ全体が使用不能に陥ることを防止してループ状情報
伝送路の可用性を向上させることが可能なインタフェー
ス制御技術を提供することにある。
An object of the present invention is to reliably perform bypass processing when a failure occurs in a connection part connected to a loop-shaped information transmission path, so that the entire loop becomes unusable due to the fact that the failure part continues to be connected. It is an object of the present invention to provide an interface control technique capable of preventing a fall and improving the availability of a loop information transmission line.

【0006】本発明の他の目的は、多重化されたループ
状情報伝送路に対する接続部位において特定のループ状
情報伝送路に関する障害発生時のバイパス処理を選択的
に確実に行うことで障害が他のループ状情報伝送路に波
及することを防止してループ状情報伝送路の信頼性を向
上させることが可能なインタフェース制御技術を提供す
ることにある。
It is another object of the present invention to selectively and surely perform bypass processing when a failure occurs in a specific loop-shaped information transmission path at a connection site for the multiplexed loop-shaped information transmission path, thereby preventing the failure. It is an object of the present invention to provide an interface control technique capable of preventing the influence on the loop-shaped information transmission line and improving the reliability of the loop-shaped information transmission line.

【0007】[0007]

【課題を解決するための手段】本発明は、ループ状情報
伝送路による情報の授受を制御するプロトコル制御手段
の異常の有無を監視し、異常時にプロトコル制御手段を
ループ状情報伝送路から切り離す制御手段を第1および
第2制御手段に多重化し、当該第1および第2制御手段
の各々は、互いに他の異常の有無をウォッチドッグタイ
マにて監視し、互いに他の異常が検出された場合に、プ
ロトコル制御手段をループ状情報伝送路から切り離す動
作を行うようにしたものである。
SUMMARY OF THE INVENTION According to the present invention, a control for monitoring the presence / absence of an abnormality in a protocol control means for controlling transmission / reception of information through a loop-shaped information transmission line and disconnecting the protocol control means from the loop-shaped information transmission line when the abnormality occurs. The means is multiplexed with the first and second control means, and each of the first and second control means monitors the presence or absence of another abnormality with a watchdog timer, and when the other abnormality is detected with each other. The protocol control means is disconnected from the loop information transmission path.

【0008】より具体的には、一例として、たとえば、
ネットワークプロトコルコントローラのネットワークプ
ロトコルループへのバイパス状態を制御する制御用マイ
クロプロセッサの他に、プロトコル制御手段内にマイク
ロコントローラを設け、制御用マイクロプロセッサおよ
びマイクロコントローラが共有するレジスタを使用し
て、ネットワークプロトコルループへのバイパス状態
を、マイクロコントローラおよび制御用マイクロプロセ
ッサのハード又はソフトウェアのそれぞれのタイマによ
りウォッチドッグ監視を相互で行うことで、プロトコル
制御手段およびその制御用マイクロプロセッサのいずれ
かが制御不能となった場合でも、確実にマイクロコント
ローラ又は制御用マイクロプロセッサのいずれかによ
り、ネットワークプロトコルコントローラを強制的にネ
ットワークプロトコルループにバイパスするように再設
定する。
More specifically, as an example, for example,
In addition to the control microprocessor for controlling the bypass state of the network protocol controller to the network protocol loop, a micro controller is provided in the protocol control means, and the control microprocessor and the register shared by the micro controller are used to implement the network protocol. Mutual watchdog monitoring of the bypass state to the loop by the hardware and software timers of the microcontroller and control microprocessor makes either the protocol control means or the control microprocessor uncontrollable. In the event of a failure, ensure that either the microcontroller or the controlling microprocessor forces the network protocol controller To re-set so as to bypass the flops.

【0009】これにより、障害装置が接続され続けるこ
とによるネットワークプロトコルループの接続障害を抑
止して稼働を継続させ可用性を向上させることが可能に
なる。また、プロトコル制御手段に対してネットワーク
プロトコルループが多重化されている場合には、一つの
ネットワークプロトコルループの接続障害が、他のネッ
トワークプロトコルループに波及することが防止され、
ネットワークプロトコルループの信頼性が向上する。
As a result, it is possible to suppress the connection failure of the network protocol loop due to the continuous connection of the failed device, continue the operation, and improve the availability. Further, when the network protocol loop is multiplexed to the protocol control means, the connection failure of one network protocol loop is prevented from spreading to other network protocol loops,
Improves reliability of network protocol loops.

【0010】[0010]

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しながら詳細に説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described in detail below with reference to the drawings.

【0011】図1は、本発明のインタフェース制御方法
を実施するインタフェース制御装置を、一例として磁気
ディスク制御装置に適用した場合の構成例を示すブロッ
ク図である。
FIG. 1 is a block diagram showing a configuration example in which an interface control device for implementing the interface control method of the present invention is applied to a magnetic disk control device as an example.

【0012】図1において、10は図示しないネットワ
ークプロトコルコントローラを有するホストコンピュー
タ、20はコントローラ制御装置を示し、ホストコンピ
ュータ10および、コントローラ制御装置20は、多重
化されたネットワークプロトコルループA50およびB
51を介して接続されている。
In FIG. 1, 10 is a host computer having a network protocol controller (not shown), 20 is a controller controller, and the host computer 10 and controller controller 20 are multiplexed network protocol loops A50 and B.
It is connected via 51.

【0013】また、コントローラ制御装置20とドライ
ブ制御装置30はディスクインタフェース60を介して
接続され、さらに、ドライブ制御装置30は、ドライブ
インタフェース70を介して磁気ディスク40に接続さ
れている。
The controller control unit 20 and the drive control unit 30 are connected via a disk interface 60, and the drive control unit 30 is connected to a magnetic disk 40 via a drive interface 70.

【0014】コントローラ制御装置20は、ホストコン
ピュータ10とのデータの転送等を制御するインタフェ
ースコントローラ21、磁気ディスク40とのデータの
転送等を制御するハードディスクコントローラ22、そ
れらのデータ転送速度の違いを吸収し、コントローラ制
御装置20内部のデータ転送を制御するバッファコント
ローラ(バッファ)23、また、21,22,23の各
コントローラを制御出来るマイクロコントローラ24お
よび、それらを制御するコントローラ制御プロセッサ2
5、により構成される。
The controller control unit 20 absorbs a difference in data transfer speed between an interface controller 21 for controlling data transfer with the host computer 10, a hard disk controller 22 for controlling data transfer with the magnetic disk 40, and the like. However, a buffer controller (buffer) 23 that controls data transfer inside the controller control device 20, a microcontroller 24 that can control each controller of 21, 22, 23, and a controller control processor 2 that controls them.
5.

【0015】ドライブ制御装置30は、リード・ライト
コントローラ31とサーボコントローラ32、それらを
制御するドライブ制御プロセッサ33、により構成され
ている。
The drive controller 30 comprises a read / write controller 31, a servo controller 32, and a drive control processor 33 for controlling them.

【0016】図2に例示されるように、本実施の形態の
コントローラ制御装置20のインタフェースコントロー
ラ21は、ネットワークプロトコルループA50および
B51の各々に対する接続/バイパス状態を切り替える
バイパススイッチ21aおよびバイパススイッチ21b
と、これらを介してネットワークプロトコルループA5
0およびB51の各々に接続されるネットワークプロト
コルコントローラ21cを含んでいる。
As illustrated in FIG. 2, the interface controller 21 of the controller control device 20 of the present embodiment has a bypass switch 21a and a bypass switch 21b for switching the connection / bypass state to each of the network protocol loops A50 and B51.
And the network protocol loop A5 via these
0 and B51 each include a network protocol controller 21c.

【0017】バイパススイッチ21aおよび21bの各
々は、ネットワークプロトコルコントローラ21c、さ
らにはマイクロコントローラ24およびコントローラ制
御プロセッサ25の各々から設定内容が制御されるルー
プAバイパスレジスタ211およびループBバイパスレ
ジスタ214を備えており、各レジスタの設定内容が
“0”の場合は対応ループに対して通常稼働時の接続状
態となり、設定内容が“1”の場合は対応ループに対し
てバイパス状態となるように動作する。
Each of the bypass switches 21a and 21b is provided with a network protocol controller 21c, a loop A bypass register 211 and a loop B bypass register 214 whose settings are controlled by the microcontroller 24 and the controller control processor 25, respectively. Therefore, when the setting content of each register is "0", the corresponding loop is in a connection state during normal operation, and when the setting content is "1", the corresponding loop is in a bypass state.

【0018】すなわち、通常稼働時は、ネットワークプ
ロトコルコントローラ21cがバイパススイッチ21a
および21bの各々によるバイパス動作を制御し、この
制御動作をコントローラ制御プロセッサ25が監視して
いるが、コントローラ制御プロセッサ25にも異常が発
生した場合には、バイパス動作の制御が機能しなくなる
ことを防止するため、コントローラ制御プロセッサ25
を相互監視するマイクロコントローラ24を設け、後述
のように、この両者が互いの異常を検出した場合にはバ
イパススイッチ21aおよび21bの各々を強制的にバ
イパス状態にする制御を行う。
That is, during normal operation, the network protocol controller 21c operates as the bypass switch 21a.
By controlling the bypass operation by the control control processor 25 and the controller 21b, the controller control processor 25 monitors the control operation. However, if an abnormality occurs in the controller control processor 25, the control of the bypass operation may not function. To prevent, controller control processor 25
A microcontroller 24 for mutual monitoring is provided, and as will be described later, when the two detect mutual abnormality, the bypass switches 21a and 21b are forcibly set to the bypass state.

【0019】また、インタフェースコントローラ21内
には、バイパススイッチ21aおよび21bの制御にお
いて、マイクロコントローラ24およびコントローラ制
御プロセッサ25の各々が、後述の様にしてウォッチド
ッグタイマにて相互に動作を監視するために用いられる
ループA監視レジスタ(1)212、ループA監視レジ
スタ(2)213、およびループB監視レジスタ(1)
215、ループB監視レジスタ(2)216が設けられ
ている。
Further, in the interface controller 21, in controlling the bypass switches 21a and 21b, each of the microcontroller 24 and the controller control processor 25 mutually monitors the operation by a watchdog timer as described later. A monitoring register (1) 212, loop A monitoring register (2) 213, and loop B monitoring register (1) used for
215 and a loop B monitoring register (2) 216 are provided.

【0020】なお、インタフェースコントローラ21、
ハードディスクコントローラ22、バッファコントロー
ラ(バッファ)23の制御をコントローラ制御プロセッ
サ25が行い、マイクロコントローラ24は、コントロ
ーラ制御プロセッサ25との間の相互監視、および相手
側の異常検出時のバイパススイッチ21aおよび21b
の各々の選択的な制御による、ネットワークプロトコル
ループA50およびB51からのネットワークプロトコ
ルコントローラ21cの切り離し制御を行う簡単な制御
論理のみを備える構成としてもよい。
The interface controller 21,
The controller control processor 25 controls the hard disk controller 22 and the buffer controller (buffer) 23, and the micro controller 24 performs mutual monitoring with the controller control processor 25 and bypass switches 21a and 21b when an abnormality is detected on the partner side.
It may be configured to include only simple control logic for controlling the disconnection of the network protocol controller 21c from the network protocol loops A50 and B51 by selectively controlling each of the above.

【0021】上記構成にてネットワークプロトコルルー
プA50においてインタフェースコントローラ21のネ
ットワークプロトコルループA50の為のバイパス制御
を行う為のループAバイパスレジスタ211のバイパス
状態を監視する為のループA監視レジスタ(1)212
およびループA監視レジスタ(2)213の各々の設定
値によるマイクロコントローラ24とコントローラ制御
プロセッサ25のハード制御によるウォッチドッグタイ
マの相互監視を実施することでインタフェースコントロ
ーラ21、ハードディスクコントローラ22、バッファ
コントローラ23、マイクロコントローラ24およびコ
ントローラ制御プロセッサ25のいずれかに障害が発生
し、インタフェースコントローラ21が通常の制御でネ
ットワークプロトコルループA50にバイパスできない
状態になった場合でも、マイクロコントローラ24およ
びコントローラ制御プロセッサ25のいずれかによりイ
ンタフェースコントローラ21をネットワークプロトコ
ルループA50に強制的にバイパスするように再設定
(本実施の形態の場合、“1”を設定)することでネッ
トワークプロトコルループA50に接続障害を発生させ
ない。
With the above configuration, the loop A monitoring register (1) 212 for monitoring the bypass state of the loop A bypass register 211 for performing the bypass control for the network protocol loop A50 of the interface controller 21 in the network protocol loop A50.
And the mutual monitoring of the watchdog timer by the hardware control of the microcontroller 24 and the controller control processor 25 by the respective set values of the loop A monitoring register (2) 213 makes it possible to perform the interface controller 21, the hard disk controller 22, the buffer controller 23, Even if a failure occurs in one of the microcontroller 24 and the controller control processor 25, and the interface controller 21 cannot be bypassed to the network protocol loop A50 under normal control, one of the microcontroller 24 and the controller control processor 25 is Resets the interface controller 21 to forcibly bypass the network protocol loop A50 (in the case of the present embodiment, , "1" sets a) does not generate connection failure to the network protocol loops A50 by.

【0022】同様に、上記構成にてネットワークプロト
コルループB51においてインタフェースコントローラ
21のネットワークプロトコルループB51の為のバイ
パス制御を行う為のループBバイパスレジスタ214の
バイパス状態を監視する為のループB監視レジスタ
(1)215およびループB監視レジスタ(2)216
の各々の設定値によるマイクロコントローラ24とコン
トローラ制御プロセッサ25のハード制御によるウォッ
チドッグタイマの相互監視を実施することでインタフェ
ースコントローラ21、ハードディスクコントローラ2
2、バッファコントローラ23、マイクロコントローラ
24およびコントローラ制御プロセッサ25のいずれか
に障害が発生し、インタフェースコントローラ21が通
常の制御でネットワークプロトコルループB51にバイ
パスできない状態になった場合でも、マイクロコントロ
ーラ24およびコントローラ制御プロセッサ25のいず
れかによりインタフェースコントローラ21をネットワ
ークプロトコルループB51に強制的にバイパスするよ
うに再設定(本実施の形態の場合、“1”を設定)する
ことでネットワークプロトコルループB51に接続障害
を発生させない。
Similarly, in the above configuration, in the network protocol loop B51, the loop B monitoring register (for monitoring the bypass state of the loop B bypass register 214 for performing the bypass control for the network protocol loop B51 of the interface controller 21 ( 1) 215 and loop B monitoring register (2) 216
By performing mutual monitoring of the watchdog timer by hardware control of the microcontroller 24 and the controller control processor 25 according to each set value of the interface controller 21 and the hard disk controller 2
2. Even if any of the buffer controller 23, the microcontroller 24, and the controller control processor 25 fails, and the interface controller 21 cannot be bypassed to the network protocol loop B51 under normal control, the microcontroller 24 and the controller By reconfiguring the interface controller 21 by any of the control processors 25 so as to forcibly bypass the network protocol loop B51 (in the case of the present embodiment, "1" is set), a connection failure occurs in the network protocol loop B51. Do not generate.

【0023】次に、各ネットワークプロトコルループへ
のバイパス状態を監視する為の各ループ監視レジスタを
使用したウォッチドッグタイマによる相互監視方法の一
例を図3および図4のブロック図で説明する。
Next, an example of the mutual monitoring method by the watchdog timer using each loop monitoring register for monitoring the bypass state to each network protocol loop will be described with reference to the block diagrams of FIGS. 3 and 4.

【0024】図3および図4は、ネットワークプロトコ
ルループA50およびネットワークプロトコルループB
51の各々において、コントローラ制御プロセッサ25
とマイクロコントローラ24のそれぞれのタイマを使用
したウォッチドッグ監視を相互で行う場合の作用例を示
している。
3 and 4 show network protocol loop A50 and network protocol loop B.
In each of 51, the controller control processor 25
2 shows an example of operation in the case of mutually performing watchdog monitoring using the timers of the microcontroller 24 and the microcontroller 24.

【0025】図3に例示されるように、ネットワークプ
ロトコルループA50においてインタフェースコントロ
ーラ21のネットワークプロトコルループA50の為の
バイパス制御を行う為のループAバイパスレジスタ21
1のバイパス状態を監視する為のループA監視レジスタ
(1)212にコントローラ制御プロセッサ25のT1
時間を知らせるハード又はソフトタイマによりコントロ
ーラ制御プロセッサ25がT1時間毎に初期設定値を設
定し、マイクロコントローラ24のT1時間より長いT
2時間を知らせるハード又はソフトタイマによりマイク
ロコントローラ24がループA監視レジスタ(1)21
2のレジスタ値をT2時間毎にデクリメントを行いルー
プA監視レジスタ(1)212のレジスタ値が0か否か
をウォッチドッグ監視を行いループA監視レジスタ
(1)212のレジスタ値が0になった状態をインタフ
ェースコントローラ21、ハードディスクコントローラ
22、バッファコントローラ23およびコントローラ制
御プロセッサ25のいずれかに障害が発生し、インタフ
ェースコントローラ21がコントローラ制御プロセッサ
25の通常の制御でネットワークプロトコルループA5
0にバイパスできない状態になった場合と判断し、マイ
クロコントローラ24にてループAバイパスレジスタ2
11の再設定(本実施の形態の場合、“1”を設定)を
行いインタフェースコントローラ21をネットワークプ
ロトコルループA50に強制的にバイパスする。
As illustrated in FIG. 3, a loop A bypass register 21 for performing bypass control for the network protocol loop A50 of the interface controller 21 in the network protocol loop A50.
1 of the controller control processor 25 in the loop A monitoring register (1) 212 for monitoring the bypass state of No. 1
The controller control processor 25 sets an initial setting value every T1 time by a hardware or soft timer which notifies the time, and the T value is longer than the T1 time of the microcontroller 24.
The microcontroller 24 uses the hardware or software timer that indicates 2 hours to allow the loop A monitoring register (1) 21
The register value of 2 is decremented every T2 hours, and the watchdog monitoring is performed to see if the register value of the loop A monitoring register (1) 212 is 0. The register value of the loop A monitoring register (1) 212 becomes 0. A failure occurs in any one of the interface controller 21, the hard disk controller 22, the buffer controller 23, and the controller control processor 25, and the interface controller 21 performs normal control of the controller control processor 25 to cause the network protocol loop A5.
When it is determined that the bypass cannot be bypassed to 0, the microcontroller 24 determines that the loop A bypass register 2
11 is set again (“1” is set in this embodiment), and the interface controller 21 is forcibly bypassed to the network protocol loop A50.

【0026】また、ループA監視レジスタ(2)213
にマイクロコントローラ24のT1時間を知らせるハー
ド又はソフトタイマによりマイクロコントローラ24が
T1時間毎に初期設定値を設定し、コントローラ制御プ
ロセッサ25のT1時間より長いT2時間を知らせるハ
ード又はソフトタイマによりコントローラ制御プロセッ
サ25がループA監視レジスタ(2)213のレジスタ
値をT2時間毎にデクリメントを行いループA監視レジ
スタ(2)213のレジスタ値が0か否かをウォッチド
ッグ監視を行いループA監視レジスタ(2)213のレ
ジスタ値が0になった状態をインタフェースコントロー
ラ21、ハードディスクコントローラ22、バッファコ
ントローラ23およびマイクロコントローラ24のいず
れかに障害が発生し、インタフェースコントローラ21
がコントローラ制御プロセッサ25の通常の制御でネッ
トワークプロトコルループA50にバイパスできない状
態になった場合と判断し、コントローラ制御プロセッサ
25にてループAバイパスレジスタ211の再設定(本
実施の形態の場合、“1”を設定)を行いインタフェー
スコントローラ21をネットワークプロトコルループA
50に強制的にバイパスする。
The loop A monitoring register (2) 213
A hard or soft timer that notifies the T1 time of the microcontroller 24 to the controller 24 sets an initial set value every T1 time, and a hard or soft timer that notifies the T2 time longer than the T1 time of the controller control processor 25 by the controller control processor. 25 decrements the register value of the loop A monitoring register (2) 213 every T2 time, performs watchdog monitoring to see if the register value of the loop A monitoring register (2) 213 is 0, and loop A monitoring register (2) When the register value of 213 becomes 0, a failure occurs in any of the interface controller 21, the hard disk controller 22, the buffer controller 23, and the microcontroller 24, and the interface controller 21
Is determined to be in a state where it cannot be bypassed to the network protocol loop A50 by the normal control of the controller control processor 25, and the controller control processor 25 resets the loop A bypass register 211 (in the case of the present embodiment, “1 “Set”) and set interface controller 21 to network protocol loop A
Force bypass to 50.

【0027】同様に、図4に例示されるように、ネット
ワークプロトコルループB51においてインタフェース
コントローラ21のネットワークプロトコルループB5
1の為のバイパス制御を行う為のループBバイパスレジ
スタ214のバイパス状態を監視する為のループB監視
レジスタ(1)215にコントローラ制御プロセッサ2
5のT1時間を知らせるハード又はソフトタイマにより
コントローラ制御プロセッサ25がT1時間毎に初期設
定値を設定し、マイクロコントローラ24のT1時間よ
り長いT2時間を知らせるハード又はソフトタイマによ
りマイクロコントローラ24がループB監視レジスタ
(1)215のレジスタ値をT2時間毎にデクリメント
を行いループB監視レジスタ(1)215のレジスタ値
が0か否かをウォッチドッグ監視を行いループB監視レ
ジスタ(1)215のレジスタ値が0になった状態をイ
ンタフェースコントローラ21、ハードディスクコント
ローラ22、バッファコントローラ23およびコントロ
ーラ制御プロセッサ25のいずれかに障害が発生し、イ
ンタフェースコントローラ21がコントローラ制御プロ
セッサ25の通常の制御でネットワークプロトコルルー
プB51にバイパスできない状態になった場合と判断
し、マイクロコントローラ24にてループBバイパスレ
ジスタ214の再設定(本実施の形態の場合、“1”を
設定)を行いインタフェースコントローラ21をネット
ワークプロトコルループB51に強制的にバイパスす
る。
Similarly, as illustrated in FIG. 4, the network protocol loop B5 of the interface controller 21 in the network protocol loop B51.
The controller control processor 2 is provided in the loop B monitoring register (1) 215 for monitoring the bypass state of the loop B bypass register 214 for performing the bypass control for 1.
5, the controller control processor 25 sets an initial setting value every T1 time by a hard or soft timer notifying the T1 time, and the microcontroller 24 causes the microcontroller 24 to loop B by a hard or soft timer notifying the T2 time longer than the T1 time of the microcontroller 24. The register value of the monitoring register (1) 215 is decremented every T2 time, and the watchdog monitoring is performed to see if the register value of the loop B monitoring register (1) 215 is 0. The register value of the loop B monitoring register (1) 215. When the interface controller 21, the hard disk controller 22, the buffer controller 23, and the controller control processor 25 have a failure, the interface controller 21 causes the interface controller 21 to operate normally. It is determined that the network protocol loop B51 cannot be bypassed, and the microcontroller 24 resets the loop B bypass register 214 (in the present embodiment, sets "1") to perform the interface controller 21. Is forcibly bypassed to the network protocol loop B51.

【0028】また、ループB監視レジスタ(2)216
にマイクロコントローラ24のT1時間を知らせるハー
ド又はソフトタイマによりマイクロコントローラ24が
T1時間毎に初期設定値を設定し、コントローラ制御プ
ロセッサ25のT1時間より長いT2時間を知らせるハ
ード又はソフトタイマによりコントローラ制御プロセッ
サ25がループB監視レジスタ(2)216のレジスタ
値をT2時間毎にデクリメントを行いループB監視レジ
スタ(2)216のレジスタ値が0か否かをウォッチド
ッグ監視を行いループB監視レジスタ(2)216のレ
ジスタ値が0になった状態をインタフェースコントロー
ラ21、ハードディスクコントローラ22、バッファコ
ントローラ23およびマイクロコントローラ24のいず
れかに障害が発生し、インタフェースコントローラ21
がコントローラ制御プロセッサ25の通常の制御でネッ
トワークプロトコルループB51にバイパスできない状
態になった場合と判断し、コントローラ制御プロセッサ
25にてループBバイパスレジスタ214の再設定(本
実施の形態の場合、“1”を設定)を行いインタフェー
スコントローラ21をネットワークプロトコルループB
51に強制的にバイパスする。
The loop B monitoring register (2) 216
A hard or soft timer that notifies the T1 time of the microcontroller 24 to the controller 24 sets an initial set value every T1 time, and a hard or soft timer that notifies the T2 time longer than the T1 time of the controller control processor 25 by the controller control processor. 25 decrements the register value of the loop B monitoring register (2) 216 every T2 time, and performs watchdog monitoring to see if the register value of the loop B monitoring register (2) 216 is 0 and loop B monitoring register (2) When the register value of 216 becomes 0, a failure occurs in any of the interface controller 21, the hard disk controller 22, the buffer controller 23, and the microcontroller 24, and the interface controller 21
Is determined to be in a state in which the network control loop B51 cannot be bypassed by the normal control of the controller control processor 25, and the controller control processor 25 resets the loop B bypass register 214 (in the case of the present embodiment, “1 "Set") and set the interface controller 21 to the network protocol loop B.
Forcibly bypass to 51.

【0029】以上、説明したように本実施の形態によれ
ば、ネットワークプロトコルループA50,B51に対
する磁気ディスク40等の被接続機器の接続制御を行う
コントローラ制御装置20にて、ネットワークプロトコ
ルコントローラ21cまたはコントローラ制御プロセッ
サ25のいずれかにて障害が発生し、ネットワークプロ
トコルコントローラ21cが制御不可の状態となって
も、相互監視状態にあるマイクロコントローラ24また
はコントローラ制御プロセッサ25のいずれかにてネッ
トワークプロトコルコントローラ21cを強制的にネッ
トワークプロトコルループA50,B51にバイパスす
ることが可能であり、ネットワークプロトコルループA
50,B51における障害部位の切り離しを確実に行う
ことが可能となり、ネットワークプロトコルループA5
0,B51における接続障害の発生を防止できる。
As described above, according to this embodiment, the controller 20 for controlling the connection of the connected devices such as the magnetic disk 40 to the network protocol loops A50 and B51 controls the network protocol controller 21c or the controller. Even if a failure occurs in any of the control processors 25 and the network protocol controller 21c is in an uncontrollable state, the network protocol controller 21c can be operated by either the microcontroller 24 or the controller control processor 25 in the mutual monitoring state. It is possible to forcibly bypass the network protocol loops A50 and B51.
It becomes possible to reliably isolate the faulty part in 50 and B51, and the network protocol loop A5
It is possible to prevent the occurrence of connection failure at 0 and B51.

【0030】また、コントローラ制御装置20にて多重
化されたネットワークプロトコルループA50,B51
の各々の障害部位の切り離しが独立に行われるので、一
方のネットワークプロトコルループの接続障害によるホ
ストコンピュータ10からのリセットなどによるネット
ワークプロトコルコントローラ21cへの回復処理が発
生しないことからネットワークプロトコルコントローラ
21cが共通に接続されたネットワークプロトコルルー
プA50,B51の相互間における接続障害の波及が抑
止され、接続障害の発生していない他のネットワークプ
ロトコルループの動作継続を保証でき、信頼性が向上す
る。
Further, network protocol loops A50 and B51 multiplexed by the controller 20 are provided.
Since the respective failure parts are independently isolated, the network protocol controller 21c is common because the recovery processing to the network protocol controller 21c due to the reset from the host computer 10 due to the connection failure of one network protocol loop does not occur. The spread of the connection failure between the network protocol loops A50 and B51 connected to is suppressed, the continuation of the operation of the other network protocol loop in which the connection failure has not occurred can be guaranteed, and the reliability is improved.

【0031】本願の特許請求の範囲に記載された発明を
見方を変えて表現すれば以下の通りである。
The invention described in the claims of the present application is expressed as follows in a different way.

【0032】<1> 上位装置とネットワークプロトコ
ルループを介し接続し、ネットワークプロトコルコント
ローラを有する外部記憶装置のコントローラ制御装置に
おいて、マイクロコントローラを有するネットワークプ
ロトコルコントローラとその制御用マイクロプロセッサ
の各ハードウェアおよび各ソフトウェアで各々のウォッ
チドッグタイマを有し、各ウォッチドッグタイマでネッ
トワークプロトコルコントローラのネットワークプロト
コルループへのバイパス状態の相互監視を行うことでネ
ットワークプロトコルコントローラまたはその制御用マ
イクロプロセッサのいずれかが制御不能状態でも強制的
にネットワークにバイパス可能とする手段を有すること
を特徴としたコントローラ制御装置の強制バイパス制御
方法。
<1> In a controller control device of an external storage device which is connected to a host device through a network protocol loop and has a network protocol controller, each hardware and each of the network protocol controller having a microcontroller and its controlling microprocessor Each watchdog timer is controlled by software, and each watchdog timer performs mutual monitoring of the bypass status of the network protocol controller to the network protocol loop, so that either the network protocol controller or its control microprocessor cannot be controlled. However, the forced bypass control method of the controller control device is characterized by having means for forcibly bypassing the network.

【0033】<2> 項目<1>記載のコントローラ制
御装置の強制バイパス制御方法において、ネットワーク
プロトコルコントローラまたはその制御用マイクロプロ
セッサのいずれかが制御不能状態と判断しネットワーク
プロトコルコントローラを強制バイパスする判定条件と
して、ネットワークプロトコルコントローラの内蔵マイ
クロコントローラとネットワークプロトコルコントロー
ラの制御用マイクロプロセッサが共有できるネットワー
クプロトコルコントローラのレジスタの設定値によりネ
ットワークプロトコルコントローラの制御用マイクロプ
ロセッサまたはネットワークプロトコルコントローラの
いずれかが制御不可の状態となりネットワークプロトコ
ルコントローラがネットワークプロトコルループにバイ
パス不可の状態のまま固定となり回復しない場合を検出
することを特徴としたウォッチドッグタイマによる相互
監視方法。
<2> In the forced bypass control method of the controller control unit according to item <1>, a judgment condition for forcibly bypassing the network protocol controller when either the network protocol controller or the controlling microprocessor determines that the network protocol controller is out of control. As a result, depending on the setting value of the register of the network protocol controller that can be shared by the built-in micro controller of the network protocol controller and the microprocessor for controlling the network protocol controller, either the microprocessor for controlling the network protocol controller or the network protocol controller cannot be controlled. The network protocol controller remains in a non-bypassable state in the network protocol loop. A mutual monitoring method using a watchdog timer, which is characterized by detecting the case where it is fixed and does not recover.

【0034】<3> 項目<1>記載のコントローラ制
御装置の強制バイパス制御方法における強制バイパスを
行うネットワークプロトコルコントローラが独立した2
ポートを有する場合において、内蔵のマイクロコントロ
ーラのウォッチドッグタイマにより、ネットワークプロ
トコルループにバイパス不可の状態のまま固定となり回
復しない場合をネットワークプロトコルコントローラを
ネットワークプロトコルループに強制的にバイパスさせ
ることにより、ネットワークプロトコルループの接続障
害を抑止することで、接続しているネットワークプロト
コルループのシステムリセットなども抑止し別ポ−トの
動作を保証することを特徴としたネットワークプロトコ
ルコントローラ。
<3> The network protocol controller for performing forced bypass in the forced bypass control method of the controller control device according to item <1> is independent of 2
When the port has a port, the watchdog timer of the built-in microcontroller forces the network protocol controller to bypass the network protocol loop if the network protocol loop is fixed and remains in a non-bypassable state and does not recover. A network protocol controller characterized by suppressing the system connection of the connected network protocol loop by suppressing the loop connection failure and guaranteeing the operation of another port.

【0035】<4> 項目<1>、<2>および<3>
記載の機能を有するコントローラ制御装置。
<4> Items <1>, <2> and <3>
A controller control device having the described function.

【0036】<5> 項目<4>記載のコントローラ制
御装置を有する外部記憶装置。
<5> An external storage device having a controller control device according to item <4>.

【0037】以上本発明者によってなされた発明を実施
の形態に基づき具体的に説明したが、本発明は前記実施
の形態に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。
Although the invention made by the present inventor has been specifically described based on the embodiments, the present invention is not limited to the above-mentioned embodiments, and various modifications can be made without departing from the scope of the invention. Needless to say.

【0038】[0038]

【発明の効果】ループ状情報伝送路に接続される接続部
位の障害発生時のバイパス処理を確実に行うことで障害
部位が接続され続けることに起因してループ全体が使用
不能に陥ることを防止してループ状情報伝送路の可用性
を向上させることができる、という効果が得られる。
EFFECTS OF THE INVENTION By reliably performing bypass processing when a failure occurs in a connection part connected to a loop-shaped information transmission path, it is possible to prevent the entire loop from becoming unusable due to the failure part being continuously connected. As a result, the availability of the loop-shaped information transmission path can be improved.

【0039】多重化されたループ状情報伝送路に対する
接続部位において特定のループ状情報伝送路に関する障
害発生時のバイパス処理を選択的に確実に行うことで障
害が他のループ状情報伝送路に波及することを防止して
ループ状情報伝送路の信頼性を向上させることができ
る、という効果が得られる。
By selectively and surely performing bypass processing when a failure occurs in a specific loop-shaped information transmission path at a connection site for the multiplexed loop-shaped information transmission path, the failure propagates to other loop-shaped information transmission paths. It is possible to prevent such a situation and improve the reliability of the loop-shaped information transmission path.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明のインタフェース制御方法を実施するイ
ンタフェース制御装置を磁気ディスク制御装置に適用し
た場合の構成例を示すブロック図である。
FIG. 1 is a block diagram showing a configuration example when an interface control device for implementing an interface control method of the present invention is applied to a magnetic disk control device.

【図2】本発明のインタフェース制御方法を実施するイ
ンタフェース制御装置の内部構成の一例をより詳細に例
示したブロック図である。
FIG. 2 is a block diagram illustrating in more detail an example of an internal configuration of an interface control device for implementing the interface control method of the present invention.

【図3】本発明のインタフェース制御方法を実施するイ
ンタフェース制御装置の作用の一例を説明するブロック
図である。
FIG. 3 is a block diagram illustrating an example of the operation of an interface control device that implements the interface control method of the present invention.

【図4】本発明のインタフェース制御方法を実施するイ
ンタフェース制御装置の作用の一例を説明するブロック
図である。
FIG. 4 is a block diagram illustrating an example of the operation of an interface control device that implements the interface control method of the present invention.

【符号の説明】[Explanation of symbols]

10…ホストコンピュータ(上位装置)、20…コント
ローラ制御装置、21…インタフェースコントローラ、
21a…バイパススイッチ、21b…バイパススイッ
チ、21c…ネットワークプロトコルコントローラ(プ
ロトコル制御手段)、211…ループAバイパスレジス
タ、212…ループA監視レジスタ(1)(第1レジス
タ)、213…ループA監視レジスタ(2)(第2レジ
スタ)、214…ループBバイパスレジスタ、215…
ループB監視レジスタ(1)(第1レジスタ)、216
…ループB監視レジスタ(2)(第2レジスタ)、22
…ハードディスクコントローラ、23…バッファコント
ローラ(バッファ)、24…マイクロコントローラ(第
2制御手段)、25…コントローラ制御プロセッサ(第
1制御手段)、30…ドライブ制御装置、31…リード
・ライトコントローラ、32…サーボコントローラ、3
3…ドライブ制御プロセッサ、40…磁気ディスク、5
0…ネットワークプロトコルループA、51…ネットワ
ークプロトコルループB、60…ディスクインタフェー
ス、70…ドライブインタフェース。
10 ... Host computer (upper device), 20 ... Controller control device, 21 ... Interface controller,
21a ... Bypass switch, 21b ... Bypass switch, 21c ... Network protocol controller (protocol control means), 211 ... Loop A bypass register, 212 ... Loop A monitoring register (1) (first register), 213 ... Loop A monitoring register ( 2) (second register), 214 ... Loop B bypass register, 215 ...
Loop B monitoring register (1) (first register), 216
... Loop B monitoring register (2) (second register), 22
Hard disk controller, 23 ... Buffer controller (buffer), 24 ... Micro controller (second control means), 25 ... Controller control processor (first control means), 30 ... Drive control device, 31 ... Read / write controller, 32 ... Servo controller, 3
3 ... Drive control processor, 40 ... Magnetic disk, 5
0 ... Network protocol loop A, 51 ... Network protocol loop B, 60 ... Disk interface, 70 ... Drive interface.

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5B061 BB28 QQ04 5B083 AA08 BB01 CC09 CD09 CD10 EE11    ─────────────────────────────────────────────────── ─── Continued front page    F-term (reference) 5B061 BB28 QQ04                 5B083 AA08 BB01 CC09 CD09 CD10                       EE11

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 ループ状情報伝送路を経由した情報の授
受を制御するプロトコル制御手段と、前記プロトコル制
御手段からの指示により当該プロトコル制御手段に対す
る前記ループ状情報伝送路の接続状態およびバイパス状
態を切り替えるスイッチ手段と、前記プロトコル制御手
段の異常時に前記スイッチ手段をバイパス状態にする第
1制御手段と、ウォッチドッグタイマにて前記第1制御
手段との間で相互監視を行い互いに他の異常が検出され
た場合に、前記スイッチ手段をバイパス状態にする第2
制御手段と、を含むことを特徴とするインタフェース制
御装置。
1. A protocol control means for controlling transmission / reception of information via a loop information transmission line, and a connection state and a bypass state of the loop information transmission line with respect to the protocol control means according to an instruction from the protocol control means. Mutual monitoring is performed between the switch means for switching, the first control means for putting the switch means in a bypass state when the protocol control means is in an abnormal state, and the watchdog timer performs mutual monitoring to detect other abnormalities. A second state of switching the switch means to a bypass state
An interface control device comprising: a control unit.
【請求項2】 請求項1記載のインタフェース制御装置
において、前記ループ状情報伝送路が多重化され、個々
の前記ループ状情報伝送路の各々毎に、前記スイッチ手
段および前記ウォッチドッグタイマによる前記第1およ
び第2制御手段の相互監視に用いられる第1および第2
レジスタが設けられ、 個々の前記ループ状情報伝送路の各々について、前記第
1および第2制御手段は、互いに他の前記異常が検出さ
れた場合に、当該ループ状情報伝送路に対応する前記ス
イッチ手段を選択的にバイパス状態に切り替える制御論
理を備えたことを特徴とするインタフェース制御装置。
2. The interface control device according to claim 1, wherein the loop-shaped information transmission paths are multiplexed, and the switch means and the watchdog timer are used for each of the individual loop-shaped information transmission paths. First and second used for mutual monitoring of the first and second control means
A register is provided, and for each of the individual loop-shaped information transmission paths, the first and second control means, when the other abnormality is detected, the switch corresponding to the loop-shaped information transmission path. An interface control device comprising a control logic for selectively switching the means to a bypass state.
【請求項3】 ループ状情報伝送路を介して上位装置に
接続される記憶装置であって、請求項1または2記載の
インタフェース制御装置を備えたことを特徴とする記憶
装置。
3. A storage device connected to a host device via a loop-shaped information transmission path, comprising the interface control device according to claim 1.
【請求項4】 ループ状情報伝送路を経由した情報の授
受を制御するプロトコル制御手段の異常の有無を監視
し、前記異常時に前記プロトコル制御手段を前記ループ
状情報伝送路から切り離す制御手段を第1および第2制
御手段に多重化し、当該第1および第2制御手段の各々
は、互いに他の異常の有無をウォッチドッグタイマにて
監視し、互いに他の前記異常が検出された場合に、前記
プロトコル制御手段を前記ループ状情報伝送路から切り
離すことを特徴とするインタフェース制御方法。
4. A control means for monitoring the presence / absence of an abnormality of a protocol control means for controlling transmission / reception of information via a loop-shaped information transmission line, and disconnecting the protocol control means from the loop-shaped information transmission line when the abnormality occurs. 1 and 2 control means, each of the 1st and 2nd control means monitors the presence or absence of other abnormalities with a watchdog timer, and when the other abnormalities are detected, An interface control method, wherein protocol control means is separated from the loop-shaped information transmission path.
【請求項5】 請求項4記載のインタフェース制御方法
において、前記ループ状情報伝送路が多重化され、個々
の前記ループ状情報伝送路の各々毎に、前記プロトコル
制御手段を前記ループ状情報伝送路から切り離すスイッ
チ手段と、前記ウォッチドッグタイマによる前記第1お
よび第2制御手段の相互監視に用いられる第1および第
2レジスタが設けられ、 個々の前記ループ状情報伝送路の各々について、前記第
1および第2制御手段は、互いに他の前記異常が検出さ
れた場合に、当該ループ状情報伝送路に対応する前記ス
イッチ手段を選択的に操作して前記プロトコル制御手段
を当該ループ状情報伝送路から切り離すことを特徴とす
るインタフェース制御方法。
5. The interface control method according to claim 4, wherein the loop-shaped information transmission paths are multiplexed, and the protocol control means is provided for each of the loop-shaped information transmission paths. Switch means for disconnecting from the first and second registers used for mutual monitoring of the first and second control means by the watchdog timer, and the first and second registers for each of the individual loop-shaped information transmission paths. The second control means selectively operates the switch means corresponding to the loop-shaped information transmission path to move the protocol control means from the loop-shaped information transmission path when the other abnormalities are detected. An interface control method characterized by disconnecting.
JP2001307440A 2001-10-03 2001-10-03 Interface control device and storage device, and interface control method Pending JP2003114833A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001307440A JP2003114833A (en) 2001-10-03 2001-10-03 Interface control device and storage device, and interface control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001307440A JP2003114833A (en) 2001-10-03 2001-10-03 Interface control device and storage device, and interface control method

Publications (1)

Publication Number Publication Date
JP2003114833A true JP2003114833A (en) 2003-04-18

Family

ID=19126903

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001307440A Pending JP2003114833A (en) 2001-10-03 2001-10-03 Interface control device and storage device, and interface control method

Country Status (1)

Country Link
JP (1) JP2003114833A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1484778A2 (en) 2003-06-03 2004-12-08 Polymatech Co., Ltd. Key sheet
JP2005339216A (en) * 2004-05-27 2005-12-08 Hitachi Ltd Memory control system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1484778A2 (en) 2003-06-03 2004-12-08 Polymatech Co., Ltd. Key sheet
JP2005339216A (en) * 2004-05-27 2005-12-08 Hitachi Ltd Memory control system

Similar Documents

Publication Publication Date Title
EP2052326B1 (en) Fault-isolating sas expander
US20080010530A1 (en) Fault-isolating sas expander
US20100088440A1 (en) Detecting and preventing the split-brain condition in redundant processing units
JP2006195821A (en) Method for controlling information processing system, information processing system, direct memory access controller, and program
JP2006285810A (en) Cluster configuration computer system and system reset method therefor
CN111884924B (en) Redundancy device, redundancy system, and redundancy method
JP3988146B2 (en) Multi-node system, inter-node crossbar switch, node, switch program and node program
JP2003114833A (en) Interface control device and storage device, and interface control method
JP4747909B2 (en) Isolation method of faulty device in Fiber Channel switch
JPS5918740B2 (en) multiple computer system
US7210069B2 (en) Failure recovery in a multiprocessor configuration
JP6089766B2 (en) Information processing system and failure processing method for information processing apparatus
JP2506335B2 (en) Data processing device with common bus structure
JP2007249389A (en) Cluster system and its failure detection method
JP4431262B2 (en) Control device
JP5163245B2 (en) Fiber channel switch monitoring apparatus, method and program
JP2001086146A (en) Control method for fc-al system
JP3231743B2 (en) Control method and method of power control device
JPH1196033A (en) Information processor
JP6710128B2 (en) Communication device and communication device recovery method
JP2007026038A (en) Path monitoring system, path monitoring method and path monitoring program
JP2006146685A (en) Multi-node system and failure restoration method
JP5082418B2 (en) Information processing system with drive devices connected by FC-AL
JPH1131032A (en) Connection switching device
JPH0199396A (en) Electronic exchange system

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20050111

A072 Dismissal of procedure

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20050531