JP2003108621A - マイクロプロセッサのシミュレーションにおける精度可変モード - Google Patents

マイクロプロセッサのシミュレーションにおける精度可変モード

Info

Publication number
JP2003108621A
JP2003108621A JP2002175190A JP2002175190A JP2003108621A JP 2003108621 A JP2003108621 A JP 2003108621A JP 2002175190 A JP2002175190 A JP 2002175190A JP 2002175190 A JP2002175190 A JP 2002175190A JP 2003108621 A JP2003108621 A JP 2003108621A
Authority
JP
Japan
Prior art keywords
simulation
performance
simulation mode
code
functional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002175190A
Other languages
English (en)
Inventor
Sivaram Krishnan
シバラム・クリシュナン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of JP2003108621A publication Critical patent/JP2003108621A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3457—Performance evaluation by simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/885—Monitoring specific for caches

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】 【課題】 ユーザーが機能シミュレーションと性能シミ
ュレーションの両方を実行可能なシステムであって、ユ
ーザーがこの２つのモードを望む通りに切り替え可能な
システムを提供する。 【解決手段】 システムの少なくとも一部をモデル化す
るコードの第１の部分に対して、第１のシミュレーショ
ンモードでシミュレーションを行う工程と、システムの
少なくとも一部をモデル化するコードの第２の部分に対
して、第２のシミュレーションモードでシミュレーショ
ンを行う工程とを備える方法でシステムの性能をシミュ
レートする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は概してコンピュータ
ソフトウェア分野に関し、特にシステムの性能を予測す
るのに用いられるシミュレータに関する。
【０００２】
【従来の技術】シミュレータはシステム（例えばプロセ
ッサ、メモリ、外部モジュール等）の性能を予測するの
に用いられている。一般的には２種類のシミュレータ、
機能シミュレータと性能（サイクル精度）シミュレータ
とが用いられている。機能シミュレータは実行時間に関
する情報を与えずに、単にプログラムの意味的な動作を
エミュレートするものである。一方で、性能シミュレー
タは、サイクル時間や詳細なパイプラインフローといっ
た、より詳細で正確な実行統計データを提供してエミュ
レートを行うものである。
【０００３】しかしながら、性能シミュレータは自身の
緻密な特性のために、幾分動作が遅くなってしまってい
る。性能シミュレータが機能シミュレータより千倍以上
遅いということも珍しいことではない。性能シミュレー
タでは、一つのプログラムに数日から数週間かかること
もしばしばである。結果、性能シミュレータは小さなプ
ログラム以外には用いることができないということにな
る。さらに、性能シミュレータはより大きなシミュレー
ション環境に組み込むことが容易ではないということと
なる。
【０００４】一般的にシミュレータは、大きなプログラ
ムのうちの小さいが重要なコードセグメントの動作を解
析するのに用いられ、プログラムのその他の部分の動作
については、関連がないか又はほとんど関連がない。当
該コードの小部分のみの統計データを収集することがし
ばしば求められる。当該コードの領域を特定し、統計デ
ータの収集をその領域にのみ限定するメカニズムは決し
て簡単なものではないので、統計データの収集が非効率
となり、必要以上の時間がかかってしまうことがよくあ
る。
【０００５】
【発明が解決しようとする課題】本発明は、一実施形態
において、機能シミュレーションモードと性能シミュレ
ーションモードといった複数のシミュレーションモード
をサポートするシミュレータを包含し、ユーザーに２つ
のモードを選択させ（すなわち、コードの異なる部分を
別々に解析する等）、さらに性能シミュレーションの精
度を変更させることができるものである。
【０００６】
【課題を解決するための手段】システムの性能が、本発
明の一実施形態における方法でシミュレートされる。こ
の方法は、少なくともシステムの一部をモデル化したコ
ードの第１の部分用の第１のシミュレーションモードで
シミュレーションを行う工程と、少なくともシステムの
一部をモデル化したコードの第２の部分用の第２のシミ
ュレーションモードでシミュレーションを行う工程とを
備えることを特徴とする。
【０００７】本発明の他の実施形態における、システム
の性能をシミュレートするためのシステムにおいて、こ
のシステムは、少なくともシステムの一部をモデル化し
たコードの第１の部分用の第１のシミュレーションモー
ドでシミュレーションを行うモジュールと、少なくとも
システムの一部をモデル化したコードの第２の部分用の
第２のシミュレーションモードでシミュレーションを行
うモジュールとを備えることを特徴とする。
【０００８】本発明の特徴と効果は、本明細書の以下の
記載と添付の図面を参照することによりさらに理解され
得るだろう。
【０００９】
【発明の実施の形態】説明図においては、同様の参照番
号が同様のもしくは対応する要素を表しており、この説
明図に示すように、本発明によるシステムの一実施形態
を詳細に説明する。以下の記載において、シミュレータ
システムとその手順の一例について述べる。このシステ
ムは種々のコンピューティングプラットホームにおいて
動作可能であり、この記載を考察すれば、他のさまざま
な変更が可能であるのも自明となるだろう。
【００１０】前述のように、本発明による一実施形態で
は、ユーザーが機能シミュレーションと性能シミュレー
ションの両方を実行可能なシステムであって、ユーザー
がこの２つのモードを望む通りに切り替え可能なシステ
ムを提供する。この方法によれば、サイクル精度の様子
を調べることが重要なときにはユーザーがさまざまなコ
ード領域用の性能モードを呼び出しながら、大きなプロ
グラムを機能モードで素早く実行するということが可能
となる。また、このシステムにより選択的な統計データ
の収集も可能となる。ユーザーは統計データの蓄積を細
かく制御でき、得られたデータがコードの他の部分に関
連したデータによって損失を受けることもない。
【００１１】一実施形態においては、基本となるシミュ
レーション環境は機能シミュレーションであり、すべて
のプログラムはこの環境において実行される。シミュレ
ートされる素子を表すコードにおける特定の重要なポイ
ントにおいて、ユーザーは性能シミュレーションを呼び
出すことができる。これらの特定のポイントはユーザー
によって（例えばブレークポイント等を用いることによ
り）示される。性能シミュレーションの精度は、各コー
ド部に応じて変化する。
【００１２】性能シミュレーションモードにおいて、シ
ミュレータが、正確なサイクルのシステム動作情報を提
供する。システムはプロセッサパイプライン、命令、お
よびデータバッファ、ブランチ予測およびペナルティ、
キャッシュおよびメモリアクセスタイム等に関する情報
を収集可能である。性能シミュレーションはさまざまな
ポイントにおいて作動したり停止したりする。これらの
ポイントは、特定の命令アドレス、データアドレス、サ
イクルカウント等を含む。たとえばプロシージャの境界
といった特定のポイントで、性能シミュレーションを作
動させたり停止させることによって、その特定のプロシ
ージャについての統計データのみを収集することができ
る。加えて、それぞれ望ましいポイントで統計データの
初期化、クリアングおよび印刷によって、データ収集を
分類することが可能となる。
【００１３】一実施形態においては、機能シミュレーシ
ョンと性能シミュレーションとは論理的およびプログラ
ム上において分離しているので、これら２つの間の明確
に定義されたインターフェースがある。データ転送コス
トの削減のために、このインターフェースを通過する情
報をできる限り最小に保つことが好ましい。インターフ
ェースの例示的な一実施形態として、以下のCデータ構
造で表されるトレース成分があげられる。
【００１４】すなわち、 である。
【００１５】一実施形態においては、性能シミュレーシ
ョンが起動されたときに、機能シミュレーションエンジ
ンが上記データ構造を初期化する。性能シミュレーショ
ンエンジンはトレース成分データを処理する役割をもっ
ている。
【００１６】あらゆる規定のブレークポイントにおいて
性能シミュレーションのスイッチオン・オフが可能とな
っている。さらに、キャッシュシミュレーションや統計
データ収集といった、領域のより精密な制御が実行可能
である。これらはグラフィカル・ユーザーインターフェ
ース（GUI）もしくはコマンドラインインターフェース
等によって制御可能である。
【００１７】利用可能なコマンドのセットを例示すれば
以下の通りである。
【００１８】 ta#start -start performance simulation ta#stop -stop performance simulation ta#set icache -enable icache simulation ta#set noicache -disable icache simulation ta#set log -print pipeline log ta#set stat -gather statistics ta#clear stat -clear statistics counters ta#print stat -print statistics 図１を参照すると、工程中のステップS１０において、
シミュレータが起動される。ステップS１２において、
デフォルト状態に設定される。ここで、機能シミュレー
ションモードとなるデフォルトモード等といったさまざ
まな設定がなされる。
【００１９】ステップS１４において、ユーザーコマン
ドが受け付けられる。たとえば、検査プログラムやテス
トプログラム、アプリケーション等がこのステップにお
いてロードされる。デザイン上の特定の部分を実行した
りテストしたりするためのコマンドもこのステップで入
力することができる。シミュレーションのタイプ（性能
シミュレーションもしくは機能シミュレーション）が設
定される、すなわちシミュレーションのタイプがデフォ
ルトの設定から変更される。加えて、設定されたモード
（性能もしくは機能）において実行される命令の数がこ
こで設定される。ブレークポイントがトリガされた後に
シミュレーションがステップS１４に戻るようにブレー
クポイント（例えばアドレスや条件等）もここで設定さ
れる。キャッシュを起動したり、停止させるブレークポ
イントもある。
【００２０】ステップS１６において、初期状態が設定
される（すなわちシミュレータが初期化される）。ステ
ップS１８において、機能シミュレーションが開始され
る。当然のことながら、一実施形態においては、機能シ
ミュレーションは性能シミュレーションのサブセットと
考えられる。すなわち、性能シミュレーションは機能シ
ミュレーションを含んでいる。
【００２１】ステップS２０において、シミュレーショ
ンモード（機能シミュレーションか性能シミュレーショ
ンか）の確認が行われる。この確認を機能シミュレーシ
ョンの開始の前または後、もしくはそれと同時に行って
もよい。この確認は設定されたモードで実行される命令
の数を保護するために用いられる。たとえば、もしユー
ザーが機能シミュレーションモードで１００の命令を行
うことを選択したら、そのモードの確認によって、１０
０の命令に合わせた機能シミュレーションのみが行われ
ることが保証される。もしユーザーが性能シミュレーシ
ョンモードで１００の命令を実行することを選択した
ら、ステップS２６において１００の命令に合わせた性
能シミュレーションのみが行われることが保証される。
しかしながら、一実施形態においては、機能シミュレー
ションは性能シミュレーションのサブセットと考えられ
るので、機能シミュレーションも実行される。
【００２２】ステップS２２において機能シミュレーシ
ョンモードが選択されている場合は、機能統計データが
計算され、表示用に収集され、印刷および/またはセー
ブされる。計算され、収集される統計データの例として
は、実行された命令の数、特定の変数の値、特定の機能
が何回呼び出されたか、用いられた経路、命令の動的な
実行順序がある。
【００２３】ステップS２４において、プログラム（シ
ミュレータ上で実行されているアプリケーション）が終
了しているかどうかを判断する検査が行われる。もし終
了していなければ、シミュレータはユーザーのコマンド
が再び受け付けられるステップS１４に戻る。例えば、
今度は、第１キャッシュが使用可能で第２キャッシュが
使用禁止状態で、１５０回の命令を性能シミュレーショ
ンモードで実行することをユーザーが望んでいるという
ことがありえる。
【００２４】ここで図２を参照し、性能シミュレーショ
ンが呼び出されていた場合は（図１のステップS２
６）、シミュレータはステップS５０へ進む。基本性能
シミュレーションにはパイプラインフロー、機能ユニッ
トの使用、命令依存性検査、分岐ペナルティが含まれて
いるが、それに限定されるものではない。ステップS５
２において、プログラムにより、キャッシュ、メモリの
うちどれを精査すべきかが検査される（これは図１のス
テップS１４において選択されているかもしれない）。
適当であればキャッシュ等、および動作、統計データが
ステップS５４において計算される。
【００２５】もしそうでないときは、プログラムはステ
ップS５６へ進む。このステップS５６はステップS５２
の前または後、もしくは同時に行ってもよい。このポイ
ントにおいて、プログラムはどのバスを解析するかを決
定する（バスは図１のステップS１４において選択され
ているかもしれない）。適当であれば、ステップS５８
においてバスの動作と統計データが計算される。ステッ
プS６０において、保存、印刷及び/または表示可能な一
般情報が計算され、収集される。次に、プログラムは図
１のステップS２４に戻る。ステップS５２とS５４およ
びステップS５６とS５８とが例示的目的のため組み合わ
されていることは注目すべきことである。さまざまな機
能性をもたらす適切なステップ同士の組み合わせは適当
な数だけいくつでも可能である。
【００２６】一実施形態においては、性能シミュレーシ
ョンの精度も変更することができる。これは図１のステ
ップS１４において可能である。高い精度という利点よ
りもシミュレーション時間にかかるコストのほうに重き
を置く人もいるはずである。したがって、ユーザーが、
機能シミュレーションだけではなく、性能シミュレーシ
ョンのための複数のコード部のうち１つ以上を選択で
き、同時に、性能シミュレーションの精度も調節できる
ということを示した。性能シミュレーションの精度はそ
れぞれのコード部において個々に調節可能である。
【００２７】異なったモードを（性能シミュレーション
および機能シミュレーション）単一のシミュレーション
プログラムの実行で呼び出せるということは注目すべき
ことである。さらに、コードの所定の部分を、あるプロ
グラムを実行するモードおよび特定のプログラムを実行
する他のモードを用いて解析することもできる。
【００２８】図３は本発明の実施形態において用いられ
るコンピュータシステムの一例において得られるサブシ
ステムを示している。コンピュータは多くのさまざまな
ハードウェアの構成要素から構成され、いろいろな寸法
やスタイルを取り得る(例えば、ラップトップ、パーム
トップ、サーバ、ワークステーション、メインフレーム
等)。したがって、ここで説明される処理を行うのに適
したハードウェアプラットフォームであればどんなもの
でも本発明において用いるのに適している。
【００２９】サブシステムは内部バス２１０と直接イン
ターフェースをとる。サブシステムは入力/出力（I/O）
コントローラ２１２、システムランダムアクセスメモリ
（RAM）２１４、中央演算処理装置（CPU）２１６、シリ
アルポート２２０、固定ディスク２２２、ネットワーク
インターフェースアダプタ２２４を備えている。バスの
使用により、各サブシステム間のデータ転送、最も重要
なことにはCPUとのデータ転送が可能となっている。外
部装置はバス上のサブシステムとインターフェースをと
ることにより、バスを介してCPUやその他のサブシステ
ムと通信することができる。
【００３０】図３は本発明におけるシステムを提供する
のに好適な構成を例示したものである。図３に示したも
の以外のサブシステム、構成要素または素子も本発明を
逸脱しない範囲内において付け加えることができる。図
３に示したすべてのサブシステムを用いなくても好適な
コンピュータシステムを得ることは可能である。CD-ROM
ドライブ、グラフィック・アクセラレータといったその
他のサブシステム等も本発明のシステムの性能に影響す
ることなくこの構成に含まれ得る。
【００３１】本発明における一実施形態は、本発明の一
実施形態におけるシミュレータを実行するためのコンピ
ュータシステム等の装置の使用に関する。プロセッサ２
１６は、システムメモリ２１４内の１つ以上の命令の１
つ以上のシーケンスを実行することができる。そのよう
な命令は固定ディスク２２２等のコンピュータ可読媒体
からメモリ２１４に読み込まれる。メモリ２１４内の命
令のシーケンスを実行することより、プロセッサが上述
のプロセスを行う。メモリ内の命令のシーケンスを実行
するのに、１つ以上のマルチプロセス構成のプロセッサ
を用いてもよい。他の実施形態としては、ハードワイヤ
ード回路をソフトウェア命令の代わりに、もしくはソフ
トウェア命令と組み合わせて用いて、本発明を実行する
ことも可能である。したがって、本発明の実施形態は所
定のハードウェア回路とソフトウェアの組み合わせに限
定されない。
【００３２】ここで用いられる用語「コンピュータ可読
媒体」とは命令をプロセッサ２１４に与え、実行するの
に関わる媒体のことを指す。そのような媒体には多くの
形態があり、たとえば不揮発性媒体、揮発性媒体、伝送
媒体があるがそれに限定されない。不揮発性媒体には、
たとえば固定ディスク２２２等の光学的または磁気的デ
ィスクがある。揮発性媒体には、メモリ２１４等のダイ
ナミックメモリがある。伝送媒体には、バス２１０から
なる配線などの同軸ケーブル、銅配線、光ファイバー等
がある。伝送媒体は、電波（RF）通信方式や赤外線（I
R）データ通信方式の間に集められる、音波もしくは光
波の形をとることもできる。コンピュータ可読媒体は一
般的に、たとえばＦＤ、フレキシブルディスク、ハード
ディスク、磁気テープ、その他の磁気媒体、CD-ROMディ
スク、DVD、その他の光学的媒体、パンチカード、ペー
パーテープ、その他のホールパターンを有する物理的媒
体、RAM、PROM、EPROM、フラッシュEPROM、その他のメ
モリチップまたはカートリッジ、キャリアウェーブ、も
しくはその他の媒体といった、コンピュータが読み取る
ことのできる形態をとる。
【００３３】コンピュータ可読媒体がさまざまな形態を
とることは１つ以上の命令の１つ以上のシーケンスをプ
ロセッサ２１６に伝送し実行することに関連している。
バスはデータをメモリ２１４に伝送し、そのメモリから
プロセッサが命令を検索し、実行する。メモリが受けと
った命令はプロセッサによる実行の後またはその前に任
意に固定ディスク２２２に保存することが可能である。
【００３４】サブシステムはさまざまな構成が可能であ
る。図３は１つの好適な構成を例示している。図３に示
した以外のサブシステム、構成要素または素子を付け加
えることも可能である。図３に示したすべてのサブシス
テムを用いなくても好適なコンピュータシステムを得る
ことは可能である。
【００３５】上記の説明は例示的なものであって本発明
を限定するものではない。本明細書の開示を考察するこ
とにより、本発明にさまざまな変更が可能であるという
ことは当業者にとっては明白だろう。したがって、本発
明の範囲は上記の説明によって規定されるのではなく、
上述の請求項とその範囲とによって規定されるべきもの
である。
【００３６】
【発明の効果】本発明によれば、機能シミュレーション
モードと性能シミュレーションモードといった複数のシ
ミュレーションモードをサポートするシミュレータを包
含し、ユーザーに２つのモードを選択させ（すなわち、
コードの異なる部分を別々に解析する等）、さらに性能
シミュレーションの精度を変更させることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態によるフロー図である。
【図２】本発明の一実施形態によるフロー図である。
【図３】本発明と共に用いられる例示的なコンピュータ
システムのサブシステムを示した図である。
【符号の説明】
S１０ シミュレータ起動 S１２ デフォルト状態設定 S１４ ユーザーコマンド受け付け S１６ 初期状態設定 S１８ 機能シミュレーション実行 S２０ モード確認 S２２ 機能統計データ計算 S２４ プログラム終了確認 S２６ 性能シミュレーション実行 S５０ 基本機能 S５２ キャッシュ/メモリ選択 S５４ キャッシュ動作および統計データ S５６ バス選択 S５８ 動作および統計データ S６０ 一般情報 １０４ モニタ １０８ RPD １１２ キーボード ２１２ 入力/出力コントローラ ２１４ システムメモリ ２１６ 中央演算装置 ２１８ ディスプレイアダプタ ２２０ シリアルポート ２２２ 固定ディスク ２２４ ネットワークインターフェイス ２３０ トランシーバ ２３６ ローカルネットワーク

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 システムの性能をシミュレーションする
    方法であって、前記方法は、 前記システムの少なくとも一部をモデル化するコードの
    第１の部分に対して、第１のシミュレーションモードで
    シミュレーションを行う工程と、 前記システムの少なくとも一部をモデル化するコードの
    第２の部分に対して、第２のシミュレーションモードで
    シミュレーションを行う工程と、 を備えることを特徴とする方法。
  2. 【請求項２】 請求項１に記載の方法において、 前記第１のシミュレーションモードは機能シミュレーシ
    ョンモードであり、前記第２のシミュレーションモード
    は性能シミュレーションモードであることを特徴とする
    方法。
  3. 【請求項３】 請求項１に記載の方法において、 単一のシミュレーションプログラムの実行において、別
    々のモードを呼び出し可能であることを特徴とする方
    法。
  4. 【請求項４】 請求項２に記載の方法において、 前記機能シミュレーションモードは、実行時間に関係な
    くシステムの少なくとも一部の動作を予測することに関
    することを特徴とする方法。
  5. 【請求項５】 請求項２に記載の方法であって、前記方
    法は、 少なくともコードの第２の部分のうちの１つに用いられ
    る性能シミュレーションモードの精度を調整する工程を
    さらに備えることを特徴とする方法。
  6. 【請求項６】 請求項２に記載の方法であって、前記方
    法は、 少なくともコードの第２の部分のうちの少なくとも２つ
    の部分にそれぞれ用いられる性能シミュレーションモー
    ドの精度を調整する工程をさらに備えることを特徴とす
    る方法。
  7. 【請求項７】 請求項２に記載の方法において、 前記機能シミュレーションモードは前記性能シミュレー
    ションモードのサブセットであることを特徴とする方
    法。
  8. 【請求項８】 請求項１に記載の方法において、 特定のシミュレーションプログラムの実行中において
    は、前記コードの第１の部分は前記コードの第２の部分
    と同じ部分であることを特徴とする方法。
  9. 【請求項９】 請求項１に記載の方法において、 単一のシミュレーションプログラムの実行中において
    は、前記コードの第１の部分は前記コードの第２の部分
    と同じ部分であることを特徴とする方法。
  10. 【請求項１０】 システムの性能をシミュレーションす
    るシステムであって、前記システムは、 前記システムの少なくとも一部をモデル化するコードの
    第１の部分に対して、第１のシミュレーションモードで
    シミュレーションを行うモジュールと、 前記システムの少なくとも一部をモデル化するコードの
    第２の部分に対して、第２のシミュレーションモードで
    シミュレーションを行うモジュールと、を備えることを
    特徴とするシステム。
  11. 【請求項１１】 請求項１０に記載のシステムにおい
    て、 前記第１のシミュレーションモードは機能シミュレーシ
    ョンモードであり、前記第２のシミュレーションモード
    は性能シミュレーションモードであることを特徴とする
    システム。
  12. 【請求項１２】 請求項１０に記載のシステムにおい
    て、 単一のシミュレーションプログラムの実行において別々
    のモードを呼び出し可能であることを特徴とするシステ
    ム。
  13. 【請求項１３】 請求項１１に記載のシステムにおい
    て、 前記機能シミュレーションを行うモジュールは、実行時
    間に関係なくシステムの少なくとも一部の動作を予測す
    ることを特徴とするシステム。
  14. 【請求項１４】 請求項１１に記載のシステムであっ
    て、前記システムは、 少なくともコードの第２の部分のうちの１つに用いられ
    る性能シミュレーションモードの精度の調整を容易にす
    るためのモジュールをさらに備えることを特徴とするシ
    ステム。
  15. 【請求項１５】 請求項１１に記載のシステムであっ
    て、前記システムは、 少なくともコードの第２の部分のうちの少なくとも２つ
    の部分にそれぞれ用いられる性能シミュレーションモー
    ドの精度の調整を容易にするためのモジュールをさらに
    備えることを特徴とするシステム。
  16. 【請求項１６】 請求項１１に記載のシステムにおい
    て、 前記機能シミュレーションモードは前記性能シミュレー
    ションモードのサブセットであることを特徴とするシス
    テム。
JP2002175190A 2001-06-21 2002-06-17 マイクロプロセッサのシミュレーションにおける精度可変モード Pending JP2003108621A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/888,189 US7149676B2 (en) 2001-06-21 2001-06-21 Variable accuracy modes in microprocessor simulation
US09/888189 2001-06-21

Publications (1)

Publication Number Publication Date
JP2003108621A true JP2003108621A (ja) 2003-04-11

Family

ID=25392699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002175190A Pending JP2003108621A (ja) 2001-06-21 2002-06-17 マイクロプロセッサのシミュレーションにおける精度可変モード

Country Status (2)

Country Link
US (1) US7149676B2 (ja)
JP (1) JP2003108621A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007328548A (ja) * 2006-06-07 2007-12-20 Canon Inc シミュレータ装置、シミュレーション方法およびコンピュータプログラム
JP2010181961A (ja) * 2009-02-03 2010-08-19 Fujitsu Ltd シミュレーション制御プログラム、シミュレーション装置、およびシミュレーション制御方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7152028B2 (en) * 2001-12-13 2006-12-19 Texas Instruments Incorporated Software development tool with embedded cache analysis
WO2006093221A1 (ja) * 2005-03-04 2006-09-08 Hewlett-Packard Development Company, L.P. 伝送制御装置およびその方法
JP2007013419A (ja) 2005-06-29 2007-01-18 Canon Inc 画像処理装置、画像処理方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19702600A1 (de) * 1997-01-24 1998-07-30 Sgs Thomson Microelectronics Elektrische Analyse integrierter Schaltungen
US6141630A (en) * 1997-08-07 2000-10-31 Verisity Design, Inc. System and method for automated design verification
US6370494B1 (en) * 1998-02-05 2002-04-09 Matsushita Electric Industrial Co., Ltd. Simulator and computer-readable recordable medium having program for execution on computer realizing the simulator recorded thereon
JP3746371B2 (ja) * 1998-04-09 2006-02-15 株式会社日立製作所 性能シミュレーション方法
US6356862B2 (en) * 1998-09-24 2002-03-12 Brian Bailey Hardware and software co-verification employing deferred synchronization
US6230114B1 (en) * 1999-10-29 2001-05-08 Vast Systems Technology Corporation Hardware and software co-simulation including executing an analyzed user program
US6625572B1 (en) * 1999-12-22 2003-09-23 Lsi Logic Corporation Cycle modeling in cycle accurate software simulators of hardware modules for software/software cross-simulation and hardware/software co-simulation
JP2001273340A (ja) * 2000-03-27 2001-10-05 Toshiba Corp マイクロプロセッサの設計検証方法及びマイクロプロセッサの設計検証装置及びパイプラインシミュレータ生成装置
US20030105620A1 (en) * 2001-01-29 2003-06-05 Matt Bowen System, method and article of manufacture for interface constructs in a programming language capable of programming hardware architetures

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007328548A (ja) * 2006-06-07 2007-12-20 Canon Inc シミュレータ装置、シミュレーション方法およびコンピュータプログラム
JP2010181961A (ja) * 2009-02-03 2010-08-19 Fujitsu Ltd シミュレーション制御プログラム、シミュレーション装置、およびシミュレーション制御方法

Also Published As

Publication number Publication date
US7149676B2 (en) 2006-12-12
US20030009746A1 (en) 2003-01-09

Similar Documents

Publication Publication Date Title
CA1222564A (en) Method for simulating system operation of static and dynamic circuit devices
US6188975B1 (en) Programmatic use of software debugging to redirect hardware related operations to a hardware simulator
EP1277116B1 (en) Enhanced programmable core model with integrated graphical debugging functionality
US20050165597A1 (en) Apparatus and method for performing hardware and software co-verification testing
JP4975544B2 (ja) シミュレーション装置及びプログラム
US20060155525A1 (en) System and method for improved software simulation using a plurality of simulator checkpoints
US20140281733A1 (en) Parallel software testing
US7634690B2 (en) Initializing diagnostic functions when specified run-time error criteria are satisfied
US20060253842A1 (en) Modelling of programmable devices
US10579341B2 (en) Generation of workload models from execution traces
US9418181B2 (en) Simulated input/output devices
US6028996A (en) Method and apparatus for virtualizing system operation
US7437282B2 (en) Method and apparatus to provide alternative stimulus to signals internal to a model actively running on a logic simulation hardware emulator
US20130212566A1 (en) Coordinating and controlling debuggers in a simulation environment
US6810373B1 (en) Method and apparatus for modeling using a hardware-software co-verification environment
US20130013283A1 (en) Distributed multi-pass microarchitecture simulation
JP2003108621A (ja) マイクロプロセッサのシミュレーションにおける精度可変モード
US20030237023A1 (en) Associated apparatus and method for supporting development of semiconductor device
US10929584B1 (en) Environmental modification testing for design correctness with formal verification
US8954312B2 (en) Hardware emulation proxy for hardware software co-emulation
AU2017438670B2 (en) Simulation device, simulation method, and simulation program
JP4656929B2 (ja) エミュレーションシステムとシミュレータとの間でのシミュレーション及び可視化データ転送のための最適化インターフェース
US7630876B1 (en) Method and system for filtering unknown values in ASIC design simulation
JP3214459B2 (ja) シミュレーション方法及び装置
WO2023238311A1 (ja) 検証システム及び検証方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050606

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080307

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080422