JP2003101125A - Waveguide type optical element - Google Patents

Waveguide type optical element

Info

Publication number
JP2003101125A
JP2003101125A JP2002198075A JP2002198075A JP2003101125A JP 2003101125 A JP2003101125 A JP 2003101125A JP 2002198075 A JP2002198075 A JP 2002198075A JP 2002198075 A JP2002198075 A JP 2002198075A JP 2003101125 A JP2003101125 A JP 2003101125A
Authority
JP
Japan
Prior art keywords
type
semiconductor layer
semiconductor
layer
waveguide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002198075A
Other languages
Japanese (ja)
Inventor
Michio Murata
道夫 村田
Kenryo Masuda
健良 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2002198075A priority Critical patent/JP2003101125A/en
Publication of JP2003101125A publication Critical patent/JP2003101125A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To enable high-speed response by the reduction of a leakage current and the reduction of the capacity of an element, in a waveguide type optical element equipped with a pn current block layer. SOLUTION: A semiconductor laser region (LD region) 100a equipped with a strip-form waveguide structure and an EA-type light modulator region (EA region) 100b are made, with an isolation region 100c in-between, on a semiconductor substrate 1 consisting of InP or the like. P<-> -type semiconductor layers 23 consisting of InP doped in low concentration with Zn, P<+> -type semiconductor layers 25 consisting of InP doped in high concentration with Zn, and semiconductor layers 27 consisting of InP doped with Si are stacked sequentially and embedded on both sides of this waveguide structure so as to form a current throttling region. Furthermore, in the current throttling region, trench grooves 32 being dug to reach the semiconductor substrate 1 are made.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、光半導体装置に係
わり、特に高速大容量の光ファイバ通信システムで用い
られる導波路型光素子および導波路型光素子モジュール
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an optical semiconductor device, and more particularly to a waveguide type optical element and a waveguide type optical element module used in a high speed and large capacity optical fiber communication system.

【0002】[0002]

【従来の技術】導波路型半導体発光素子、導波路型受光
素子及び導波路型光変調素子などの導波路型光素子で
は、半導体基板上に設けられた活性層と呼ばれる屈折率
の大きいコア半導体層を、屈折率の小さいクラッド半導
体層で挟んだ積層構造が形成される。導波路型光素子
は、n型基板上にn型半導体層と、このn型半導体層上
に設けられた活性層と、この活性層上に設けられたp型
半導体層とを備える。また、導波路型光素子は、活性層
に電流を注入し、あるいは電界を印加する目的で、それ
ぞれpn接合を有する。
2. Description of the Related Art In a waveguide type optical element such as a waveguide type semiconductor light emitting element, a waveguide type light receiving element and a waveguide type optical modulator, a core semiconductor called an active layer provided on a semiconductor substrate and having a large refractive index is used. A laminated structure is formed in which the layers are sandwiched between clad semiconductor layers having a low refractive index. The waveguide type optical device includes an n-type semiconductor layer on an n-type substrate, an active layer provided on the n-type semiconductor layer, and a p-type semiconductor layer provided on the active layer. The waveguide type optical element has a pn junction for the purpose of injecting a current or applying an electric field to the active layer.

【0003】さらに、導波路型光素子では、光の伝播モ
ードを制御するために、光の進行方向にストライプ状の
光導波路構造が形成される。このストライプ状の半導体
光導波路構造の両側には、光の閉じ込めをおこなうため
に、活性層より屈折率の小さい半導体埋め込み層が埋め
込まれる。また、この半導体埋め込み層は、ストライプ
状の半導体光導波路構造に注入される電流を集中する、
あるいは電界を集中的に印加する機能も有する。この機
能を達成するために、半導体埋め込み層では、図13に
示したように、p型半導体層95およびn型半導体層9
7をストライプ状の半導体光導波路構造の周囲に埋め込
むことにより、pn接合の逆耐圧を利用して電流が流れ
ないような構造、或いは図14に示したように半絶縁性
の半導体層99を埋め込む構造で構成される。
Further, in the waveguide type optical element, a stripe-shaped optical waveguide structure is formed in the traveling direction of light in order to control the propagation mode of light. A semiconductor embedding layer having a smaller refractive index than the active layer is buried on both sides of this stripe-shaped semiconductor optical waveguide structure in order to confine light. Further, this semiconductor embedding layer concentrates the current injected into the stripe-shaped semiconductor optical waveguide structure,
Alternatively, it also has a function of intensively applying an electric field. In order to achieve this function, the p-type semiconductor layer 95 and the n-type semiconductor layer 9 are formed in the semiconductor buried layer as shown in FIG.
By embedding 7 around the stripe-shaped semiconductor optical waveguide structure, a structure in which no current flows by utilizing the reverse breakdown voltage of the pn junction, or a semi-insulating semiconductor layer 99 is embedded as shown in FIG. Composed of structure.

【0004】導波路型の半導体発光素子では、pn接合
に対して順方向のバイアスを印加し、活性層に電流を注
入することにより、所定の波長の発光を得る。また、導
波路型の受光素子及び光変調器では、pn接合に対して
逆方向にバイアスし、活性層に大きな電界を印加するこ
とで変調信号光を電気信号に変換し、または電気信号に
基づく光変調や光スイッチ等の機能を得る。このように
導波路型光素子が効率的にその機能を動作させるために
は、有効に活性層に電流を注入し、あるいは活性層に電
界を集中する必要がある。そのために、活性層の周囲に
埋め込まれた埋め込み層と活性層とは電気的に絶縁され
ており、埋め込み層には電流が流れないような電流狭窄
構造を形成する必要がある。
In the waveguide type semiconductor light emitting device, a forward bias is applied to the pn junction and a current is injected into the active layer to obtain light emission of a predetermined wavelength. Further, in the waveguide type light receiving element and the optical modulator, the modulated signal light is converted into an electric signal by applying a large electric field to the active layer by biasing the pn junction in the reverse direction, or based on the electric signal. Obtain functions such as optical modulation and optical switching. As described above, in order for the waveguide type optical element to operate its function efficiently, it is necessary to effectively inject a current into the active layer or concentrate an electric field in the active layer. Therefore, it is necessary to form a current constriction structure in which the buried layer buried around the active layer and the active layer are electrically insulated from each other and a current does not flow in the buried layer.

【0005】埋め込み層に電流を流さないための電流狭
窄方法としては、以下の構造が用いられている。 (1)pn接合の逆耐圧を利用して電流が流れるのを阻
止するためのpn電流ブロック層を埋め込んだ構造(図
13に示した構造)。 (2)高抵抗の半絶縁性半導体層を埋め込んだ構造(図
14に示した構造)。半導体層を高抵抗化するために、
埋め込み層にFe不純物をドープする。
The following structure is used as a current confinement method for preventing a current from flowing through the buried layer. (1) A structure in which a pn current blocking layer for preventing a current from flowing by utilizing the reverse breakdown voltage of the pn junction is embedded (structure shown in FIG. 13). (2) A structure in which a high-resistance semi-insulating semiconductor layer is embedded (structure shown in FIG. 14). In order to increase the resistance of the semiconductor layer,
The buried layer is doped with Fe impurities.

【発明が解決しようとする課題】[Problems to be Solved by the Invention]

【0006】しかし、図13の埋め込み層にpn接合の
逆耐圧を利用した電流ブロック層を備えた導波路型光素
子においては、埋め込み層の接合容量のために、導波路
型光素子の静電容量が相当大きくなる。そのため、素子
の応答速度は、素子の静電容量で制限されるため、高速
応答が困難であるという問題がある。また、図14に示
したように、Fe不純物をドープした高抵抗の半導体層
を用いる場合、埋め込み層と隣接する活性層にFe不純
物が拡散し、このFe不純物が原因で活性層半導体中に
非発光センターを形成するため、素子特性が劣化すると
いう問題がある。また、高抵抗半導体層を形成する製造
工程においては、Fe不純物が成長装置を汚染するた
め、活性層を含む光導波路構造を形成する成長装置とは
別に設ける必要があり、複数の成長装置を保有しなけれ
ばならないという問題がある。また、高抵抗の半導体層
を埋め込む電流狭窄方法では、pn電流ブロック層を用
いる場合に比べて、電気的な絶縁性が悪く、電流のリー
クが発生するという問題がある。
However, in the waveguide type optical element provided with the current blocking layer utilizing the reverse breakdown voltage of the pn junction in the buried layer of FIG. 13, the electrostatic capacitance of the waveguide type optical element is caused due to the junction capacitance of the buried layer. The capacity is considerably large. Therefore, the response speed of the element is limited by the electrostatic capacity of the element, which makes it difficult to achieve high-speed response. Further, as shown in FIG. 14, when a high-resistance semiconductor layer doped with Fe impurities is used, Fe impurities diffuse into the active layer adjacent to the buried layer, and this Fe impurity causes non-existence in the active layer semiconductor. Since the light emitting center is formed, there is a problem that the device characteristics are deteriorated. Further, in the manufacturing process for forming the high resistance semiconductor layer, since Fe impurities contaminate the growth apparatus, it is necessary to provide the growth apparatus separately from the growth apparatus for forming the optical waveguide structure including the active layer. There is a problem of having to do it. Further, the current confinement method in which the high-resistance semiconductor layer is embedded has a problem that electric insulation is poor and current leakage occurs as compared with the case of using the pn current block layer.

【0007】そこで、本発明の目的は、活性層以外の埋
め込み層への電流リークを低減し、かつ素子の寄生容量
が低減できる電流狭窄構造を備え、素子特性を向上でき
る導波路型光素子を提供することとした。
Therefore, an object of the present invention is to provide a waveguide type optical device having a current confinement structure capable of reducing current leakage to buried layers other than the active layer and reducing parasitic capacitance of the device, and improving the device characteristics. I decided to provide it.

【課題を解決するための手段】[Means for Solving the Problems]

【0008】上記の目的を達成するために、本発明のう
ちで請求項1記載の導波路型光素子は、光導波路構造
と、この光導波路構造の周囲に形成され、かつ複数の半
導体層からなる電流狭窄半導体層を備え、これらが半導
体基板上に設けられるようにしたものである。光導波路
構造は、第1の導電型を有する第1の半導体層と、この
第1の半導体層よりも屈折率が大きい第2の半導体層
と、第1の導電型とは異なる第2の導電型を有し、この
第2の半導体層よりも屈折率が小さい第3の半導体層と
が順次積層されて形成される。
In order to achieve the above-mentioned object, a waveguide type optical element according to a first aspect of the present invention comprises an optical waveguide structure and a plurality of semiconductor layers formed around the optical waveguide structure. The current confinement semiconductor layer is formed, and these are provided on the semiconductor substrate. The optical waveguide structure includes a first semiconductor layer having a first conductivity type, a second semiconductor layer having a refractive index higher than that of the first semiconductor layer, and a second conductivity type different from the first conductivity type. A third semiconductor layer having a mold and having a refractive index smaller than that of the second semiconductor layer is sequentially stacked.

【0009】また、この光導波路構造の周囲に形成され
た電流狭窄半導体層は、複数の半導体層からなり、第2
の導電型の不純物を低濃度でドープした第4の半導体層
と、この第4の半導体層上に、第2の導電型の不純物を
第4の半導体層よりも高濃度でドープした第5の半導体
層と、この第5の半導体層上に、第1の導電型の不純物
をドープした第6の半導体層とを備えている。
The current confinement semiconductor layer formed around the optical waveguide structure is composed of a plurality of semiconductor layers,
A fourth semiconductor layer doped with a conductivity type impurity at a low concentration, and a fifth semiconductor layer doped with a second conductivity type impurity at a higher concentration than the fourth semiconductor layer on the fourth semiconductor layer. A semiconductor layer and a sixth semiconductor layer doped with an impurity of the first conductivity type are provided on the fifth semiconductor layer.

【0010】請求項1記載の導波路型光素子が、導波路
型受光素子及び導波路型光変調素子などの素子に逆方向
バイアスを印加して動作させる半導体光デバイスを含む
場合、電流狭窄半導体層領域における空乏層は、不純物
濃度が最も低濃度に設計された第4の半導体層中に拡が
り、この第4の半導体層の不純物濃度を所定の不純物濃
度以下に低濃度にすること、及び所定の厚み以上にする
ことにより、この電流狭窄半導体層領域の空乏層容量が
低減できる。導波路型光素子における静電容量のほとん
どの成分が、この電流狭窄構造領域の空乏層容量による
ものであるから、素子全体の静電容量も効果的に低減す
ることができ、素子の応答速度を向上することができ
る。これにより、10Gb/s以上の高速大容量の光伝
送システムに用いる導波路型光素子が実現できる。
When the waveguide type optical element according to claim 1 includes a semiconductor optical device which operates by applying a reverse bias to elements such as a waveguide type light receiving element and a waveguide type optical modulator, a current confining semiconductor The depletion layer in the layer region spreads into the fourth semiconductor layer designed to have the lowest impurity concentration, and the impurity concentration of the fourth semiconductor layer is set to a low concentration below a predetermined impurity concentration. By setting the thickness to be equal to or larger than the thickness, the depletion layer capacitance in the current confining semiconductor layer region can be reduced. Since most of the capacitance component of the waveguide type optical element is due to the depletion layer capacitance of the current confinement structure region, the capacitance of the entire element can be effectively reduced, and the response speed of the element can be reduced. Can be improved. As a result, it is possible to realize a waveguide type optical element used in an optical transmission system of high speed and large capacity of 10 Gb / s or more.

【0011】また、このような導波路型光素子では、電
流狭窄領域に形成されたpn接合の逆耐圧によって、こ
の電流狭窄領域への電流リークを十分低減でき、効率的
に光導波路構造の活性層に電界を集中することができ
る。さらに、電流狭窄半導体層は、光導波路構造の活性
層である第2の半導体層よりも屈折率の小さな半導体材
料で構成することができるので、信号光の導波横モード
が安定に制御される屈折率導波路が形成され、素子特性
を向上することができる。
Further, in such a waveguide type optical element, the reverse breakdown voltage of the pn junction formed in the current confinement region can sufficiently reduce the current leakage to the current confinement region, and the active optical waveguide structure can be efficiently activated. The electric field can be concentrated on the layer. Further, since the current confinement semiconductor layer can be made of a semiconductor material having a smaller refractive index than the second semiconductor layer which is the active layer of the optical waveguide structure, the guided wave transverse mode of the signal light is stably controlled. A refractive index waveguide is formed, and the device characteristics can be improved.

【0012】一方、請求項1記載の導波路型光素子が、
順方向バイアスを印加して用いられる半導体レーザのよ
うな導波路型の発光素子を含む場合、電流狭窄領域を通
して流れるリーク電流を低減することができ、発光効率
の向上等の素子性能の向上が期待できる。これは、電流
狭窄構造領域において考えられる2経路の電流リークを
両方とも抑制できることによるもので、以下の理由によ
る。
On the other hand, the waveguide type optical element according to claim 1,
When a waveguide type light emitting device such as a semiconductor laser used by applying a forward bias is included, leak current flowing through the current constriction region can be reduced, and improvement of device performance such as improvement of light emission efficiency is expected. it can. This is because it is possible to suppress both current leaks in two paths that are considered in the current confinement structure region, and for the following reason.

【0013】まず、光導波路構造メサの側面において、
この光導波路構造メサに接する第4の半導体層に不純物
が低濃度でドープされているため、この第4の半導体層
の電気抵抗が大きくなる。これにより、この光導波路構
造メサに接した第4の半導体層を通じて流れるリーク電
流を低減できる。
First, on the side surface of the optical waveguide structure mesa,
Since the fourth semiconductor layer in contact with the optical waveguide structure mesa is lightly doped with impurities, the electrical resistance of the fourth semiconductor layer increases. Thereby, the leak current flowing through the fourth semiconductor layer in contact with the optical waveguide structure mesa can be reduced.

【0014】さらに、この光導波路構造メサの周囲の電
流狭窄領域においては、第1の導電型を有する半導体基
板またはその上に積層された第1の半導体層と、この第
1の導電型とは異なる第2の導電型を有する第4及び第
5の半導体層と、第1の導電型を有する第6の半導体層
と、この第6の半導体層の上に成長して形成され、第2
の導電型を有するクラッド層とによって、例えばnpn
p型のサイリスタ構造が構成されている。このサイリス
タ構造によっても、電流狭窄領域への電流リークが抑制
され、光導波路構造への電流注入を集中することができ
る。電流狭窄領域において、このサイリスタ構造のベー
ス層の一部を構成している第5の半導体層の不純物濃度
を大きくすることにより、ベース層へ注入される電流に
対するサイリスタの電流増幅率が低下し、サイリスタ素
子のオン電圧を大きくすることができる。このため、こ
の電流狭窄領域において、このサイリスタ構造を流れる
リーク電流を低減することができる。
Further, in the current confinement region around the optical waveguide structure mesa, the semiconductor substrate having the first conductivity type or the first semiconductor layer laminated thereon and the first conductivity type are The fourth and fifth semiconductor layers having different second conductivity types, the sixth semiconductor layer having the first conductivity type, and the second semiconductor layer grown and formed on the sixth semiconductor layer,
And a cladding layer having a conductivity type of
A p-type thyristor structure is constructed. This thyristor structure also suppresses current leakage into the current confinement region, and current injection into the optical waveguide structure can be concentrated. By increasing the impurity concentration of the fifth semiconductor layer forming a part of the base layer of the thyristor structure in the current confinement region, the current amplification factor of the thyristor with respect to the current injected into the base layer is lowered, The ON voltage of the thyristor element can be increased. Therefore, it is possible to reduce the leak current flowing through the thyristor structure in the current constriction region.

【0015】また、光導波路構造の周囲に、第2の半導
体層よりも屈折率の小さな半導体材料で構成された電流
狭窄半導体層を形成することにより、屈折率導波路が形
成されるので、信号光の導波横モードが安定に制御され
る。
Further, since a current confinement semiconductor layer made of a semiconductor material having a smaller refractive index than the second semiconductor layer is formed around the optical waveguide structure, the refractive index waveguide is formed, so that a signal is formed. The guided wave transverse mode of light is stably controlled.

【0016】また、この電流狭窄半導体層を構成する半
導体材料は、光導波路構造を構成する半導体材料とほぼ
同じであり、かつ電流狭窄半導体層を構成する半導体材
料にドープされる不純物も、光導波路構造を構成する半
導体材料にドープされたp型あるいはn型の導電型の不
純物と同じものが使用される。したがって、電流狭窄半
導体層として、Fe不純物をドープした半絶縁性半導体
で構成した場合に懸念されるような不純物の活性層への
拡散による素子特性の劣化もない。さらに、Fe不純物
のような非発光センターとなる不純物を使用しないの
で、不純物による成長装置の汚染の影響が少なく、活性
層を含む光導波路構造の作製および電流狭窄半導体層の
作製を1台の装置で行うことが可能である。
The semiconductor material forming the current confining semiconductor layer is almost the same as the semiconductor material forming the optical waveguide structure, and the impurities doped in the semiconductor material forming the current confining semiconductor layer are also contained in the optical waveguide. The same impurities as p-type or n-type conductivity type impurities doped in the semiconductor material forming the structure are used. Therefore, there is no deterioration of element characteristics due to diffusion of impurities into the active layer, which is a concern when the current confinement semiconductor layer is made of a semi-insulating semiconductor doped with Fe impurities. Further, since impurities such as Fe impurities which become non-emissive centers are not used, the influence of contamination of the growth device by impurities is small, and the production of the optical waveguide structure including the active layer and the production of the current confinement semiconductor layer are performed by one device. Can be done at.

【0017】請求項2記載の導波路型光素子は、請求項
1記載の導波路型光素子において、半導体基板上に形成
された第1の半導体層の不純物濃度が、半導体基板の不
純物濃度よりも低濃度にドープされており、電流狭窄半
導体層における第4の半導体層と第1の半導体層とが直
接に接し、その界面でpn接合が形成されることを特徴
とする。
A waveguide type optical element according to a second aspect is the waveguide type optical element according to the first aspect, wherein the impurity concentration of the first semiconductor layer formed on the semiconductor substrate is higher than the impurity concentration of the semiconductor substrate. Is also lightly doped, and the fourth semiconductor layer and the first semiconductor layer in the current confinement semiconductor layer are in direct contact with each other, and a pn junction is formed at the interface.

【0018】この導波路型光素子が導波路型受光素子及
び導波路型光変調素子などの逆方向バイアスを印加して
動作させる半導体光デバイスを含む場合、電流狭窄半導
体層領域で逆バイアスされ電流阻止のために機能するp
n接合は、電流狭窄半導体層の第4の半導体層と第1の
半導体層との界面に形成されるpn接合となる。電流狭
窄半導体層中の第4の半導体層は、不純物濃度が低濃度
に設計されているので、電流狭窄半導体層領域における
空乏層は、この電流狭窄半導体層中の第4の半導体層
と、半導体基板よりも低濃度にドープされた第1の半導
体層中の両層に広がることができる。この結果、電流狭
窄半導体層領域の空乏層容量が、より一層低減できる。
より効果的に、この空乏層容量を低減するためには、第
1の半導体層の不純物濃度と第4の半導体層の不純物濃
度をほぼ等しくすることが望ましい。この理由は、この
導波路型光素子に逆バイアスを印可して動作させたと
き、電流狭窄半導体層領域の空乏層が第1の半導体層と
第4の半導体層の2つの層にほぼ同じ厚みで広げること
ができ、空乏層厚みを最大にできるためである。また、
第1の半導体層に十分に空乏層が広がるために、低濃度
にドープされた第1の半導体層の厚みが0.1μm以上
であることが望ましい。また、素子抵抗の増加を防ぐた
めに、低濃度にドープされた第1の半導体層の厚みは、
1.0μm以下であることが望ましい。
When this waveguide type optical element includes a semiconductor optical device such as a waveguide type light receiving element and a waveguide type optical modulation element which is operated by applying a reverse bias, it is reverse biased in the current confining semiconductor layer region. P that works for blocking
The n-junction becomes a pn-junction formed at the interface between the fourth semiconductor layer and the first semiconductor layer of the current confining semiconductor layer. Since the fourth semiconductor layer in the current confinement semiconductor layer is designed to have a low impurity concentration, the depletion layer in the current confinement semiconductor layer region is the same as the fourth semiconductor layer in the current confinement semiconductor layer and the semiconductor. It can extend to both layers in the first semiconductor layer which is lighter doped than the substrate. As a result, the depletion layer capacitance in the current confinement semiconductor layer region can be further reduced.
In order to reduce the depletion layer capacitance more effectively, it is desirable that the impurity concentration of the first semiconductor layer and the impurity concentration of the fourth semiconductor layer be substantially equal. The reason for this is that when a reverse bias is applied to this waveguide type optical element to operate it, the depletion layer in the current confinement semiconductor layer region has almost the same thickness in the two layers of the first semiconductor layer and the fourth semiconductor layer. This is because the thickness of the depletion layer can be maximized. Also,
In order for the depletion layer to spread sufficiently in the first semiconductor layer, it is desirable that the thickness of the first semiconductor layer lightly doped is 0.1 μm or more. Further, in order to prevent an increase in device resistance, the thickness of the first semiconductor layer lightly doped is
It is preferably 1.0 μm or less.

【0019】また、この導波路型光素子が、順方向バイ
アスを印加して用いられる半導体レーザのような導波路
型の発光素子を含む場合でも、電流狭窄半導体層領域に
おけるpn逆接合の位置は変化しないので、電流狭窄領
域を通して流れるリーク電流は同様に低減することがで
きる。
Further, even if this waveguide type optical element includes a waveguide type light emitting element such as a semiconductor laser used by applying a forward bias, the position of the pn reverse junction in the current confining semiconductor layer region is Since it does not change, the leakage current flowing through the current confinement region can likewise be reduced.

【0020】請求項3記載の導波路型光素子は、請求項
1または請求項2記載の導波路型光素子において、電流
狭窄半導体層領域における第4の半導体層の不純物濃度
が2×1017cm−3以下でかつ、その厚みが0.3
μm以上であることを特徴とする。
According to a third aspect of the present invention, in the waveguide optical element according to the first or second aspect, the impurity concentration of the fourth semiconductor layer in the current confining semiconductor layer region is 2 × 10 17. cm −3 or less and the thickness is 0.3
It is characterized by being at least μm.

【0021】請求項4記載の導波路型光素子は、請求項
1乃至請求項3記載の導波路型光素子において、電流狭
窄半導体層領域における第5の半導体層の不純物濃度が
1×1018cm−3以上であることを特徴とする。導
波路型光素子が逆バイアスで用いられる場合、この第5
の半導体層が大きな電位障壁として働きリーク電流低減
に有効である。また、順バイアスで用いられる場合で
も、電流狭窄半導体層からなるサイリスタ構造のオン電
圧を大きくすることができるので、このサイリスタ構造
を流れるリーク電流を低減することができる。
The optical waveguide element according to claim 4 is the optical waveguide element according to any one of claims 1 to 3, wherein the impurity concentration of the fifth semiconductor layer in the current confining semiconductor layer region is 1 × 10 18. It is characterized by being cm −3 or more. If the waveguide type optical element is used in reverse bias, this
This semiconductor layer acts as a large potential barrier and is effective in reducing leak current. Further, even when used in forward bias, the ON voltage of the thyristor structure made of the current confining semiconductor layer can be increased, so that the leak current flowing through this thyristor structure can be reduced.

【0022】請求項5記載の導波路型光素子は、請求項
1乃至請求項4のいずれか一つに記載の導波路型光素子
において、第1乃至第3の半導体層からなる光導波路構
造の周囲に形成された、第4乃至第6の半導体層からな
る電流狭窄半導体層に、半導体基板まで到達するトレン
チ溝を設けたことを特徴とする。
A waveguide type optical element according to a fifth aspect is the waveguide type optical element according to any one of the first to fourth aspects, in which the optical waveguide structure comprises first to third semiconductor layers. A trench groove reaching the semiconductor substrate is provided in the current confinement semiconductor layer formed of the fourth to sixth semiconductor layers formed around the.

【0023】このトレンチ溝を電流狭窄半導体層領域に
設けることにより、不要な電流狭窄半導体層領域を電気
的に分離することができ、実効的にこの電流狭窄半導体
層領域の面積が小さくなることから、電流狭窄半導体層
における静電容量を低減できる。さらに、電流狭窄半導
体層領域の電気抵抗が大きくなるため、電流狭窄半導体
層を流れるリーク電流をさらに低減できるため、素子特
性が向上する。
By providing this trench groove in the current confinement semiconductor layer region, unnecessary current confinement semiconductor layer regions can be electrically isolated, and the area of the current confinement semiconductor layer regions is effectively reduced. The capacitance in the current confining semiconductor layer can be reduced. Further, since the electric resistance of the current confinement semiconductor layer region is increased, the leak current flowing through the current confinement semiconductor layer can be further reduced, so that the device characteristics are improved.

【0024】請求項6記載の導波路型光素子は、請求項
5に記載の導波路型光素子において、光導波路構造端か
らトレンチ溝端までの距離Ltが、1.0μm≦Lt≦
4.0μmの範囲にあることを特徴とする。
A waveguide type optical element according to a sixth aspect is the waveguide type optical element according to the fifth aspect, wherein the distance Lt from the optical waveguide structure end to the trench groove end is 1.0 μm ≦ Lt ≦.
It is characterized by being in the range of 4.0 μm.

【0025】請求項7記載の導波路型光素子は、請求項
1乃至請求項6のいずれか一つに記載の導波路型光素子
において、半導体基板の材料がInPで、かつ電流狭窄
半導体層を構成する半導体材料が半導体基板と同じIn
Pであることを特徴とする。
A waveguide type optical element according to a seventh aspect is the waveguide type optical element according to any one of the first to sixth aspects, wherein the semiconductor substrate is made of InP and the current confining semiconductor layer. In which the semiconductor material forming
It is characterized by being P.

【0026】請求項8記載の導波路型光素子は、請求項
1乃至請求項7のいずれか一つに記載の導波路型光素子
において、半導体基板の導電型がn型であり、第1の導
電型がn型であり、第2の導電型がp型であることを特
徴とする。
The waveguide type optical element according to claim 8 is the waveguide type optical element according to any one of claims 1 to 7, wherein the conductivity type of the semiconductor substrate is n type. The conductivity type is n-type, and the second conductivity type is p-type.

【0027】請求項9記載の導波路型光素子は、請求項
1乃至請求項8のいずれか一つに記載の導波路型光素子
において、光導波路構造に、逆方向バイアスを印加する
電界吸収型(EA型)光変調器を含むことを特徴とす
る。
A waveguide type optical element according to a ninth aspect is the waveguide type optical element according to any one of the first to eighth aspects, in which electric field absorption for applying a reverse bias to the optical waveguide structure. Type (EA type) optical modulator is included.

【0028】請求項10記載の導波路型光素子は、請求
項1乃至請求項8のいずれか一つに記載の導波路型光素
子において、光導波路構造に、少なくとも2つ以上の半
導体光デバイスを含む光集積素子であることを特徴とす
る。
A waveguide type optical element according to a tenth aspect is the waveguide type optical element according to any one of the first to eighth aspects, wherein the optical waveguide structure has at least two or more semiconductor optical devices. It is an optical integrated device including the above.

【0029】請求項1乃至8記載の導波路型光素子で
は、素子に逆方向バイアスを印加して使用する導波路型
受光素子及び導波路型光変調素子と、これらの素子と反
対に順方向バイアスを印加して使用する半導体レーザな
どの導波路型発光素子に対して、それぞれ異なる効果が
作用し、それぞれの素子特性を向上させることが可能で
ある。したがって、請求項1乃至8記載記載の導波路型
光素子として、逆方向バイアスを印加して使用する導波
路型受光素子及び導波路型光変調素子と順方向バイアス
を印加して使用する半導体レーザなどを集積した光集積
回路に用いると、さらにその効果が発揮され、好適であ
る。
In the waveguide type optical element according to any one of claims 1 to 8, a waveguide type light receiving element and a waveguide type optical modulation element, which are used by applying a reverse bias to the element, and a forward direction opposite to these elements. Different effects are exerted on the waveguide type light emitting element such as a semiconductor laser used by applying a bias, and the respective element characteristics can be improved. Therefore, as the waveguide type optical element according to claim 1, a waveguide type light receiving element and a waveguide type optical modulator which are used by applying a reverse bias and a semiconductor laser which is used by applying a forward bias. It is suitable for use in an optical integrated circuit in which the above are integrated because the effect is further exhibited.

【0030】請求項11記載の導波路型光素子は、この
知見に基づいて考案されたものであり、請求項10に記
載の導波路型光素子において、順方向バイアスで動作す
る半導体光デバイスと逆方向バイアスで動作する半導体
光デバイスを集積したことを特徴とする。
The waveguide type optical element according to claim 11 is devised based on this finding, and in the waveguide type optical element according to claim 10, a semiconductor optical device operating with a forward bias is used. It is characterized in that semiconductor optical devices that operate in reverse bias are integrated.

【0031】例えば、請求項10記載の導波路型光素子
として、逆方向バイアスで動作するEA型光変調器と、
順方向にバイアスして動作させて使用する半導体レーザ
を集積した光集積光デバイスがある。このように光導波
路構造に、互いに異なる方向にバイアスされた半導体光
デバイスを含む集積型光素子においては、請求項1乃至
請求項7記載の導波路型光素子の構成にすることによ
り、EA型光変調器領域の静電容量を低減することがで
き、変調器の動作速度が向上するとともに、半導体レー
ザの電流狭窄領域へのリーク電流が低減できるため、半
導体レーザの発光効率も向上する。
For example, as a waveguide type optical element according to a tenth aspect, an EA type optical modulator operating with a reverse bias,
There is an optical integrated optical device in which a semiconductor laser used by being biased in the forward direction to operate is integrated. In the integrated optical device including the semiconductor optical devices biased in mutually different directions in the optical waveguide structure as described above, the EA type optical device is obtained by adopting the configuration of the waveguide optical device according to claim 1. The capacitance of the optical modulator region can be reduced, the operation speed of the modulator can be improved, and the leakage current to the current confinement region of the semiconductor laser can be reduced, so that the emission efficiency of the semiconductor laser can be improved.

【0032】このような2つ以上の半導体光デバイスが
集積され、かつ各半導体光デバイスに対して、相互に異
なる方向にバイアス電圧が印加される導波路型光集積素
子では、光導波路構造の周囲を、1回のプロセスで、同
じ構造の電流狭窄半導体層を一度に埋め込むことがで
き、プロセスが簡略化されるとともに、素子特性も一層
向上させることができる。
In such a waveguide type optical integrated device in which two or more semiconductor optical devices are integrated and bias voltages are applied to the respective semiconductor optical devices in mutually different directions, the optical waveguide structure is surrounded. In a single process, the current confining semiconductor layers having the same structure can be embedded at one time, which simplifies the process and further improves the device characteristics.

【0033】請求項12記載の導波路型光素子モジュー
ルは、請求項1乃至請求項11に記載の導波路型光素子
と光ファイバを光学的に結合し、外部との光信号の入力
または出力を容易にしたことを特徴とする。
According to a twelfth aspect of the waveguide type optical element module, the waveguide type optical element according to any one of the first to eleventh aspects is optically coupled to an optical fiber to input or output an optical signal to the outside. It is characterized by making it easy.

【0034】請求項13記載の光通信システムは、請求
項1乃至請求項11に記載の導波路型光素子または請求
項12に記載の導波路型光素子モジュールを用いたこと
を特徴とする。特に、上記の導波路型光素子または導波
路型光素子モジュールを1Gb/s以上の高速大容量の
光ファイバ通信システムに用いるのが好適である。
An optical communication system according to a thirteenth aspect is characterized by using the waveguide type optical element according to any one of the first to eleventh aspects or the waveguide type optical element module according to the twelfth aspect. In particular, it is preferable to use the above-mentioned waveguide type optical element or the waveguide type optical element module in a high-speed and large-capacity optical fiber communication system of 1 Gb / s or more.

【0035】[0035]

【発明の実施の形態】以下、本発明に係る諸々の実施形
態の構成および作用について、図1乃至図14を参照し
て説明する。なお、図面の説明においては同一の要素に
は同一の符号を付し、重複する説明を省略する。また、
図面の寸法比率は、説明のものと必ずしも一致していな
い。
BEST MODE FOR CARRYING OUT THE INVENTION The structure and operation of various embodiments according to the present invention will be described below with reference to FIGS. In the description of the drawings, the same elements will be denoted by the same reference symbols, without redundant description. Also,
The dimensional ratios in the drawings do not always match those in the description.

【0036】(第1の実施形態)図1は第1の実施形態
に係る導波路型光素子の構造を示す斜視図を、図2は図
1のI−I線に沿ってストライプ状の光導波路構造に平
行に切断したときの断面図を、図3乃至図4は、図1の
II−II線およびIII−III線に沿って切断した
ときの断面図をそれぞれ示す。図1乃至図4に示すよう
に、導波路型光素子として光集積素子100は、EA型
光変調器と、半導体レーザ(LD)とを集積したもので
ある。図2において、InP半導体基板1上に、半導体
レーザのための領域(以下LD領域という)100a
と、EA型光変調器のための領域(以下EA領域とい
う)100bと、この2つの光デバイスを電気的に分離
するためのアイソレーション領域100cを有する。半
導体レーザは、EA型光変調器と光学的に結合される。
図3は、LD領域100aにおいてストライプ状の光導
波路構造に直交する方向で切断したときの切断面であ
り、図4は、EA領域100bにおいてストライプ状の
光導波路構造に直交する方向で切断したときの切断面を
示している。図3および図4において、LD領域100
aおよびEA領域100bには、それぞれ同一軸に沿っ
てストライプ状で、異なる層構造からなる光導波路構造
6および7と、この光導波路構造の周囲に埋め込まれた
電流狭窄領域8を有する。
(First Embodiment) FIG. 1 is a perspective view showing the structure of a waveguide type optical element according to the first embodiment, and FIG. 2 is a stripe-shaped optical waveguide taken along line II of FIG. 3 to 4 are cross-sectional views taken along a line parallel to the waveguide structure, and FIGS. 3 to 4 are cross-sectional views taken along line II-II and III-III in FIG. 1, respectively. As shown in FIGS. 1 to 4, an optical integrated device 100 as a waveguide type optical device is an integration of an EA type optical modulator and a semiconductor laser (LD). In FIG. 2, a region (hereinafter referred to as an LD region) 100a for a semiconductor laser is formed on the InP semiconductor substrate 1.
A region (hereinafter referred to as EA region) 100b for the EA type optical modulator, and an isolation region 100c for electrically separating the two optical devices. The semiconductor laser is optically coupled to the EA type optical modulator.
FIG. 3 is a cross section of the LD region 100a when cut in a direction orthogonal to the stripe-shaped optical waveguide structure, and FIG. 4 is a cut surface when cut in the direction orthogonal to the striped-shaped optical waveguide structure in the EA region 100b. The cut surface of is shown. 3 and 4, the LD region 100
The a and EA regions 100b have optical waveguide structures 6 and 7 each having a different layered structure in stripes along the same axis, and a current constriction region 8 embedded around the optical waveguide structures.

【0037】図2に示したように、光集積素子100で
は、半導体レーザを含むLD領域100aには、外部電
源37によってpn接合に順方向バイアスを印加し、電
流を注入することによりレーザ発振動作を行う。一方、
EA型光変調器を含むEA領域100bには、外部電源
39によりLD領域とは反対に逆方向バイアスを印加
し、高周波電源38からの高周波信号を重畳することに
より、レーザ光の変調動作を行う。EA型光変調器の内
部電界がこの高周波信号にともなって変化することによ
り、光変調器内部のレーザ光に対する光吸収量が変化
し、高周波信号に同期して、レーザ光が変調される。
As shown in FIG. 2, in the optical integrated device 100, in the LD region 100a including the semiconductor laser, a forward bias is applied to the pn junction by the external power supply 37 and a current is injected to cause a laser oscillation operation. I do. on the other hand,
A reverse bias is applied to the EA region 100b including the EA type optical modulator by the external power source 39 in the opposite direction to the LD region, and a high frequency signal from the high frequency power source 38 is superimposed to perform a laser light modulation operation. . When the internal electric field of the EA type optical modulator changes with this high frequency signal, the amount of light absorption for the laser light inside the optical modulator changes, and the laser light is modulated in synchronization with the high frequency signal.

【0038】図3に示したように、LD領域100aに
おいて、ストライプ状に形成された光導波路構造6は、
n型半導体基板1上に、第1の半導体層としてn型半導
体クラッド層3cと、第2の半導体層として不純物を故
意にはドープしないi型半導体活性層4cと、第3の半
導体層としてp型半導体第1クラッド層5cとが順次積
層して、第1の半導体多層膜10cが構成されている。
As shown in FIG. 3, in the LD region 100a, the optical waveguide structure 6 formed in a stripe shape is
On the n-type semiconductor substrate 1, an n-type semiconductor clad layer 3c serving as a first semiconductor layer, an i-type semiconductor active layer 4c not intentionally doped with impurities as a second semiconductor layer, and a p-type semiconductor layer as a third semiconductor layer. The first semiconductor multilayer film 10c is formed by sequentially stacking the type semiconductor first cladding layers 5c.

【0039】また、図4に示したように、EA領域10
0bでは、ストライプ状に形成された光導波路構造7
は、n型半導体基板1上に、第1の半導体層としてn型
半導体クラッド層12cと、第2の半導体層として不純
物を故意にはドープしないi型半導体活性層14cと、
第3の半導体層としてp型半導体第1クラッド層16c
とが順次積層して、第2の半導体多層膜18cが構成さ
れている。
Further, as shown in FIG. 4, the EA area 10
0b, the optical waveguide structure 7 formed in a stripe shape
On the n-type semiconductor substrate 1, an n-type semiconductor clad layer 12c as a first semiconductor layer, an i-type semiconductor active layer 14c not intentionally doped with impurities as a second semiconductor layer,
As the third semiconductor layer, a p-type semiconductor first cladding layer 16c
And 2 are sequentially stacked to form a second semiconductor multilayer film 18c.

【0040】図3および4に示したように、電流狭窄領
域8は、LD領域100aおよびEA領域100bのス
トライプ状に形成されたそれぞれの光導波路構造6およ
び7の周囲にわたって、第4の半導体層としてp型の不
純物が低濃度にドープされたp型半導体層23、第5
の半導体層としてp型の不純物が比較的高濃度にドープ
されたp型半導体層25、及び第6の半導体層として
n型半導体層27が一度に順次積層され埋め込まれ、さ
らにp型半導体層23は、ストライプ状の光導波路構
造6および7の側面に接するように形成され、電流狭窄
半導体層22が形成されている。
As shown in FIGS. 3 and 4, the current confinement region 8 extends over the periphery of the respective optical waveguide structures 6 and 7 formed in stripes of the LD region 100a and the EA region 100b. As a p -type semiconductor layer 23 in which a p - type impurity is lightly doped,
As a semiconductor layer, ap + type semiconductor layer 25 in which p type impurities are doped in a relatively high concentration, and an n type semiconductor layer 27 as a sixth semiconductor layer are sequentially stacked and embedded at one time, and a p type semiconductor is further formed. The layer 23 is formed so as to contact the side surfaces of the stripe-shaped optical waveguide structures 6 and 7, and the current confinement semiconductor layer 22 is formed.

【0041】また、図2、3および4において、LD領
域100aの第1の半導体多層膜10cと、EA領域1
00bの第2の半導体多層膜18cの表面上と、電流狭
窄領域8の電流狭窄半導体層22の上面には、全面にわ
たってp型半導体第2クラッド層29が成長される。p
型半導体第2クラッド層29の表面上には、LDのため
のp型コンタクト層31aとEA型光変調器のためのp
型コンタクト層31bが形成されている。また、これら
のp型コンタクト層31a及び31bにおいて、p型コ
ンタクト層がアイソレーション領域100c上で除去さ
れている。このため、p型コンタクト層31aがp型コ
ンタクト層31bから分離され、この分離によってLD
のための一方の電極をEA型光変調器のための電極から
電気的に分離できる。
Further, in FIGS. 2, 3 and 4, the first semiconductor multilayer film 10c in the LD region 100a and the EA region 1 are formed.
The second p-type semiconductor second cladding layer 29 is grown over the entire surface of the second semiconductor multilayer film 18c of 00b and the upper surface of the current confinement semiconductor layer 22 in the current confinement region 8. p
On the surface of the second semiconductor second cladding layer 29, a p-type contact layer 31a for LD and a p-type contact layer for EA type optical modulator are provided.
The mold contact layer 31b is formed. Further, in these p-type contact layers 31a and 31b, the p-type contact layer is removed on the isolation region 100c. Therefore, the p-type contact layer 31a is separated from the p-type contact layer 31b, and the LD is separated by this separation.
One of the electrodes can be electrically separated from the electrode for the EA type optical modulator.

【0042】また、図3および図4において、電流狭窄
領域8には、n型半導体基板1まで到達するように掘り
込まれたストライプ状のトレンチ溝32が、ストライプ
状に形成された光導波路構造6,7と略平行に設けられ
ている。
In FIG. 3 and FIG. 4, an optical waveguide structure in which stripe-shaped trench grooves 32 are formed in the current confinement region 8 so as to reach the n-type semiconductor substrate 1 are formed. It is provided substantially parallel to 6 and 7.

【0043】さらに、p型コンタクト半導体層31a、
31bおよびアイソレーション領域100cの表面上
と、トレンチ溝32の表面上とを被覆するように絶縁体
膜33が形成されている。ただし、絶縁体膜33は、L
Dのためのアノード電極35aがp型コンタクト層31
aと、EA型光変調器のためのアノード電極35bがp
型コンタクト層31bとに、それぞれ接触する表面上に
開口を有し、アノード電極35a,35bがp型コンタ
クト層31a,31bと、それぞれオーミック接触する
ように構成されている。また、n型半導体基板1の裏面
側には、全面にカソード電極34がn型半導体基板1に
オーミック接触して形成されている。
Further, the p-type contact semiconductor layer 31a,
An insulator film 33 is formed so as to cover the surfaces of 31b and isolation region 100c and the surface of trench groove 32. However, the insulator film 33 is L
The anode electrode 35a for D is the p-type contact layer 31.
a and the anode electrode 35b for the EA type optical modulator are p
An opening is formed on the surface that contacts the type contact layer 31b, and the anode electrodes 35a and 35b are configured to make ohmic contact with the p type contact layers 31a and 31b, respectively. A cathode electrode 34 is formed on the entire back surface of the n-type semiconductor substrate 1 in ohmic contact with the n-type semiconductor substrate 1.

【0044】なお、n型半導体基板1は、Sを濃度約
2.0×1018cm−3でドープされたn型のInP
で構成されている。LD領域100aにおける第1の半
導体多層膜10cを構成する各層は、以下の半導体材料
から成る。すなわちn型半導体クラッド層3cは、第1
の半導体材料としてInPを用いることにより、第1導
電型の不純物としてSiを濃度約1.0×1018cm
−3でドープしたn型のInPで構成されており、層厚
約200nmを有する。i型半導体活性層4cは、第2
の半導体材料としてGaInAsPを用いることによ
り、故意に不純物をドープしない、いわゆるi型のGa
InAsPで構成されており、層厚約300nmを有す
る。p型半導体第1クラッド層5cは、第1の半導体材
料としてInPを用いることにより、第1導電型とは異
なる第2導電型の不純物としてZnを濃度約1.0×1
18cm−3でドープしたp型のInPで構成されて
おり、層厚約400nmを有する。
The n-type semiconductor substrate 1 is an n-type InP doped with S at a concentration of about 2.0 × 10 18 cm −3.
It is composed of. Each layer forming the first semiconductor multilayer film 10c in the LD region 100a is made of the following semiconductor materials. That is, the n-type semiconductor clad layer 3c is the first
By using InP as the semiconductor material, the concentration of Si as the first conductivity type impurity is about 1.0 × 10 18 cm 2.
It is composed of n-type InP doped with −3 and has a layer thickness of about 200 nm. The i-type semiconductor active layer 4c has a second
By using GaInAsP as the semiconductor material of the above, so-called i-type Ga that is not intentionally doped with impurities is used.
It is composed of InAsP and has a layer thickness of about 300 nm. By using InP as the first semiconductor material, the p-type semiconductor first cladding layer 5c has a Zn concentration of about 1.0 × 1 as an impurity of the second conductivity type different from the first conductivity type.
It is composed of p-type InP doped with 0 18 cm −3 and has a layer thickness of about 400 nm.

【0045】一方、EA領域100bにおける第2の半
導体多層膜18cを構成する各層は、以下の半導体材料
から成る。すなわちn型半導体クラッド層12cは、第
1の半導体材料としてInPを用いることにより、第1
導電型の不純物としてSiを濃度約2.0×1018
−3でドープしたn型のInPで構成されており、層
厚約200nmを有する。i型半導体活性層14cは、
第2の半導体材料としてGaInAsPを用いることに
より、故意に不純物をドープしない、いわゆるi型のG
aInAsPで構成されており、層厚約300nmを有
する。p型半導体第1クラッド層16cは、第1の半導
体材料としてInPを用いることにより、第1導電型と
は異なる第2導電型の不純物としてZnを濃度約1.0
×10 cm−3でドープしたp型のInPで構成さ
れており、層厚約400nmを有する。
On the other hand, each layer forming the second semiconductor multilayer film 18c in the EA region 100b is made of the following semiconductor materials. That is, the n-type semiconductor clad layer 12c is formed by using InP as the first semiconductor material.
Concentration of Si as a conductivity type impurity is about 2.0 × 10 18 c
It is composed of n-type InP doped with m −3 and has a layer thickness of about 200 nm. The i-type semiconductor active layer 14c is
By using GaInAsP as the second semiconductor material, so-called i-type G, in which impurities are not intentionally doped, is used.
It is composed of aInAsP and has a layer thickness of about 300 nm. By using InP as the first semiconductor material, the p-type semiconductor first cladding layer 16c has a Zn concentration of about 1.0 as an impurity of the second conductivity type different from the first conductivity type.
× consists of a doped p-type InP at 10 1 8 cm -3, with a thickness of about 400 nm.

【0046】ストライプ状の光導波路構造6,7の両側
に形成された電流狭窄領域8において、p型半導体層
23、p型半導体層25及びn型半導体層27は、I
nP半導体が用いられている。p型半導体層23で
は、第2導電型の不純物としてZnを濃度約5.0×1
16cm−3で比較的低濃度にドープしたp型のI
nPで構成されており、光導波路構造のストライプメサ
部から離れた平坦部における層厚は、約0.5μmを有
する。
In the current confinement regions 8 formed on both sides of the stripe-shaped optical waveguide structures 6 and 7, the p type semiconductor layer 23, the p + type semiconductor layer 25 and the n type semiconductor layer 27 are I.
nP semiconductors are used. In the p type semiconductor layer 23, the concentration of Zn as the second conductivity type impurity is about 5.0 × 1.
P -type I doped at a relatively low concentration of 0 16 cm −3
It is composed of nP and has a layer thickness of about 0.5 μm in a flat portion apart from the stripe mesa portion of the optical waveguide structure.

【0047】EA型光変調器を動作させるために、EA
領域100bに逆方向バイアスを印加したとき、この電
流狭窄領域8における空乏層は、n型半導体基板1とZ
n不純物を低濃度にドープしたp型半導体層23の界
面に生じる。したがって、p 型半導体層23の厚みと
不純物濃度に関しては、EA領域100bに印加した逆
方向バイアスによって空乏化できる程度の厚みと不純物
濃度にすることが重要である。
In order to operate the EA type optical modulator,
When a reverse bias is applied to the region 100b, this
The depletion layer in the flow constriction region 8 is composed of the n-type semiconductor substrate 1 and Z
n doped with a low concentration of pType semiconductor layer 23
Occurs on the surface. Therefore, p And the thickness of the type semiconductor layer 23
Regarding the impurity concentration, the reverse of that applied to the EA region 100b.
Thickness and impurities that can be depleted by directional bias
Concentration is important.

【0048】このp型半導体層23を空乏化するため
に必要な厚みと不純物濃度を求めるために、理論実験を
行った。図12に、EA領域100bに1Vの逆方向バ
イアスを印加したときの電流狭窄領域付近のエネルギー
・バンド・ダイアグラムの計算機シュミレーションの結
果を示す。計算の条件としては、ほぼ本実施例と同一の
構造となるように、それぞれの半導体層の不純物濃度お
よび厚みを選定し、p 型半導体層23の厚みと不純物
濃度をパラメータにして計算した。それぞれの半導体層
の材料、不純物濃度および厚みを例示的に示せば、下記
のようになる。 n型半導体基板1:2.0×1018cm−3、Snド
ープInP p型半導体層23:5.0×1016cm−3、0.
5μm、ZnドープInP p型半導体層25:2.0×1018cm−3、0.
2μm、ZnドープInP n型半導体層27:1.0×1018cm−3、0.3
μm、SiドープInP
This pType semiconductor layer 23 is depleted
Theoretical experiments to determine the thickness and impurity concentration required for
went. In Fig. 12, the reverse voltage of 1V is applied to the EA area 100b.
Energy near current confinement region when bias is applied
Band computer simulation of band diagrams
Show the result. The calculation conditions are almost the same as in this embodiment.
The impurity concentration of each semiconductor layer and the
And thickness, p Type semiconductor layer 23 thickness and impurities
The calculation was performed using the concentration as a parameter. Each semiconductor layer
The material, impurity concentration and thickness of
become that way. n-type semiconductor substrate 1: 2.0 × 1018cm-3, Sn
InP pType semiconductor layer 23: 5.0 × 1016cm-3, 0.
5 μm, Zn-doped InP p+Type semiconductor layer 25: 2.0 × 1018cm-3, 0.
2 μm, Zn-doped InP n-type semiconductor layer 27: 1.0 × 1018cm-3, 0.3
μm, Si-doped InP

【0049】図12においては、空乏層は、p型半導
体層23の中に拡がっており、このp型半導体層23
が空乏化している。したがって、上記構造にすること
で、期待した効果が得られることが分る。
[0049] In FIG. 12, the depletion layer, p - is spread in the mold semiconductor layer 23, the p - type semiconductor layer 23
Are depleted. Therefore, it can be seen that the expected effect can be obtained with the above structure.

【0050】p型半導体層23を空乏化するのために
必要な厚みと不純物濃度の範囲について、さらに詳細な
計算を行った結果、このp型半導体層23の厚みを
0.3μm以上で、かつ不純物濃度として2×1017
cm−3以下にすることが望ましいことが分った。
[0050] p - -type semiconductor layer 23 for a range of thickness and impurity concentration necessary for deplete, more detailed calculation of the result of this p - a type semiconductor layer 23 thickness of 0.3μm or more And the impurity concentration is 2 × 10 17
It has been found that it is desirable to set it to be cm −3 or less.

【0051】これにより、上記で示された構造で電流狭
窄領域8を形成することによって、EA領域100bの
空乏層容量を十分低減することができ、EA型光変調器
の動作速度が向上する。
Thus, by forming the current confinement region 8 with the structure described above, the depletion layer capacitance of the EA region 100b can be sufficiently reduced, and the operating speed of the EA type optical modulator is improved.

【0052】同様に、p型半導体層25では、第2導
電型の不純物としてZnを濃度約2.0×1018cm
−3で比較的高濃度にドープしたp型のInPで構成
されており、光導波路構造のストライプメサ部から離れ
た平坦部における層厚は、約0.5μmを有する。この
型半導体層25がリーク電流阻止のための大きなバ
リアハイト(電位障壁)として働くためには、p型半
導体層25の不純物濃度として、1×1018cm−3
以上にすることが望まれる。さらに、この高濃度にドー
プされたp型半導体層25を備えることにより、LD
領域100aにおける電流狭窄領域への電流リークも抑
制することができる。
Similarly, in the p + type semiconductor layer 25, Zn as the second conductivity type impurity has a concentration of about 2.0 × 10 18 cm 2.
-3 , which is composed of p + -type InP doped to a relatively high concentration, and has a layer thickness of about 0.5 μm in a flat portion away from the stripe mesa portion of the optical waveguide structure. In order for the p + type semiconductor layer 25 to act as a large barrier height (potential barrier) for blocking the leak current, the impurity concentration of the p + type semiconductor layer 25 is 1 × 10 18 cm −3.
It is desirable to do the above. Further, by providing the highly doped p + type semiconductor layer 25, the LD
Current leakage to the current constriction region in the region 100a can also be suppressed.

【0053】また、p型半導体層23とp型半導体
層25との境界は、明確である必要はなく、不純物濃度
が徐々に変化するようにしてもよく、或いは階段状に変
化するように構成してもよい。
The boundary between the p -- type semiconductor layer 23 and the p + -type semiconductor layer 25 does not have to be clear, and the impurity concentration may be gradually changed, or may be changed stepwise. You may comprise.

【0054】n型半導体層27では、第1導電型の不純
物としてSiを濃度約1.0×10 18cm−3でドー
プしたn型のInPで構成されており、光導波路構造の
ストライプメサ部から離れた平坦部における層厚は約
0.8μmを有する。
In the n-type semiconductor layer 27, impurities of the first conductivity type are used.
Concentration of Si as a substance is about 1.0 × 10 18cm-3At Do
Of the optical waveguide structure.
The layer thickness in the flat part away from the stripe mesa is about
Having 0.8 μm.

【0055】p型半導体第2クラッド層29は、第1の
半導体材料としてInPを用いることにより、第2導電
型の不純物としてZnを濃度約1.5×1018cm
−3でドープしたp型のInPで構成されており、層厚
約1500nmを有する。LD領域100aおよびEA
領域100bそれぞれのp型コンタクト半導体層31a
および31bは、第2導電型の不純物としてZnを濃度
約1×1019cm−3でドープしたp型のGaInA
s半導体で構成されており、層厚約500nmを有す
る。
The p-type semiconductor second clad layer 29 is made of InP as the first semiconductor material, and has a Zn concentration of about 1.5 × 10 18 cm 2 as an impurity of the second conductivity type.
It is composed of p-type InP doped with −3 and has a layer thickness of about 1500 nm. LD region 100a and EA
P-type contact semiconductor layer 31a in each region 100b
And 31b are p-type GaInA doped with Zn as a second conductivity type impurity at a concentration of about 1 × 10 19 cm −3.
s semiconductor and has a layer thickness of about 500 nm.

【0056】また、カソード電極34は、AuGe/N
iで構成されており、AuGe領域及びNi領域の各層
厚として約100nm及び約30nmをそれぞれ有す
る。LD領域100aおよびEA領域100bそれぞれ
のアノード電極35aおよび35bは、Ti/Pt/A
uで構成されており、Ti領域、Pt領域及びAu領域
の各層厚として約20nm、約40nm及び約100n
mをそれぞれ有する。絶縁体膜33は窒化膜(SiN
膜)で構成されており、層厚約100〜200nmを有
する。絶縁体膜33としては、SiN膜以外にシリコン
酸化膜(SiO2膜)及びシリコン窒化酸化膜(SiO
N膜)といった絶縁性シリコン化合物膜も使用できる。
The cathode electrode 34 is made of AuGe / N.
The AuGe region and the Ni region each have a layer thickness of about 100 nm and about 30 nm, respectively. The anode electrodes 35a and 35b of the LD region 100a and the EA region 100b are made of Ti / Pt / A, respectively.
The thickness of each layer of the Ti region, the Pt region, and the Au region is about 20 nm, about 40 nm, and about 100 n.
m respectively. The insulator film 33 is a nitride film (SiN
And a layer thickness of about 100-200 nm. As the insulator film 33, besides the SiN film, a silicon oxide film (SiO 2 film) and a silicon oxynitride film (SiO 2
An insulating silicon compound film such as N film can also be used.

【0057】次に、光集積素子100の製造工程につい
て、図9、10及び11を用いて説明する。図9は、L
D領域の第1の多層膜10の形成からEA領域の第2の
多層膜18の形成までの工程を示す斜視図、図10は、
ストライプ状の光導波路構造の形成から電流狭窄のため
の電流狭窄半導体層22の形成および第2のクラッド2
9並びにp型コンタクト層の形成までの工程を示す斜視
図、図11は、トレンチ溝32の形成からp型およびn
型電極の形成までを示す斜視図である。
Next, the manufacturing process of the optical integrated device 100 will be described with reference to FIGS. FIG. 9 shows L
FIG. 10 is a perspective view showing the steps from the formation of the first multilayer film 10 in the D region to the formation of the second multilayer film 18 in the EA region.
From the formation of the stripe-shaped optical waveguide structure to the formation of the current confinement semiconductor layer 22 for the current confinement and the second cladding 2
9 and a perspective view showing the steps up to the formation of the p-type contact layer, and FIG.
It is a perspective view showing the formation of the mold electrode.

【0058】まず、図9(a)に示すように、通常の有
機金属気相成長(MOVPE; Metal Orga
nic Vapor Phase Epitaxy)法
に基づいて、n型半導体基板1の表面上にn型半導体ク
ラッド層3、i型半導体活性層4及びp型半導体第1ク
ラッド層5を、順次積層して形成する。III族原料と
してトリエチルガリウム(TEG; Triethyl
Gallium)及びトリメチルインジウム(TM
I; Trimethyl Indium)、を、V族
原料としてアルシン(AsH; Arsine)及び
ホスフィン(Ph ; Phosphine)を用い
た。また、ドーパント不純物の原料としては、n型半導
体に対してはシラン(SiH)が使用でき、p型半導
体に対してはジエチル亜鉛(DEZ; Diethyl
Zinc)が使用できる。上記のガスを適宜所定の流
量で供給することにより、所望の厚さ、混晶組成および
キャリア濃度が実現される。n型半導体クラッド層3乃
至p型半導体第1クラッド層5の成長温度は適宜設定さ
れて良いが、結晶性を考慮すれば、いずれの層について
も600℃〜750℃が好ましい。
First, as shown in FIG.
Metal Vapor Deposition (MOVPE; Metal Orga)
nic Vapor Phase Epitaxy) method
On the surface of the n-type semiconductor substrate 1.
Rad layer 3, i-type semiconductor active layer 4, and p-type semiconductor first layer
The rud layer 5 is formed by sequentially stacking. Group III raw material
Triethylgallium (TEG; Triethyl)
  Gallium) and trimethylindium (TM)
I; Trimethyl Indium), V group
As a raw material arsine (AsHThreeArsine) and
Phosphine (Ph Three; Phospine)
It was Further, as a raw material for the dopant impurities, an n-type semiconductor is used.
For the body, silane (SiHFour) Can be used, p-type semiconductor
For the body, diethyl zinc (DEZ; Diethyl)
  Zinc) can be used. Flow the above gas at a specified flow
The desired thickness, mixed crystal composition and
Carrier concentration is realized. n-type semiconductor cladding layer 3
The growth temperature of the p-type semiconductor first cladding layer 5 is set appropriately.
However, considering the crystallinity, which layer is
Also, 600 ° C to 750 ° C is preferable.

【0059】次に、通常のフォトリソグラフィ技術に基
づいて、p型半導体第1クラッド層5上のLD領域1a
に第1のマスク層9を形成する。第1のマスク層9はS
iN膜から構成されているが、SiO2膜及びSiON
膜等の絶縁性シリコン化合物膜を使用できる。
Next, the LD region 1a on the p-type semiconductor first cladding layer 5 is formed based on the ordinary photolithography technique.
Then, the first mask layer 9 is formed. The first mask layer 9 is S
Although it is composed of an iN film, it is a SiO2 film and a SiON film.
An insulating silicon compound film such as a film can be used.

【0060】続いて、図9(b)に示したように、この
第1のマスク層9をマスクにして、EA領域1b上のp
型半導体第1クラッド層5、i型半導体活性層4、およ
びn型半導体クラッド層3が反応性イオンエッチング
(RIE:ReactiveIon Etching)
により取り除かれる。これによって、LD領域1a上に
は、n型半導体クラッド層3a、i型半導体活性層4a
及びp型半導体第1クラッド層5aと、これらの半導体
膜からなる第1の半導体多層膜10が形成される。
Subsequently, as shown in FIG. 9B, p is formed on the EA region 1b by using the first mask layer 9 as a mask.
-Type semiconductor first clad layer 5, i-type semiconductor active layer 4, and n-type semiconductor clad layer 3 are reactive ion etching (RIE: Reactive Ion Etching).
Removed by. As a result, the n-type semiconductor clad layer 3a and the i-type semiconductor active layer 4a are formed on the LD region 1a.
And the p-type semiconductor 1st clad layer 5a and the 1st semiconductor multilayer film 10 which consists of these semiconductor films are formed.

【0061】続いて、図9(c)に示すように、エッチ
ングにより取り除かれたEA領域1bに、MOVPE法
によりn型半導体クラッド層12、i型半導体活性層1
4及びp型半導体第1クラッド層16が順次エピタキシ
ャル成長される。これによって、これらの半導体膜から
なる第2の半導体多層膜18が形成される。この時、L
D領域1aには、第1のマスク層9が設けられているの
で、半導体結晶は、絶縁膜マスク9上には成長されな
い。また、活性層4aおよび活性層14は、相互に光学
的に結合可能な配置になるように、上記のエッチング深
さ、n型半導体層12、活性層14およびp型半導体層
16の厚みが設定される。その後、第1のマスク層9が
除去される。
Then, as shown in FIG. 9C, the n-type semiconductor clad layer 12 and the i-type semiconductor active layer 1 are formed on the EA region 1b removed by etching by the MOVPE method.
4 and p-type semiconductor first cladding layer 16 are sequentially epitaxially grown. As a result, the second semiconductor multilayer film 18 made of these semiconductor films is formed. At this time, L
Since the first mask layer 9 is provided in the D region 1a, the semiconductor crystal is not grown on the insulating film mask 9. Further, the above-mentioned etching depth and the thicknesses of the n-type semiconductor layer 12, the active layer 14 and the p-type semiconductor layer 16 are set so that the active layer 4a and the active layer 14 can be optically coupled to each other. To be done. Then, the first mask layer 9 is removed.

【0062】続いて、図10(a)に示すように、LD
領域からEA領域へ向かう軸上に光導波路構造20a、
20bが形成される。この形成のために、通常のフォト
リソグラフィ技術に基づいて、第1および第2の半導体
多層膜10、18の光導波路形成領域上に、上記の軸に
沿ったストライプ状パターンの第2のマスク層21を形
成する。この軸は、半導体ウエハのオリエンテーション
フラット(OF)に関して、垂直または平行に規定され
る。第2のマスク層21はSiN膜から構成されている
が、上記絶縁性シリコン化合物膜を使用できる。また、
本実施例では、第2のマスク層21で形成されたストラ
イプ状パターンで決定される光導波路の幅は2μm程度
である。次に、通常のウエットエッチング法に基づい
て、第2のマスク層21から露出した第1の半導体多層
膜10および第2の半導体多層膜18を、n型半導体基
板1が露出する1.8μm程度の深さまで、臭素を溶解
したメタノールをエッチング液として除去する。このエ
ッチングの結果、光導波路として機能するストライプ状
の光導波路構造メサ20が形成される。
Then, as shown in FIG.
The optical waveguide structure 20a on the axis from the region to the EA region,
20b is formed. For this formation, the second mask layer having a stripe-shaped pattern along the above-mentioned axis is formed on the optical waveguide forming regions of the first and second semiconductor multilayer films 10 and 18 based on a normal photolithography technique. 21 is formed. This axis is defined perpendicular or parallel to the orientation flat (OF) of the semiconductor wafer. The second mask layer 21 is composed of a SiN film, but the insulating silicon compound film can be used. Also,
In this embodiment, the width of the optical waveguide determined by the stripe pattern formed by the second mask layer 21 is about 2 μm. Next, based on a normal wet etching method, the first semiconductor multilayer film 10 and the second semiconductor multilayer film 18 exposed from the second mask layer 21 are exposed to about 1.8 μm where the n-type semiconductor substrate 1 is exposed. The bromine-dissolved methanol is removed as an etching solution to the depth of. As a result of this etching, a stripe-shaped optical waveguide structure mesa 20 that functions as an optical waveguide is formed.

【0063】続いて、図10(b)に示すように、第2
のマスク層21を残した状態で、通常のMOVPE法を
用いてn型半導体基板1上にp型半導体層23、p
型半導体層25及びn型半導体層27がエピタキシャル
成長により順次埋め込まれることにより、電流狭窄のた
めの電流狭窄半導体層22が形成される。このときp
型半導体層23は、ストライプ状の光導波路構造メサ2
0の側面に接するように形成される。また、この電流狭
窄半導体層22を成長する際、第2のマスク層21上に
は、半導体結晶は成長されない。これによって、ストラ
イプ状の光導波路構造メサ20の周囲にのみ電流狭窄半
導体層22が埋め込まれ、平坦化される。この後に、第
2のマスク層21を除去する。
Then, as shown in FIG. 10B, the second
The ordinary MOVPE method is performed with the mask layer 21 of
P on the n-type semiconductor substrate 1Type semiconductor layer 23, p+
-Type semiconductor layer 25 and n-type semiconductor layer 27 are epitaxial
The current confinement is caused by the successive filling by growth.
Current confinement semiconductor layer 22 is formed. At this time p
The type semiconductor layer 23 has a stripe-shaped optical waveguide structure mesa 2.
It is formed so as to contact the side surface of 0. Also, this current narrow
When the confined semiconductor layer 22 is grown, the second semiconductor layer 22 is formed on the second mask layer 21.
No semiconductor crystals are grown. This allows the stra
The current confinement half is formed only around the ip-shaped optical waveguide structure mesa 20.
The conductor layer 22 is embedded and planarized. After this,
The second mask layer 21 is removed.

【0064】続いて、通常のMOVPE法を用いて、p
型半導体第2クラッド層29及びp型コンタクト半導体
層31が、ストライプ状の光導波路構造メサ20、およ
び電流狭窄半導体層22の上面に、全面に渡って順次成
長される。
Then, using the usual MOVPE method, p
The second type semiconductor second cladding layer 29 and the p-type contact semiconductor layer 31 are sequentially grown over the entire surfaces of the stripe-shaped optical waveguide structure mesa 20 and the current confinement semiconductor layer 22.

【0065】次に、LDのためのコンタクト層31aと
EA型光変調器のためのコンタクト層31bとを形成す
るために、通常のフォトリソグラフィ技術に基づいて、
コンタクト層31の上面に第3のマスク層を形成する。
第3のマスク層はSiN膜から構成されているが、上記
の絶縁性シリコン化合物膜を使用できる。アイソレーシ
ョン領域100c上において、ストライプ状の光導波路
構造メサ20の軸と交差する方向に沿って伸びる領域で
第3のマスク層から露出した、コンタクト膜31の一部
を通常のウエットエッチング法に基づいて除去すること
により、図10(c)に示した構造が得られる。これに
よって、LD領域の電極とEA領域の電極を電気的分離
することができる。
Next, in order to form the contact layer 31a for the LD and the contact layer 31b for the EA type optical modulator, based on the ordinary photolithography technique,
A third mask layer is formed on the upper surface of the contact layer 31.
The third mask layer is composed of a SiN film, but the above-mentioned insulating silicon compound film can be used. On the isolation region 100c, a part of the contact film 31 exposed from the third mask layer in a region extending along the direction intersecting the axis of the stripe-shaped optical waveguide structure mesa 20 is formed by a normal wet etching method. And removed to obtain the structure shown in FIG. 10 (c). As a result, the electrode in the LD region and the electrode in the EA region can be electrically separated.

【0066】この後、図11(a)に示したように、電
流狭窄領域8にトレンチ溝を形成する。まず、通常のフ
ォトリソグラフィ技術に基づいて、p型コンタクト半導
体層31a、31bおよびアイソレーション部100c
のトレンチ溝32を形成する領域上に第4のマスク層を
形成する。第4のマスク層はSiN膜から構成されてい
るが、上記の絶縁性シリコン化合物膜を使用できる。
Thereafter, as shown in FIG. 11A, a trench groove is formed in the current confinement region 8. First, the p-type contact semiconductor layers 31a and 31b and the isolation portion 100c are formed based on a normal photolithography technique.
A fourth mask layer is formed on the region where the trench groove 32 is formed. The fourth mask layer is composed of a SiN film, but the above-mentioned insulating silicon compound film can be used.

【0067】次に、通常のウエットエッチング法に基づ
いて、第4のマスク層から露出したp型コンタクト半導
体層31a、31b、p型半導体第2クラッド層29、
及び電流狭窄半導体層22を構成するn型半導体層2
7、p型半導体層25及びp 型半導体層23を、n
型半導体基板1が露出するまで、HBr系のエッチング
液で除去する。そのため、ストライプ状のメサ部の両側
で、電流狭窄領域8にトレンチ溝32が形成される。こ
れにより、トレンチ溝32によって電流狭窄領域8の不
要な部分が除去され、静電容量が低減できる。
Next, based on the usual wet etching method,
The p-type contact semiconductor exposed from the fourth mask layer.
Body layers 31a and 31b, p-type semiconductor second cladding layer 29,
And the n-type semiconductor layer 2 constituting the current confinement semiconductor layer 22
7, p+Type semiconductor layer 25 and p The n-type semiconductor layer 23
Etching of HBr system until the semiconductor substrate 1 is exposed
Remove with liquid. Therefore, both sides of the striped mesa
Thus, the trench groove 32 is formed in the current confinement region 8. This
As a result, the trench groove 32 prevents the current confinement region 8 from being blocked.
The required portion is removed, and the capacitance can be reduced.

【0068】本願発明による光集積素子においては、p
型半導体層23、p型半導体層25及びn型半導体
層27からなる電流狭窄のための電流狭窄半導体層22
を形成することで、光集積素子の動作速度を高速化と電
流リーク阻止が十分達成され得るが、トレンチ溝をもう
けることにより、さらに光集積素子の動作速度を高速化
できる。特にEA型光変調機器においては、変調速度が
さらに向上される。また、電流狭窄領域8を通じて流れ
るリーク電流も低減できるため、集積素子の特性がさら
に向上する。特に、このリーク電流の低減によりLDの
発光効率の向上や高温動作が期待できる。したがって、
トレンチ溝を設けることにより本願発明の光集積素子の
効果がより一層発揮され、光集積素子の構造として好適
である。
In the optical integrated device according to the present invention, p
Current confinement semiconductor layer 22 for current confinement composed of type semiconductor layer 23, p + type semiconductor layer 25 and n type semiconductor layer 27
By forming the above structure, the operating speed of the optical integrated device can be increased and the current leakage can be sufficiently prevented. However, by providing the trench groove, the operating speed of the optical integrated device can be further increased. Especially in the EA type optical modulator, the modulation speed is further improved. Further, since the leak current flowing through the current constriction region 8 can be reduced, the characteristics of the integrated device are further improved. In particular, reduction of this leakage current can be expected to improve the luminous efficiency of the LD and operate at high temperatures. Therefore,
By providing the trench groove, the effect of the optical integrated device of the present invention is further exerted, which is suitable as the structure of the optical integrated device.

【0069】トレンチ溝32を設けることにより、より
効果的に電流狭窄領域8の静電容量を低減し、かつリー
ク電流を低減するためには、ストライプ状の光導波路構
造メサ20からトレンチ溝32までの距離をできるだけ
小さくしたほうがよい。一方、i型半導体活性層4c、
14cに光を閉じ込め、光導波路の横モードを安定化す
るために、ストライプ状の光導波路構造メサ20の側面
を、i型半導体活性層4c、14cを構成する半導体材
料よりも低屈折率の材料で光導波路側面から1μm以上
の幅で埋め込んでもよい。したがって、ストライプ状の
光導波路構造メサ20からトレンチ溝32までの距離L
tは1μm〜4.0μmにすることが望ましい。本実施
例では、Ltは3μmとした。
In order to more effectively reduce the capacitance of the current confinement region 8 and reduce the leak current by providing the trench groove 32, the stripe-shaped optical waveguide structure mesa 20 to the trench groove 32 are used. It is better to keep the distance of as small as possible. On the other hand, the i-type semiconductor active layer 4c,
In order to confine light in 14c and stabilize the transverse mode of the optical waveguide, the side surface of the stripe-shaped optical waveguide structure mesa 20 is made of a material having a refractive index lower than that of the semiconductor material forming the i-type semiconductor active layers 4c and 14c. The width may be 1 μm or more from the side surface of the optical waveguide. Therefore, the distance L from the stripe-shaped optical waveguide structure mesa 20 to the trench groove 32 is L.
It is desirable that t is 1 μm to 4.0 μm. In this example, Lt was 3 μm.

【0070】次に、パッシベーション絶縁体層33を通
常のプラズマ化学気相蒸着(CDV; Chemica
l Vapor Deposition)法に基づい
て、p型コンタクト半導体層31a、31b、アイソレ
ーション領域100cおよびトレンチ溝32の露出され
た各表面上に形成する。パッシベーション絶縁体層33
はSiN膜から構成されているが、上記絶縁性シリコン
化合物膜を使用できる。
Next, the passivation insulator layer 33 is formed by a conventional plasma-enhanced chemical vapor deposition (CDV) method.
It is formed on each exposed surface of the p-type contact semiconductor layers 31a and 31b, the isolation region 100c, and the trench groove 32 based on the 1 Vapor Deposition method. Passivation insulator layer 33
Is composed of a SiN film, but the above insulating silicon compound film can be used.

【0071】さらに、通常のフォトリソグラフィ技術に
基づいて、パッシベーション絶縁体層33の表面上に所
定パターンの第5のマスク層を形成し、この第5のマス
ク層から露出したパッシベーション絶縁体層33の内側
領域を除去する。図中には示していないが、この除去に
よってp型コンタクト半導体層31a,31b上でアノ
ード電極35a,35bとオーミック接触をとるための
コンタクト窓開口部が形成される。次に、通常のネガレ
ジストを塗布し、通常のフォトリソグラフィ技術に基づ
いて、このネガレジストの表面上に所定パターンの第6
のマスク層を形成し、この第6のマスク層から露出した
パッシベーション絶縁体層33およびp型コンタクト半
導体層31の窓開口部の所定領域に、通常の真空蒸着法
に基づいて、p型電極膜を形成する。その後、アノード
電極35a,35bを形成する以外の領域にデポした金
属は、通常のリフトオフ法を用いてレジストを除去する
際に同時に除去され、LD領域100aおよびEA領域
100bに電気的に絶縁されたアノード電極パターン3
5a,35bが形成される。
Further, a fifth mask layer having a predetermined pattern is formed on the surface of the passivation insulator layer 33 based on the ordinary photolithography technique, and the passivation insulator layer 33 exposed from the fifth mask layer is formed. Remove the inner area. Although not shown in the figure, this removal forms contact window openings for making ohmic contact with the anode electrodes 35a, 35b on the p-type contact semiconductor layers 31a, 31b. Next, an ordinary negative resist is applied, and a sixth pattern of a predetermined pattern is formed on the surface of the negative resist based on the ordinary photolithography technique.
And forming a p-type electrode film on a predetermined region of the window opening of the passivation insulator layer 33 and the p-type contact semiconductor layer 31 exposed from the sixth mask layer based on a normal vacuum deposition method. To form. After that, the metal deposited in the regions other than the regions where the anode electrodes 35a and 35b are formed is removed at the same time when the resist is removed by the normal lift-off method, and is electrically insulated from the LD region 100a and the EA region 100b. Anode electrode pattern 3
5a and 35b are formed.

【0072】次に、へき開によりn型半導体基板1の上
に作製した複数の光集積素子を素子分離するために、n
型半導体基板1の裏面を100μm程度まで、通常の研
磨工程により薄くされる。その後、n型半導体基板1の
裏面の全面に通常の真空蒸着法に基づいて、カソード電
極34を形成し、図11(b)に示した光集積素子10
0が完成する。
Next, in order to separate the plurality of optical integrated devices formed on the n-type semiconductor substrate 1 by cleavage, n
The back surface of the mold semiconductor substrate 1 is thinned to about 100 μm by a normal polishing process. After that, the cathode electrode 34 is formed on the entire back surface of the n-type semiconductor substrate 1 based on a normal vacuum deposition method, and the optical integrated device 10 shown in FIG.
0 is completed.

【0073】このような製造工程においては、電流狭窄
のための電流狭窄半導体層22を構成する半導体材料
は、図3及び図4に示されるLD領域およびEA領域の
活性層4c、14cを含むストライプ状光導波路構造
6,7を構成する半導体材料とほぼ同一にすることがで
き、かつ電流狭窄半導体層22を構成する半導体材料に
ドープされる不純物も、上記の光導波路構造6,7を構
成する半導体材料にドープされたp型あるいはn型の導
電型の不純物と同じものが使用される。したがって、電
流狭窄領域をFe不純物をドープした半絶縁性半導体層
で構成した構造で懸念されるような不純物の活性層への
拡散による素子特性の劣化もない。さらに、Fe不純物
のような非発光センターとなる不純物を使用しないの
で、不純物による成長装置の汚染の影響が少なく、活性
層を含む光導波路構造の作製および電流狭窄半導体層の
作製を1台の装置で行うことが可能である。
In such a manufacturing process, the semiconductor material forming the current confinement semiconductor layer 22 for the current confinement is a stripe including the active layers 4c and 14c in the LD region and the EA region shown in FIGS. Impurities that can be made substantially the same as the semiconductor material forming the optical waveguide structures 6 and 7 and that are doped into the semiconductor material forming the current confining semiconductor layer 22 also form the optical waveguide structures 6 and 7. The same impurities as p-type or n-type conductivity type impurities doped in the semiconductor material are used. Therefore, there is no deterioration in device characteristics due to diffusion of impurities into the active layer, which is a concern in the structure in which the current confinement region is formed of a semi-insulating semiconductor layer doped with Fe impurities. Further, since impurities such as Fe impurities which become non-emissive centers are not used, the influence of contamination of the growth device by impurities is small, and the production of the optical waveguide structure including the active layer and the production of the current confinement semiconductor layer are performed by one device. Can be done at.

【0074】次に、光集積素子100の作用について説
明する。この光集積素子100においては、第1の半導
体光デバイスであるEA型光変調器を動作させるため
に、逆方向バイアスが印加されている。この状態におい
て、EA領域100bの電流狭窄領域8においては、p
型半導体層が低濃度にドーピングされたp型半導体層
23と高濃度にドーピングされたp型半導体層25の
2層に分離されているので、空乏層はn型半導体基板1
とp型半導体層23の界面に拡がり、このp型半導
体層23が空乏化する。したがって、電流狭窄領域8の
静電容量CBLは、このp型半導体層23のキャリア
濃度に比例した空乏層容量で決定される。このp型半
導体層23の不純物濃度を2×10 cm−3以下の
低濃度にすることで、EA領域100bの静電容量C
EAの大部分の成分を占める電流狭窄領域8の静電容量
BLを低減することができる。EA型光変調器の動作
速度は、EA領域100bの静電容量CEAによって決
定されているので、電流狭窄領域8の静電容量CBL
低減することによって、EA型光変調器の動作速度を向
上させることができる。実際に、図1に示した第1の実
施形態の光集積素子100を用いて、変調実験を行った
結果、10Gb/sの高速変調時においても、良好な変調特
性が得られた。
Next, the operation of the optical integrated device 100 will be described. In this optical integrated device 100, a reverse bias is applied in order to operate the EA type optical modulator which is the first semiconductor optical device. In this state, in the current confinement region 8 of the EA region 100b, p
Since the type semiconductor layer is separated into two layers, the p type semiconductor layer 23 that is lightly doped and the p + type semiconductor layer 25 that is heavily doped, the depletion layer is the n-type semiconductor substrate 1.
And the p type semiconductor layer 23 spread to the interface, and the p type semiconductor layer 23 is depleted. Therefore, the capacitance C BL of the current confinement region 8 is determined by the depletion layer capacitance proportional to the carrier concentration of the p type semiconductor layer 23. The p - impurity concentration type semiconductor layer 23 by a low concentration of 2 × 10 1 7 cm -3 or less, the capacitance of the EA region 100b C
It is possible to reduce the electrostatic capacitance C BL of the current constriction region 8 that occupies most of the component of EA . Since the operating speed of the EA type optical modulator is determined by the electrostatic capacitance C EA of the EA region 100b, the operating speed of the EA type optical modulator is reduced by reducing the electrostatic capacitance C BL of the current constriction region 8. Can be improved. Actually, as a result of performing a modulation experiment using the optical integrated device 100 of the first embodiment shown in FIG. 1, good modulation characteristics were obtained even at high speed modulation of 10 Gb / s.

【0075】また、EA領域100bの電流狭窄領域8
において、2層に分離されたp型半導体層の中で,高濃
度にドーピングされたp型半導体層25は、リーク電
流阻止のための大きなバリアハイト(電位障壁)として
働くため、電流狭窄領域8への電流リークが抑制され、
EA型光変調器を含むストライプ状の光導波路構造7に
有効に電界を印加することができる。
In addition, the current confinement region 8 in the EA region 100b
In the p-type semiconductor layer separated into two layers, the highly-doped p + -type semiconductor layer 25 functions as a large barrier height (potential barrier) for blocking the leak current, so that the current confinement region 8 is formed. Current leakage to the
An electric field can be effectively applied to the stripe-shaped optical waveguide structure 7 including the EA type optical modulator.

【0076】一方、LD領域100aでは、第2の半導
体光デバイスである半導体レーザを動作させるために、
順方向バイアスが印加されている。このとき、半導体レ
ーザは単一の波長を有するレーザ光を出射させる目的に
のみ利用しているので、直流(DC)動作で使用され、
変調電気信号は重畳されていない。
On the other hand, in the LD region 100a, in order to operate the semiconductor laser which is the second semiconductor optical device,
Forward bias is applied. At this time, since the semiconductor laser is used only for the purpose of emitting laser light having a single wavelength, it is used in direct current (DC) operation,
The modulated electrical signal is not superimposed.

【0077】LD領域100aにおいては、半導体レー
ザを含むストライプ状の光導波路構造6に有効に電流を
集中し、電流狭窄領域8へのリーク電流を低減すること
が重要であるが、本実施例では、次の2つの効果によっ
て電流狭窄領域8へのリーク電流を低減することができ
る。 (1)半導体レーザを含むストライプ状の光導波路構造
6のメサ20aに接したp型半導体層23に不純物を
低濃度にドープすることにより、p型半導体層23の
電気抵抗が大きくなることにより、ストライプ状の光導
波路構造6のメサ20aからp型半導体層23を通じ
て流れるリーク電流が低減できる。 (2)電流狭窄領域8において、n型半導体基板1―p
型半導体層23/p 型半導体層25―n型半導体層
27−p型半導体第2クラッド層29からなるnpnp
型サイリスタ構造が形成されている。このサイリスタ構
造において、p 型半導体層23/p型半導体層25
からなるp型半導体層がサイリスタ素子のベース層とし
て機能している。このベース層に高濃度にドープしたp
型半導体層25を設けることにより、ベース層への注
入電流に対するサイリスタ素子の電流増幅率が低減で
き、サイリスタのオン電圧を大きくすることができる。
したがって、この電流狭窄領域において、n型半導体基
板1―p型半導体層23/p型半導体層25―n型
半導体層27−p型半導体第2クラッド層29を通じて
流れるリーク電流が低減できる。
A semiconductor laser is formed in the LD region 100a.
Effective current to stripe optical waveguide structure 6 including
To concentrate and reduce the leakage current to the current confinement region 8.
Is important, but in the present embodiment, there are the following two effects.
Leakage current to the current confinement region 8 can be reduced.
It (1) Striped optical waveguide structure including a semiconductor laser
6 in contact with 6 mesa 20aImpurities in the semiconductor layer 23
By doping to a low concentration, pOf the type semiconductor layer 23
Due to the increased electrical resistance, stripe-shaped light
Mesa 20a to p of the waveguide structure 6Through the type semiconductor layer 23
Leakage current can be reduced. (2) In the current confinement region 8, the n-type semiconductor substrate 1-p
Type semiconductor layer 23 / p +Type semiconductor layer 25-n type semiconductor layer
Npnp comprising 27-p type semiconductor second cladding layer 29
A die thyristor structure is formed. This thyristor structure
In construction, p Type semiconductor layer 23 / p+Type semiconductor layer 25
The p-type semiconductor layer composed of is used as the base layer of the thyristor element.
Functioning. The base layer is heavily doped with p
+By providing the semiconductor layer 25 of the type,
The current amplification factor of the thyristor element with respect to the input current can be reduced.
Therefore, the ON voltage of the thyristor can be increased.
Therefore, in this current confinement region, the n-type semiconductor substrate is
Board 1-pType semiconductor layer 23 / p+Type semiconductor layer 25-n type
Through the semiconductor layer 27-p-type semiconductor second cladding layer 29
The leak current flowing can be reduced.

【0078】したがって、LD領域100aにおいて
は、電流狭窄領域へのリーク電流を低減することができ
るので、半導体レーザの発光効率の向上、しきい値電流
および動作電流の低減、および高温動作が可能となる。
Therefore, in the LD region 100a, the leakage current to the current confinement region can be reduced, so that the emission efficiency of the semiconductor laser can be improved, the threshold current and the operating current can be reduced, and the high temperature operation can be performed. Become.

【0079】上記のように、EA型光変調器と、半導体
レーザとが集積された光集積素子100では、図13に
示したような従来の光集積素子に比較して、EA領域1
00bおよびLD領域100aともに、電流狭窄領域8
に流れるリーク電流を低減できる。また、EA領域10
0bでは、静電容量が低減されることにより、10Gb
/sの高速変調時においても、良好な変調特性が得ら
れ、素子特性を向上させることができる。
As described above, in the optical integrated device 100 in which the EA type optical modulator and the semiconductor laser are integrated, as compared with the conventional optical integrated device as shown in FIG.
00b and LD region 100a are both current confinement regions 8
It is possible to reduce the leak current flowing in the. In addition, the EA area 10
At 0b, the capacitance is reduced to 10 Gb.
Even during high-speed modulation of / s, good modulation characteristics can be obtained and element characteristics can be improved.

【0080】(第2の実施形態)次に、本発明に係る導
波路型光素子の第2の実施形態について説明する。第2
の実施形態に係る導波路型光素子として、光集積素子1
50は分布帰還型半導体レーザ(DFB−LD)とEA
型光変調器とを集積した光集積素子である。図5は、光
集積素子150において、光導波路構造のストライプ方
向で切断した断面図を示す。光集積素子150は、分布
帰還型半導体レーザを含む領域(以下DFB−LD領域
という)150a、EA型光変調器を含む領域(以下E
A領域という)150b、およびこの2つの光デバイス
を電気的に絶縁するためのアイソレーション領域150
cを備える。図5に示す半導体層及び構造は、第1の実
施の形態で示された製造工程とほぼ同様にして形成され
る。
(Second Embodiment) Next, a second embodiment of the waveguide type optical element according to the present invention will be described. Second
As the waveguide type optical element according to the embodiment of the
50 is a distributed feedback semiconductor laser (DFB-LD) and EA
Integrated optical modulator. FIG. 5 is a sectional view of the optical integrated device 150 taken along the stripe direction of the optical waveguide structure. The integrated optical device 150 includes a region (hereinafter referred to as a DFB-LD region) 150a including a distributed feedback semiconductor laser and a region (hereinafter referred to as “E”) including an EA type optical modulator.
150b), and an isolation region 150 for electrically insulating the two optical devices.
with c. The semiconductor layer and the structure shown in FIG. 5 are formed in substantially the same manner as the manufacturing process shown in the first embodiment.

【0081】DFB−LD領域150aは、Siドープ
InP層41、n型GaInAsP−SCH層43、G
aInAsP/GaInAsP多重量子井戸構造層4
5、p型GaInAsP−SCH層47、p型InP第
1クラッド層49、p型InP第2クラッド層29およ
びp型GaInAsコンタクト層31aを備える。これ
らの層は、InP半導体基板1上に順に配置されてい
る。また、DFB−LD領域150aは、アノードに電
位を与えるように設けられた電極35a、およびカソー
ドに電位を与えるように設けられた電極34を備える。
P型GaInAsP−SCH膜47上には、回折格子6
1が形成されている。なお、回折格子はSiドープIn
P層41上に形成するようにしてもよい。
The DFB-LD region 150a includes the Si-doped InP layer 41, the n-type GaInAsP-SCH layer 43, and G.
aInAsP / GaInAsP multiple quantum well structure layer 4
5, p-type GaInAsP-SCH layer 47, p-type InP first cladding layer 49, p-type InP second cladding layer 29, and p-type GaInAs contact layer 31a. These layers are sequentially arranged on the InP semiconductor substrate 1. Further, the DFB-LD region 150a includes an electrode 35a provided so as to give a potential to the anode, and an electrode 34 provided so as to give a potential to the cathode.
The diffraction grating 6 is formed on the P-type GaInAsP-SCH film 47.
1 is formed. The diffraction grating is Si-doped In
It may be formed on the P layer 41.

【0082】EA領域150bは、SiドープInP層
51、n型GaInAsP−SCH層53、GaInA
sP/GaInAsP多重量子井戸構造層55、p型G
aInAsP−SCH層57、p型InP第1クラッド
層59、p型InP第2クラッド層29およびp型Ga
InAsコンタクト層31bを備える。
The EA region 150b includes the Si-doped InP layer 51, the n-type GaInAsP-SCH layer 53, and GaInA.
sP / GaInAsP multiple quantum well structure layer 55, p-type G
aInAsP-SCH layer 57, p-type InP first cladding layer 59, p-type InP second cladding layer 29, and p-type Ga
The InAs contact layer 31b is provided.

【0083】DFB−LD領域150aおよびEA領域
150bにわたって、それぞれのストライプ状の光導波
路構造の両側には、p型InP半導体層23、p
InP半導体層25及びn型InP半導体層27がエピ
タキシャル成長により埋め込まれ、電流狭窄領域を形成
している。
A p -- type InP semiconductor layer 23, ap + -type InP semiconductor layer 25, and an n-type InP semiconductor layer 27 are formed on both sides of each stripe-shaped optical waveguide structure over the DFB-LD region 150a and the EA region 150b. It is buried by epitaxial growth to form a current confinement region.

【0084】また、EA領域150bは、アノードに電
位を与えるように設けられた電極35b、およびカソー
ドに電位を与えるように設けられた電極34を備える。
Further, the EA region 150b includes an electrode 35b provided so as to give a potential to the anode, and an electrode 34 provided so as to give a potential to the cathode.

【0085】一方、DFB−LD領域150aは、アノ
ードに電位を与えるように設けられた電極35a、およ
びカソードに電位を与えるように設けられた電極34を
備える。
On the other hand, the DFB-LD region 150a includes an electrode 35a provided so as to give a potential to the anode, and an electrode 34 provided so as to give a potential to the cathode.

【0086】EA型光変調器とDFB−LDとが集積さ
れた第2の実施形態においても、第1の実施形態と同様
に、図13に示したような従来の光集積素子に比較し
て、EA領域150bおよびDFB−LD領域150a
ともに、電流狭窄領域に流れるリーク電流を低減でき
る。また、EA領域150bでは、静電容量が低減され
ることにより、10Gb/sの高速変調時においても、
良好な変調特性が得られ、素子特性を向上させることが
できる。
Also in the second embodiment in which the EA type optical modulator and the DFB-LD are integrated, as in the first embodiment, compared with the conventional optical integrated device as shown in FIG. , EA region 150b and DFB-LD region 150a
In both cases, the leak current flowing in the current constriction region can be reduced. Further, in the EA region 150b, since the electrostatic capacity is reduced, even at the time of high speed modulation of 10 Gb / s,
Good modulation characteristics can be obtained, and device characteristics can be improved.

【0087】(第3の実施形態)次に、本発明に係る導
波路型光素子の第3の実施形態について説明する。図6
に示すように、導波路型光素子として光集積素子200
は、上記第1の実施形態の光集積素子100とほぼ同様
にして構成されている。ただし、光集積素子200は、
波路型受光素子と半導体レーザとが集積された光集積デ
バイスである。
(Third Embodiment) Next, a third embodiment of the waveguide type optical element according to the present invention will be described. Figure 6
As shown in FIG.
Are configured almost in the same manner as the optical integrated device 100 of the first embodiment. However, the optical integrated device 200 is
It is an optical integrated device in which a waveguide type light receiving element and a semiconductor laser are integrated.

【0088】光集積素子200の構成は、第1の実施形
態の光集積素子と構成と略同一であるが、外部回路との
接続方法が異なる。
The structure of the optical integrated device 200 is almost the same as that of the optical integrated device of the first embodiment, but the connection method with an external circuit is different.

【0089】上記の第1の実施形態の光集積素子と同様
に、半導体レーザを含むLD領域200aにはpn接合
に順方向バイアスを印加し、電流を注入することにより
レーザ発振動作を行い、受光素子領域(以下PD領域)
200bには、これとは反対に逆方向バイアスを印加す
ることにより、レーザ光の受光および検出動作を行う。
しかし、図6に示すように、PD領域には、光−電気変
換にともなう電気信号を外部に取り出すために、外部負
荷回路63が接続されている。
Similar to the optical integrated device of the first embodiment described above, a forward bias is applied to the pn junction in the LD region 200a including the semiconductor laser and a current is injected to perform a laser oscillation operation and receive light. Element area (hereinafter PD area)
On the contrary, a reverse bias is applied to 200b to perform the operation of receiving and detecting laser light.
However, as shown in FIG. 6, an external load circuit 63 is connected to the PD region in order to take out an electric signal accompanying the photoelectric conversion to the outside.

【0090】また、PD領域200bのストライプ状の
光導波路構造において、SiドープInP層74、i型
GaInAsP活性層75、p型InP第1クラッド層
76から構成される第2の半導体多層膜は、LD領域2
00aのストライプ状の光導波路構造においてSiドー
プInP層64、i型GaInAsP活性層65、p型
InP第1クラッド層66から構成される第1の半導体
多層膜と同一に形成されてもよい。このとき、この半導
体多層膜は、1回の多層エピタキシャル成長で形成され
る。
In the stripe-shaped optical waveguide structure of the PD region 200b, the second semiconductor multilayer film composed of the Si-doped InP layer 74, the i-type GaInAsP active layer 75, and the p-type InP first cladding layer 76 is LD region 2
The striped optical waveguide structure of 00a may be formed in the same manner as the first semiconductor multilayer film including the Si-doped InP layer 64, the i-type GaInAsP active layer 65, and the p-type InP first cladding layer 66. At this time, this semiconductor multilayer film is formed by one-time multilayer epitaxial growth.

【0091】LD領域200aおよびPD領域200b
にわたって、それぞれのストライプ状の光導波路構造の
両側には、p型InP半導体層23、p型InP半
導体層25及びn型InP半導体層27がエピタキシャ
ル成長により埋め込まれ、電流狭窄領域を形成してい
る。
LD region 200a and PD region 200b
The p -type InP semiconductor layer 23, the p + -type InP semiconductor layer 25, and the n-type InP semiconductor layer 27 are buried by epitaxial growth on both sides of each stripe-shaped optical waveguide structure to form a current constriction region. There is.

【0092】導波路型受光素子と半導体レーザとが集積
された第3の実施形態においても、第1の実施形態と同
様に、図13に示したような従来の光集積素子に比較し
て、PD領域200bおよびLD領域200aともに、
電流狭窄領域に流れるリーク電流を低減できる。また、
PD領域200bでは、静電容量が低減されることによ
り、PD素子の応答速度が向上する。
In the third embodiment in which the waveguide type light receiving element and the semiconductor laser are integrated, as in the first embodiment, as compared with the conventional optical integrated element as shown in FIG. Both the PD region 200b and the LD region 200a,
The leak current flowing in the current constriction region can be reduced. Also,
In the PD region 200b, the response speed of the PD element is improved by reducing the capacitance.

【0093】(第4の実施形態)次に、本発明に係る導
波路型光素子の第4の実施形態について説明する。図7
に示すように、導波路型光素子としてEA型光変調器デ
バイス300では、ストライプ状に形成された光導波路
構造に単一のEA型光変調器が形成され、その周囲に電
流狭窄領域がn型半導体基板1上に形成されて、構成さ
れている。
(Fourth Embodiment) Next, a fourth embodiment of the waveguide type optical element according to the present invention will be described. Figure 7
As shown in FIG. 4, in the EA type optical modulator device 300 as a waveguide type optical element, a single EA type optical modulator is formed in the optical waveguide structure formed in a stripe shape, and a current constriction region is formed in the vicinity of n. It is formed and formed on the mold semiconductor substrate 1.

【0094】EA型光変調器デバイス300は、Siド
ープInP層83、n型GaInAsP−SCH層8
4、GaInAsP/GaInAsP多重量子井戸構造
層85、p型GaInAsP−SCH層86、p型In
P第1クラッド層87、p型InP第2クラッド層29
およびp型GaInAsコンタクト層31を備える。
The EA type optical modulator device 300 includes the Si-doped InP layer 83 and the n-type GaInAsP-SCH layer 8.
4, GaInAsP / GaInAsP multiple quantum well structure layer 85, p-type GaInAsP-SCH layer 86, p-type In
P first clad layer 87, p-type InP second clad layer 29
And a p-type GaInAs contact layer 31.

【0095】EA型光変調器を含むストライプ状の光導
波路構造の周囲には、p型InP半導体層23、p
型InP半導体層25及びn型InP半導体層27が成
長により埋め込まれ、電流狭窄領域を形成している。
The p type InP semiconductor layer 23 and p + are provided around the stripe-shaped optical waveguide structure including the EA type optical modulator.
The type InP semiconductor layer 25 and the n-type InP semiconductor layer 27 are buried by growth to form a current confinement region.

【0096】また、EA型光変調器デバイス300は、
アノードに電位を与えるように設けられた電極35、お
よびカソードに電位を与えるように設けられた電極34
を備える。
Further, the EA type optical modulator device 300 is
An electrode 35 provided so as to give a potential to the anode, and an electrode 34 provided so as to give a potential to the cathode
Equipped with.

【0097】EA型光変調器デバイス300において
も、従来のEA型変調器デバイスに比較して、電流狭窄
領域に流れるリーク電流を低減でき、かつ静電容量が低
減されることにより、10Gb/sの高速変調時におい
ても、良好な変調特性が得られ、素子特性を向上させる
ことができる。
Also in the EA type optical modulator device 300, as compared with the conventional EA type modulator device, the leakage current flowing in the current confinement region can be reduced and the capacitance can be reduced, so that 10 Gb / s can be obtained. Even at the time of high speed modulation, good modulation characteristics can be obtained, and the element characteristics can be improved.

【0098】(第5の実施形態)次に、本発明に係る導
波路型光素子の第5の実施形態について説明する。図8
に示すように、導波路型光素子としてEA型光変調器デ
バイス400では、ストライプ状に形成された光導波路
構造に単一のEA型光変調器が形成され、その周囲に電
流狭窄領域が形成されて、構成されている。
(Fifth Embodiment) Next, a fifth embodiment of the waveguide type optical element according to the present invention will be described. Figure 8
As shown in FIG. 5, in the EA type optical modulator device 400 as a waveguide type optical element, a single EA type optical modulator is formed in a stripe-shaped optical waveguide structure, and a current constriction region is formed around it. Has been configured.

【0099】EA型光変調器デバイス400において、
ストライプ状に形成された光導波路構造は、n型InP
半導体基板1上に、第1の半導体層としてn型InP半
導体クラッド層112と、第2の半導体層として不純物
を故意にはドープしないi型GaInAsP半導体活性
層114と、第3の半導体層としてp型InP半導体第
1クラッド層116とが順次積層して構成されている。
n型InP半導体クラッド層112には、不純物として
Siを約2×1017cm−3の比較的低濃度でドープ
し、その層厚は約0.3μmである。また、i型GaI
nAsP半導体活性層114の厚みは約300nm、p
型InP半導体第1クラッド層116の不純物濃度と厚
みは、それぞれ約1.0×1018cm−3(不純物:
Zn)と約400nmである。
In the EA type optical modulator device 400,
The optical waveguide structure formed in a stripe shape has an n-type InP structure.
On the semiconductor substrate 1, an n-type InP semiconductor clad layer 112 as a first semiconductor layer, an i-type GaInAsP semiconductor active layer 114 not intentionally doped with impurities as a second semiconductor layer, and a p-type semiconductor layer as a third semiconductor layer. The first InP semiconductor first cladding layer 116 is sequentially stacked.
The n-type InP semiconductor cladding layer 112 is doped with Si as an impurity at a relatively low concentration of about 2 × 10 17 cm −3 , and its layer thickness is about 0.3 μm. In addition, i-type GaI
The thickness of the nAsP semiconductor active layer 114 is about 300 nm, p
The impurity concentration and the thickness of the first InP semiconductor first cladding layer 116 are about 1.0 × 10 18 cm −3 (impurity:
Zn) and about 400 nm.

【0100】EA型光変調器を含むストライプ状の光導
波路構造の周囲には、p型InP半導体層23、p
型InP半導体層25及びn型InP半導体層27が、
エピタキシャル成長により順次埋め込まれ、電流狭窄領
域を形成している。特にp型InP半導体層23は、
ストライプ状の光導波路構造メサの側面に接するように
形成される。
A p type InP semiconductor layer 23 and p + are provided around the stripe optical waveguide structure including the EA type optical modulator.
The type InP semiconductor layer 25 and the n-type InP semiconductor layer 27 are
It is sequentially buried by epitaxial growth to form a current confinement region. In particular, the p type InP semiconductor layer 23 is
It is formed so as to contact the side surface of the stripe-shaped optical waveguide structure mesa.

【0101】ストライプ状の光導波路構造は、n型In
P半導体クラッド層112が露出するまでエッチングに
よりメサ状に形成され、その後に埋め込み成長により形
成された電流狭窄層のp型InP半導体層23とn型
InP半導体クラッド層112とが接触してpn接合を
形成する。メサ形成後の電流狭窄領域における第1の半
導体層平坦部の厚みは、0.2μmである。p型In
P半導体層23の不純物濃度は約2.0×1017cm
−3で、その厚みは約0.5μmである。また、EA型
光変調器デバイス400は、アノードに電位を与えるよ
うに設けられた電極35、およびカソードに電位を与え
るように設けられた電極34を備える。
The stripe-shaped optical waveguide structure is composed of n-type In
The p-type InP semiconductor clad layer 112 and the p -type InP semiconductor clad layer 112 of the current constriction layer formed by etching until the P semiconductor clad layer 112 is exposed are formed into a mesa shape and then formed by burying growth. Form a bond. The thickness of the first semiconductor layer flat portion in the current confinement region after the mesa formation is 0.2 μm. p - type In
The impurity concentration of the P semiconductor layer 23 is about 2.0 × 10 17 cm
-3 , the thickness is about 0.5 μm. Further, the EA type optical modulator device 400 includes an electrode 35 provided so as to give a potential to the anode, and an electrode 34 provided so as to give a potential to the cathode.

【0102】EA型光変調器400に逆バイアスを印可
して動作させたとき、電流狭窄領域において、上記のp
型InP半導体層23とn型InP半導体クラッド層
112との界面に形成されたpn接合が逆バイアスされ
る。この結果、ストライプ状の光導波路構造の周囲への
電流リークを阻止し、EA型光変調器を含む光導波路構
造への電界の集中を実現する。このとき、p型InP
半導体層23とn型InP半導体クラッド層112と
は、ともに反対の導電型の不純物が約2×10 cm
−3の比較的低濃度にドープされ、厚みも0.1μm以
上の厚みを有するので、逆バイアス時の空乏層は、この
型InP半導体層23とn型InP半導体クラッド
層112とに同様に広がり、空乏層厚みを大きくできる
ので、電流狭窄領域の接合容量を一層効果的に低減する
ことができる。従って、10Gb/sの高速変調時にお
いても、良好な変調特性が得られ、素子特性を向上させ
ることができる。
When a reverse bias is applied to the EA type optical modulator 400 to operate it, the above-mentioned p
The pn junction formed at the interface between the type InP semiconductor layer 23 and the n type InP semiconductor cladding layer 112 is reverse biased. As a result, current leakage to the periphery of the stripe-shaped optical waveguide structure is prevented, and the electric field is concentrated on the optical waveguide structure including the EA type optical modulator. At this time, p type InP
The semiconductor layer 23 and the n-type InP semiconductor clad layer 112, both the opposite conductivity type impurity of about 2 × 10 1 7 cm
-3 , the depletion layer at the time of reverse bias is similar to the p -type InP semiconductor layer 23 and the n-type InP semiconductor clad layer 112, since the depletion layer has a thickness of 0.1 μm or more. Since the thickness of the depletion layer can be increased, the junction capacitance in the current constriction region can be reduced more effectively. Therefore, even during high-speed modulation of 10 Gb / s, good modulation characteristics can be obtained and the element characteristics can be improved.

【0103】(第6の実施形態)次に、本発明に係る導
波路型光素子の第6の実施形態について説明する。導波
路型光素子として半導体レーザでは、上記第4の実施形
態の導波路型光素子と略同一に構成される。ただし、ス
トライプ状に形成された光導波路構造には、単一の半導
体レーザ素子が形成され、その周囲に電流狭窄領域がn
型半導体基板1上に形成されて、構成されている。
(Sixth Embodiment) Next, a sixth embodiment of the waveguide type optical element according to the present invention will be described. A semiconductor laser as a waveguide type optical element is configured substantially the same as the waveguide type optical element of the fourth embodiment. However, a single semiconductor laser element is formed in the optical waveguide structure formed in a stripe shape, and a current confinement region is formed in the periphery of the single semiconductor laser element.
It is formed and formed on the mold semiconductor substrate 1.

【0104】第6の実施形態による半導体レーザにおい
ても、従来の埋め込み型半導体レーザに比較して、電流
狭窄領域に流れるリーク電流を低減できることにより、
素子特性を向上させることができる。
Also in the semiconductor laser according to the sixth embodiment, the leakage current flowing in the current confinement region can be reduced as compared with the conventional buried type semiconductor laser.
The device characteristics can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施形態に係る導波路型光素子
の構造を示す斜視図である。
FIG. 1 is a perspective view showing a structure of a waveguide type optical element according to a first embodiment of the present invention.

【図2】本発明の第1の実施形態に係る導波路型光素子
において、図1のI−I線で切断した構造を示す断面図
である。
FIG. 2 is a cross-sectional view showing a structure of the waveguide type optical element according to the first embodiment of the present invention, taken along line I-I in FIG.

【図3】本発明の第1の実施形態に係る導波路型光素子
において、図1のII−II線で切断した構造を示す断
面図である。
FIG. 3 is a cross-sectional view showing a structure taken along line II-II of FIG. 1 in the waveguide type optical element according to the first embodiment of the present invention.

【図4】本発明の第1の実施形態に係る導波路型光素子
において、図1のIII−III線で切断した構造を示
す断面図である。
FIG. 4 is a cross-sectional view showing a structure of the waveguide type optical device according to the first embodiment of the present invention, taken along line III-III in FIG. 1.

【図5】本発明の第2の実施形態に係る導波路型光素子
の構造を示す断面図である。
FIG. 5 is a sectional view showing the structure of a waveguide type optical element according to a second embodiment of the present invention.

【図6】本発明の第3の実施形態に係る導波路型光素子
の構造を示す断面図である。
FIG. 6 is a sectional view showing a structure of a waveguide type optical element according to a third embodiment of the present invention.

【図7】本発明の第4の実施形態に係る導波路型光素子
の構造を示す断面図である。
FIG. 7 is a sectional view showing a structure of a waveguide type optical device according to a fourth embodiment of the present invention.

【図8】本発明の第5の実施形態に係る導波路型光素子
の構造を示す断面図である。
FIG. 8 is a sectional view showing a structure of a waveguide type optical device according to a fifth embodiment of the present invention.

【図9】図1の導波路型光素子における製造工程を順次
示す工程図である。
9A to 9C are process diagrams sequentially showing a manufacturing process in the waveguide type optical element of FIG.

【図10】図1の導波路型光素子における図9に後続す
る製造工程を順次示す工程図である。
FIG. 10 is a process chart sequentially showing the manufacturing process subsequent to FIG. 9 in the waveguide type optical device of FIG.

【図11】図1の導波路型光素子における図10に後続
する製造工程を順次示す工程図である。
11 is a process diagram sequentially showing the manufacturing process subsequent to FIG. 10 in the waveguide type optical device of FIG. 1. FIG.

【図12】導波路型光素子の電流狭窄領域のエネルギー
・バンド・ダイヤグラムを示す図である。
FIG. 12 is a diagram showing an energy band diagram of a current confinement region of a waveguide type optical element.

【図13】第1の従来例の導波路型光素子の構造を示す
断面図である。
FIG. 13 is a cross-sectional view showing the structure of a waveguide type optical element of a first conventional example.

【図14】第2の従来例の導波路型光素子の構造を示す
断面図である。
FIG. 14 is a cross-sectional view showing a structure of a second conventional waveguide type optical element.

【符号の説明】[Explanation of symbols]

100,150、200、300、400…導波路型光
素子 1…半導体基板 3c、12c…n型半導体クラッド層 4c、14c…i型半導体活性層 5c、16c…p型第1半導体クラッド層 23…p型埋め込み層 25…p型埋め込み層 27…n型埋め込み層 29…p型第2半導体クラッド層 31a,31b…p型コンタクト層 32…トレンチ溝 33…絶縁膜 34…カソード電極 35a,35b…アノード電極
100, 150, 200, 300, 400 ... Waveguide type optical element 1 ... Semiconductor substrates 3c, 12c ... N-type semiconductor clad layers 4c, 14c ... i-type semiconductor active layers 5c, 16c ... P-type first semiconductor clad layer 23 ... p -- type buried layer 25 ... p + type buried layer 27 ... n type buried layer 29 ... p type second semiconductor cladding layers 31a, 31b ... p type contact layer 32 ... trench groove 33 ... insulating film 34 ... cathode electrodes 35a, 35b. ... Anode electrode

フロントページの続き Fターム(参考) 2H079 AA02 AA13 BA01 CA04 DA16 DA25 EA07 EA08 HA15 KA18 5F073 AA09 AA11 AA22 AA64 BA02 CA12 CB02 EA14 EA23 Continued front page    F-term (reference) 2H079 AA02 AA13 BA01 CA04 DA16                       DA25 EA07 EA08 HA15 KA18                 5F073 AA09 AA11 AA22 AA64 BA02                       CA12 CB02 EA14 EA23

Claims (13)

【特許請求の範囲】[Claims] 【請求項1】 第1の導電型を有する半導体基板と、こ
の半導体基板上に、第1の導電型を有する第1の半導体
層と、前記第1の半導体層よりも屈折率が大きい第2の
半導体層と、前記第1の導電型とは異なる第2の導電型
を有し前記第2の半導体層よりも屈折率が小さい第3の
半導体層とが順次積層されて形成された光導波路構造の
周囲に、電流狭窄半導体層を埋め込んだ埋込構造導波路
型光素子であって、 前記電流狭窄半導体層が、前記第2の導電型の不純物を
低濃度でドープされた第4の半導体層と、 この第4の半導体層上に、前記第2の導電型の不純物を
前記第4の半導体層よりも高濃度でドープされた第5の
半導体層と、 この第5の半導体層上に、前記第1の導電型の不純物を
ドープされた第6の半導体層とを備えたことを特徴とす
る導波路型光素子。
1. A semiconductor substrate having a first conductivity type, a first semiconductor layer having a first conductivity type on the semiconductor substrate, and a second semiconductor layer having a refractive index larger than that of the first semiconductor layer. And a third semiconductor layer having a second conductivity type different from the first conductivity type and having a refractive index smaller than that of the second semiconductor layer are sequentially stacked. A buried-structured waveguide type optical device in which a current confinement semiconductor layer is embedded around the structure, wherein the current confinement semiconductor layer is lightly doped with the second conductivity type impurity. A layer, a fifth semiconductor layer on which the impurity of the second conductivity type is doped at a higher concentration than the fourth semiconductor layer, a layer on the fourth semiconductor layer, and a layer on the fifth semiconductor layer And a sixth semiconductor layer doped with impurities of the first conductivity type. Waveguide type optical element.
【請求項2】 前記第1の半導体層の不純物濃度が、前
記半導体基板の不純物濃度よりも低濃度にドープされて
おり、前記電流狭窄半導体層における第4の半導体層と
前記第1の半導体層とが直接に接していることを特徴と
する請求項1に記載の導波路型光素子。
2. The impurity concentration of the first semiconductor layer is doped to be lower than the impurity concentration of the semiconductor substrate, and the fourth semiconductor layer and the first semiconductor layer in the current confining semiconductor layer. The waveguide type optical element according to claim 1, wherein and are in direct contact with each other.
【請求項3】 前記電流狭窄半導体層において、前記第
4の半導体層の不純物濃度が2×1017cm−3以下
でかつ、その厚みが0.3μm以上であることを特徴と
する請求項1または請求項2に記載の導波路型光素子。
3. The current confinement semiconductor layer, wherein the impurity concentration of the fourth semiconductor layer is 2 × 10 17 cm −3 or less and the thickness thereof is 0.3 μm or more. Alternatively, the waveguide type optical element according to claim 2.
【請求項4】 前記電流狭窄半導体層において、前記第
5の半導体層の不純物濃度が1×1018cm−3以上
であることを特徴とする請求項1乃至請求項3のいずれ
かに記載の導波路型光素子。
4. The current confinement semiconductor layer according to claim 1, wherein the impurity concentration of the fifth semiconductor layer is 1 × 10 18 cm −3 or more. Waveguide optical device.
【請求項5】 前記第4乃至第6の半導体層からなる前
記電流狭窄半導体層に、前記半導体基板まで到達するト
レンチ溝を設けたことを特徴とする請求項1乃至請求項
4のいずれかに記載の導波路型光素子。
5. A trench groove reaching the semiconductor substrate is provided in the current confinement semiconductor layer composed of the fourth to sixth semiconductor layers. The waveguide type optical element described.
【請求項6】 前記光導波路構造端から前記トレンチ溝
端までの距離Ltが、1.0μm≦Lt≦4.0μmの
範囲にあることを特徴とする請求項5に記載の導波路型
光素子。
6. The waveguide type optical device according to claim 5, wherein a distance Lt from the end of the optical waveguide structure to the end of the trench groove is in a range of 1.0 μm ≦ Lt ≦ 4.0 μm.
【請求項7】 前記半導体基板の材料がInPで、かつ
前記電流狭窄半導体層を構成する材料が前記半導体基板
と同じInPであることを特徴とする請求項1乃至請求
項6に記載の導波路型光素子。
7. The waveguide according to claim 1, wherein the material of the semiconductor substrate is InP, and the material forming the current confining semiconductor layer is InP which is the same as that of the semiconductor substrate. Type optical element.
【請求項8】 前記第1の導電型がn型であり、前記第
2の導電型がp型であることを特徴とする請求項1乃至
請求項7に記載の導波路型光素子。
8. The waveguide type optical device according to claim 1, wherein the first conductivity type is n-type and the second conductivity type is p-type.
【請求項9】 前記光導波路構造に、逆方向バイアスを
印加する電界吸収型(EA型)光変調器を含むことを特
徴とする請求項1乃至請求項8に記載の導波路型光素
子。
9. The waveguide type optical device according to claim 1, wherein the optical waveguide structure includes an electro-absorption (EA type) optical modulator for applying a reverse bias.
【請求項10】 前記光導波路構造に、少なくとも2つ
以上の半導体光デバイスを含む光集積素子であることを
特徴とする請求項1乃至請求項8に記載の導波路型光素
子。
10. The waveguide type optical element according to claim 1, wherein the optical waveguide structure is an optical integrated element including at least two or more semiconductor optical devices.
【請求項11】 前記光集積素子において、順方向バイ
アスで動作する半導体光デバイスと逆方向バイアスで動
作する半導体光デバイスを集積したことを特徴とする請
求項10に記載の導波路型光素子。
11. The waveguide type optical element according to claim 10, wherein a semiconductor optical device operating with a forward bias and a semiconductor optical device operating with a reverse bias are integrated in the integrated optical element.
【請求項12】 請求項1乃至請求項11に記載の導波
路型光素子と光ファイバを光学的に結合したことを特徴
とする導波路型光素子モジュール。
12. A waveguide type optical element module, wherein the waveguide type optical element according to claim 1 is optically coupled to an optical fiber.
【請求項13】 請求項1乃至請求項11に記載の導波
路型光素子または請求項12に記載の導波路型光素子モ
ジュールを用いたことを特徴とする光通信システム。
13. An optical communication system using the waveguide type optical element according to any one of claims 1 to 11 or the waveguide type optical element module according to claim 12.
JP2002198075A 2001-07-13 2002-07-08 Waveguide type optical element Pending JP2003101125A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002198075A JP2003101125A (en) 2001-07-13 2002-07-08 Waveguide type optical element

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001213842 2001-07-13
JP2001-213842 2001-07-13
JP2002198075A JP2003101125A (en) 2001-07-13 2002-07-08 Waveguide type optical element

Publications (1)

Publication Number Publication Date
JP2003101125A true JP2003101125A (en) 2003-04-04

Family

ID=26618707

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002198075A Pending JP2003101125A (en) 2001-07-13 2002-07-08 Waveguide type optical element

Country Status (1)

Country Link
JP (1) JP2003101125A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006108692A (en) * 2004-10-08 2006-04-20 Agilent Technol Inc Integrated type modulator/laser assembly part, and method of manufacturing the same
JP2010271667A (en) * 2009-05-25 2010-12-02 Opnext Japan Inc Optical semiconductor device and method for manufacturing the same
JP2011249767A (en) * 2010-04-27 2011-12-08 Sumitomo Electric Device Innovations Inc Method for manufacturing optical semiconductor device
KR101842393B1 (en) * 2017-05-10 2018-03-26 한양대학교 산학협력단 PN junction light modulator and method of fabrication of the same
CN109638638A (en) * 2017-10-05 2019-04-16 住友电工光电子器件创新株式会社 Optical module
JP2019071402A (en) * 2017-10-05 2019-05-09 住友電工デバイス・イノベーション株式会社 Optical module

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006108692A (en) * 2004-10-08 2006-04-20 Agilent Technol Inc Integrated type modulator/laser assembly part, and method of manufacturing the same
JP2010271667A (en) * 2009-05-25 2010-12-02 Opnext Japan Inc Optical semiconductor device and method for manufacturing the same
JP2011249767A (en) * 2010-04-27 2011-12-08 Sumitomo Electric Device Innovations Inc Method for manufacturing optical semiconductor device
KR101842393B1 (en) * 2017-05-10 2018-03-26 한양대학교 산학협력단 PN junction light modulator and method of fabrication of the same
CN109638638A (en) * 2017-10-05 2019-04-16 住友电工光电子器件创新株式会社 Optical module
JP2019071402A (en) * 2017-10-05 2019-05-09 住友電工デバイス・イノベーション株式会社 Optical module
JP7255977B2 (en) 2017-10-05 2023-04-11 住友電工デバイス・イノベーション株式会社 optical module

Similar Documents

Publication Publication Date Title
US9972973B2 (en) Process of forming semiconductor optical device and semiconductor optical device
US7405421B2 (en) Optical integrated device
US8901533B2 (en) Semiconductor devices and methods of manufacturing the same
US5822349A (en) Semiconductor device and method of manufacturing the same
US8233515B2 (en) Optical waveguide integrated semiconductor optical device
US5801071A (en) Method for producing semiconductor laser diode
US6995454B2 (en) Semiconductor optical integrated device having a light emitting portion, a modulation section and a separation portion
US20080049804A1 (en) Semiconductor laser diode with a mesa stripe buried by a current blocking layer made of un-doped semiconductor grown at a low temperature and a method for producing the same
US10096975B1 (en) Laterally grown edge emitting laser
US6556605B1 (en) Method and device for preventing zinc/iron interaction in a semiconductor laser
US6924918B2 (en) Optical modulator and method of manufacturing the same
JP2003101125A (en) Waveguide type optical element
US20210242663A1 (en) Optical semiconductor element and method of manufacturing the same and optical integrated semiconductor element and method of manufacturing the same
JP3825652B2 (en) Semiconductor optical device
EP3506001B1 (en) Optical modulator
TWI819895B (en) Semiconductor laser and semiconductor laser manufacturing method
KR20020078189A (en) Optical devices having current blocking layer of buried ridge structure and fabrication method of the same
JP2002299752A (en) Optical integrated element and method for manufacturing the same
JPH08111564A (en) Semiconductor device and manufacture thereof
US20180083415A1 (en) Laser diode
JP2003264342A (en) Semiconductor laser element and its manufacturing method
JPH03183182A (en) Semiconductor laser device and its manufacture
JPH04303983A (en) Manufacture of ridge waveguide type semiconductor laser
JPH01218084A (en) Manufacture of semiconductor laser device
JP2000091702A (en) Semiconductor laser

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050614

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050802

RD07 Notification of extinguishment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7427

Effective date: 20060420

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060905