JP2003066895A - Plasma display device - Google Patents

Plasma display device

Info

Publication number
JP2003066895A
JP2003066895A JP2001260625A JP2001260625A JP2003066895A JP 2003066895 A JP2003066895 A JP 2003066895A JP 2001260625 A JP2001260625 A JP 2001260625A JP 2001260625 A JP2001260625 A JP 2001260625A JP 2003066895 A JP2003066895 A JP 2003066895A
Authority
JP
Japan
Prior art keywords
discharge
plasma
display device
voltage
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001260625A
Other languages
Japanese (ja)
Inventor
Jun Iwama
純 岩間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001260625A priority Critical patent/JP2003066895A/en
Publication of JP2003066895A publication Critical patent/JP2003066895A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a plasma display device which can realize long service life and small power consumption by making it possible to drive the device with a low source voltage nearly as high as a discharge maintaining voltage. SOLUTION: The plasma address type liquid crystal display device selects liquid crystal cells by rows through plasma discharging has an inductor L connected between an output terminal O of each row of a plasma driving circuit 12 and a discharge electrode 25 and when the plasma driving circuit 12 outputs a select pulse, a resonance circuit is formed of a capacity component between the inductor L and discharge electrode 25; and a voltage which is nearly twice as high as a source voltage Vcc is momentarily applied as a discharge start voltage between an anode electrode A and a cathode electrode K of the discharge electrode 25 by initial undershooting by its resonance and then the source voltage Vcc is applied thereafter as a discharge maintaining voltage.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、放電チャネルを含
む表示セルがマトリクス状に配置されてなり、プラズマ
放電によって表示セルの各々をアドレッシングするプラ
ズマ表示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display device in which display cells including discharge channels are arranged in a matrix and each of the display cells is addressed by plasma discharge.

【0002】[0002]

【従来の技術】プラズマ表示装置としては、表示層とプ
ラズマ層とを一体的に有し、マトリクス状に配置された
表示セルの各々を、プラズマ放電によってアドレッシン
グしつつ表示駆動する方式のものと、表示層とプラズマ
層とを別々に有し、プラズマ層側でのプラズマ放電によ
ってアドレッシングする一方、表示層側で表示駆動する
方式のものとがある。前者の方式は、PDP(Plasma Di
splay panel)と呼称されている。後者の方式は、一例と
して、表示セルとして液晶セルを用いたPALC(Plasm
a Addressed Liquid Crystal)と呼称されるプラズマア
ドレス型液晶表示装置がある。
2. Description of the Related Art A plasma display device has a display layer and a plasma layer which are integrated with each other, and each of the display cells arranged in a matrix is driven by plasma discharge while addressing the display. There is a system in which a display layer and a plasma layer are separately provided, and addressing is performed by plasma discharge on the plasma layer side, while display driving is performed on the display layer side. The former method is PDP (Plasma Di
It is called a splay panel). The latter method is, for example, a PALC (Plasm) using a liquid crystal cell as a display cell.
There is a plasma-addressed liquid crystal display device called "a Addressed Liquid Crystal".

【0003】このプラズマアドレス型液晶表示装置(P
ALC)において、そのプラズマ放電特性では、放電状
態を維持するための電圧(以下、「放電維持電圧」と称
す)よりも高い電圧(以下、「放電開始電圧」と称す)
で放電を開始させる必要がある。換言すれば、放電開始
電圧の印加によって一度放電が開始した後は、その放電
開始電圧を印加し続けなくても放電状態を維持できるた
め、放電開始電圧よりも低い放電維持電圧を印加すれば
良い。
This plasma addressed liquid crystal display device (P
ALC) has a plasma discharge characteristic that is higher than a voltage (hereinafter, referred to as “discharge maintaining voltage”) for maintaining a discharge state (hereinafter, referred to as “discharge starting voltage”).
It is necessary to start the discharge at. In other words, once the discharge is started by the application of the discharge start voltage, the discharge state can be maintained without continuously applying the discharge start voltage. Therefore, it is only necessary to apply the discharge sustaining voltage lower than the discharge start voltage. .

【0004】また、放電維持電圧は経時的にはほぼ一定
であるのに対して、放電開始電圧はプラズマ放電を行う
ための電極(放電チャネル内に設けられたカソード電極
およびアノード電極)の表面の状態に依存し、経時的に
高くなる傾向にある。したがって、これを考慮すると、
放電開始電圧については、さらに余裕をとって高い電圧
に設定する必要がある。
Further, the discharge sustaining voltage is almost constant over time, whereas the discharge starting voltage is the surface of electrodes (cathode electrode and anode electrode provided in the discharge channel) for performing plasma discharge. Depending on the condition, it tends to increase with time. So considering this,
The discharge starting voltage needs to be set to a higher voltage with a further allowance.

【0005】一方、放電によりカソード電極がスパッタ
され、その電極材料がイオンとなって表示セル(液晶セ
ル)との間のガラス面に付着し、これがガラスの透過率
を下げるため輝度劣化につながり、プラズマアドレス型
液晶表示装置の寿命を決める要因となっている。このス
パッタは放電電流が大きければ大きいほど激しく起き
る。したがって、放電電流を可能な限り小さくすること
が、プラズマアドレス型液晶表示装置の長寿命化にとっ
て重要である。
On the other hand, the cathode electrode is sputtered by the discharge, and the electrode material becomes ions and adheres to the glass surface between the display cell (liquid crystal cell), which lowers the transmittance of the glass and leads to deterioration in brightness. It is a factor that determines the life of the plasma addressed liquid crystal display device. The larger the discharge current, the more intense this spatter. Therefore, it is important to make the discharge current as small as possible in order to extend the life of the plasma addressed liquid crystal display device.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、上述し
たように、経時変化も含めて安定な放電を起こすために
は高い電圧値の放電開始電圧で駆動する必要があり、結
果的に、必要以上の放電電流を流して駆動することにな
るため、プラズマアドレス型液晶表示装置の寿命を短く
してしまう。
However, as described above, in order to generate stable discharge including changes over time, it is necessary to drive at a high voltage start voltage, and as a result, it is necessary to drive more than necessary. Since driving is performed by supplying a discharge current, the life of the plasma addressed liquid crystal display device is shortened.

【0007】また、選択ライン(選択行)の全オン期間
(全選択期間)に亘って高い電圧を印加することは、プ
ラズマアドレス型液晶表示装置の表示に不具合をもたら
すアーク放電につながる可能性が高くなる。したがっ
て、安定した放電とのバランスを考慮すると、放電電圧
の設定のマージンは小さく、その設定が難しくなってい
るのが現状である。さらに、必要な値よりも高い電圧、
大きな電流で駆動することは、電力的にも無駄な消費を
していることにもなる。
Further, applying a high voltage over the entire on period (all selection period) of the selected line (selected row) may lead to arc discharge which causes a defect in the display of the plasma addressed liquid crystal display device. Get higher Therefore, in consideration of the balance with stable discharge, the margin of setting the discharge voltage is small, and it is difficult to set the margin at present. In addition, higher voltage than required,
Driving with a large current also results in unnecessary power consumption.

【0008】本発明は、上記課題に鑑みてなされたもの
であり、その目的とするところは、放電維持電圧程度の
低い電源電圧で駆動できるようにすることによって、長
寿命化および低消費電力化を可能としたプラズ表示装置
を提供することにある。
The present invention has been made in view of the above problems, and an object of the present invention is to extend the life and reduce the power consumption by making it possible to drive the power supply voltage as low as the discharge sustaining voltage. It is to provide a plasma display device that enables the above.

【0009】[0009]

【課題を解決するための手段】本発明によるプラズマ表
示装置は、放電チャネルを含む表示セルがマトリクス状
に配置されてなる表示部と、前記放電チャネル内に形成
された放電電極に対して電源電圧の電圧値を波高値とす
る選択パルスを順次印加しつつ走査する駆動手段と、こ
の駆動手段による走査に同期して各行の駆動開始時に電
源電圧に基づいてそれよりも大きい電圧値の放電開始電
圧を発生して放電電極に印加する放電開始電圧発生手段
とを備えた構成となっている。
In a plasma display device according to the present invention, a power supply voltage is applied to a display unit in which display cells including discharge channels are arranged in a matrix and a discharge electrode formed in the discharge channels. Drive means for scanning while sequentially applying a selection pulse having a peak value of the voltage value of, and a discharge start voltage of a voltage value larger than that based on the power supply voltage at the start of driving of each row in synchronization with the scanning by the drive means. And a discharge starting voltage generating means for generating and applying to the discharge electrode.

【0010】上記構成のプラズマ表示装置において、駆
動手段は電源電圧の電圧値を波高値とする選択パルスを
順次放電電極に印加することによって各放電チャネルを
選択駆動する。その駆動開始時(放電開始時)に、放電
開始電圧発生手段は電源電圧に基づいてそれよりも大き
い電圧値の放電開始電圧を発生して放電電極に印加す
る。これにより、電源電圧それよりも大きい電圧値の放
電開始電圧によって放電が開始され、その後電源電圧が
放電維持電圧として印加されることで放電状態が維持さ
れる。
In the plasma display device having the above structure, the driving means selectively drives each discharge channel by sequentially applying the selection pulse having the peak value of the power supply voltage to the discharge electrodes. At the start of driving (at the start of discharging), the discharge starting voltage generating means generates a discharge starting voltage having a voltage value higher than that based on the power supply voltage and applies it to the discharge electrode. As a result, the discharge is started by the discharge start voltage having a voltage value higher than the power supply voltage, and then the power supply voltage is applied as the discharge sustaining voltage to maintain the discharge state.

【0011】[0011]

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。図1は、本発明の一
実施形態に係るプラズマアドレス型液晶表示装置の全体
の構成を示すブロック図である。
BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1 is a block diagram showing the overall configuration of a plasma addressed liquid crystal display device according to an embodiment of the present invention.

【0012】図1から明らかなように、本実施形態に係
るプラズマアドレス型液晶表示装置は、PALC表示部
11、プラズマ駆動回路(走査回路)12、インダクタ
回路13および液晶駆動回路14A,14Bを有する構
成となっている。PALC表示部11は、表示セルとし
て例えば液晶セルを用いた画素がマトリクス状に配置さ
れてなる液晶層と、この液晶層の各画素をプラズマ放電
によって行単位で選択するプラズマ層とを重ね合わせた
構造となっている。
As is apparent from FIG. 1, the plasma addressed liquid crystal display device according to this embodiment has a PALC display unit 11, a plasma driving circuit (scanning circuit) 12, an inductor circuit 13, and liquid crystal driving circuits 14A and 14B. It is composed. The PALC display unit 11 includes a liquid crystal layer in which pixels using, for example, liquid crystal cells as display cells are arranged in a matrix, and a plasma layer that selects each pixel of the liquid crystal layer in a row unit by plasma discharge. It has a structure.

【0013】PALC表示部11の具体的な構造の一例
を図2に断面図にて示す。同図に示すように、本例に係
るPALC表示部11は、表示層である液晶層21と、
プラズマ層22と、両者間に介在する中間シート層23
とからなるフラットパネル構造を有している。中間シー
ト層23は、例えば50μm程度の極薄の板ガラスなど
からなり、マイクロシートと呼ばれている。
An example of a specific structure of the PALC display section 11 is shown in a sectional view in FIG. As shown in the figure, the PALC display unit 11 according to this example includes a liquid crystal layer 21 that is a display layer,
Plasma layer 22 and intermediate sheet layer 23 interposed therebetween
It has a flat panel structure consisting of The intermediate sheet layer 23 is made of, for example, an extremely thin plate glass having a thickness of about 50 μm, and is called a microsheet.

【0014】プラズマ層22は、中間シート層23に対
して所定の空隙を持って配置された下側のガラス基板
(透明絶縁基板)24を有し、中間シート層23とガラ
ス基板24との間の空隙には放電可能な気体が封入され
ている。下側のガラス基板24の内表面には、アノード
電極Aおよびカソード電極Kからなるプラズマ放電電極
(以下、単に「放電電極」と記す)25がストライプ状
に形成されている。この放電電極25は、周知のスクリ
ーン印刷法などによって平坦なガラス基板24に形成さ
れる。したがって、放電電極25を形成する際の生産性
や作業性に優れている。
The plasma layer 22 has a lower glass substrate (transparent insulating substrate) 24 which is arranged with a predetermined gap with respect to the intermediate sheet layer 23, and between the intermediate sheet layer 23 and the glass substrate 24. A dischargeable gas is enclosed in the void. On the inner surface of the lower glass substrate 24, a plasma discharge electrode (hereinafter, simply referred to as “discharge electrode”) 25 including an anode electrode A and a cathode electrode K is formed in a stripe shape. The discharge electrode 25 is formed on the flat glass substrate 24 by a known screen printing method or the like. Therefore, the productivity and workability in forming the discharge electrode 25 are excellent.

【0015】また、下側のガラス基板24と中間シート
層23との間、本例の場合にはアノード電極Aの各々の
中心部と中間シート層23との間には、カソード電極K
を1本ずつ区切るように隔壁26が形成されている。こ
の隔壁26は、放電可能な気体が封入された空間を分割
することによって放電チャネル27を画定する。隔壁2
6も例えばスクリーン印刷法によって形成される。隔壁
26の頂部は中間シート層23の一方の面に当接してい
る。
Further, between the lower glass substrate 24 and the intermediate sheet layer 23, in the case of this example, between the central portion of each of the anode electrodes A and the intermediate sheet layer 23, the cathode electrode K is formed.
The partition walls 26 are formed so as to partition each one. The partition wall 26 defines a discharge channel 27 by dividing a space in which a dischargeable gas is enclosed. Partition 2
6 is also formed by a screen printing method, for example. The top of the partition wall 26 is in contact with one surface of the intermediate sheet layer 23.

【0016】そして、隣り合う一対の隔壁26によって
囲まれた放電チャネル27内において、アノード電極A
とカソード電極Kとの間に外部から所定の電圧を印加さ
れることにより、アノード電極Aとカソード電極Kとの
間で放電が発生する。なお、中間シート層23と下側の
ガラス基板24とは、ガラスフリットなどによって互い
に接合されている。
In the discharge channel 27 surrounded by the pair of adjacent barrier ribs 26, the anode electrode A
By applying a predetermined voltage from the outside between the cathode electrode K and the cathode electrode K, a discharge is generated between the anode electrode A and the cathode electrode K. The intermediate sheet layer 23 and the lower glass substrate 24 are bonded to each other by a glass frit or the like.

【0017】一方、液晶層21は透明な上側のガラス基
板(透明絶縁基板)28を用いて構成されている。この
ガラス基板28は中間シート層23の他方の面側に、所
定の間隙をもってシール材29などによって接合されて
いる。そして、中間シート層23と上側のガラス基板2
8との間隙には、電気光学物質として液晶30が封入さ
れている。
On the other hand, the liquid crystal layer 21 is formed by using a transparent upper glass substrate (transparent insulating substrate) 28. The glass substrate 28 is bonded to the other surface side of the intermediate sheet layer 23 with a predetermined gap and a sealing material 29 or the like. Then, the intermediate sheet layer 23 and the upper glass substrate 2
A liquid crystal 30 as an electro-optical substance is sealed in a gap between the liquid crystal 8 and the liquid crystal display device 8.

【0018】上側のガラス基板28の内表面には、放電
チャネル27と直交する状態で信号電極Yが形成されて
いる。すなわち、放電チャネル27が行状に形成され、
信号電極Yが列状に配線されている。そして、この信号
電極Yと放電チャネル27との交差部分に、画素として
液晶セルがマトリクス状に形成される。上側のガラス基
板28の内表面にはさらに、カラーフィルタ31が設け
られている。このカラーフィルタ31では、各画素に例
えばR(赤),G(緑),B(青)の三原色が割り当て
られる。
A signal electrode Y is formed on the inner surface of the upper glass substrate 28 so as to be orthogonal to the discharge channel 27. That is, the discharge channels 27 are formed in rows,
The signal electrodes Y are wired in rows. Then, liquid crystal cells are formed in a matrix at the intersections of the signal electrodes Y and the discharge channels 27 as pixels. A color filter 31 is further provided on the inner surface of the upper glass substrate 28. In this color filter 31, for example, three primary colors of R (red), G (green), and B (blue) are assigned to each pixel.

【0019】上記構造のフラットパネルは透過型であ
り、例えば、プラズマ層22が入射側となり、液晶層2
1が出射側となる。また、プラズマ層22側、具体的に
は下側のガラス基板24の外側にバックライト32が配
されている。
The flat panel having the above structure is a transmissive type, and for example, the plasma layer 22 is on the incident side, and the liquid crystal layer 2 is provided.
1 is the emission side. Further, a backlight 32 is arranged on the plasma layer 22 side, specifically, on the outer side of the lower glass substrate 24.

【0020】次に、PALC表示部11の動作原理につ
いて図3を用いて説明する。なお、図3には2個分の画
素Pを模式的に示し、また理解を容易にするために、2
本の信号電極Y1,Y2とそれぞれ1本ずつのカソード
電極Kおよびアノード電極Aのみを示している。
Next, the operating principle of the PALC display unit 11 will be described with reference to FIG. Note that FIG. 3 schematically shows two pixels P, and in order to facilitate understanding,
Only the signal electrodes Y1 and Y2 and one cathode electrode K and one anode electrode A are shown.

【0021】個々の画素Pは、2本の信号電極Y1,Y
2と、液晶30と、中間シート層23と、放電チャネル
(図3では、後述する理由でスイッチシンボルSを用い
て示している)とが積層された構造となっている。放電
チャネル27は、プラズマ放電中は導電性を持つため実
質的にほぼアノード電位となる。この状態で信号電極Y
1,Y2の各々に画像信号が与えられると、液晶30お
よび中間シート層23に電荷が注入される。
Each pixel P has two signal electrodes Y1 and Y.
2, a liquid crystal 30, an intermediate sheet layer 23, and a discharge channel (in FIG. 3, a switch symbol S is used for the reason to be described later) are laminated. Since the discharge channel 27 has conductivity during plasma discharge, it is substantially at the anode potential. In this state, the signal electrode Y
When an image signal is applied to each of 1 and Y2, charges are injected into the liquid crystal 30 and the intermediate sheet layer 23.

【0022】プラズマ放電が終了すると、放電チャネル
27が絶縁状態に戻るため浮遊電位となり、注入された
電荷は各画素Pに保持される。換言すれば、所謂サンプ
ルホールド動作が行われる。すなわち、放電チャネル2
7は個々の画素Pに設けられたサンプリングスイッチと
して機能する。したがって、図3には、放電チャネル2
7を模式的にスイッチシンボルSを用いて示している。
一方、信号電極Y1,Y2と放電チャネル27(S)と
の間に保持された液晶30および中間シート層23は、
サンプリングキャパシタとして機能する。
When the plasma discharge is completed, the discharge channel 27 returns to the insulating state and becomes a floating potential, and the injected charges are held in each pixel P. In other words, a so-called sample hold operation is performed. That is, the discharge channel 2
Reference numeral 7 functions as a sampling switch provided in each pixel P. Therefore, in FIG.
7 is schematically shown by using a switch symbol S.
On the other hand, the liquid crystal 30 and the intermediate sheet layer 23 held between the signal electrodes Y1 and Y2 and the discharge channel 27 (S) are
Functions as a sampling capacitor.

【0023】サンプリングスイッチSが導通状態になる
と、画像データが上記サンプリングキャパシタに書き込
まれ、信号電圧レベルに応じて各画素Pの点灯あるいは
消灯動作が行われる。サンプリングスイッチSが非導通
状態になった後にも、信号電圧はサンプリングキャパシ
タに保持され、PALC表示部11のアクティブマトリ
クス動作が行われる。なお、実際に液晶30に印加され
る実効電圧は、中間シート層23との容量分割によって
決定される。
When the sampling switch S is turned on, the image data is written in the sampling capacitor, and each pixel P is turned on or off according to the signal voltage level. Even after the sampling switch S is turned off, the signal voltage is held in the sampling capacitor, and the active matrix operation of the PALC display unit 11 is performed. The effective voltage actually applied to the liquid crystal 30 is determined by capacity division with the intermediate sheet layer 23.

【0024】再び図1において、プラズマ駆動回路12
は、上述したプラズマ層22の放電チャネル27内に形
成された放電電極25に対して電源電圧Vccの電圧値
を波高値とする選択パルスを順次印加しつつ走査(線順
次走査)することによって各放電チャネル27を行単位
で放電させる機能を持っている。この機能を実現させる
ために、プラズマ駆動回路12の各行の出力端は、イン
ダクタ回路13を介してPALC表示部11におけるプ
ラズマ層22の各行の放電電極25に接続されている。
Referring again to FIG. 1, the plasma drive circuit 12
Is applied to the above-mentioned discharge electrode 25 formed in the discharge channel 27 of the plasma layer 22 while sequentially applying a selection pulse having a peak value of the voltage value of the power supply voltage Vcc (line-sequential scanning). It has a function of discharging the discharge channels 27 row by row. In order to realize this function, the output end of each row of the plasma drive circuit 12 is connected to the discharge electrode 25 of each row of the plasma layer 22 in the PALC display unit 11 via the inductor circuit 13.

【0025】図4に、プラズマ駆動系の1放電ライン
(1行)分の等価回路を示す。図4において、プラズマ
駆動回路12は、直流電源Eの高電位側と低電位側とを
スイッチSW1,SW2で選択する構成になっている。
また、インダクタ回路13は、プラズマ駆動回路12の
各行の出力端Oと放電電極25(例えば、カソード電極
K)との間に接続されたインダクタLを有する構成とな
っている。なお、図4において、抵抗Rは配線やスイッ
チSW1,SW2の抵抗分を示している。
FIG. 4 shows an equivalent circuit for one discharge line (one row) of the plasma drive system. In FIG. 4, the plasma drive circuit 12 has a configuration in which the high potential side and the low potential side of the DC power source E are selected by the switches SW1 and SW2.
Further, the inductor circuit 13 is configured to have an inductor L connected between the output end O of each row of the plasma drive circuit 12 and the discharge electrode 25 (for example, the cathode electrode K). In FIG. 4, the resistance R indicates the resistance of the wiring and the switches SW1 and SW2.

【0026】このプラズマ駆動系において、スイッチS
W1とスイッチSW2とはオン/オフ動作に関して全く
逆の動作を行うようになっている。すなわち、スイッチ
SW1がオン(閉)のときスイッチSW2がオフ
(開)、スイッチSW1がオフのときスイッチSW2が
オンとなる。そして、スイッチSW1のオンによって高
電位側が選択されたときは、放電電極25のカソード電
極Kおよびアノード電極Aに共に同じ高電位が与えら
れ、同電位となるためカソード電極Kとアノード電極A
との間で放電は起こらない。
In this plasma drive system, the switch S
W1 and the switch SW2 are designed to perform the opposite operations with respect to the on / off operation. That is, when the switch SW1 is on (closed), the switch SW2 is off (open), and when the switch SW1 is off, the switch SW2 is on. When the high potential side is selected by turning on the switch SW1, the same high potential is applied to both the cathode electrode K and the anode electrode A of the discharge electrode 25, and the potentials are the same, so that the cathode electrode K and the anode electrode A are the same.
No discharge occurs between and.

【0027】一方、スイッチSW2のオンによって低電
位側が選択されたときには、電源電圧(選択パルス)が
インダクタLを介して放電電極25のカソード電極K−
アノード電極A間に印加されるため、カソード電極Kと
アノード電極Aとの間で放電が起こる。この放電によ
り、そのラインの放電チャネル27が導電性を持ち、先
述したサンプリングスイッチSとして機能するためその
1ライン分の画素が選択される。
On the other hand, when the low potential side is selected by turning on the switch SW2, the power supply voltage (selection pulse) passes through the inductor L and the cathode electrode K- of the discharge electrode 25.
Since the voltage is applied between the anode electrodes A, discharge occurs between the cathode electrode K and the anode electrode A. By this discharge, the discharge channel 27 of that line has conductivity and functions as the sampling switch S described above, so that the pixels for that one line are selected.

【0028】この選択状態において、そのラインに対応
する液晶駆動回路14A/14Bから表示すべき信号が
PALC表示部11における液晶層21の信号電極Y
(図2を参照)に供給されることで、PALC表示部1
1に画像が表示される。なお、本例では、PALC表示
部11に対してその上下両側に液晶駆動回路14A,1
4Bを配した構成を例に採ったが、液晶駆動回路を必ず
しも上下両側に配置する必要はなく、PALC表示部1
1の上下いずれか一方側にのみ配置することも可能であ
る。
In this selected state, the signal to be displayed from the liquid crystal drive circuit 14A / 14B corresponding to that line is the signal electrode Y of the liquid crystal layer 21 in the PALC display section 11.
(See FIG. 2), the PALC display unit 1
The image is displayed at 1. In this example, the liquid crystal drive circuits 14A, 1 are provided on the upper and lower sides of the PALC display unit 11.
Although the configuration in which 4B is arranged is taken as an example, the liquid crystal drive circuit does not necessarily have to be arranged on both upper and lower sides, and the PALC display unit 1
It is also possible to dispose only on one of the upper and lower sides of 1.

【0029】次に、インダクタ回路13におけるインダ
クタLの作用について説明する。ここでは、一例とし
て、液晶パネルが42インチのサイズのXGA(extende
d graphics array)表示規格の場合を例にとるものとす
ると、放電電極25間、即ちアノード電極Aとカソード
電極Kとの間の容量成分は100[pF]程度である。
この放電電極25を1[mH]程度のインダクタLを介
して駆動すると、およそ2[μs]周期の共振が起き
る。
Next, the operation of the inductor L in the inductor circuit 13 will be described. Here, as an example, a 42-inch liquid crystal panel has an XGA (extende
Taking the case of the d graphics array) display standard as an example, the capacitance component between the discharge electrodes 25, that is, between the anode electrode A and the cathode electrode K is about 100 [pF].
When this discharge electrode 25 is driven through the inductor L of about 1 [mH], resonance of about 2 [μs] cycle occurs.

【0030】すなわち、プラズマ駆動回路12からイン
ダクタLに選択パルスが印加されることにより、インダ
クタLは放電電極25間の容量成分と共振回路を形成す
る。当然、パネル構造による放電電極25間の容量、イ
ンダクタLのインダクタンスによって共振の周波数は変
化する。インダクタLに印加される電圧が低く、放電極
極25間で放電していない状態では、この共振が持続し
て駆動波形に重畳される。この場合の駆動波形を図5
(A)に示す。
That is, when the selection pulse is applied from the plasma drive circuit 12 to the inductor L, the inductor L forms a resonance circuit with the capacitance component between the discharge electrodes 25. Naturally, the resonance frequency changes depending on the capacitance between the discharge electrodes 25 and the inductance of the inductor L due to the panel structure. In the state where the voltage applied to the inductor L is low and there is no discharge between the discharge electrode poles 25, this resonance continues and is superimposed on the drive waveform. The drive waveform in this case is shown in FIG.
It shows in (A).

【0031】一方、電源電圧Vccの電圧値を放電状態
を維持できる程度の値(放電維持電圧)に設定してお
き、この電源電圧Vccの電圧値を波高値とする選択パ
ルスをインダクタLに印加すると、共振によるはじめの
アンダーシュートにより、理論的には電源電圧Vccの
電圧値の2倍近い電圧が発生する。この場合の駆動波形
を図5(B)に示す。そして、この高い電圧が放電電極
25間に印加されることにより、放電電極25間で放電
が起きる。
On the other hand, the voltage value of the power supply voltage Vcc is set to a value that can maintain the discharge state (discharge maintaining voltage), and a selection pulse for setting the voltage value of the power supply voltage Vcc as a peak value is applied to the inductor L. Then, due to the first undershoot due to resonance, theoretically a voltage close to twice the voltage value of the power supply voltage Vcc is generated. The drive waveform in this case is shown in FIG. Then, when this high voltage is applied between the discharge electrodes 25, discharge occurs between the discharge electrodes 25.

【0032】放電が始まると、放電電極25間の容量成
分が、放電で導通した状態となることによって抵抗成分
に変わり、放電電極25間のインピーダンスが急激に下
がるため、共振はすぐに減衰する。その結果、図5
(B)に示すように、放電電極25間に印加される電圧
は放電維持電圧、即ち電源電圧に素早く収束する。
When the discharge starts, the capacitance component between the discharge electrodes 25 changes to a resistance component by being brought into conduction by the discharge, and the impedance between the discharge electrodes 25 sharply decreases, so that the resonance is immediately attenuated. As a result,
As shown in (B), the voltage applied between the discharge electrodes 25 quickly converges to the discharge sustaining voltage, that is, the power supply voltage.

【0033】上述したように、プラズマ駆動回路12の
各行の出力端Oと放電電極25との間にインダクタLを
接続したことにより、プラズマ駆動回路12から選択パ
ルスが出力されたときに、インダクタLと放電電極25
間の容量成分とによって共振回路が形成され、その共振
によるはじめのアンダーシュートによって放電電極25
のアノード電極A−カソード電極K間に電源電圧Vcc
の2倍近くの電圧が放電開始電圧として瞬時に印加され
ることになるため、電源電圧Vccが放電維持電圧程度
の低い電圧であっても、確実に放電を起こすことができ
る。
As described above, by connecting the inductor L between the output terminal O of each row of the plasma drive circuit 12 and the discharge electrode 25, when the selection pulse is output from the plasma drive circuit 12, the inductor L is connected. And discharge electrode 25
A resonance circuit is formed by the capacitance component between the discharge electrode 25 and the first undershoot due to the resonance.
Power supply voltage Vcc between the anode electrode A and the cathode electrode K of
Since a voltage nearly twice as high as the discharge start voltage is instantaneously applied, even if the power supply voltage Vcc is a voltage as low as the discharge sustaining voltage, the discharge can be reliably generated.

【0034】換言すれば、共振の作用によって電源電圧
Vccよりも大きい電圧を生成し、この生成した高い電
圧を放電電極25間に放電開始電圧として印加すること
が可能なため、電源電圧Vccとしては放電維持電圧程
度の低い電圧に設定しておいても、放電開始に必要な十
分な電圧を放電電極25間に印加することが可能であ
る。また、経時的な放電開始電圧の変化に対しても十分
余裕のある大きさの電圧を発生させることが可能なた
め、製造時の電圧設定も容易である。
In other words, it is possible to generate a voltage higher than the power supply voltage Vcc by the action of resonance and apply the generated high voltage as a discharge start voltage between the discharge electrodes 25. Therefore, as the power supply voltage Vcc, Even if the voltage is set as low as the sustaining voltage, it is possible to apply a sufficient voltage required for starting the discharge between the discharge electrodes 25. Further, since it is possible to generate a voltage having a sufficient margin even with respect to the change of the discharge starting voltage with time, it is easy to set the voltage at the time of manufacturing.

【0035】また、インダクタLと放電電極25間の容
量成分とで形成される共振回路の場合、放電が始まる
と、放電電極25間のインピーダンスが急激に下がり、
共振がすぐに減衰して放電電極25間に印加される電圧
が電源電圧Vccに素早く収束するため、高い電圧が放
電電極25間に印加されるのは放電が開始する瞬間だけ
であり、放電電流を必要最小限のレベルに抑制すること
が可能である。これにより、放電時におけるカソード電
極Kのスパッタに起因する透過率劣化を抑制できるた
め、装置の長寿命化が可能となる。同時に、電力も必要
最小限に抑え、電力の無駄な消費を抑えることができる
ため、装置の低消費電力化が可能となる。
Further, in the case of the resonance circuit formed by the inductor L and the capacitance component between the discharge electrodes 25, when the discharge starts, the impedance between the discharge electrodes 25 sharply decreases,
Since the resonance is immediately attenuated and the voltage applied between the discharge electrodes 25 quickly converges to the power supply voltage Vcc, the high voltage is applied between the discharge electrodes 25 only at the moment when the discharge starts, and the discharge current Can be suppressed to a necessary minimum level. As a result, the deterioration of the transmittance due to the sputtering of the cathode electrode K during discharge can be suppressed, and the life of the device can be extended. At the same time, the power consumption can be suppressed to the necessary minimum and wasteful consumption of the power can be suppressed, so that the power consumption of the device can be reduced.

【0036】また、図5(A)に示す駆動波形から明ら
かなように、放電が開始する前は、駆動終了時の駆動波
形の立ち上がり時にもオーバーシュートが発生すること
になる。これに対し、放電後は、放電電極25間の容量
成分が抵抗成分に変わった状態が続き、放電電極25間
のインピーダンスが低い状態にあるので、図5(B)の
駆動波形に示すように、駆動終了時の駆動波形の立ち上
がり時にオーバーシュートが発生することもない。この
ため、液晶セルへのデータ書き込み動作に悪影響を与え
ることもない。
Further, as is clear from the drive waveform shown in FIG. 5 (A), before the discharge starts, an overshoot also occurs at the rise of the drive waveform at the end of the drive. On the other hand, after the discharge, the state in which the capacitance component between the discharge electrodes 25 is changed to the resistance component continues, and the impedance between the discharge electrodes 25 is low. Therefore, as shown in the drive waveform of FIG. The overshoot does not occur when the drive waveform rises at the end of drive. Therefore, it does not adversely affect the data writing operation to the liquid crystal cell.

【0037】なお、本実施形態では、プラズマ駆動回路
12による走査に同期して各行の駆動開始時に電源電圧
Vccに基づいてそれよりも大きい電圧値の放電開始電
圧を発生して放電電極25に印加する手段として、イン
ダクタLと放電電極25間の容量成分とで形成される共
振回路を用いた場合を例に採って説明したが、これに限
られるものではなく、昇圧回路など、電源電圧Vccに
基づいてそれよりも大きい電圧値の放電開始電圧を発生
し得る構成のものであれば良い。
In this embodiment, at the start of driving each row in synchronization with the scanning by the plasma drive circuit 12, a discharge start voltage having a voltage value higher than that is generated based on the power supply voltage Vcc and applied to the discharge electrode 25. As a means to do so, the case where the resonance circuit formed by the inductor L and the capacitance component between the discharge electrodes 25 is used has been described as an example, but the means is not limited to this, and the power supply voltage Vcc is not limited to the booster circuit. Any structure may be used as long as it can generate a discharge starting voltage having a voltage value higher than that.

【0038】次に、上記構成のプラズマアドレス型液晶
表示装置における全体の動作について、図6のタイミン
グチャートを用いて説明する。
Next, the overall operation of the plasma addressed liquid crystal display device having the above structure will be described with reference to the timing chart of FIG.

【0039】図1において、プラズマ駆動回路12は、
各行の出力端から選択パルス(走査パルス)を順次出力
することにより、プラズマ放電が行われる放電チャネル
27(図2を参照)を線順次で選択走査する。このと
き、プラズマ駆動回路12とPALC表示部11との間
にインダクタ回路13が挿入されていることで、先述し
たインダクタLの作用により、図6のタイミングチャー
トから明らかなように、各選択パルスの立ち下がり時
(駆動開始時)に、電源電圧Vccである放電維持電圧
よりも大きい電圧値の放電開始電圧が発生する。
In FIG. 1, the plasma driving circuit 12 is
By sequentially outputting the selection pulse (scanning pulse) from the output end of each row, the discharge channel 27 (see FIG. 2) in which plasma discharge is performed is line-sequentially selected and scanned. At this time, since the inductor circuit 13 is inserted between the plasma drive circuit 12 and the PALC display unit 11, the action of the above-described inductor L causes the selection pulse of each selection pulse to be clearly understood from the timing chart of FIG. At the time of falling (at the start of driving), a discharge starting voltage having a voltage value higher than the discharge sustaining voltage which is the power supply voltage Vcc is generated.

【0040】そして、この放電開始電圧が放電チャネル
27内の放電電極25間に印加されることにより、放電
チャネル27内にプラズマ放電が発生する。すると、放
電チャネル27の内部はほぼ一様にアノード電極Aの電
位になり、一行ごとの画素選択が行われる。すなわち、
一本の放電チャネル5は、マトリクス方式の表示装置に
おける一本の走査線に対応し、サンプリングスイッチと
して機能する。
By applying this discharge starting voltage between the discharge electrodes 25 in the discharge channel 27, plasma discharge is generated in the discharge channel 27. Then, the inside of the discharge channel 27 is almost uniformly at the potential of the anode electrode A, and pixel selection is performed for each row. That is,
One discharge channel 5 corresponds to one scanning line in the matrix type display device and functions as a sampling switch.

【0041】このプラズマ駆動回路12による走査に同
期して、液晶駆動回路14A,14Bからは、選択され
た行の信号電極Y(図2を参照)の各々に画像データが
供給される。このように、ある行の放電チャネル5がプ
ラズマ放電し、そのプラズマサンプリングスイッチが導
通した状態で信号電極Yの各々に画像データが供給され
ることで、液晶セル(画素)の点灯もしくは消灯の制御
が行われる。プラズマサンプリングスイッチが非導通に
なった後にも画像データはそのまま画素内に保持され
る。図2の液晶層21は、バックライト32からの入射
光を画像データに応じて出射光に変調することで画像表
示を行う。
In synchronization with the scanning by the plasma driving circuit 12, image data is supplied from the liquid crystal driving circuits 14A and 14B to each of the signal electrodes Y (see FIG. 2) of the selected row. In this way, the discharge channel 5 of a certain row is plasma-discharged, and image data is supplied to each of the signal electrodes Y in a state where the plasma sampling switch is in a conductive state, thereby controlling the turning on or off of the liquid crystal cell (pixel). Is done. The image data is retained in the pixel as it is even after the plasma sampling switch is turned off. The liquid crystal layer 21 shown in FIG. 2 displays an image by modulating incident light from the backlight 32 into emitted light according to image data.

【0042】なお、上記実施形態では、プラズマアドレ
ス型液晶表示装置で適用した場合を例に採って説明した
が、本発明はこの適用例に限られるものではなく、表示
層とプラズマ層とを一体的に有し、マトリクス状に配置
された表示セルの各々を、プラズマ放電によってアドレ
ッシングしつつ表示駆動するPDPにも適用可能であ
る。この適用例の場合には、図1におけるプラズマ駆動
回路12が走査電極駆動回路に相当し、液晶駆動回路1
4A,14Bがデータ電極駆動回路に相当し、図2にお
ける信号電極Yがデータ電極に、カソード電極Kが走査
電極に相当することになる。
In the above embodiment, the case where the invention is applied to the plasma addressed liquid crystal display device has been described as an example, but the present invention is not limited to this application example, and the display layer and the plasma layer are integrated. It is also applicable to a PDP in which each of the display cells that are provided in a matrix and are arranged in a matrix are driven for display while being addressed by plasma discharge. In the case of this application example, the plasma drive circuit 12 in FIG. 1 corresponds to the scan electrode drive circuit, and the liquid crystal drive circuit 1
4A and 14B correspond to the data electrode driving circuit, the signal electrode Y in FIG. 2 corresponds to the data electrode, and the cathode electrode K corresponds to the scanning electrode.

【0043】[0043]

【発明の効果】以上説明したように、本発明によれば、
各行の駆動開始時に電源電圧に基づいてそれよりも大き
い電圧値の放電開始電圧を生成し、この生成した放電開
始電圧を放電電極間に印加するようにしたことで、電源
電圧として放電維持電圧程度の低い電圧に設定しておい
ても、確実に放電を起こすことができる。また、高い電
圧が放電電極間に印加されるのは放電開始の瞬間だけで
あることから、放電電流を必要最小限のレベルに抑える
ことができ、よってカソード電極のスパッタに起因する
透過率劣化を抑制できるため、装置の長寿命化が可能に
なるとともに、電力も必要最小限に抑え、電力の無駄な
消費を抑えることができるため、装置の低消費電力化も
可能となる。
As described above, according to the present invention,
At the start of driving each row, a discharge start voltage with a voltage value higher than that is generated based on the power supply voltage, and the generated discharge start voltage is applied between the discharge electrodes. Even if the voltage is set to a low value, the discharge can be reliably generated. Further, since a high voltage is applied between the discharge electrodes only at the moment of starting the discharge, the discharge current can be suppressed to the necessary minimum level, and therefore the transmittance deterioration due to the sputtering of the cathode electrode can be prevented. Since the power consumption can be suppressed, the life of the device can be extended, and the power consumption can be suppressed to the necessary minimum and wasteful consumption of the power can be suppressed, so that the power consumption of the device can be reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施形態に係るプラズマアドレス型
液晶表示装置の全体の構成を示すブロック図である。
FIG. 1 is a block diagram showing an overall configuration of a plasma addressed liquid crystal display device according to an embodiment of the present invention.

【図2】PALC表示部の具体的な構造の一例を示す断
面図である。
FIG. 2 is a cross-sectional view showing an example of a specific structure of a PALC display unit.

【図3】PALC表示部の動作原理の説明に供する模式
図である。
FIG. 3 is a schematic diagram for explaining an operation principle of a PALC display unit.

【図4】プラズマ駆動系の1放電ライン分の等価回路を
示す図である。
FIG. 4 is a diagram showing an equivalent circuit for one discharge line of a plasma drive system.

【図5】放電電極間に印加される駆動波形を示す波形図
であり、(A)は放電しない場合の波形を、(B)は放
電しているときの波形をそれぞれ示している。
5A and 5B are waveform diagrams showing drive waveforms applied between discharge electrodes, where FIG. 5A shows a waveform in the case of no discharge and FIG. 5B shows a waveform in the case of discharge.

【図6】プラズマアドレス型液晶表示装置の駆動タイミ
ング例を示すタイミングチャートである。
FIG. 6 is a timing chart showing an example of driving timing of a plasma addressed liquid crystal display device.

【符号の説明】[Explanation of symbols]

11…PALC表示部、12…プラズマ駆動回路、13
…インダクタ回路、14A,14B…液晶駆動回路、2
1…液晶層、22…プラズマ層、23…中間シート層、
25…プラズマ放電電極、27…放電チャネル、30…
液晶、A…アノード電極、K…カソード電極
11 ... PALC display unit, 12 ... Plasma drive circuit, 13
... inductor circuit, 14A, 14B ... liquid crystal drive circuit, 2
1 ... Liquid crystal layer, 22 ... Plasma layer, 23 ... Intermediate sheet layer,
25 ... Plasma discharge electrode, 27 ... Discharge channel, 30 ...
Liquid crystal, A ... Anode electrode, K ... Cathode electrode

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 放電チャネルを含む表示セルがマトリク
ス状に配置されてなる表示部と、 前記放電チャネル内に形成された放電電極に対して電源
電圧の電圧値を波高値とする選択パルスを順次印加しつ
つ走査する駆動手段と、 前記駆動手段による走査に同期して各行の駆動開始時に
前記電源電圧に基づいてそれよりも大きい電圧値の放電
開始電圧を発生して前記放電電極に印加する放電開始電
圧発生手段とを備えたことを特徴とするプラズマ表示装
置。
1. A display unit in which display cells including discharge channels are arranged in a matrix, and a selection pulse having a peak value of a power supply voltage is sequentially applied to a discharge electrode formed in the discharge channel. Driving means for scanning while applying, and discharge for applying to the discharge electrodes by generating a discharge starting voltage having a voltage value higher than that based on the power supply voltage at the start of driving of each row in synchronization with the scanning by the driving means. A plasma display device comprising a starting voltage generating means.
【請求項2】 前記放電開始電圧発生手段は、前記駆動
手段の前記選択パルスを出力する各行ごとの出力端と前
記放電電極との間に接続されたインダクタを有し、前記
走査パルスが出力されたときに前記インダクタと前記放
電電極間の容量成分とによって共振回路を形成すること
を特徴とする請求項1記載のプラズマ表示装置。
2. The discharge starting voltage generating means has an inductor connected between an output end of each row for outputting the selection pulse of the driving means and the discharge electrode, and outputs the scan pulse. 2. The plasma display device according to claim 1, wherein a resonance circuit is formed by the inductor and the capacitance component between the discharge electrodes when the discharge circuit is turned on.
【請求項3】 前記表示部は、列単位に配された信号電
極を含む表示層と、行単位に形成された放電チャネルを
含み、前記表示層に重ねて設けられたプラズマ層とを有
することを特徴とする請求項1記載のプラズマ表示装
置。
3. The display unit includes a display layer including signal electrodes arranged in columns, and a plasma layer including discharge channels formed in rows, the plasma layer being overlaid on the display layers. The plasma display device according to claim 1, wherein:
【請求項4】 前記放電開始電圧発生手段は、前記駆動
手段の前記選択パルスを出力する各行ごとの出力端と前
記放電電極との間に接続されたインダクタを有し、前記
走査パルスが出力されたときに前記インダクタと前記放
電電極間の容量成分とによって共振回路を形成すること
を特徴とする請求項3記載のプラズマ表示装置。
4. The discharge starting voltage generating means has an inductor connected between an output end of each row for outputting the selection pulse of the driving means and the discharge electrode, and outputs the scan pulse. 4. The plasma display device according to claim 3, wherein a resonance circuit is formed by the capacitance component between the inductor and the discharge electrode when the discharge circuit is activated.
【請求項5】 前記インダクタはそのインダクタンス
が、前記共振回路の共振周期が行選択期間よりも短くな
るように設定されていることを特徴とする請求項4記載
のプラズマ表示装置。
5. The plasma display device according to claim 4, wherein the inductance of the inductor is set so that the resonance cycle of the resonance circuit is shorter than the row selection period.
【請求項6】 前記共振回路は、前記放電チャネルの放
電によるインピーダンス変化で共振が急激に減衰するこ
とを特徴とする請求項4記載のプラズマ表示装置。
6. The plasma display device as claimed in claim 4, wherein the resonance circuit abruptly attenuates resonance due to a change in impedance due to discharge of the discharge channel.
【請求項7】 前記プラズマ層は、中間シート層を介し
て前記表示層に接合されるとともに、透明絶縁基板と前
記中間シート層との間の空隙に放電可能な気体が封入さ
れてなることを特徴とする請求項3記載のプラズマ表示
装置。
7. The plasma layer is bonded to the display layer via an intermediate sheet layer, and a dischargeable gas is sealed in a gap between the transparent insulating substrate and the intermediate sheet layer. 4. The plasma display device according to claim 3, which is characterized in that.
【請求項8】 前記表示層は、透明絶縁基板と前記中間
シート層との間の間隙に液晶が封入されてなる液晶層で
あることを特徴とする請求項7記載のプラズマ表示装
置。
8. The plasma display device according to claim 7, wherein the display layer is a liquid crystal layer in which liquid crystal is filled in a gap between the transparent insulating substrate and the intermediate sheet layer.
JP2001260625A 2001-08-30 2001-08-30 Plasma display device Pending JP2003066895A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001260625A JP2003066895A (en) 2001-08-30 2001-08-30 Plasma display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001260625A JP2003066895A (en) 2001-08-30 2001-08-30 Plasma display device

Publications (1)

Publication Number Publication Date
JP2003066895A true JP2003066895A (en) 2003-03-05

Family

ID=19087799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001260625A Pending JP2003066895A (en) 2001-08-30 2001-08-30 Plasma display device

Country Status (1)

Country Link
JP (1) JP2003066895A (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09197367A (en) * 1996-01-12 1997-07-31 Sony Corp Plasma address display device
JPH11338416A (en) * 1998-05-21 1999-12-10 Fujitsu Ltd Driving method of plasma display panel
JPH11344948A (en) * 1998-06-03 1999-12-14 Pioneer Electron Corp Driving device for display panel
JPH11352927A (en) * 1998-06-04 1999-12-24 Nec Corp Driving unit for plasma display panel
JP2000250484A (en) * 1999-03-01 2000-09-14 Pioneer Electronic Corp Driving device of display panel
JP2001013919A (en) * 1999-06-30 2001-01-19 Fujitsu Ltd Driving circuit of display panel on which light emitting efficiency is improved
JP2001075528A (en) * 1999-09-02 2001-03-23 Matsushita Electric Ind Co Ltd Display device and its driving method

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09197367A (en) * 1996-01-12 1997-07-31 Sony Corp Plasma address display device
JPH11338416A (en) * 1998-05-21 1999-12-10 Fujitsu Ltd Driving method of plasma display panel
JPH11344948A (en) * 1998-06-03 1999-12-14 Pioneer Electron Corp Driving device for display panel
JPH11352927A (en) * 1998-06-04 1999-12-24 Nec Corp Driving unit for plasma display panel
JP2000250484A (en) * 1999-03-01 2000-09-14 Pioneer Electronic Corp Driving device of display panel
JP2001013919A (en) * 1999-06-30 2001-01-19 Fujitsu Ltd Driving circuit of display panel on which light emitting efficiency is improved
JP2001075528A (en) * 1999-09-02 2001-03-23 Matsushita Electric Ind Co Ltd Display device and its driving method

Similar Documents

Publication Publication Date Title
KR100260580B1 (en) Apparatus for adressing data storage elements with an ionizable gas excited by an ac energy source
JPH09245627A (en) Gas discharge display device, manufacture thereof and drive method of panel thereof
KR100340972B1 (en) Plasma address display device
JP3319042B2 (en) Plasma address display
JP3254966B2 (en) Driving method of plasma addressed display panel
JP2003066895A (en) Plasma display device
JP3600495B2 (en) Plasma address display
JP2000235177A (en) Plasma address display device
KR100294542B1 (en) Plasma display panel and its driving method
KR100585630B1 (en) Method Of Driving Plasma Address Liquid Crystal Display
KR100421855B1 (en) plasma display panel
KR100286452B1 (en) Plasma Address Liquid Crystal Display
KR20010051282A (en) Plasma addressing display device and Driving method thereof
JPH11305211A (en) Plasma address color display device and its driving method
JPH10171414A (en) Method of initial aging of picture display device
JP2001290456A (en) Discharge cell device and its driving method
JPH07244268A (en) Plasma address liquid crystal display device
JP2001125075A (en) Plasma address display device and driving method therefor
JPH08304770A (en) Plasma address display device
JP2003140608A (en) Discharge cell device and plasma address display device
JP2000214801A (en) Plasma address display
JPH08315738A (en) Plasma using display device
JPH09113882A (en) Plasma address display device and driving method therefor
JPH0675535A (en) Plasma address electrooptical device
JP2003015597A (en) Display device and driving method therefor

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20080801

Free format text: JAPANESE INTERMEDIATE CODE: A621

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20091008

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091008

RD04 Notification of resignation of power of attorney

Effective date: 20091028

Free format text: JAPANESE INTERMEDIATE CODE: A7424

A977 Report on retrieval

Effective date: 20110316

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20110920

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20120403

Free format text: JAPANESE INTERMEDIATE CODE: A02