JP2003051583A - Semiconductor storage device and its manufacturing method - Google Patents

Semiconductor storage device and its manufacturing method

Info

Publication number
JP2003051583A
JP2003051583A JP2002104692A JP2002104692A JP2003051583A JP 2003051583 A JP2003051583 A JP 2003051583A JP 2002104692 A JP2002104692 A JP 2002104692A JP 2002104692 A JP2002104692 A JP 2002104692A JP 2003051583 A JP2003051583 A JP 2003051583A
Authority
JP
Japan
Prior art keywords
film
iridium oxide
insulating film
interlayer insulating
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002104692A
Other languages
Japanese (ja)
Other versions
JP3738229B2 (en
Inventor
Toru Nasu
徹 那須
Yoshihisa Nagano
能久 長野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2002104692A priority Critical patent/JP3738229B2/en
Publication of JP2003051583A publication Critical patent/JP2003051583A/en
Application granted granted Critical
Publication of JP3738229B2 publication Critical patent/JP3738229B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Memories (AREA)

Abstract

PROBLEM TO BE SOLVED: To surely improve the barrier property of an iridium oxide film contained in the lower electrode of a capacitance element as an oxygen barrier film. SOLUTION: An interlayer insulating film 14 is formed on a semiconductor substrate 10 to cover a field-effect transistor, and a contact plug 15 is formed in the insulating film 14 so that the plug 15 may be connected to the drain region 12. The lower electrode 16 of the capacitance element is formed on the insulating film 14 so that the electrode 16 may be connected to the plug 15 and the electrode 16 is constituted of a first-conductivity barrier film 16a, a second-conductivity iridium oxide barrier film (oxygen barrier film) 16b, and a metallic film 16c. The mean crystal grain diameter of the granular crystals constituting the barrier film 16b is adjusted to <=1/2 of the thickness of the film 16.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、酸化イリジウム
膜、特にスタック型強誘電体メモリセルの電極として用
いられる酸化イリジウム膜およびその製造方法に関する
ものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an iridium oxide film, particularly an iridium oxide film used as an electrode of a stack type ferroelectric memory cell, and a method for manufacturing the same.

【0002】[0002]

【従来の技術】近年、動作電圧が低いと共に高速で書き
込み及び読み出しが可能な不揮発性RAMの実用化を目
指し、自発分極特性を有する強誘電体膜に関する研究開
発が盛んに行われている。
2. Description of the Related Art In recent years, research and development of a ferroelectric film having a spontaneous polarization characteristic have been actively conducted with the aim of putting a nonvolatile RAM capable of high-speed writing and reading with a low operating voltage into practical use.

【0003】これら高誘電体膜又は強誘電体膜を容量絶
縁膜として用いる半導体メモリにおいて、メガビット級
の高集積メモリを実現する場合には、従来のプレーナ型
メモリセルに代えて、スタック型のメモリセルが用いら
れる。
In the case of realizing a highly integrated memory of the megabit class in a semiconductor memory using these high dielectric film or ferroelectric film as a capacitance insulating film, a stack type memory is used instead of the conventional planar type memory cell. Cells are used.

【0004】このスタック型のメモリセルにおける課題
は、電界効果型トランジスタを覆う層間絶縁膜に形成さ
れたコンタクトプラグと、層間絶縁膜の上に形成された
容量素子の下部電極との接触面が、強誘電体膜又は高誘
電体膜を構成する絶縁性金属酸化物を結晶化する際に必
要な酸素雰囲気での高温の熱処理時に酸化される事態を
防止することである。
The problem with this stack type memory cell is that the contact surface between the contact plug formed in the interlayer insulating film covering the field effect transistor and the lower electrode of the capacitive element formed on the interlayer insulating film is This is to prevent the situation where the insulating metal oxide forming the ferroelectric film or the high dielectric film is oxidized during high-temperature heat treatment in an oxygen atmosphere necessary for crystallization.

【0005】そこで、通常、コンタクトプラグと下部電
極との間に、酸素バリア膜として、導電性酸化物である
酸化イリジウム膜が設けられる。
Therefore, an iridium oxide film which is a conductive oxide is usually provided as an oxygen barrier film between the contact plug and the lower electrode.

【0006】酸化イリジウム膜を形成する方法として
は、イリジウムよりなる金属ターゲットをスパッタリン
グし、スパッタリングされたイリジウムを基板近傍で酸
化させる反応性スパッタリング法が提案されている(日
本写真学会(1988)、Vol.51,No.1, P.3)。
As a method for forming an iridium oxide film, there has been proposed a reactive sputtering method in which a metal target made of iridium is sputtered and the sputtered iridium is oxidized in the vicinity of the substrate (Japan Photographic Society (1988), Vol. .51, No.1, P.3).

【0007】[0007]

【発明が解決しようとする課題】しかしながら、前述の
文献においては、反応性スパッタリング法により形成さ
れる酸化イリジウム膜の酸素バリア性を向上させるため
の具体的な条件については検討されていない。
However, the above-mentioned document does not discuss specific conditions for improving the oxygen barrier property of the iridium oxide film formed by the reactive sputtering method.

【0008】このため、従来においては、酸化イリジウ
ム膜の酸素バリア性を確実に向上させることができない
という問題がある。
Therefore, there is a problem in the related art that the oxygen barrier property of the iridium oxide film cannot be reliably improved.

【0009】前記に鑑み、本発明は、容量素子の電極が
酸素バリア膜として有している酸化イリジウム膜のバリ
ア性を確実に向上させることを目的とする。
In view of the above, it is an object of the present invention to surely improve the barrier property of an iridium oxide film which an electrode of a capacitive element has as an oxygen barrier film.

【0010】[0010]

【課題を解決するための手段】前記の目的を達成するた
め、本発明に係る第1の半導体記憶装置は、半導体基板
上に形成された層間絶縁膜と、層間絶縁膜に形成された
コンタクトプラグと、層間絶縁膜の上に形成され、電極
がコンタクトプラグと接続された容量素子とを備え、電
極は酸素バリア膜として酸化イリジウム膜を有し、酸化
イリジウム膜を構成する粒状結晶の平均結晶粒径は酸化
イリジウム膜の厚さの1/2以下である。
In order to achieve the above-mentioned object, a first semiconductor memory device according to the present invention comprises an interlayer insulating film formed on a semiconductor substrate and a contact plug formed on the interlayer insulating film. And an electrode having an iridium oxide film as an oxygen barrier film, the capacitor being formed on the interlayer insulating film and having an electrode connected to the contact plug. The average crystal grain of the granular crystals forming the iridium oxide film. The diameter is 1/2 or less of the thickness of the iridium oxide film.

【0011】本発明に係る第1の半導体記憶装置による
と、酸化イリジウム膜を構成する粒状結晶の平均結晶粒
径は該酸化イリジウム膜の厚さの1/2以下であるか
ら、酸化イリジウム膜における酸素原子の拡散パスは屈
曲しており、酸素原子は結晶粒界を拡散し難いので、酸
化イリジウム膜の酸素バリア性は確実に向上する。
According to the first semiconductor memory device of the present invention, since the average crystal grain size of the granular crystals forming the iridium oxide film is not more than half the thickness of the iridium oxide film, Since the diffusion path of oxygen atoms is bent and oxygen atoms are difficult to diffuse in the crystal grain boundaries, the oxygen barrier property of the iridium oxide film is surely improved.

【0012】第1の半導体記憶装置において、酸化イリ
ジウム膜の膜厚は200nm以下であることが好まし
い。
In the first semiconductor memory device, the thickness of the iridium oxide film is preferably 200 nm or less.

【0013】このようにすると、酸化イリジウム膜を構
成する粒状結晶の平均結晶粒径を、酸化イリジウム膜の
厚さの1/2以下に確実にすることができる。
By doing so, it is possible to ensure that the average crystal grain size of the granular crystals forming the iridium oxide film is 1/2 or less of the thickness of the iridium oxide film.

【0014】本発明に係る第2の半導体記憶装置は、半
導体基板上に形成された層間絶縁膜と、層間絶縁膜に形
成されたコンタクトプラグと、層間絶縁膜の上に形成さ
れ、電極がコンタクトプラグと接続された容量素子とを
備え、電極は酸素バリア膜として酸化イリジウム膜を有
し、該酸化イリジウム膜は、平均結晶粒径が互いに異な
る複数の層を有している。
In a second semiconductor memory device according to the present invention, an interlayer insulating film formed on a semiconductor substrate, a contact plug formed on the interlayer insulating film, and an electrode formed on the interlayer insulating film and having a contact. The capacitor includes a capacitor connected to the plug, the electrode has an iridium oxide film as an oxygen barrier film, and the iridium oxide film has a plurality of layers having different average crystal grain sizes.

【0015】本発明に係る第2の半導体記憶装置による
と、酸素バリア膜となる酸化イリジウム膜は、平均結晶
粒径が互いに異なる複数の層を有しているため、酸素原
子は、平均結晶粒径が小さい方の層を構成する結晶の粒
界を拡散し難いので、酸化イリジウム膜の酸素バリア性
は向上する。一方、平均結晶粒径が大きい方の層は、酸
素バリア膜と接する膜との密着性を向上させる。
According to the second semiconductor memory device of the present invention, since the iridium oxide film serving as the oxygen barrier film has a plurality of layers having different average crystal grain sizes, the oxygen atoms have the average crystal grain size. Since it is difficult to diffuse the grain boundary of the crystal forming the layer having the smaller diameter, the oxygen barrier property of the iridium oxide film is improved. On the other hand, the layer having the larger average crystal grain size improves the adhesiveness with the film in contact with the oxygen barrier film.

【0016】第2の半導体記憶装置において、複数の層
を構成する下層の平均結晶粒径は相対的に大きく、且つ
複数の層を構成する上層の平均結晶粒径は相対的に小さ
いことが好ましい。
In the second semiconductor memory device, it is preferable that the lower layer constituting the plurality of layers has a relatively large average grain size and the upper layer constituting the plurality of layers has a relatively small average grain size. .

【0017】このようにすると、酸素バリア膜の上方か
ら接近してくる酸素原子の拡散を上層が阻止すると共
に、酸素バリア膜の下側に形成される膜との密着性を下
層が向上させることができる。
In this way, the upper layer prevents the diffusion of oxygen atoms approaching from above the oxygen barrier film, and the lower layer improves the adhesion to the film formed on the lower side of the oxygen barrier film. You can

【0018】この場合、下層の膜厚は30nm以下であ
り、且つ上層の膜厚は200nm以下であることが好ま
しい。
In this case, the thickness of the lower layer is preferably 30 nm or less and the thickness of the upper layer is preferably 200 nm or less.

【0019】このようにすると、上層が酸素原子の拡散
を確実に阻止すると共に、下層が酸素バリア膜の下側に
形成される膜との密着性を確実に向上させることができ
る。
By doing so, the upper layer can surely prevent the diffusion of oxygen atoms, and the lower layer can surely improve the adhesion to the film formed below the oxygen barrier film.

【0020】本発明に係る第3の半導体記憶装置は、半
導体基板上に形成された電界効果型トランジスタと、電
界効果型トランジスタを覆うように形成された層間絶縁
膜と、層間絶縁膜に形成され、電界効果型トランジスタ
のソース領域又はドレイン領域と接続されたコンタクト
プラグと、層間絶縁膜の上に形成され、下部電極がコン
タクトプラグと接続された容量素子とを備え、下部電極
は酸素バリア膜として酸化イリジウム膜を有し、酸化イ
リジウム膜を構成する粒状結晶の平均結晶粒径は酸化イ
リジウム膜の厚さの1/2以下である。
A third semiconductor memory device according to the present invention includes a field effect transistor formed on a semiconductor substrate, an interlayer insulating film formed so as to cover the field effect transistor, and an interlayer insulating film. A contact plug connected to a source region or a drain region of a field effect transistor, and a capacitor element formed on an interlayer insulating film and having a lower electrode connected to the contact plug, the lower electrode serving as an oxygen barrier film. The average crystal grain size of the granular crystal that has the iridium oxide film and constitutes the iridium oxide film is not more than 1/2 of the thickness of the iridium oxide film.

【0021】本発明に係る第3の半導体記憶装置による
と、酸化イリジウム膜を構成する粒状結晶の平均結晶粒
径は該酸化イリジウム膜の厚さの1/2以下であるか
ら、酸化イリジウム膜における酸素原子の拡散パスは屈
曲しており、酸素原子は結晶粒界を拡散し難いので、酸
化イリジウム膜の酸素バリア性は確実に向上する。
According to the third semiconductor memory device of the present invention, the average crystal grain size of the granular crystals forming the iridium oxide film is not more than 1/2 of the thickness of the iridium oxide film. Since the diffusion path of oxygen atoms is bent and oxygen atoms are difficult to diffuse in the crystal grain boundaries, the oxygen barrier property of the iridium oxide film is surely improved.

【0022】第3の半導体記憶装置において、酸化イリ
ジウム膜の膜厚は200nm以下であることが好まし
い。
In the third semiconductor memory device, the thickness of the iridium oxide film is preferably 200 nm or less.

【0023】このようにすると、酸化イリジウム膜を構
成する粒状結晶の平均結晶粒径を、酸化イリジウム膜の
厚さの1/2以下に確実にすることができる。
By doing so, it is possible to ensure that the average crystal grain size of the granular crystals forming the iridium oxide film is 1/2 or less of the thickness of the iridium oxide film.

【0024】本発明に係る第4の半導体記憶装置は、半
導体基板上に形成された電界効果型トランジスタと、電
界効果型トランジスタを覆うように形成された層間絶縁
膜と、層間絶縁膜に形成され、電界効果型トランジスタ
のソース領域又はドレイン領域と接続されたコンタクト
プラグと、層間絶縁膜の上に形成され、下部電極がコン
タクトプラグと接続された容量素子とを備え、下部電極
は酸素バリア膜として酸化イリジウム膜を有し、該酸化
イリジウム膜は平均結晶粒径が互いに異なる複数の層を
有している。
In a fourth semiconductor memory device according to the present invention, a field effect transistor formed on a semiconductor substrate, an interlayer insulating film formed so as to cover the field effect transistor, and an interlayer insulating film are formed. A contact plug connected to a source region or a drain region of a field effect transistor, and a capacitor element formed on an interlayer insulating film and having a lower electrode connected to the contact plug, the lower electrode serving as an oxygen barrier film. It has an iridium oxide film, and the iridium oxide film has a plurality of layers having different average crystal grain sizes.

【0025】本発明に係る第4の半導体記憶装置による
と、酸素バリア膜となる酸化イリジウム膜は、平均結晶
粒径が互いに異なる複数の層を有しているため、酸素原
子は、平均結晶粒径が小さい方の層を構成する結晶の粒
界を拡散し難いので、酸化イリジウム膜の酸素バリア性
は向上する。一方、平均結晶粒径が大きい方の層は、酸
素バリア膜と接する膜との密着性を向上させる。
According to the fourth semiconductor memory device of the present invention, the iridium oxide film serving as the oxygen barrier film has a plurality of layers having different average crystal grain sizes. Since it is difficult to diffuse the grain boundary of the crystal forming the layer having the smaller diameter, the oxygen barrier property of the iridium oxide film is improved. On the other hand, the layer having the larger average crystal grain size improves the adhesiveness with the film in contact with the oxygen barrier film.

【0026】第4の半導体記憶装置において、複数の層
を構成する下層の平均結晶粒径は相対的に大きく、且つ
複数の層を構成する上層の平均結晶粒径は相対的に小さ
いことが好ましい。
In the fourth semiconductor memory device, it is preferable that the lower layer forming the plurality of layers has a relatively large average crystal grain size, and the upper layer forming the plurality of layers has a relatively small average grain size. .

【0027】このようにすると、酸素バリア膜の上方か
ら接近してくる酸素原子の拡散を上層が阻止すると共
に、酸素バリア膜の下側に形成される膜との密着性を下
層が向上させることができる。
In this way, the upper layer prevents diffusion of oxygen atoms approaching from above the oxygen barrier film, and the lower layer improves the adhesion to the film formed on the lower side of the oxygen barrier film. You can

【0028】この場合、下層の膜厚は30nm以下であ
り、且つ上層の膜厚は200nm以下であることが好ま
しい。
In this case, the thickness of the lower layer is preferably 30 nm or less and the thickness of the upper layer is preferably 200 nm or less.

【0029】このようにすると、上層が酸素原子の拡散
を確実に阻止すると共に、下層が酸素バリア膜の下側に
形成される膜との密着性を確実に向上させることができ
る。
By doing so, the upper layer can surely prevent the diffusion of oxygen atoms, and the lower layer can surely improve the adhesion to the film formed below the oxygen barrier film.

【0030】本発明に係る第1の半導体記憶装置の製造
方法は、半導体基板上に形成された層間絶縁膜と、層間
絶縁膜に形成されたコンタクトプラグと、層間絶縁膜の
上に形成され、電極がコンタクトプラグと接続された容
量素子とを備え、電極は酸素バリア膜として酸化イリジ
ウム膜を有する半導体記憶装置の製造方法を対象とし、
イリジウムを含むターゲットが配置された反応室に酸素
ガス及びアルゴンガスを導入して行なう反応性スパッタ
リング法により酸化イリジウム膜を成膜する工程を備
え、反応性スパッタリング法は、反応室内の酸素ガスの
実際の分圧をxとし、反応室内のアルゴンガスの実際の
分圧をyとしたときにx/(x+y)>0.5の関係が
成り立つ条件で行なわれる。
According to a first method of manufacturing a semiconductor memory device of the present invention, an interlayer insulating film formed on a semiconductor substrate, a contact plug formed on the interlayer insulating film, and an interlayer insulating film are formed. An electrode is provided with a capacitor connected to a contact plug, and the electrode is intended for a method for manufacturing a semiconductor memory device having an iridium oxide film as an oxygen barrier film,
It is equipped with a step of forming an iridium oxide film by a reactive sputtering method performed by introducing oxygen gas and argon gas into a reaction chamber in which a target containing iridium is placed. Is defined as x and the actual partial pressure of the argon gas in the reaction chamber is defined as y, the condition of x / (x + y)> 0.5 holds.

【0031】本発明に係る第2の半導体記憶装置の製造
方法は、半導体基板上に形成された電界効果型トランジ
スタと、電界効果型トランジスタを覆うように形成され
た層間絶縁膜と、層間絶縁膜に形成され、電界効果型ト
ランジスタのソース領域又はドレイン領域と接続された
コンタクトプラグと、層間絶縁膜の上に形成され、下部
電極がコンタクトプラグと接続された容量素子とを備
え、下部電極は酸素バリア膜として酸化イリジウム膜を
有する半導体記憶装置の製造方法を対象とし、反応性ス
パッタリング法は、反応室内の酸素ガスの実際の分圧を
xとし、反応室内のアルゴンガスの実際の分圧をyとし
たときにx/(x+y)>0.5の関係が成り立つ条件
で行なわれる。
A second method of manufacturing a semiconductor memory device according to the present invention is a field effect transistor formed on a semiconductor substrate, an interlayer insulating film formed so as to cover the field effect transistor, and an interlayer insulating film. A contact plug connected to the source region or the drain region of the field-effect transistor, and a capacitor element formed on the interlayer insulating film and having a lower electrode connected to the contact plug. The method of manufacturing a semiconductor memory device having an iridium oxide film as a barrier film is targeted. In the reactive sputtering method, the actual partial pressure of oxygen gas in the reaction chamber is x, and the actual partial pressure of argon gas in the reaction chamber is y. Is set under the condition that x / (x + y)> 0.5 holds.

【0032】本発明に係る第1又は第2の半導体記憶装
置の製造方法によると、反応室内に導入されるガスにお
ける、アルゴン原子に対する酸素ガスの割合が大きくな
るため、ターゲットに衝突してスパッタリングを起こす
原子がアルゴン原子から酸素原子に変わるので、スパッ
タリングされた粒子の運動エネルギーが小さくなり、こ
れに伴って、酸化イリジウム膜を構成する粒子の平均結
晶粒径が小さくなる。
According to the first or the second method for manufacturing a semiconductor memory device of the present invention, the ratio of oxygen gas to argon atoms in the gas introduced into the reaction chamber becomes large, so that sputtering is performed by colliding with the target. Since the generated atoms are changed from argon atoms to oxygen atoms, the kinetic energy of the sputtered particles becomes small, and the average crystal grain size of the particles forming the iridium oxide film becomes small accordingly.

【0033】従って、第1又は第2の半導体記憶装置の
製造方法によると、酸化イリジウム膜における酸素原子
の拡散パスは屈曲するため、酸素原子は結晶粒界を拡散
し難いので、酸化イリジウム膜の酸素バリア性は確実に
向上する。
Therefore, according to the first or second method of manufacturing a semiconductor memory device, the diffusion path of oxygen atoms in the iridium oxide film is bent, and it is difficult for oxygen atoms to diffuse in the crystal grain boundaries. The oxygen barrier property is definitely improved.

【0034】また、基板を室温以上の温度に保った状態
で酸化イリジウム膜を成膜できるので、コンタクトプラ
グと容量素子の下部電極との密着性が向上する。
Moreover, since the iridium oxide film can be formed while the substrate is kept at room temperature or higher, the adhesion between the contact plug and the lower electrode of the capacitor is improved.

【0035】本発明に係る第3の半導体装置の製造方法
は、半導体基板上に形成された層間絶縁膜と、層間絶縁
膜に形成されたコンタクトプラグと、層間絶縁膜の上に
形成され、電極がコンタクトプラグと接続された容量素
子とを備え、電極は、酸素バリア膜として平均結晶粒径
が互いに異なる多層からなる酸化イリジウム膜を有する
半導体記憶装置の製造方法を対象とし、反応性スパッタ
リング法は、反応室内の酸素ガスの実際の分圧をxと
し、反応室内のアルゴンガスの実際の分圧をyとしたと
きに、第1段階は、x/(x+y)<0.5の関係が成
り立つ条件で行なわれ、その後に行なわれる第2段階
は、x/(x+y)>0.5の関係が成り立つ条件で行
なわれる。
A third method for manufacturing a semiconductor device according to the present invention is an interlayer insulating film formed on a semiconductor substrate, a contact plug formed on the interlayer insulating film, and an electrode formed on the interlayer insulating film. Is provided with a capacitor connected to a contact plug, and the electrode is intended for a method for manufacturing a semiconductor memory device having an iridium oxide film composed of multiple layers having different average crystal grain sizes as an oxygen barrier film. , X is the actual partial pressure of oxygen gas in the reaction chamber, and y is the actual partial pressure of argon gas in the reaction chamber, the relationship of x / (x + y) <0.5 holds in the first stage. The second step, which is performed under the condition, is performed under the condition that the relationship of x / (x + y)> 0.5 holds.

【0036】本発明に係る第4の半導体記憶装置の製造
方法は、半導体基板上に形成された電界効果型トランジ
スタと、電界効果型トランジスタを覆うように形成され
た層間絶縁膜と、層間絶縁膜に形成され、電界効果型ト
ランジスタのソース領域又はドレイン領域と接続された
コンタクトプラグと、層間絶縁膜の上に形成され、下部
電極がコンタクトプラグと接続された容量素子とを備
え、下部電極は酸素バリア膜として平均結晶粒径が互い
に異なる多層からなる酸化イリジウム膜を有する半導体
記憶装置の製造方法を対象とし、反応性スパッタリング
法は、反応室内の酸素ガスの実際の分圧をxとし、反応
室内のアルゴンガスの実際の分圧をyとしたときに、第
1段階は、x/(x+y)<0.5の関係が成り立つ条
件で行なわれ、その後に行なわれる第2段階は、x/
(x+y)>0.5の関係が成り立つ条件で行なわれ
る。
According to a fourth method of manufacturing a semiconductor memory device of the present invention, a field effect transistor formed on a semiconductor substrate, an interlayer insulating film formed so as to cover the field effect transistor, and an interlayer insulating film. A contact plug connected to the source region or the drain region of the field-effect transistor, and a capacitor element formed on the interlayer insulating film and having a lower electrode connected to the contact plug. The method of manufacturing a semiconductor memory device having a multi-layered iridium oxide film having a different average crystal grain size as a barrier film is targeted. The reactive sputtering method uses the actual partial pressure of oxygen gas in the reaction chamber as x. The first step is carried out under the condition that the relation of x / (x + y) <0.5 is established, where y is the actual partial pressure of the argon gas. The second stage takes place in the, x /
It is performed under the condition that the relationship of (x + y)> 0.5 is established.

【0037】本発明に係る第3又は第4の半導体記憶装
置の製造方法によると、反応性スパッタリング工程の第
1段階においては、x/(x+y)<0.5の関係が成
り立つ条件で行なうため、スパッタリングされる粒子の
運動エネルギーが大きくなるので、コンタクトプラグと
下部電極との密着性が向上し、反応性スパッタリング工
程の第2段階においては、x/(x+y)>0.5の関
係が成り立つ条件で行なうため、スパッタリングされる
粒子の運動エネルギーが小さくなるので、酸化イリジウ
ム膜を構成する粒子の平均結晶粒径が小さくなる。
According to the third or fourth semiconductor memory device manufacturing method of the present invention, the first step of the reactive sputtering step is performed under the condition that x / (x + y) <0.5. , The kinetic energy of the particles to be sputtered is increased, so that the adhesion between the contact plug and the lower electrode is improved, and the relationship of x / (x + y)> 0.5 is established in the second step of the reactive sputtering process. Since it is carried out under the conditions, the kinetic energy of the particles to be sputtered becomes small, so that the average crystal grain size of the particles forming the iridium oxide film becomes small.

【0038】従って、第3又は第4の半導体記憶装置の
製造方法によると、コンタクトプラグと容量素子の電極
との密着性が向上すると共に、酸化イリジウム膜の酸素
バリア性が向上する。
Therefore, according to the third or fourth semiconductor memory device manufacturing method, the adhesion between the contact plug and the electrode of the capacitor is improved, and the oxygen barrier property of the iridium oxide film is improved.

【0039】本発明に係る第1〜第4の半導体記憶装置
の製造方法において、酸化イリジウム膜に対して、窒素
雰囲気中における500℃〜600℃の温度下で熱処理
を施す工程をさらに備えていることが好ましい。
The first to fourth semiconductor memory device manufacturing methods according to the present invention further include the step of subjecting the iridium oxide film to heat treatment at a temperature of 500 ° C. to 600 ° C. in a nitrogen atmosphere. It is preferable.

【0040】このようにすると、熱処理により酸化イリ
ジウム膜の緻密性が向上するので、酸化イリジウム膜の
酸素バリア性が一層向上する。
In this case, since the heat treatment improves the denseness of the iridium oxide film, the oxygen barrier property of the iridium oxide film is further improved.

【0041】[0041]

【発明の実施の形態】(第1の実施形態)以下、本発明
の第1の実施形態に係る半導体記憶装置及びその製造方
法について、図1〜図6を参照しながら説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS (First Embodiment) A semiconductor memory device and a method of manufacturing the same according to a first embodiment of the present invention will be described below with reference to FIGS.

【0042】図1に示すように、半導体基板10の表面
部にはソース領域11及びドレイン領域12が形成され
ていると共に、半導体基板10の上にはゲート電極13
が形成されており、これらソース領域11、ドレイン領
域12及びゲート電極13によって電界効果型トランジ
スタが構成されている。
As shown in FIG. 1, a source region 11 and a drain region 12 are formed on the surface of the semiconductor substrate 10, and a gate electrode 13 is formed on the semiconductor substrate 10.
Are formed, and the source region 11, the drain region 12 and the gate electrode 13 form a field effect transistor.

【0043】半導体基板10の上には、電界効果型トラ
ンジスタを覆うように層間絶縁膜14が形成されてお
り、該層間絶縁膜14にはドレイン領域12と接続され
るように、ポリシリコンよりなるコンタクトプラグ15
が形成されている。
An interlayer insulating film 14 is formed on the semiconductor substrate 10 so as to cover the field effect transistor, and the interlayer insulating film 14 is made of polysilicon so as to be connected to the drain region 12. Contact plug 15
Are formed.

【0044】層間絶縁膜14の上にはコンタクトプラグ
15と接続されるように、容量素子の下部電極16が形
成されており、該下部電極16は、下から順に形成され
た第1の導電性バリア膜16a、第2の導電性バリア膜
16b及び金属膜16cから構成されている。
A lower electrode 16 of the capacitive element is formed on the interlayer insulating film 14 so as to be connected to the contact plug 15, and the lower electrode 16 is formed from the first conductive layer in order from the bottom. The barrier film 16a, the second conductive barrier film 16b, and the metal film 16c are included.

【0045】第1の導電性バリア膜16aは、下から順
に堆積された、例えば20nmの厚さを有するチタン
膜、例えば40nmの厚さを有する窒化チタンアルミニ
ウム膜及び例えば100nmの厚さを有するイリジウム
膜よりなり、コンタクトプラグ15を構成するポリシリ
コンの拡散を防止する機能を有する。
The first conductive barrier film 16a is, for example, a titanium film having a thickness of, for example, 20 nm, a titanium aluminum nitride film having a thickness of, for example, 40 nm, and iridium having a thickness of, for example, 100 nm, which are sequentially deposited from the bottom. It is made of a film and has a function of preventing diffusion of polysilicon forming the contact plug 15.

【0046】第2の導電性バリア膜16bは、例えば1
60nmの厚さを有する酸化イリジウム膜よりなり、第
1の導電性バリア膜16aの側面及び上面を覆ってい
る。第2の導電性バリア膜16bは、後述する容量絶縁
膜17を構成する絶縁性金属酸化物を結晶化するための
酸素雰囲気での高温の熱処理時に第1の導電性バリア膜
16aが酸化することを防止する機能を有する。
The second conductive barrier film 16b is, for example, 1
The iridium oxide film having a thickness of 60 nm covers the side surface and the upper surface of the first conductive barrier film 16a. The second conductive barrier film 16b has a structure in which the first conductive barrier film 16a is oxidized during high-temperature heat treatment in an oxygen atmosphere for crystallizing an insulating metal oxide that forms the capacitive insulating film 17 described later. It has a function to prevent

【0047】金属膜16cは、例えば50nmの厚さを
有する白金膜よりなる。
The metal film 16c is made of a platinum film having a thickness of 50 nm, for example.

【0048】層間絶縁膜14の上には、下部電極16を
覆うように例えば160nmの厚さを有する容量絶縁膜
17が形成されており、該容量絶縁膜17は例えばビス
マス層状ペロブスカイト構造を有するSrBi2(Ta1
-xNbx)O9(但し、0≦x≦1)よりなる。
A capacitive insulating film 17 having a thickness of, for example, 160 nm is formed on the interlayer insulating film 14 so as to cover the lower electrode 16, and the capacitive insulating film 17 has, for example, SrBi 2 having a bismuth layered perovskite structure. (Ta1
-xNbx) O9 (where 0≤x≤1).

【0049】容量絶縁膜17の上には、例えば100n
mの厚さを有する白金膜よりなる容量素子の上部電極1
8が形成されている。
On the capacitance insulating film 17, for example, 100 n
Upper electrode 1 of a capacitive element made of a platinum film having a thickness of m
8 is formed.

【0050】以下、本実施形態の特徴として、酸素バリ
ア膜としての第2の導電性バリア膜16bの構成につい
て説明する。
As a feature of this embodiment, the structure of the second conductive barrier film 16b as the oxygen barrier film will be described below.

【0051】ところで、酸素は酸素バリア膜を構成する
結晶の粒界を通じて拡散するので、酸素バリア膜のバリ
ア性を向上させるためには、(1) 酸素バリア膜を配向性
が強い大きな柱状結晶により構成して、酸素原子の拡散
パスとなる結晶粒界の緻密度を向上させる方法と、(2)
酸素バリア膜を構成する結晶の粒径を小さくして、酸素
原子の拡散パスを屈曲させる方法とが考えられる。
By the way, since oxygen diffuses through the grain boundaries of the crystals forming the oxygen barrier film, in order to improve the barrier property of the oxygen barrier film, (1) the oxygen barrier film is formed by a large columnar crystal having a strong orientation. And a method for improving the density of the crystal grain boundary that becomes a diffusion path of oxygen atoms, and (2)
It is considered that the grain size of the crystal forming the oxygen barrier film is reduced to bend the diffusion path of oxygen atoms.

【0052】ところが、酸化イリジウム膜をスパッタリ
ング法により堆積する場合には、配向性の悪い膜しか得
られないので、酸化イリジウムの酸素バリア性を向上さ
せるためには、(1) の方法は適当ではなく(2) の方法が
適している。
However, when the iridium oxide film is deposited by the sputtering method, only a film having a poor orientation can be obtained. Therefore, the method (1) is not suitable for improving the oxygen barrier property of iridium oxide. Method (2) is suitable.

【0053】(2) の方法を採用する場合において、酸素
原子の拡散パスを屈曲させるためには、平均結晶粒径が
膜厚の1/2以下であることが必要になる。
When the method (2) is adopted, the average crystal grain size needs to be 1/2 or less of the film thickness in order to bend the diffusion path of oxygen atoms.

【0054】図2(a)は、本実施形態に係る第2の導
電性バリア膜16bの断面構造を示し、図2(b)は、
従来の酸素バリア膜(本実施形態に係る第2の導電性バ
リア膜16bに相当する)の断面構造を示している。
尚、第2の導電性バリア膜16bの膜厚及び従来の酸素
バリア膜の膜厚はいずれも、200nm以下である。
FIG. 2A shows the cross-sectional structure of the second conductive barrier film 16b according to this embodiment, and FIG.
The cross-sectional structure of a conventional oxygen barrier film (corresponding to the second conductive barrier film 16b according to this embodiment) is shown.
The film thickness of the second conductive barrier film 16b and the film thickness of the conventional oxygen barrier film are both 200 nm or less.

【0055】図2(b)に示す従来の酸素バリア膜にお
いては、平均結晶粒径と酸素バリア膜の膜厚が等しいの
で、酸素原子の拡散パスは直線状である。これに対し
て、本実施形態に係る第2の導電性バリア膜16bにお
いては、平均結晶粒径が酸素バリア膜の膜厚の1/2で
あるから、酸素原子の拡散パスは屈曲している。このた
め、酸素原子は結晶粒界を拡散し難いので、第2の導電
性バリア膜16bの酸素バリア性は向上する。
In the conventional oxygen barrier film shown in FIG. 2B, since the average crystal grain size is equal to the film thickness of the oxygen barrier film, the diffusion path of oxygen atoms is linear. On the other hand, in the second conductive barrier film 16b according to the present embodiment, the average crystal grain size is 1/2 of the film thickness of the oxygen barrier film, so the diffusion path of oxygen atoms is bent. . For this reason, oxygen atoms are difficult to diffuse in the crystal grain boundaries, so that the oxygen barrier property of the second conductive barrier film 16b is improved.

【0056】図3は、第2の導電性バリア膜16bにお
ける(平均結晶粒径/膜厚)と、コンタクト抵抗との関
係を示している。コンタクト抵抗の測定は、図1に示す
半導体記憶装置を複数個用いて、ドレイン領域12、コ
ンタクトプラグ15及び下部電極16によりコンタクト
チェーンを形成し、このコンタクトチェーンにおけるコ
ンタクト抵抗を評価することにより行なった。尚、図3
の縦軸は、コンタクトチェーンにおける1つのコンタク
ト抵抗の値を示している。
FIG. 3 shows the relationship between (average crystal grain size / film thickness) in the second conductive barrier film 16b and contact resistance. The contact resistance was measured by using a plurality of semiconductor memory devices shown in FIG. 1 to form a contact chain with the drain region 12, the contact plug 15 and the lower electrode 16, and evaluating the contact resistance in this contact chain. . Incidentally, FIG.
The vertical axis of indicates the value of one contact resistance in the contact chain.

【0057】図3から分かるように、(平均結晶粒径/
膜厚)が50%以下であると、コンタクト抵抗は、デバ
イスの動作上で問題にならない2kΩ以下になると共に
ばらつきも少ない。これに対して、(平均結晶粒径/膜
厚)が50%を超えると、コンタクト抵抗のばらつきが
大きくなり、(平均結晶粒径/膜厚)が60%を超える
と、コンタクト抵抗のばらつきは極めて大きくなる。
As can be seen from FIG. 3, (average grain size /
When the film thickness) is 50% or less, the contact resistance becomes 2 kΩ or less, which is not a problem in the operation of the device, and the variation is small. On the other hand, when the (average crystal grain size / film thickness) exceeds 50%, the variation in contact resistance increases, and when the (average crystal grain size / film thickness) exceeds 60%, the variation in contact resistance varies. It becomes extremely large.

【0058】以下、本発明の第1の実施形態に係る半導
体記憶装置における第2の導電性バリア膜(酸化イリジ
ウム膜)16bの製造方法について説明する。
A method of manufacturing the second conductive barrier film (iridium oxide film) 16b in the semiconductor memory device according to the first embodiment of the present invention will be described below.

【0059】(第1の実施形態に係る半導体記憶装置の
第1の製造方法)第1の製造方法は、平行平板型DCマ
グネトロンスパッタ装置を用いて反応性スパッタリング
により酸化イリジウム膜を成膜する方法であって、基板
上に、粒状結晶よりなり、平均結晶粒径が膜厚の半分以
下である酸化イリジウム膜を堆積する。この場合、反応
室に導入するガスとしては、不活性ガスとしてアルゴン
ガスを用い、活性ガスとして酸素を用いる。
(First Manufacturing Method of Semiconductor Memory Device According to First Embodiment) The first manufacturing method is a method of forming an iridium oxide film by reactive sputtering using a parallel plate type DC magnetron sputtering apparatus. That is, an iridium oxide film made of granular crystals and having an average crystal grain size of half or less of the film thickness is deposited on the substrate. In this case, as the gas introduced into the reaction chamber, argon gas is used as the inert gas and oxygen is used as the active gas.

【0060】結晶の粒径を小さくするためには、基板上
に到達した後、基板表面で動き回る粒子の運動エネルギ
ーを小さくすることが好ましい。
In order to reduce the crystal grain size, it is preferable to reduce the kinetic energy of particles that move around on the substrate surface after reaching the substrate.

【0061】そこで、第1の製造方法は、基板温度を室
温よりも低くするものである。具体的には、基板を液体
窒素等で例えば10℃程度に冷却すると、基板上に到達
した粒子の運動エネルギーが確実に小さくなるため、平
均結晶粒径が80nm以下になるので、平均結晶粒径を
膜厚の1/2以下にすることができる。
Therefore, the first manufacturing method is to lower the substrate temperature below room temperature. Specifically, when the substrate is cooled to about 10 ° C. with liquid nitrogen or the like, the kinetic energy of the particles reaching the substrate is surely reduced, so that the average crystal grain size becomes 80 nm or less. Can be reduced to 1/2 or less of the film thickness.

【0062】ところが、基板を室温よりも低い温度に保
った状態で、反応性スパッタリング法により成膜された
酸化イリジウム膜は剥がれやすいという問題がある。
However, there is a problem that the iridium oxide film formed by the reactive sputtering method is easily peeled off while the substrate is kept at a temperature lower than room temperature.

【0063】(第1の実施形態に係る半導体記憶装置の
第2の製造方法)第2の製造方法も、平行平板型DCマ
グネトロンスパッタ装置を用いて反応性スパッタリング
により形成するものであって、基板上に、粒状結晶より
なり、平均結晶粒径が膜厚の半分以下である酸化イリジ
ウム膜を堆積する。この場合、反応室に導入するガスと
しては、不活性ガスとしてアルゴンガスを用い、活性ガ
スとして酸素を用いる。
(Second Manufacturing Method of Semiconductor Memory Device According to First Embodiment) The second manufacturing method is also one which is formed by reactive sputtering using a parallel plate type DC magnetron sputtering apparatus, and a substrate An iridium oxide film made of granular crystals and having an average crystal grain size of half or less of the film thickness is deposited on the upper surface. In this case, as the gas introduced into the reaction chamber, argon gas is used as the inert gas and oxygen is used as the active gas.

【0064】第2の製造方法は、基板上に到達した粒子
の運動エネルギーを小さくするために、アルゴンガスに
対する酸素ガスの割合を多くして、イリジウム原子を質
量が小さい酸素原子よりスパッタリングするものであ
る。この方法では、装置の種類、反応室の圧力及びスパ
ッタリング電力の大きさ等の条件により、アルゴンガス
に対する酸素ガスの導入割合を調整する必要がある。そ
の理由は、スパッタリングされて飛行しているイリジウ
ムが酸素原子と結びつく現象(いわゆるゲッター効果)
が起きるからである。
In the second manufacturing method, in order to reduce the kinetic energy of particles reaching the substrate, the ratio of oxygen gas to argon gas is increased and iridium atoms are sputtered from oxygen atoms having a small mass. is there. In this method, it is necessary to adjust the introduction ratio of oxygen gas to argon gas according to conditions such as the type of apparatus, the pressure in the reaction chamber, the magnitude of sputtering power, and the like. The reason is that iridium, which is being sputtered and flying, is associated with oxygen atoms (so-called getter effect).
Is due to.

【0065】図4は、基板温度が400℃に設定され、
圧力が0.67Paに設定され、スパッタリング電力が
1kWに設定された反応室に、O2 ガス及びArガスを
導入して行なう反応性スパッタリングにより酸化イリジ
ウム膜(膜厚=160nm)を成膜したときにおける、
O2 ガスの流量/(O2 ガスの流量+Arガスの流量)
(以下、単に酸素ガス比と称する)と、酸化イリジウム
膜のシート抵抗との関係、つまり、シート抵抗の酸素ガ
ス比依存性を示している。この場合、膜厚が160nm
である酸化イリジウム膜を構成する粒状結晶の平均結晶
粒径が膜厚の1/2以下になるためのシート抵抗は9Ω
/□以上である。
In FIG. 4, the substrate temperature is set to 400 ° C.
When an iridium oxide film (film thickness = 160 nm) is formed by reactive sputtering performed by introducing O 2 gas and Ar gas into a reaction chamber in which the pressure is set to 0.67 Pa and the sputtering power is set to 1 kW. ,
O2 gas flow rate / (O2 gas flow rate + Ar gas flow rate)
The relationship between (hereinafter, simply referred to as oxygen gas ratio) and the sheet resistance of the iridium oxide film, that is, the oxygen gas ratio dependency of the sheet resistance is shown. In this case, the film thickness is 160 nm
The sheet resistance for the average crystal grain size of the granular crystals forming the iridium oxide film to be 1/2 or less of the film thickness is 9Ω
/ □ or more.

【0066】図4において、領域Aでは、酸素原子がゲ
ッター効果により消費されてしまうので、第2の導電性
バリア膜16bは、実質的にイリジウム膜になり、シー
ト抵抗は低い。
In FIG. 4, since oxygen atoms are consumed by the getter effect in the region A, the second conductive barrier film 16b is substantially an iridium film and has a low sheet resistance.

【0067】領域Bでは、ゲッター効果が飽和するた
め、反応室内の酸素原子が増加していくので、ターゲッ
トの表面が酸化され、これにより、O2 ガスの増加に伴
って第2の導電性バリア膜16bのシート抵抗が急激に
高くなる。
In the region B, the getter effect is saturated, and the oxygen atoms in the reaction chamber increase, so that the surface of the target is oxidized and the second conductive barrier film increases with the increase of O 2 gas. The sheet resistance of 16b rapidly increases.

【0068】領域Cでは、ターゲットの表面が完全に酸
化されるため、第2の導電性バリア膜16bは完全に酸
化イリジウム膜になるので、O2 ガスが増加しても第2
の導電性バリア膜16bのシート抵抗は殆ど変化しな
い。
In the region C, since the surface of the target is completely oxidized, the second conductive barrier film 16b is completely an iridium oxide film.
The sheet resistance of the conductive barrier film 16b is almost unchanged.

【0069】領域Dでは、反応室内におけるAr原子に
対するO2 原子の割合が大きくなるため、ターゲットに
衝突してスパッタリングを起こす原子がAr原子からO
2 原子に変わる。O2 原子はAr原子に比べて、質量が
小さく運動量が小さいため、スパッタリングされる粒子
の割合が低くなるので、堆積レートが小さくなる。ま
た、スパッタリングされた粒子の運動エネルギーも小さ
くなるため、第2の導電性バリア膜16bを構成する粒
子の粒径が小さくなると共にシート抵抗が増大する。
In the region D, since the ratio of O 2 atoms to Ar atoms in the reaction chamber becomes large, the atoms that collide with the target and cause sputtering are changed from Ar atoms to O atoms.
Turns into two atoms. Since the O2 atom has a smaller mass and a smaller momentum than the Ar atom, the ratio of sputtered particles is low, so that the deposition rate is low. Further, since the kinetic energy of the sputtered particles is also small, the particle size of the particles forming the second conductive barrier film 16b is small and the sheet resistance is high.

【0070】領域Eでは、Arガスの流量が極めて少な
くなるので放電が起こらなくなる。
In the region E, the flow rate of Ar gas is extremely low, so that no discharge occurs.

【0071】従って、領域Dの条件でスパッタリングを
行なうと、小さい粒径を持つ粒状結晶よりなる酸化イリ
ジウム膜を確実に得ることができる。
Therefore, if the sputtering is performed under the condition of the region D, an iridium oxide film made of granular crystals having a small grain size can be surely obtained.

【0072】ところで、スパッタリングの条件の1つで
あるスパッタリング電力を大きくすると、スパッタリン
グの電流密度が増加するので、ゲッター効果が顕著に現
われる。
By the way, when the sputtering power, which is one of the sputtering conditions, is increased, the current density of the sputtering is increased, so that the getter effect remarkably appears.

【0073】図5は、圧力が0.67Paに設定された
反応室にO2 ガス及びArガスを導入して行なう反応性
スパッタリングにより酸化イリジウム膜を成膜したとき
における、スパッタリング電力と酸素ガス比との関係、
つまり酸素ガス比の電力依存性を示している。
FIG. 5 shows the sputtering power and oxygen gas ratio when an iridium oxide film was formed by reactive sputtering performed by introducing O 2 gas and Ar gas into a reaction chamber whose pressure was set to 0.67 Pa. connection of,
That is, it shows the power dependence of the oxygen gas ratio.

【0074】図5から分かるように、スパッタリング電
力が大きくなると、領域Aつまりゲッター効果により酸
素原子が消費されてしまう領域が大きくなるため、領域
Aから領域Bに変化する酸素ガス比が大きくなり、これ
に伴って、領域Bから領域Cに変化する酸素ガス比及び
領域Cから領域Dに変化する酸素ガス比も大きくなる。
As can be seen from FIG. 5, as the sputtering power increases, the region A, that is, the region where oxygen atoms are consumed by the getter effect, increases, and the oxygen gas ratio changing from the region A to the region B increases. Along with this, the oxygen gas ratio changing from the region B to the region C and the oxygen gas ratio changing from the region C to the region D also increase.

【0075】図6は、スパッタリング電力が1kWに設
定された反応室にO2 ガス及びArガスを導入して行な
う反応性スパッタリングにより酸化イリジウム膜を成膜
したときにおける、反応室の圧力と酸素ガス比との関
係、つまり酸素ガス比の圧力依存性を示している。
FIG. 6 shows the pressure and oxygen gas ratio in the reaction chamber when an iridium oxide film is formed by reactive sputtering performed by introducing O 2 gas and Ar gas into the reaction chamber in which the sputtering power is set to 1 kW. And the pressure dependence of the oxygen gas ratio.

【0076】図6から分かるように、スパッタリングの
条件の1つである反応室の圧力を高くすると、ゲッター
効果の影響が小さくなるので、領域Aから領域Bに変化
する酸素ガス比が小さくなり、これに伴って、領域Bか
ら領域Cに変化する酸素ガス比及び領域Cから領域Dに
変化する酸素ガス比も小さくなる。
As can be seen from FIG. 6, when the pressure in the reaction chamber, which is one of the sputtering conditions, is increased, the effect of the getter effect is reduced, and the oxygen gas ratio changing from the region A to the region B is reduced. Along with this, the oxygen gas ratio changing from the region B to the region C and the oxygen gas ratio changing from the region C to the region D also decrease.

【0077】ここで、領域D、つまり小さい粒径を持つ
粒状結晶よりなる酸化イリジウム膜を確実に得ることが
できる領域を規定する。
Here, the region D, that is, the region where an iridium oxide film made of granular crystals having a small grain size can be reliably obtained is defined.

【0078】まず、酸化イリジウムを形成するために用
いられる酸素ガスの量は、反応室に導入されたO2 ガス
の量から領域AのO2 ガスの量を減じた値であるから、
図4におけるxに相当し、Arガスの量は図4における
yに相当する。
First, the amount of oxygen gas used to form iridium oxide is a value obtained by subtracting the amount of O 2 gas in the region A from the amount of O 2 gas introduced into the reaction chamber.
This corresponds to x in FIG. 4, and the amount of Ar gas corresponds to y in FIG.

【0079】従って、領域Dはx/(x+y)>0.5
を満たす領域であると言えるから、この関係式を満たす
範囲内で反応性スパッタリングを行なうと、小さい粒径
を持つ粒状結晶よりなり酸素バリア性の高い酸化イリジ
ウム膜を確実に成膜することができる。
Therefore, the area D is x / (x + y)> 0.5.
Therefore, if reactive sputtering is performed within the range that satisfies this relational expression, an iridium oxide film composed of granular crystals having a small grain size and having a high oxygen barrier property can be reliably formed. .

【0080】また、基板を室温以上の温度に保った状態
で酸化イリジウム膜を成膜できるので、酸化イリジウム
膜の密着性も向上する。
Also, since the iridium oxide film can be formed while the substrate is kept at room temperature or higher, the adhesion of the iridium oxide film is also improved.

【0081】(第2の実施形態)以下、本発明の第2の
実施形態に係る半導体記憶装置及びその製造方法につい
て、図1及び図7を参照しながら説明する。
(Second Embodiment) A semiconductor memory device and a method of manufacturing the same according to a second embodiment of the present invention will be described below with reference to FIGS.

【0082】第2の実施形態に係る半導体記憶装置の基
本構造は、第1の実施形態に係る半導体記憶装置と同様
であって、図1に示すように、半導体基板10の表面部
にはソース領域11及びドレイン領域12が形成されて
いると共に、半導体基板10の上にはゲート電極13が
形成されており、これらソース領域11、ドレイン領域
12及びゲート電極13によって電界効果型トランジス
タが構成されている。
The basic structure of the semiconductor memory device according to the second embodiment is the same as that of the semiconductor memory device according to the first embodiment, and as shown in FIG. A region 11 and a drain region 12 are formed, and a gate electrode 13 is formed on the semiconductor substrate 10. The source region 11, the drain region 12 and the gate electrode 13 form a field effect transistor. There is.

【0083】半導体基板10の上には、電界効果型トラ
ンジスタを覆うように層間絶縁膜14が形成されてお
り、該層間絶縁膜14にはドレイン領域12と接続され
るように、ポリシリコンよりなるコンタクトプラグ15
が形成されている。
An interlayer insulating film 14 is formed on the semiconductor substrate 10 so as to cover the field effect transistor, and the interlayer insulating film 14 is made of polysilicon so as to be connected to the drain region 12. Contact plug 15
Are formed.

【0084】層間絶縁膜14の上にはコンタクトプラグ
15と接続されるように、容量素子の下部電極16が形
成されており、該下部電極16は、下から順に形成され
た第1の導電性バリア膜16a、第2の導電性バリア膜
16b及び金属膜16cから構成されている。
A lower electrode 16 of the capacitive element is formed on the interlayer insulating film 14 so as to be connected to the contact plug 15, and the lower electrode 16 is formed from the first conductive layer in order from the bottom. The barrier film 16a, the second conductive barrier film 16b, and the metal film 16c are included.

【0085】図7は、第2の導電性バリア膜16bの断
面構造を示しており、第2の導電性バリア膜16bは、
酸素バリア層として機能する上層16baと、第1の導
電性バリア膜16aとの密着性を向上させる下層16b
bとの積層構造を有している。
FIG. 7 shows a cross-sectional structure of the second conductive barrier film 16b. The second conductive barrier film 16b is
A lower layer 16b for improving the adhesion between the upper layer 16ba functioning as an oxygen barrier layer and the first conductive barrier film 16a.
It has a laminated structure with b.

【0086】上層16baの結晶構造は粒状結晶であ
る。下層16bbの結晶構造は粒状結晶でも柱状結晶で
もよいが、下層16bbの平均結晶粒径D2 は、上層1
6baの平均結晶粒径D1 よりも大きいという特徴を有
している。尚、図7に示すように、下層16bbの厚さ
が結晶粒径よりも小さくなる場合があるので、ここでい
う平均結晶粒径D1、D2とは、第2の導電性バリア膜1
6bの平面方向の値を用いる。
The crystal structure of the upper layer 16ba is a granular crystal. The crystal structure of the lower layer 16bb may be a granular crystal or a columnar crystal, but the average crystal grain size D 2 of the lower layer 16bb is the upper layer 1
It has a feature that it is larger than the average crystal grain size D 1 of 6 ba. Since the thickness of the lower layer 16bb may be smaller than the crystal grain size as shown in FIG. 7, the average crystal grain sizes D 1 and D 2 referred to here are the second conductive barrier film 1
The value in the plane direction of 6b is used.

【0087】また、上層16baの平均結晶粒径D
1 は、上層16baの膜厚の1/2以下である。
The average crystal grain size D of the upper layer 16ba
1 is 1/2 or less of the film thickness of the upper layer 16ba.

【0088】ところで、下層16bbは、密着層として
働くが酸素バリア性は乏しい。従って、下層16bbの
膜厚は、密着性を確保できる範囲内においてできるだけ
小さいことが好ましい。下層16bbの膜厚は、具体的
には5nm〜30nm程度で、好ましくは10nm程度
である。
By the way, the lower layer 16bb functions as an adhesion layer, but has a poor oxygen barrier property. Therefore, it is preferable that the film thickness of the lower layer 16bb is as small as possible within the range where the adhesiveness can be secured. The film thickness of the lower layer 16bb is specifically about 5 nm to 30 nm, preferably about 10 nm.

【0089】上層16baの膜厚は、酸素バリア層とし
て働くため、成膜が可能な範囲内においてできるだけ大
きいことが好ましい。上層16baの膜厚は、具体的に
は、上層16baの平均結晶粒径D1 の2倍以上で且つ
200nm以下であることが好ましい。
Since the upper layer 16ba functions as an oxygen barrier layer, it is preferable that the upper layer 16ba be as thick as possible within the range where film formation is possible. Specifically, the film thickness of the upper layer 16ba is preferably not less than twice the average crystal grain size D 1 of the upper layer 16ba and not more than 200 nm.

【0090】(第2の実施形態に係る半導体記憶装置の
製造方法)以下、本発明の第2の実施形態に係る半導体
記憶装置における第2の導電性バリア膜(酸化イリジウ
ム膜)16bの製造方法について説明する。
(Method for Manufacturing Semiconductor Memory Device According to Second Embodiment) Hereinafter, a method for manufacturing the second conductive barrier film (iridium oxide film) 16b in the semiconductor memory device according to the second embodiment of the present invention. Will be described.

【0091】第2の実施形態における第2の導電性バリ
ア膜16bの製造方法も、平行平板型DCマグネトロン
スパッタ装置を用いて反応性スパッタリングにより形成
するものであって、基板上に、粒状結晶よりなり、平均
結晶粒径が膜厚の半分以下である酸化イリジウム膜を堆
積する。この場合、反応室に導入するガスとしては、不
活性ガスとしてアルゴンガスを用い、活性ガスとして酸
素を用いる。
The method of manufacturing the second conductive barrier film 16b according to the second embodiment is also one in which it is formed by reactive sputtering using a parallel plate type DC magnetron sputtering apparatus, and is formed on the substrate by granular crystals. Then, an iridium oxide film having an average crystal grain size of half or less of the film thickness is deposited. In this case, as the gas introduced into the reaction chamber, argon gas is used as the inert gas and oxygen is used as the active gas.

【0092】ところで、基板の到達した粒子の運動エネ
ルギーを小さくすると、結晶粒径を小さくできるが、こ
のようにすると、スパッタリングされた粒子が基板に打
ち込れ難くなるため、酸化イリジウム膜と基板との間に
密着層が形成されず、これによって酸化イリジウム膜の
密着性が悪くなるという問題がある。
By the way, if the kinetic energy of the particles that reach the substrate is made small, the crystal grain size can be made small. However, in this way, it becomes difficult for the sputtered particles to be implanted into the substrate, so that the iridium oxide film and the substrate are not separated. There is a problem that the adhesion layer is not formed between the two layers, which deteriorates the adhesion of the iridium oxide film.

【0093】そこで、スパッタリング工程の第1段階で
は、スパッタリングされる粒子の運動エネルギーが大き
くなるような条件でスパッタリングを行なって密着層を
形成し、スパッタリング工程の第2段階では、スパッタ
リングされる粒子の運動エネルギーが小さくなるような
条件でスパッタリングを行なって結晶粒径を小さくする
ことが好ましい。
Therefore, in the first step of the sputtering step, the adhesion layer is formed by performing the sputtering under the condition that the kinetic energy of the particles to be sputtered is increased, and in the second step of the sputtering step, the particles to be sputtered are sputtered. It is preferable to reduce the crystal grain size by performing sputtering under the condition that the kinetic energy becomes small.

【0094】具体的には、第1段階では、x/(x+
y)<0.5の条件でスパッタリングを行ない、その
後、第2段階では、x/(x+y)>0.5の条件でス
パッタリングを行なうことが好ましい。この場合、第1
段階で成膜される酸化イリジウム膜は酸素バリア性が良
くないため、できるだけ薄い方が好ましい。具体的に
は、第1段階で成膜される酸化イリジウム膜の厚さは、
30nm以下が好ましく、20nm程度がより好まし
い。
Specifically, in the first stage, x / (x +
It is preferable that sputtering is performed under the condition of y) <0.5, and then, in the second step, sputtering is performed under the condition of x / (x + y)> 0.5. In this case, the first
Since the iridium oxide film formed in the stage has a poor oxygen barrier property, it is preferably as thin as possible. Specifically, the thickness of the iridium oxide film formed in the first step is
It is preferably 30 nm or less, more preferably about 20 nm.

【0095】尚、第1〜第3の製造方法によると、平均
結晶粒径が膜厚の半分以下である酸化イリジウム膜を成
膜できるが、スパッタリングにより形成された酸化イリ
ジウム膜に対して、500℃〜600℃の温度下、例え
ば550℃の温度下で熱処理を施して、酸化イリジウム
膜を緻密化することが好ましい。この場合、500℃以
上の温度が好ましい理由は、充分な焼き締めを行なって
膜質を緻密化するためであり、600℃以下の温度が好
ましい理由は、未反応のイリジウムの酸化による表面モ
フォロジー荒れを防ぐためである。
According to the first to third manufacturing methods, it is possible to form an iridium oxide film having an average crystal grain size of half or less of the film thickness. It is preferable that the iridium oxide film be densified by performing a heat treatment at a temperature of from ℃ to 600 ℃, for example, at a temperature of 550 ℃. In this case, the reason why the temperature of 500 ° C. or higher is preferable is that the film quality is densified by sufficient baking, and the reason that the temperature of 600 ° C. or lower is preferable is that the surface morphology becomes rough due to the oxidation of unreacted iridium. This is to prevent it.

【0096】従って、スパッタリング後に、酸化イリジ
ウム膜に対して500℃〜600℃の温度の熱処理を施
すと、酸素原子の拡散パスとなる結晶粒界の緻密度が向
上するので、酸化イリジウム膜の酸素バリア性が一層向
上する。
Therefore, if the iridium oxide film is subjected to a heat treatment at a temperature of 500 ° C. to 600 ° C. after sputtering, the density of the crystal grain boundaries, which become diffusion paths for oxygen atoms, is improved, so that the oxygen content of the iridium oxide film is increased. The barrier property is further improved.

【0097】[0097]

【発明の効果】本発明に係る第1又は第3の半導体記憶
装置によると、酸化イリジウム膜を構成する粒状結晶の
平均結晶粒径が膜厚の1/2以下であるから、酸化イリ
ジウム膜における酸素原子の拡散パスが屈曲するため、
酸素原子は結晶粒界を拡散し難いので、酸化イリジウム
膜の酸素バリア性は確実に向上する。
According to the first or third semiconductor memory device of the present invention, the average crystal grain size of the granular crystals forming the iridium oxide film is ½ or less of the film thickness. Because the diffusion path of oxygen atoms bends,
Since oxygen atoms are difficult to diffuse in the crystal grain boundaries, the oxygen barrier property of the iridium oxide film is surely improved.

【0098】本発明に係る第2又は第4の半導体記憶装
置によると、酸化イリジウム膜は、平均結晶粒径が互い
に異なる複数の層を有するため、酸素原子は、平均結晶
粒径が小さい方の層を構成する結晶の粒界を拡散し難い
ので、酸化イリジウム膜の酸素バリア性は向上すると共
に、平均結晶粒径が大きい方の層は、酸素バリア膜と接
する膜との密着性を向上させる。
According to the second or fourth semiconductor memory device of the present invention, since the iridium oxide film has a plurality of layers having different average crystal grain sizes, the oxygen atom of the one having a smaller average crystal grain size is used. Since it is difficult to diffuse the grain boundaries of the crystals constituting the layer, the oxygen barrier property of the iridium oxide film is improved, and the layer with the larger average crystal grain size improves the adhesiveness with the film in contact with the oxygen barrier film. .

【0099】本発明に係る第1又は第3の半導体記憶装
置の製造方法によると、反応室内に導入されるガスにお
ける、アルゴン原子に対する酸素ガスの割合が大きくな
るため、スパッタリングされた粒子の運動エネルギーが
小さくなり、これに伴って、酸化イリジウム膜を構成す
る粒子の平均結晶粒径が小さくなると共に、基板を室温
以上の温度に保った状態で酸化イリジウム膜を成膜する
ことができる。このため、酸化イリジウム膜の酸素バリ
ア性が確実に向上すると共にコンタクトプラグと下部電
極との密着性も向上する。
According to the first or third method of manufacturing a semiconductor memory device of the present invention, the ratio of oxygen gas to argon atoms in the gas introduced into the reaction chamber becomes large, so that the kinetic energy of sputtered particles is increased. Becomes smaller, and accordingly, the average crystal grain size of the particles forming the iridium oxide film becomes smaller, and the iridium oxide film can be formed while the substrate is kept at room temperature or higher. Therefore, the oxygen barrier property of the iridium oxide film is surely improved and the adhesion between the contact plug and the lower electrode is also improved.

【0100】本発明に係る第2又は第4の半導体記憶装
置の製造方法によると、反応性スパッタリング工程の第
1段階においては、スパッタリングされる粒子の運動エ
ネルギーが大きくなるため、コンタクトプラグと下部電
極との密着性が向上し、反応性スパッタリング工程の第
2段階においては、スパッタリングされる粒子の運動エ
ネルギーが小さくなるので、酸化イリジウム膜を構成す
る粒子の平均結晶粒径が小さくなる。このため、酸化イ
リジウム膜の酸素バリア性が確実に向上すると共にコン
タクトプラグと下部電極との密着性も向上する。
According to the second or fourth method for manufacturing a semiconductor memory device of the present invention, in the first step of the reactive sputtering step, the kinetic energy of the particles to be sputtered increases, so that the contact plug and the lower electrode. And the kinetic energy of the particles to be sputtered becomes smaller in the second step of the reactive sputtering process, so that the average crystal grain size of the particles forming the iridium oxide film becomes smaller. Therefore, the oxygen barrier property of the iridium oxide film is surely improved and the adhesion between the contact plug and the lower electrode is also improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施形態に係る半導体記憶装置
の断面図である。
FIG. 1 is a cross-sectional view of a semiconductor memory device according to a first embodiment of the present invention.

【図2】(a)は、本発明の第1の実施形態に係る半導
体記憶装置における第2の導電性バリア膜(酸素バリア
膜)の断面図であり、(b)は、従来の半導体記憶装置
における酸素バリア膜の断面図である。
2A is a cross-sectional view of a second conductive barrier film (oxygen barrier film) in the semiconductor memory device according to the first embodiment of the present invention, and FIG. 2B is a conventional semiconductor memory device. FIG. 3 is a cross-sectional view of an oxygen barrier film in the device.

【図3】本発明の第1の実施形態に係る半導体記憶装置
における第2の導電性バリア膜(酸素バリア膜)におけ
る(平均結晶粒径/膜厚)とコンタクト抵抗との関係を
示す図である。
FIG. 3 is a diagram showing a relationship between (average crystal grain size / film thickness) and a contact resistance in a second conductive barrier film (oxygen barrier film) in the semiconductor memory device according to the first embodiment of the present invention. is there.

【図4】本発明の第1の実施形態に係る半導体記憶装置
の製造方法により酸化イリジウム膜を成膜したときにお
ける、O2 ガスの流量/(O2 ガスの流量+Arガスの
流量)と、酸化イリジウム膜のシート抵抗との関係を示
す図である。
[4] The iridium oxide film by the method of manufacturing a semiconductor memory device according to a first embodiment of the present invention definitive when deposited, O 2 gas flow rate / (the flow rate of O 2 gas flow rate + Ar gas), It is a figure which shows the relationship with the sheet resistance of an iridium oxide film.

【図5】本発明の第1の実施形態に係る半導体記憶装置
の製造方法により酸化イリジウム膜を成膜したときにお
ける、スパッタリング電力と酸素ガス比との関係を示す
図である。
FIG. 5 is a diagram showing a relationship between sputtering power and oxygen gas ratio when an iridium oxide film is formed by the method for manufacturing a semiconductor memory device according to the first embodiment of the present invention.

【図6】本発明の第1の実施形態に係る半導体記憶装置
の製造方法により酸化イリジウム膜を成膜したときにお
ける、反応室の圧力と酸素ガス比との関係を示す図であ
る。
FIG. 6 is a diagram showing the relationship between the pressure in the reaction chamber and the oxygen gas ratio when an iridium oxide film is formed by the method for manufacturing a semiconductor memory device according to the first embodiment of the present invention.

【図7】本発明の第2の実施形態に係る半導体記憶装置
における第2の導電性バリア膜(酸素バリア膜)の断面
図である。
FIG. 7 is a cross-sectional view of a second conductive barrier film (oxygen barrier film) in the semiconductor memory device according to the second embodiment of the present invention.

【符号の説明】[Explanation of symbols]

10 半導体基板 11 ソース領域 12 ドレイン領域 13 ゲート電極 14 層間絶縁膜 15 コンタクトプラグ 16 下部電極 16a 第1の導電性バリア膜 16b 第2の導電性バリア膜(酸素バリア膜) 16ba 第2の導電性バリア膜の下層(密着層) 16bb 第2の導電性バリア膜の上層(酸素バリア
膜) 16c 金属膜 17 容量絶縁膜 18 上部電極
10 semiconductor substrate 11 source region 12 drain region 13 gate electrode 14 interlayer insulating film 15 contact plug 16 lower electrode 16a first conductive barrier film 16b second conductive barrier film (oxygen barrier film) 16ba second conductive barrier Lower layer of film (adhesion layer) 16bb Upper layer of second conductive barrier film (oxygen barrier film) 16c Metal film 17 Capacitance insulating film 18 Upper electrode

─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成14年4月9日(2002.4.9)[Submission date] April 9, 2002 (2002.4.9)

【手続補正1】[Procedure Amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】特許請求の範囲[Name of item to be amended] Claims

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【特許請求の範囲】[Claims]

【手続補正2】[Procedure Amendment 2]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0031[Correction target item name] 0031

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0031】本発明に係る第2の半導体記憶装置の製造
方法は、半導体基板上に形成された電界効果型トランジ
スタと、電界効果型トランジスタを覆うように形成され
た層間絶縁膜と、層間絶縁膜に形成され、電界効果型ト
ランジスタのソース領域又はドレイン領域と接続された
コンタクトプラグと、層間絶縁膜の上に形成され、下部
電極がコンタクトプラグと接続された容量素子とを備
え、下部電極は酸素バリア膜として酸化イリジウム膜を
有する半導体記憶装置の製造方法を対象とし、イリジウ
ムを含むターゲットが配置された反応室に酸素ガス及び
アルゴンガスを導入して行なう反応性スパッタリング法
により酸化イリジウム膜を成膜する工程を備え、反応性
スパッタリング法は、反応室内の酸素ガスの実際の分圧
をxとし、反応室内のアルゴンガスの実際の分圧をyと
したときにx/(x+y)>0.5の関係が成り立つ条
件で行なわれる。
A second method of manufacturing a semiconductor memory device according to the present invention is a field effect transistor formed on a semiconductor substrate, an interlayer insulating film formed so as to cover the field effect transistor, and an interlayer insulating film. A contact plug connected to the source region or the drain region of the field-effect transistor, and a capacitor element formed on the interlayer insulating film and having a lower electrode connected to the contact plug. A method for manufacturing a semiconductor memory device having an iridium oxide film as a barrier film is provided.
Oxygen gas and
Reactive sputtering method performed by introducing argon gas
The reactive sputtering method has a step of forming an iridium oxide film by using x. When the actual partial pressure of oxygen gas in the reaction chamber is x and the actual partial pressure of argon gas in the reaction chamber is y, x / It is performed under the condition that the relationship of (x + y)> 0.5 is established.

【手続補正3】[Procedure 3]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0035[Correction target item name] 0035

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0035】本発明に係る第3の半導体装置の製造方法
は、半導体基板上に形成された層間絶縁膜と、層間絶縁
膜に形成されたコンタクトプラグと、層間絶縁膜の上に
形成され、電極がコンタクトプラグと接続された容量素
子とを備え、電極は、酸素バリア膜として平均結晶粒径
が互いに異なる多層からなる酸化イリジウム膜を有する
半導体記憶装置の製造方法を対象とし、イリジウムを含
むターゲットが配置された反応室に酸素ガス及びアルゴ
ンガスを導入して行なう反応性スパッタリング法により
酸化イリジウム膜を成膜する工程を備え、反応性スパッ
タリング法は、反応室内の酸素ガスの実際の分圧をxと
し、反応室内のアルゴンガスの実際の分圧をyとしたと
きに、第1段階は、x/(x+y)<0.5の関係が成
り立つ条件で行なわれ、その後に行なわれる第2段階
は、x/(x+y)>0.5の関係が成り立つ条件で行
なわれる。
A third method for manufacturing a semiconductor device according to the present invention is an interlayer insulating film formed on a semiconductor substrate, a contact plug formed on the interlayer insulating film, and an electrode formed on the interlayer insulating film. There a capacitive element connected to the contact plug, the electrode is a method of manufacturing a semiconductor memory device having iridium oxide film having an average crystal grain size is different from each other multilayer as an oxygen barrier film is intended for, including iridium
In the reaction chamber where the target is placed, oxygen gas and
Gas is introduced by the reactive sputtering method.
The reactive sputtering method is provided with a step of forming an iridium oxide film. When the actual partial pressure of oxygen gas in the reaction chamber is x and the actual partial pressure of argon gas in the reaction chamber is y, The step is performed under the condition that the relationship of x / (x + y) <0.5 is satisfied, and the second step performed thereafter is performed under the condition that the relationship of x / (x + y)> 0.5 is satisfied.

【手続補正4】[Procedure amendment 4]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0036[Correction target item name] 0036

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0036】本発明に係る第4の半導体記憶装置の製造
方法は、半導体基板上に形成された電界効果型トランジ
スタと、電界効果型トランジスタを覆うように形成され
た層間絶縁膜と、層間絶縁膜に形成され、電界効果型ト
ランジスタのソース領域又はドレイン領域と接続された
コンタクトプラグと、層間絶縁膜の上に形成され、下部
電極がコンタクトプラグと接続された容量素子とを備
え、下部電極は酸素バリア膜として平均結晶粒径が互い
に異なる多層からなる酸化イリジウム膜を有する半導体
記憶装置の製造方法を対象とし、イリジウムを含むター
ゲットが配置された反応室に酸素ガス及びアルゴンガス
を導入して行なう反応性スパッタリング法により酸化イ
リジウム膜を成膜する工程を備え、反応性スパッタリン
グ法は、反応室内の酸素ガスの実際の分圧をxとし、反
応室内のアルゴンガスの実際の分圧をyとしたときに、
第1段階は、x/(x+y)<0.5の関係が成り立つ
条件で行なわれ、その後に行なわれる第2段階は、x/
(x+y)>0.5の関係が成り立つ条件で行なわれ
る。
According to a fourth method of manufacturing a semiconductor memory device of the present invention, a field effect transistor formed on a semiconductor substrate, an interlayer insulating film formed so as to cover the field effect transistor, and an interlayer insulating film. A contact plug connected to the source region or the drain region of the field-effect transistor, and a capacitor element formed on the interlayer insulating film and having a lower electrode connected to the contact plug. A method of manufacturing a semiconductor memory device having a multilayered iridium oxide film having a different average crystal grain size as a barrier film is targeted .
Oxygen gas and argon gas in the reaction chamber where the get is placed
Is introduced by the reactive sputtering method.
The reactive sputtering method is provided with a step of forming a rhidium film. When the actual partial pressure of oxygen gas in the reaction chamber is x and the actual partial pressure of argon gas in the reaction chamber is y,
The first step is performed under the condition that the relationship of x / (x + y) <0.5 is established, and the second step performed thereafter is x / (x + y) <0.5.
It is performed under the condition that the relationship of (x + y)> 0.5 is established.

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F083 FR02 GA25 JA17 JA38 JA39 JA40 JA43 MA06 MA17 NA08 PR22 PR33    ─────────────────────────────────────────────────── ─── Continued front page    F-term (reference) 5F083 FR02 GA25 JA17 JA38 JA39                       JA40 JA43 MA06 MA17 NA08                       PR22 PR33

Claims (15)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板上に形成された層間絶縁膜
と、 前記層間絶縁膜に形成されたコンタクトプラグと、 前記層間絶縁膜の上に形成され、電極が前記コンタクト
プラグと接続された容量素子とを備え、 前記電極は酸素バリア膜として酸化イリジウム膜を有
し、 前記酸化イリジウム膜を構成する粒状結晶の平均結晶粒
径は前記酸化イリジウム膜の厚さの1/2以下であるこ
とを特徴とする半導体記憶装置。
1. An inter-layer insulating film formed on a semiconductor substrate, a contact plug formed on the inter-layer insulating film, and a capacitor element formed on the inter-layer insulating film and having an electrode connected to the contact plug. The electrode has an iridium oxide film as an oxygen barrier film, and the average crystal grain size of the granular crystals forming the iridium oxide film is ½ or less of the thickness of the iridium oxide film. And semiconductor memory device.
【請求項2】 前記酸化イリジウム膜の膜厚は200n
m以下であることを特徴とする請求項1に記載の半導体
記憶装置。
2. The film thickness of the iridium oxide film is 200 n
The semiconductor memory device according to claim 1, wherein the semiconductor memory device has a thickness of m or less.
【請求項3】 半導体基板上に形成された層間絶縁膜
と、 前記層間絶縁膜に形成されたコンタクトプラグと、 前記層間絶縁膜の上に形成され、電極が前記コンタクト
プラグと接続された容量素子とを備え、 前記電極は酸素バリア膜として酸化イリジウム膜を有
し、 前記酸化イリジウム膜は、平均結晶粒径が互いに異なる
複数の層を有していることを特徴とする半導体記憶装
置。
3. An interlayer insulating film formed on a semiconductor substrate, a contact plug formed on the interlayer insulating film, and a capacitive element formed on the interlayer insulating film and having an electrode connected to the contact plug. The semiconductor memory device according to claim 1, wherein the electrode has an iridium oxide film as an oxygen barrier film, and the iridium oxide film has a plurality of layers having different average crystal grain sizes.
【請求項4】 前記複数の層を構成する下層の平均結晶
粒径は相対的に大きく、且つ前記複数の層を構成する上
層の平均結晶粒径は相対的に小さいことを特徴とする請
求項3に記載の半導体記憶装置。
4. The average crystal grain size of a lower layer forming the plurality of layers is relatively large, and the average crystal grain size of an upper layer forming the plurality of layers is relatively small. 3. The semiconductor memory device according to item 3.
【請求項5】 前記下層の膜厚は30nm以下であり、
且つ前記上層の膜厚は200nm以下であることを特徴
とする請求項4に記載の半導体記憶装置。
5. The film thickness of the lower layer is 30 nm or less,
The semiconductor memory device according to claim 4, wherein the film thickness of the upper layer is 200 nm or less.
【請求項6】 半導体基板上に形成された電界効果型ト
ランジスタと、 前記電界効果型トランジスタを覆うように形成された層
間絶縁膜と、 前記層間絶縁膜に形成され、前記電界効果型トランジス
タのソース領域又はドレイン領域と接続されたコンタク
トプラグと、 前記層間絶縁膜の上に形成され、下部電極が前記コンタ
クトプラグと接続された容量素子とを備え、 前記下部電極は酸素バリア膜として酸化イリジウム膜を
有し、 前記酸化イリジウム膜を構成する粒状結晶の平均結晶粒
径は前記酸化イリジウム膜の厚さの1/2以下であるこ
とを特徴とする半導体記憶装置。
6. A field effect transistor formed on a semiconductor substrate, an interlayer insulating film formed to cover the field effect transistor, a source of the field effect transistor formed on the interlayer insulating film. A contact plug connected to the region or the drain region, and a capacitor element formed on the interlayer insulating film and having a lower electrode connected to the contact plug, the lower electrode including an iridium oxide film as an oxygen barrier film. The semiconductor memory device according to claim 1, wherein the average crystal grain size of the granular crystals forming the iridium oxide film is ½ or less of the thickness of the iridium oxide film.
【請求項7】 前記酸化イリジウム膜の膜厚は200n
m以下であることを特徴とする請求項6に記載の半導体
記憶装置。
7. The film thickness of the iridium oxide film is 200 n
7. The semiconductor memory device according to claim 6, wherein the thickness is m or less.
【請求項8】 半導体基板上に形成された電界効果型ト
ランジスタと、 前記電界効果型トランジスタを覆うように形成された層
間絶縁膜と、 前記層間絶縁膜に形成され、前記電界効果型トランジス
タのソース領域又はドレイン領域と接続されたコンタク
トプラグと、 前記層間絶縁膜の上に形成され、下部電極が前記コンタ
クトプラグと接続された容量素子とを備え、 前記下部電極は酸素バリア膜として酸化イリジウム膜を
有し、 前記酸化イリジウム膜は、平均結晶粒径が互いに異なる
複数の層を有していることを特徴とする半導体記憶装
置。
8. A field effect transistor formed on a semiconductor substrate, an interlayer insulating film formed so as to cover the field effect transistor, and a source of the field effect transistor formed on the interlayer insulating film. A contact plug connected to the region or the drain region, and a capacitor element formed on the interlayer insulating film and having a lower electrode connected to the contact plug, the lower electrode including an iridium oxide film as an oxygen barrier film. The semiconductor memory device according to claim 1, wherein the iridium oxide film has a plurality of layers having different average crystal grain sizes.
【請求項9】 前記複数の層を構成する下層の平均結晶
粒径は相対的に大きく、且つ前記複数の層を構成する上
層の平均結晶粒径は相対的に小さいことを特徴とする請
求項8に記載の半導体記憶装置。
9. The average crystal grain size of a lower layer forming the plurality of layers is relatively large, and the average crystal grain size of an upper layer forming the plurality of layers is relatively small. 8. The semiconductor memory device according to item 8.
【請求項10】 前記下層の膜厚は30nm以下であ
り、且つ前記上層の膜厚は200nm以下であることを
特徴とする請求項9に記載の半導体記憶装置。
10. The semiconductor memory device according to claim 9, wherein the film thickness of the lower layer is 30 nm or less, and the film thickness of the upper layer is 200 nm or less.
【請求項11】 半導体基板上に形成された層間絶縁膜
と、前記層間絶縁膜に形成されたコンタクトプラグと、
前記層間絶縁膜の上に形成され、電極が前記コンタクト
プラグと接続された容量素子とを備え、前記電極は酸素
バリア膜として酸化イリジウム膜を有する半導体記憶装
置の製造方法であって、 イリジウムを含むターゲットが配置された反応室に酸素
ガス及びアルゴンガスを導入して行なう反応性スパッタ
リング法により前記酸化イリジウム膜を成膜する工程を
備え、 前記反応性スパッタリング法は、前記反応室内の酸素ガ
スの実際の分圧をxとし、前記反応室内のアルゴンガス
の実際の分圧をyとしたときにx/(x+y)>0.5
の関係が成り立つ条件で行なわれることを特徴とする半
導体記憶装置の製造方法。
11. An interlayer insulating film formed on a semiconductor substrate, a contact plug formed on the interlayer insulating film,
A method of manufacturing a semiconductor memory device, comprising: a capacitive element formed on the interlayer insulating film, the electrode being connected to the contact plug, the electrode having an iridium oxide film as an oxygen barrier film, the method including: iridium The method includes a step of forming the iridium oxide film by a reactive sputtering method performed by introducing oxygen gas and argon gas into a reaction chamber in which a target is placed, and the reactive sputtering method is a method of actually using oxygen gas in the reaction chamber. Where x is the partial pressure of x and y is the actual partial pressure of the argon gas in the reaction chamber, x / (x + y)> 0.5
The method for manufacturing a semiconductor memory device is performed under the condition that
【請求項12】 半導体基板上に形成された電界効果型
トランジスタと、前記電界効果型トランジスタを覆うよ
うに形成された層間絶縁膜と、前記層間絶縁膜に形成さ
れ、前記電界効果型トランジスタのソース領域又はドレ
イン領域と接続されたコンタクトプラグと、前記層間絶
縁膜の上に形成され、下部電極が前記コンタクトプラグ
と接続された容量素子とを備え、前記下部電極は酸素バ
リア膜として酸化イリジウム膜を有する半導体記憶装置
の製造方法であって、 前記反応性スパッタリング法は、前記反応室内の酸素ガ
スの実際の分圧をxとし、前記反応室内のアルゴンガス
の実際の分圧をyとしたときにx/(x+y)>0.5
の関係が成り立つ条件で行なわれることを特徴とする半
導体記憶装置の製造方法。
12. A field effect transistor formed on a semiconductor substrate, an interlayer insulating film formed so as to cover the field effect transistor, and a source of the field effect transistor formed on the interlayer insulating film. A contact plug connected to the region or the drain region and a capacitor element formed on the interlayer insulating film and having a lower electrode connected to the contact plug, the lower electrode including an iridium oxide film as an oxygen barrier film. A method for manufacturing a semiconductor memory device having, wherein in the reactive sputtering method, an actual partial pressure of oxygen gas in the reaction chamber is x, and an actual partial pressure of argon gas in the reaction chamber is y. x / (x + y)> 0.5
The method for manufacturing a semiconductor memory device is performed under the condition that
【請求項13】 半導体基板上に形成された層間絶縁膜
と、前記層間絶縁膜に形成されたコンタクトプラグと、
前記層間絶縁膜の上に形成され、電極が前記コンタクト
プラグと接続された容量素子とを備え、前記電極は、酸
素バリア膜として平均結晶粒径が互いに異なる多層から
なる酸化イリジウム膜を有する半導体記憶装置の製造方
法であって、 前記反応性スパッタリング法は、前記反応室内の酸素ガ
スの実際の分圧をxとし、前記反応室内のアルゴンガス
の実際の分圧をyとしたときに、第1段階は、x/(x
+y)<0.5の関係が成り立つ条件で行なわれ、その
後に行なわれる第2段階は、x/(x+y)>0.5の
関係が成り立つ条件で行なわれることを特徴とする半導
体記憶装置の製造方法。
13. An interlayer insulating film formed on a semiconductor substrate, a contact plug formed on the interlayer insulating film,
A semiconductor memory having a capacitor element formed on the interlayer insulating film, the electrode being connected to the contact plug, and the electrode having an iridium oxide film composed of multiple layers having different average crystal grain sizes as an oxygen barrier film. A method of manufacturing an apparatus, wherein in the reactive sputtering method, when an actual partial pressure of oxygen gas in the reaction chamber is x and an actual partial pressure of argon gas in the reaction chamber is y, a first The steps are x / (x
+ Y) <0.5 is satisfied, and the subsequent second step is performed under the condition that x / (x + y)> 0.5 is satisfied. Production method.
【請求項14】 半導体基板上に形成された電界効果型
トランジスタと、前記電界効果型トランジスタを覆うよ
うに形成された層間絶縁膜と、前記層間絶縁膜に形成さ
れ、前記電界効果型トランジスタのソース領域又はドレ
イン領域と接続されたコンタクトプラグと、前記層間絶
縁膜の上に形成され、下部電極が前記コンタクトプラグ
と接続された容量素子とを備え、前記下部電極は酸素バ
リア膜として平均結晶粒径が互いに異なる多層からなる
酸化イリジウム膜を有する半導体記憶装置の製造方法で
あって、 前記反応性スパッタリング法は、前記反応室内の酸素ガ
スの実際の分圧をxとし、前記反応室内のアルゴンガス
の実際の分圧をyとしたときに、第1段階は、x/(x
+y)<0.5の関係が成り立つ条件で行なわれ、その
後に行なわれる第2段階は、x/(x+y)>0.5の
関係が成り立つ条件で行なわれることを特徴とする半導
体記憶装置の製造方法。
14. A field effect transistor formed on a semiconductor substrate, an interlayer insulating film formed to cover the field effect transistor, and a source of the field effect transistor formed on the interlayer insulating film. A contact plug connected to the region or the drain region, and a capacitor element formed on the interlayer insulating film and having a lower electrode connected to the contact plug, the lower electrode serving as an oxygen barrier film having an average crystal grain size. Is a method of manufacturing a semiconductor memory device having an iridium oxide film composed of different multilayers, wherein the reactive sputtering method is set such that an actual partial pressure of oxygen gas in the reaction chamber is x, When the actual partial pressure is y, the first step is x / (x
+ Y) <0.5 is satisfied, and the subsequent second step is performed under the condition that x / (x + y)> 0.5 is satisfied. Production method.
【請求項15】 前記酸化イリジウム膜に対して、窒素
雰囲気中における500℃〜600℃の温度下で熱処理
を施す工程をさらに備えていることを特徴とする請求項
11〜14のいずれか1項に記載の半導体記憶装置の製
造方法。
15. The method according to claim 11, further comprising the step of subjecting the iridium oxide film to a heat treatment at a temperature of 500 ° C. to 600 ° C. in a nitrogen atmosphere. A method for manufacturing a semiconductor memory device according to claim 1.
JP2002104692A 2001-05-30 2002-04-08 Semiconductor memory device and manufacturing method thereof Expired - Fee Related JP3738229B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002104692A JP3738229B2 (en) 2001-05-30 2002-04-08 Semiconductor memory device and manufacturing method thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001162901 2001-05-30
JP2001-162901 2001-05-30
JP2002104692A JP3738229B2 (en) 2001-05-30 2002-04-08 Semiconductor memory device and manufacturing method thereof

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005115889A Division JP3738269B2 (en) 2001-05-30 2005-04-13 Semiconductor memory device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2003051583A true JP2003051583A (en) 2003-02-21
JP3738229B2 JP3738229B2 (en) 2006-01-25

Family

ID=26615993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002104692A Expired - Fee Related JP3738229B2 (en) 2001-05-30 2002-04-08 Semiconductor memory device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3738229B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007221156A (en) * 2003-10-22 2007-08-30 Matsushita Electric Ind Co Ltd Semiconductor device and its manufacturing method
US7297559B2 (en) 2003-03-25 2007-11-20 Sanyo Electric Co., Ltd. Method of fabricating memory and memory
CN100386901C (en) * 2004-03-05 2008-05-07 Tdk株式会社 Electronic device and method of fabricating the same
CN100461347C (en) * 2005-06-07 2009-02-11 株式会社东芝 Semiconductor device and method of manufacturing the same
US7939347B2 (en) 2008-08-28 2011-05-10 Fujitsu Semiconductor Limited Semiconductor device manufacturing method
JP2011129555A (en) * 2009-12-15 2011-06-30 Seiko Epson Corp Piezoelectric device, piezoelectric actuator, droplet ejecting head, and droplet ejecting apparatus
US8235937B2 (en) 2003-06-06 2012-08-07 Boston Scientific Scimed, Inc. Device and method for delivering micronized therapeutic agents in the body

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7297559B2 (en) 2003-03-25 2007-11-20 Sanyo Electric Co., Ltd. Method of fabricating memory and memory
US8235937B2 (en) 2003-06-06 2012-08-07 Boston Scientific Scimed, Inc. Device and method for delivering micronized therapeutic agents in the body
JP2007221156A (en) * 2003-10-22 2007-08-30 Matsushita Electric Ind Co Ltd Semiconductor device and its manufacturing method
CN100386901C (en) * 2004-03-05 2008-05-07 Tdk株式会社 Electronic device and method of fabricating the same
CN100461347C (en) * 2005-06-07 2009-02-11 株式会社东芝 Semiconductor device and method of manufacturing the same
US7939347B2 (en) 2008-08-28 2011-05-10 Fujitsu Semiconductor Limited Semiconductor device manufacturing method
JP2011129555A (en) * 2009-12-15 2011-06-30 Seiko Epson Corp Piezoelectric device, piezoelectric actuator, droplet ejecting head, and droplet ejecting apparatus
US9233538B2 (en) 2009-12-15 2016-01-12 Seiko Epson Corporation Piezoelectric device, piezoelectric actuator, droplet ejecting head, and droplet ejecting apparatus

Also Published As

Publication number Publication date
JP3738229B2 (en) 2006-01-25

Similar Documents

Publication Publication Date Title
US4959745A (en) Capacitor and method for producing the same
US6333537B1 (en) Thin film capacitor with an improved top electrode
JP2002324894A (en) Semiconductor device and its manufacturing method
TW408470B (en) Thin film capacitor and the manufacture method thereof
US7271054B2 (en) Method of manufacturing a ferroelectric capacitor having RU1-XOX electrode
US20120171784A1 (en) Magnetron-sputtering film-forming apparatus and manufacturing method for a semiconductor device
US20020173126A1 (en) Barium strontium titanate annealing process
US20010013637A1 (en) Iridium conductive electrode/barrier structure and method for same
JP2003051583A (en) Semiconductor storage device and its manufacturing method
JP2785126B2 (en) Method of forming dielectric thin film and method of manufacturing semiconductor device using the same
KR100358430B1 (en) Iridium composite barrier structure and method for same
US20030011012A1 (en) Capacitor with oxygenated metal electrodes and high dielectric constant materials
US6781179B2 (en) Semiconductor device having a capacitor comprising an electrode with an iridium oxide film as an oxygen barrier film
JP2002524850A (en) Microelectronic structure, method of manufacture thereof and its use in memory cells
JP3594787B2 (en) Semiconductor device and manufacturing method thereof
JP3738269B2 (en) Semiconductor memory device and manufacturing method thereof
JP2000077629A (en) Laminated capacitor provided with diffusion barrier
KR101075527B1 (en) Semiconductor device and method for manufacturing the same
JPH07161833A (en) Dielectric laminated film
JP2004327770A (en) Manufacturing method of capacitor
JPH11297945A (en) Ferroelectic memory and manufacture therefor
JPH1140748A (en) Manufacture of thin film capacitor
JPH11297944A (en) Ferroelectric memory and manufacture therefor
JPH11330357A (en) Capacitor for semiconductor integrated circuit and manufacture thereof
JPH0897380A (en) Dielectric capacitor and manufacture thereof

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050413

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051018

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051031

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091104

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091104

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101104

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111104

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees