JP2003051233A - Analog timer - Google Patents

Analog timer

Info

Publication number
JP2003051233A
JP2003051233A JP2001239364A JP2001239364A JP2003051233A JP 2003051233 A JP2003051233 A JP 2003051233A JP 2001239364 A JP2001239364 A JP 2001239364A JP 2001239364 A JP2001239364 A JP 2001239364A JP 2003051233 A JP2003051233 A JP 2003051233A
Authority
JP
Japan
Prior art keywords
timer
output
time setting
knob
setting knob
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001239364A
Other languages
Japanese (ja)
Inventor
Yoichi Tanizawa
洋一 谷澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp, Omron Tateisi Electronics Co filed Critical Omron Corp
Priority to JP2001239364A priority Critical patent/JP2003051233A/en
Publication of JP2003051233A publication Critical patent/JP2003051233A/en
Pending legal-status Critical Current

Links

Landscapes

  • Measurement Of Predetermined Time Intervals (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an analog timer, in which using conveniences are superior and in which on/off of the timer output is switchable at a prescribed position of a time setting knob, when the timer is set at a test mode. SOLUTION: This timer is provided with an oscillation circuit 11, a divider circuit 12, a count/control part 13, an output circuit 14, and a knob position detecting part 15, and at setting of the test mode, sequence action or the like of the external equipment is checked by switching the on/off of the timer output T0 at the prescribed position (0 position of graduation) for the time setting knob 5.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は時間設定ツマミで設
定した時間を計時してタイマ出力を出力するアナログタ
イマに係り、特に、テストモード設定時に時間設定ツマ
ミが所定の位置でタイマ出力を電源を切ることなくオン
/オフに切替え可能なアナログタイマに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an analog timer which outputs a timer output by measuring a time set by a time setting knob, and more particularly, when the test mode is set, the time setting knob supplies the timer output with a power source at a predetermined position. The present invention relates to an analog timer that can be switched on / off without being turned off.

【0002】[0002]

【従来の技術】従来のタイマは、本出願人が特許第30
64481号公報に開示したように、タイマ時間をゼロ
設定にした時に、瞬時出力(タイマ出力)を発生させ、
タイマを用いた機器のシーケンス動作チェックを短時間
で行なえるように構成されたものが知られている。
2. Description of the Related Art A conventional timer is disclosed in Japanese Patent No. 30 of the present applicant.
As disclosed in Japanese Patent No. 64481, when a timer time is set to zero, an instantaneous output (timer output) is generated,
It is known that a sequence operation check of a device using a timer can be performed in a short time.

【0003】[0003]

【発明が解決しようとする課題】従来のタイマは、タイ
マ時間をゼロ設定にすると、瞬時出力(タイマ出力)を
発生させ、タイマを用いた機器のシーケンス動作チェッ
クを迅速に実施できるが、瞬時出力(タイマ出力)を停
止して通常にタイマを動作させようとしても、瞬時出力
(タイマ出力)が保持(ラッチ)された状態にあるた
め、タイマの瞬時出力(タイマ出力)のラッチを解除す
るために外部からリセット信号を供給したり、一旦タイ
マの駆動電源を切断した後に、駆動電源を再投入するな
どの作業をしなければならないため、煩雑で使い勝手が
悪い課題がある。
In the conventional timer, when the timer time is set to zero, an instantaneous output (timer output) is generated, and the sequence operation check of the equipment using the timer can be performed quickly. Even if you try to operate the timer normally by stopping (timer output), the momentary output (timer output) is still held (latched). However, there is a problem in that it is cumbersome and inconvenient because it is necessary to externally supply a reset signal or to turn off the driving power of the timer and then to turn on the driving power again.

【0004】この発明はこのような課題を解決するため
になされたもので、その目的はテストモードに設定され
た時、時間設定ツマミの所定位置でタイマ出力のオン/
オフが切替え可能な使い勝手の良いアナログタイマを提
供することにある。
The present invention has been made to solve the above problems, and its purpose is to turn on / off the timer output at a predetermined position of the time setting knob when the test mode is set.
It is to provide an easy-to-use analog timer that can be switched off.

【0005】[0005]

【課題を解決するための手段】前記課題を解決するため
この発明に係るアナログタイマは、時間設定ツマミの所
定位置でタイマ出力を出力するアナログタイマにおい
て、タイマ動作モード機能の他にテストモード機能を備
え、テストモードに設定された時、時間設定ツマミの所
定位置でタイマ出力のオン/オフが切り替わることを特
徴とする。
In order to solve the above problems, an analog timer according to the present invention is an analog timer which outputs a timer output at a predetermined position of a time setting knob, and which has a test mode function in addition to a timer operation mode function. When the test mode is set, the timer output is turned on / off at a predetermined position of the time setting knob.

【0006】この発明に係るアナログタイマは、テスト
モード機能を備え、テストモードに設定された時、時間
設定ツマミの所定位置でタイマ出力のオン/オフが切り
替わるので、時間設定ツマミを所定の位置に合わせると
タイマ出力(瞬時出力)を出力し、時間設定ツマミを所
定の位置外にするとタイマ出力(瞬時出力)を停止する
ことができ、ラッチ解除等の煩雑な操作を必要とせず、
使い勝手の向上を図ることができる。
The analog timer according to the present invention has a test mode function, and when the test mode is set, the timer output is switched on / off at a predetermined position of the time setting knob, so that the time setting knob is set to the predetermined position. The timer output (instantaneous output) will be output when combined, and the timer output (instantaneous output) can be stopped by moving the time setting knob out of the specified position, eliminating the need for complicated operations such as latch release.
It is possible to improve usability.

【0007】また、この発明に係るタイマ出力は、電源
を切ることなくオン/オフ可能なことを特徴とする。
Further, the timer output according to the present invention is characterized in that it can be turned on / off without turning off the power.

【0008】この発明に係るタイマ出力は、電源を切る
ことなくオン/オフ可能なので、ラッチ解除等の煩雑な
操作を必要とせず、タイマ出力(瞬時出力)を手軽に利
用することができる。
Since the timer output according to the present invention can be turned on / off without turning off the power source, the timer output (instantaneous output) can be easily used without requiring a complicated operation such as latch release.

【0009】さらに、この発明に係るタイマ出力のオン
/オフ切替えは、時間設定ツマミが目盛の0位置近傍で
あることを特徴とする。
Further, the on / off switching of the timer output according to the present invention is characterized in that the time setting knob is near the 0 position of the scale.

【0010】この発明に係るタイマ出力のオン/オフ切
替えは、時間設定ツマミが目盛の0位置近傍であるの
で、従来のタイマと同じ操作でタイマ出力(瞬時出力)
を発生させることができ、操作を変えずにラッチ解除の
必要がないため、利便性を向上させることができる。
In the timer output on / off switching according to the present invention, since the time setting knob is near the 0 position of the scale, the timer output (instantaneous output) is performed by the same operation as the conventional timer.
Can be generated, and it is not necessary to release the latch without changing the operation, so that the convenience can be improved.

【0011】[0011]

【発明の実施の形態】以下、この発明の実施の形態を添
付図面に基づいて説明する。図1はこの発明に係るアナ
ログタイマの表面外観図である。図1において、アナロ
グタイマ1は、モード切換部2、単位切換部3、目盛数
字切換部4、時間設定ツマミ5、目盛表示部6、単位表
示部7、出力表示部8、動作/通電表示部9、モード表
示部10を備える。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the accompanying drawings. FIG. 1 is a surface appearance view of an analog timer according to the present invention. In FIG. 1, the analog timer 1 includes a mode switching unit 2, a unit switching unit 3, a scale number switching unit 4, a time setting knob 5, a scale display unit 6, a unit display unit 7, an output display unit 8, an operation / energization display unit. 9 and a mode display unit 10.

【0012】モード切換部2は、切換スイッチで構成
し、プラス(+)またはマイナス(−)ドライバを挿入
して回転操作し、モード表示部10のモード表示をタイ
マ動作モードまたはテストモードに切り換える。
The mode changeover unit 2 is composed of a changeover switch, and a plus (+) or minus (-) driver is inserted and rotated to change the mode display of the mode display unit 10 to the timer operation mode or the test mode.

【0013】単位切換部3は、切換スイッチで構成し、
プラス(+)またはマイナス(−)ドライバを挿入して
回転操作し、単位表示部7の時間表示を「sec:
秒」,「min:分」,「hrs:時間」,「10h:
10時間」に切り換える。
The unit switching unit 3 is composed of a changeover switch,
Insert a plus (+) or minus (-) driver and rotate it to display the time display on the unit display 7 as "sec:
"Second", "min: minute", "hrs: hour", "10h:
10 hours ".

【0014】目盛数字切換部4は、切換スイッチで構成
し、プラス(+)またはマイナス(−)ドライバを挿入
して回転操作し、目盛表示部6の有効表示を「1」,
「2」,「3」,「12」,「30」に切り換える。
The scale number switching unit 4 is composed of a changeover switch, and a plus (+) or a minus (-) driver is inserted and rotated, and the effective display of the scale display unit 6 is set to "1",
Switch to "2", "3", "12", "30".

【0015】時間設定ツマミ5は、目盛表示部6と同心
状に配置し、時計回り方向に回転移動させて指示針で目
盛表示部6の設定時間(数字)を指し、タイマ時間を設
定する。
The time setting knob 5 is arranged concentrically with the graduation display section 6, and is rotated clockwise to point the set time (number) of the graduation display section 6 with an indicator needle to set the timer time.

【0016】出力表示部8は、LED(発光ダイオー
ド)等の可視表示器で構成し、アナログタイマ1が設定
時間になると点灯し、タイマ出力が出力されていること
を表示する。
The output display section 8 is composed of a visible display such as an LED (light emitting diode), and lights up when the analog timer 1 reaches a set time to display that the timer output is being output.

【0017】動作/通電表示部9は、LED(発光ダイ
オード)等の可視表示器で構成し、タイマが動作状態で
は点滅表示し、タイマが停止状態では点灯表示してタイ
マの状態を表示する。
The operation / energization display unit 9 is composed of a visible display such as an LED (light emitting diode), and blinks when the timer is operating, and lights when the timer is stopped to display the state of the timer.

【0018】アナログタイマ1は、モード切換部2をテ
ストモードに設定し、時間設定ツマミ5を操作して指示
針を目盛表示部6の目盛0位置近傍(黒帯表示:ON)
に移動すると、単位表示部7の時間表示設定および目盛
数字切換部4の有効表示設定に拘わらず、タイマ出力
(瞬時出力)を発生する。
In the analog timer 1, the mode switching section 2 is set to the test mode, and the time setting knob 5 is operated to move the pointer to the vicinity of the scale 0 position on the scale display section 6 (black band display: ON).
Moving to, the timer output (instantaneous output) is generated regardless of the time display setting of the unit display section 7 and the effective display setting of the scale number switching section 4.

【0019】一方、アナログタイマ1は、時間設定ツマ
ミ5を操作し、指示針を目盛表示部6の目盛0位置近傍
(黒帯表示:ON)から外れる位置にすると、タイマ出
力(瞬時出力)を停止する。
On the other hand, the analog timer 1 outputs a timer output (instantaneous output) when the time setting knob 5 is operated to move the pointer to a position outside the vicinity of the scale 0 position (black band display: ON) on the scale display portion 6. Stop.

【0020】テストモード時におけるタイマ出力(瞬時
出力)の発生(オン)および停止(オフ)は、アナログ
タイマ1を駆動する電源を印加した状態で、時間設定ツ
マミ5を操作することにより実行することができる。
Generation (ON) and stop (OFF) of the timer output (instantaneous output) in the test mode are performed by operating the time setting knob 5 with the power supply for driving the analog timer 1 being applied. You can

【0021】図2はこの発明に係るアナログタイマの一
実施の形態要部ブロック構成図である。図1において、
アナログタイマ1は、発振回路11、分周回路12、計
数・制御部13、出力回路14、ツマミ位置検出部15
を備える。なお、テストモード機能は、モード切換部
2、時間設定ツマミ5、ツマミ位置検出部15および出
力回路14で構成する。
FIG. 2 is a block diagram of the essential parts of an embodiment of an analog timer according to the present invention. In FIG.
The analog timer 1 includes an oscillation circuit 11, a frequency dividing circuit 12, a counting / control unit 13, an output circuit 14, and a knob position detecting unit 15.
Equipped with. The test mode function is composed of the mode switching section 2, the time setting knob 5, the knob position detecting section 15 and the output circuit 14.

【0022】発振回路11は、水晶発信器等のパルス発
生回路で構成し、時間設定ツマミ5の位置により周波数
が変化するクロックパルスを発生し、クロックパルスを
分周回路12に供給する。なお、クロックパルスの周波
数は、設定時間に反比例するように設定する。
The oscillator circuit 11 is composed of a pulse generator circuit such as a crystal oscillator, generates a clock pulse whose frequency changes depending on the position of the time setting knob 5, and supplies the clock pulse to the frequency divider circuit 12. The frequency of the clock pulse is set to be inversely proportional to the set time.

【0023】また、発振回路11は、クロックパルスの
発生または停止を制御する制御回路を備え、モード切換
部2がタイマ動作モードの場合にはクロックパルスを発
生し、モード切換部2がテストモードの場合にはクロッ
クパルスを停止する。
Further, the oscillation circuit 11 is provided with a control circuit for controlling the generation or stop of the clock pulse, generates the clock pulse when the mode switching unit 2 is in the timer operation mode, and the mode switching unit 2 is in the test mode. If so, stop the clock pulse.

【0024】分周回路12は、カウンタ等の分周回路で
構成し、発振回路11から供給されるクロックパルスを
図1に示す単位切換部3で切り換えた単位時間およびツ
マミ位置検出部15から供給される位置信号に対応した
周波数に分周し、分周したパルス信号を計数・制御部1
3に供給する。
The frequency dividing circuit 12 is composed of a frequency dividing circuit such as a counter, and the clock pulse supplied from the oscillating circuit 11 is supplied from the unit time and knob position detecting section 15 switched by the unit switching section 3 shown in FIG. The frequency is divided into the frequency corresponding to the position signal to be counted, and the divided pulse signal is counted / control unit 1
Supply to 3.

【0025】計数・制御部13は、カウンタ等で構成
し、分周回路12から供給されるパルス信号を計数し、
計数値が予め図1に示す時間設定ツマミ5で設定された
時間に達すると、例えばHレベルのタイマ信号を出力回
路14に供給する。
The counting / control unit 13 is composed of a counter or the like, counts the pulse signal supplied from the frequency dividing circuit 12,
When the count value reaches the time set in advance by the time setting knob 5 shown in FIG. 1, for example, an H level timer signal is supplied to the output circuit 14.

【0026】出力回路14は、リレー駆動回路、リレー
等で構成し、計数・制御部13から供給されるタイマ信
号に基づいてリレー駆動回路を駆動することによりリレ
ーを駆動し、時間設定ツマミ5で設定した時間が経過す
るとタイマ出力TOを出力する。
The output circuit 14 is composed of a relay drive circuit, a relay, etc., and drives the relay drive circuit based on a timer signal supplied from the counting / control section 13 to drive the relay, and the time setting knob 5 is used. When the set time has elapsed, timer output To is output.

【0027】また、出力回路14は、モード切換部2が
テストモードに設定された時、ツマミ位置検出部15か
ら供給されるテスト信号SDに基づいてリレー駆動回路
を駆動することによりリレーを駆動し、タイマ出力(瞬
時出力)TOを出力する。
The output circuit 14 drives the relay by driving the relay drive circuit based on the test signal SD supplied from the knob position detector 15 when the mode switching unit 2 is set to the test mode. , Timer output (instantaneous output) To is output.

【0028】ツマミ位置検出部15は、時間設定ツマミ
5に連動した可変抵抗器、コンパレータ等で構成し、モ
ード切換部2がテストモードに設定された時、時間設定
ツマミ5のツマミ位置に対応した位置電圧と基準電圧と
を比較し、比較結果に応じてテスト信号SDを出力回路
14に供給する。
The knob position detecting section 15 is composed of a variable resistor, a comparator and the like which are interlocked with the time setting knob 5, and corresponds to the knob position of the time setting knob 5 when the mode switching section 2 is set to the test mode. The position voltage is compared with the reference voltage, and the test signal SD is supplied to the output circuit 14 according to the comparison result.

【0029】図3はこの発明に係るツマミ位置検出部の
一実施の形態要部ブロック構成図である。図3におい
て、ツマミ位置検出部15は、電源電圧VCと接地(G
ND)間に抵抗器R1、可変抵抗器(ボリューム)RV
および抵抗器R2を直列に接続し、可変抵抗器(ボリュ
ーム)RVを時間設定ツマミ5と連動させてツマミ位置
を位置電圧VDで検出する。
FIG. 3 is a block diagram of the essential parts of an embodiment of the knob position detector according to the present invention. In FIG. 3, the knob position detecting section 15 has a power supply voltage VC and a ground (G
ND) resistor R1, variable resistor (volume) RV
Also, the resistor R2 is connected in series, and the variable resistor (volume) RV is interlocked with the time setting knob 5 to detect the knob position by the position voltage VD.

【0030】また、ツマミ位置検出部15は、コンパレ
ータ16を備え、位置電圧VDと基準電圧VRを比較し、
位置電圧VDが基準電圧VRを下回る(VD<VR)場合に
はHレベルのテスト信号SDを出力回路14に供給す
る。
Further, the knob position detecting section 15 comprises a comparator 16 for comparing the position voltage VD with the reference voltage VR,
When the position voltage VD is lower than the reference voltage VR (VD <VR), the H level test signal SD is supplied to the output circuit 14.

【0031】一方、コンパレータ16は、位置電圧VD
が基準電圧VR以上(VD≧VR)の場合にはLレベルの
テスト信号SDを出力回路14に供給する。
On the other hand, the comparator 16 detects the position voltage VD
Is above the reference voltage VR (VD ≧ VR), the L-level test signal SD is supplied to the output circuit 14.

【0032】基準電圧VRは、時間設定ツマミ5の指示
針(ツマミ位置)が目盛表示部6の目盛0の位置に設定
された時に検出される位置電圧VDとする。
The reference voltage VR is the position voltage VD detected when the pointer (knob position) of the time setting knob 5 is set at the position of the scale 0 on the scale display section 6.

【0033】このように、ツマミ位置検出部15は、可
変抵抗器RVおよびコンパレータ16を備え、時間設定
ツマミ5の設定位置に応じた位置電圧VDと基準電圧VR
を比較し、比較結果に基づいてテスト信号SDを発生す
るので、アナログタイマ1の電源を切ることなく、時間
設定ツマミ5の操作だけでタイマ出力(瞬時出力)TO
をオン/オフすることができ、ラッチ解除等の煩雑な操
作を必要とせず、使い勝手の向上を図ることができる。
As described above, the knob position detector 15 includes the variable resistor RV and the comparator 16, and the position voltage VD and the reference voltage VR corresponding to the set position of the time setting knob 5 are set.
And the test signal SD is generated based on the comparison result. Therefore, the timer output (instantaneous output) To can be generated by operating the time setting knob 5 without turning off the analog timer 1.
Can be turned on / off, and a complicated operation such as latch release is not required, and usability can be improved.

【0034】図4はこの発明に係るツマミ位置検出部の
出力特性図である。図4において、時間設定ツマミ5の
ツマミ位置を目盛表示部6の目盛0側から増加させてい
くと、図3に示す可変抵抗器RVの抵抗値が増加して位
置電圧VDも増加し、目盛0の位置(実線矢印表示)に
設定した基準電圧VRに達すると、テスト信号SDはHレ
ベルからLレベルに遷移する。
FIG. 4 is an output characteristic diagram of the knob position detector according to the present invention. In FIG. 4, when the knob position of the time setting knob 5 is increased from the scale 0 side of the scale display portion 6, the resistance value of the variable resistor RV shown in FIG. 3 is increased and the position voltage VD is also increased. When the reference voltage VR set at the position 0 (indicated by the solid line arrow) is reached, the test signal SD transits from the H level to the L level.

【0035】このように、時間設定ツマミ5のツマミ位
置が目盛表示部6の目盛0以下ではHレベルのテスト信
号SDを発生させ、目盛0以上ではLレベルのテスト信
号SDを発生させることができる。つまり、目盛0近傍
でHレベルのテスト信号SDを発生させることにより、
出力回路14からタイマ出力(瞬時出力)TOを出力す
ることができる。したがって、アナログタイマ1の電源
を切ることなく、タイマ出力(瞬時出力)TOをオン/
オフすることができる。
As described above, when the knob position of the time setting knob 5 is 0 or less on the scale display portion 6, the H level test signal SD can be generated, and when the knob position is 0 or more, the L level test signal SD can be generated. . That is, by generating the H-level test signal SD near the scale 0,
The output circuit 14 can output a timer output (instantaneous output) To. Therefore, the timer output (instantaneous output) To is turned on / off without turning off the analog timer 1.
Can be turned off.

【0036】なお、ツマミ位置検出部15を構成する部
品のばらつきを考慮し、目盛0の位置で確実にHレベル
のテスト信号SDを発生させるため、目盛0位置をAポ
イントからBポイントにずらして設定する(基準電圧V
Rを目盛0位置よりもわずかに大きな位置電圧VDに設定
する)。
In order to reliably generate the H-level test signal SD at the position of graduation 0 in consideration of the variation of the parts constituting the knob position detecting portion 15, the position of graduation 0 is shifted from the A point to the B point. Set (reference voltage V
R is set to a position voltage VD slightly larger than the scale 0 position).

【0037】また、基準電圧VRを変更することによ
り、任意の目盛位置を境界として出力回路14からのタ
イマ出力(瞬時出力)TOのオン/オフを設定すること
もできる。
Further, by changing the reference voltage VR, it is possible to set ON / OFF of the timer output (instantaneous output) TO from the output circuit 14 with an arbitrary scale position as a boundary.

【0038】このように、この発明に係るアナログタイ
マ1は、テストモード機能を備え、テストモードに設定
された時、時間設定ツマミ5の所定位置でタイマ出力T
Oのオン/オフが切り替わるので、時間設定ツマミ5を
所定の位置(目盛0位置)に合わせるとタイマ出力(瞬
時出力)TOを出力し、時間設定ツマミ5を所定の位置
外(目盛0より大きな位置)にするとタイマ出力(瞬時
出力)TOを停止することができ、ラッチ解除等の煩雑
な操作を必要とせず、使い勝手の向上を図ることができ
る。
As described above, the analog timer 1 according to the present invention has the test mode function, and when the test mode is set, the timer output T is set at the predetermined position of the time setting knob 5.
Since the ON / OFF of O is switched, when the time setting knob 5 is set to the predetermined position (scale 0 position), the timer output (instantaneous output) TO is output, and the time setting knob 5 is out of the predetermined position (larger than the scale 0). When it is set to the position), the timer output (instantaneous output) TO can be stopped, and the usability can be improved without requiring a complicated operation such as latch release.

【0039】また、この発明に係るタイマ出力(瞬時出
力)TOは、電源を切ることなくオン/オフ可能なの
で、ラッチ解除等の煩雑な操作を必要とせず、タイマ出
力(瞬時出力)を手軽に利用することができる。
Further, since the timer output (instantaneous output) TO according to the present invention can be turned on / off without turning off the power source, the timer output (instantaneous output) can be easily obtained without requiring a complicated operation such as latch release. Can be used.

【0040】さらに、この発明に係るタイマ出力(瞬時
出力)TOのオン/オフ切替えは、時間設定ツマミ5が
目盛の0位置近傍であるので、従来のタイマと同じ操作
でタイマ出力(瞬時出力)を発生させることができ、操
作を変えずにラッチ解除の必要がないため、利便性を向
上させることができる。
Further, when the timer output (instantaneous output) TO according to the present invention is switched on / off, since the time setting knob 5 is in the vicinity of the 0 position of the scale, the timer output (instantaneous output) can be performed by the same operation as the conventional timer. Can be generated, and it is not necessary to release the latch without changing the operation, so that the convenience can be improved.

【発明の効果】以上説明したように、この発明に係るア
ナログタイマは、テストモード機能を備え、テストモー
ドに設定された時、時間設定ツマミの所定位置でタイマ
出力のオン/オフが切り替わるので、時間設定ツマミを
所定の位置に合わせるとタイマ出力(瞬時出力)を出力
し、時間設定ツマミを所定の位置外にするとタイマ出力
(瞬時出力)を停止することができ、ラッチ解除等の煩
雑な操作を必要とせず、使い勝手の向上を図ることがで
きる。
As described above, the analog timer according to the present invention has the test mode function, and when set in the test mode, the timer output is switched on / off at a predetermined position of the time setting knob. The timer output (instantaneous output) can be output when the time setting knob is set to a specified position, and the timer output (instantaneous output) can be stopped when the time setting knob is set outside the specified position, which is a complicated operation such as latch release. It is possible to improve usability without the need for.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明に係るアナログタイマの表面外観図FIG. 1 is a front view of an analog timer according to the present invention.

【図2】この発明に係るアナログタイマの一実施の形態
要部ブロック構成図
FIG. 2 is a block configuration diagram of a main part of an embodiment of an analog timer according to the present invention.

【図3】この発明に係るツマミ位置検出部の一実施の形
態要部ブロック構成図
FIG. 3 is a block diagram of the essential parts of an embodiment of a knob position detector according to the present invention.

【図4】この発明に係るツマミ位置検出部の出力特性図FIG. 4 is an output characteristic diagram of a knob position detector according to the present invention.

【符号の説明】[Explanation of symbols]

1 アナログタイマ 2 モード切換部 3 単位切換部 4 目盛数字切換部 5 時間設定ツマミ 6 目盛表示部 7 単位表示部 8 出力表示部 9 動作/通電表示部 10 モード表示部 11 発振回路 12 分周回路 13 計数・制御部 14 出力回路 15 ツマミ位置検出部 16 コンパレータ 1 analog timer 2 Mode switching section 3 unit switching section 4 scale number switching section 5 hour setting knob 6 scale display 7 unit display 8 Output display section 9 Operation / energization display 10 Mode display 11 oscillator circuit 12 frequency divider 13 Counting / control unit 14 Output circuit 15 Knob position detector 16 comparator

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 時間設定ツマミの所定位置でタイマ出力
を出力するアナログタイマにおいて、 タイマ動作モード機能の他にテストモード機能を備え、
テストモードに設定された時、前記時間設定ツマミの所
定位置で前記タイマ出力のオン/オフが切り替わること
を特徴とするアナログタイマ。
1. An analog timer for outputting a timer output at a predetermined position of a time setting knob, comprising a test mode function in addition to a timer operation mode function,
An analog timer, wherein when the test mode is set, the timer output is turned on / off at a predetermined position of the time setting knob.
【請求項2】 前記タイマ出力は、電源を切ることなく
オン/オフ可能なことを特徴とする請求項1記載のアナ
ログタイマ。
2. The analog timer according to claim 1, wherein the timer output can be turned on / off without turning off the power.
【請求項3】 前記タイマ出力のオン/オフ切替えは、
前記時間設定ツマミが目盛の0位置近傍であることを特
徴とする請求項1記載のアナログタイマ。
3. The on / off switching of the timer output is
2. The analog timer according to claim 1, wherein the time setting knob is near the 0 position on the scale.
JP2001239364A 2001-08-07 2001-08-07 Analog timer Pending JP2003051233A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001239364A JP2003051233A (en) 2001-08-07 2001-08-07 Analog timer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001239364A JP2003051233A (en) 2001-08-07 2001-08-07 Analog timer

Publications (1)

Publication Number Publication Date
JP2003051233A true JP2003051233A (en) 2003-02-21

Family

ID=19070132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001239364A Pending JP2003051233A (en) 2001-08-07 2001-08-07 Analog timer

Country Status (1)

Country Link
JP (1) JP2003051233A (en)

Similar Documents

Publication Publication Date Title
US7596827B1 (en) Toothbrush with indicator of use
US4301512A (en) Test device for blood pressure monitor
JP2020016531A (en) Motor drive circuit, semiconductor device, movement, electronic timepiece, and motor drive control method
JP2003051233A (en) Analog timer
US4566803A (en) Power source off delay timer with liquid crystal display
US20190305702A1 (en) Motor control circuit, movement, and electronic timepiece
US5166912A (en) Analog electronic timepiece
GB2047442A (en) Electronic timepiece
JP4330927B2 (en) Flow sensor
US20040156272A1 (en) Chronograph timepiece
US6510108B2 (en) Electronic timepiece
KR100390181B1 (en) The control system for signal light
US6799140B2 (en) Detector for monitoring rotation
US4184320A (en) Electronic stop watches
JP2983338B2 (en) Wiper control device
JP3965912B2 (en) Rotation period measuring device and measuring method for electronically controlled mechanical clock
JPH04275533A (en) Power focusing device
JPH061330B2 (en) Camera film remaining amount warning device
JP4877329B2 (en) Timer switch
JP2591801Y2 (en) Portable vibration display
JP2558519Y2 (en) Electronic wall clock
JPH05200547A (en) Arc welding power unit
JPS6113575Y2 (en)
JPS6121878Y2 (en)
JPS6241306Y2 (en)