JP2003046597A - Communication interface circuit, electronic device and bias voltage adjustment method - Google Patents

Communication interface circuit, electronic device and bias voltage adjustment method

Info

Publication number
JP2003046597A
JP2003046597A JP2001231278A JP2001231278A JP2003046597A JP 2003046597 A JP2003046597 A JP 2003046597A JP 2001231278 A JP2001231278 A JP 2001231278A JP 2001231278 A JP2001231278 A JP 2001231278A JP 2003046597 A JP2003046597 A JP 2003046597A
Authority
JP
Japan
Prior art keywords
voltage
bias
communication interface
interface circuit
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001231278A
Other languages
Japanese (ja)
Inventor
Akira Matsui
章 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001231278A priority Critical patent/JP2003046597A/en
Publication of JP2003046597A publication Critical patent/JP2003046597A/en
Pending legal-status Critical Current

Links

Landscapes

  • Communication Control (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a communication interface circuit that attains stable communication, where no errors occur when a different bias voltage is generated, depending on a device connected through a serial bus. SOLUTION: A bias generating circuit 11 generates a bias voltage on a pair wire 31, in response to control by a voltage control circuit 13. When, e.g. a bus reset detecting section 12a detects generation of a bus reset, the voltage control circuit 13 controls the bias generating circuit 11 so as to generate a voltage level being a median of voltages of, e.g. the pair wires 31, 32, depending on the detection of the voltage on the pair wires 31, 32 by a voltage comparator circuit 15.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、シリアルバスを通
じて通信を行うための通信インタフェース回路、およ
び、この通信インタフェースにおけるバイアス電圧調整
方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a communication interface circuit for performing communication through a serial bus, and a bias voltage adjusting method in this communication interface.

【0002】[0002]

【従来の技術】近年、家庭用のデジタルビデオ装置の登
場等により、動画像データや音声データ等の情報量の大
きなデータをリアルタイムに転送する必要性が生じてい
る。このような大量のデータの高速転送が可能なシリア
ルインタフェースの規格として、IEEE(the Instit
ute of Electrical and Electronic Engineers)139
4インタフェースが知られている。このIEEE139
4インタフェースは、既存のパソコン用周辺機器をはじ
めとして、デジタルビデオ装置等の家電製品間の接続
や、LAN、パソコンの内部バス等に広く利用可能であ
る。
2. Description of the Related Art In recent years, with the advent of home digital video devices, it has become necessary to transfer large amounts of information such as moving image data and audio data in real time. As a standard for a serial interface capable of high-speed transfer of such a large amount of data, IEEE (the Instit
ute of Electrical and Electronic Engineers) 139
Four interfaces are known. This IEEE139
The 4 interface can be widely used for connections between home electric appliances such as digital video devices as well as existing peripheral devices for personal computers, LANs, internal buses of personal computers, and the like.

【0003】IEEE1394シリアルバス(以下、1
394バスと略称する)では、データの授受が行われる
信号線において、TPバイアスと呼ばれるバイアス電圧
が印加されている。また、この1394バスでは、ケー
ブルの挿抜や電源のON/OFFにより信号線のバイア
ス電圧が規定以上変化したときに、バスリセットが行わ
れて各機器の物理アドレスの割り付けが自動的に行われ
る。
IEEE 1394 serial bus (hereinafter, 1
In the (394 bus), a bias voltage called TP bias is applied to the signal line for transmitting / receiving data. Further, in this 1394 bus, when the bias voltage of the signal line changes more than a predetermined value due to the insertion / removal of a cable or the power ON / OFF, the bus reset is performed and the physical address of each device is automatically assigned.

【0004】[0004]

【発明が解決しようとする課題】ところで、1394バ
スを通じた通信においては、システム構成の変化等によ
り上記のバイアス電圧が変動する場合があるが、このバ
イアス電圧が規定された範囲内に収まっていれば正常な
データ転送を行うことが可能であるため、通常はこのバ
イアス電圧を調整する必要性は低く、1394バスに接
続された機器はこのような電圧調整機構を具備していな
い。しかし、上記のバイアス電圧は、接続された機器の
双方の信号判定に対する共通の基準電圧となるため、実
際のシステムでは、接続された各機器において発生され
る電圧レベルに差が生じた場合に、外乱等の影響によっ
て通信エラーが発生し、1394バスの動作状態が不安
定になる可能性がある。
By the way, in the communication through the 1394 bus, the above bias voltage may fluctuate due to a change in system configuration or the like, but the bias voltage is kept within the specified range. For example, since it is possible to perform normal data transfer, it is usually not necessary to adjust the bias voltage, and the device connected to the 1394 bus does not have such a voltage adjusting mechanism. However, since the above-mentioned bias voltage is a common reference voltage for both connected devices to judge signals, in an actual system, when a difference occurs in the voltage level generated in each connected device, A communication error may occur due to the influence of disturbance or the like, and the operation state of the 1394 bus may become unstable.

【0005】本発明はこのような課題に鑑みてなされた
ものであり、シリアルバスを通じて接続された機器によ
り発生されるバイアス電圧に差が生じる場合に、エラー
の発生しない安定的な通信が可能である通信インタフェ
ース回路を提供することを目的とする。
The present invention has been made in view of the above problems, and when a bias voltage generated by a device connected via a serial bus is different, stable communication can be performed without causing an error. An object is to provide a communication interface circuit.

【0006】また、本発明は、シリアルバスを通じて接
続された機器により発生されるバイアス電圧に差が生じ
る場合に、エラーの発生しない安定的な通信が可能であ
る、通信インタフェース回路におけるバイアス電圧調整
方法を提供することである。
Further, the present invention is a bias voltage adjusting method in a communication interface circuit, which enables stable communication without error when a bias voltage generated by a device connected through a serial bus is different. Is to provide.

【0007】[0007]

【課題を解決するための手段】本発明では上記課題を解
決するために、シリアルバスを通じて通信を行うための
通信インタフェース回路において、前記シリアルバスを
構成する第1の信号線に対してバイアス電圧を発生させ
る電圧発生手段と、前記シリアルバスを構成する第2の
信号線における前記バイアス電圧と、前記第1の信号線
における前記バイアス電圧とを検出する電圧検出手段
と、前記電圧検出手段によって検出された前記各バイア
ス電圧の差に応じて、前記電圧発生手段による発生電圧
レベルを制御する電圧制御手段と、を有することを特徴
とする通信インタフェース回路が提供される。
According to the present invention, in order to solve the above problems, in a communication interface circuit for performing communication through a serial bus, a bias voltage is applied to a first signal line forming the serial bus. Voltage generating means for generating the voltage, voltage detecting means for detecting the bias voltage in the second signal line constituting the serial bus, and the bias voltage in the first signal line, and the voltage detecting means for detecting the voltage. And a voltage control means for controlling the voltage level generated by the voltage generation means in accordance with the difference between the bias voltages.

【0008】このような通信インタフェース回路では、
電圧検出手段によって、シリアルバスを構成する第1お
よび第2の信号線における各バイアス電圧が検出され、
電圧制御手段の制御によって、電圧検出手段による検出
電圧の差に応じて、第1の信号線に対して電圧発生手段
より発生されるバイアス電圧のレベルが制御される。電
圧制御手段は、例えば、電圧発生手段の制御をバスリセ
ット発生時に行い、また、例えば、電圧発生手段による
発生電圧レベルが第1および第2の信号線における各バ
イアス電圧の中間値となるように制御を行う。
In such a communication interface circuit,
The bias voltage on the first and second signal lines forming the serial bus is detected by the voltage detection means,
By the control of the voltage control means, the level of the bias voltage generated by the voltage generation means with respect to the first signal line is controlled according to the difference between the detected voltages by the voltage detection means. The voltage control means, for example, controls the voltage generation means when a bus reset is generated, and, for example, sets the voltage level generated by the voltage generation means to an intermediate value between the bias voltages of the first and second signal lines. Take control.

【0009】また、本発明では、シリアルバスを通じて
通信を行うための通信インタフェース回路におけるバイ
アス電圧調整方法において、前記シリアルバスの具備す
る2対の信号線に印加された各バイアス電圧を検出し、
一方の前記信号線に対して発生させる前記バイアス電圧
のレベルを、検出された前記各バイアス電圧の中間値と
する、ことを特徴とするバイアス電圧調整方法が提供さ
れる。
Further, in the present invention, in the bias voltage adjusting method in the communication interface circuit for performing communication through the serial bus, each bias voltage applied to the two pairs of signal lines included in the serial bus is detected,
A bias voltage adjusting method is provided, wherein a level of the bias voltage generated on one of the signal lines is set to an intermediate value of the detected bias voltages.

【0010】このようなバイアス電圧調整方法では、シ
リアルバスを構成する2対の信号線における各バイアス
電圧が検出され、この検出電圧の差に応じて、一方の信
号線に対して印加するバイアス電圧のレベルが、検出さ
れた各バイアス電圧の中間値となるような発生電圧の調
整が行われる。
In such a bias voltage adjusting method, the bias voltages on the two pairs of signal lines forming the serial bus are detected, and the bias voltage applied to one of the signal lines is detected according to the difference between the detected voltages. The generated voltage is adjusted so that the level becomes the intermediate value of the detected bias voltages.

【0011】[0011]

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。まず、図2に本発明の通信インタ
フェース回路を具備する電子機器によって構成される通
信システムの構成例を示す。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings. First, FIG. 2 shows a configuration example of a communication system including electronic equipment including the communication interface circuit of the present invention.

【0012】図2に示す通信システム100は、IEE
E1394規格に基づいて通信を行うためのシステムで
あり、通信インタフェース回路10および20をそれぞ
れ具備する電子機器1および2により構成され、電子機
器1および2は1394バスを構成するケーブル3によ
り接続されている。
The communication system 100 shown in FIG.
A system for performing communication based on the E1394 standard, which is configured by electronic devices 1 and 2 each including communication interface circuits 10 and 20, and the electronic devices 1 and 2 are connected by a cable 3 configuring a 1394 bus. There is.

【0013】電子機器1および2は、例えばパーソナル
コンピュータ、デジタル放送用チューナ、デジタルビデ
オテープレコーダ等の装置であり、通信インタフェース
回路10および20はそれぞれバイアス発生回路11お
よび21を具備している。また、ケーブル3はツイスト
ペアケーブルであり、ペア線31および32により構成
される。なお、1394バスの規格においては、ケーブ
ル3内に電源供給用のペア線がさらに設けられていても
よい。
The electronic devices 1 and 2 are devices such as personal computers, tuners for digital broadcasting, and digital video tape recorders, and the communication interface circuits 10 and 20 are provided with bias generation circuits 11 and 21, respectively. The cable 3 is a twisted pair cable, and is composed of pair wires 31 and 32. According to the 1394 bus standard, a pair of wires for power supply may be further provided in the cable 3.

【0014】電子機器1に設けられた通信インタフェー
ス回路10において、ペア線31はTPAと呼ばれるス
トローブ送信用の信号線で、ペア線32はTPBと呼ば
れるデータ送信用の信号線であり、バイアス発生回路1
1はペア線31に対してTPバイアスと呼ばれるバイア
ス電圧を印加している。また、電子機器2の通信インタ
フェース回路20においては、ペア線32がストローブ
送信用、ペア線31がデータ送信用であり、バイアス発
生回路21はペア線32に対してバイアス電圧を印加し
ている。
In the communication interface circuit 10 provided in the electronic device 1, the pair line 31 is a signal line for strobe transmission called TPA, the pair line 32 is a signal line for data transmission called TPB, and the bias generation circuit. 1
1 applies a bias voltage called TP bias to the pair wire 31. In the communication interface circuit 20 of the electronic device 2, the pair line 32 is for strobe transmission, the pair line 31 is for data transmission, and the bias generation circuit 21 applies a bias voltage to the pair line 32.

【0015】ここで、通信インタフェース回路10およ
び20において、ペア線31および32の両端には、そ
れぞれ信号発生用の図示しないドライブ回路が設けられ
ている。従って、通信インタフェース回路10および2
0の間では、ペア線31についてはバイアス発生回路1
1から、ペア線32についてはバイアス発生回路21か
らそれぞれ発生されるバイアス電圧が、信号発生の基準
電圧として使用される。
Here, in the communication interface circuits 10 and 20, drive circuits (not shown) for signal generation are provided at both ends of the pair lines 31 and 32, respectively. Therefore, the communication interface circuits 10 and 2
Between 0, the bias generation circuit 1 for the pair line 31.
From 1 to 1, the bias voltage generated from the bias generation circuit 21 for the pair line 32 is used as a reference voltage for signal generation.

【0016】なお、図2のシステム構成例では、2つの
電子機器1および2の間の接続についてのみ示したが、
各電子機器1および2は、1394バスを使用してさら
に別の電子機器と接続されていてもよい。
In the system configuration example of FIG. 2, only the connection between the two electronic devices 1 and 2 is shown.
Each electronic device 1 and 2 may be connected to another electronic device using a 1394 bus.

【0017】次に、本発明の通信インタフェース回路の
構成例について説明する。図1は、通信インタフェース
回路10の構成例を示す図である。図1に示すように、
通信インタフェース回路10は、ペア線31に対してバ
イアス電圧を印加するバイアス発生回路11と、ペア線
31および32を通じたデータ送受信に対する信号処理
を行う信号処理回路12と、バイアス発生回路11にお
ける発生電圧を制御する電圧制御回路13と、電圧制御
回路13に対して発生電圧の基準値を設定する基準電圧
設定部14と、ペア線31および32における電圧を検
出して検出値に応じた信号を電圧制御回路13に出力す
る電圧比較回路15によって構成される。
Next, a configuration example of the communication interface circuit of the present invention will be described. FIG. 1 is a diagram showing a configuration example of the communication interface circuit 10. As shown in Figure 1,
The communication interface circuit 10 includes a bias generation circuit 11 that applies a bias voltage to the pair line 31, a signal processing circuit 12 that performs signal processing for data transmission / reception through the pair lines 31 and 32, and a generated voltage in the bias generation circuit 11. Voltage control circuit 13, which controls the voltage control circuit 13, a reference voltage setting unit 14 which sets a reference value of the generated voltage to the voltage control circuit 13, a voltage on the pair lines 31 and 32, and outputs a signal corresponding to the detected value. It is configured by a voltage comparison circuit 15 that outputs to the control circuit 13.

【0018】この通信インタフェース回路10には、ペ
ア線31および32が接続されている。ペア線31は、
ストローブ送信用の1対の信号線(TPA)であり、バ
イアス発生回路11は、このペア線31に対してバイア
ス電圧(TPバイアス)を印加している。また、ペア線
32は、データ送信用の1対の信号線(TPB)であ
り、通信対象の電子機器2の通信インタフェース回路2
0において、バイアス電圧が印加されている。
Pair lines 31 and 32 are connected to the communication interface circuit 10. Pair wire 31 is
These are a pair of signal lines (TPA) for strobe transmission, and the bias generation circuit 11 applies a bias voltage (TP bias) to the pair line 31. The pair lines 32 are a pair of signal lines (TPB) for data transmission, and the communication interface circuit 2 of the electronic device 2 to be communicated with.
At 0, the bias voltage is applied.

【0019】信号処理回路12には、接続されたペア線
31および32のそれぞれに対する信号発生用の図示し
ないドライバ回路、および信号受信用の図示しないレシ
ーバ回路が設けられている。信号処理回路12は、レシ
ーバ回路により受信したパケットデータをデコードして
データを抽出し、電子機器1内部の図示しない制御装置
に出力するとともに、送信データをエンコードしてデー
タをパケット化し、ドライバ回路より送信する。また、
信号処理回路12は、ペア線32からのバスリセット信
号を受信すると、電圧制御回路13に対してバスリセッ
ト発生に対する検出信号を出力するバスリセット検出部
12aを具備している。
The signal processing circuit 12 is provided with a driver circuit (not shown) for generating a signal and a receiver circuit (not shown) for receiving a signal for each of the connected pair lines 31 and 32. The signal processing circuit 12 decodes the packet data received by the receiver circuit to extract the data, outputs the data to a control device (not shown) in the electronic device 1, and encodes the transmission data to packetize the data. Send. Also,
The signal processing circuit 12 includes a bus reset detection unit 12a that outputs a detection signal for the bus reset occurrence to the voltage control circuit 13 when receiving the bus reset signal from the pair line 32.

【0020】なお、信号処理回路12は、ペア線32に
おけるバイアス電圧を監視し、この電圧が所定値を上回
ったとき、および下回ったときに、ペア線31を通じて
バスリセット信号を送信するが、バスリセット検出部1
2aはこのときにも同様に、電圧制御回路13に対して
バスリセット発生に対する検出信号を出力する。さら
に、電子機器1が1394バスの接続ポートを複数具備
して、この接続ポートによって接続されている他の電子
機器からバスリセット信号が送信された場合も、バスリ
セット検出部12aはこの接続ポートを介してバスリセ
ットの発生を検出する。
The signal processing circuit 12 monitors the bias voltage on the pair line 32, and transmits a bus reset signal through the pair line 31 when the voltage exceeds or falls below a predetermined value. Reset detection unit 1
Similarly, at this time, 2a outputs a detection signal for the bus reset occurrence to the voltage control circuit 13. Furthermore, even when the electronic device 1 has a plurality of 1394 bus connection ports and a bus reset signal is transmitted from another electronic device connected by this connection port, the bus reset detection unit 12a does not connect this connection port. The occurrence of a bus reset is detected via.

【0021】電圧制御回路13は、基準電圧設定部14
または電圧比較回路15によって設定された電圧値、お
よびバスリセット検出部12aからの検出信号に応じ
て、バイアス発生回路11において発生されるバイアス
電圧が所定値となるように、バイアス発生回路11を制
御する。基準電圧設定部14は、電圧制御回路13に対
して発生電圧の基準値を設定するための情報を出力す
る。電圧比較回路15は、ペア線31および32の電圧
を検出して比較し、後述するように、電圧制御回路13
に対して、検出した各電圧の中間値を設定するための情
報を出力する。また、この電圧比較回路15は例えば、
ペア線32においてバイアス電圧が印加されていない場
合は、その旨を電圧制御回路13に通知する。
The voltage control circuit 13 includes a reference voltage setting section 14
Alternatively, the bias generation circuit 11 is controlled so that the bias voltage generated in the bias generation circuit 11 becomes a predetermined value according to the voltage value set by the voltage comparison circuit 15 and the detection signal from the bus reset detection unit 12a. To do. The reference voltage setting unit 14 outputs information for setting the reference value of the generated voltage to the voltage control circuit 13. The voltage comparison circuit 15 detects and compares the voltages of the pair lines 31 and 32, and as described later, the voltage control circuit 13
, The information for setting the intermediate value of each detected voltage is output. Further, the voltage comparison circuit 15 is, for example,
When the bias voltage is not applied to the pair line 32, the voltage control circuit 13 is notified of that fact.

【0022】ここで、ペア線31および32において
は、それぞれが具備する2本のリード線による差動信号
の平均電圧値を所定の電圧とすることにより、例えば、
データの伝送レートに関する情報等のいわゆるコモンモ
ード信号を送信することができるようになされている。
IEEE1394規格では、このコモンモード信号送出
時における基準電圧の許容範囲は、1.665V〜2.
015Vと規定されている。
Here, in the pair wires 31 and 32, the average voltage value of the differential signal by the two lead wires provided in each pair wire is set to a predetermined voltage, so that, for example,
A so-called common mode signal such as information about a data transmission rate can be transmitted.
In the IEEE 1394 standard, the allowable range of the reference voltage at the time of sending the common mode signal is 1.665V to 2.
It is specified as 015V.

【0023】このため、IEEE1394インタフェー
スを用いた機器では、通常、バイアス電圧を上記の許容
範囲の中間値である1.85Vに設定しており、上記の
通信インタフェース回路10の基準電圧設定部14も、
バイアス発生回路11による発生電圧を1.85Vとす
るための情報を、電圧制御回路13に出力している。ま
た、ペア線31および32に印加されるバイアス電圧
は、通常は同じ電圧値すなわち1.85Vに設定されて
いる。
Therefore, in a device using the IEEE 1394 interface, the bias voltage is normally set to 1.85 V which is an intermediate value of the above-mentioned allowable range, and the reference voltage setting section 14 of the communication interface circuit 10 is also set. ,
Information for setting the voltage generated by the bias generation circuit 11 to 1.85 V is output to the voltage control circuit 13. The bias voltage applied to the pair lines 31 and 32 is usually set to the same voltage value, that is, 1.85V.

【0024】しかし、実際のシステムでは、バイアス発
生回路11からペア線31に対して印加される電圧と、
通信対象の機器においてペア線32に対して印加される
電圧とに差が生じている場合も多い。このため、上記の
通信インタフェース回路10では、電圧比較回路15お
よび電圧制御回路13を設けることにより、ペア線31
および32における電圧を検出して、ペア線32の電圧
に応じてバイアス発生回路11からの発生電圧を変化さ
せ、ペア線31の電圧をペア線32に近づけることによ
り、安定した通信動作を可能にする。
However, in an actual system, the voltage applied from the bias generation circuit 11 to the pair line 31
In many cases, there is a difference between the voltage applied to the pair wire 32 in the device to be communicated. Therefore, in the communication interface circuit 10 described above, the pair line 31 is provided by providing the voltage comparison circuit 15 and the voltage control circuit 13.
By detecting the voltage in the pair lines 32 and 32 and changing the voltage generated from the bias generation circuit 11 according to the voltage of the pair line 32 to bring the voltage of the pair line 31 close to the pair line 32, stable communication operation is possible. To do.

【0025】電圧比較回路15は、ペア線31および3
2における電圧を検出し、電圧値に差がある場合は、例
えば、バイアス発生回路11の発生電圧が、ペア線32
における電圧と同じにするための情報を電圧制御回路1
3に出力する。これにより、電圧制御回路13がバイア
ス発生回路11を制御して、ペア線31および32にお
ける電圧が同じになる。
The voltage comparison circuit 15 includes pair lines 31 and 3
2 is detected, and when there is a difference in the voltage value, for example, the generated voltage of the bias generation circuit 11 is the pair line 32.
Information for making the voltage the same as the voltage in the voltage control circuit 1
Output to 3. As a result, the voltage control circuit 13 controls the bias generation circuit 11 so that the voltages on the pair lines 31 and 32 become the same.

【0026】しかし、このような電圧制御では、ペア線
31および32により接続された通信対象の電子機器2
において、上記と同様に自分の発生電圧を通信対象の機
器により発生されたバイアス電圧に一致させる機能が設
けられていた場合は、互いにおいて電圧値の補正動作が
繰り返されてこの動作が完了しない。従って、このよう
な誤動作を防止するために、電圧比較回路15は、バイ
アス発生回路11の発生電圧を、ペア線31および32
の中間電圧とするような情報を出力することが好まし
い。
However, in such voltage control, the electronic device 2 to be communicated, which is connected by the pair lines 31 and 32, is used.
In the case where the function for matching the generated voltage with the bias voltage generated by the device to be communicated is provided in the same manner as described above, the voltage value correcting operation is repeated with each other and the operation is not completed. Therefore, in order to prevent such a malfunction, the voltage comparison circuit 15 compares the voltage generated by the bias generation circuit 11 with the pair lines 31 and 32.
It is preferable to output information such that the intermediate voltage of

【0027】また、例えば、ペア線32における電圧の
変動は、1394バスを用いた通信ネットワークにおけ
る機器(ノード)の構成が変化したときに生じることが
多く、また、ペア線31および32に対して通信対象の
電子機器2が接続されたときは、この接続時点において
発生電圧の補正が行われればよい。さらに、通常の通信
動作時に発生電圧の補正を行う場合は、送受信されるデ
ータによって補正に対する誤動作が生じる可能性があ
る。
Further, for example, the voltage variation on the pair line 32 often occurs when the configuration of the device (node) in the communication network using the 1394 bus changes, and for the pair lines 31 and 32. When the electronic device 2 to be communicated is connected, the generated voltage may be corrected at the time of this connection. Further, when the generated voltage is corrected during the normal communication operation, an erroneous operation for the correction may occur depending on the transmitted / received data.

【0028】これらのことから、上記の通信インタフェ
ース回路10では、バイアス発生回路11による発生電
圧の補正を、バスリセットの発生時に行うようにする。
電圧制御回路13は、バスリセット検出部12aからバ
スリセット発生に対する検出信号を受信すると、電圧比
較回路15から供給される信号に従って、ペア線31の
電圧が、ペア線31および32の各電圧の中間値となる
ようにバイアス発生回路11を制御する。
Therefore, in the communication interface circuit 10 described above, the voltage generated by the bias generation circuit 11 is corrected when the bus reset occurs.
When the voltage control circuit 13 receives the detection signal for the bus reset occurrence from the bus reset detection unit 12 a, the voltage of the pair line 31 is an intermediate voltage between the pair lines 31 and 32 according to the signal supplied from the voltage comparison circuit 15. The bias generation circuit 11 is controlled so that the value becomes a value.

【0029】また、ペア線32においてバイアス電圧が
印加されていない場合、すなわち、電子機器2が接続さ
れていない場合は、電圧制御回路13は、基準電圧設定
部14から供給される信号に従って、ペア線31におけ
る電圧が1.85Vとなるように、バイアス発生回路1
1を制御する。
Further, when the bias voltage is not applied to the pair wire 32, that is, when the electronic device 2 is not connected, the voltage control circuit 13 follows the signal supplied from the reference voltage setting section 14 in accordance with the signal supplied from the reference voltage setting section 14. The bias generation circuit 1 so that the voltage on the line 31 becomes 1.85V.
Control 1

【0030】次に、図3は、上記の通信インタフェース
回路10における動作を示すフローチャートである。図
3のフローチャートの開始時は、例えば電子機器1の1
394バスに対する接続開始等による初期状態であっ
て、ステップS301において、電圧制御回路13は、
信号処理回路12の制御に基づき、基準電圧設定部14
により設定される基準電圧の1.85Vを発生させるよ
うに、バイアス発生回路11を制御する。ステップS3
02において、バイアス発生回路11は、電圧制御回路
13の制御に基づき、ペア線31に対して1.85Vの
電圧を印加する。
Next, FIG. 3 is a flowchart showing the operation of the communication interface circuit 10 described above. At the start of the flowchart of FIG.
In the initial state due to the start of connection to the 394 bus, etc., the voltage control circuit 13
Based on the control of the signal processing circuit 12, the reference voltage setting unit 14
The bias generation circuit 11 is controlled so as to generate the reference voltage of 1.85 V set by the above. Step S3
In 02, the bias generation circuit 11 applies a voltage of 1.85 V to the pair line 31 under the control of the voltage control circuit 13.

【0031】ステップS303において、信号処理回路
12のバスリセット検出部12aはバスリセットの発生
を監視し、バスリセットの発生を検出すると、ステップ
S304に進む。ステップS304において、電圧比較
回路15によるペア線31および32の電圧の比較に基
づく信号を、電圧制御回路13が参照する。
In step S303, the bus reset detector 12a of the signal processing circuit 12 monitors the occurrence of the bus reset, and when the occurrence of the bus reset is detected, the process proceeds to step S304. In step S304, the voltage control circuit 13 refers to the signal based on the comparison of the voltages of the pair lines 31 and 32 by the voltage comparison circuit 15.

【0032】ステップS305において、電圧制御回路
13は、電圧比較回路15による電圧比較結果よりペア
線32におけるバイアス電圧の有無を検出し、ペア線3
1および32を介した相手側の電子機器2の接続の有無
を判断して、接続されていない場合は、ステップS30
1に戻ってペア線31に対して基準電圧すなわち1.8
5Vの電圧を印加させるようにバイアス発生回路11を
制御し、接続されていると判断される場合はステップS
306に進む。なお、相手側の電子機器2の接続の有無
は、信号処理回路12により検出されて電圧制御回路1
3に通知されてもよい。
In step S305, the voltage control circuit 13 detects the presence / absence of a bias voltage on the pair line 32 from the voltage comparison result by the voltage comparison circuit 15, and the pair line 3
It is judged whether or not the other party's electronic device 2 is connected via 1 and 32, and if it is not connected, step S30
Returning to 1, the reference voltage for the pair wire 31, that is, 1.8
The bias generation circuit 11 is controlled so as to apply a voltage of 5 V, and if it is determined that the connection is made, step S
Proceed to 306. Whether or not the electronic device 2 on the other side is connected is detected by the signal processing circuit 12 and the voltage control circuit 1 is detected.
3 may be notified.

【0033】ステップS306において、電圧制御回路
13は、電圧比較回路15からの信号に基づき、バイア
ス発生回路11に対して、発生させるバイアス電圧をペ
ア線31および32の中間値となるように設定する。ス
テップS307において、バイアス発生回路11は、設
定された中間値の電圧をペア線31に印加し、ペア線3
1の電圧補正が行われる。
In step S306, the voltage control circuit 13 sets the bias voltage to be generated in the bias generation circuit 11 based on the signal from the voltage comparison circuit 15 so as to be an intermediate value between the pair lines 31 and 32. . In step S307, the bias generation circuit 11 applies the voltage of the set intermediate value to the pair line 31, and the pair line 3
The voltage correction of 1 is performed.

【0034】以上の処理により、通信インタフェース回
路10では、ペア線31および32におけるバイアス電
圧の差に応じて、ペア線32に対してバイアス発生回路
11より印加されるバイアス電圧が、この差が減少する
ように調整されるので、ペア線31および32を通じて
送受信されるデータに対して、機器間のバイアス電圧の
差により引き起こされるエラーが防止され、安定的な通
信を行うことが可能となる。また、ペア線32のバイア
ス電圧は、検出されたペア線31および32の電圧の中
間値に調整されることにより、接続対象の電子機器2に
おいて同様のバイアス電圧調整が行われた場合にも、こ
の調整動作を正しく行うことが可能となる。さらに、こ
のようなバイアス電圧の調整をバスリセット発生時に行
うことにより、ノード構成の更新された1394バスに
よる通信システムに対して、印加するバイアス電圧を適
切に対応させることが可能となる。
With the above processing, in the communication interface circuit 10, the bias voltage applied from the bias generation circuit 11 to the pair line 32 is reduced in accordance with the difference in bias voltage between the pair lines 31 and 32. Therefore, the error caused by the difference in the bias voltage between the devices is prevented for the data transmitted and received through the pair lines 31 and 32, and stable communication can be performed. Further, the bias voltage of the pair line 32 is adjusted to an intermediate value between the detected voltages of the pair lines 31 and 32, so that the same bias voltage adjustment is performed in the electronic device 2 to be connected, This adjustment operation can be performed correctly. Furthermore, by performing such a bias voltage adjustment when a bus reset occurs, it becomes possible to appropriately correspond the applied bias voltage to the communication system using the 1394 bus with the updated node configuration.

【0035】[0035]

【発明の効果】以上説明したように、本発明の通信イン
タフェース回路では、電圧検出手段によって、シリアル
バスを構成する第1および第2の信号線における各バイ
アス電圧が検出され、電圧制御手段の制御によって、電
圧検出手段による検出電圧の差に応じて、第1の信号線
に対して電圧発生手段より発生されるバイアス電圧のレ
ベルが制御される。従って、第1および第2の信号線に
おけるバイアス電圧の差が減少して、この差により発生
する通信エラーが防止されて、安定的な通信を行うこと
が可能となる。
As described above, in the communication interface circuit of the present invention, the bias voltage on the first and second signal lines forming the serial bus is detected by the voltage detection means, and the voltage control means is controlled. Thus, the level of the bias voltage generated by the voltage generating means with respect to the first signal line is controlled according to the difference in the voltage detected by the voltage detecting means. Therefore, the difference between the bias voltages on the first and second signal lines is reduced, a communication error caused by this difference is prevented, and stable communication can be performed.

【0036】また、本発明のバイアス電圧調整方法で
は、シリアルバスを構成する2対の信号線における各バ
イアス電圧が検出され、この検出電圧の差に応じて、一
方の信号線に対して印加するバイアス電圧のレベルが、
検出された各バイアス電圧の中間値となるような発生電
圧の調整が行われる。従って、第1および第2の信号線
におけるバイアス電圧の差が減少して、この差により発
生する通信エラーが防止されて、安定的な通信を行うこ
とが可能となる。
Further, in the bias voltage adjusting method of the present invention, each bias voltage in the two pairs of signal lines forming the serial bus is detected, and applied to one of the signal lines in accordance with the difference between the detected voltages. The bias voltage level is
The generated voltage is adjusted so as to have an intermediate value of the detected bias voltages. Therefore, the difference between the bias voltages on the first and second signal lines is reduced, a communication error caused by this difference is prevented, and stable communication can be performed.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の通信インタフェース回路の構成例を示
す図である。
FIG. 1 is a diagram showing a configuration example of a communication interface circuit of the present invention.

【図2】本発明の通信インタフェース回路を具備する電
子機器によって構成される通信システムの構成例を示す
図である。
FIG. 2 is a diagram showing a configuration example of a communication system configured by an electronic device including the communication interface circuit of the present invention.

【図3】本発明の通信インタフェース回路における動作
を示すフローチャートである。
FIG. 3 is a flowchart showing an operation in the communication interface circuit of the present invention.

【符号の説明】[Explanation of symbols]

1、2……電子機器、3……ケーブル、10……通信イ
ンタフェース回路、11……バイアス発生回路、12…
…信号処理回路、12a……バスリセット検出部、13
……電圧制御回路、14……基準電圧設定部、15……
電圧比較回路、20……通信インタフェース回路、21
……バイアス発生回路、31、32……ペア線、100
……通信システム
1, 2 ... Electronic equipment, 3 ... Cable, 10 ... Communication interface circuit, 11 ... Bias generating circuit, 12 ...
... signal processing circuit, 12a ... bus reset detection unit, 13
...... Voltage control circuit 14 ...... Reference voltage setting unit 15 ......
Voltage comparison circuit, 20 ... Communication interface circuit, 21
...... Bias generator circuit, 31, 32 …… Pair wire, 100
……Communications system

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 シリアルバスを通じて通信を行うための
通信インタフェース回路において、 前記シリアルバスを構成する第1の信号線に対してバイ
アス電圧を発生させる電圧発生手段と、 前記シリアルバスを構成する第2の信号線における前記
バイアス電圧と、前記第1の信号線における前記バイア
ス電圧とを検出する電圧検出手段と、 前記電圧検出手段によって検出された前記各バイアス電
圧の差に応じて、前記電圧発生手段による発生電圧レベ
ルを制御する電圧制御手段と、 を有することを特徴とする通信インタフェース回路。
1. A communication interface circuit for performing communication via a serial bus, comprising: voltage generating means for generating a bias voltage for a first signal line forming the serial bus; and second voltage forming the serial bus. Voltage detecting means for detecting the bias voltage on the signal line and the bias voltage on the first signal line, and the voltage generating means according to the difference between the bias voltages detected by the voltage detecting means. And a voltage control means for controlling the voltage level generated by the communication interface circuit.
【請求項2】 前記第2の信号線を通じてバスリセット
の発生を検出するバスリセット検出手段をさらに有し、 前記電圧制御手段は、前記バスリセット検出手段によっ
て前記バスリセットの発生が検出されたときに、前記電
圧発生手段に対する制御を行うことを特徴とする請求項
1記載の通信インタフェース回路。
2. A bus reset detecting means for detecting the occurrence of a bus reset through the second signal line, wherein the voltage control means detects the occurrence of the bus reset by the bus reset detecting means. The communication interface circuit according to claim 1, further comprising: controlling the voltage generating means.
【請求項3】 前記電圧制御手段は、前記発生電圧レベ
ルが、前記第1および第2の信号線における各バイアス
電圧の中間値となるように、前記電圧発生手段を制御す
ることを特徴とする請求項1記載の通信インタフェース
回路。
3. The voltage control means controls the voltage generation means so that the generated voltage level becomes an intermediate value of bias voltages in the first and second signal lines. The communication interface circuit according to claim 1.
【請求項4】 前記第2の信号線における前記バイアス
電圧が接地電位であるとき、前記電圧制御手段は前記発
生電圧レベルが1.85Vとなるように前記電圧発生手
段を制御することを特徴とする請求項1記載の通信イン
タフェース回路。
4. The voltage control means controls the voltage generation means so that the generated voltage level becomes 1.85 V when the bias voltage on the second signal line is at a ground potential. The communication interface circuit according to claim 1.
【請求項5】 前記シリアルバスはIEEE1394規
格に準拠することを特徴とする請求項1記載の通信イン
タフェース回路。
5. The communication interface circuit according to claim 1, wherein the serial bus complies with the IEEE 1394 standard.
【請求項6】 請求項1記載の通信インタフェース回路
を具備することを特徴とする電子機器。
6. An electronic device comprising the communication interface circuit according to claim 1.
【請求項7】 シリアルバスを通じて通信を行うための
通信インタフェース回路におけるバイアス電圧調整方法
において、 前記シリアルバスの具備する2対の信号線に印加された
各バイアス電圧を検出し、 一方の前記信号線に対して発生させる前記バイアス電圧
のレベルを、検出された前記各バイアス電圧の中間値と
する、 ことを特徴とするバイアス電圧調整方法。
7. A bias voltage adjusting method in a communication interface circuit for performing communication through a serial bus, wherein each bias voltage applied to two pairs of signal lines included in the serial bus is detected, and one of the signal lines is detected. The bias voltage level generated for the bias voltage is set to an intermediate value of the detected bias voltages.
JP2001231278A 2001-07-31 2001-07-31 Communication interface circuit, electronic device and bias voltage adjustment method Pending JP2003046597A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001231278A JP2003046597A (en) 2001-07-31 2001-07-31 Communication interface circuit, electronic device and bias voltage adjustment method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001231278A JP2003046597A (en) 2001-07-31 2001-07-31 Communication interface circuit, electronic device and bias voltage adjustment method

Publications (1)

Publication Number Publication Date
JP2003046597A true JP2003046597A (en) 2003-02-14

Family

ID=19063352

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001231278A Pending JP2003046597A (en) 2001-07-31 2001-07-31 Communication interface circuit, electronic device and bias voltage adjustment method

Country Status (1)

Country Link
JP (1) JP2003046597A (en)

Similar Documents

Publication Publication Date Title
JP2909084B2 (en) Run communication device and media adapter used for it
US20080159188A1 (en) Serial interface apparatus performing asynchronous serial data transfer using asynchronous serial communication method
JP5346072B2 (en) Universal serial bus (USB) system online calibration method and apparatus
US6463362B1 (en) Electronic device and operating mode control method thereof
US20230155628A1 (en) Rejection of End-of-Packet Dribble in High Speed Universal Serial Bus Repeaters
US20020199051A1 (en) Transmitting and receiving circuit and transmitting and receiving method
US11126582B2 (en) Circuit device, determination method for circuit device, and electronic apparatus
US8502589B2 (en) Signal swing trimming apparatus and method thereof
US7864786B2 (en) Repeater apparatus for supporting a plurality of protocols, and a method for controlling protocol conversion in the repeater apparatus
JP2003046597A (en) Communication interface circuit, electronic device and bias voltage adjustment method
JP5086518B2 (en) Polarity correction circuit and system incorporating the same
WO2021244130A1 (en) Fault diagnosis method, electronic device, and storage medium
JP2000035946A (en) Address, instruction and/or data telegraph equipment and address, instruction and/or data telegraph method
US7543044B2 (en) Automatic configuration system
US8082380B2 (en) Method for optimizing of communication signal
JPH06224976A (en) Interface conversion circuit for half duplex serial transmission
JP2000078209A (en) Digital signal transmission circuit
JP2008060768A (en) Terminating resistance adjustment method and terminating resistance adjustment circuit
US20220180838A1 (en) Signal Processing Circuit and Link Initialization Method Thereof
US10979259B1 (en) Communication device and skew correction method thereof
US20230388099A1 (en) 100base-tx transceiver with transmit clock selected from output clock of clock generator circuit and receive recovered clock of clock and data recovery circuit and associated method
US7657799B2 (en) Method and apparatus for testing a dual mode interface
WO2019198434A1 (en) Impedance adjustment method and semiconductor device
JPH0548536A (en) Parallel optical transmitter
JP4952167B2 (en) Data transmission equipment