JP2003045176A - 電子機器、電子機器の制御方法、および電子機器の制御プログラム - Google Patents
電子機器、電子機器の制御方法、および電子機器の制御プログラムInfo
- Publication number
- JP2003045176A JP2003045176A JP2001236080A JP2001236080A JP2003045176A JP 2003045176 A JP2003045176 A JP 2003045176A JP 2001236080 A JP2001236080 A JP 2001236080A JP 2001236080 A JP2001236080 A JP 2001236080A JP 2003045176 A JP2003045176 A JP 2003045176A
- Authority
- JP
- Japan
- Prior art keywords
- refresh
- memory
- area
- dynamic ram
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Dram (AREA)
Abstract
(57)【要約】
【課題】 特定のメモリ条件を検出してリフレッシュが
不要な場合これを非実施とし、通常のメモリアクセスを
妨げず、メモリの性能を最大限に発揮できるようにす
る。 【解決手段】 画像メモリ１１５を構成するＤＲＡＭに
対する特定のアクセス条件に応じＤＲＡＭに対するリフ
レッシュを実施するか否かを制御する。画像メモリ１１
５のＤＲＡＭに対して画像入力部１１３からの画像デー
タ（撮影動画データなど）周期的なＤＲＡＭアクセスが
保証されていればリフレッシュを非実施とし、そのよう
な周期的なＤＲＡＭアクセスが保証されていなければリ
フレッシュを実施するよう制御する。リフレッシュの実
施／非実施の制御はＤＲＡＭのＲＯＷアドレス単位、ま
たはＤＲＡＭの素子単位で実行する。
不要な場合これを非実施とし、通常のメモリアクセスを
妨げず、メモリの性能を最大限に発揮できるようにす
る。 【解決手段】 画像メモリ１１５を構成するＤＲＡＭに
対する特定のアクセス条件に応じＤＲＡＭに対するリフ
レッシュを実施するか否かを制御する。画像メモリ１１
５のＤＲＡＭに対して画像入力部１１３からの画像デー
タ（撮影動画データなど）周期的なＤＲＡＭアクセスが
保証されていればリフレッシュを非実施とし、そのよう
な周期的なＤＲＡＭアクセスが保証されていなければリ
フレッシュを実施するよう制御する。リフレッシュの実
施／非実施の制御はＤＲＡＭのＲＯＷアドレス単位、ま
たはＤＲＡＭの素子単位で実行する。
Description
【０００１】
【発明の属する技術分野】本発明は、データ記憶手段と
してダイナミックＲＡＭを有する電子機器、その制御方
法、およびその制御プログラムに関するものである。
してダイナミックＲＡＭを有する電子機器、その制御方
法、およびその制御プログラムに関するものである。
【０００２】
【従来の技術】ダイナミックＲＡＭ（以下、ＤＲＡＭと
いう）は、安価で大容量の情報を蓄積できる記憶媒体と
して、多くの情報機器に使用されている。しかしなが
ら、ＤＲＡＭではデータが電荷として蓄積されるため、
一定時間以上放置すると電荷が自己放電しデータが消失
してしまう。このために、一定周期毎にリフレッシュ、
すなわち、電荷の再充電を行なわなければならない。
いう）は、安価で大容量の情報を蓄積できる記憶媒体と
して、多くの情報機器に使用されている。しかしなが
ら、ＤＲＡＭではデータが電荷として蓄積されるため、
一定時間以上放置すると電荷が自己放電しデータが消失
してしまう。このために、一定周期毎にリフレッシュ、
すなわち、電荷の再充電を行なわなければならない。
【０００３】リフレッシュの方法については、いくつか
の方法があるが、一般に外部からの信号線で明示的なリ
フレッシュを指示することにより行なっている。従来で
は、ダイナミックＲＡＭに少なくとも有為なデータがあ
る時、一定周期毎にリフレッシュを行なっている。
の方法があるが、一般に外部からの信号線で明示的なリ
フレッシュを指示することにより行なっている。従来で
は、ダイナミックＲＡＭに少なくとも有為なデータがあ
る時、一定周期毎にリフレッシュを行なっている。
【０００４】
【発明が解決しようとする課題】ＤＲＡＭを用いた機器
が実際に動作している間、このリフレッシュは処理中の
作業とは非同期で、周期的に行なわれなければならな
い。
が実際に動作している間、このリフレッシュは処理中の
作業とは非同期で、周期的に行なわれなければならな
い。
【０００５】しかし、リフレッシュを指示してから実際
にリフレッシュが終了するまで、通常のメモリアクセス
（リード、ライトなど）を行なうことができず、リフレ
ッシュが終るまでそのアクセスが待たされてしまうた
め、その分機器の性能が低下してしまうという問題があ
った。
にリフレッシュが終了するまで、通常のメモリアクセス
（リード、ライトなど）を行なうことができず、リフレ
ッシュが終るまでそのアクセスが待たされてしまうた
め、その分機器の性能が低下してしまうという問題があ
った。
【０００６】本発明の課題は、上記の問題を解決し、特
定のメモリ条件を検出してリフレッシュが不要な場合こ
れを非実施とし、通常のメモリアクセスを妨げず、メモ
リの性能を最大限に発揮できるようにすることにある。
定のメモリ条件を検出してリフレッシュが不要な場合こ
れを非実施とし、通常のメモリアクセスを妨げず、メモ
リの性能を最大限に発揮できるようにすることにある。
【０００７】
【課題を解決するための手段】上記の課題を解決するた
め、本発明によれば、データ記憶手段としてダイナミッ
クＲＡＭを有する電子機器、その制御方法、およびその
制御プログラムにおいて、前記ダイナミックＲＡＭに対
する特定のアクセス条件に応じ前記ダイナミックＲＡＭ
に対するリフレッシュを実施するか否かを制御する構成
を採用した。
め、本発明によれば、データ記憶手段としてダイナミッ
クＲＡＭを有する電子機器、その制御方法、およびその
制御プログラムにおいて、前記ダイナミックＲＡＭに対
する特定のアクセス条件に応じ前記ダイナミックＲＡＭ
に対するリフレッシュを実施するか否かを制御する構成
を採用した。
【０００８】あるいはさらに、前記ダイナミックＲＡＭ
に対して周期的なアクセスが保証されていない場合に前
記ダイナミックＲＡＭに対するリフレッシュを実施し、
前記ダイナミックＲＡＭに対して周期的なアクセスが保
証されている場合、前記ダイナミックＲＡＭに対するリ
フレッシュを非実施とする構成を採用した。
に対して周期的なアクセスが保証されていない場合に前
記ダイナミックＲＡＭに対するリフレッシュを実施し、
前記ダイナミックＲＡＭに対して周期的なアクセスが保
証されている場合、前記ダイナミックＲＡＭに対するリ
フレッシュを非実施とする構成を採用した。
【０００９】あるいはさらに、前記ダイナミックＲＡＭ
に対するリフレッシュを実施するか否かの制御を前記ダ
イナミックＲＡＭのＲＯＷアドレス単位で行なう構成を
採用した。
に対するリフレッシュを実施するか否かの制御を前記ダ
イナミックＲＡＭのＲＯＷアドレス単位で行なう構成を
採用した。
【００１０】あるいはさらに、前記ダイナミックＲＡＭ
に対するリフレッシュを実施するか否かの制御を前記ダ
イナミックＲＡＭの素子単位で行なう構成を採用した。
に対するリフレッシュを実施するか否かの制御を前記ダ
イナミックＲＡＭの素子単位で行なう構成を採用した。
【００１１】
【発明の実施の形態】以下、図面に示す実施形態に基づ
き本発明を詳細に説明する。
き本発明を詳細に説明する。
【００１２】一般にダイナミックＲＡＭのあるアドレス
にリードやライトを行なう場合、そのアドレスを含むＲ
ＯＷは、再書き込みが行われるので、そのＲＯＷの電荷
は再チャージされる。
にリードやライトを行なう場合、そのアドレスを含むＲ
ＯＷは、再書き込みが行われるので、そのＲＯＷの電荷
は再チャージされる。
【００１３】一方で、動画の画像データ取り込み処理な
どのように、ＤＲＡＭに対して情報が一定期間毎にリー
ドされたりライトされたりする場合がある。
どのように、ＤＲＡＭに対して情報が一定期間毎にリー
ドされたりライトされたりする場合がある。
【００１４】したがって、ＤＲＡＭに対するアクセス周
期が、ダイナミックＲＡＭの電荷が放電する時間、ある
いは指定されたリフレッシュサイクルより短ければ、明
示的にリフレッシュ動作を行なわなくても、該アドレス
を含むＲＯＷは周期的にチャージされ、データの消失を
まぬがれる。
期が、ダイナミックＲＡＭの電荷が放電する時間、ある
いは指定されたリフレッシュサイクルより短ければ、明
示的にリフレッシュ動作を行なわなくても、該アドレス
を含むＲＯＷは周期的にチャージされ、データの消失を
まぬがれる。
【００１５】本発明は、このようなＤＲＡＭアクセスの
態様を利用して、ＤＲＡＭに対する特定のアクセス条件
に応じＤＲＡＭに対するリフレッシュを実施するか否か
を制御する、すなわち、上記のような周期的なＤＲＡＭ
アクセスが保証されていればリフレッシュを非実施と
し、周期的なＤＲＡＭアクセスが保証されていなければ
リフレッシュを実施するよう制御するようにしたもので
ある。これにより、通常のメモリアクセスを妨げず、メ
モリの性能を最大限に発揮できるようになる。以下、本
発明の実施形態を２つ示す。
態様を利用して、ＤＲＡＭに対する特定のアクセス条件
に応じＤＲＡＭに対するリフレッシュを実施するか否か
を制御する、すなわち、上記のような周期的なＤＲＡＭ
アクセスが保証されていればリフレッシュを非実施と
し、周期的なＤＲＡＭアクセスが保証されていなければ
リフレッシュを実施するよう制御するようにしたもので
ある。これにより、通常のメモリアクセスを妨げず、メ
モリの性能を最大限に発揮できるようになる。以下、本
発明の実施形態を２つ示す。
【００１６】＜第１の実施形態＞図１に本発明を実施可
能な装置のハードウェア構成を示す。図１の装置は、画
像入力部と画像表示部（画像出力部）を有し、周期的な
画像データ入出力、つまり動画のような画像データの入
出力を行なうデジタルカメラなどの電子機器に共通する
基本ハードウェア構成を示したものである。このハード
ウェア構成は、後述の第２の実施形態でも共通のもので
ある。
能な装置のハードウェア構成を示す。図１の装置は、画
像入力部と画像表示部（画像出力部）を有し、周期的な
画像データ入出力、つまり動画のような画像データの入
出力を行なうデジタルカメラなどの電子機器に共通する
基本ハードウェア構成を示したものである。このハード
ウェア構成は、後述の第２の実施形態でも共通のもので
ある。
【００１７】図１において、符号１１は機器全体を制御
するＣＰＵ、１２はユーザーによる操作を受けつけるた
め不図示のキーボードやスイッチなどから構成されたユ
ーザー入力部、１３は外部との接続を行なう外部Ｉ／Ｆ
部、１４はメインデータバス、１５はメインメモリ、１
６はメインメモリ１５のデータの読み書きを制御するメ
インメモリ制御部である。
するＣＰＵ、１２はユーザーによる操作を受けつけるた
め不図示のキーボードやスイッチなどから構成されたユ
ーザー入力部、１３は外部との接続を行なう外部Ｉ／Ｆ
部、１４はメインデータバス、１５はメインメモリ、１
６はメインメモリ１５のデータの読み書きを制御するメ
インメモリ制御部である。
【００１８】また、図１において、符号１７は画像デー
タバス、１８はメインデータバス１４と画像データバス
１７を接続するブリッジ、１９は画像データバスに接続
されたモジュールのバス権の調停を行なうアービター、
１１０は画像表示部、１１１は画像表示部１１０に表示
データを出力する画像表示制御部、１１２は画像データ
の圧縮を行なう画像圧縮部、１１３はＣＣＤ撮像素子あ
るいは他の機器からの画像データ入力Ｉ／Ｆなどから成
る画像入力部、１１４は画像入力部１１３からのデータ
を後述のタイミング／フォーマットで取り込むための画
像入力制御部である。
タバス、１８はメインデータバス１４と画像データバス
１７を接続するブリッジ、１９は画像データバスに接続
されたモジュールのバス権の調停を行なうアービター、
１１０は画像表示部、１１１は画像表示部１１０に表示
データを出力する画像表示制御部、１１２は画像データ
の圧縮を行なう画像圧縮部、１１３はＣＣＤ撮像素子あ
るいは他の機器からの画像データ入力Ｉ／Ｆなどから成
る画像入力部、１１４は画像入力部１１３からのデータ
を後述のタイミング／フォーマットで取り込むための画
像入力制御部である。
【００１９】また、図１において、符号１１５はＤＲＡ
Ｍから構成された画像メモリ、１１６は画像メモリに対
するデータの読み書きおよびリフレッシュを制御する画
像メモリ制御部である。
Ｍから構成された画像メモリ、１１６は画像メモリに対
するデータの読み書きおよびリフレッシュを制御する画
像メモリ制御部である。
【００２０】同図において、ＣＰＵ１１はユーザー入力
部１２への操作に基づき、メインデータバス１４を介し
て機器全体を制御する。外部Ｉ／Ｆ部１３は外部と接続
し、プログラムやデータの授受を行なう。この外部Ｉ／
Ｆ部１３は、フロッピー（登録商標）ディスクなどの物
理的メディアであっても構わないし、シリアルＩ／Ｆの
ような有線による他機器との接続であっても構わない
し、またＰＩＡＦＳを用いたＰＨＳのような無線交信手
段であっても構わない。
部１２への操作に基づき、メインデータバス１４を介し
て機器全体を制御する。外部Ｉ／Ｆ部１３は外部と接続
し、プログラムやデータの授受を行なう。この外部Ｉ／
Ｆ部１３は、フロッピー（登録商標）ディスクなどの物
理的メディアであっても構わないし、シリアルＩ／Ｆの
ような有線による他機器との接続であっても構わない
し、またＰＩＡＦＳを用いたＰＨＳのような無線交信手
段であっても構わない。
【００２１】メインメモリ１５は、機器全体の動作上必
要なプログラムやデータを保持し、メインメモリ制御部
１６を介して読み書きを行なう。画像データバス１７
は、メインデータバス１４と独立した、画像データを扱
うことに特化したデータバスである。
要なプログラムやデータを保持し、メインメモリ制御部
１６を介して読み書きを行なう。画像データバス１７
は、メインデータバス１４と独立した、画像データを扱
うことに特化したデータバスである。
【００２２】ここでの画像データバス１７廻りのデータ
入出力処理は、ＣＰＵ１１ないし外部Ｉ／Ｆ部１３の動
作と並列に動作することが可能である。ブリッジ１８は
メインデータバス１４のデータを画像データバス１７に
転送する際、ないしは画像データバス１７のデータをメ
インデータバス１４に転送する際に、メインデータバス
１４と画像データバス１７を接続する。
入出力処理は、ＣＰＵ１１ないし外部Ｉ／Ｆ部１３の動
作と並列に動作することが可能である。ブリッジ１８は
メインデータバス１４のデータを画像データバス１７に
転送する際、ないしは画像データバス１７のデータをメ
インデータバス１４に転送する際に、メインデータバス
１４と画像データバス１７を接続する。
【００２３】アービター１９は、画像データバス１７に
接続された各デバイスの動作を調停し、デバイスにバス
権を付与する。画像圧縮部１１２は、画像メモリ１１５
中のデータを読み出し、圧縮を行ない、ふたたび画像メ
モリ１１５、ないしは、メインメモリ１５にデータを書
き込む。
接続された各デバイスの動作を調停し、デバイスにバス
権を付与する。画像圧縮部１１２は、画像メモリ１１５
中のデータを読み出し、圧縮を行ない、ふたたび画像メ
モリ１１５、ないしは、メインメモリ１５にデータを書
き込む。
【００２４】画像入力制御部１１４は、画像入力部１１
３からの画像データを受け、その内容を画像メモリ１１
５に書き込む。画像表示制御部１１１は、画像メモリ１
１５内のデータを読み込み、その内容を画像表示部１１
０に送る。画像メモリ制御部１１６は、各バスマスタか
らの指示に従い、画像メモリ１１５にアクセスして、デ
ータを読み出したり、書き込んだりするアクセス処理を
制御する。
３からの画像データを受け、その内容を画像メモリ１１
５に書き込む。画像表示制御部１１１は、画像メモリ１
１５内のデータを読み込み、その内容を画像表示部１１
０に送る。画像メモリ制御部１１６は、各バスマスタか
らの指示に従い、画像メモリ１１５にアクセスして、デ
ータを読み出したり、書き込んだりするアクセス処理を
制御する。
【００２５】また、画像メモリ制御部１１６は画像メモ
リ１１５のＤＲＡＭに対する実際のリフレッシュ制御を
実行する。
リ１１５のＤＲＡＭに対する実際のリフレッシュ制御を
実行する。
【００２６】本実施形態において、画像入力部１１３〜
画像入力制御部１１４は、１／６０秒周期で、６４０*
４８０画素、４：４：４形式（サンプリング比）、Ｙ
（輝度）、ＣｂおよびＣｒ（色成分）が各８ビットのデ
ータ（ＹＵＶ表色系）を取り込むことができるものとす
る。
画像入力制御部１１４は、１／６０秒周期で、６４０*
４８０画素、４：４：４形式（サンプリング比）、Ｙ
（輝度）、ＣｂおよびＣｒ（色成分）が各８ビットのデ
ータ（ＹＵＶ表色系）を取り込むことができるものとす
る。
【００２７】一方、画像出力部１１０は、１／６０秒周
期で、６４０*４８０画素、ＲＧＢ各８ビットのデータ
を表示するものとする。
期で、６４０*４８０画素、ＲＧＢ各８ビットのデータ
を表示するものとする。
【００２８】さらに、画像メモリ１１５は、４０９６Ｒ
ＯＷを６４ｍｓ周期でリフレッシュするぺージモードの
ＤＲＡＭを使用する。
ＯＷを６４ｍｓ周期でリフレッシュするぺージモードの
ＤＲＡＭを使用する。
【００２９】第一の実施形態における「状態１」とし
て、連続して画像入力部１１３より１／６０秒周期で画
像を読み込み、同時に１／６０秒周期で画像表示部１１
０に表示し、なおかつ、ユーザーからの指示があった
時、入力された画像データを圧縮する処理を考える。
て、連続して画像入力部１１３より１／６０秒周期で画
像を読み込み、同時に１／６０秒周期で画像表示部１１
０に表示し、なおかつ、ユーザーからの指示があった
時、入力された画像データを圧縮する処理を考える。
【００３０】画像入力部１１３より１／６０秒周期で読
み込まれた画像データは、画像メモリ１１５上の特定の
領域Ａ（図２参照）に展開される。ＣＰＵ１１は、読み
込まれたデータを読み出し、変換式を使ってＹＣｂＣｒ
形式のデータをＲＧＢ形式に変換し、上記特定の領域と
Ａは異なる別の領域Ｂ（図２参照）に書き込む。表示制
御部１１１は、１／６０秒周期で、上記別の領域Ｂから
データを読み、それを処理して表示部１１０に表示す
る。また、ユーザーからの指示があった場合に、上記別
の領域Ｂからさらに異なる領域Ｃ（図２参照）へ転送さ
れ、画像圧縮部１１２によって圧縮され、上記異なる領
域Ｃに上書きされる。
み込まれた画像データは、画像メモリ１１５上の特定の
領域Ａ（図２参照）に展開される。ＣＰＵ１１は、読み
込まれたデータを読み出し、変換式を使ってＹＣｂＣｒ
形式のデータをＲＧＢ形式に変換し、上記特定の領域と
Ａは異なる別の領域Ｂ（図２参照）に書き込む。表示制
御部１１１は、１／６０秒周期で、上記別の領域Ｂから
データを読み、それを処理して表示部１１０に表示す
る。また、ユーザーからの指示があった場合に、上記別
の領域Ｂからさらに異なる領域Ｃ（図２参照）へ転送さ
れ、画像圧縮部１１２によって圧縮され、上記異なる領
域Ｃに上書きされる。
【００３１】図２は、本実施形態の状態１における画像
メモリ１１５の内容を示すもので、同図において、縦方
向はＲＯＷアドレスを、横方向はＣＯＬＵＭＮアドレス
を示すものとする。図２において、符号２１は入力画像
データ領域の先頭アドレスＡＤＲＳ１を、２２は入力画
像データ領域の最終アドレスＡＤＲＥ１を、２３は表示
画像データ領域の先頭アドレスＡＤＲＳ２を、２４は表
示画像データ領域の最終アドレスＡＤＲＥ２を、２５は
画像圧縮データ領域の先頭アドレスＡＤＲＳ３を、２６
は画像圧縮データ領域の最終アドレスＡＤＲＥ３を示
す。
メモリ１１５の内容を示すもので、同図において、縦方
向はＲＯＷアドレスを、横方向はＣＯＬＵＭＮアドレス
を示すものとする。図２において、符号２１は入力画像
データ領域の先頭アドレスＡＤＲＳ１を、２２は入力画
像データ領域の最終アドレスＡＤＲＥ１を、２３は表示
画像データ領域の先頭アドレスＡＤＲＳ２を、２４は表
示画像データ領域の最終アドレスＡＤＲＥ２を、２５は
画像圧縮データ領域の先頭アドレスＡＤＲＳ３を、２６
は画像圧縮データ領域の最終アドレスＡＤＲＥ３を示
す。
【００３２】図２において、入力画像データと表示画像
データは、ともに画素数が同じで、一画素あたりのデー
タ数が同じなので、領域の大きさは同じになる。なお、
ＡＤＲＳ１、ＡＤＲＳ２、ＡＤＲＳ３のＲＯＷアドレス
をそれぞれＲＯＷＳ１、ＲＯＷＳ２、ＲＯＷＳ３、ＡＤ
ＲＥ１、ＡＤＲＥ２、ＡＤＲＥ３のＲＯＷアドレスをそ
れぞれＲＯＷＥ１、ＲＯＷＥ２、ＲＯＷＥ３とする。
データは、ともに画素数が同じで、一画素あたりのデー
タ数が同じなので、領域の大きさは同じになる。なお、
ＡＤＲＳ１、ＡＤＲＳ２、ＡＤＲＳ３のＲＯＷアドレス
をそれぞれＲＯＷＳ１、ＲＯＷＳ２、ＲＯＷＳ３、ＡＤ
ＲＥ１、ＡＤＲＥ２、ＡＤＲＥ３のＲＯＷアドレスをそ
れぞれＲＯＷＥ１、ＲＯＷＥ２、ＲＯＷＥ３とする。
【００３３】図３は、本実施形態の状態１における画像
メモリ領域の管理テーブルを示している。図３の管理テ
ーブルはメインメモリ１５上に設定される。
メモリ領域の管理テーブルを示している。図３の管理テ
ーブルはメインメモリ１５上に設定される。
【００３４】図３の表形式において、各行は各メモリ領
域を表わし、図３において、第一列は、メモリ領域番号
を示し、０から順に設定される。また、第二列は、該メ
モリ領域が使用中か否かを示すフラグで、１は使用中
を、０は未使用を示す。
域を表わし、図３において、第一列は、メモリ領域番号
を示し、０から順に設定される。また、第二列は、該メ
モリ領域が使用中か否かを示すフラグで、１は使用中
を、０は未使用を示す。
【００３５】メモリ領域を使用する際には、未使用の領
域のうち、最小の番号のものを使用する。メモリ領域の
使用を解除する場合は、該領域の番号より大きな番号の
領域は、番号を一つずつ小さいところに移動し、ある番
号のメモリ領域が未使用の場合は、それより大きな番号
のメモリ領域は、全て未使用になるように調整する。
域のうち、最小の番号のものを使用する。メモリ領域の
使用を解除する場合は、該領域の番号より大きな番号の
領域は、番号を一つずつ小さいところに移動し、ある番
号のメモリ領域が未使用の場合は、それより大きな番号
のメモリ領域は、全て未使用になるように調整する。
【００３６】また、図３において、第三列は、該当の領
域がダイナミックＲＡＭのリフレッシュ周期（６４ｍ
ｓ）以下の時間で周期的にアクセスされることが保証さ
れるか否かを示すフラグで、０は保証されることを、１
は保証されないことを示す。さらに同図において、第四
列は、該領域の開始アドレスを示し、第五列は、該領域
の終了アドレスを示す。
域がダイナミックＲＡＭのリフレッシュ周期（６４ｍ
ｓ）以下の時間で周期的にアクセスされることが保証さ
れるか否かを示すフラグで、０は保証されることを、１
は保証されないことを示す。さらに同図において、第四
列は、該領域の開始アドレスを示し、第五列は、該領域
の終了アドレスを示す。
【００３７】図３は上記の本実施形態の「状態１」での
値を示しており、領域０として画像入力用メモリ領域
を、領域１として画像表示用メモリ領域を、領域２とし
て画像圧縮用データ領域を設定している。したがって、
領域０の第二列は１（使用中）、第三列は０（周期的な
アクセス保証あり）、第四列は、ＡＤＲＳ１、第五列は
ＡＤＲＥ１を設定する。同様に領域１の第二列は１、第
三列は０（周期的なアクセス保証あり）、第四列はＡＤ
ＲＳ２、第五列はＡＤＲＥ２を設定する。また、領域２
の第二列は１、第三列は１（周期的なアクセス保証な
し）、第四列はＡＤＲＳ３、第五列はＡＤＲＥ３とな
る。
値を示しており、領域０として画像入力用メモリ領域
を、領域１として画像表示用メモリ領域を、領域２とし
て画像圧縮用データ領域を設定している。したがって、
領域０の第二列は１（使用中）、第三列は０（周期的な
アクセス保証あり）、第四列は、ＡＤＲＳ１、第五列は
ＡＤＲＥ１を設定する。同様に領域１の第二列は１、第
三列は０（周期的なアクセス保証あり）、第四列はＡＤ
ＲＳ２、第五列はＡＤＲＥ２を設定する。また、領域２
の第二列は１、第三列は１（周期的なアクセス保証な
し）、第四列はＡＤＲＳ３、第五列はＡＤＲＥ３とな
る。
【００３８】図４は、本実施形態の「状態１」における
リフレッシュ範囲管理テーブルの内容を示し、後述の制
御によりメインメモリ１５上に設定されるものである。
リフレッシュ範囲管理テーブルの内容を示し、後述の制
御によりメインメモリ１５上に設定されるものである。
【００３９】図４において、各行は、各リフレッシュ範
囲を表わす。また、同図において、第一列は、リフレッ
シュ範囲番号を示す。また、第二列は、該リフレッシュ
範囲が使用中か否かを示すフラグで、１は使用中を、０
は未使用を示す。第三列は、該範囲の開始ＲＯＷを示
し、第四列は、該範囲の終了ＲＯＷを示す。このテーブ
ルは、メモリ領域管理テーブルが更新される毎に更新さ
れる。その際、全ての領域は、番号の若い順からつめら
れる。同図は実施形態１の状態１における値を示してお
り、第一行第二列は１、第三列はＲＯＷＳ３、第四列は
ＲＯＷＥ３となる。
囲を表わす。また、同図において、第一列は、リフレッ
シュ範囲番号を示す。また、第二列は、該リフレッシュ
範囲が使用中か否かを示すフラグで、１は使用中を、０
は未使用を示す。第三列は、該範囲の開始ＲＯＷを示
し、第四列は、該範囲の終了ＲＯＷを示す。このテーブ
ルは、メモリ領域管理テーブルが更新される毎に更新さ
れる。その際、全ての領域は、番号の若い順からつめら
れる。同図は実施形態１の状態１における値を示してお
り、第一行第二列は１、第三列はＲＯＷＳ３、第四列は
ＲＯＷＥ３となる。
【００４０】図５は、本実施形態において、図３のメモ
リ領域管理テーブルから図４のリフレッシュ範囲管理テ
ーブルを作る手順を示したものである。この図５の手順
にしたがって、メモリ領域管理テーブル（図３）の内容
が更新されるたび毎に、リフレッシュ範囲管理テーブル
（図４）を更新する。
リ領域管理テーブルから図４のリフレッシュ範囲管理テ
ーブルを作る手順を示したものである。この図５の手順
にしたがって、メモリ領域管理テーブル（図３）の内容
が更新されるたび毎に、リフレッシュ範囲管理テーブル
（図４）を更新する。
【００４１】図５のフローチャート、および後述の各フ
ローチャートの手順は、ＣＰＵ１１の制御プログラム
（本発明の制御プログラム）としてＲＯＭ１１ａに格納
されるものとする。
ローチャートの手順は、ＣＰＵ１１の制御プログラム
（本発明の制御プログラム）としてＲＯＭ１１ａに格納
されるものとする。
【００４２】図５において、ＲＯＷＳＹは、特定のリフ
レッシュ範囲の開始ＲＯＷの候補、ＲＯＷＥＹは該範囲
の終了ＲＯＷの候補、ＲＯＷＳＸは、該候補に対して、
直前にテーブルに記載した範囲の開始ＲＯＷ，ＲＯＷＥ
Ｘは、該範囲の終了ＲＯＷ，ＲＯＷＳｊは範囲ｊの開始
ＲＯＷ，ＲＯＷＥｊは範囲ｊの終了ＲＯＷである。
レッシュ範囲の開始ＲＯＷの候補、ＲＯＷＥＹは該範囲
の終了ＲＯＷの候補、ＲＯＷＳＸは、該候補に対して、
直前にテーブルに記載した範囲の開始ＲＯＷ，ＲＯＷＥ
Ｘは、該範囲の終了ＲＯＷ，ＲＯＷＳｊは範囲ｊの開始
ＲＯＷ，ＲＯＷＥｊは範囲ｊの終了ＲＯＷである。
【００４３】まず図５のステップＳ５１でｉ＝０，ＲＯ
ＷＳＸ：０ｘ０，ＲＯＷＥＸ：０ｘ０とし、ステップＳ
５２でｊ＝０，ＲＯＷＳＹ＝〜０ｘ０，ＲＯＷＥＹ；〜
０ｘ０とする。次にステップＳ５３において領域ｊが使
用中か否かを判別する。使用中の場合は、ステップＳ５
４において、該領域をリフレッシュすべきか否かを判別
する。これは、図３のメモリ領域管理テーブルの第３列
によって判別される。
ＷＳＸ：０ｘ０，ＲＯＷＥＸ：０ｘ０とし、ステップＳ
５２でｊ＝０，ＲＯＷＳＹ＝〜０ｘ０，ＲＯＷＥＹ；〜
０ｘ０とする。次にステップＳ５３において領域ｊが使
用中か否かを判別する。使用中の場合は、ステップＳ５
４において、該領域をリフレッシュすべきか否かを判別
する。これは、図３のメモリ領域管理テーブルの第３列
によって判別される。
【００４４】すなわち、ステップＳ５４において、第三
列が１の場合はリフレッシュが必要、０の場合は不要と
いうことになる。リフレッシュが必要な場合は、ステッ
プＳ５５において、該領域の開始ＲＯＷがＲＯＷＳＸよ
り大きくかつＲＯＷＳＹより小さいか、または該領域の
開始ＲＯＷがＲＯＷＳＹと同じでかつ該領域の終了ＲＯ
ＷがＲＯＷＥＸより大きいか否かを判定する。ＹＥＳの
場合はステップＳ５６で範囲の候補を更新し、ＲＯＷＳ
Ｙ＝ＲＯＷＳｊ，ＲＯＷＥＹ＝ＲＯＷＥｊとし、ステッ
プＳ５７においてｉをインクリメントし、ステップＳ５
３に戻って次の領域を設定する。
列が１の場合はリフレッシュが必要、０の場合は不要と
いうことになる。リフレッシュが必要な場合は、ステッ
プＳ５５において、該領域の開始ＲＯＷがＲＯＷＳＸよ
り大きくかつＲＯＷＳＹより小さいか、または該領域の
開始ＲＯＷがＲＯＷＳＹと同じでかつ該領域の終了ＲＯ
ＷがＲＯＷＥＸより大きいか否かを判定する。ＹＥＳの
場合はステップＳ５６で範囲の候補を更新し、ＲＯＷＳ
Ｙ＝ＲＯＷＳｊ，ＲＯＷＥＹ＝ＲＯＷＥｊとし、ステッ
プＳ５７においてｉをインクリメントし、ステップＳ５
３に戻って次の領域を設定する。
【００４５】一方、ステップＳ５４においてリフレッシ
ュの必要がない場合、またはステップＳ５５においてＮ
ｏの場合は、領域を決定せずに、ステップＳ５７ヘジャ
ンプする。
ュの必要がない場合、またはステップＳ５５においてＮ
ｏの場合は、領域を決定せずに、ステップＳ５７ヘジャ
ンプする。
【００４６】また、ステップＳ５３で領域ｊが未使用の
場合は、ステップＳ５８でＲＯＷＳＹ：〜０ｘ０（０ｘ
０の補数）か否かを判別する。ＲＯＷＳＹ＝〜０ｘ０の
ときは処理を終了する。ＲＯＷＳＹが〜０ｘ０に等しく
ないときは、ステップＳ５９でＲＯＷＳＹ＜＝ＲＯＷＥ
Ｘか否かを判別する。ＲＯＷＳＹ＜＝ＲＯＷＥＸのとき
は、ステップＳ５１０でＲＯＷＥＸ＝ＲＯＷＥＹ、ＲＯ
ＷＥｊ＝ＲＯＷＥＸとし、ステップＳ５２に戻る。
場合は、ステップＳ５８でＲＯＷＳＹ：〜０ｘ０（０ｘ
０の補数）か否かを判別する。ＲＯＷＳＹ＝〜０ｘ０の
ときは処理を終了する。ＲＯＷＳＹが〜０ｘ０に等しく
ないときは、ステップＳ５９でＲＯＷＳＹ＜＝ＲＯＷＥ
Ｘか否かを判別する。ＲＯＷＳＹ＜＝ＲＯＷＥＸのとき
は、ステップＳ５１０でＲＯＷＥＸ＝ＲＯＷＥＹ、ＲＯ
ＷＥｊ＝ＲＯＷＥＸとし、ステップＳ５２に戻る。
【００４７】また、ステップＳ５９においてＲＯＷＳＹ
＞ＲＯＷＥＸのときは、ステップＳ５１１でＲＯＷＳＸ
＝ＲＯＷＳＹ、ＲＯＷＥＸ＝ＲＯＷＥＹ、ＲＯＷＸｊ：
ＲＯＷＳＸ、ＲＯＷＥｊ＝ＲＯＷＥＸとし、ｉをインク
リメントしてステップＳ５２に戻る。
＞ＲＯＷＥＸのときは、ステップＳ５１１でＲＯＷＳＸ
＝ＲＯＷＳＹ、ＲＯＷＥＸ＝ＲＯＷＥＹ、ＲＯＷＸｊ：
ＲＯＷＳＸ、ＲＯＷＥｊ＝ＲＯＷＥＸとし、ｉをインク
リメントしてステップＳ５２に戻る。
【００４８】本実施形態の「状態１」において、上記の
処理を行なうことにより、図３のメモリ領域管理テーブ
ルから図４のリフレッシュ範囲管理テーブルを得る。
処理を行なうことにより、図３のメモリ領域管理テーブ
ルから図４のリフレッシュ範囲管理テーブルを得る。
【００４９】図６は、本実施形態において、リフレッシ
ュを行なう手順を示したものである。同図においてＲＯ
Ｗ（ｉ）は、ＲＯＷアドレスがｉである範囲を、ＲＯＷ
（Ｌａｓｔ）は、ＲＯＷアドレスが画像メモリの最終ア
ドレスのＲＯＷアドレスと同じである範囲を示す。
ュを行なう手順を示したものである。同図においてＲＯ
Ｗ（ｉ）は、ＲＯＷアドレスがｉである範囲を、ＲＯＷ
（Ｌａｓｔ）は、ＲＯＷアドレスが画像メモリの最終ア
ドレスのＲＯＷアドレスと同じである範囲を示す。
【００５０】図６において、ステップＳ６１でｉを０に
設定し、ステップＳ６２でｔを０に設定する。さらにス
テップＳ６３でタイマを６４／４０９６ｍｓ（画像メモ
リ１１５のＤＲＡＭの１ＲＯＷぶんのリフレッシュ時間
に相当）に設定する。
設定し、ステップＳ６２でｔを０に設定する。さらにス
テップＳ６３でタイマを６４／４０９６ｍｓ（画像メモ
リ１１５のＤＲＡＭの１ＲＯＷぶんのリフレッシュ時間
に相当）に設定する。
【００５１】ステップＳ６４において、６４／４０９６
ｍｓ経過するまで待つ。６４／４０９６ｍｓ経ったら、
ステップＳ６５において、リフレッシュ範囲テーブルを
スキャンし、ＲＯＷ（ｉ）が、テーブル内の範囲内に存
在するかどうかを判別する。もし、存在した場合は、ス
テップＳ６６においてリフレッシュを実施し、存在しな
い場合は、該ＲＯＷのリフレッシュを非実施とする。
ｍｓ経過するまで待つ。６４／４０９６ｍｓ経ったら、
ステップＳ６５において、リフレッシュ範囲テーブルを
スキャンし、ＲＯＷ（ｉ）が、テーブル内の範囲内に存
在するかどうかを判別する。もし、存在した場合は、ス
テップＳ６６においてリフレッシュを実施し、存在しな
い場合は、該ＲＯＷのリフレッシュを非実施とする。
【００５２】次にステップＳ６７でＲＯＷ（ｉ）がＲＯ
Ｗ（Ｌａｓｔ）と同じかどうかを判別する。ＲＯＷ
（ｉ）＝ＲＯＷ（Ｌａｓｔ）の場合は、ステップＳ６１
に戻ってｉ＝０とし、最初のＲＯＷから処理を継続す
る。ＲＯＷ（ｉ）＝ＲＯＷ（Ｌａｓｔ）でない場合は、
ステップＳ６８でｉ＝ｉ＋１とし、ステップＳ６２に戻
って処理を継続する。本実施形態の状態１では全ＲＯＷ
のうち、ＲＯＷＳ３からＲＯＷＥ３しか、リフレッシュ
は実施されない。
Ｗ（Ｌａｓｔ）と同じかどうかを判別する。ＲＯＷ
（ｉ）＝ＲＯＷ（Ｌａｓｔ）の場合は、ステップＳ６１
に戻ってｉ＝０とし、最初のＲＯＷから処理を継続す
る。ＲＯＷ（ｉ）＝ＲＯＷ（Ｌａｓｔ）でない場合は、
ステップＳ６８でｉ＝ｉ＋１とし、ステップＳ６２に戻
って処理を継続する。本実施形態の状態１では全ＲＯＷ
のうち、ＲＯＷＳ３からＲＯＷＥ３しか、リフレッシュ
は実施されない。
【００５３】次に本実施形態の「状態２」として、連続
して画像入力部１１３より１／６０秒周期で画像を読み
込み、同時に１／６０秒周期で画像表示部１１０に表示
する（ユーザーからの指示による画像データの圧縮は行
なわない）場合を考える。以下この動作におけるメモリ
制御につき説明する。
して画像入力部１１３より１／６０秒周期で画像を読み
込み、同時に１／６０秒周期で画像表示部１１０に表示
する（ユーザーからの指示による画像データの圧縮は行
なわない）場合を考える。以下この動作におけるメモリ
制御につき説明する。
【００５４】図７は、本実施形態の状態２における画像
メモリの内容を示すもので、符号７１は入力画像データ
領域の先頭アドレスＡＤＲＳ４を、７２は入力画像デー
タ領域の最終アドレスＡＤＲＥ４を、７３は表示画像デ
ータ領域の先頭アドレスＡＤＲＳ５を、７４は表示画像
データ領域の最終アドレスＡＤＲＥ５を示す。ＡＤＲＳ
４、ＡＤＲＳ５のＲＯＷアドレスをそれぞれＲＯＷＳ
４、ＲＯＷＳ５、ＡＤＲＥ４、ＡＤＲＥ５のＲＯＷアド
レスをそれぞれＲＯＷＥ４、ＲＯＷＥ５とする。
メモリの内容を示すもので、符号７１は入力画像データ
領域の先頭アドレスＡＤＲＳ４を、７２は入力画像デー
タ領域の最終アドレスＡＤＲＥ４を、７３は表示画像デ
ータ領域の先頭アドレスＡＤＲＳ５を、７４は表示画像
データ領域の最終アドレスＡＤＲＥ５を示す。ＡＤＲＳ
４、ＡＤＲＳ５のＲＯＷアドレスをそれぞれＲＯＷＳ
４、ＲＯＷＳ５、ＡＤＲＥ４、ＡＤＲＥ５のＲＯＷアド
レスをそれぞれＲＯＷＥ４、ＲＯＷＥ５とする。
【００５５】図８は、本実施形態の「状態２」における
メモリ領域の管理テーブルを示し、領域０として画像入
力用メモリ領域を、領域１として画像表示用メモリ領域
を設定している。したがって、領域０の第二列は１（使
用中）、第三列は０（周期的なアクセス保証あり）、第
四列は、ＡＤＲＳ４、第五列はＡＤＲＥ４を設定する。
同様に領域１の第二列は１、第三列は０（周期的なアク
セス保証あり）、第四列はＡＤＲＳ５、第五列はＡＤＲ
Ｅ５に設定されることにる。
メモリ領域の管理テーブルを示し、領域０として画像入
力用メモリ領域を、領域１として画像表示用メモリ領域
を設定している。したがって、領域０の第二列は１（使
用中）、第三列は０（周期的なアクセス保証あり）、第
四列は、ＡＤＲＳ４、第五列はＡＤＲＥ４を設定する。
同様に領域１の第二列は１、第三列は０（周期的なアク
セス保証あり）、第四列はＡＤＲＳ５、第五列はＡＤＲ
Ｅ５に設定されることにる。
【００５６】図９に、本実施形態の「状態２」における
リフレッシュ範囲管理テーブルの内容を示す。図９のリ
フレッシュ範囲管理テーブルは図４のものと同様、図５
のフロチャートによって生成されるが、このとき図８の
管理テーブルの第三列が０（周期的なアクセス保証あ
り）となっているので、図９のリフレッシュ範囲管理テ
ーブルは全てのリフレッシュ範囲で第二列が０（未使
用）となり、したがって、図６のフロチャートにしたが
うと、この「状態２」においては、一切のリフレッシュ
は実施されないことになる。
リフレッシュ範囲管理テーブルの内容を示す。図９のリ
フレッシュ範囲管理テーブルは図４のものと同様、図５
のフロチャートによって生成されるが、このとき図８の
管理テーブルの第三列が０（周期的なアクセス保証あ
り）となっているので、図９のリフレッシュ範囲管理テ
ーブルは全てのリフレッシュ範囲で第二列が０（未使
用）となり、したがって、図６のフロチャートにしたが
うと、この「状態２」においては、一切のリフレッシュ
は実施されないことになる。
【００５７】以上のようにして、ＤＲＡＭに対する特定
のメモリアクセス条件、すなわち、対象のＤＲＡＭの特
定範囲に対する周期的なアクセス保証がある、という特
定の条件が満たされている場合はリフレッシュを非実施
とすることができ、これにより、通常のメモリアクセス
を妨げることなく、メモリの性能を最大限に発揮でき、
良好なデータ入出力のスループットを得ることができ
る。
のメモリアクセス条件、すなわち、対象のＤＲＡＭの特
定範囲に対する周期的なアクセス保証がある、という特
定の条件が満たされている場合はリフレッシュを非実施
とすることができ、これにより、通常のメモリアクセス
を妨げることなく、メモリの性能を最大限に発揮でき、
良好なデータ入出力のスループットを得ることができ
る。
【００５８】上記実施形態の「状態１」ないし「状態
２」は、装置の動作モード（たとえばデジタルカメラで
あれば特定の撮影モード）に応じて決定することがで
き、その動作モードにおいて特定のＤＲＡＭのメモリ領
域に対する周期的なアクセス保証があるか無いかさえ判
明していれば、図３、図４、あるいは図８、図９のよう
な管理テーブルを用いて、周期的なアクセス保証がある
アドレス範囲のリフレッシュを非実施（停止）させるこ
とができる。
２」は、装置の動作モード（たとえばデジタルカメラで
あれば特定の撮影モード）に応じて決定することがで
き、その動作モードにおいて特定のＤＲＡＭのメモリ領
域に対する周期的なアクセス保証があるか無いかさえ判
明していれば、図３、図４、あるいは図８、図９のよう
な管理テーブルを用いて、周期的なアクセス保証がある
アドレス範囲のリフレッシュを非実施（停止）させるこ
とができる。
【００５９】また、本実施形態では、ＤＲＡＭに対する
リフレッシュを実施するか否かの制御をＤＲＡＭのＲＯ
Ｗアドレス単位で行なうようにしているので、リフレッ
シュが不要なＲＯＷアドレス範囲のみに対して正確にリ
フレッシュを非実施とすることができる、すなわち、Ｄ
ＲＡＭのＲＯＷアドレス単位でリフレッシュの実施／非
実施を正確に制御することができる。
リフレッシュを実施するか否かの制御をＤＲＡＭのＲＯ
Ｗアドレス単位で行なうようにしているので、リフレッ
シュが不要なＲＯＷアドレス範囲のみに対して正確にリ
フレッシュを非実施とすることができる、すなわち、Ｄ
ＲＡＭのＲＯＷアドレス単位でリフレッシュの実施／非
実施を正確に制御することができる。
【００６０】＜第２の実施形態＞以上では、図３の画像
メモリ領域管理テーブルにアドレス範囲を格納し（第
４、５列）、図４のリフレッシュ範囲管理テーブルにリ
フレッシュを実行すべきＲＯＷアドレスを格納し、ＲＯ
Ｗアドレス単位でリフレッシュを実施するか実施しない
かを制御する例を示した。
メモリ領域管理テーブルにアドレス範囲を格納し（第
４、５列）、図４のリフレッシュ範囲管理テーブルにリ
フレッシュを実行すべきＲＯＷアドレスを格納し、ＲＯ
Ｗアドレス単位でリフレッシュを実施するか実施しない
かを制御する例を示した。
【００６１】以下では、画像メモリ１１５が複数のＤＲ
ＡＭから構成されている場合の制御例を示す。このよう
に複数のＤＲＡＭを用いる場合は、ＤＲＡＭの素子（下
記のＲＡＭ０、ＲＡＭ１…）単位でリフレッシュを実施
するか実施しないかを制御すればよく、制御は簡単にな
る。なお、以下の説明でも基本的なハードウェア構成は
図１と同様であるものとする。
ＡＭから構成されている場合の制御例を示す。このよう
に複数のＤＲＡＭを用いる場合は、ＤＲＡＭの素子（下
記のＲＡＭ０、ＲＡＭ１…）単位でリフレッシュを実施
するか実施しないかを制御すればよく、制御は簡単にな
る。なお、以下の説明でも基本的なハードウェア構成は
図１と同様であるものとする。
【００６２】本実施形態において、画像入力部１１３〜
画像入力制御部１１４は、１／６０秒以内の時間で、６
４０*４８０画素、４：４：４形式でＹＣｂＣｒ各８ビ
ットのデータを取り込むことができるものとする。また
本実施形態では、画像出力部１１０は、１／６０秒周期
で、６４０*４８０画素、ＲＧＢ各８ビットのデータを
表示することとする。
画像入力制御部１１４は、１／６０秒以内の時間で、６
４０*４８０画素、４：４：４形式でＹＣｂＣｒ各８ビ
ットのデータを取り込むことができるものとする。また
本実施形態では、画像出力部１１０は、１／６０秒周期
で、６４０*４８０画素、ＲＧＢ各８ビットのデータを
表示することとする。
【００６３】さらに本実施形態では、画像メモリ１１５
は、６４ｍｓリフレッシュのシンクロナスＤＲＡＭを二
つ使用する。二つのＲＡＭは、独立して動作可能である
ものとし、例えば、一つのＲＡＭへのデータの読み書き
動作中に、もうひとつのＲＡＭのリフレッシュ（オート
リフレッシュ）を指示することができる。
は、６４ｍｓリフレッシュのシンクロナスＤＲＡＭを二
つ使用する。二つのＲＡＭは、独立して動作可能である
ものとし、例えば、一つのＲＡＭへのデータの読み書き
動作中に、もうひとつのＲＡＭのリフレッシュ（オート
リフレッシュ）を指示することができる。
【００６４】本実施形態では、連続して画像入力部１１
３より１／６０秒周期で画像を読み込み、同時に１／６
０秒周期で画像表示部１１０に表示し、かつ、ユーザー
からの指示があった時、入力された画像データを圧縮す
る場合の制御例を示す。
３より１／６０秒周期で画像を読み込み、同時に１／６
０秒周期で画像表示部１１０に表示し、かつ、ユーザー
からの指示があった時、入力された画像データを圧縮す
る場合の制御例を示す。
【００６５】画像入力部１１３より１／６０秒周期で読
み込まれた画像データは、画像メモリ１１５上の特定の
領域Ｄに展開される（図１０参照）。ＣＰＵ１１は、読
み込まれたデータを読み出し、変換式を使ってＹＣｂＣ
ｒ形式のデータをＲＧＢ形式に変換し、上記特定の領域
Ｄとは異なる別の領域Ｅ（図１０参照）に書き込む。画
像表示制御部１１１は、１／６０秒周期で、上記別の領
域Ｅからデータを読み、それを処理して画像表示部１１
０に表示する。また、ユーザーからの指示があった場合
に、上記別の領域Ｅからさらに異なる領域Ｆ（図１０参
照）へ転送され、画像圧縮部１１２によって圧縮され、
上記異なる領域Ｆに上書きされる。
み込まれた画像データは、画像メモリ１１５上の特定の
領域Ｄに展開される（図１０参照）。ＣＰＵ１１は、読
み込まれたデータを読み出し、変換式を使ってＹＣｂＣ
ｒ形式のデータをＲＧＢ形式に変換し、上記特定の領域
Ｄとは異なる別の領域Ｅ（図１０参照）に書き込む。画
像表示制御部１１１は、１／６０秒周期で、上記別の領
域Ｅからデータを読み、それを処理して画像表示部１１
０に表示する。また、ユーザーからの指示があった場合
に、上記別の領域Ｅからさらに異なる領域Ｆ（図１０参
照）へ転送され、画像圧縮部１１２によって圧縮され、
上記異なる領域Ｆに上書きされる。
【００６６】図１０は、本実施形態における画像メモリ
１１５の内容を示すもので、同図において、縦方向はＲ
ＯＷアドレスを、横方向はＣＯＬＵＭＮアドレスを示す
ものとする。また、図１０において、符号１０１は入力
画像データ領域を、１０２は表示画像データ領域を、１
０３はＲＡＭ０を、１０４はＲＡＭ１を、１０５は画像
圧縮データ領域を示している。
１１５の内容を示すもので、同図において、縦方向はＲ
ＯＷアドレスを、横方向はＣＯＬＵＭＮアドレスを示す
ものとする。また、図１０において、符号１０１は入力
画像データ領域を、１０２は表示画像データ領域を、１
０３はＲＡＭ０を、１０４はＲＡＭ１を、１０５は画像
圧縮データ領域を示している。
【００６７】入力画像データと表示画像データは、とも
に画素数が同じで、一画素あたりのデータ数が同じなの
で、入力画像データ領域および表示画像データ領域の大
きさは同じになる。
に画素数が同じで、一画素あたりのデータ数が同じなの
で、入力画像データ領域および表示画像データ領域の大
きさは同じになる。
【００６８】また、図示のように入力画像データ領域お
よび表示画像データ領域はＲＡＭ０（１０３）に画像圧
縮データ領域はＲＡＭ１（１０４）にとられている。
よび表示画像データ領域はＲＡＭ０（１０３）に画像圧
縮データ領域はＲＡＭ１（１０４）にとられている。
【００６９】図１１は、本実施形態におけるメモリ領域
の管理テーブルを示し、これはメインメモリ上に設定さ
れる。図１１において、各行は各メモリ領域を表わし、
第一列は、メモリ領域番号を示し、０から順に設定され
る。また、第二列は、該メモリ領域が使用中か否かを示
すフラグで、１は使用中を、０は未使用を示す。メモリ
領域を使用する際には、未使用の領域のうち、最小の番
号のものを使用する。メモリ領域の使用を解除する場合
は、該領域の番号より大きな番号の領域は、番号を一つ
ずつ小さいところに移動し、ある番号のメモリ領域が未
使用の場合は、それより大きな番号のメモリ領域は、全
て未使用になるように調整する。
の管理テーブルを示し、これはメインメモリ上に設定さ
れる。図１１において、各行は各メモリ領域を表わし、
第一列は、メモリ領域番号を示し、０から順に設定され
る。また、第二列は、該メモリ領域が使用中か否かを示
すフラグで、１は使用中を、０は未使用を示す。メモリ
領域を使用する際には、未使用の領域のうち、最小の番
号のものを使用する。メモリ領域の使用を解除する場合
は、該領域の番号より大きな番号の領域は、番号を一つ
ずつ小さいところに移動し、ある番号のメモリ領域が未
使用の場合は、それより大きな番号のメモリ領域は、全
て未使用になるように調整する。
【００７０】図１１において、第三列は、該領域がダイ
ナミックＲＡＭのリフレッシュ周期（６４ｍｓ）以下の
時間で周期的にアクセスされることが保証されるか否か
を示すフラグで、０は保証されることを、１は保証され
ないことを示す。さらに図１１において、第四列は、該
領域がＲＡＭ０に存在するか、ＲＡＭ１に存在するかを
示すフラグで、０はＲＡＭ０に存在することを、１はＲ
ＡＭ１に存在することを示す。
ナミックＲＡＭのリフレッシュ周期（６４ｍｓ）以下の
時間で周期的にアクセスされることが保証されるか否か
を示すフラグで、０は保証されることを、１は保証され
ないことを示す。さらに図１１において、第四列は、該
領域がＲＡＭ０に存在するか、ＲＡＭ１に存在するかを
示すフラグで、０はＲＡＭ０に存在することを、１はＲ
ＡＭ１に存在することを示す。
【００７１】図１１において、領域０として画像入力用
メモリ領域を、領域１として画像表示用メモリ領域を、
領域２として画像圧縮用データ領域を設定している。し
たがって、領域０の第二列は１（使用中）、第三列は０
（周期的なアクセス保証あり）、第四列は０（ＲＡＭ
０）を設定する。同様に領域１の第二列は１、第三列は
０、第四列は０を設定し、領域２の第二列は１、第三列
は１（周期的なアクセス保証なし）、第四列は１（ＲＡ
Ｍ１）となる。
メモリ領域を、領域１として画像表示用メモリ領域を、
領域２として画像圧縮用データ領域を設定している。し
たがって、領域０の第二列は１（使用中）、第三列は０
（周期的なアクセス保証あり）、第四列は０（ＲＡＭ
０）を設定する。同様に領域１の第二列は１、第三列は
０、第四列は０を設定し、領域２の第二列は１、第三列
は１（周期的なアクセス保証なし）、第四列は１（ＲＡ
Ｍ１）となる。
【００７２】図１２は、本実施形態におけるリフレッシ
ュ範囲管理テーブルの内容を示し、これはメインメモリ
１５上に設定される。図１２の第一行はＲＡＭ０を、第
二行はＲＡＭ１を示す。また、同図において、第一列
は、メモリ番号を示し、第二列は、該当のＲＡＭをリフ
レッシュするか否かを示す。このテーブルは、メモリ領
域管理テーブルが更新される毎に更新される。図１２は
本実施形態における値を示しており、第一行第二列は０
（リフレッシュを行なわない）、第二行第二列は１（リ
フレッシュを行なう）となっている。
ュ範囲管理テーブルの内容を示し、これはメインメモリ
１５上に設定される。図１２の第一行はＲＡＭ０を、第
二行はＲＡＭ１を示す。また、同図において、第一列
は、メモリ番号を示し、第二列は、該当のＲＡＭをリフ
レッシュするか否かを示す。このテーブルは、メモリ領
域管理テーブルが更新される毎に更新される。図１２は
本実施形態における値を示しており、第一行第二列は０
（リフレッシュを行なわない）、第二行第二列は１（リ
フレッシュを行なう）となっている。
【００７３】図１３は、本実施形態において、図１１の
メモリ領域管理テーブルから図１２のリフレッシュ範囲
管理テーブルを作る手順を示したものである。図１１の
メモリ領域管理テーブルの内容が更新されるたび毎に、
この手順にしたがって図１２のリフレッシュ範囲管理テ
ーブルを作る。
メモリ領域管理テーブルから図１２のリフレッシュ範囲
管理テーブルを作る手順を示したものである。図１１の
メモリ領域管理テーブルの内容が更新されるたび毎に、
この手順にしたがって図１２のリフレッシュ範囲管理テ
ーブルを作る。
【００７４】まず、図１３のステップＳ１３１でｉ＝０
とし、ステップＳ１３２でｊ＝０とする。次にステップ
Ｓ１３３において領域ｊが使用中か否かを判別する。使
用中の場合は、ステップＳ１３４において、該領域がＲ
ＡＭｉ内に存在するか否かを判別する。存在する場合
は、ステップＳ１３５において、該領域がリフレッシュ
すべきか否かを判別する。これは、メモリ領域管理テー
ブルの第３列によって判別される。すなわち、第三列が
１の場合はリフレッシュが必要、０の場合は不要という
ことになる。リフレッシュが必要でない場合は、ステッ
プＳ１３６においてｊをインクリメントし、ステップＳ
１３３に戻る。
とし、ステップＳ１３２でｊ＝０とする。次にステップ
Ｓ１３３において領域ｊが使用中か否かを判別する。使
用中の場合は、ステップＳ１３４において、該領域がＲ
ＡＭｉ内に存在するか否かを判別する。存在する場合
は、ステップＳ１３５において、該領域がリフレッシュ
すべきか否かを判別する。これは、メモリ領域管理テー
ブルの第３列によって判別される。すなわち、第三列が
１の場合はリフレッシュが必要、０の場合は不要という
ことになる。リフレッシュが必要でない場合は、ステッ
プＳ１３６においてｊをインクリメントし、ステップＳ
１３３に戻る。
【００７５】一方、リフレッシュが必要な場合は、ステ
ップＳ１３９においてＲＡＭｉをリフレッシュすること
とし、リフレッシュ範囲管理テーブルのｉ行２列を１と
する。また、ステップＳ１３４において、該領域がＲＡ
Ｍｉ内に存在しない場合は、ステップＳ１３６において
ｊをインクリメントする。また、ステップＳ１３３にお
いて領域ｊが使用中でないときは、ステップＳ１３８に
おいてＲＡＭｉをリフレッシュしないこととし、リフレ
ッシュ範囲管理テーブルのｉ行２列を０とする。
ップＳ１３９においてＲＡＭｉをリフレッシュすること
とし、リフレッシュ範囲管理テーブルのｉ行２列を１と
する。また、ステップＳ１３４において、該領域がＲＡ
Ｍｉ内に存在しない場合は、ステップＳ１３６において
ｊをインクリメントする。また、ステップＳ１３３にお
いて領域ｊが使用中でないときは、ステップＳ１３８に
おいてＲＡＭｉをリフレッシュしないこととし、リフレ
ッシュ範囲管理テーブルのｉ行２列を０とする。
【００７６】ステップＳ１３８、またはステップＳ１３
９に進んだ後は、ステップＳ１３１０においてｉが１か
否かを判定する。ｉが１でないとき、ステップＳ１３７
においてｉを１とおき、ステップＳ１３２に進む。ｉ＝
１のとき、処理を終了する。
９に進んだ後は、ステップＳ１３１０においてｉが１か
否かを判定する。ｉが１でないとき、ステップＳ１３７
においてｉを１とおき、ステップＳ１３２に進む。ｉ＝
１のとき、処理を終了する。
【００７７】以上のように、ＤＲＡＭが２つのメモリＲ
ＡＭ０およびＲＡＭ１から構成されており、図１１のよ
うなリフレッシュ範囲管理テーブルを作成した場合は、
ＣＰＵ１１は、ＲＡＭ０のリフレッシュを行なわず、Ｒ
ＡＭ１のリフレッシュを行なうように、画像メモリ制御
部１１６を制御することになる。
ＡＭ０およびＲＡＭ１から構成されており、図１１のよ
うなリフレッシュ範囲管理テーブルを作成した場合は、
ＣＰＵ１１は、ＲＡＭ０のリフレッシュを行なわず、Ｒ
ＡＭ１のリフレッシュを行なうように、画像メモリ制御
部１１６を制御することになる。
【００７８】このように、ＤＲＡＭが複数のメモリ素子
から構成されている場合は、ＲＯＷアドレス単位ではな
く複数のメモリ素子単位で周期的なアクセスが保証され
ているか否かを調べ、その結果に応じてリフレッシュを
行なうか否かをコントロールすることにより、通常のメ
モリアクセスを妨げることなく、メモリの性能を最大限
に発揮でき、良好なデータ入出力のスループットを得る
ことができる。また、ＲＯＷアドレス単位ではなく複数
のメモリ素子単位で周期的なアクセスが保証されている
か否かを調べるだけでよいので、ＣＰＵ１１の制御の負
担が小さくて済む利点がある。
から構成されている場合は、ＲＯＷアドレス単位ではな
く複数のメモリ素子単位で周期的なアクセスが保証され
ているか否かを調べ、その結果に応じてリフレッシュを
行なうか否かをコントロールすることにより、通常のメ
モリアクセスを妨げることなく、メモリの性能を最大限
に発揮でき、良好なデータ入出力のスループットを得る
ことができる。また、ＲＯＷアドレス単位ではなく複数
のメモリ素子単位で周期的なアクセスが保証されている
か否かを調べるだけでよいので、ＣＰＵ１１の制御の負
担が小さくて済む利点がある。
【００７９】以上では、デジタルカメラなどの機器の基
本構成を例示したが、あるＤＲＡＭのアドレス範囲に周
期的なアクセスが保証されている動作を行なう装置であ
れば本発明が同様に実施できるのはいうまでもない。
本構成を例示したが、あるＤＲＡＭのアドレス範囲に周
期的なアクセスが保証されている動作を行なう装置であ
れば本発明が同様に実施できるのはいうまでもない。
【００８０】ＤＲＡＭのアドレス範囲に周期的なアクセ
スが保証されている動作は常時実行されるものである必
要はなく、上記のように装置の動作モードに応じて特定
のＤＲＡＭのメモリ領域に対する周期的なアクセス保証
があるか無いかを検出してそれに応じてリフレッシュの
実施／非実施を制御することができる。これにより特定
の動作モードにおいてメモリの性能を最大限に発揮で
き、良好なデータ入出力のスループットを得ることがで
き、その動作モードの性能を向上させることができる。
スが保証されている動作は常時実行されるものである必
要はなく、上記のように装置の動作モードに応じて特定
のＤＲＡＭのメモリ領域に対する周期的なアクセス保証
があるか無いかを検出してそれに応じてリフレッシュの
実施／非実施を制御することができる。これにより特定
の動作モードにおいてメモリの性能を最大限に発揮で
き、良好なデータ入出力のスループットを得ることがで
き、その動作モードの性能を向上させることができる。
【００８１】
【発明の効果】以上の説明から明らかなように、本発明
によれば、データ記憶手段としてダイナミックＲＡＭを
有する電子機器、その制御方法、およびその制御プログ
ラムにおいて、前記ダイナミックＲＡＭに対する特定の
アクセス条件に応じ前記ダイナミックＲＡＭに対するリ
フレッシュを実施するか否かを制御する構成を採用して
いるので、リフレッシュの実施／非実施を特定のメモリ
アクセス条件に応じ決定でき、これにより通常のメモリ
アクセスを妨げず、メモリの性能を最大限に発揮でき、
良好なデータ入出力のスループットを得ることができ
る、という優れた効果がある。
によれば、データ記憶手段としてダイナミックＲＡＭを
有する電子機器、その制御方法、およびその制御プログ
ラムにおいて、前記ダイナミックＲＡＭに対する特定の
アクセス条件に応じ前記ダイナミックＲＡＭに対するリ
フレッシュを実施するか否かを制御する構成を採用して
いるので、リフレッシュの実施／非実施を特定のメモリ
アクセス条件に応じ決定でき、これにより通常のメモリ
アクセスを妨げず、メモリの性能を最大限に発揮でき、
良好なデータ入出力のスループットを得ることができ
る、という優れた効果がある。
【００８２】あるいはさらに、前記ダイナミックＲＡＭ
に対して周期的なアクセスが保証されていない場合に前
記ダイナミックＲＡＭに対するリフレッシュを実施し、
前記ダイナミックＲＡＭに対して周期的なアクセスが保
証されている場合、前記ダイナミックＲＡＭに対するリ
フレッシュを非実施とする構成を採用することにより、
リフレッシュの実施／非実施を周期的なアクセスが保証
されているか否かに応じ決定する制御、すなわち、周期
的なリードやライトによる再書き込みの際のダイナミッ
クＲＡＭの電荷の再チャージを利用できるため、周期的
なアクセスが保証されている場合はリフレッシュを非実
施とする制御を行なうようにしているので、通常のメモ
リアクセスを妨げず、メモリの性能を最大限に発揮で
き、良好なデータ入出力のスループットを得ることがで
きる、という優れた効果がある。
に対して周期的なアクセスが保証されていない場合に前
記ダイナミックＲＡＭに対するリフレッシュを実施し、
前記ダイナミックＲＡＭに対して周期的なアクセスが保
証されている場合、前記ダイナミックＲＡＭに対するリ
フレッシュを非実施とする構成を採用することにより、
リフレッシュの実施／非実施を周期的なアクセスが保証
されているか否かに応じ決定する制御、すなわち、周期
的なリードやライトによる再書き込みの際のダイナミッ
クＲＡＭの電荷の再チャージを利用できるため、周期的
なアクセスが保証されている場合はリフレッシュを非実
施とする制御を行なうようにしているので、通常のメモ
リアクセスを妨げず、メモリの性能を最大限に発揮で
き、良好なデータ入出力のスループットを得ることがで
きる、という優れた効果がある。
【００８３】あるいはさらに、前記ダイナミックＲＡＭ
に対するリフレッシュを実施するか否かの制御を前記ダ
イナミックＲＡＭのＲＯＷアドレス単位で行なう構成を
採用することにより、リフレッシュが不要なＲＯＷアド
レス範囲のみに対して正確にリフレッシュを非実施とす
ることができる、すなわち、ＤＲＡＭのＲＯＷアドレス
単位でリフレッシュの実施／非実施を正確に制御するこ
とができる、という優れた効果がある。
に対するリフレッシュを実施するか否かの制御を前記ダ
イナミックＲＡＭのＲＯＷアドレス単位で行なう構成を
採用することにより、リフレッシュが不要なＲＯＷアド
レス範囲のみに対して正確にリフレッシュを非実施とす
ることができる、すなわち、ＤＲＡＭのＲＯＷアドレス
単位でリフレッシュの実施／非実施を正確に制御するこ
とができる、という優れた効果がある。
【００８４】あるいはさらに、前記ダイナミックＲＡＭ
に対するリフレッシュを実施するか否かの制御を前記ダ
イナミックＲＡＭの素子単位で行なう構成を採用すれ
ば、ＲＯＷアドレス単位ではなくメモリ素子単位で周期
的なアクセスが保証されているか否かを調べるだけでよ
いので、制御の負担が小さくて済む、という優れた効果
がある。
に対するリフレッシュを実施するか否かの制御を前記ダ
イナミックＲＡＭの素子単位で行なう構成を採用すれ
ば、ＲＯＷアドレス単位ではなくメモリ素子単位で周期
的なアクセスが保証されているか否かを調べるだけでよ
いので、制御の負担が小さくて済む、という優れた効果
がある。
【図１】本発明を採用した電子機器の構成例を示したブ
ロック図である。
ロック図である。
【図２】本発明の第１実施形態の「状態１」での画像メ
モリの構成を示すメモリマップ図である。
モリの構成を示すメモリマップ図である。
【図３】本発明の第１実施形態の「状態１」におけるメ
モリ領域設定テーブルの内容を示す説明図である。
モリ領域設定テーブルの内容を示す説明図である。
【図４】本発明の第１実施形態の「状態１」におけるリ
フレッシュ範囲設定テーブルの内容を示す説明図であ
る。
フレッシュ範囲設定テーブルの内容を示す説明図であ
る。
【図５】本発明の第１実施形態において、メモリ領域設
定テーブルからリフレッシュ範囲設定テーブルを作成す
る処理を示すフロチャート図である。
定テーブルからリフレッシュ範囲設定テーブルを作成す
る処理を示すフロチャート図である。
【図６】本発明の第１実施形態のリフレッシュ範囲設定
テーブルを用いてリフレッシュを行なう処理を示すフロ
チャート図である。
テーブルを用いてリフレッシュを行なう処理を示すフロ
チャート図である。
【図７】本発明の第１実施形態において、状態２での画
像メモリの構成を示す図である。
像メモリの構成を示す図である。
【図８】本発明の第１実施形態において、「状態２」に
おけるメモリ領域設定テーブルの内容を示す説明図であ
る。
おけるメモリ領域設定テーブルの内容を示す説明図であ
る。
【図９】本発明の第１実施形態において、「状態２」に
おけるリフレッシュ範囲設定テーブルの内容を示す説明
図である。
おけるリフレッシュ範囲設定テーブルの内容を示す説明
図である。
【図１０】本発明の第２実施形態の画像メモリの構成を
示すメモリマップ図である。
示すメモリマップ図である。
【図１１】本発明の第２実施形態のメモリ領域設定テー
ブルの内容を示す説明図である。
ブルの内容を示す説明図である。
【図１２】本発明の第２実施形態のリフレッシュ範囲設
定テーブルの内容を示す説明図である。
定テーブルの内容を示す説明図である。
【図１３】本発明の第２実施形態において、メモリ領域
設定テーブルからリフレッシュ範囲設定テーブルを作成
する処理を示すフロチャート図である。
設定テーブルからリフレッシュ範囲設定テーブルを作成
する処理を示すフロチャート図である。
１１ ＣＰＵ
１２ ユーザー入力部
１３ 外部Ｉ／Ｆ部
１４ メインデータバス
１５ メインメモリ
１６ メインメモリ制御部
１７ 画像データバス
１８ ブリッジ
１９ アービター
１０１ 入力画像データ領域
１０２ 表示画像データ領域
１０３ ＲＡＭ０
１０４ ＲＡＭ１
１０５ 画像圧縮データ領域
１１０ 画像表示部
１１１ 画像表示制御部
１１２ 画像圧縮部
１１３ 画像入力部
１１４ 画像入力制御部
１１５ 画像メモリ
１１６ 画像メモリ制御部
Claims (12)
- 【請求項１】 データ記憶手段としてダイナミックＲＡ
Ｍを有する電子機器において、 前記ダイナミックＲＡＭに対する特定のアクセス条件に
応じ前記ダイナミックＲＡＭに対するリフレッシュを実
施するか否かを制御する制御手段を有することを特徴と
する電子機器。 - 【請求項２】 前記ダイナミックＲＡＭに対して周期的
なアクセスが保証されていない場合に前記ダイナミック
ＲＡＭに対するリフレッシュを実施し、前記ダイナミッ
クＲＡＭに対して周期的なアクセスが保証されている場
合、前記ダイナミックＲＡＭに対するリフレッシュを非
実施とすることを特徴とする請求項１に記載の電子機
器。 - 【請求項３】 前記ダイナミックＲＡＭに対するリフレ
ッシュを実施するか否かの制御を前記ダイナミックＲＡ
ＭのＲＯＷアドレス単位で行なうことを特徴とする請求
項１に記載の電子機器。 - 【請求項４】 前記ダイナミックＲＡＭに対するリフレ
ッシュを実施するか否かの制御を前記ダイナミックＲＡ
Ｍの素子単位で行なうことを特徴とする請求項１に記載
の電子機器。 - 【請求項５】 データ記憶手段としてダイナミックＲＡ
Ｍを有する電子機器の制御方法において、 前記ダイナミックＲＡＭに対する特定のアクセス条件に
応じ前記ダイナミックＲＡＭに対するリフレッシュを実
施するか否かを制御する制御工程を含むことを特徴とす
る電子機器の制御方法。 - 【請求項６】 前記ダイナミックＲＡＭに対して周期的
なアクセスが保証されていない場合に前記ダイナミック
ＲＡＭに対するリフレッシュを実施し、前記ダイナミッ
クＲＡＭに対して周期的なアクセスが保証されている場
合、前記ダイナミックＲＡＭに対するリフレッシュを非
実施とすることを特徴とする請求項５に記載の電子機器
の制御方法。 - 【請求項７】 前記ダイナミックＲＡＭに対するリフレ
ッシュを実施するか否かの制御を前記ダイナミックＲＡ
ＭのＲＯＷアドレス単位で行なうことを特徴とする請求
項５に記載の電子機器の制御方法。 - 【請求項８】 前記ダイナミックＲＡＭに対するリフレ
ッシュを実施するか否かの制御を前記ダイナミックＲＡ
Ｍの素子単位で行なうことを特徴とする請求項５に記載
の電子機器の制御方法。 - 【請求項９】 データ記憶手段としてダイナミックＲＡ
Ｍを有する電子機器の制御プログラムにおいて、 前記ダイナミックＲＡＭに対する特定のアクセス条件に
応じ前記ダイナミックＲＡＭに対するリフレッシュを実
施するか否かを制御する制御工程を含むことを特徴とす
る電子機器の制御プログラム。 - 【請求項１０】 前記ダイナミックＲＡＭに対して周期
的なアクセスが保証されていない場合に前記ダイナミッ
クＲＡＭに対するリフレッシュを実施し、前記ダイナミ
ックＲＡＭに対して周期的なアクセスが保証されている
場合、前記ダイナミックＲＡＭに対するリフレッシュを
非実施とすることを特徴とする請求項９に記載の電子機
器の制御プログラム。 - 【請求項１１】 前記ダイナミックＲＡＭに対するリフ
レッシュを実施するか否かの制御を前記ダイナミックＲ
ＡＭのＲＯＷアドレス単位で行なうことを特徴とする請
求項９に記載の電子機器の制御プログラム。 - 【請求項１２】 前記ダイナミックＲＡＭに対するリフ
レッシュを実施するか否かの制御を前記ダイナミックＲ
ＡＭの素子単位で行なうことを特徴とする請求項９に記
載の電子機器の制御プログラム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001236080A JP2003045176A (ja) | 2001-08-03 | 2001-08-03 | 電子機器、電子機器の制御方法、および電子機器の制御プログラム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001236080A JP2003045176A (ja) | 2001-08-03 | 2001-08-03 | 電子機器、電子機器の制御方法、および電子機器の制御プログラム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003045176A true JP2003045176A (ja) | 2003-02-14 |
Family
ID=19067419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001236080A Withdrawn JP2003045176A (ja) | 2001-08-03 | 2001-08-03 | 電子機器、電子機器の制御方法、および電子機器の制御プログラム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003045176A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006059403A (ja) * | 2004-08-18 | 2006-03-02 | Nec Micro Systems Ltd | 半導体装置及び半導体装置のリフレシュ処理方法 |
| JP2009043337A (ja) * | 2007-08-08 | 2009-02-26 | Hitachi Ltd | 情報記録再生装置及びメモリ制御方法 |
-
2001
- 2001-08-03 JP JP2001236080A patent/JP2003045176A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006059403A (ja) * | 2004-08-18 | 2006-03-02 | Nec Micro Systems Ltd | 半導体装置及び半導体装置のリフレシュ処理方法 |
| JP2009043337A (ja) * | 2007-08-08 | 2009-02-26 | Hitachi Ltd | 情報記録再生装置及びメモリ制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7170553B2 (en) | Image processing apparatus, image processing method and portable imaging apparatus | |
| US5850487A (en) | Digital image processing apparatus | |
| JP2008506295A (ja) | 一連のイメージ・フレームを表示する方法及びシステム | |
| JP2001101396A (ja) | 画像歪み補正処理装置および方法、並びに画像歪み補正処理を行うプログラムを格納した媒体 | |
| EP1385334A2 (en) | Imaging device | |
| JP2000284776A (ja) | 画像処理装置 | |
| US6727944B1 (en) | Digital electronic still-video camera and method of controlling operation of same | |
| JPH11103407A (ja) | Ｃｃｄデータ画素補間回路およびこのｃｃｄデータ画素 補間回路を備えたデジタルスチルカメラ | |
| JP3860808B2 (ja) | 色補間用ラインバッファおよびラインデータ提供装置および方法 | |
| JP6263025B2 (ja) | 画像処理装置及びその制御方法 | |
| JP4189252B2 (ja) | 画像処理装置及びカメラ | |
| US20070183248A1 (en) | Bank controller, information processing device, imaging device, and controlling method | |
| US10719458B2 (en) | Data transfer device, image processing device, and imaging device | |
| JP2003045176A (ja) | 電子機器、電子機器の制御方法、および電子機器の制御プログラム | |
| JP2000311241A (ja) | 画像処理装置 | |
| US7209186B2 (en) | Image processing apparatus and image processing method for high speed real-time processing | |
| JP2007088910A (ja) | 動きベクトル検出装置及び撮像装置 | |
| JP2001197479A (ja) | 差分画像処理方法および差分画像処理装置 | |
| JP4525382B2 (ja) | 表示装置及び撮像装置 | |
| JP2004312072A (ja) | 画像処理装置及びカメラ、並びに画像処理方法 | |
| CN108827281A (zh) | 一种星敏感器的组合成像驱动方法 | |
| JP2002354400A (ja) | データ格納／読み出し方法及びその方法を用いた画像データ記憶装置並びにその記憶装置を用いた画像補正装置 | |
| JPH08263628A (ja) | 画像処理プロセッサおよびそれを用いた画像処理システム | |
| JP5224492B2 (ja) | 画像データ転送制御装置及び画像データ転送方法並びに該画像データ転送装置を有するカメラ | |
| JP2024089340A (ja) | 撮像装置及びその制御方法及びプログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070209 |
|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20081007 |