JP2003037575A - Time division multiplex transmitting device - Google Patents

Time division multiplex transmitting device

Info

Publication number
JP2003037575A
JP2003037575A JP2001221321A JP2001221321A JP2003037575A JP 2003037575 A JP2003037575 A JP 2003037575A JP 2001221321 A JP2001221321 A JP 2001221321A JP 2001221321 A JP2001221321 A JP 2001221321A JP 2003037575 A JP2003037575 A JP 2003037575A
Authority
JP
Japan
Prior art keywords
data
time slot
terminal station
empty
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001221321A
Other languages
Japanese (ja)
Inventor
Hiroaki Yashima
広明 八島
Kenichi Kawazoe
健一 川添
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2001221321A priority Critical patent/JP2003037575A/en
Publication of JP2003037575A publication Critical patent/JP2003037575A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide effective use of a noncontinuons vacant area generated during operation as a data area of a newly added station in a time division multiplex transmitting device which sends data including sending data to time division multiplex slots. SOLUTION: The device comprises a detective means to detect that a time slot used for sending data is vacant, and a change means to change the time slot allocations so that a virtually vacant time slot can adjoin another vacant time slot when the vacant time slot does not adjoin another vacant time slot.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は複数の端局データの
多重・分離を行う伝送装置を結ぶ時分割多重伝送装置に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a time division multiplex transmission device that connects transmission devices that multiplex / separate a plurality of terminal station data.

【0002】多数の端局のデータを多重化する伝送装置
から他の伝送装置に伝送路を介して送信し,他の伝送装
置で分離することで相手端局へ伝送する時分割多重伝送
により伝送路を効率的に運用する技術が普及している。
このような,多重化して伝送する場合,多重伝送路のフ
レーム上の各タイムスロットが各端局に割り当てられて
運用されるため,一旦システムが構築された後で端局の
増設,撤去が発生した場合に限られたフレームフォーマ
ットの効率的な使用が必要となる。
[0002] Time-division multiplex transmission in which data from a plurality of terminal stations is transmitted from a transmission apparatus to another transmission apparatus via a transmission path and separated by another transmission apparatus to a partner terminal station The technology to operate the road efficiently is widespread.
In such multiplexed transmission, each time slot on the frame of the multiplex transmission path is assigned to each terminal station for operation, so that once the system is constructed, additional terminal stations may be added or removed. In that case, efficient use of limited frame formats is required.

【0003】[0003]

【従来の技術】図24は従来例の構成図である。図中,
50は一方の伝送装置A,51は伝送装置Aに収容され
た種々の伝送速度を持つ端局1〜端局N,52は伝送装
置Aから伝送装置Bへデジタル信号を伝送する伝送路,
53は伝送路52と反対方向にデジタル信号を伝送する
伝送路,54は他方の伝送装置B,55は伝送装置Bに
収容された端局1’〜端局N’である。また,伝送装置
A(50)内の500は端局インターフェース(IFで
表示),501は多重部(MUXで表示),502は分
離部(DMUXで表示)であり,伝送装置B(54)も
伝送装置Aと同様の構成を備え,540は端局IF,5
41は多重部(MUX),542は分離部(DMUX)
である。
2. Description of the Related Art FIG. 24 is a block diagram of a conventional example. In the figure,
Reference numeral 50 is one transmission device A, 51 is a terminal station 1 to terminal N having various transmission speeds accommodated in the transmission device A, 52 is a transmission line for transmitting a digital signal from the transmission device A to the transmission device B,
53 is a transmission path for transmitting digital signals in the opposite direction to the transmission path 52, 54 is the other transmission apparatus B, and 55 is the terminal stations 1'-N 'housed in the transmission apparatus B. Further, in the transmission device A (50), 500 is a terminal station interface (displayed with IF), 501 is a multiplexing unit (displayed with MUX), 502 is a separation unit (displayed with DMUX), and the transmission device B (54) is also The transmission apparatus A has the same configuration as that of the transmission apparatus A, and 540 is a terminal station IF, 5
41 is a multiplexing unit (MUX), 542 is a demultiplexing unit (DMUX)
Is.

【0004】この従来例の構成において,伝送装置Aの
場合,各端局1〜端局Nの伝送速度は,64Kbpsを
基本として,その整数倍64×n(n=1,2,3…)
Kbpsの伝送速度を備えるものとし,端局1は128
Kbps,端局2は64Kbps,端局3は192Kb
ps,…,端局Nは1.5Mbps(64Kbps×2
4)である。各端局1〜端局Nからの信号は対応する端
局IF500を介して多重部(MUX)501で多重化
されて,伝送路52を通って伝送装置Bへ伝送される。
伝送路52(伝送路54も同じ)は8本の並行(パラレ
ル)信号線で構成され,各信号線は6.48Mbpsの
伝送速度で伝送する。伝送装置Bでは分離部(DMU
X)542で各端局向けの信号に分離され,対応する端
局IF540を通って各端局55へ伝送される。端局5
5から送信された信号は,端局IF540から多重部
(MUX)541へ送られて多重化され,上記した伝送
装置Aから伝送装置Bへの伝送と同様の方法で伝送装置
Aの各端局へ伝送される。
In the configuration of this conventional example, in the case of the transmission apparatus A, the transmission speed of each of the terminal stations 1 to N is 64 Kbps, and is an integral multiple of 64 × n (n = 1, 2, 3 ...)
It is assumed that the terminal station 1 has a transmission rate of Kbps and the terminal station 1 has 128
Kbps, terminal station 2 is 64 Kbps, terminal station 3 is 192 Kb
ps, ..., Terminal station N is 1.5 Mbps (64 Kbps × 2)
4). The signals from each of the terminal stations 1 to N are multiplexed by the multiplexing unit (MUX) 501 via the corresponding terminal station IF 500 and transmitted to the transmission device B through the transmission path 52.
The transmission line 52 (same for the transmission line 54) is composed of eight parallel signal lines, and each signal line transmits at a transmission rate of 6.48 Mbps. In the transmission device B, the separation unit (DMU
X) 542 separates the signal for each terminal station and transmits it to each terminal station 55 through the corresponding terminal station IF 540. Terminal 5
The signal transmitted from the terminal 5 is transmitted from the terminal station IF 540 to the multiplexing unit (MUX) 541 and multiplexed, and each terminal station of the transmission apparatus A is processed by the same method as the transmission from the transmission apparatus A to the transmission apparatus B. Transmitted to.

【0005】図25は多重伝送路上の信号のタイミング
とフレーム構成を示す図である。図25の(1) は1フレ
ームの長さを規定する8K(8キロヘルツを意味し,C
K8kで表示)の基本クロック(1周期は125μse
c)を表し,(2) は伝送装置の間に設けられた伝送路5
2(53も同じ)の各パラレル信号線上のビット信号に
同期する6.48M(メガヘルツを意味し,CK6.4
8で表示)のクロックを表す。(3) は上記(2) に示すク
ロックを拡大して示し, パラレル信号線(DATA7〜
DATA0)上の(4) 〜(11)に示す各タイムスロットを
表し,各クロックは8Kbpsを表し,(4) 〜(11)(但
し(5) 〜(10)は図示省略) は伝送路52を構成する8本
のパラレル信号線(DATA7〜DATA0)の多重フ
レームフォーマットの一部を示し,8本のパラレル信号
線により上記(3) に示す1つのタイムスロットで8Kb
ps×8=64Kbpsの伝送を行っている。(12)は
(4)〜(11)に示すパラレル信号線のフォーマットの説明
である。なお,この伝送路52のパラレル伝送により実
質的に6.48M×8=51.84Mの伝送を行ってい
る。
FIG. 25 is a diagram showing the timing of signals on the multiplex transmission path and the frame structure. In FIG. 25, (1) indicates 8K (8 kilohertz, which defines the length of one frame, and C
Basic clock of K8k (1 cycle is 125 μse)
c), and (2) is the transmission line 5 provided between the transmission devices.
6.48M (meaning megahertz, CK6.4) that is synchronized with the bit signal on each parallel signal line of 2 (53 is also the same)
(Indicated by 8). (3) is an enlarged view of the clock shown in (2) above, showing parallel signal lines (DATA7 ...
DATA0) represents each time slot shown in (4) to (11), each clock represents 8 Kbps, and (4) to (11) (however, (5) to (10) are not shown) are shown in the transmission line 52. 8 shows a part of the multiplex frame format of the eight parallel signal lines (DATA7 to DATA0) that make up 8Kb in one time slot shown in (3) above by the eight parallel signal lines.
Transmission of ps × 8 = 64 Kbps is performed. (12) is
It is a description of the format of the parallel signal lines shown in (4) to (11). By the parallel transmission of the transmission path 52, transmission of 6.48M × 8 = 51.84M is substantially performed.

【0006】この図25に示す例では,伝送装置Aから
伝送装置Bへ向かう伝送路52を構成する8本のパラレ
ル信号線上では,6.48Mのクロックにより各タイム
スロットが構成され,1フレーム(125μsec)は
810個のクロック(タイムスロット)から成り,(3)
にはその中のタイムスロット番号808,809,0,
1,2,…,17だけ示されている。この中の0〜9番
のタイムスロットはヘッダ領域であり,フレームの先頭
を表し,10番〜809番は有効データ領域を表し,そ
の中の10番,11番のスロットは端局1のデータを6
4Kbps×2=128Kbpsの速度で伝送するする
ために割り付けられ,次の12番のタイムスロットは端
局2のデータ64Kbpsの速度で伝送するために割り
付けられている。更に13番〜15番のタイムスロット
は端局3により64Kbps×3=192Kbpsの速
度の伝送用に割り付けられ,以下,図示省略されている
が,各タイムスロットが各端局用に割り付けられて運用
され,送信元の伝送装置Aでこのようなタイムスロット
の割り付けを行うと,相手側の伝送装置Bにもその設定
内容を通知することでシステムの運用を行う。
In the example shown in FIG. 25, on the eight parallel signal lines forming the transmission path 52 from the transmission device A to the transmission device B, each time slot is constituted by a clock of 6.48M, and one frame ( 125 μsec) consists of 810 clocks (time slots), and (3)
Are the time slot numbers 808, 809, 0,
Only 1, 2, ..., 17 are shown. The 0th to 9th time slots are the header area and represent the beginning of the frame, the 10th to 809th slots are the valid data areas, and the 10th and 11th slots are the data of the terminal station 1. 6
It is allocated for transmission at a speed of 4 Kbps × 2 = 128 Kbps, and the next 12th time slot is allocated for transmitting data of the terminal station 2 at a speed of 64 Kbps. Further, the 13th to 15th time slots are allocated by the terminal station 3 for transmission at a speed of 64 Kbps × 3 = 192 Kbps, and, although not shown in the figure, each time slot is allocated to each terminal station for operation. When the transmission device A of the transmission source allocates such a time slot, the transmission device B of the other party is also notified of the setting contents to operate the system.

【0007】[0007]

【発明が解決しようとする課題】上記したように,従来
の多重伝送方式では,一旦伝送フレームに対して各端局
へのタイムスロットの割り付けを行うと,疎通状態のま
までの割り付けの変更を行うことができない。このた
め,任意の端局を撤去した場合,該当端局に割り付けら
れたタイムスロット(データ領域)は空き領域となって
しまう。
As described above, in the conventional multiplex transmission system, once a time slot is allocated to each terminal for a transmission frame, the allocation can be changed in the communication state. I can't do it. For this reason, when an arbitrary terminal station is removed, the time slot (data area) assigned to the terminal station becomes an empty area.

【0008】従って,新たに端局を増設する場合は,フ
レーム全体の未使用領域の総和では伝送可能であるにも
係わらず,空き領域よりも伝送レートが低い端局しか増
設することができない。仮に,空き領域よりも伝送レー
トが高い端局を増設する場合は,一旦全ての端局の伝送
を中断して,各端局の伝送レートと等しい連続した領域
を割り付け直さなければならないという問題があった。
Therefore, when a new terminal station is added, only the terminal station having a lower transmission rate than the empty area can be added although the total unused area of the entire frame allows transmission. If a terminal station with a higher transmission rate than the empty area is added, the transmission of all terminal stations must be interrupted and a continuous area equal to the transmission rate of each terminal must be reallocated. there were.

【0009】本発明は運用中に発生する非連続な空き領
域を新たに増設する端局のデータ領域として効率的に使
用できるよう,連続的な空き領域とする時分割多重伝送
路のフレーム制御方式を提供することを目的とする。
The present invention uses a frame control method for a time division multiplex transmission line in which a non-contiguous empty area generated during operation can be efficiently used as a data area of a newly added terminal station. The purpose is to provide.

【0010】[0010]

【課題を解決するための手段】図1は本発明の第1の原
理構成を示す図である。図中,1は多重伝送装置,10
は各端局からのデータを各々に割り当てたタイムスロッ
トにて送信する送信部,10aは端局の撤去により発生
する空きを表すデータを含むデータ領域を検出する空き
領域検出手段,10bは空き領域へ特定コードを挿入す
る特定コード挿入手段,10cは特定コードを(所定フ
レーム数)送出後に空き領域を連結するように割り当て
タイムスロットの変換を行うデータ領域詰換え手段であ
る。また,11は受信部,11aはフレーム中から特定
コードを検出する特定コード検出手段,11bは特定コ
ードを検出し,送信側にて行われるタイムスロットの変
更と同じルールでデータを分離する際に使用する割り当
てタイムスロット情報を更新するデータ領域更新手段で
ある。
FIG. 1 is a diagram showing a first principle configuration of the present invention. In the figure, 1 is a multiplex transmission device, 10
Is a transmission unit for transmitting data from each terminal station in a time slot assigned to each terminal, 10a is an empty area detecting means for detecting a data area containing data representing an empty space generated by the removal of the terminal station, and 10b is an empty area. A specific code inserting means 10c for inserting a specific code is a data area refilling means for converting assigned time slots so as to connect the empty areas after transmitting the specific code (a predetermined number of frames). Further, 11 is a receiving section, 11a is a specific code detecting means for detecting a specific code in a frame, 11b is a specific code detection, and when separating data by the same rule as the time slot change performed on the transmitting side. It is a data area updating means for updating the allocated time slot information to be used.

【0011】この第1の原理では,運用中に一つの端局
が撤去されて空きが発生すると,多重伝送装置1の送信
部10において,空き領域検出手段10aで空きを表す
データを含む空き領域が検出され,この検出により特定
コード挿入手段10bは空き領域を表す特定コードを,
フレーム上の空き領域となるタイムスロットに挿入す
る。この特定コードのデータ領域を含むフレームを予め
定めた所定回数(特定コードと同じパターンが誤って発
生しても,相手側で誤動作しないための保護段数(1以
上))だけ送った後で,空き領域を連結するように新た
に空きとなった領域及びその前後の領域のタイムスロッ
ト割り当てを所定のルールで再編成する。この伝送路の
フレームを受信する相手側の装置は図示省略されている
が,図1に示す受信部11を備えており,受信フレーム
から特定コード検出手段11aで特定コードを検出する
と,検出された領域が空きであることが識別され,予め
決められた一定フレーム数だけ特定コードを検出する
と,データ領域更新手段11bは,その後に受信するフ
レームが所定のルールでタイムスロットの再編成が行わ
れることを認識して再編成後のタイムスロットに応じて
受信データの分離を行よう制御する。
According to the first principle, when one terminal station is removed during operation and a vacancy occurs, the vacant area detecting means 10a in the transmitter 10 of the multiplex transmission apparatus 1 includes a vacant area containing data indicating the vacancy. Is detected, and the specific code insertion means 10b detects the specific code indicating the empty area by this detection.
It is inserted in a time slot that is an empty area on the frame. After sending the frame including the data area of this specific code a predetermined number of times (the number of protection steps (1 or more) so that the other party does not malfunction even if the same pattern as the specific code occurs by mistake), it becomes empty. The time slot allocation of the newly vacant area and the areas before and after it so as to connect the areas is reorganized according to a predetermined rule. Although a device on the other side for receiving the frame of this transmission line is not shown, it is provided with the receiving section 11 shown in FIG. 1, and when the specific code is detected from the received frame by the specific code detecting means 11a, it is detected. When it is identified that the area is empty and the specific code is detected by the predetermined number of frames, the data area updating means 11b reconfigures the time slots of the frames received thereafter according to a predetermined rule. Is recognized and the received data is separated according to the time slot after reorganization.

【0012】図2は本発明の第2の原理構成を示す。図
中,上記図1で使用した1,10,11の各符号は上記
図1と同じであり説明を省略する。送信部10内の10
aは空き領域検出手段,10dは空きタイムスロット位
置とデータ長を送信するための制御データ設定手段,1
0cは上記図1と同様のデータ領域詰換え手段である。
受信部11内の11cは制御データ検出手段,11bは
図1と同様のデータ領域更新手段である。
FIG. 2 shows the second principle configuration of the present invention. In the figure, reference numerals 1, 10 and 11 used in FIG. 1 are the same as those in FIG. 10 in the transmitter 10
a is an empty area detecting means, 10d is a control data setting means for transmitting an empty time slot position and data length, 1
Reference numeral 0c is a data area refill means similar to that shown in FIG.
Reference numeral 11c in the receiver 11 is a control data detecting means, and 11b is a data area updating means similar to that shown in FIG.

【0013】第2の原理構成では,運用中に一つの端局
が撤去されて空きが発生すると,多重伝送装置1の送信
部10において,空き領域検出手段10a空き領域が検
出され,この検出により制御データ設定手段10dはフ
レームのヘッダ内の特定領域か,データ領域の一部を使
用するかの何れかにより制御データの領域を割り当て,
空き領域の位置(先頭からのタイムスロットの位置)と
空き領域の長さ(タイムスロットの長さ)を表す情報を
制御データとして設定し,その制御データを含むフレー
ムを送信して,その後データ領域詰換え手段10cによ
り空きとなった領域及びその前後の領域のタイムスロッ
トの割り当てを所定のルールで再編成する。相手側の受
信部11では,制御データ検出手段11cにおいてフレ
ーム中の制御データの検出動作をしており,制御データ
が検出されると,空き領域の位置と空き領域の長さを識
別すると,データ領域更新手段11bにより所定のルー
ルで再編成されたタイムスロットに従って受信データの
分離を行う。
In the second principle configuration, when one terminal station is removed during operation and a vacancy occurs, the transmitter 10 of the multiplex transmission apparatus 1 detects a vacant area detecting means 10a, and by this detection The control data setting means 10d allocates the control data area by either a specific area in the header of the frame or by using a part of the data area,
Information indicating the position of the empty area (the position of the time slot from the beginning) and the length of the empty area (the length of the time slot) is set as control data, a frame containing the control data is transmitted, and then the data area The time slot assignments of the area vacated by the refilling means 10c and the areas before and after the empty area are reorganized according to a predetermined rule. In the receiving section 11 on the partner side, the control data detecting means 11c detects the control data in the frame. When the control data is detected, if the position of the empty area and the length of the empty area are identified, the data is detected. The area updating means 11b separates the received data according to the time slots reorganized according to a predetermined rule.

【0014】図3は本発明の第3の原理構成を示す。図
3において,1,10,11の各符号は上記図1と同じ
であり説明を省略する。送信部10内の10aは空き領
域検出手段,10bは空き領域を表す特定コードを空き
になる領域に挿入する特定コード挿入手段,10eは詰
換えデータ書き込み手段,10fは切替タイミング設定
手段,100は多重用の第1メモリ,101は多重用の
第2メモリ,102は選択手段である。受信部11内の
11aは上記図1と同様の特定コード検出手段,11d
は詰換え変更制御手段,11eは切替タイミング検出手
段,110は分離用の第1メモリ,111は分離用の第
2メモリ,112は選択手段である。
FIG. 3 shows the third principle configuration of the present invention. In FIG. 3, reference numerals 1, 10 and 11 are the same as those in FIG. In the transmitting unit 10, 10a is a free area detecting means, 10b is a specific code inserting means for inserting a specific code representing a free area into an empty area, 10e is a refill data writing means, 10f is a switching timing setting means, and 100 is A first memory for multiplexing, 101 is a second memory for multiplexing, and 102 is a selecting means. Reference numeral 11a in the receiver 11 is a specific code detecting means similar to that shown in FIG.
Is a refill change control means, 11e is a switching timing detection means, 110 is a first memory for separation, 111 is a second memory for separation, and 112 is a selection means.

【0015】この第3の原理構成では,多重伝送装置1
の送信部10で端局の撤去等による空きが生じると,空
き領域検出手段10aで空きが検出され,これにより特
定コード挿入手段10bが空き領域に特定コードを挿入
すると共に,詰換えデータ書き込み手段10eにより,
空き領域を残りの他の端局のデータで詰換えて,その詰
換えられたデータを多重用第2メモリ101に書き込
む。また,特定コード挿入手段10bによる送信が終了
すると切替タイミング設定手段10fが駆動され,これ
によりフレーム内の制御データに切替タイミング情報が
含まれ送信される。この時,選択手段102が切替えら
れ,送信フレームを構成するデータは多重用第2メモリ
101から取り出される。
In the third principle configuration, the multiplex transmission device 1
When a space is generated in the transmission unit 10 due to removal of a terminal station, the space is detected by the space area detecting means 10a, whereby the specific code inserting means 10b inserts the specific code into the space area and the refill data writing means. By 10e,
The empty area is refilled with the data of the other other terminal stations, and the refilled data is written in the second multiplexing memory 101. Further, when the transmission by the specific code inserting means 10b is completed, the switching timing setting means 10f is driven, whereby the control data in the frame includes the switching timing information and is transmitted. At this time, the selection means 102 is switched, and the data forming the transmission frame is taken out from the second multiplexing memory 101.

【0016】受信部11では,特定コード検出手段11
aで特定コードを検出すると,詰換え変更制御手段11
dが駆動されて分離用第2メモリに格納した受信データ
の読み出し制御を変更して,送信側のスロット変更に対
応した分離を行う。特定コードが検出された後,制御デ
ータにより切替タイミングを切替タイミング検出手段1
1eで検出すると,選択手段112が駆動され,分離用
第2メモリ111が選択されて各端局へ出力される。
In the receiving section 11, the specific code detecting means 11
When the specific code is detected in a, the refill change control means 11
When d is driven, the read control of the received data stored in the second memory for separation is changed to perform separation corresponding to the slot change on the transmission side. After the specific code is detected, the switching timing is detected by the control data by the switching timing detection means 1
When it is detected by 1e, the selection means 112 is driven, and the second separation memory 111 is selected and output to each terminal station.

【0017】図4は本発明の第4の原理構成を示す。図
4において,1,10,11の各符号は上記図1〜図3
と同じであり説明を省略する。送信部10内の10aは
空き領域検出手段,10gは歯抜け状態の空き領域を端
局用のデータ領域(飛び飛びに複数割り付ける場合を含
む)として割り付ける場合に,割り付けた空き領域の位
置を表す制御データを生成する制御データ生成手段であ
る。また,受信部11内の11cは空き領域の位置が示
される制御データを検出する制御データ検出手段,11
bは図1,図2と同様のデータ領域更新手段である。
FIG. 4 shows a fourth principle configuration of the present invention. In FIG. 4, reference numerals 1, 10, and 11 are the same as those in FIGS.
The description is omitted because it is the same. In the transmitting unit 10, 10a is a free area detecting means, and 10g is a control that indicates the position of the free area that is allocated when the free area in the missing tooth state is allocated as a data area for a terminal station (including a case where a plurality of areas are randomly allocated). It is a control data generating means for generating data. Further, 11c in the receiving unit 11 is a control data detecting means for detecting control data indicating the position of the empty area, 11
Reference numeral b is a data area updating means similar to those shown in FIGS.

【0018】この第4の原理構成では,運用中に端局の
撤去等による空きが生じ,結果的に飛び飛びの空き領域
(複数の領域)が発生すると,これらの空き領域の位置
を変更することなく他の端局のデータ領域として割り付
ける。その時,制御データ生成手段10gにより割り付
けられた空き領域の位置(フレーム上のタイムスロット
位置)を表すデータが制御データ(ヘッダの一部または
データ領域の一部)として送信される。飛び飛びの空き
領域を複数割り付ける場合,複数の位置を表すデータが
順番に制御データに含まれる。
In the fourth principle configuration, when the terminal station is removed during operation, a vacancy occurs, and as a result, a vacant vacant area (a plurality of areas) occurs, the positions of these vacant areas are changed. Instead, it is assigned as the data area of another terminal station. At that time, the data representing the position of the empty area (the time slot position on the frame) allocated by the control data generating means 10g is transmitted as control data (a part of the header or a part of the data area). When allocating a plurality of vacant free areas, data representing a plurality of positions are sequentially included in the control data.

【0019】受信部11では,制御データ検出手段11
cで制御データに示される位置を新たに割り付けられた
データ領域として識別し,データ領域更新手段11bに
よりデータ領域として設定する。他のデータ領域も割り
付ける場合は,後のフレームの制御データで割り付けた
データ領域の位置を表すデータを設定して送信し,受信
部11で同様に受信される。この第4の原理により,飛
び飛びに発生した空きのデータ領域を複数個を新たな端
局に対して割り付けて有効利用することができる。
In the receiving section 11, the control data detecting means 11
The position indicated by the control data in c is identified as the newly allocated data area, and is set as the data area by the data area updating means 11b. When other data areas are also allocated, the data indicating the position of the data area allocated by the control data of the subsequent frame is set and transmitted, and is similarly received by the receiving unit 11. According to the fourth principle, it is possible to allocate a plurality of vacant data areas that have occurred randomly to a new terminal station and use them effectively.

【0020】図5は本発明の第5の原理構成を示す。図
5において,1,10,11の各符号は上記図1〜図3
と同じであり説明を省略する。送信部10内の10hは
既存の端局に割り付けられたデータ領域のデータを空き
になったデータ領域へ複写を行うデータ複写手段,10
iは重複データに関するデータ(複写元のタイムスロッ
ト番号,複写先のタイムスロット番号等)を設定する重
複制御データ設定手段,10jは複写元のデータ領域を
開放するデータ領域開放手段である。受信部11内の1
1fは重複データに関するデータを検出する重複データ
検出手段,11bはデータ領域更新手段である。
FIG. 5 shows a fifth principle configuration of the present invention. In FIG. 5, reference numerals 1, 10, and 11 are the same as those in FIGS.
The description is omitted because it is the same. Reference numeral 10h in the transmission unit 10 is a data copying means for copying the data in the data area allocated to the existing terminal station to the empty data area, 10
Reference numeral i is a duplication control data setting means for setting data (duplication source time slot number, duplication destination time slot number, etc.) relating to duplicated data, and 10j is a data area releasing means for releasing the copy source data area. 1 in the receiver 11
Reference numeral 1f is a duplicated data detecting means for detecting data relating to duplicated data, and 11b is a data area updating means.

【0021】第5の原理構成では,運用中に端局の撤去
等による空きが生じて歯抜け(飛び飛び)の状態になっ
た場合,データ複写手段10hによりその空きのデータ
領域に他のデータ領域に割り付けられている端局のデー
タを複写する。この時,重複制御データ設定手段10i
が動作して複写元のデータ領域の位置(タイムスロット
番号)と,複写先のデータ領域の位置(タイムスロット
番号)等が設定されて送信される。こうして,複写元と
複写先の2つの領域に同じ端局のデータを設定したフレ
ームが送信される。その後,データ領域開放手段10j
が複写元のデータ領域を開放して空きにする。
In the fifth principle configuration, when a space is created due to removal of a terminal during operation and a missing tooth (skipping) occurs, the data copying means 10h causes another data area to be added to the empty data area. Copy the terminal data assigned to. At this time, the duplication control data setting means 10i
Operates and the position of the data area of the copy source (time slot number) and the position of the data area of the copy destination (time slot number) are set and transmitted. In this way, the frame in which the data of the same terminal station is set in the two areas of the copy source and the copy destination is transmitted. After that, the data area releasing means 10j
Releases the copy source data area to make it free.

【0022】受信部11では,重複制御データ検出手段
11fで複写元と複写先のデータ領域の位置を識別する
と,複写先を新たなデータ領域として識別し,データ領
域更新手段11bで元の端局のデータ領域の位置を複写
先として指示された位置に更新する。
In the receiving section 11, when the positions of the copy source and copy destination data areas are identified by the duplication control data detecting means 11f, the copy destination is identified as a new data area, and the data area updating means 11b is used for the original terminal station. The position of the data area of is updated to the position designated as the copy destination.

【0023】[0023]

【発明の実施の形態】図6は実施例の第1の構成を示
す。図中,2は多重部(MUX部),3は分離部(DM
UX部),4は8本のパラレルの伝送線で構成する伝送
路である。図6の多重部2と分離部3は上記の図1,図
2に示す原理構成の送信部10,受信部11に対応し,
多重部2と分離部3の双方を備えた伝送装置が図24の
多重伝送装置に対応する。すなわち,この実施例では,
略記しているが,図24のように多重部2,分離部3を
セットで備えた多重伝送装置を伝送路4で結んでもよ
い。
FIG. 6 shows a first configuration of the embodiment. In the figure, 2 is a multiplexer (MUX), 3 is a demultiplexer (DM).
UX section) and 4 are transmission lines composed of eight parallel transmission lines. The multiplexing unit 2 and the demultiplexing unit 3 of FIG. 6 correspond to the transmitting unit 10 and the receiving unit 11 of the principle configuration shown in FIGS.
A transmission device including both the multiplexing unit 2 and the demultiplexing unit 3 corresponds to the multiplexing transmission device in FIG. That is, in this embodiment,
Although omitted in the drawing, a multiplex transmission apparatus having a set of the multiplex section 2 and the separation section 3 as shown in FIG. 24 may be connected by the transmission line 4.

【0024】多重部2において,20は多数の端局a,
b,c,d,…,nからのシリアルデータが入力される
と,装置内のクロック(フレームに対応した基本クロッ
クの8KHzとビット信号の6.48MHzのクロッ
ク)に同期した8ビットパラレルデータに変換し,その
際に端局のデータ速度に対応して1〜24個(64Kb
ps〜1.5Mbps)出力する装置データ変換部(入
力信号速度と出力信号速度を可変にできる従来から知ら
れたエラスティック・ストアを含む),21は空き領域
を表す固定パターンを送出するコード送出部,22はプ
ログラムによる制御信号を発生する制御装置,23は空
きデータ領域(タイムスロット)を表す固定パターンの
コード送出部21からの固定パターンを撤去された端局
の領域へ挿入させるための選択部(SELで表示),2
4は各端局からの8ビットパラレル信号を多重タイミン
グ生成部25のタイミング制御に従って多重化してフレ
ームフォーマット上のデータ領域に割り付ける伝送路デ
ータ多重部,25は多重タイミング生成部,26は伝送
路データ多重部24でフレームフォーマットに変換され
た信号を8ビットパラレル信号に変換する直・並列変換
部である。
In the multiplexing unit 2, 20 is a large number of terminal stations a,
When serial data from b, c, d, ..., N is input, it becomes 8-bit parallel data synchronized with the internal clock of the device (basic clock of 8 KHz and bit signal of 6.48 MHz). 1 to 24 (64 Kb) corresponding to the data rate of the terminal station
ps-1.5 Mbps) device data converter (including a conventionally known elastic store capable of varying the input signal speed and the output signal speed), 21 is a code transmission for transmitting a fixed pattern representing an empty area Reference numeral 22 is a control device for generating a control signal according to a program. Reference numeral 23 is a selection for inserting the fixed pattern from the code transmitting portion 21 having a fixed pattern representing an empty data area (time slot) into the removed terminal station area. Part (displayed by SEL), 2
4 is a transmission line data multiplexing unit that multiplexes 8-bit parallel signals from each terminal station according to the timing control of the multiplexing timing generation unit 25 and allocates them to the data area on the frame format, 25 is a multiplex timing generation unit, and 26 is transmission line data. It is a serial / parallel converter that converts the signal converted into the frame format by the multiplexer 24 into an 8-bit parallel signal.

【0025】分離部3において,30は並・直列変換
部,31はコード検出部,32は所定のプログラムによ
り動作して制御信号を発生する制御装置,33は分離タ
イミング生成部34のタイミング制御に従って受信デー
タを分離出力する伝送路データ分離部,34は分離タイ
ミング生成部,35はエラスティック・ストアを含む端
局データ変換部である。
In the separation unit 3, 30 is a parallel / serial conversion unit, 31 is a code detection unit, 32 is a control device that operates by a predetermined program to generate a control signal, and 33 is under the timing control of the separation timing generation unit 34. A transmission line data separation unit that separates and outputs received data, 34 is a separation timing generation unit, and 35 is a terminal station data conversion unit that includes an elastic store.

【0026】伝送路4は,上記従来例の伝送路上の信号
のタイミングとフレーム構成(図25参照)と同様に8
本のパラレル信号線で構成され,各信号線上では1フレ
ーム(125μsec)が6.48Mのクロックに同期
した810個のタイムスロットで構成され,ヘッダ(1
0タイムスロット)と800個のタイムスロットのデー
タ領域とから成る。
The transmission line 4 has the same structure as the signal timing and frame structure on the transmission line of the conventional example (see FIG. 25).
It is composed of two parallel signal lines, and on each signal line, one frame (125 μsec) is composed of 810 time slots synchronized with a clock of 6.48M, and a header (1
0 time slot) and a data area of 800 time slots.

【0027】図6に示す実施例の第1の構成により上記
第1の原理構成の機能を実現する場合の動作を図7〜図
9を用いて説明する。図7は実施例の第1のタイムチャ
ート,図8は空き領域を表す固定パターンの例,図9は
実施例の第1のフローチャートであり,多重部と分離部
の制御装置において実行され,A.が多重部におけるフ
ローチャート,B.が分離部におけるフローチャートで
ある。
The operation when the function of the first principle configuration is realized by the first configuration of the embodiment shown in FIG. 6 will be described with reference to FIGS. 7 to 9. FIG. 7 is a first time chart of the embodiment, FIG. 8 is an example of a fixed pattern representing an empty area, and FIG. 9 is a first flow chart of the embodiment. . Is a flowchart in the multiplexing section, B. Is a flowchart in the separation unit.

【0028】この説明では装置データ変換部20に収容
された端局aが128Kbps,端局bが64Kbp
s,端局cが192Kbps,…,端局nが1.536
Mbpsのデータ速度を備えるものとすると,装置デー
タ変換部20は,各端局クロックと装置クロックが入力
されて,各端局のシリアルデータを,各々のタイムスロ
ットの速度が8Kbpsである8つ(8ビット)のパラ
レル信号に変換する。これにより,端局aの信号は(2
つのタイムスロット)×(8ビットのパラレル信号)に
変換され,図6中では2×8と表示される。同様に端局
bは1×8の信号に変換され,端局cは3×8の信号に
変換され,端局nは24×8の信号に変換される。これ
らの信号は通常の状態では選択部(SEL)23を通過
してそのまま伝送路データ多重部24へ入力される。伝
送路データ多重部24は,入力された各端局からの多数
の8ビットパラレルの信号を1組の8ビットの6.48
MHzの多重フレームフォーマット上に乗せるよう多重
化し,内部のメモリに順次格納される。なお,内部のメ
モリは,図示省略されているが800(フレームのヘッ
ダを除いた有効データ領域のタイムスロット数)×8ビ
ットの容量を備える。
In this description, the terminal station a accommodated in the device data converter 20 is 128 Kbps, and the terminal station b is 64 Kbp.
s, terminal station c is 192 Kbps, ..., Terminal station n is 1.536
Assuming that it has a data rate of Mbps, the device data converter 20 receives the terminal clocks and the device clocks, and outputs the serial data of each terminal to each of the eight (8) whose time slot speed is 8 kbps ( It is converted to an 8-bit parallel signal. As a result, the signal of the terminal station a becomes (2
One time slot) × (8-bit parallel signal), which is displayed as 2 × 8 in FIG. Similarly, the terminal station b is converted into a 1 × 8 signal, the terminal station c is converted into a 3 × 8 signal, and the terminal station n is converted into a 24 × 8 signal. In the normal state, these signals pass through the selection unit (SEL) 23 and are input to the transmission path data multiplexing unit 24 as they are. The transmission path data multiplexing unit 24 receives a set of 8-bit parallel signals from each terminal station as a set of 8-bit 6.48 signals.
They are multiplexed so that they can be placed on the multiplex frame format of MHz, and are sequentially stored in the internal memory. Although not shown, the internal memory has a capacity of 800 (the number of time slots in the valid data area excluding the frame header) × 8 bits.

【0029】この時,多重タイミング生成部25は,8
KHzのクロック信号(CK8K)と6.48MHzの
クロック信号(CK6M)とから,各端局に割り当てら
れたデータ領域に対応するイネーブル信号ENa,EN
b,…,ENnを発生し,伝送路データ多重部24はこ
れらのイネーブル信号ENa,ENb,…,ENnによ
り各端局からの入力信号を抽出して内部のメモリに格納
する。なお,どの端局からのデータをどのタイムスロッ
ト位置に多重されるかは,制御装置22のソフト制御に
より多重タイミング生成部25のタイミング制御により
決められる。また,フレームのヘッダの信号は多重タイ
ミング生成部25において,制御装置22からの制御に
より生成し,直・並列(P・S)変換部26でフレーム
信号内の決められた位置に挿入される。直・並列変換部
26は,伝送路データ多重部24の内部メモリの800
×8(ビット)の並列信号を8本の伝送線上のシリアル
信号に変換する。
At this time, the multiplex timing generator 25
From the KHz clock signal (CK8K) and the 6.48 MHz clock signal (CK6M), the enable signals ENa and EN corresponding to the data area assigned to each terminal station are provided.
, ENn are generated, and the transmission path data multiplexing unit 24 extracts the input signal from each terminal station by these enable signals ENa, ENb, ..., ENn and stores them in the internal memory. It is to be noted that which terminal slot data is multiplexed to which time slot position is determined by the timing control of the multiplex timing generator 25 under the software control of the controller 22. Further, the frame header signal is generated in the multiplex timing generation section 25 under the control of the control device 22, and is inserted in the serial / parallel (PS) conversion section 26 at a predetermined position in the frame signal. The serial / parallel conversion unit 26 uses the internal memory 800 of the transmission path data multiplexing unit 24.
A × 8 (bit) parallel signal is converted into a serial signal on eight transmission lines.

【0030】分離部3では,通常運用の状態では上記し
た多重部2と逆の動作が行われ,並・直列変換部30で
8本のシリアル信号に変換し,伝送路データ分離部33
で800×8の並列信号に変換されてメモリに格納され
る。次にこれらの並列信号を分離タイミング生成部34
からの各端局のタイムスロットに対応したイネーブル信
号ENa’〜ENn’により各端局へ向けた8ビットパ
ラレルの端局の速度に対応して1乃至24のスロットの
信号に分離され,端局データ変換部35でそれぞれの端
局a’,b’,c’,…,nに向けてシリアル信号の形
式で送信される。
In the demultiplexing unit 3, the operation reverse to that of the multiplexing unit 2 described above is performed in the normal operation state, and the parallel / serial conversion unit 30 converts it into eight serial signals, and the transmission line data demultiplexing unit 33.
Is converted into an 800 × 8 parallel signal and stored in the memory. Next, these parallel signals are separated into the timing generator 34.
The enable signals ENa 'to ENn' corresponding to the time slots of each terminal station are separated into signals of 1 to 24 slots corresponding to the speed of the 8-bit parallel terminal station directed to each terminal station. The data converter 35 transmits the data in the form of serial signals to the respective terminal stations a ′, b ′, c ′, ..., N.

【0031】図7のに直・並列変換部26から伝送路
4に出力されたフレームの中の1部であるタイムスロッ
ト10〜16だけを示す。には通常運用中の端局a,
端局b,端局cに割り付けられたタイムスロット10,
11(データ領域a1,a2で表示),タイムスロット
12(データ領域b1で表示),タイムスロット13〜
15(データ領域c1,c2,c3で表示)とタイムス
ロット16(空き領域)とが示されている。
FIG. 7 shows only the time slots 10 to 16 which are a part of the frame output from the serial-parallel converter 26 to the transmission path 4. Terminal station a, which is in normal operation,
Terminal station b, time slot 10 assigned to terminal station c,
11 (displayed in data areas a1 and a2), time slot 12 (displayed in data area b1), time slots 13 to
15 (indicated by data areas c1, c2, c3) and a time slot 16 (empty area) are shown.

【0032】図7のに示すタイムスロット12に割り
付けられていた端局bが撤去されてタイムスロット12
が空きになると,図7のに示す状態になる。図9の
A.に示す多重部のフローチャートによれば,通常運用
の状態において端局が撤去されると,制御装置22(図
6)のソフトにより撤去された端局(そのデータ領域を
構成するタイムスロット位置)を認識する(図9のA.
のS2)。一方,コード送出部21から常時発生してい
る空き領域であることを表す固定パターン(コード)が
選択部23へ入力されており,そのコードの例が図8に
示されている。
The terminal station b assigned to the time slot 12 shown in FIG.
When becomes empty, the state shown in FIG. 9A. According to the flowchart of the multiplexing unit shown in Fig. 6, when the terminal station is removed in the normal operation state, the removed terminal station (time slot position forming the data area) is removed by the software of the control device 22 (Fig. 6). Recognize (A.
S2). On the other hand, a fixed pattern (code) representing a free area which is constantly generated is input from the code sending section 21 to the selecting section 23, and an example of the code is shown in FIG.

【0033】図8の「CODE」はD7〜D0からなる8ビ
ットの符号を表し,ここでは空き領域を表す固定パター
ンの例として,「10101010」(16進表示で「AA」)
を使用している。この説明では,端局b(64Kbp
s)が撤去されたものとすると,制御装置22は選択部
23に対して撤去された端局bの領域(図7のタイムス
ロット12)にコードを挿入するよう指示し,選択部2
3の動作により選択が行われると,フレームのタイムス
ロット12上に固定パターンが送出される(図9のA.
のS3)。
"CODE" in FIG. 8 represents an 8-bit code composed of D7 to D0. Here, "10101010"("AA" in hexadecimal notation) is used as an example of a fixed pattern representing an empty area.
Are using. In this explanation, terminal station b (64 Kbp
s) has been removed, the control device 22 instructs the selection unit 23 to insert the code into the removed region of the terminal station b (time slot 12 in FIG. 7), and the selection unit 2
When the selection is performed by the operation of No. 3, the fixed pattern is transmitted on the time slot 12 of the frame (A.
S3).

【0034】このような固定パターンが,誤って有効デ
ータとして識別されることを防止するため,予め定めた
回数(1以上,ここでは3回とする)送出する。図9の
A.のフローチャートでは,S4において3回送出した
ことをチェックし,図7の〜に示す3つのフレーム
でコードが送信されることを表す。この後,制御装置2
2の制御により多重タイミング生成部25を制御して,
固定パターンを挿入したタイムスロット及びそれ以降の
タイムスロット(次の空きタイムスロットまで)の端局
データの挿入ポイントを変更する(図9のA.のS
5)。図7の例では,に示すようにタイムスロット1
2,13,14に端局cのデータc1,c2,c3が挿
入されるよう変更され,タイムスロット15は空きにな
り,タイムスロット15,16と連続した空き領域を確
保することができる。
In order to prevent such a fixed pattern from being erroneously identified as valid data, it is transmitted a predetermined number of times (1 or more, here 3 times). 9A. In the flowchart of FIG. 7, it is checked that the code is transmitted three times in S4, and the code is transmitted in the three frames shown in FIG. After this, the control device 2
By controlling the multiple timing generation unit 25 by the control of 2,
The insertion point of the terminal data of the time slot in which the fixed pattern is inserted and the subsequent time slots (up to the next empty time slot) is changed (S in A of FIG. 9).
5). In the example of FIG. 7, time slot 1
The data c1, c2, and c3 of the terminal station c are changed to be inserted into the terminals 2, 13 and 14, the time slot 15 becomes empty, and an empty area continuous with the time slots 15 and 16 can be secured.

【0035】分離部3では,制御装置32による制御に
より図9のB.に示すフローの処理が行われる。通常運
用の状態で,端局撤去が発生するとソフトで認識される
(分離部3が設けられた伝送装置内の端局が撤去された
ことを認識,図9のB.のS2)。更に,相手装置から
のフレームを受信した時,データ領域に固定パターンの
コードを検出すると,相手装置側の端局が撤去されたこ
とを認識し(図9のB.のS3),このコードを3回
(3フレーム)検出したか判別し(同S4),検出した
場合分離タイミング生成部(図6の34)により,分離
タイミングを変更して図7のに示すようにc1〜c3
をスロット12〜14から抽出する(同S5)。
In the separating unit 3, the control unit 32 controls the B.C. The process of the flow shown in is performed. When the terminal station removal occurs in the normal operation state, it is recognized by software (recognizing that the terminal station in the transmission device provided with the separating unit 3 has been removed, S2 in B. of FIG. 9). Furthermore, when a code with a fixed pattern is detected in the data area when a frame from the partner device is received, it is recognized that the terminal station on the partner device side has been removed (S3 in B. of FIG. 9), and this code is used. It is determined whether or not three times (three frames) have been detected (at step S4), and when detected, the separation timing is changed by the separation timing generation unit (34 in FIG. 6) to change c1 to c3 as shown in FIG.
Are extracted from slots 12 to 14 (at step S5).

【0036】図6に示す実施例の第1の構成により上記
第2の原理構成(図2)の機能を実現するための動作を
図10〜図12を用いて説明する。図10は実施例の第
2のタイムチャート,図11はスロット指定の制御デー
タの例,図12は実施例の第2のフローチャートであ
り,多重部と分離部の制御装置において実行され,A.
が多重部におけるフローチャート,B.が分離部におけ
るフローチャートである。
The operation for realizing the function of the second principle configuration (FIG. 2) by the first configuration of the embodiment shown in FIG. 6 will be described with reference to FIGS. 10 to 12. 10 is a second time chart of the embodiment, FIG. 11 is an example of control data for slot designation, and FIG. 12 is a second flowchart of the embodiment, which is executed by the control device of the multiplexing unit and the demultiplexing unit.
Is a flowchart in the multiplexing section, B. Is a flowchart in the separation unit.

【0037】図10のに直・並列変換部26(図6)
から伝送路4に出力されたフレームの中の1部であるタ
イムスロット8〜15だけを示す。には通常運用中の
端局aに対しタイムスロット10,11(データa1,
a2),端局bにタイムスロット12(データb1),
端局cにタイムスロット13〜15(データc1〜c
3)がそれぞれ割り付けられ,タイムスロット8,9は
ヘッダ内の制御データ用として割り付けられている領域
である。ここで,端局aが撤去されると,図10のの
ようにa1,a2が空きの状態になる。ここで,多重部
では図12のA.に示すフローチャートの処理が実行さ
れる。すなわち,端局が撤去されると,端局から別途入
力されていた制御信号の変化によりソフト的に撤去され
た端局を認識する(図12のA.のS2)。
A serial / parallel converter 26 (FIG. 6) shown in FIG.
Only the time slots 8 to 15 which are a part of the frame output from the transmission line 4 to the transmission line 4 are shown. For time slot 10 and 11 (data a1,
a2), the time slot 12 (data b1) in the terminal station b,
Time slot 13 to 15 (data c1 to c
3) is allocated respectively, and the time slots 8 and 9 are areas allocated for control data in the header. Here, when the terminal station a is removed, a1 and a2 become empty as shown in FIG. Here, in the multiplexing section, the A. The process of the flowchart shown in is executed. That is, when the terminal station is removed, the terminal station that has been removed by software is recognized by the change of the control signal separately input from the terminal station (S2 in A. of FIG. 12).

【0038】一方,撤去された端局bのタイムスロット
を指定するため,図11に示す構成の制御データを,制
御領域(ヘッダ内の一部領域または特定のデータ領域の
何れか)に設定して送信する。この例では,2つのスロ
ット(1スロットで8ビット)の16ビットで構成さ
れ,上段の8ビット(第8スロット)の先頭を「1」と
することで,歯抜け(空き)が発生したことを表示し,
その後の「*」で表す7ビットと,制御データの第9ス
ロット(図11の下段)の8ビット(第9スロット)の
先頭から3ビット目までの合計10ビットで,空きタイ
ムスロットの先頭位置(タイムスロット番号10〜80
9の中の1つ)を2進表示する。第9スロットの残りの
5ビットは,空きタイムスロットの先頭からの後尾まで
のデータ長(1〜24のスロット数)を2進表示する。
On the other hand, in order to specify the time slot of the removed terminal station b, the control data having the configuration shown in FIG. 11 is set in the control area (either a partial area in the header or a specific data area). To send. In this example, two slots (8 bits in one slot) consist of 16 bits, and the leading 8 bits (8th slot) in the upper row is set to "1", which means that a missing tooth (vacancy) has occurred. Is displayed,
After that, 7 bits represented by "*" and 10 bits from the beginning of the 8th bit (9th slot) of the 9th slot (lower part of Fig. 11) of the control data to the 3rd bit in total make up the start position of the empty time slot. (Time slot numbers 10-80
(1 of 9) is displayed in binary. The remaining 5 bits of the ninth slot represent the data length (the number of slots of 1 to 24) from the beginning to the end of the empty time slot in binary.

【0039】図10の例では,に示すように,タイム
スロット8,9で「81h」(hは16進表示),「4
2h」を表示し,空きタイムスロットの先頭タイムスロ
ットが「10」で,先頭から「2」タイムスロットが空
きであることを表す。このような制御データは制御装置
22(図6)で生成され,多重タイミング生成部25か
ら直・並列変換部26へ供給されて送信される(図12
のS3)。その後,多重タイミング生成部25(図6)
は図10のに示すように,タイムスロット10を端局
bのデータb1,タイムスロット11〜13を端局cの
データc1〜c3とするよう挿入ポイントを変更させ,
制御データ送出を停止し(図12のS4),通常運用に
戻る。
In the example of FIG. 10, as shown by, "81h" (h is hexadecimal display), "4" in the time slots 8 and 9
"2h" is displayed, and the first time slot of the empty time slot is "10", indicating that the "2" time slot from the beginning is empty. Such control data is generated by the control device 22 (FIG. 6), supplied from the multiplex timing generation unit 25 to the serial / parallel conversion unit 26, and transmitted (FIG. 12).
S3). After that, the multiple timing generation unit 25 (FIG. 6)
10, the insertion point is changed so that the time slot 10 is the data b1 of the terminal station b and the time slots 11 to 13 are the data c1 to c3 of the terminal station c, respectively.
Control data transmission is stopped (S4 in FIG. 12), and normal operation is resumed.

【0040】分離部3では,図12のB.に示すよう
に,端局撤去を多重部から別途通知される制御信号によ
りソフト的に認識し(図12のB.のS2),受信した
フレームの制御データを検出し(同S3),分離タイミ
ングを変更してドロップデータのポイントを変更する
(同S4)。即ち,制御データに示される空きタイムス
ロット分,後続するタイムスロットを前方にシフトさせ
る。
In the separating unit 3, the B. As shown in FIG. 12, the removal of the terminal station is recognized by software by the control signal separately notified from the multiplexing unit (S2 of B. of FIG. 12), the control data of the received frame is detected (S3 of the same), and the separation timing is detected. To change the point of the drop data (at step S4). That is, the succeeding time slots are shifted forward by the empty time slots indicated by the control data.

【0041】図13は実施例の第2の構成を示す。図
中,符号2,3,4は上記図6の実施例1と同じであ
り,多重部2内の符号20〜26,分離部3内の符号3
0〜35はそれぞれ図6と同じであり説明を省略する。
多重部2内の27は800×8ビットのメモリ,28は
伝送路データ多重部24内のフレームのメモリ(図示省
略)か,メモリ27の一方を選択する選択部(SELで
表示)である。また,分離部3内の36は800×8ビ
ットのメモリ,37は伝送路データ分離部33内のメモ
リ(図示省略)か,メモリ36の何れかを選択する選択
部(SELで表示)である。
FIG. 13 shows a second configuration of the embodiment. In the figure, reference numerals 2, 3 and 4 are the same as those in the first embodiment of FIG. 6, and reference numerals 20 to 26 in the multiplexing unit 2 and reference numeral 3 in the separating unit 3
Since 0 to 35 are the same as those in FIG. 6, their description will be omitted.
Reference numeral 27 in the multiplexing unit 2 is an 800 × 8-bit memory, 28 is a frame memory (not shown) in the transmission path data multiplexing unit 24, or a selection unit (displayed by SEL) for selecting one of the memories 27. Further, 36 in the separation unit 3 is an 800 × 8-bit memory, 37 is a memory (not shown) in the transmission path data separation unit 33, or a selection unit (displayed by SEL) for selecting one of the memories 36. .

【0042】この実施例の第2の構成により,上記第3
の原理構成(図3)の機能が実現され,その動作を図1
4〜図16を用いて説明する。図14は実施例の第3の
タイムチャート,図15は固定パターンと切替タイミン
グの制御データの例,図16は実施例の第3のフローチ
ャートであり,上記図9や図12と同様に,A.が多重
部におけるフローチャート,B.が分離部におけるフロ
ーチャートである。
With the second configuration of this embodiment, the third
The function of the principle configuration (Fig. 3) is realized and its operation is shown in Fig. 1.
This will be described with reference to FIGS. FIG. 14 is a third time chart of the embodiment, FIG. 15 is an example of control data of a fixed pattern and switching timing, and FIG. 16 is a third flow chart of the embodiment. Similar to FIG. 9 and FIG. . Is a flowchart in the multiplexing section, B. Is a flowchart in the separation unit.

【0043】図13の多重部2では通常の運用状態にお
いて,各端局からのデータを伝送路データ多重部24で
多重化して内部の800×8ビットのメモリに設定し,
制御装置22の制御により選択部28が伝送路データ多
重部24を選択するよう制御することで,直・並列変換
部26に入力して,伝送路4へ送出される。受信側の分
離部3でも,伝送路データ分離部33の内部のメモリに
格納した800×8ビットの出力を,制御装置32の制
御入力により選択部37を制御して端局データ変換部3
5に出力する。
In the normal operation state, the multiplexer 2 of FIG. 13 multiplexes the data from each terminal in the transmission path data multiplexer 24 and sets it in the internal 800 × 8 bit memory.
The control unit 22 controls the selection unit 28 to select the transmission path data multiplexing unit 24, so that the data is input to the serial / parallel conversion unit 26 and transmitted to the transmission path 4. The separation unit 3 on the receiving side also controls the selection unit 37 by the control input of the control device 32 to control the selection unit 37 by the output of 800 × 8 bits stored in the memory inside the transmission path data separation unit 33.
Output to 5.

【0044】図14のに通常運用中のフレームの一部
を示す。この例では,タイムスロット9はヘッダの一部
であり,これを制御データ領域として使用し,端局aに
タイムスロット10,11をタイムスロット10,11
(データa1,a2),端局bにタイムスロット12
(データb1),端局cにタイムスロット13〜15
(データc1〜c3)がそれぞれ割り付けられている。
ここで,端局aが撤去されると,図14のに示すよう
にa1,a2及びc1〜c3が空きの状態になる。ここ
で,多重部では図16のA.に示すフローチャートの処
理が実行される。すなわち,端局が撤去されると,多重
部から別途通知される制御信号によりソフト的に撤去さ
れた端局を認識し(図16のA.のS2),その空きと
なった領域に固定コード(パターン)を設定して送出す
る(同S3)。この空き領域の固定パターンの例を図1
5に示す。この例では空き領域は「10101010」のパター
ン,すなわち「AAh」を用いる。
FIG. 14 shows a part of the frame in normal operation. In this example, the time slot 9 is a part of the header, and this is used as a control data area, and the time slot 10 and 11 are assigned to the terminal station a.
(Data a1, a2), time slot 12 at terminal station b
(Data b1), time slots 13 to 15 at the terminal station c
(Data c1 to c3) are respectively assigned.
Here, when the terminal station a is removed, as shown in FIG. 14, a1, a2, and c1 to c3 become empty. Here, in the multiplexing unit, the A. The process of the flowchart shown in is executed. That is, when the terminal station is removed, the terminal station that has been removed by software is recognized by a control signal separately notified from the multiplexing unit (S2 in A. of FIG. 16), and a fixed code is added to the empty area. (Pattern) is set and transmitted (at step S3). An example of the fixed pattern of this empty area is shown in FIG.
5 shows. In this example, the pattern of "10101010", that is, "AAh" is used for the empty area.

【0045】続いて,制御装置22の制御によりメモリ
27に前詰めデータを蓄積する(図16のA.のS
4)。この前詰めデータは,図14ののメモリ27の
状態として示すように,上記の撤去された端局aと端局
cが使用していたタイムスロットを削除したものとして
端局b,端局d(d1,d2),端局e(e1〜)が前
詰めされて蓄積される。図14ののフレームがn回
(3回)以上送出されると,制御領域に切替タイミング
のコードをタイムスロット9に送出し(図16のA.の
S5,S6),データ多重部からメモリへの切替タイミ
ングのコード送出を停止し(同S7),通常運用の状態
になる。切替タイミングの制御データのコードの例は図
15に示され,この例では「11001100」(CCh)であ
る。
Then, the front-justified data is accumulated in the memory 27 under the control of the control device 22 (S in A of FIG. 16).
4). As shown in the state of the memory 27 of FIG. 14, this front-justified data is obtained by deleting the time slots used by the removed terminal stations a and c and the terminal stations b and d. (D1, d2) and the terminal station e (e1) are front-justified and accumulated. When the frame of FIG. 14 is transmitted n times (three times) or more, the switching timing code is transmitted to the control area in the time slot 9 (S5 and S6 of A. of FIG. 16), and the data multiplex unit transfers it to the memory. The code transmission at the switching timing is stopped (at step S7), and the normal operation state is set. An example of the code of the control data of the switching timing is shown in FIG. 15, and is “11001100” (CCh) in this example.

【0046】図14の例ではに示すように切替タイミ
ングコードをタイムスロット9により送信した後,に
示すように詰換え後のデータを格納したメモリが選択さ
れて送信される。
In the example of FIG. 14, after the switching timing code is transmitted in the time slot 9 as shown in, the memory storing the refilled data is selected and transmitted as shown in.

【0047】分離部3(図13)では,図16のB.に
示すフローチャートにより動作し,S2〜S4の処理
で,空きの固定パターンを検出して,メモリ36に前詰
めデータを格納した後,n回の固定パターンを検出した
後,制御領域の切替タイミング(CCh)を検出する
と,選択部37を制御して端局データ変換部35へ出力
される元をデータ分離部33からメモリ36に切替え
る。この分離部3でのフレームの構成は,図14のに
示すように空き領域を削除して前詰めされ,図14の
に示す多重部のメモリと同じであり,切替タイミングに
よりのようにメモリ36が選択されて出力される。
In the separating section 3 (FIG. 13), B. The operation is performed according to the flowchart shown in FIG. 2, and in the processing of S2 to S4, after detecting an empty fixed pattern and storing the left-justified data in the memory 36, after detecting the fixed pattern n times, the control area switching timing ( CCh) is detected, the selection unit 37 is controlled to switch the source output to the terminal station data conversion unit 35 from the data separation unit 33 to the memory 36. The structure of the frame in the separating unit 3 is the same as the memory of the multiplexing unit shown in FIG. Is selected and output.

【0048】図6に示す実施例の第1の構成により上記
第4の原理構成(図4)の機能を実現することができ
る。そのための制御動作を図17〜図19を用いて説明
する。
With the first configuration of the embodiment shown in FIG. 6, the function of the fourth principle configuration (FIG. 4) can be realized. A control operation therefor will be described with reference to FIGS.

【0049】図17は実施例の第4のフローチャートで
あり,多重部と分離部の制御装置において実行され,
A.が多重部におけるフローチャート,B.が分離部に
おけるフローチャートである。図18は実施例の第4の
タイムチャート,図19はスロット指定の制御データの
例である。
FIG. 17 is a fourth flow chart of the embodiment, which is executed in the control unit of the multiplexer and the demultiplexer,
A. Is a flowchart in the multiplexing section, B. Is a flowchart in the separation unit. FIG. 18 is a fourth time chart of the embodiment, and FIG. 19 is an example of control data for slot designation.

【0050】図17のA.において,通常運用状態にお
いて,端局撤去が発生すると上記の実施例2,実施例3
と同様に多重部から別途通知される制御信号によりソフ
ト的に撤去された端局を認識する(図17のA.のS
2)。図18に示すタイムチャートの場合,に通常運
転中のフレームの一部(タイムスロット8〜15)を示
し,タイムスロット8,9が制御データ用として割り付
けられ,タイムスロット10,11を端局a,タイムス
ロット12を端局b,タイムスロット13を端局cに割
り付け,タイムスロット14,15が空いた状態であ
る。この状態で,端局bが撤去されると,図18のの
ようにタイムスロット12のb1の領域が空きになる。
撤去された端局が使用していたタイムスロットを他の端
局(例えば新たに増設(追加)する端局)に割り付ける
場合,新たに割り付けるタイムスロットの番号を含むコ
ードを送出する(図17のA.のS3)。
FIG. 17A. In the normal operation state, when the terminal station is removed, the above-mentioned Embodiment 2 and Embodiment 3
Similarly to the above, the terminal station removed by software is recognized by the control signal separately notified from the multiplexing unit (S in A of FIG. 17).
2). In the case of the time chart shown in FIG. 18, a part of the frame during normal operation (time slots 8 to 15) is shown, time slots 8 and 9 are allocated for control data, and time slots 10 and 11 are assigned to the terminal station a. , The time slot 12 is assigned to the terminal station b, the time slot 13 is assigned to the terminal station c, and the time slots 14 and 15 are empty. When the terminal station b is removed in this state, the area of b1 of the time slot 12 becomes empty as shown in FIG.
When allocating the time slot used by the removed terminal station to another terminal station (for example, a terminal station to be newly added (added)), a code including the number of the newly allocated time slot is transmitted (see FIG. 17). A. S3).

【0051】なお,新たに増設する端局が複数のタイム
スロットを使用する場合,複数の空きタイムスロット
(連続してないで,飛び飛びのタイムスロットの場合も
含む)の番号を複数のフレームで順番に制御データによ
り送信する。その後,多重タイミング生成部25(図1
3)により生成する各端局の多重タイミングを追加した
新たな端局を含めたものに変更し(図17のA.のS
4),制御データの変更が無くなると,コード送出を停
止する(同S5,S6)。分離部3でも,図17のB.
に示すフローチャートにより,制御領域から追加した端
局用に割り付けたタイムスロットの位置を表すコードを
検出して,分離タイミングを変更する処理が行われる。
When a newly added terminal uses a plurality of time slots, the numbers of a plurality of empty time slots (including non-consecutive time slots, which are discontinuous time slots) are sequentially assigned in a plurality of frames. To the control data. Then, the multiple timing generation unit 25 (see FIG.
3) is changed to one that includes a new terminal station to which the multiplex timing of each terminal station generated is added (S in A. of FIG. 17).
4) When there is no change in the control data, the code transmission is stopped (at steps S5 and S6). Also in the separating unit 3, B.
According to the flowchart shown in FIG. 5, a process for detecting the code indicating the position of the time slot allocated for the added terminal station from the control area and changing the separation timing is performed.

【0052】追加する端局のためのタイムスロットの指
定をする場合の,制御データの例を図19に示す。この
場合,制御データは2つのタイムスロット(図18に示
すタイムスロット8,9)の16ビットで表す。すなわ
ち,上段の8ビットの先頭ビットを「1」として,新た
なスロット割付があることを表示し,その後の7ビット
と,下段の先頭3ビットの合計10ビット(各ビットを
*で表す)で割り付けを行うタイムスロット位置を示
し,残りの5ビット(各ビットを△で表す)で割り当て
タイムスロット数(1〜24)を表す。
FIG. 19 shows an example of control data when the time slot for the terminal station to be added is designated. In this case, the control data is represented by 16 bits of two time slots (time slots 8 and 9 shown in FIG. 18). That is, the top 8 bits in the upper row are set to "1" to indicate that there is a new slot allocation, and the subsequent 7 bits and the top 3 bits in the lower row are 10 bits in total (each bit is represented by *). The time slot position for allocation is shown, and the remaining 5 bits (each bit is represented by Δ) represent the number of allocated time slots (1 to 24).

【0053】図18の例では,追加する端局dに2つの
タイムスロットを割り当てる例を示す。のフレームで
タイムスロット8,9の制御データとして「1000000110
000010」(8182h)を設定して送信することで,タ
イムスロットの番号「12」,割り当てスロット数
「2」を受信側に伝える。これにより受信側は,「1
2」を含め,トータル2スロット割り当てることを認識
する。図18のでは更に制御データとして,「100000
0111000001」(81C1h)を設定し,タイムスロット
番号「14」,割り当てスロット数「1」(既に「1
2」を割り当てたので(減算))受信側に伝える。これ
により,受信側は「12」に加え「14」を割り当て,
割り当てスロット数「1」により割り当て完了を認識す
る。
In the example of FIG. 18, two time slots are assigned to the terminal station d to be added. Frame, the control data for time slots 8 and 9 is "1000000110".
By setting and transmitting "000010" (8182h), the time slot number "12" and the allocated slot number "2" are transmitted to the receiving side. As a result, the receiving side
Recognize that a total of 2 slots are allocated, including 2 ”. In FIG. 18, as control data, "100000
0111000001 ”(81C1h) is set, the time slot number is“ 14 ”, the number of allocated slots is“ 1 ”(already“ 1
Since "2" is assigned (subtraction), it is notified to the receiving side. As a result, the receiving side assigns "14" in addition to "12",
The completion of the allocation is recognized by the allocation slot number "1".

【0054】この本発明の第4の原理に対応する実施例
により,新たに追加する端局用に飛び飛びのタイムスロ
ットの領域を運用状態を維持しながら設定することがで
きる。
According to the embodiment corresponding to the fourth principle of the present invention, it is possible to set the areas of the discontinuous time slots for the newly added terminal station while maintaining the operating state.

【0055】図20は実施例の第3の構成を示す。図
中,符号2,3,4は上記図6に示す実施例1と同じで
あり,多重部2内の符号20〜26,分離部3内の符号
30〜35はそれぞれ図6と同じであり説明を省略す
る。多重部2内の29は複写用のメモリである。
FIG. 20 shows the third configuration of the embodiment. In the figure, reference numerals 2, 3 and 4 are the same as those in the first embodiment shown in FIG. 6, and reference numerals 20 to 26 in the multiplexing unit 2 and reference numerals 30 to 35 in the separating unit 3 are the same as those in FIG. The description is omitted. Reference numeral 29 in the multiplexing unit 2 is a memory for copying.

【0056】この実施例の第3の構成により,上記第5
の原理構成(図5)の機能が実現され,その制御動作を
図21〜図23を用いて説明する。図21は実施例の第
5のタイムチャート,図22は制御データの構成例,図
23は実施例の第3のフローチャートであり,A.が多
重部におけるフローチャート,B.が分離部におけるフ
ローチャートである。
With the third configuration of this embodiment, the fifth
The function of the principle configuration (Fig. 5) is realized, and its control operation will be described with reference to Figs. 21 is a fifth time chart of the embodiment, FIG. 22 is a configuration example of control data, and FIG. 23 is a third flowchart of the embodiment. Is a flowchart in the multiplexing section, B. Is a flowchart in the separation unit.

【0057】図20の多重部2では通常の運用状態で
は,図21のに通常運用中のフレームの一部を示すよ
うなタイムスロットが構成されている。この例では,タ
イムスロット7〜9は制御データ領域(ヘッダまたはデ
ータ領域の一部を割り当てる)として割り付けられ,端
局aにタイムスロット10(データa1),端局bにタ
イムスロット11,12(データb1,b2),端局c
にタイムスロット13(データc1)がそれぞれ割り付
けられている。このような運用中に,端局aが撤去され
ると,図21のに示すようにタイムスロット10(a
1)が空きの状態になる。この時,多重部では図23の
A.に示すフローチャートのS2以下の処理が実行され
る。
In the normal operation state, the multiplexing section 2 of FIG. 20 has a time slot shown in FIG. 21 which shows a part of the frame in normal operation. In this example, the time slots 7 to 9 are allocated as a control data area (a header or a part of the data area is allocated), the terminal station a has a time slot 10 (data a1), and the terminal station b has time slots 11 and 12 ( Data b1, b2), terminal c
A time slot 13 (data c1) is assigned to each. When the terminal station a is removed during such an operation, the time slot 10 (a
1) becomes empty. At this time, in the multiplexing unit, the A. The processing from S2 onward of the flowchart shown in is executed.

【0058】すなわち,端局が撤去されると,ソフトに
より端局の撤去を認識すると(図23のA.のS2),
制御データ領域(タイムスロット7〜9)に重複データ
を表すコード(重複データの表示と,複写元のタイムス
ロットと複写先のタイムスロットの表示を含む)を設定
して送信する(同S3)。次いで,空きとなった歯抜け
領域と同一のデータ長(タイムスロット数)の後続デー
タ(後続タイムスロットのデータ)を,多重部2(図2
0)の複写用メモリ29に複写し(図23のA.のS
4),複写したデータを上記の空きになったタイムスロ
ット(複写先タイムスロット)と,複写元のタイムスロ
ットの両方に重複して一定時間伝送する。この後,複写
元領域を開放して(空きデータ領域として)制御データ
の送出を停止する。
That is, when the terminal station is removed, the removal of the terminal station is recognized by the software (S2 in A. of FIG. 23),
A code (including display of duplicate data and display of copy source time slot and copy destination time slot) representing duplicate data is set in the control data area (time slots 7 to 9) and transmitted (at step S3). Next, the subsequent data (data of the subsequent time slot) having the same data length (the number of time slots) as the empty tooth gap area is added to the multiplexing unit 2 (see FIG. 2).
0) to the copy memory 29 (S. of A. of FIG. 23).
4) The copied data is transmitted to both the empty time slot (copy destination time slot) and the copy source time slot for a certain period of time. After that, the copy source area is released (as an empty data area) and the control data transmission is stopped.

【0059】分離部3では,図23のB.に示すフロー
チャートにより動作し,送信側の伝送装置の多重部2か
ら送られてくるフレームを受け取り,(送信元または自
装置の端局の撤去を上記実施例1〜実施例4と同様にソ
フト的に検出し),制御領域から制御データを検出する
と,制御データで指定された複写元タイムスロットで受
信していたデータについては,複写先タイムスロットに
おいて受信するように変更し(図23のB.のS4),
複写元領域を開放(空きにする)する(同S5),とい
う制御を行う。
In the separating section 3, the B. It operates according to the flowchart shown in FIG. 2, receives a frame sent from the multiplexing unit 2 of the transmission device on the transmission side, and removes the transmission source or the terminal station of the own device by software as in the first to fourth embodiments. When the control data is detected from the control area, the data received in the copy source time slot designated by the control data is changed to be received in the copy destination time slot (B. S4),
Control is performed to open (make empty) the copy source area (at step S5).

【0060】図22は重複を表す制御データの例であ
り,上記の多重部2から重複データを送信する場合に使
用する。この制御データは,ヘッダの一部または,特定
のデータ領域の3つのタイムスロット(3×8ビット)
で構成され,第1のスロットの8ビットの先頭の4ビッ
トを特定の符号「0101」に設定して,重複データで
あることを表示する。その後の4ビットと第2のスロッ
トの先頭から6ビットまでの合計10ビットで,複写先
のタイムスロット番号を示し,第2のスロットの後部の
2ビットと第3のタイムスロットの8ビットの合計10
ビットで,複写元のタイムスロット番号を示す。
FIG. 22 shows an example of control data representing duplication, which is used when the duplication data is transmitted from the multiplexing unit 2. This control data is part of the header or three time slots (3 x 8 bits) in a specific data area.
The first 4 bits of the 8 bits of the first slot are set to a specific code “0101” to indicate that the data is duplicated. The subsequent 4 bits and the total of 10 bits from the first 6 bits of the second slot indicate the time slot number of the copy destination, and the total of 2 bits at the rear of the second slot and 8 bits of the third time slot. 10
This bit indicates the time slot number of the copy source.

【0061】図21に示すタイムチャートの例では,
に示すフレームで番号10のタイムスロットを使用して
いた端局aが撤去されて空きとなり,この端局aと同じ
データ長(タイムスロット長)と同じデータ長(c1)
を持つ後続の番号13のタイムスロットのデータを複写
する。具体的には図20の複写用メモリ29にタイムス
ロット番号13のデータを複写し,タイムスロット10
のタイミングでこの複写用メモリ29の内容を読み出
す。こうして,図21のに示すようにデータc1がタ
イムスロット10と13の両方に重複して設定されて送
信される。こののフレームのタイムスロット7〜9に
は,上記図22に示す制御データにより,重複データで
あることと,複写元が番号13のタイムスロット,複写
先が番号10のタイムスロットであることを表すビット
列が設定され,16進表示で「50280Dh」とな
る。こののフレームが予め定めた一定回数送信される
と,図21のに示すように,複写元(番号13のタイ
ムスロット)のデータ領域を開放し,空き領域にする。
In the example of the time chart shown in FIG. 21,
In the frame shown in Fig. 10, the terminal station a that used the time slot of number 10 is removed and becomes empty, and the same data length (time slot length) and the same data length (c1) as this terminal station a are obtained.
The data of the time slot of the subsequent number 13 having is copied. Specifically, the data of the time slot number 13 is copied to the copy memory 29 of FIG.
The contents of the copying memory 29 are read at the timing of. In this way, the data c1 is set in both the time slots 10 and 13 so as to be overlapped and transmitted as shown in FIG. In the time slots 7 to 9 of this frame, the control data shown in FIG. 22 indicates that the data is duplicate data, the copy source is the time slot number 13, and the copy destination is the time slot number 10. The bit string is set and becomes “50280 Dh” in hexadecimal display. When this frame is transmitted a predetermined number of times, as shown in FIG. 21, the data area of the copy source (time slot of number 13) is released and made empty.

【0062】この本発明の第5の原理に対応する実施例
により,端局の撤去等により歯抜き状態となる領域(タ
イムスロット)が発生しても,他の同じデータ長の端局
の領域を複写してタイムスロットを変更することで,歯
抜き状態の発生を少なくすることができる。
According to the embodiment corresponding to the fifth principle of the present invention, even if a region (time slot) in a tooth-cutting state occurs due to removal of a terminal station or the like, another region of the terminal station having the same data length is generated. By copying and changing the time slot, it is possible to reduce the occurrence of tooth removal.

【0063】(付記1) 複数のタイムスロットの各々
に送信データを含めて送信する時分割多重伝送装置にお
いて,送信データの送信に用いていた前記タイムスロッ
トが空きとなったことを検出する検出手段と,空きとな
ったタイムスロットが他の空きのタイムスロットと隣接
していない場合に,該空きとなったタイムスロットが他
の空きのタイムスロットと隣接するように,タイムスロ
ットの割り当てを変更する変更手段と,を備えたことを
特徴とする時分割多重伝送装置。
(Supplementary Note 1) In a time division multiplex transmission apparatus for transmitting transmission data including transmission data in each of a plurality of time slots, detection means for detecting that the time slot used for transmission of transmission data has become empty And when the vacant time slot is not adjacent to another vacant time slot, the time slot assignment is changed so that the vacant time slot is adjacent to another vacant time slot. A time division multiplex transmission apparatus comprising: a changing unit.

【0064】(付記2) 異なる伝送レートをもつ複数
の端局データを多重化して伝送を行う時分割多重伝送装
置において,フレーム中の端局の撤去等により発生する
空きタイムスロットに特定コードを挿入する手段と,前
記特定コードの挿入後に当該タイムスロットに他の端局
データを詰換える手段とを送信側に設け,前記特定コー
ドを検出する特定コード検出手段と,前記特定コード検
出手段により特定コードが検出されると,検出されたタ
イムスロットを他の端局データとして更新するデータ領
域更新手段を受信側に設けたことを特徴とする時分割多
重伝送装置。
(Supplementary Note 2) In a time division multiplex transmission apparatus that multiplexes and transmits a plurality of terminal station data having different transmission rates, a specific code is inserted into an empty time slot generated due to removal of a terminal station in a frame. And a means for refilling other terminal station data in the time slot after the insertion of the specific code, the specific code detecting means for detecting the specific code, and the specific code by the specific code detecting means. A time division multiplex transmission device characterized in that the receiving side is provided with a data area updating means for updating the detected time slot as another terminal station data when detected.

【0065】(付記3) 付記2において,前記送信側
からの特定コードの送信は予め決められた複数フレーム
数分送信し,前記受信側では予め決められた複数フレー
ム数を受信することにより空きタイムスロットと判別す
ることを特徴とする時分割多重伝送装置。
(Supplementary Note 3) In Supplementary Note 2, the transmission of the specific code from the transmitting side is performed by a predetermined number of plural frames, and the receiving side receives a predetermined plural number of frames so that the idle time is A time division multiplex transmission device characterized by being distinguished from a slot.

【0066】(付記4) 異なる伝送レートをもつ複数
の端局データを多重化して伝送を行う時分割多重伝送装
置において,フレーム内に制御データ領域を設け,空き
タイムスロットが発生すると前記制御データ領域により
空きタイムスロットの位置及び長さを設定して送信する
制御データ設定手段と,前記制御データ設定手段により
設定されたフレームの送信後,前記空きタイムスロット
に他の端局データを詰換える手段とを受信側に設け,前
記制御データを検出する制御データ検出手段と,前記制
御データ検出手段により制御データが検出されると,対
応するタイムスロット位置と長さを他の端局データとし
て更新するデータ領域更新手段とを受信側に設けたこと
を特徴とする時分割多重伝送装置のフレーム制御方式。
(Supplementary Note 4) In a time division multiplex transmission apparatus that multiplexes and transmits a plurality of terminal data having different transmission rates, a control data area is provided in a frame, and when a free time slot occurs, the control data area is generated. Control data setting means for setting and transmitting the position and length of an empty time slot by means of, and means for refilling the empty time slot with other terminal station data after transmitting the frame set by the control data setting means. Is provided on the receiving side, the control data detecting means for detecting the control data, and the data for updating the corresponding time slot position and length as other terminal station data when the control data is detected by the control data detecting means. A frame control method for a time division multiplex transmission device, characterized in that area updating means is provided on the receiving side.

【0067】(付記5) 異なる伝送レートをもつ複数
の端局データを多重化して伝送を行う時分割多重伝送装
置において,フレーム中の端局の撤去等により発生する
空きタイムスロットに特定コードを挿入する手段と,前
記空きタイムスロットを他の端末のデータで詰換えたフ
レーム全体をメモリに書き込む詰換えデータ書き込み手
段と,前記特定コードの挿入後に切替タイミングを制御
データとして設定し,前記詰換えデータ書き込み手段に
より書き込まれたメモリのフレームを送信するよう選択
する手段とを送信側に設け,前記特定コードを検出する
特定コード検出手段と,特定コードが検出されたタイム
スロットを後続のタイムスロットのデータを詰換えたフ
レームをメモリに書き込む詰換え変更制御手段と,前記
切替タイミングを含む制御データの検出により前記詰換
えたフレームが書き込まれたメモリを選択して分離を行
う選択手段とを備えることを特徴とする時分割多重伝送
装置。
(Supplementary Note 5) In a time division multiplex transmission apparatus that multiplexes and transmits a plurality of terminal station data having different transmission rates, a specific code is inserted into an empty time slot generated due to removal of a terminal station in a frame. Means for writing the entire frame in which the empty time slot is refilled with data of another terminal to the memory, and switching timing is set as control data after the insertion of the specific code. The transmitting side is provided with means for selecting to transmit the frame of the memory written by the writing means, the specific code detecting means for detecting the specific code, and the time slot in which the specific code is detected is the data of the subsequent time slot. Refill change control means for writing the refilled frame in the memory, and the switching timing. A time-division multiplex transmission device, comprising: selecting means for selecting and separating the memory in which the refilled frame is written by detecting control data.

【0068】(付記6) 付記1において,空きタイム
スロットが飛び飛びに存在した状態で,これらの空きタ
イムスロットを複数個用いて新たな端局に割り付ける
時,制御データとして各割り付けられた空きタイムスロ
ットの位置を表すデータを設定する制御データ設定手段
を送信側に設け,前記制御データを検出する制御データ
検出手段と,制御データに設定された各割り付けられた
タイムスロット位置のデータに基づいて各端局データを
更新するデータ領域更新手段とを受信側に設けたことを
特徴とする時分割多重伝送装置。
(Supplementary Note 6) In Supplementary Note 1, when a plurality of these empty time slots are used to allocate to a new terminal station in a state where there are scattered empty time slots, each empty time slot assigned as control data. The control data setting means for setting the data indicating the position of the control data is provided on the transmission side, the control data detecting means for detecting the control data, and each end based on the data of each assigned time slot position set in the control data. A time division multiplex transmission device, characterized in that a data area updating means for updating station data is provided on the receiving side.

【0069】(付記7) 異なる伝送レートをもつ複数
の端局データを多重化して伝送を行う時分割多重伝送装
置のフレーム制御方式において,空きタイムスロットが
発生し歯抜けの状態になると,当該空きタイムスロット
と同じ長さを持つ他のタイムスロットのデータを複写元
として前記空きタイムスロットを複写先として複写する
複写データ設定手段と,制御データとして送信する前記
複写元と複写先の位置情報を含むデータを生成する重複
制御データ設定手段とを送信側に設け,前記重複制御デ
ータを検出する重複制御データ検出手段と,検出された
複写元の端局のデータ領域を複写先の位置に割り当て更
新するデータ領域更新手段とを備えることを特徴とする
時分割多重伝送装置。
(Supplementary Note 7) In a frame control system of a time division multiplex transmission apparatus for multiplexing and transmitting a plurality of terminal data having different transmission rates, when an empty time slot occurs and a missing tooth state occurs, the empty It includes copy data setting means for copying data of another time slot having the same length as the time slot as a copy source and the empty time slot as a copy destination, and position information of the copy source and copy destination to be transmitted as control data. Duplication control data setting means for generating data is provided on the transmission side, duplication control data detection means for detecting the duplication control data, and the detected data area of the copy source terminal station are allocated and updated at the copy destination position. A time division multiplex transmission apparatus comprising: a data area updating unit.

【0070】(付記8) 付記7において,前記送信側
に重複制御データ設定手段からの重複制御データの送信
後に,複写元のタイムスロットを開放して空き状態にす
るデータ領域開放手段を設けたことを特徴とする時分割
多重伝送装置。
(Supplementary Note 8) In Supplementary Note 7, the transmission side is provided with a data area releasing means for releasing the time slot of the copy source to make it empty after the transmission of the duplicate control data from the duplicate control data setting means. A time division multiplex transmission device characterized by:

【0071】(付記9) 付記4乃至8の何れかにおい
て,前記制御データは,フレームのヘッダ領域内または
データ領域の一部の何れかに設けたことを特徴とする時
分割多重伝送装置。
(Supplementary Note 9) In any one of Supplementary Notes 4 to 8, the control data is provided in either the header area of the frame or a part of the data area.

【0072】[0072]

【発明の効果】本発明によれば,時分割多重の伝送装置
の運用中にフレームの非連続な空き領域が発生しても,
運用中の端局の伝送を中断することなく,連続した未使
用領域に変えることができ,新たな端局の増設が容易と
なる。
According to the present invention, even if a non-contiguous empty area of a frame occurs during the operation of a time division multiplexing transmission apparatus,
It is possible to change to a continuous unused area without interrupting the transmission of the operating terminal station, and it is easy to add a new terminal station.

【0073】特に本発明の第1の原理構成によれば,空
き領域となったことをコードにより相手に知らせて送信
側と受信側が一緒に空き領域を他のデータ領域で詰換え
ることができる。また,第2の原理構成により,制御デ
ータで空き領域を表示することで第1の原理構成より高
速に詰換えが可能となる。
In particular, according to the first principle configuration of the present invention, the transmitting side and the receiving side can refill the empty area together with another data area by notifying the other party by the code that the empty area has been reached. Further, according to the second principle configuration, it is possible to refill faster than the first principle configuration by displaying the empty area with the control data.

【0074】本発明の第3の原理構成により予め歯抜き
状態を改善したデータをメモリに持つことで,切替タイ
ミングで一斉に切替えが可能となり,複数の歯抜き領域
が不定期に発生した場合に繰り返される動作を1回に短
縮することができる。
According to the third principle configuration of the present invention, by storing the data in which the tooth-removed state is improved in advance in the memory, it becomes possible to switch all at once at the switching timing, and when a plurality of tooth-removed areas occur irregularly. The repeated operation can be shortened to one time.

【0075】本発明の第4の原理構成によれば,空き領
域が不連続に存在しても,その歯抜き領域に複数領域を
使用する端局の領域を分割して割り付けることが簡単に
行うことができる。更に,本発明の第5の原理構成によ
れば,歯抜き状態の領域が発生すると,他の後続の同じ
長さのタイムスロットのデータ領域を複写することで,
伝送を中断することなく歯抜き状態を解消することがで
きる。
According to the fourth principle configuration of the present invention, even if the empty areas exist discontinuously, it is easy to divide and allocate the area of the terminal station using a plurality of areas to the tooth removal area. be able to. Further, according to the fifth principle configuration of the present invention, when a region in a tooth-cutting state occurs, by copying the data region of another subsequent time slot of the same length,
It is possible to eliminate the toothless state without interrupting the transmission.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の原理構成を示す図である。FIG. 1 is a diagram showing a first principle configuration of the present invention.

【図2】本発明の第2の原理構成を示す図である。FIG. 2 is a diagram showing a second principle configuration of the present invention.

【図3】本発明の第3の原理構成を示す図である。FIG. 3 is a diagram showing a third principle configuration of the present invention.

【図4】本発明の第4の原理構成を示す図である。FIG. 4 is a diagram showing a fourth principle configuration of the present invention.

【図5】本発明の第5の原理構成を示す図である。FIG. 5 is a diagram showing a fifth principle configuration of the present invention.

【図6】実施例の第1の構成を示す図である。FIG. 6 is a diagram showing a first configuration of the embodiment.

【図7】実施例の第1のタイムチャートを示す図であ
る。
FIG. 7 is a diagram showing a first time chart of the example.

【図8】空き領域を表す固定パターンの例を示す図であ
る。
FIG. 8 is a diagram showing an example of a fixed pattern representing an empty area.

【図9】実施例の第1のフローチャートを示す図であ
る。
FIG. 9 is a diagram showing a first flowchart of the embodiment.

【図10】実施例の第2のタイムチャートを示す図であ
る。
FIG. 10 is a diagram showing a second time chart of the example.

【図11】スロット指定の制御データの例を示す図であ
る。
FIG. 11 is a diagram showing an example of control data for slot designation.

【図12】実施例の第2のフローチャートを示す図であ
る。
FIG. 12 is a diagram showing a second flowchart of the embodiment.

【図13】実施例の第2の構成を示す図である。FIG. 13 is a diagram showing a second configuration of the embodiment.

【図14】実施例の第3のタイムチャートを示す図であ
る。
FIG. 14 is a diagram showing a third time chart of the embodiment.

【図15】固定パターンと切替タイミングの制御データ
の例を示す図である。
FIG. 15 is a diagram showing an example of control data of a fixed pattern and switching timing.

【図16】実施例の第3のフローチャートを示す図であ
る。
FIG. 16 is a diagram showing a third flowchart of the embodiment.

【図17】実施例の第4のフローチャートを示す図であ
る。
FIG. 17 is a diagram showing a fourth flowchart of the embodiment.

【図18】実施例の第4のタイムチャートを示す図であ
る。
FIG. 18 is a diagram showing a fourth time chart of the example.

【図19】スロット指定の制御データの例を示す図であ
る。
FIG. 19 is a diagram showing an example of control data for slot designation.

【図20】実施例の第3の構成を示す図である。FIG. 20 is a diagram showing a third configuration of the example.

【図21】実施例の第5のタイムチャートを示す図であ
る。
FIG. 21 is a diagram showing a fifth time chart of the example.

【図22】重複を表す制御データの例を示す図である。FIG. 22 is a diagram showing an example of control data representing duplication.

【図23】実施例の第5のフローチャートを示す図であ
る。
FIG. 23 is a diagram showing a fifth flowchart of the embodiment.

【図24】従来例の構成図である。FIG. 24 is a configuration diagram of a conventional example.

【図25】多重伝送路上の信号のタイミングとフレーム
構成を示す図である。
FIG. 25 is a diagram showing a timing of a signal on a multiplex transmission path and a frame structure.

【符号の説明】[Explanation of symbols]

1 多重伝送装置 10 送信部 10a 空き領域検出手段 10b 特定コード挿入手段 10c データ領域詰換え手段 11 受信部 11a 特定コード検出手段 11b データ領域更新手段 1 Multiplex transmission equipment 10 Transmitter 10a Free space detection means 10b Specific code insertion means 10c Data area refilling means 11 Receiver 11a Specific code detecting means 11b Data area updating means

───────────────────────────────────────────────────── フロントページの続き (72)発明者 川添 健一 福岡県福岡市博多区博多駅前三丁目22番8 号 富士通九州ディジタル・テクノロジ株 式会社内 Fターム(参考) 5K028 AA11 KK01 KK03 LL02 MM12 RR02    ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Kenichi Kawazoe             3-22-8, Hakata Station, Hakata-ku, Fukuoka City, Fukuoka Prefecture             Issue Fujitsu Kyushu Digital Technology Co., Ltd.             Inside the company F term (reference) 5K028 AA11 KK01 KK03 LL02 MM12                       RR02

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 複数のタイムスロットの各々に送信デー
タを含めて送信する時分割多重伝送装置において,送信
データの送信に用いていた前記タイムスロットが空きと
なったことを検出する検出手段と,空きとなったタイム
スロットが他の空きのタイムスロットと隣接していない
場合に,該空きとなったタイムスロットが他の空きのタ
イムスロットと隣接するように,タイムスロットの割り
当てを変更する変更手段と,を備えたことを特徴とする
時分割多重伝送装置。
1. A time-division multiplex transmission apparatus for transmitting transmission data by including transmission data in each of a plurality of time slots, and detecting means for detecting that the time slot used for transmission of transmission data has become empty. Changing means for changing time slot assignment so that when an empty time slot is not adjacent to another empty time slot, the empty time slot is adjacent to another empty time slot And a time division multiplex transmission device comprising:
【請求項2】 複数の端局データを多重化して伝送を行
う時分割多重伝送装置において,空きタイムスロットに
特定コードを挿入する手段と,前記特定コードの挿入後
に当該タイムスロットに他の端局データを詰換える手段
と,を送信部に設けたことを特徴とする時分割多重伝送
装置。
2. A time division multiplex transmission apparatus for multiplexing and transmitting a plurality of terminal station data, means for inserting a specific code into an empty time slot, and another terminal station in the time slot after the insertion of the specific code. A time division multiplex transmission device characterized in that a means for refilling data is provided in a transmission section.
【請求項3】 複数の端局データを多重化して伝送を行
う時分割多重伝送装置において,特定コードを検出する
特定コード検出手段と,前記特定コード検出手段により
特定コードが検出されると,検索されたタイムスロット
を他の端局データとして更新するデータ領域更新手段
と,を受信部に設けたことを特徴とする時分割多重伝送
装置。
3. A time-division multiplex transmission apparatus for multiplexing and transmitting a plurality of terminal data, and a specific code detecting means for detecting a specific code, and a search when the specific code is detected by the specific code detecting means. A time division multiplex transmission device, characterized in that the receiving section is provided with a data area updating means for updating the generated time slot as other terminal station data.
【請求項4】 異なる伝送レートをもつ複数の端局デー
タを多重化して伝送を行う時分割多重伝送装置におい
て,空きタイムスロットが飛び飛びに存在した状態で,
これらの空きタイムスロットを複数個用いて新たな端局
に割り付ける時,制御データとして各割り付けられた空
きタイムスロットの位置を表すデータを設定する制御デ
ータ設定手段を送信部に設け,前記制御データを検出す
る制御データ検出手段と,制御データに設定された各割
り付けられたタイムスロット位置のデータに基づいて各
端局データを更新するデータ領域更新手段とを受信部に
設けたことを特徴とする時分割多重伝送装置。
4. In a time division multiplex transmission device for multiplexing and transmitting a plurality of terminal data having different transmission rates, empty time slots are scattered,
When allocating to a new terminal station using a plurality of these empty time slots, the transmitting section is provided with control data setting means for setting data representing the position of each allocated empty time slot as control data, A control data detecting means for detecting and a data area updating means for updating each terminal station data based on the data of each allocated time slot position set in the control data are provided in the receiving section. Division multiplexing transmission equipment.
【請求項5】 請求項1において,空きタイムスロット
が発生し歯抜けの状態になると,当該空きタイムスロッ
トと同じ長さを持つ他のタイムスロットのデータを複写
元として前記空きタイムスロットを複写先として複写す
る複写データ設定手段と,制御データとして送信する前
記複写元と複写先の位置情報を含むデータを生成する重
複制御データ設定手段とを送信部に設け,前記重複制御
データを検出する重複制御データ検出手段と,検出され
た複写元の端局のデータ領域を複写先の位置に割り当て
更新するデータ領域更新手段とを受信部に備えることを
特徴とする時分割多重伝送装置。
5. The empty time slot according to claim 1, when the empty time slot is generated and a missing tooth state occurs, the data of another time slot having the same length as the empty time slot is used as a copy source and the empty time slot is a copy destination. Duplication control for detecting the duplication control data by providing copy data setting means for copying as the control data and duplication control data setting means for generating data including position information of the copy source and the copy destination to be transmitted as control data, and detecting the duplication control data. A time division multiplex transmission device comprising a data detecting means and a data area updating means for allocating and updating a detected data area of a terminal station of a copy source to a position of a copy destination.
JP2001221321A 2001-07-23 2001-07-23 Time division multiplex transmitting device Withdrawn JP2003037575A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001221321A JP2003037575A (en) 2001-07-23 2001-07-23 Time division multiplex transmitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001221321A JP2003037575A (en) 2001-07-23 2001-07-23 Time division multiplex transmitting device

Publications (1)

Publication Number Publication Date
JP2003037575A true JP2003037575A (en) 2003-02-07

Family

ID=19055004

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001221321A Withdrawn JP2003037575A (en) 2001-07-23 2001-07-23 Time division multiplex transmitting device

Country Status (1)

Country Link
JP (1) JP2003037575A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017188753A (en) * 2016-04-04 2017-10-12 日本電信電話株式会社 Method and device for changing data block arrangement

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017188753A (en) * 2016-04-04 2017-10-12 日本電信電話株式会社 Method and device for changing data block arrangement

Similar Documents

Publication Publication Date Title
EP0236102B1 (en) Apparatus and method for transmitting first and second types of information over a time slot driven bus
JP3369133B2 (en) Cell group processing device and method in common memory switch
GB2311700A (en) Communication pacing method
US5056084A (en) System for transmitting hdlc frames on a pcm type link using a single hdlc circuit and a transposition buffer memory
JP4740259B2 (en) System and method for multiplexing PDH and packet data
JP3439649B2 (en) Path trace check method and apparatus
JPH08251096A (en) Slot allocation system
JPS6262636A (en) Multiplexer and multiplexer separator for synchronous digital link with variable communication amount and variablemodulation speed
JP2003037575A (en) Time division multiplex transmitting device
EP1091289B1 (en) Device for processing sonet or SDH frames-DS0 to channel mapping
JP4682362B2 (en) Packetized buffer circuit
CN1144401C (en) Hierarchical synchronization system
JP4033152B2 (en) Time division multiplexing apparatus and method
JPH077485A (en) Multiplex system for duplex signal
JP3152299B2 (en) External signal synchronization message transmission method in time division channel method
JP2008022415A (en) Jitter buffer circuit
EP1091302B1 (en) Device for processing SONET or SDH frames on a PCI bus
JP2611643B2 (en) Synchronous data signal transceiver
JP3137566B2 (en) Multiplex signal transmission method
JP3133723B2 (en) Time division multiplex transmission equipment
EP1091288A1 (en) Device for processing sonet or SDH frames having an H.100 bus
JP2888286B2 (en) Line setting device
JP3052903B2 (en) Time division multiplexed signal separation device
JPH06112919A (en) Time division multiplex system
JP5599448B2 (en) Multiplexer

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20081007