JP2003030263A - Device for supporting control circuit design - Google Patents

Device for supporting control circuit design

Info

Publication number
JP2003030263A
JP2003030263A JP2001214756A JP2001214756A JP2003030263A JP 2003030263 A JP2003030263 A JP 2003030263A JP 2001214756 A JP2001214756 A JP 2001214756A JP 2001214756 A JP2001214756 A JP 2001214756A JP 2003030263 A JP2003030263 A JP 2003030263A
Authority
JP
Japan
Prior art keywords
control circuit
logic circuit
hardware
design support
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001214756A
Other languages
Japanese (ja)
Inventor
Yoshiaki Osawa
義明 大澤
Hiroshi Nakada
浩志 中田
Akira Yoshimoto
彰 好本
Tomotake Kitano
智丈 北野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001214756A priority Critical patent/JP2003030263A/en
Publication of JP2003030263A publication Critical patent/JP2003030263A/en
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)
  • Programmable Controllers (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain a control circuit design supporting device capable of reducing time for completion and cost involved in production of a control panel. SOLUTION: A controlling part design supporting device for designing a controlling part for controlling a device to be controlled is provided with: a sequence control program preparing part 1a for preparing the whole of the controlling part with a logic circuit by replacing a part composed of hardware in the controlling part by the logic circuit; and a simulation performing part 1b for simulating the logic circuit. In the case an error occurs in simulation results, the sequence control program preparing part 1a reprepares the logic circuit.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】この発明は、被制御機器の制
御を行う制御回路を設計するための制御回路設計支援装
置に係り、特にハードウェア部分を実際に作成する前に
その不具合を確認することができるものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a control circuit design support device for designing a control circuit for controlling a controlled device, and in particular checking the malfunction thereof before actually creating a hardware part. Is something that can be done.

【0002】[0002]

【従来の技術】図23は、従来のリレーシーケンス図、
及びシーケンス制御プログラムを含む制御回路の設計作
業の基本的な工程のフローチャートを示した図である。
図に基づいて従来の制御回路の設計作業について説明す
る。まず、制御を行うシステム仕様の検討を行う(図2
3のステップA1)。次に、制御対象となる機器や、シ
ステムのインターフェースにおける検討を行う(図23
のステップA2)。このインターフェースの検討では、
そのシステム、及び機器にどのような信号が入出力され
るのかを全て洗い出し、それぞれの入出力信号にアドレ
スを割り当てるなどして管理する。
2. Description of the Related Art FIG. 23 is a conventional relay sequence diagram,
FIG. 6 is a diagram showing a flowchart of basic steps of design work of a control circuit including a sequence control program.
The conventional control circuit design work will be described with reference to the drawings. First, the system specifications for control are examined (Fig. 2
Step A1 of 3). Next, the device to be controlled and the interface of the system are examined (Fig. 23).
Step A2). In considering this interface,
All the signals that are input / output to / from the system and equipment are identified and managed by assigning an address to each input / output signal.

【0003】次に、制御回路の設計では、リレーシーケ
ンス図にて作成する箇所(ハードウェア箇所)と、シー
ケンス制御プログラムにて作成する箇所(ソフトウェア
箇所)とを明確に分ける。尚、場合によっては全てリレ
ーシーケンス図にて作成することもある。また、ハード
ウェア部分と、ソフトウェア部分とによりシステムを構
成する場合には、このようにリレーシーケンス図を作成
するだけでなく、ソフトウェア部分の制御回路をシーケ
ンス制御プログラムにて作成する。
Next, in designing a control circuit, a portion (hardware portion) created by a relay sequence diagram and a portion (software portion) created by a sequence control program are clearly separated. Depending on the case, all may be created by a relay sequence diagram. When the system is composed of the hardware part and the software part, not only the relay sequence diagram is created in this way, but also the control circuit of the software part is created by the sequence control program.

【0004】次に、リレーシーケンス図の作図を行う
(図23のステップA3)。次に、リレーシーケンス図
の作図作業が完了したら、リレーシーケンス図の目視に
よる論理チェックを行う(図23のステップA4)。そ
して、目視による論理チェックにより不具合が発見され
た場合には、ステップA3に戻り、再びリレーシーケン
ス図の作図を行う。次に、論理チェックが完了したリレ
ーシーケンス図に基づいて、制御盤の製作を行う(図2
3のステップA5)。
Next, a relay sequence diagram is drawn (step A3 in FIG. 23). Next, when the work of drawing the relay sequence diagram is completed, the logic check is visually performed on the relay sequence diagram (step A4 in FIG. 23). When a defect is found by visual logic check, the process returns to step A3 and the relay sequence diagram is drawn again. Next, the control panel is manufactured based on the relay sequence diagram for which the logic check is completed (Fig. 2).
3 step A5).

【0005】次に、ソフトウェアロジックによりシステ
ムを構成する場合には、シーケンス制御プログラムの作
成を行う(図23のステップA6)。次に、作成された
シーケンス制御プログラムを、シミュレータにてデバッ
クを行う(図23のステップA7)。次に、デバック中
に不具合が発見された場合には、ステップA6に戻って
修正を行う。
Next, when the system is constructed by software logic, a sequence control program is created (step A6 in FIG. 23). Next, the created sequence control program is debugged by the simulator (step A7 in FIG. 23). Next, if a defect is found during debugging, the process returns to step A6 to make a correction.

【0006】次に、完成した制御盤と、デバックが完了
したシーケンス制御プログラムとを、実際に用いて総合
運転試験を行う(図23のステップA8)。そして、総
合運転試験により、作成したハードウェア部分のリレー
シーケンス図とソフトウェアであるシーケンス制御プロ
グラムの総合的な動作確認を行う。正常な動作をしなか
った場合には、シーケンス制御プログラムの見直し(図
23のステップA6)、リレーシーケンス図の見直し
(図23のステップA3)または機器とのインターフェ
ースの決定(図23のステップA2)に戻る。また、総
合運転試験の動作確認により、動作がシステム仕様通り
であれば、制御盤の完成とする(図23のステップA
9)。
Next, a comprehensive operation test is conducted by actually using the completed control panel and the sequence control program for which debugging has been completed (step A8 in FIG. 23). Then, by a comprehensive operation test, a comprehensive operation check of the created relay sequence diagram of the hardware part and the sequence control program which is software is performed. If it does not operate normally, review the sequence control program (step A6 in FIG. 23), review the relay sequence diagram (step A3 in FIG. 23), or determine the interface with the device (step A2 in FIG. 23). Return to. If the operation is confirmed to be in accordance with the system specifications by the operation check of the comprehensive operation test, the control panel is completed (step A in FIG. 23).
9).

【0007】作成した制御回路が設計者の意図した通り
に動作するかどうかを確認するには、図面通りに作成さ
れたものを実際に動作させて試験を行うのが最も確実で
ある。また、ソフトウェアプログラミングの世界では作
成したプログラムを装置上で仮想的に実行させるシミュ
レータが広く利用されており、設計品質の向上に役立っ
ている。
In order to confirm whether the created control circuit operates as intended by the designer, it is most certain to actually operate the one created according to the drawing and perform the test. Also, in the world of software programming, a simulator that virtually executes a created program on a device is widely used, which is useful for improving design quality.

【0008】[0008]

【発明が解決しようとする課題】従来の制御回路は上記
のように作成されるので、作成したリレーシーケンス図
で記述されている制御回路の動作に関して、十分な確認
を行うためには実際に制御盤を製作しなければならな
い。そして、制御盤を製作した後の総合運転試験にて誤
りが発見された場合、制御盤の再製作が必要となること
もあり、制御盤製作にかかる工期の長期化および製造コ
ストの上昇をまねく。
Since the conventional control circuit is created as described above, the control circuit is actually controlled in order to sufficiently check the operation of the control circuit described in the created relay sequence diagram. You have to make a board. And if an error is found in the comprehensive operation test after the control panel is manufactured, it may be necessary to re-manufacture the control panel, which leads to a longer construction period for manufacturing the control panel and an increase in manufacturing cost. .

【0009】また、制御回路を複数の制御盤で構成する
場合や制御回路の一部をプログラマブルロジックコント
ローラ等のソフトウェア部分を有して構成する場合、設
計初期段階でそれぞれの制御担当範囲を明確にしておか
なければならない。そして、特に後者の場合、別々で製
作されるリレーシーケンス図とシーケンス制御プログラ
ムとを組み合わせる際の相互の取り合いを確実に行うの
が困難であるなどの問題点があった。
Further, when the control circuit is composed of a plurality of control boards, or when part of the control circuit is composed of a software part such as a programmable logic controller, the control range of each control is clarified at the initial design stage. I have to keep it. Especially, in the latter case, there is a problem that it is difficult to ensure mutual mutual correspondence when combining the separately manufactured relay sequence diagram and the sequence control program.

【0010】さらに、リレーシーケンス図は大量のリレ
ー等の器具とそれらを接続する大量の配線で構成されて
いる。そして、制御盤を製作するにはそれら全ての線に
一意の識別子を割り付け、それらを接続する様々な機器
や端子を一つとして間違えることなく指示して作業を行
う必要がある。これは設計者にとって大きな負担である
と共に、作業時間の増加や人為的ミスをもたらす要因と
なるなどの問題点があった。
Further, the relay sequence diagram is composed of a large number of devices such as relays and a large amount of wirings for connecting them. In order to manufacture a control panel, it is necessary to assign unique identifiers to all of these lines, and to perform operations by instructing various devices and terminals for connecting them without making a mistake. This imposes a heavy burden on the designer, and causes problems such as increased work time and human error.

【0011】この発明は上記のような課題を解決するた
めになされたものであり、実際の制御盤を製作する前に
制御回路の動作確認試験を行うことができるとともに、
リレーシーケンス図とシーケンス制御プログラムとの間
および制御盤間、器具間、図面間の確実な取り合いを可
能にすることで、設計品質を向上させ、制御盤製作にか
かる工期や製造コストを減少させることのできる制御回
路設計支援装置を得ることを目的とする。
The present invention has been made to solve the above problems, and it is possible to perform an operation confirmation test of a control circuit before manufacturing an actual control panel.
To improve the design quality and reduce the construction period and manufacturing cost of the control panel by enabling reliable connections between the relay sequence diagram and the sequence control program, control panels, instruments, and drawings. The purpose is to obtain a control circuit design support device capable of performing.

【0012】[0012]

【課題を解決するための手段】この発明に係る請求項1
の制御回路設計支援装置は、被制御機器の制御を行う制
御回路を設計するための制御回路設計支援装置におい
て、制御回路の内、ハードウェアにて構成される箇所を
論理回路として制御回路の全ての箇所を論理回路にて作
成する論理回路作成部と、論理回路をシミュレーション
するシミュレーション実行部とを備え、シミュレーショ
ンの結果に不備が生じた場合には論理回路の再作成を論
理回路作成部にて行うものである。
[Means for Solving the Problems] Claim 1 according to the present invention
The control circuit design support device is a control circuit design support device for designing a control circuit for controlling a controlled device. A logic circuit creation unit that creates a portion of the above with a logic circuit and a simulation execution unit that simulates the logic circuit are provided, and if a defect occurs in the simulation result, the logic circuit creation unit recreates the logic circuit. It is something to do.

【0013】また、この発明に係る請求項2の制御回路
設計支援装置は、請求項1において、シミュレーション
実行部にて正常と判断された論理回路の内ハードウェア
の部分を、ハードウェア回路図に変換する変換部を備え
たものである。
According to a second aspect of the present invention, there is provided a control circuit design support apparatus, wherein the hardware portion of the logic circuit determined to be normal by the simulation executing section in the first aspect is converted into a hardware circuit diagram. It is provided with a conversion unit for converting.

【0014】また、この発明に係る請求項3の制御回路
設計支援装置は、請求項1または請求項2において、制
御回路がハードウェアとソフトウェアとを混在してなる
場合、論理回路作成部では、上記制御回路の内、ハード
ウェアまたはソフトウェア部分であることが認識可能な
標識を付加し、変換部では、上記制御回路の内ハードウ
ェアに対応する箇所のみを抽出して変換を行うととも
に、ハードウェアとソフトウェアとの接続を標識に基づ
いて設計するものである。
According to a third aspect of the present invention, there is provided a control circuit design support device according to the first or second aspect, wherein the control circuit is a mixture of hardware and software. In the control circuit, a mark that can be recognized as a hardware or software part is added, and in the conversion unit, only a portion corresponding to the hardware in the control circuit is extracted and converted. And the connection between the software and the software is designed based on the signs.

【0015】また、この発明に係る請求項4の制御回路
設計支援装置は、請求項1ないし請求項3のいずれかに
おいて、制御回路に、複数のハードウェアにてなる群
が、複数存在する場合、論理回路作成部では、群毎に認
識可能な群標識を付加し、変換部では、群標識に基づい
て各群間の接続を設計するものである。
According to a fourth aspect of the present invention, there is provided the control circuit design support device according to any one of the first to third aspects, wherein the control circuit includes a plurality of groups of hardware. The logic circuit creation unit adds a recognizable group marker for each group, and the conversion unit designs the connection between the groups based on the group marker.

【0016】また、この発明に係る請求項5の制御回路
設計支援装置は、請求項1ないし請求項4のいずれかに
おいて、論理回路作成部では、制御回路の内、電気的に
同一な性質を有する電線毎に認識可能な電線標識を付加
し、変換部では、電線標識に基づいて設計するものであ
る。
According to a fifth aspect of the present invention, there is provided the control circuit design support apparatus according to any one of the first to fourth aspects, wherein the logic circuit creating section has the same electrically characteristic property among the control circuits. A recognizable electric wire marker is added to each electric wire that the electric wire has, and the conversion unit is designed based on the electric wire marker.

【0017】また、この発明に係る請求項6の制御回路
設計支援装置は、請求項1ないし請求項5のいずれかに
おいて、論理回路作成部では、制御回路を構成する各部
品に器具形名を割り付け、変換部では、器具形名から器
具に関する情報を取得し、器具の端子への配線の有無を
管理するものである。
According to a sixth aspect of the present invention, there is provided the control circuit design support apparatus according to any one of the first to fifth aspects, wherein the logic circuit creating section assigns an instrument model name to each component forming the control circuit. The allocating / converting unit acquires information about the appliance from the appliance model name and manages the presence / absence of wiring to the terminal of the appliance.

【0018】[0018]

【発明の実施の形態】実施の形態1.以下、この発明の
実施の形態を図に基づいて説明する。図1は本発明の実
施の形態1の制御回路の設計を支援するための制御回路
設計支援装置の構成を示すブロック図、図2は図1に示
した制御回路設計支援装置の動作を説明するためのフロ
ーチャートを示した図である。図において、1は処理部
で、ユーザが例えば制御記号に相当するパーツや制御命
令文等を組み合わせて制御論理回路を作成するシーケン
ス制御プログラム作成部1aを備えている。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiment 1. An embodiment of the present invention will be described below with reference to the drawings. 1 is a block diagram showing the configuration of a control circuit design support device for supporting the design of a control circuit according to the first embodiment of the present invention, and FIG. 2 illustrates the operation of the control circuit design support device shown in FIG. It is the figure which showed the flowchart for. In the figure, reference numeral 1 is a processing unit, which is provided with a sequence control program creation unit 1a for creating a control logic circuit by a user combining parts corresponding to control symbols, control command statements, and the like.

【0019】さらに、作成したシーケンス制御プログラ
ムを仮想的に実行させて制御論理回路の動作をシミュレ
ーションするシミュレーション実行部1bと、シーケン
ス制御プログラム作成部1aで作成されたシーケンス制
御プログラムを後述するパーツ変換データベース5bを
参照しながらリレーシーケンス図に変換するプログラム
変換部1cとを備えている。
Further, a simulation execution section 1b for virtually executing the created sequence control program to simulate the operation of the control logic circuit, and a sequence control program created by the sequence control program creation section 1a are part conversion databases described later. 5b, and a program conversion unit 1c for converting into a relay sequence diagram.

【0020】2はユーザが処理部1に入力するための入
力装置で、例えばシーケンス制御プログラム作成部1a
上での作業やデータの入力・編集、各種命令の実行等を
するためのものである。3は例えばユーザが現在行って
いる作業内容や装置の状態、プログラム変換部1cの出
力結果などを表示する表示装置、4はプログラム作成部
1aで作成されたシーケンス制御プログラムやプログラ
ム変換部1cで作成されたリレーシーケンス図等を紙に
印字出力するための印刷装置である。
Reference numeral 2 denotes an input device for the user to input to the processing unit 1, for example, the sequence control program creating unit 1a.
It is for performing the above work, inputting / editing data, executing various commands, and the like. 3 is a display device for displaying the contents of work currently performed by the user, the state of the device, the output result of the program converting unit 1c, and 4 is a sequence control program created by the program creating unit 1a and is created by the program converting unit 1c. It is a printing device for printing out the relay sequence diagram etc. which have been made on paper.

【0021】5は処理部1に接続されたファイル部で、
例えばディスク装置等で構成されている。そして、シー
ケンス制御プログラム作成部1aにて作成したシーケン
ス制御プログラムを格納するためのシーケンス制御プロ
グラム格納部5aと、シーケンス制御プログラム格納部
5aに格納されているシーケンス制御プログラム内で用
いる各デバイスとリレーシーケンス図で用いられるパー
ツとが対応付けて登録されているパーツ変換データベー
ス5bとを備える。
Reference numeral 5 is a file unit connected to the processing unit 1.
For example, it is composed of a disk device or the like. Then, a sequence control program storage unit 5a for storing the sequence control program created by the sequence control program creation unit 1a, each device used in the sequence control program stored in the sequence control program storage unit 5a, and a relay sequence A parts conversion database 5b in which parts used in the drawing are associated and registered.

【0022】さらに、シーケンス制御プログラムでの各
デバイスの接続方法とリレーシーケンス図での各デバイ
スの接続方法とを対応付けて登録してある接続変換デー
タベース5cと、シーケンス制御プログラムに使用され
ているデバイスの属性値を記録するデバイス属性リスト
5dと、プログラム変換部1cによりシーケンス制御プ
ログラムを変換したリレーシーケンス図面を格納するた
めのリレーシーケンス図面格納部5fとを備えるもので
ある。尚、5eは器具データベースであるが、後述する
実施の形態6にて使用するものであり、その際に説明を
追加する。
Further, the connection conversion database 5c in which the connection method of each device in the sequence control program and the connection method of each device in the relay sequence diagram are registered in association with each other, and the device used in the sequence control program. The device attribute list 5d for recording the attribute values of the above, and the relay sequence drawing storage unit 5f for storing the relay sequence drawing obtained by converting the sequence control program by the program converting unit 1c. Although 5e is an instrument database, it is used in a sixth embodiment described later, and a description will be added at that time.

【0023】次に上記のように構成された実施の形態1
の制御回路設計支援装置の動作について説明する。そし
て実施の形態1においては、制御回路全ての部分がハー
ドウェアにて構成される場合を例に説明する。まず、制
御を行うシステム仕様の検討を行う(図2のステップA
1)。次に、制御対象となる機器や、システム(制御装
置)のインターフェースにおける検討を行う(図2のス
テップA2)。このインターフェースの検討では、その
システム、及び機器にどのような信号が入出力されるの
かを全て洗い出し、それぞれの入出力信号にアドレスを
割り当てるなどして管理する。
Next, the first embodiment configured as described above
The operation of the control circuit design support device will be described. In the first embodiment, the case where all parts of the control circuit are configured by hardware will be described as an example. First, the system specifications for control are examined (step A in FIG. 2).
1). Next, the device to be controlled and the interface of the system (control device) are examined (step A2 in FIG. 2). In the study of this interface, all the signals to be input / output to / from the system and equipment are identified and managed by assigning an address to each input / output signal.

【0024】次に、ユーザ(設計者)は入力装置2を介
して処理部1のシーケンス制御プログラム作成部1aで
制御回路の全てを制御論理回路にて作成する(図2のス
テップB3)。そしてユーザは、シーケンス制御プログ
ラムを表示装置3を通して確認することができる。また
印刷装置4を用いて紙へ印刷することもできる。
Next, the user (designer) creates all of the control circuits by the control logic circuit in the sequence control program creating section 1a of the processing section 1 via the input device 2 (step B3 in FIG. 2). Then, the user can confirm the sequence control program through the display device 3. It is also possible to print on paper using the printing device 4.

【0025】次に、作成が終わると、シーケンス制御プ
ログラム作成部1aを用いて設計者が作成した制御論理
回路をシミュレーション実行部1b上で仮想的に動作さ
せ、制御論理回路の論理誤り等を発見する(図2のステ
ップB4)。ここでシミュレーション実行部1bは、設
計者が与えた条件に基づいて動作確認を行うだけでな
く、自明な制御論理回路の誤りを自動的に見つける機能
を有し同時に確認している。
Next, when the creation is completed, the control logic circuit created by the designer using the sequence control program creation unit 1a is virtually operated on the simulation execution unit 1b, and a logic error or the like of the control logic circuit is found. (Step B4 in FIG. 2). Here, the simulation executing unit 1b not only performs the operation confirmation based on the condition given by the designer, but also has the function of automatically finding an obvious error in the control logic circuit and confirms it at the same time.

【0026】また、このシミュレーションの際にも、表
示装置3を通した経過の確認や、印刷装置4を用いた紙
への印刷が可能である。そして、誤りを発見したらステ
ップA2、ステップB3に戻り、シーケンス制御プログ
ラム作成部1aの上でプログラム編集を行い、再度シミ
ュレーション実行部1bを用いて動作確認を行い、意図
した通りの動作を行う制御論理回路を作成していく。
Also in this simulation, it is possible to confirm the progress through the display device 3 and to print on paper using the printing device 4. Then, if an error is found, the process returns to step A2 and step B3, the program is edited on the sequence control program creating section 1a, the operation is confirmed again using the simulation executing section 1b, and the control logic for performing the intended operation is executed. Create the circuit.

【0027】そして、論理回路チェックが完了した制御
論理回路をリレーシーケンス図に変換する(図2のステ
ップB5)。次に、リレーシーケンス図に基づいて制御
盤を製作する(図2のステップA5)。次に、完成した
制御盤を実際に用いて総合運転試験を行う(図2のステ
ップA8)。
Then, the control logic circuit whose logic circuit check has been completed is converted into a relay sequence diagram (step B5 in FIG. 2). Next, a control panel is manufactured based on the relay sequence diagram (step A5 in FIG. 2). Next, a comprehensive operation test is performed by actually using the completed control panel (step A8 in FIG. 2).

【0028】そして、総合運転試験により、正常に動作
しなかった場合には、シーケンス制御プログラムの見直
し(図2のステップB3)および機器とのインターフェ
ースの決定(図2のステップA2)に戻る。また、総合
運転試験の動作確認により、動作がシステム仕様通りで
あれば、制御盤の完成とする(図2のステップA9)。
尚、論理的に確認された後に総合運転試験を行うため、
このように総合運転試験での不具合はまれであり、例え
ば、実質的なハードウェアの故障などによる不具合のた
めに考えられているものである。
Then, if the operation is not normal in the comprehensive operation test, the sequence control program is reviewed (step B3 in FIG. 2) and the interface with the device is determined (step A2 in FIG. 2). If the operation is confirmed to be in accordance with the system specifications by the operation check of the comprehensive operation test, the control panel is completed (step A9 in FIG. 2).
In addition, in order to carry out a comprehensive operation test after being logically confirmed,
As described above, the failure in the comprehensive operation test is rare, and is considered due to the failure due to, for example, a substantial hardware failure.

【0029】以下、具体例をあげて説明する。設計者は
シーケンス制御プログラム作成部1aを用いて制御論理
回路を作成する。まず、シーケンス制御プログラム作成
部1aは、例えば通常のシーケンス制御プログラム作成
装置に「電源」と「器具属性」の概念が組み込まれてい
るものとする。そして、設計者が電源に関する回路を設
計する場合、例えば図3に示すように電源分岐を作成す
る。そしてそれらに関連付けて図4のような制御論理回
路の作成を行う。
A specific example will be described below. The designer uses the sequence control program creation unit 1a to create a control logic circuit. First, it is assumed that the sequence control program creation unit 1a incorporates the concepts of "power supply" and "appliance attribute" into a normal sequence control program creation device, for example. Then, when the designer designs a circuit related to a power supply, for example, a power supply branch is created as shown in FIG. Then, a control logic circuit as shown in FIG. 4 is created in association with them.

【0030】図4の制御論理回路の左右にある2本の縦
線4a、4b、4c、4dは電源を意味する。そして、
先に図3にて作成した電源分岐と連携しており、各回路
を個別に入切可能となっている。また回路を構成する接
点およびコイルはそれぞれ器具属性を持っている。器具
属性とは、接点およびコイルが制御盤の中で相当する器
具の種類であり、例えばリレーやタイマ、押しボタンス
イッチ、ランプなどである。設計者はこれらの中から適
切な器具属性を設定し、接点およびコイルを組み合わせ
て制御論理回路を作成する。次に、シミュレーション実
行部1bを用いて制御論理回路の動作確認を行う。
Two vertical lines 4a, 4b, 4c and 4d on the left and right of the control logic circuit of FIG. 4 represent power supplies. And
In cooperation with the power supply branch created earlier in FIG. 3, each circuit can be turned on and off individually. In addition, the contacts and coils that make up the circuit each have device attributes. The appliance attribute is the type of appliance to which the contacts and coils correspond in the control panel, and is, for example, a relay, a timer, a push button switch, or a lamp. The designer sets appropriate instrument attributes from these and combines the contacts and coils to create the control logic circuit. Next, the operation of the control logic circuit is confirmed using the simulation execution unit 1b.

【0031】次に、シミュレーション実行部1b上での
デバッグが終了(図2のステップB4)し、OKと判断
されると、作成されたシーケンス制御プログラムをプロ
グラム変換部1cに渡し、リレーシーケンス図に変換す
る。シーケンス制御プログラムの部品をリレーシーケン
ス図の部品に変換するルールは、パーツ変換データベー
ス5bに登録されている。そしてそれらの接続方法の変
換ルールは、接続変換データベース5cに登録されてい
る。
Next, when the debugging on the simulation executing unit 1b is completed (step B4 in FIG. 2) and it is judged as OK, the created sequence control program is passed to the program converting unit 1c and the relay sequence diagram is displayed. Convert. The rules for converting the parts of the sequence control program into the parts of the relay sequence diagram are registered in the parts conversion database 5b. The conversion rules of these connection methods are registered in the connection conversion database 5c.

【0032】プログラム変換部1cでは、設計者が作成
したシーケンス制御プログラムを部品単位に分解し、パ
ーツ変換データベース5bを参照しながら全てのシーケ
ンス制御プログラム部品をリレーシーケンス部品へと変
換する。そして、接続変換データベース5cを参照しな
がらそれらを接続して再構成してリレーシーケンス図を
作成する。
The program conversion unit 1c decomposes the sequence control program created by the designer into parts, and converts all the sequence control program parts into relay sequence parts with reference to the parts conversion database 5b. Then, referring to the connection conversion database 5c, they are connected and reconfigured to create a relay sequence diagram.

【0033】次に、プログラム変換部1cの詳細につい
て説明する。図4のシーケンス制御プログラムはラダー
図の形で書かれている。そして内部では図5のようなシ
ーケンス命令の集合で構成されている。このラダー図は
このシーケンス命令の集合(図5に示したもの)を設計
者が理解しやすいように視覚的表現に変換したものであ
る。ラダー図の表現方法は、これまでリレーシーケンス
図を作成していた設計者になじみやすいようにリレーシ
ーケンス図と類似した形にて構成されている。
Next, the details of the program conversion unit 1c will be described. The sequence control program of FIG. 4 is written in the form of a ladder diagram. Inside, it is composed of a set of sequence instructions as shown in FIG. This ladder diagram is obtained by converting this set of sequence instructions (shown in FIG. 5) into a visual representation so that the designer can easily understand it. The method of expressing the ladder diagram is configured in a form similar to the relay sequence diagram so that it is easy for the designer who has created the relay sequence diagram to become familiar with.

【0034】プログラム変換部1cでは、設計者が作成
したラダー図をシーケンス命令に分解し、リスト構造を
構築する。そして、パーツ変換データベース5bを参照
しながら各命令をその種類および器具属性に基づいてリ
レーシーケンス図の部品へ変換する。そして、作成した
リスト構造を元に接続変換データベース5cを参照しな
がら再配置を行うことによってリレーシーケンス図を作
成する。
In the program conversion unit 1c, the ladder diagram created by the designer is decomposed into sequence instructions to build a list structure. Then, referring to the parts conversion database 5b, each command is converted into a part of the relay sequence diagram based on its type and appliance attribute. Then, the relay sequence diagram is created by performing the rearrangement while referring to the connection conversion database 5c based on the created list structure.

【0035】まず、リスト構造の作成方法について説明
する。本発明ではシーケンス制御プログラムのリストの
シーケンス命令群からスタックを用いてリスト構造を構
築する。リスト構造とは図6に示すようにデータ部とポ
インタ部とからなるセルの集合によって構成される。そ
して、一群のセルをそれぞれポインタでつないでいるこ
とを特徴とするデータ構造である。また、スタックとは
後から入れたものを先に出す一次元データ構造である。
First, a method of creating a list structure will be described. In the present invention, a list structure is constructed using a stack from the sequence instruction group of the list of the sequence control program. The list structure is composed of a set of cells including a data part and a pointer part as shown in FIG. The data structure is characterized in that a group of cells are connected by pointers. A stack is a one-dimensional data structure that puts out what is inserted later.

【0036】シーケンス制御プログラムの内部表現であ
るシーケンス命令の種類をステップ順に参照し、ルール
に従ってスタックを用い、リスト構造を構築する。図7
には基本的なシーケンス命令に対するルールを示す。図
8および図9には図4および図5の上部のプログラムに
対する、リスト構造を構築する際のスタックとリスト構
造の推移を示す。
The type of sequence instruction, which is the internal expression of the sequence control program, is referred to in the order of steps, and the list structure is constructed by using the stack according to the rule. Figure 7
Shows the rules for basic sequence instructions. FIGS. 8 and 9 show the transition of the stack and the list structure when building the list structure for the programs in the upper part of FIGS. 4 and 5.

【0037】こうして構築したリスト構造を元にパーツ
変換データベース5bおよび接続変換データベース5c
を参照しながらリレーシーケンス図を作成する。リレー
シーケンス図には、その上部と下部とにそれぞれ1次側
(+)電源を表す線と、2次側(−)電源を表す線とが
記載されている。そして、これらの間に様々な機器を接
続して論理回路を構成する。リスト構造の先頭からポイ
ンタを順にたどり、接続変換データベース5cを参照し
ながらデバイスの命令種別に応じた形で全てのデバイス
を接続する。
Based on the list structure thus constructed, the parts conversion database 5b and the connection conversion database 5c.
Create a relay sequence diagram by referring to. In the relay sequence diagram, a line representing the primary side (+) power source and a line representing the secondary side (−) power source are described on the upper part and the lower part, respectively. Then, various devices are connected between them to form a logic circuit. The pointers are sequentially traced from the head of the list structure, and all devices are connected in a form corresponding to the instruction type of the device while referring to the connection conversion database 5c.

【0038】デバイスをリレーシーケンス図上に配置す
る際、パーツ変換データベース5bを参照しながらデバ
イスの命令の種類および器具属性に応じたパーツを配置
する。最後に1次側が、未接続である全てのデバイスを
1次側電源線に接続する。そして、リスト構造のリレー
シーケンス図への変換が完了する。
When arranging the device on the relay sequence diagram, referring to the parts conversion database 5b, the parts are arranged according to the type of command and the instrument attribute of the device. Finally, the primary side connects all unconnected devices to the primary side power supply line. Then, the conversion of the list structure into the relay sequence diagram is completed.

【0039】図10にはパーツ変換データベース5bに
蓄えられている命令の種類および器具属性による部品の
変換例を示す。図11には接続変換データベース5cに
蓄えられている命令の種類によるリレーシーケンス図へ
の接続変換例を示す。図12には図4のシーケンス制御
プログラムを変換した後のリレーシーケンス図を示す。
FIG. 10 shows an example of parts conversion according to the type of command and the appliance attribute stored in the parts conversion database 5b. FIG. 11 shows an example of connection conversion into a relay sequence diagram according to the types of commands stored in the connection conversion database 5c. FIG. 12 shows a relay sequence diagram after the sequence control program of FIG. 4 is converted.

【0040】上記のように構成された実施の形態1の制
御回路設計支援装置は、シーケンス制御プログラム作成
部1aで作成されたシーケンス制御プログラムを、シミ
ュレーション実行部1bの上で動作確認試験した後で、
リレーシーケンス図に変換することを可能にした。そし
て、実際に制御盤を製作する前に論理回路の動作試験を
行い、修正を行うことができる。よって、制御盤製作前
に設計者の意図した動作をすることが保証された図面を
製作することができる。また、制御盤の製作後の総合試
験による動作の不具合はほとんど起こらない。また、制
御盤作成に係る工期およびコストを削減することができ
る。
The control circuit design support apparatus according to the first embodiment having the above-described configuration is used after the sequence control program created by the sequence control program creation unit 1a is tested for operation on the simulation execution unit 1b. ,
It is possible to convert to a relay sequence diagram. Then, the operation test of the logic circuit can be performed and correction can be performed before actually manufacturing the control board. Therefore, it is possible to produce a drawing in which it is guaranteed that the operation intended by the designer is performed before producing the control panel. In addition, there is almost no malfunction in the operation of the comprehensive test after the control panel is manufactured. In addition, it is possible to reduce the construction period and cost for creating the control panel.

【0041】実施の形態2.上記実施の形態1では、シ
ーケンス制御プログラムの形式で記述された制御論理回
路をシミュレーション実行部1bで動作確認を行った
後、プログラム変換部1cおよびパーツ変換データベー
ス5bにより全てをリレーシーケンス図に変換し、制御
盤製作前に動作の保証されたリレーシーケンス図を得る
場合について述べたが、この実施の形態2では、設計者
が作成したシーケンス制御プログラムの中からリレーシ
ーケンスで構成する部分(ハードウェア)とシーケンス
制御プログラムで構成する部分(ソフトウェア)とを選
択し、リレーシーケンスで構成するよう選択された部分
にのみ上記実施の形態1の変換処理と同様の処理を施
し、非選択部分はそのままシーケンス制御プログラムと
して利用可能とする場合について説明する。
Embodiment 2. In the first embodiment, the simulation execution unit 1b confirms the operation of the control logic circuit described in the format of the sequence control program, and then the program conversion unit 1c and the parts conversion database 5b convert the whole into a relay sequence diagram. , The case of obtaining a relay sequence diagram whose operation is guaranteed before manufacturing the control panel has been described. In the second embodiment, a portion (hardware) configured by the relay sequence from the sequence control program created by the designer. And a part (software) configured by a sequence control program are selected, and only the part selected to be configured by the relay sequence is subjected to the same process as the conversion process of the first embodiment, and the non-selected part is sequence-controlled as it is. The case of making it available as a program will be described.

【0042】図13はこの発明の実施の形態2の制御回
路設計支援装置の動作のフローチャートを示す図であ
る。図に基づいてこの発明の実施の形態2の制御回路設
計支援装置の動作について説明する。まず、上記実施の
形態1と同様に機器とのインターフェースを決定した
(図13のステップA2)後、制御回路の作成(図13
のステップB3)において、設計者が作成したシーケン
ス制御プログラムのうち、ハードウェアで構成する部分
と、ソフトウェアで構成する部分との選択を、接点およ
びコイルに設定する属性の項目に「ソフトウェア」、例
えば「*」を追加することによって実現する。
FIG. 13 is a diagram showing a flowchart of the operation of the control circuit design support apparatus according to the second embodiment of the present invention. The operation of the control circuit design support apparatus according to the second embodiment of the present invention will be described with reference to the drawings. First, after determining an interface with a device as in the first embodiment (step A2 in FIG. 13), a control circuit is created (FIG. 13).
In step B3), the selection of the part made up of hardware and the part made up of software in the sequence control program created by the designer is set to "software", for example, in the item of the attribute set to the contact and the coil. It is realized by adding "*".

【0043】尚、ここではソフトウェアに種別を付す例
を示したがこれに限られることはなく、ハードウェアと
ソフトウェアとが判別可能となるように種別を付せばよ
いことは言うまでもない。
It should be noted that the example in which the software is given a type is shown here, but the present invention is not limited to this, and needless to say, the type may be given so that the hardware and the software can be discriminated from each other.

【0044】次に、シミュレーション実行部でのデバッ
グが終了(図13のステップB4)し、OKと判断され
ると、作成されたシーケンス制御プログラムをプログラ
ム変換部1cに渡し、ハードウェアで構成する部分のみ
リレーシーケンス図に上記実施の形態1と同様に変換す
る(図13のステップB5)。また、リレーシーケンス
図とシーケンス制御プログラムとの信号の取り合いを設
定する。この取り合いについては後述にて詳細に説明す
る。
Next, when the debugging in the simulation executing section is completed (step B4 in FIG. 13) and it is judged to be OK, the created sequence control program is passed to the program converting section 1c, and a part constituted by hardware is provided. Only the relay sequence diagram is converted in the same manner as in the first embodiment (step B5 in FIG. 13). Also, the signal exchange between the relay sequence diagram and the sequence control program is set. This conflict will be described in detail later.

【0045】次に、リレーシーケンス図に基づいて制御
盤を製作する(図13のステップA5)。次に、完成し
た制御盤およびシーケンス制御プログラムにより総合運
転試験を行う(図13のステップA8)。そして、総合
運転試験により、正常に動作しなかった場合には、シー
ケンス制御プログラムの見直し(図13のステップB
3)および機器とのインターフェースの決定(図13の
ステップA2)に戻る。また、総合運転試験の動作確認
により、動作がシステム仕様通りであれば、制御盤およ
びシーケンス制御プログラムの完成とする(図13のス
テップA9)。
Next, a control board is manufactured based on the relay sequence diagram (step A5 in FIG. 13). Next, a comprehensive operation test is performed using the completed control panel and sequence control program (step A8 in FIG. 13). If the integrated operation test does not result in normal operation, review the sequence control program (step B in FIG. 13).
3) and determining the interface with the device (step A2 in FIG. 13). If the operation is confirmed to be according to the system specifications by the operation check of the comprehensive operation test, the control panel and the sequence control program are completed (step A9 in FIG. 13).

【0046】以下、リレーシーケンス図とシーケンス制
御プログラムとの信号の取り合いについて具体例をあげ
て説明する。制御回路としては図14に示すように作成
される。図14から明らかなように、ソフトウェア部分
は種別が判断できるように、その前方「*」が付されて
いる(図14の*Y001および*M001参照)。
The signal exchange between the relay sequence diagram and the sequence control program will be described below with reference to a specific example. The control circuit is created as shown in FIG. As is clear from FIG. 14, the software portion is marked with “*” in front of it so that the type can be determined (see * Y001 and * M001 in FIG. 14).

【0047】図15は図14に示したシーケンス制御プ
ログラムが変換した後に生成されるリレーシーケンス図
を示す。取合リストとはリレーシーケンス図で構成され
る制御回路と、シーケンス制御プログラムで構成される
制御回路とが信号をやり取りする、外部引出しおよびI
/0の組み合わせをリスト化したものである。そして、
ハードウェア回路とソフトウェア回路との間で取り合い
が必要となるのは、ソフトウェア属性を持つコイルの動
作に影響を与える接点のうち、ハードウェア属性を持つ
もの、および、ハードウェア属性を持つコイルの動作に
影響を与える接点のうちソフトウェア属性を持つもので
ある。
FIG. 15 shows a relay sequence diagram generated after conversion by the sequence control program shown in FIG. The connection list is an external drawer or an I / O device that exchanges signals with a control circuit configured with a relay sequence diagram and a control circuit configured with a sequence control program.
This is a list of combinations of / 0. And
A hardware circuit and a software circuit need to be in agreement with each other, among the contacts that affect the operation of the coil having the software attribute, those having the hardware attribute and the operation of the coil having the hardware attribute. Among the contacts that have an impact on, those that have software attributes.

【0048】そして、これらに該当する接点を発見する
と、例えばソフトウェア回路へのI/0追加処理やハー
ドウェア回路への外部引出し処理等を行い、それら接続
状況を取合リストとして保存し出力する。例えば、図1
4においてリレーコイル14aに影響を与える接点14
bは、ソフトウェア属性が設定されているので取り合い
が必要となる。そして、プログラム変換部1cでは図1
5の15a、15bに示すようなリレーシーケンス図を
作成することとなる。
When the contacts corresponding to these are found, for example, I / O addition processing to the software circuit and external drawing processing to the hardware circuit are performed, and the connection status is stored and output as a connection list. For example, in FIG.
The contact 14 that affects the relay coil 14a in 4
Since the software attribute is set for b, it is necessary to deal with it. Then, in the program conversion unit 1c,
The relay sequence diagram as shown in 15a and 15b of No. 5 will be created.

【0049】同様に、ソフトウェアコイル14cに影響
を与える接点14dは、ハードウェア属性が設定されて
いるので取り合いが必要となる。そして、プログラム変
換部1cは図15の15c、15dに示すようなリレー
シーケンス図を作成する。
Similarly, the contact 14d that affects the software coil 14c needs to be dealt with because its hardware attribute is set. Then, the program conversion unit 1c creates a relay sequence diagram as shown in 15c and 15d of FIG.

【0050】上記のように構成された実施の形態2の制
御回路設計支援装置はハードウェア部分とソフトウェア
部分との制御の連結関係を、取合リストとして自動抽出
することができるようにしたので、ソフトウェアとハー
ドウェアとを併用した制御回路をもつ設備の設計におい
ても、上記実施の形態1と同様に行うことができる。
The control circuit design support apparatus according to the second embodiment configured as described above can automatically extract the connection relation of the control of the hardware portion and the software portion as the connection list. The design of equipment having a control circuit that uses both software and hardware can be performed in the same manner as in the first embodiment.

【0051】以下の実施の形態においては、シーケンス
制御プログラム作成以前および変換処理以降の制御盤の
製作、総合試験などの内容は上記各実施の形態と同様に
行えるため、その説明は適宜省略する。
In the following embodiments, the contents of the control panel before the sequence control program is created and after the conversion process, such as the production of the control panel and the comprehensive test, can be performed in the same manner as in the above-mentioned embodiments, and the description thereof will be omitted as appropriate.

【0052】実施の形態3.本発明の実施の形態3では
制御回路を構成するコイルおよび接点が制御盤製作時に
収納される制御盤毎の情報を入力し、異なる制御盤間の
制御の連結関係をケーブルリストとして自動抽出するも
のについて説明する。
Embodiment 3. In the third embodiment of the present invention, the coils and contacts forming the control circuit are input with information for each control panel housed when the control panel is manufactured, and the control connection relationship between different control panels is automatically extracted as a cable list. Will be described.

【0053】図16はこの発明の実施の形態3の制御回
路設計支援装置の動作のフローチャートを示す図であ
る。図に基づいてこの発明の実施の形態3の制御回路設
計支援装置の動作について説明する。まず、複数のハー
ドウェアにてなる群としての制御盤が複数存在する場
合、シーケンス制御プログラムのコイルおよび接点が収
納される制御盤の情報を設定する。
FIG. 16 is a diagram showing a flow chart of the operation of the control circuit design support device according to the third embodiment of the present invention. The operation of the control circuit design support apparatus according to the third embodiment of the present invention will be described with reference to the drawings. First, when there are a plurality of control boards as a group consisting of a plurality of hardware, information on the control board in which the coils and contacts of the sequence control program are stored is set.

【0054】このために制御回路を作成した(図16の
ステップB3)際に、コイルおよび接点に制御盤属性を
組み込む。例えば設計者は全てのパーツに対して例えば
制御盤名称や制御盤記号など、器具が収納される制御盤
を一意に識別することのできる記号を制御盤属性として
入力する(図16のステップB31)。図17にコイル
および接点の、制御盤属性を付加したデータ構造の例を
示す。
Therefore, when the control circuit is created (step B3 in FIG. 16), the control panel attributes are incorporated in the coils and the contacts. For example, the designer inputs a symbol that can uniquely identify the control panel in which the device is stored, such as a control panel name or a control panel symbol, for all parts as a control panel attribute (step B31 in FIG. 16). . FIG. 17 shows an example of the data structure of the coils and contacts to which the control panel attributes are added.

【0055】次に、プログラム変換部1cにて上記各実
施の形態と同様にシーケンス命令に変換し(図16のス
テップC1)、リスト構造を構築する(図16のステッ
プC2)。次に、制御盤間を接続するためのケーブルリ
ストについて説明する。ケーブルリストとは複数の制御
盤で構成される制御回路の制御盤間インタフェースをリ
スト化したものである。そして、制御盤と制御盤とをつ
なぐケーブルのリストに相当し、ケーブルリストの自動
抽出はプログラムの変換処理の際に行われる。
Next, the program converting unit 1c converts the sequence command into a sequence command (step C1 in FIG. 16) and constructs a list structure (step C2 in FIG. 16) as in the above-described embodiments. Next, a cable list for connecting the control boards will be described. The cable list is a list of interfaces between control boards of a control circuit composed of a plurality of control boards. It corresponds to a list of cables connecting the control boards to each other, and the cable list is automatically extracted during the conversion process of the program.

【0056】ケーブルが必要となるのは、コイルの動作
に影響を与える接点のうち、このコイルと異なる制御盤
属性を持つ接点であり、これに該当する接点を発見する
(図16のステップC3)。そしてこのような接点を発
見すると、ケーブルリストを作成する(図16のステッ
プC4)。次に、リレーシーケンス回路の外部引出し処
理などを行い、それら接続状況をケーブルリストとして
保存し図面作成を行う(図16のステップC5)。
A cable requires a contact having a control panel attribute different from that of the coil among contacts affecting the operation of the coil, and a contact corresponding to this is found (step C3 in FIG. 16). . When such a contact is found, a cable list is created (step C4 in FIG. 16). Next, the relay sequence circuit is subjected to external drawing processing, etc., and the connection status thereof is saved as a cable list to create a drawing (step C5 in FIG. 16).

【0057】上記のように構成された実施の形態3の制
御回路設計支援装置は、複数の制御盤の制御盤属性を付
加するようにしたので、複数の制御盤によって構成され
る制御回路を持つ設備の設計も行うことができ、また、
これらの取り合いもケーブルリストを作成することによ
り確実に行うことができる。
The control circuit design support apparatus according to the third embodiment having the above-described configuration is configured to add the control board attributes of a plurality of control boards, and thus has a control circuit composed of a plurality of control boards. You can also design equipment, and
These negotiations can be surely made by creating a cable list.

【0058】実施の形態4.上記実施の形態3では制御
回路を構成するパーツが収納される制御盤が複数存在
し、その制御盤の情報を入力する制御盤属性をパーツに
組み込むことにより複数の制御盤を越える連結関係をケ
ーブルリストとして自動抽出する場合について述べた
が、この実施の形態4ではシーケンス制御プログラムで
書かれた制御論理回路内に、設計者が任意にシート(複
数のハードウェアが存在する群)区切りを挿入し、複数
シートにまたがる制御の連結関係を自動抽出し、リレー
シーケンス図に反映できるようにする。
Fourth Embodiment In the above-described third embodiment, there are a plurality of control boards in which the parts that make up the control circuit are housed, and by incorporating the control board attributes for inputting the information of the control boards into the parts, it is possible to connect the cables over a plurality of control boards. Although the case of automatic extraction as a list has been described, in the fourth embodiment, the designer arbitrarily inserts a sheet (group in which a plurality of hardware exists) delimiter into the control logic circuit written by the sequence control program. , It is possible to automatically extract the connection relation of the control over multiple sheets and reflect it in the relay sequence diagram.

【0059】図18はこの発明の実施の形態4の制御回
路設計支援装置の動作のフローチャートを示す図であ
る。図に基づいてこの発明の実施の形態4の制御回路設
計支援装置の動作について説明する。従来一般的に、リ
レーシーケンス図は紙に印刷されて利用されることが多
く、通常複数枚のシートからなる。そして、それぞれ一
意なシートページやシート名称などがつけられ、図面一
覧表としての目次がつけられている。そしてこれら全て
の作成、管理は設計者が行っており、大きな負担となっ
ていた。
FIG. 18 is a diagram showing a flowchart of the operation of the control circuit design support apparatus according to the fourth embodiment of the present invention. The operation of the control circuit design support device according to the fourth embodiment of the present invention will be described with reference to the drawings. Conventionally, generally, a relay sequence diagram is often used by being printed on paper, and usually consists of a plurality of sheets. Each sheet is given a unique sheet page or sheet name, and a table of contents as a drawing list is attached. All of these are created and managed by the designer, which is a heavy burden.

【0060】ここでは、上記各実施の形態と同様にシー
ケンス制御プログラムを作成した(図18のステップB
3)際に、設計者はシーケンス制御プログラム上で、紙
に印刷する際のシート(群)の区切りを明示的に指示す
る(図18のステップB32)。次に、プログラム変換
部1cでは、上記各実施の形態と同様に、シーケンス命
令に変換し(図18のステップC1)、リスト構造の構
築(図18のステップC2)を行う。次に、このリスト
構造から、制御回路が異なるシート間(シート区切り)
をまたがっているか否かを判断する(図18のステップ
D1)。
Here, a sequence control program is created in the same manner as in each of the above embodiments (step B in FIG. 18).
At the time of 3), the designer explicitly designates the delimiter of the sheet (group) when printing on paper on the sequence control program (step B32 in FIG. 18). Next, in the program conversion unit 1c, as in each of the above-described embodiments, the program is converted into a sequence command (step C1 in FIG. 18) and a list structure is constructed (step C2 in FIG. 18). Next, from this list structure, between sheets with different control circuits (sheet separation)
It is determined whether or not it is over (step D1 in FIG. 18).

【0061】次に、制御回路がシート区切りをまたがっ
て存在する場合、各シート区切りに当該の部分接続先の
情報を付加しておく(シート呼び合いの設定)(図18
のステップD2)。次に、プログラム変換部1cにてシ
ーケンス制御プログラムをリレーシーケンス図に変換す
るとき、プログラム変換部1cは設計者が指示したシー
ト区切りとシート区切りの間にあるシーケンス制御プロ
グラムをリレーシーケンス図に変換し、1枚のシート上
に展開する(図18のステップC5)。
Next, when the control circuit exists across the sheet breaks, the information of the relevant partial connection destination is added to each sheet break (setting of sheet calling) (FIG. 18).
Step D2). Next, when converting the sequence control program into the relay sequence diagram by the program conversion unit 1c, the program conversion unit 1c converts the sequence control program between the sheet breaks designated by the designer into the relay sequence diagram. It is developed on one sheet (step C5 in FIG. 18).

【0062】次に、こうして作成された1枚のシートに
対して、それぞれ一意なシートページ、シート名称が自
動的にまたは管理ツールを用いて設計者の手作業によっ
て入力される(図18のステップD3)。次に、これら
のリストを自動作成することによってシート目次を自動
生成することができる(図18のステップD4)。以上
のステップC5、ステップD3、ステップD4を全ての
シート区切りとシート区切りとの間に対して行ってい
く。このように目次を生成し、印刷時に一つの制御回路
が複数のシート(群)に分割される場合、その接続関係
を、図面の該当部分に接続先のシートページを書きこ
む。このことによって、複数シートにわたる同一制御回
路の呼び合い(接続先)を図面に確実に反映することが
できる。
Next, a unique sheet page and unique sheet name are automatically or manually entered by the designer using the management tool for one sheet thus created (step in FIG. 18). D3). Next, a sheet table of contents can be automatically generated by automatically creating these lists (step D4 in FIG. 18). The above steps C5, D3, and D4 are performed between all sheet breaks. In this way, when the table of contents is generated and one control circuit is divided into a plurality of sheets (groups) at the time of printing, the connection relationship is written in the corresponding sheet page of the drawing. As a result, the calling (connection destination) of the same control circuit over a plurality of sheets can be surely reflected in the drawing.

【0063】上記のように構成された実施の形態4の制
御回路設計支援装置は、シーケンス制御プログラムに複
数シート区切りを設定しそのシート区切り毎にリレーシ
ーケンス図へと変換し、1枚の紙に印刷したときにシー
トページ、シート名称および目次を容易に設定すること
ができ、さらにシート(群)を越えた部分のつながりを
確実に反映させることができる。
The control circuit design support apparatus according to the fourth embodiment configured as described above sets a plurality of sheet breaks in the sequence control program, converts each sheet break into a relay sequence diagram, and converts it into one sheet of paper. The sheet page, the sheet name, and the table of contents can be easily set when printed, and the connection of the portions beyond the sheet (group) can be surely reflected.

【0064】実施の形態5.この発明の実施の形態5で
はリスト構造を利用して電気的に同一な性質を持つ電線
を見つける手段を設けることによって、自動的に回路で
一意な識別子を電線に割り付けるものについて説明す
る。
Embodiment 5. In the fifth embodiment of the present invention, description will be given of a method of automatically assigning a unique identifier to a wire in a circuit by providing a means for finding a wire having an electrically identical property by using a list structure.

【0065】図19はこの発明の実施の形態5の制御回
路設計支援装置のフローチャートを示す図である。図に
基づいてこの発明の実施の形態5の制御回路設計支援装
置の動作について説明する。まず上記各実施の形態と同
様に、シーケンス制御プログラムを作成し(図19のス
テップB3)、シーケンス命令に変換し(図19のステ
ップC1)、リスト構造を構築する(図19のステップ
C2)。次にここでは接続変換データベースとして、線
の性質についての項目を追加したものを準備しておく。
そして、接続変換データベースを参照しながら電気的に
同一な性質を持つ電線を見つける(図19のステップE
1)。
FIG. 19 is a diagram showing a flowchart of the control circuit design support apparatus according to the fifth embodiment of the present invention. The operation of the control circuit design support apparatus according to the fifth embodiment of the present invention will be described with reference to the drawings. First, as in each of the above embodiments, a sequence control program is created (step B3 in FIG. 19), converted into a sequence command (step C1 in FIG. 19), and a list structure is constructed (step C2 in FIG. 19). Next, here, as a connection conversion database, a database to which an item regarding the property of the line is added is prepared.
Then, referring to the connection conversion database, find an electric wire having the same electrical property (step E in FIG. 19).
1).

【0066】図20に線の性質についての項目を追加し
た接続変換データベースの内容の一部を示す。尚、ここ
では線番号の取り方は単純な数字の連番だけでなく、例
えばシートページやアルファベットなどを組み込んだ連
番をつけることもできる。次に、それぞれに一意な線番
号を割り付ける(図19のステップE2)。次に、この
線番号を反映して図面を作成する(図19のステップC
5)。
FIG. 20 shows a part of the contents of the connection conversion database in which the item regarding the property of the line is added. Here, the line numbers are not limited to simple numbered serial numbers, but may be serial numbers including, for example, a sheet page or an alphabet. Next, a unique line number is assigned to each (step E2 in FIG. 19). Next, a drawing is created by reflecting this line number (step C in FIG. 19).
5).

【0067】上記のように構成された実施の形態5の制
御回路設計支援装置は、制御回路を構成する器具を接続
する全ての電線において、一意な識別を行うことができ
る。
The control circuit design support apparatus according to the fifth embodiment configured as described above can uniquely identify all the electric wires that connect the instruments that form the control circuit.

【0068】実施の形態6.この実施の形態6ではシー
ケンス制御プログラム内のコイルおよび接点に、それが
制御盤内で相当する器具の形名の情報を持たせ、その器
具に関するデータを蓄えた器具データベース5e(図1
参照)を備える。このことにより、その器具に結線する
端子を自動的に割り当てることができる。
Sixth Embodiment In the sixth embodiment, the coils and contacts in the sequence control program are given information on the model name of the corresponding device in the control panel, and the device database 5e (FIG.
See). As a result, the terminals to be connected to the device can be automatically assigned.

【0069】図21はこの発明の実施の形態6の制御回
路設計支援装置の動作を説明するためのフローチャート
の図を示す。まず上記各実施の形態と同様に、シーケン
ス制御プログラムを作成する(図21のステップB
3)。次に、シーケンス制御プログラム内のコイルおよ
び接点に器具の形名情報を持たせるため、器具形名属性
を追加する(図21のステップB33)。
FIG. 21 is a flow chart for explaining the operation of the control circuit design support device according to the sixth embodiment of the present invention. First, similarly to each of the above-described embodiments, a sequence control program is created (step B in FIG. 21).
3). Next, a device model name attribute is added in order to have the model name information of the device in the coils and contacts in the sequence control program (step B33 in FIG. 21).

【0070】この場合の、コイルおよび接点の持つデー
タ構造の例を図22に示す。また器具の形名とその器具
に関するデータ、例えば器具の持つ接点の種類、数、端
子番号などを蓄積した器具データベース5e(図1参
照)をファイル部5に予め準備しておく。次に、シーケ
ンス命令に変換し(図21のステップC1)、リスト構
造を構築する(図21のステップC2)。
FIG. 22 shows an example of the data structure of the coil and the contact in this case. An instrument database 5e (see FIG. 1) that stores the model name of the instrument and data relating to the instrument, for example, the type, number, and terminal number of the contacts possessed by the instrument is prepared in the file unit 5 in advance. Next, it is converted into a sequence command (step C1 in FIG. 21) and a list structure is constructed (step C2 in FIG. 21).

【0071】次に、プログラム変換部1cはパーツの持
つ器具形名属性をもとに器具データベース5eを参照
し、そのパーツの性質に合った端子番号を選択して端子
を割り付ける(図21のステップF1)。次に、デバイ
ス名ごとに使用した端子を記入した器具端子管理表を作
成する(図21のステップF2)。このことで、使用済
みの端子に新たな端子が割りつかないように管理する。
Next, the program conversion unit 1c refers to the instrument database 5e based on the instrument model name attribute of the part, selects the terminal number that matches the property of the part, and assigns the terminal (step in FIG. 21). F1). Next, a device terminal management table in which the terminals used for each device name are entered is created (step F2 in FIG. 21). This manages the new terminal so that it cannot be used.

【0072】次に、器具の持つ接点数と使用されている
端子数とを比較して(図21のステップF3)使用され
ている端子数が多い場合、プログラム変換部1cは当該
コイルと等しい動作をするコイル(器具)を自動的に追
加する(図21のステップF4)。このことで、余剰接
点を割りつけることを可能にする。
Next, the number of contacts of the device is compared with the number of terminals used (step F3 in FIG. 21). If the number of terminals used is large, the program conversion section 1c operates in the same manner as the coil. A coil (apparatus) for automatically adding is added (step F4 in FIG. 21). This makes it possible to allocate surplus contacts.

【0073】上記のように構成された実施の形態6の制
御回路設計支援装置は、器具の端子への配線の有無を確
認し、不足の場合には所望の器具を追加することができ
る。
The control circuit design support apparatus according to the sixth embodiment having the above-described configuration can confirm the presence / absence of wiring to the terminal of the device, and can add a desired device if there is a shortage.

【0074】[0074]

【発明の効果】以上のように、この発明の請求項1によ
れば、被制御機器の制御を行う制御回路を設計するため
の制御回路設計支援装置において、制御回路の内、ハー
ドウェアにて構成される箇所を論理回路として制御回路
の全ての箇所を論理回路にて作成する論理回路作成部
と、論理回路をシミュレーションするシミュレーション
実行部とを備え、シミュレーションの結果に不備が生じ
た場合には論理回路の再作成を論理回路作成部にて行う
ので、リレーシーケンスで実現される制御回路をシミュ
レーションして論理的に確認することができる制御回路
設計支援装置を提供することが可能となる。
As described above, according to the first aspect of the present invention, in the control circuit design support device for designing the control circuit for controlling the controlled device, the hardware is included in the control circuit. A logic circuit creation unit that creates all the parts of the control circuit by using the logic circuits as the constituent parts and a simulation execution part that simulates the logic circuit, and if there is a defect in the simulation result, Since the logic circuit is recreated by the logic circuit creation unit, it is possible to provide a control circuit design support device capable of simulating and logically confirming a control circuit realized by a relay sequence.

【0075】また、この発明の請求項2によれば、請求
項1において、シミュレーション実行部にて正常と判断
された論理回路の内ハードウェアの部分を、ハードウェ
ア回路図に変換する変換部を備えたので、リレーシーケ
ンスで実現される制御回路をシミュレーションして論理
的に確認した後にハードウェアを作成することができる
制御回路設計支援装置を提供することが可能となる。
According to a second aspect of the present invention, there is provided a conversion section for converting the hardware portion of the logic circuit determined to be normal by the simulation execution section in the first aspect into a hardware circuit diagram. Since it is provided, it is possible to provide a control circuit design support device capable of creating hardware after simulating and logically confirming a control circuit realized by a relay sequence.

【0076】また、この発明の請求項3によれば、請求
項1または請求項2において、制御回路がハードウェア
とソフトウェアとを混在してなる場合、論理回路作成部
では、論理回路の内、ハードウェアまたはソフトウェア
部分であることが認識可能な標識を付加し、変換部で
は、論理回路の内ハードウェアに対応する箇所のみを抽
出して変換を行うとともに、ハードウェアとソフトウェ
アとの接続を標識に基づいて設計するので、ハードウェ
アとソフトウェアとの接続を確実に行うことができる制
御回路設計支援装置を提供することが可能となる。
According to a third aspect of the present invention, in the first or second aspect, when the control circuit is a mixture of hardware and software, in the logic circuit creating section, A label that can be recognized as hardware or software is added, and the conversion unit extracts only the portion of the logic circuit that corresponds to the hardware and performs conversion, and the connection between the hardware and software is labeled. Since it is designed based on, it is possible to provide a control circuit design support device capable of reliably connecting hardware and software.

【0077】また、この発明の請求項4によれば、請求
項1ないし請求項3のいずれかにおいて、制御回路に、
複数のハードウェアにてなる群が、複数存在する場合、
論理回路作成部では、群毎に認識可能な群標識を付加
し、変換部では、群標識に基づいて各群間の接続を設計
するので、各群間が確実に判断し、各群間の接続を確認
することができる制御回路設計支援装置を提供すること
が可能となる。
According to a fourth aspect of the present invention, in any one of the first to third aspects, the control circuit includes:
If there are multiple groups of multiple hardware,
The logic circuit creation unit adds a recognizable group marker for each group, and the conversion unit designs the connection between each group based on the group marker. It is possible to provide a control circuit design support device capable of confirming connection.

【0078】また、この発明の請求項5によれば、請求
項1ないし請求項4のいずれかにおいて、論理回路作成
部では、制御回路の内、電気的に同一な性質を有する電
線毎に認識可能な電線標識を付加し、変換部では、電線
標識に基づいて設計するので、同一の性質を有する電線
を容易に確認することができる制御回路設計支援装置を
提供することが可能となる。
According to a fifth aspect of the present invention, in any one of the first to fourth aspects, the logic circuit creation unit recognizes each electric wire in the control circuit which has electrically the same property. It is possible to provide a control circuit design support device capable of easily confirming an electric wire having the same property because a possible electric wire mark is added and the conversion unit is designed based on the electric wire mark.

【0079】また、この発明の請求項6によれば、請求
項1ないし請求項5のいずれかにおいて、論理回路作成
部では、制御回路を構成する各部品に器具形名を割り付
け、変換部では、器具形名から器具に関する情報を取得
し、器具の端子への配線の有無を管理するので、器具の
端子への配線の有無を管理でき、器具の端子が少ない場
合には所望の器具を配設することができる制御回路設計
支援装置を提供することが可能となる。
According to a sixth aspect of the present invention, in any one of the first to fifth aspects, the logic circuit creating section assigns an instrument model name to each component forming the control circuit, and the converting section The device information is acquired from the model name of the device and the presence / absence of wiring to the device terminals is managed.Therefore, the presence / absence of wiring to the device terminals can be managed. It is possible to provide a control circuit design support device that can be installed.

【図面の簡単な説明】[Brief description of drawings]

【図1】 この発明の実施の形態1の制御回路設計支援
装置の構成を示すブロック図である。
FIG. 1 is a block diagram showing a configuration of a control circuit design support device according to a first embodiment of the present invention.

【図2】 図1に示した制御回路設計支援装置の動作を
説明するためのフローチャートを示した図である。
FIG. 2 is a diagram showing a flowchart for explaining an operation of the control circuit design support device shown in FIG.

【図3】 この発明の実施の形態1の電源分岐の入力例
を示した図である。
FIG. 3 is a diagram showing an input example of a power supply branch according to the first embodiment of the present invention.

【図4】 この発明の実施の形態1のシーケンス制御プ
ログラムの例を示した図である。
FIG. 4 is a diagram showing an example of a sequence control program according to the first embodiment of the present invention.

【図5】 図4に示したシーケンス制御プログラムのシ
ーケンス命令表現を示した図である。
5 is a diagram showing a sequence instruction expression of the sequence control program shown in FIG.

【図6】 この発明の実施の形態1のリスト構造を構成
するセルの概念を示した図である。
FIG. 6 is a diagram showing the concept of cells constituting the list structure according to the first embodiment of the present invention.

【図7】 この発明の実施の形態1のリスト構造を構築
するルールを示した図である。
FIG. 7 is a diagram showing rules for constructing a list structure according to the first embodiment of the present invention.

【図8】 図4に示した上部のシーケンス制御プログラ
ムに対するリスト構造を構築する際のスタックおよびリ
スト構造の推移を示す概念図である。
FIG. 8 is a conceptual diagram showing a transition of a stack and a list structure when constructing a list structure for the upper sequence control program shown in FIG.

【図9】 図4に示した上部のシーケンス制御プログラ
ムに対するリスト構造を構築する際のスタックおよびリ
スト構造の推移を示す概念図である。
9 is a conceptual diagram showing a transition of a stack and a list structure when constructing a list structure for the upper sequence control program shown in FIG.

【図10】 この発明の実施の形態1のパーツ変換デー
タベースの例を示した図である。
FIG. 10 is a diagram showing an example of a parts conversion database according to the first embodiment of the present invention.

【図11】 この発明の実施の形態1の接続変換データ
ベースの例を示した図である。
FIG. 11 is a diagram showing an example of a connection conversion database according to the first embodiment of the present invention.

【図12】 図4に示したシーケンス制御プログラムを
変換したリレーシーケンス図である。
12 is a relay sequence diagram obtained by converting the sequence control program shown in FIG.

【図13】 この発明の実施の形態2の制御回路設計支
援装置の動作を説明するためのフローチャートを示した
図である。
FIG. 13 is a diagram showing a flowchart for explaining the operation of the control circuit design support device according to the second embodiment of the present invention.

【図14】 この発明の実施の形態2のシーケンス制御
プログラムの例を示した図である。
FIG. 14 is a diagram showing an example of a sequence control program according to the second embodiment of the present invention.

【図15】 図14に示したシーケンス制御プログラム
を変換したリレーシーケンス図である。
15 is a relay sequence diagram obtained by converting the sequence control program shown in FIG.

【図16】 この発明の実施の形態3の制御回路設計支
援装置の動作を説明するためのフローチャートを示した
図である。
FIG. 16 is a diagram showing a flowchart for explaining the operation of the control circuit design support device according to the third embodiment of the present invention.

【図17】 この発明の実施の形態3のデバイスの持つ
情報を表す概念図である。
FIG. 17 is a conceptual diagram showing information held by the device according to the third embodiment of the present invention.

【図18】 この発明の実施の形態4の制御回路設計支
援装置の動作を説明するためのフローチャートを示した
図である。
FIG. 18 is a diagram showing a flowchart for explaining the operation of the control circuit design support device according to the fourth embodiment of the present invention.

【図19】 この発明の実施の形態5の制御回路設計支
援装置の動作を説明するためのフローチャートを示した
図である。
FIG. 19 is a diagram showing a flowchart for explaining the operation of the control circuit design support device according to the fifth embodiment of the present invention.

【図20】 この発明の実施の形態5の接続変換データ
ベースの例を示した図である。
FIG. 20 is a diagram showing an example of a connection conversion database according to the fifth embodiment of the present invention.

【図21】 この発明の実施の形態6の制御回路設計支
援装置の動作を説明するためのフローチャートを示した
図である。
FIG. 21 is a diagram showing a flowchart for explaining the operation of the control circuit design support device according to the sixth embodiment of the present invention.

【図22】 この発明の実施の形態6のデバイスの持つ
情報を表す概念図である。
FIG. 22 is a conceptual diagram showing information held by the device according to the sixth embodiment of the present invention.

【図23】 従来の制御回路設計支援装置の動作を説明
するためのフローチャートを示した図である。
FIG. 23 is a view showing a flowchart for explaining the operation of the conventional control circuit design support device.

【符号の説明】[Explanation of symbols]

1 処理部、1a シーケンス制御プログラム作成部、
1b シミュレーション実行部、1c プログラム変換
部、2 入力装置、3 表示装置、4 印刷装置、5
ファイル部、5a シーケンス制御プログラム格納部、
5b パーツ変換データベース、5c 接続変換データ
ベース、5d デバイス属性リスト、5e 器具データ
ベース、5f リレーシーケンス図面格納部。
1 processing unit, 1a sequence control program creation unit,
1b Simulation Execution Unit, 1c Program Conversion Unit, 2 Input Device, 3 Display Device, 4 Printing Device, 5
File section, 5a Sequence control program storage section,
5b Parts conversion database, 5c Connection conversion database, 5d Device attribute list, 5e Instrument database, 5f Relay sequence drawing storage unit.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 好本 彰 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 (72)発明者 北野 智丈 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 Fターム(参考) 5B046 AA07 BA07 CA04 DA05 GA01 GA02 JA03 JA05 5B048 AA01 DD14 DD15 5H220 BB09 CX02 JJ12 JJ24 JJ42 JJ57 KK08 LL06    ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Akira Yoshimoto             2-3 2-3 Marunouchi, Chiyoda-ku, Tokyo             Inside Ryo Electric Co., Ltd. (72) Inventor Tomotake Kitano             2-3 2-3 Marunouchi, Chiyoda-ku, Tokyo             Inside Ryo Electric Co., Ltd. F-term (reference) 5B046 AA07 BA07 CA04 DA05 GA01                       GA02 JA03 JA05                 5B048 AA01 DD14 DD15                 5H220 BB09 CX02 JJ12 JJ24 JJ42                       JJ57 KK08 LL06

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 被制御機器の制御を行う制御回路を設計
するための制御回路設計支援装置において、上記制御回
路の内、ハードウェアにて構成される箇所を論理回路と
して上記制御回路の全ての箇所を論理回路にて作成する
論理回路作成部と、上記論理回路をシミュレーションす
るシミュレーション実行部とを備え、上記シミュレーシ
ョンの結果に不備が生じた場合には上記論理回路の再作
成を上記論理回路作成部にて行うことを特徴とする制御
回路設計支援装置。
1. A control circuit design support device for designing a control circuit for controlling a controlled device, wherein a portion of the control circuit configured by hardware is a logic circuit and all of the control circuits are provided. A logic circuit creation unit that creates a location with a logic circuit and a simulation execution unit that simulates the logic circuit are provided. If a defect occurs in the result of the simulation, the logic circuit creation is performed to recreate the logic circuit. A control circuit design support device characterized in that it is performed by a department.
【請求項2】 シミュレーション実行部にて正常と判断
された論理回路の内ハードウェアの部分を、ハードウェ
ア回路図に変換する変換部を備えたことを特徴とする請
求項1に記載の制御回路設計支援装置。
2. The control circuit according to claim 1, further comprising a conversion unit that converts a hardware portion of the logic circuit determined to be normal by the simulation execution unit into a hardware circuit diagram. Design support device.
【請求項3】 制御回路がハードウェアとソフトウェア
とを混在してなる場合、論理回路作成部では、上記制御
回路の内、上記ハードウェアまたは上記ソフトウェア部
分であることが認識可能な標識を付加し、変換部では、
上記制御回路の内上記ハードウェアに対応する箇所のみ
を抽出して変換を行うとともに、上記ハードウェアと上
記ソフトウェアとの接続を上記標識に基づいて設計する
ことを特徴とする請求項2に記載の制御回路設計支援装
置。
3. When the control circuit is a mixture of hardware and software, the logic circuit creation unit adds a marker recognizable as the hardware or the software portion of the control circuit. , In the converter,
The part of the control circuit corresponding to the hardware is extracted and converted, and the connection between the hardware and the software is designed based on the sign. Control circuit design support device.
【請求項4】 制御回路に、複数のハードウェアにてな
る群が、複数存在する場合、論理回路作成部では、上記
群毎に認識可能な群標識を付加し、変換部では、上記群
標識に基づいて上記各群間の接続を設計することを特徴
とする請求項1ないし請求項3のいずれかに記載の制御
回路設計支援装置。
4. When the control circuit has a plurality of groups of a plurality of hardware, the logic circuit creating unit adds a recognizable group marker for each group, and the converting unit adds the group marker. 4. The control circuit design support device according to claim 1, wherein the connection between each group is designed based on the above.
【請求項5】 論理回路作成部では、制御回路の内、電
気的に同一な性質を有する電線毎に認識可能な電線標識
を付加し、変換部では、上記電線標識に基づいて設計す
ることを特徴とする請求項1ないし請求項4のいずれか
に記載の制御回路設計支援装置。
5. The logic circuit creation unit adds a recognizable electric wire marker for each electric wire of the control circuit that has electrically the same property, and the conversion unit designs based on the electric wire marker. The control circuit design support device according to any one of claims 1 to 4, which is characterized.
【請求項6】 論理回路作成部では、制御回路を構成す
る各部品に器具形名を割り付け、変換部では、上記器具
形名から器具に関する情報を取得し、上記器具の端子へ
の配線の有無を管理することを特徴とする請求項1ない
し請求項5のいずれかに記載の制御回路設計支援装置。
6. The logic circuit creation unit assigns an instrument model name to each component forming the control circuit, and the conversion unit obtains information about the instrument from the instrument model name, and whether or not there is wiring to a terminal of the instrument. 6. The control circuit design support device according to claim 1, wherein the control circuit design support device manages
JP2001214756A 2001-07-16 2001-07-16 Device for supporting control circuit design Pending JP2003030263A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001214756A JP2003030263A (en) 2001-07-16 2001-07-16 Device for supporting control circuit design

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001214756A JP2003030263A (en) 2001-07-16 2001-07-16 Device for supporting control circuit design

Publications (1)

Publication Number Publication Date
JP2003030263A true JP2003030263A (en) 2003-01-31

Family

ID=19049519

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001214756A Pending JP2003030263A (en) 2001-07-16 2001-07-16 Device for supporting control circuit design

Country Status (1)

Country Link
JP (1) JP2003030263A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008129848A (en) * 2006-11-21 2008-06-05 Toshiba Mitsubishi-Electric Industrial System Corp Designing method of interboard external line cable
JP2013077104A (en) * 2011-09-30 2013-04-25 Hitachi Ltd Logic conversion device, logic conversion method and program
US9557726B2 (en) 2012-11-26 2017-01-31 Mitsubishi Electric Corporation Ladder program display device and ladder program display method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008129848A (en) * 2006-11-21 2008-06-05 Toshiba Mitsubishi-Electric Industrial System Corp Designing method of interboard external line cable
JP2013077104A (en) * 2011-09-30 2013-04-25 Hitachi Ltd Logic conversion device, logic conversion method and program
US9557726B2 (en) 2012-11-26 2017-01-31 Mitsubishi Electric Corporation Ladder program display device and ladder program display method

Similar Documents

Publication Publication Date Title
US7603183B1 (en) Editor device and recorded medium on which editor program is recorded
US7552024B2 (en) Circuit board diagnostic operating center
US7734357B2 (en) System for operating an installation by editing graphic objects
JP2010055571A (en) Control panel design support system
JP2009116743A (en) Three-dimensional cad system
JP2003030263A (en) Device for supporting control circuit design
JP2013016021A (en) Ladder program creation device and ladder program creation method
CN113705143B (en) Automatic simulation system and automatic simulation method
CN107291793B (en) PLC system specification generation assisting device
WO2023145062A9 (en) Sequence program display device and computer-readable storage medium
JPS6043777A (en) Design support system
JP2003223204A (en) Programming method of programmable controller, system thereof and recording medium thereof
JP5365961B2 (en) Jumper switching construction support system
JP2004021674A (en) Method and system for collating terminal block cable information in cad drawing
JP2023008070A (en) Drawing information extraction system and elementary wiring diagram/software logic diagram linkage simulation system
JPH11178175A (en) Method and information calculating apparatus for indoor connection in unit house
JP3248525B2 (en) Computer line configuration system and method
JP2022163323A (en) Design data generation device and design data generation method
KR100528832B1 (en) Method for circuit simulation using real image circuit diagram
JPS60173673A (en) Display diagram forming device in elementary wiring diagram forming system
JP2003284212A (en) Design assisting system
JPH03116275A (en) Test pattern production method and its processing system
CN117610470A (en) A macro form for electrical design
Heino Comparing commercial engineering program for DCS-systems
JP2001286060A (en) Method and apparatus for forming file for simulation

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061031

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070410