JP2003017359A - High capacity flat capacitor element and capacitor film and capacitor sheet constituting the same - Google Patents

High capacity flat capacitor element and capacitor film and capacitor sheet constituting the same

Info

Publication number
JP2003017359A
JP2003017359A JP2001201879A JP2001201879A JP2003017359A JP 2003017359 A JP2003017359 A JP 2003017359A JP 2001201879 A JP2001201879 A JP 2001201879A JP 2001201879 A JP2001201879 A JP 2001201879A JP 2003017359 A JP2003017359 A JP 2003017359A
Authority
JP
Japan
Prior art keywords
capacitor
film
vapor deposition
patterned metal
capacitor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001201879A
Other languages
Japanese (ja)
Inventor
Katsuhiko Hattori
克彦 服部
Takashi Terauchi
隆 寺内
Tomohiro Baba
智宏 馬場
Kazumi Onishi
一美 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KAKOGAWA PLASTIC KK
Panac Co Ltd
Original Assignee
KAKOGAWA PLASTIC KK
Panac Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KAKOGAWA PLASTIC KK, Panac Co Ltd filed Critical KAKOGAWA PLASTIC KK
Priority to JP2001201879A priority Critical patent/JP2003017359A/en
Publication of JP2003017359A publication Critical patent/JP2003017359A/en
Pending legal-status Critical Current

Links

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a high capacity flat capacitor element (multicapacitor element) which is arranged on a common substrate with IC and LSI and is suitable for forming a flat circuit board, and to provide a capacitor film and a capacitor sheet as semi-products. SOLUTION: A pair of capacitor films (first capacitor film and second capacitor film) where inorganic dielectric thin film layers and a plurality of pattern metallic vapor deposition electrodes which are two-dimensionally detached are sequentially formed on one face of a heat resistant insulating plastic film are prepared. The capacitor sheet is formed where the directions of faces with the pattern metallic vapor deposition electrodes arranged thereon become similar, and the corresponding pattern metallic vapor deposition electrodes on the first and second capacitor films are laminated and bonded so that they are almost overlapped and are not partially overlapped. A plurality of capacitor sheets are laminated and a through hole conductor path is formed in a non- overlap part and it is derived to one face of the laminate. Thus, a plurality of planar capacitor elements are arranged.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、各種電気・電子機
器において、IC、LSI等とともにプリント基板上に
配置されてフラット回路基板を形成するに適した(高容
量)フラットコンデンサ素子(マルチコンデンサ素
子)、ならびにその構成に適した半製品としてのコンデ
ンサフィルムおよびコンデンサシートに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flat capacitor element (multi-capacitor element) (multicapacitor element) suitable for forming a flat circuit board by being arranged on a printed circuit board together with IC, LSI and the like in various electric and electronic devices. ), And a capacitor film and a capacitor sheet as a semi-finished product suitable for the structure.

【0002】[0002]

【従来の技術】近年、電気・電子機器は、急速に小型、
薄型化が追求されており、機器に組込まれる個別部品の
小型化及びプリント基板への高密度実装が進展してい
る。
2. Description of the Related Art In recent years, electric and electronic devices have rapidly become smaller and smaller.
Thinning is pursued, and miniaturization of individual parts incorporated in equipment and high-density mounting on a printed circuit board are progressing.

【0003】半導体を始め、小型の抵抗器、低容量コン
デンサー等は、それぞれ薄型実装の対応技術によって著
しい進歩が見られ、実装総厚み1mm以下を実現してい
る。然るに、機器内で電源部、駆動部の回路部分では、
スイッチング電源部品、高容量コンデンサ使用の必要性
から薄型、高密度実装の実現が、その努力にもかかわら
ず、困難であり、機器全体の小型、薄型の高い目標を達
成し得ない状況にある。
Semiconductors, small resistors, low-capacitance capacitors, and the like have made remarkable progress due to their thin mounting technologies, and have achieved a total mounting thickness of 1 mm or less. However, in the circuit part of the power supply and drive in the equipment,
It is difficult to achieve thin and high-density mounting because of the necessity of using switching power supply parts and high-capacity capacitors, and despite the efforts, it is difficult to achieve the high goals of small size and low profile of the entire equipment.

【0004】電源部、駆動部を中心に使用される高容量
コンデンサには、設計仕様に基づき、アルミ電解コンデ
ンサ、アルミ固体電解コンデンサ、タンタル電解コンデ
ンサ、タンタル固体電解コンデンサ、各種高容量セラミ
ックコンデンサが使い分けられている。この内、素子容
積当りの容量が大きいため多用されるアルミあるいはタ
ンタル電解コンデンサは、電解液を使用した素子構造、
金属密封ケース使用などの制約から、形状が筒型、もし
くは角型となり、最も薄型化が困難である。
As the high-capacity capacitors mainly used in the power supply section and the drive section, aluminum electrolytic capacitors, aluminum solid electrolytic capacitors, tantalum electrolytic capacitors, tantalum solid electrolytic capacitors, and various high-capacity ceramic capacitors are used according to design specifications. Has been. Of these, aluminum or tantalum electrolytic capacitors that are often used because of their large capacity per element volume are
Due to restrictions such as the use of a metal sealed case, the shape is tubular or square, and it is the most difficult to make it thin.

【0005】固体電解コンデンサ及び高容量セラミック
コンデンサも、3mm以下の素子厚みを実現することは
困難で、且つ価格が高価である。
Also in solid electrolytic capacitors and high-capacity ceramic capacitors, it is difficult to realize an element thickness of 3 mm or less, and the price is high.

【0006】更に、上記のような高容量コンデンサは、
機器の設計に合わせて、個別に選択され、全て個別実装
されるのが通常である。
Further, the high capacity capacitor as described above is
It is usually selected individually according to the device design and all are individually mounted.

【0007】[0007]

【発明が解決しようとする課題】上述の事情に鑑み、本
発明の主要な目的は、IC、LSI等とともに共通回路
基板上に設置されるに適した高容量フラットコンデンサ
素子、好ましくは実装高さ3mm以下を実現し得る高容
量フラットコンデンサ素子、を提供することにある。
In view of the above-mentioned circumstances, a main object of the present invention is to provide a high capacity flat capacitor element suitable for installation on a common circuit board together with IC, LSI, etc., preferably a mounting height. It is to provide a high-capacity flat capacitor element capable of realizing 3 mm or less.

【0008】本発明の別の目的は、同一のコンデンサ素
子外形を有しながら、必要に応じて異なる容量を有する
複数のブロック化コンデンサ素子を内蔵するフラットコ
ンデンサ素子を提供することにある。
Another object of the present invention is to provide a flat capacitor element having a plurality of blocked capacitor elements having the same capacitor element outer shape but different capacitances as needed.

【0009】本発明の別の目的は、全体として薄型であ
りながら、多様な容量の単位あるいはブロック化コンデ
ンサ素子実現し得るフラットコンデンサ素子を提供する
ことにある。
Another object of the present invention is to provide a flat capacitor element which can be realized as a unit of various capacitances or a blocked capacitor element while being thin as a whole.

【0010】本発明の更なる目的は、上述したフラット
コンデンサ素子を構成するに適した半製品としてコンデ
ンサフィルムおよびコンデンサシートを提供することに
ある。
A further object of the present invention is to provide a capacitor film and a capacitor sheet as a semi-finished product suitable for constructing the above-mentioned flat capacitor element.

【0011】本発明の付随的な目的は、上述したフラッ
トコンデンサ素子を、IC、LSI等とともに同一基板
上に実装したフラット回路基板を提供することにある。
An additional object of the present invention is to provide a flat circuit board in which the above-mentioned flat capacitor element is mounted on the same board together with IC, LSI and the like.

【0012】[0012]

【課題を解決するための手段】製造される順番に述べる
と、まず、本発明のコンデンサフィルムは、耐熱絶縁性
プラスチックフィルムの一面に、無機誘電体薄膜層およ
び互いに平面的に離間した複数のパターン金属蒸着電極
の層を逐次形成してなる。
In the order of production, the capacitor film of the present invention comprises, first of all, an inorganic dielectric thin film layer and a plurality of patterns which are planarly spaced from each other on one surface of a heat resistant insulating plastic film. The metal vapor deposition electrode layers are successively formed.

【0013】また、本発明のコンデンサシートは、その
基本的な一形態として、それぞれが上記コンデンサフィ
ルムの構造を有する第1のコンデンサフィルムと第2の
コンデンサフィルムを、それらのパターン金属蒸着電極
を設けた面の向きが同一となり、且つ該第1と第2のコ
ンデンサフィルム上の対応するパターン金属蒸着電極が
概ね重畳するが部分的に非重畳となるように積層貼合し
てなる。
As a basic form of the capacitor sheet of the present invention, a first capacitor film and a second capacitor film each having the structure of the above-mentioned capacitor film are provided with patterned metal vapor deposition electrodes thereof. The laminated surfaces are laminated so that the facing surfaces of the patterned metal vapor deposition electrodes on the first and second capacitor films are substantially overlapped but partially non-overlapped.

【0014】上記部分的な非重畳関係は、例えば、上記
第1のコンデンサフィルムおよび第2のコンデンサフィ
ルム上の対応するパターン金属蒸着電極が、概ね同一の
形状を有するが、(イ)これら第1および第2のコンデ
ンサフィルムをわずかにずらせて積層することにより、
あるいは(ロ)互いに対応するパターン金属蒸着電極の
異なる位置に切欠きを設けることにより、達成される。
The partial non-overlapping relationship is, for example, that the corresponding patterned metal vapor deposition electrodes on the first capacitor film and the second capacitor film have substantially the same shape. And by laminating the second capacitor film with a slight offset,
Alternatively, (b) it is achieved by providing notches at different positions of the patterned metal vapor deposition electrodes corresponding to each other.

【0015】また、本発明のコンデンサシートは、より
完成品に近い形態として、前記第1のコンデンサフィル
ムと第2のコンデンサフィルムとが複数対含まれ、第1
のコンデンサフィルムと第2のコンデンサフィルム上の
対応する対をなすパターン金属蒸着電極の非重畳部の二
個所において、それぞれ、積層されたコンデンサフィル
ムの全てを貫通するスルーホールが形成され、該対応す
る対をなすパターン金属蒸着電極の一方および他方とに
互いに独立に接続された導体を該スルーホールを通じて
コンデンサシートの一面に露出させて、個々のコンデン
サ要素を形成し、結果として、前記コンデンサフィルム
の各々に形成したパターン金属蒸着電極の数と実質的に
同じ、複数のコンデンサ要素を有する構造とされる。
Further, the capacitor sheet of the present invention has a plurality of pairs of the first capacitor film and the second capacitor film as a form closer to a finished product, and
At two non-overlapping portions of the pair of patterned metal vapor deposition electrodes on the second capacitor film and the corresponding capacitor film, respectively, and through holes penetrating all of the laminated capacitor films are formed. Conductors independently connected to one and the other of the pair of patterned metal vapor deposition electrodes are exposed on one surface of the capacitor sheet through the through holes to form individual capacitor elements, resulting in each of the capacitor films. The structure has a plurality of capacitor elements, which is substantially the same as the number of patterned metal vapor deposition electrodes formed on the substrate.

【0016】また、本発明のフラットコンデンサ素子
は、上記コンデンサシートにおいて、前記複数のコンデ
ンサ要素を任意の数のブロックに分割し、個々のブロッ
ク毎に含まれるコンデンサ要素を共通に接続したブロッ
ク化コンデンサ要素を有する構造としたものである。
In the flat capacitor element of the present invention, in the capacitor sheet, the plurality of capacitor elements are divided into an arbitrary number of blocks, and the capacitor elements included in each block are commonly connected. The structure has elements.

【0017】更に、本発明の回路基板は、共通の基板上
に、ICまたはLSIと並置して、上記フラットコンデ
ンサ素子を設けてなる。
Further, the circuit board of the present invention is provided with the above flat capacitor element in parallel with an IC or an LSI on a common board.

【0018】[0018]

【発明の実施の形態】以下、本発明を、その実施態様に
関し、図面を参照しつつ、更に具体的に説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, the present invention will be described more specifically with reference to the accompanying drawings with respect to its embodiments.

【0019】図1は、本発明のコンデンサフィルムの一
実施例の厚さ方向部分模式断面図である。図1を参照し
て、コンデンサフィルムAは、耐熱絶縁性プラスチック
フィルム1の一面上に、無機誘電体薄膜層2および互い
に平面的に離間した複数のパターン金属蒸着電極(以
下、単に「パターン電極」と呼ぶことがある)3の層を
逐次形成してある。
FIG. 1 is a partial schematic sectional view in the thickness direction of an embodiment of the capacitor film of the present invention. Referring to FIG. 1, a capacitor film A includes an inorganic dielectric thin film layer 2 and a plurality of patterned metal vapor deposition electrodes (hereinafter, simply referred to as “pattern electrodes”) which are planarly spaced from each other on one surface of a heat resistant insulating plastic film 1. 3 layers are formed successively.

【0020】耐熱絶縁性プラスチックフィルム1を構成
するフィルム材料は、一般に金属化フィルムコンデンサ
の基材フィルムとして用いられるフィルム材料が用いら
れるが、より好ましくは、無機誘電体薄膜層2を形成す
る好ましい方法としての蒸着条件(例えば100〜15
0℃)、後述するスルーホールの導体充填条件(メッキ
あるいはメタリコン)、更には、プリント基板への実装
工程で本発明のコンデンサ素子が受ける可能性のある温
度条件(例えば260℃)に耐える耐熱性および必要に
応じて耐薬品性、更には熱収縮率5%未満の条件を満た
すフィルム材料により構成されていることが好ましい。
好ましい耐熱絶縁性フィルム材料の例としては、ポリエ
チレンナフタレート、ポリフェニレンサルファイド、ポ
リエーテルスルホン、ポリエーテルエーテルケトン、シ
ンジオタクチックポリスチレン、ポリアラミド、ポリイ
ミド等が挙げられる。この耐熱絶縁性フィルム1の厚み
は、一般に0.5〜25μmの範囲が好ましく用いられ
るが、得られる本発明のコンデンサ素子を高容量化すべ
く積層数を増し(例えばコンデンサフィルムとして10
0〜1000層)、なお且つコンデンサ素子の総厚みを
3mm以下に抑えるためには、0.5〜6μm程度の厚
さがより好ましい。
As the film material constituting the heat resistant insulating plastic film 1, a film material generally used as a base film of a metallized film capacitor is used, and more preferably, a preferred method of forming the inorganic dielectric thin film layer 2 is used. Deposition conditions (for example, 100 to 15)
0 ° C.), through-hole conductor filling conditions (plating or metallikon) described later, and heat resistance that can withstand the temperature conditions (for example, 260 ° C.) that the capacitor element of the present invention may undergo during the mounting process on a printed circuit board. And, if necessary, it is preferably composed of a film material satisfying the conditions of chemical resistance and further the heat shrinkage ratio of less than 5%.
Examples of preferable heat-resistant insulating film materials include polyethylene naphthalate, polyphenylene sulfide, polyether sulfone, polyether ether ketone, syndiotactic polystyrene, polyaramid, and polyimide. Generally, the thickness of the heat resistant insulating film 1 is preferably in the range of 0.5 to 25 μm, but the number of layers is increased to increase the capacity of the obtained capacitor element of the present invention (for example, 10
0 to 1000 layers), and in order to suppress the total thickness of the capacitor element to 3 mm or less, a thickness of about 0.5 to 6 μm is more preferable.

【0021】無機誘電体薄膜層2を構成する無機誘電体
としては、固有誘電率が10以上、特に50以上のもの
が好ましく、例えば、チタン酸バリウムをはじめとする
チタン酸塩、酸化チタン、酸化タンタル、Pb系複合ペ
ロブスカイト化合物、ならびにこれらを主成分とする混
合物および複合酸化物からなる群より選ばれた無機誘電
体が用いられる。
The inorganic dielectric material constituting the inorganic dielectric thin film layer 2 preferably has an intrinsic dielectric constant of 10 or more, particularly 50 or more. For example, titanates such as barium titanate, titanium oxide, and oxides. An inorganic dielectric selected from the group consisting of tantalum, Pb-based composite perovskite compounds, and mixtures and complex oxides containing these as the main components is used.

【0022】無機誘電体薄膜層2を、プラスチックフィ
ルム1上に形成する方法としては、無機誘電体粉末を分
散させた塗料を塗布し、乾燥させるコーティング方式、
真空下、無機誘電体ターゲットに電子ビームあるいはイ
オンビームを照射して無機誘電体の飛散物を蒸着させる
スパッタリング方式等が用いられるが、無機誘電体薄膜
層の形成効果からは、スパッタリング方式が好ましく用
いられる。
As a method for forming the inorganic dielectric thin film layer 2 on the plastic film 1, a coating method in which a coating material in which an inorganic dielectric powder is dispersed is applied and dried,
A sputtering method or the like in which an inorganic dielectric target is irradiated with an electron beam or an ion beam to deposit scattered matter of the inorganic dielectric under vacuum is used, but the sputtering method is preferably used from the effect of forming the inorganic dielectric thin film layer. To be

【0023】高容量フラットコンデンサ素子を形成する
目的からは、無機誘電体薄膜層2は、0.01〜1μ
m、特に0.05〜0.5μm、の範囲の厚さとするこ
とが好ましい。上述したような無機誘電体は、従来、磁
気コンデンサに用いられてきたが、その無機誘電体層
は、一般に粉末無機誘電体の成形・焼成の工程を経て得
られるものであり、その厚さは数μmないしmmオーダ
ーであった。これは、誘電体層の厚みに反比例するコン
デンサ容量を考慮すると好ましくない。これに対し、本
発明では、靭性に優れるプラスチックフィルム1との積
層効果ならびに好ましくはスパッタリングにより形成さ
れる誘電体層2の緻密構造により、上記のような厚さの
薄膜層として、且つ大面積化しても、全体として複合フ
ィルム強度、従ってコンデンサフィルムAの強度は、そ
の後の積層貼合等の操作に充分耐え得るものとなり、ま
た、後述する接着剤を介しての積層貼合により、最終的
に得られる積層コンデンサ素子としても充分な強度が与
えられる。
For the purpose of forming a high capacity flat capacitor element, the inorganic dielectric thin film layer 2 has a thickness of 0.01-1 μm.
The thickness is preferably in the range of m, particularly 0.05 to 0.5 μm. The above-mentioned inorganic dielectric has been used for a magnetic capacitor in the past, but the inorganic dielectric layer is generally obtained through a step of molding and firing a powder inorganic dielectric, and its thickness is It was on the order of several μm to mm. This is not preferable considering the capacitance of the capacitor, which is inversely proportional to the thickness of the dielectric layer. On the other hand, in the present invention, due to the stacking effect with the plastic film 1 having excellent toughness and the dense structure of the dielectric layer 2 which is preferably formed by sputtering, a thin film layer having the above-described thickness and a large area can be obtained. However, the strength of the composite film as a whole, and hence the strength of the capacitor film A, can sufficiently withstand the subsequent operations such as laminating and laminating, and finally by laminating and laminating with an adhesive described later, Sufficient strength is given to the obtained multilayer capacitor element.

【0024】次いで、無機誘電体薄膜層2上に、互いに
平面的に離間した複数のパターン金属蒸着電極(パター
ン電極)3の層を設ける。パターン電極3の平面形状と
しては、例えば図2(その詳細は後述する)の(a)に
示すような四角形(正方形ないし矩形)3aが用いられ
るが、丸形あるいは六角形など任意の形状であり得る。
また図2(b)に示すように、適宜の個所に切り欠き3
cを設けた(例えば四角)形状3b1あるいは3b2と
することもできる。個々のコンデンサフィルムA上に設
けられる複数のパターン電極3の形状は異ならせること
もできるが、本発明の目的のためには、同一形状のもの
を多数配列する方が適している。
Next, a plurality of layers of patterned metal vapor deposition electrodes (pattern electrodes) 3 are provided on the inorganic dielectric thin film layer 2 so as to be planarly separated from each other. As the planar shape of the pattern electrode 3, for example, a quadrangle (square or rectangle) 3a as shown in (a) of FIG. 2 (details of which will be described later) is used, but it may be any shape such as a round shape or a hexagon. obtain.
In addition, as shown in FIG. 2B, the notch 3 is formed at an appropriate position.
The shape 3b1 or 3b2 provided with c (for example, a square) may be used. The shape of the plurality of pattern electrodes 3 provided on each capacitor film A may be different, but for the purpose of the present invention, it is more suitable to arrange a plurality of the same shape.

【0025】このような離間したパターン電極3は、A
l、Zn等の蒸着金属、好ましくはAlを、例えば特公
平3−59981号公報あるいは特公平8−26449
号公報に記載されるように、非電極形成部に(好ましく
はパーフロロアルキルポリエーテルからなる)マスキン
グ油をパターン塗布した後、非塗布部(すなわち電極形
成部)に選択的に金属蒸着を行う方法により好ましく形
成されるほか、非電極形成部に水性インキをパターン塗
布した後、全面に金属蒸着を行い、その後、非電極形成
部の蒸着金属をその下の水性インキパターンとともに水
洗除去して、パターン電極3を選択的に残す方法によっ
ても形成可能である。電極形成のための、金属蒸着は、
スパッタリング等を含む蒸着法が一般に採用可能である
が、蒸着源の加熱による狭義の真空蒸着法が簡便であ
り、且つ精細なパターン形成のために好ましく採用され
る。
The pattern electrodes 3 thus separated are
1, vapor-deposited metal such as Zn, preferably Al, for example, Japanese Patent Publication No. 3-59981 or Japanese Patent Publication No. 8-26449.
As described in Japanese Patent Application Laid-Open No. 2004-242242, a masking oil (preferably made of perfluoroalkyl polyether) is pattern-coated on a non-electrode forming portion, and then metal deposition is selectively performed on the non-coating portion (that is, an electrode forming portion). In addition to being preferably formed by the method, after the aqueous ink is pattern-coated on the non-electrode forming portion, metal vapor deposition is performed on the entire surface, and then the deposited metal of the non-electrode forming portion is removed by washing with the aqueous ink pattern below. It can also be formed by a method of selectively leaving the pattern electrode 3. Metal deposition for electrode formation is
Although a vapor deposition method including sputtering or the like can be generally adopted, a vacuum vapor deposition method in a narrow sense by heating the vapor deposition source is simple and is preferably used for forming a fine pattern.

【0026】このようにして、形成されるパターン電極
3の膜厚は、例えばAlの場合200〜1000Åの範
囲が適当である。パターン電極3の個々の電極の広さ
は、基本的には任意であるが、例えば製品回路基板上
に、コンデンサ領域として割り当てられる、例えば1〜
100cm2の領域に2ないし3以上のコンデンサブロ
ックを有するマルチコンデンサ素子を形成するために
は、5〜400mm2、特に10〜100mm2程度が適
当である。また個々の電極間間隔は、できるだけ小さく
することが好ましく、例えば1mm以上あれば充分であ
る。
In this way, the film thickness of the pattern electrode 3 thus formed is appropriately in the range of 200 to 1000 Å in the case of Al, for example. The width of each electrode of the pattern electrode 3 is basically arbitrary, but is assigned as a capacitor region on the product circuit board, for example, 1 to
To form a multi-capacitor element having 2 to 3 or more capacitor blocks in an area of 100 cm 2 is, 5~400mm 2, and particularly about 10 to 100 mm 2 are suitable. Further, it is preferable that the distance between the individual electrodes is as small as possible, for example, 1 mm or more is sufficient.

【0027】本発明のコンデンサシートは、その最も基
本的な一態様として、それぞれが上記コンデンサフィル
ムAの構造を有する第1のコンデンサフィルムA1と第
2のコンデンサフィルムA2を、それらのパターン電極
3(3a、3b1、3b2)を設けた面の向きが同一
(例えばいずれも上向き)となり、且つ該第1のコンデ
ンサフィルムA1と第2のコンデンサフィルムA2上の
対応するパターン電極3(ともに3a、あるいは3b1
と3b2)が、概ね重畳するが部分的に非重畳となるよ
うに積層貼合することにより得られる。
As one of the most basic aspects of the capacitor sheet of the present invention, the first capacitor film A1 and the second capacitor film A2 each having the structure of the above capacitor film A are formed on the pattern electrodes 3 ( 3a, 3b1, 3b2) have the same orientation (for example, all face up), and the corresponding pattern electrodes 3 (both 3a or 3b1) on the first capacitor film A1 and the second capacitor film A2.
And 3b2) are obtained by laminating and laminating so that they are substantially overlapped but partially non-overlapped.

【0028】図2の(a)および(b)は、上記第1お
よび第2のコンデンサフィルムA1とA2との積層関係
の二態様を説明するための電極3(3a、3b1、3b
2)を有する下面側から見た模式平面図であり、いずれ
も便宜上、実際には互いに積層されるべき第1のコンデ
ンサフィルムA1と第2のコンデンサフィルムA2と
を、上下に隣接して表示してあり、左右の相対的位置を
図示してあるが、図面の上下方向には実際には完全にず
れがなく積層されているのが前提である。
FIGS. 2A and 2B show electrodes 3 (3a, 3b1, 3b) for explaining two modes of the laminated relationship between the first and second capacitor films A1 and A2.
It is a schematic plan view seen from the lower surface side having 2), and in each case, the first capacitor film A1 and the second capacitor film A2, which are actually to be laminated to each other, are displayed vertically adjacent to each other. Although the left and right relative positions are shown in the drawing, it is premised that they are actually stacked without any deviation in the vertical direction of the drawing.

【0029】図3(a)および(b)は、それぞれ上記
図2(a)および(b)で説明したような左右の位置関
係で積層された第1および第2のコンデンサフィルムA
1およびA2を接着剤層4を介して貼合して得られた本
発明のコンデンサシートの二例の積層状態を示す厚さ方
向模式断面図である。(但し、図1では電極面が上向き
であるかの如く表現してあるが、図3においては、製品
コンデンサ素子構造により則して電極面は下向きに表現
してある。)図4(a)および(b)は、それぞれ図3
(a)および(b)に積層状態を示す本発明のコンデン
サシートにおける電極の位置関係を説明するための図3
(a)および(b)の下面側から見た模式平面図(電極
位置のみを示す)である。図4(a)および(b)は、
パターン電極3a(A1)と3a(A2)、あるいは3
b1(A1)と3b2(A2)のみに着目して、それら
が下面側から見える輪郭線(実線表示)あるいは他方に
隠れて見えない輪郭線(点線表示)を形成するかを、実
線と点線で表示してある。
FIGS. 3A and 3B show the first and second capacitor films A laminated in the left-right positional relationship as described in FIGS. 2A and 2B, respectively.
2 is a schematic cross-sectional view in the thickness direction showing a laminated state of two examples of the capacitor sheet of the present invention obtained by pasting No. 1 and A2 via the adhesive layer 4. (However, in FIG. 1, the electrode surface is expressed as if it is facing upward, but in FIG. 3, the electrode surface is expressed as facing downward according to the structure of the product capacitor element.) FIG. And (b) are respectively shown in FIG.
FIG. 3 is a view for explaining the positional relationship of electrodes in the capacitor sheet of the present invention showing the laminated state in (a) and (b).
It is the model top view (only an electrode position is shown) seen from the lower surface side of (a) and (b). 4 (a) and (b),
Pattern electrodes 3a (A1) and 3a (A2), or 3
Focusing only on b1 (A1) and 3b2 (A2), whether the contour lines that can be seen from the lower surface side (displayed by solid lines) or the contour lines that are hidden behind the other (displayed by dotted lines) are formed are indicated by solid lines and dotted lines. It is displayed.

【0030】図4(a)および(b)の、実線で囲まれ
て下面側から見える第1のコンデンサフィルムA1上の
パターン電極3aあるいは3b1の部分で代表される対
応するパターン電極の非重畳部(対応するパターン電極
の一対について2個所存在)の寸法は、例えば後述する
ドリルではレーザー加工によるスルーホール形成および
導体埋込みにより、各導体が対応するパターン電極の一
方にのみ導対する状態が形成される限りできるだけ狭い
ものであることが好ましく、例えば1〜3mm四方の領
域があれば充分である。
Non-overlapping portions of corresponding pattern electrodes represented by the portion of the pattern electrode 3a or 3b1 on the first capacitor film A1 surrounded by the solid line and seen from the lower surface side in FIGS. 4A and 4B. The dimension (two locations for a pair of corresponding pattern electrodes) is such that, for example, in a drill to be described later, through-hole formation by laser processing and conductor embedding form a state in which each conductor leads to only one of the corresponding pattern electrodes. It is preferable that the width is as narrow as possible. For example, a region of 1 to 3 mm square is sufficient.

【0031】接着剤層4を形成する接着剤としては、耐
熱性の良好な樹脂からなるものを用いることが望まし
く、例えばエポキシ系接着剤、シリコーン系接着剤、イ
ミド系接着剤、ウレタン系接着剤、シアノアクリレート
系接着剤等が好適に使用される。接着剤層4の厚さは、
接着強度を確保する範囲内でできるだけ薄いことが好ま
しく、硬化後において、通常0.1〜2μm程度とされ
る。
As the adhesive forming the adhesive layer 4, it is desirable to use an adhesive composed of a resin having good heat resistance, for example, an epoxy adhesive, a silicone adhesive, an imide adhesive, a urethane adhesive. A cyanoacrylate adhesive or the like is preferably used. The thickness of the adhesive layer 4 is
It is preferably as thin as possible within the range of ensuring the adhesive strength, and is usually about 0.1 to 2 μm after curing.

【0032】上記した図2〜図4で説明した積層関係で
互いに貼合されたコンデンサフィルムA1およびA2か
らなり、図3(a)または(b)の積層構造を有する本
発明のコンデンサシートB(B1またはB2)は、長尺
構造のままロール状に巻かれ半製品として、保管あるい
は市場に供給するに適している。そして、最終的回路基
板上に配置されて使用されるフラットコンデンサ素子の
容量および寸法に応じて、平面寸法を定め、更に必要な
積層数を決定して、フラットコンデンサ素子を、以下の
ようにして形成すればよい。
The capacitor sheet B (of the present invention, which is composed of the capacitor films A1 and A2 bonded to each other in the above-described laminated relationship shown in FIGS. 2 to 4 and has the laminated structure of FIG. 3 (a) or (b). B1 or B2) is suitable for storing or supplying to the market as a semi-finished product by being rolled into a roll shape as it is. Then, in accordance with the capacity and dimensions of the flat capacitor element to be placed and used on the final circuit board, the plane dimension is determined, and the necessary number of layers is determined, and the flat capacitor element is set as follows. It may be formed.

【0033】すなわち、一般には、図3(a)または
(b)の積層構造を有する広幅のコンデンサシートを、
必要な平面寸法に応じて切り取り、必要な容量に応じて
定めた積層数だけ積層し、平面的な位置合せをしつつ貼
合して、積層コンデンサシートを形成する。
That is, generally, a wide capacitor sheet having the laminated structure shown in FIG.
The laminated capacitor sheet is cut according to the required plane dimension, laminated by the number of laminated layers determined according to the required capacity, and laminated while aligning in a planar manner to form a laminated capacitor sheet.

【0034】図5は、このようなコンデンサシートB2
(図3(b)に示す積層構造)の7層を積層した積層構
造の断面図であり、この際、含まれる7枚の第1コンデ
ンサフィルムA1および7枚の第2コンデンサフィルム
A1はそれぞれ、互いにほぼ完全に重畳する関係に積層
される。従って、平面的にほぼ同一位置にある7対の電
極3b1と電極3b2とは、垂直に位置合せされた平面
的に2個所の非重畳部を形成する。次いで、通常の多層
プリント基板のスルーホール加工と同様に個々の非重畳
部において、ドリル又はレーザー加工によって積層方向
にスルーホールを形成し、ホール内部にメッキ又はメタ
リコンによってCu、スズ合金などの金属導体物からな
る導体路を形成すれば、平面的に同一個所にある7対の
コンデンサフィルム(7枚のコンデンサシート)におい
て、7枚の電極3b1の組と7枚の電極3b2の組とが
それぞれ垂直に共通に、且つ互いに他の電極の組とは分
離して電気的に接続された7層の単位コンデンサの積層
構造が形成される。これは、電気的には7つの単位コン
デンサの並列接合構造になる。図6(a)は図5に対応
して、スルーホールに導体路7(電極3b1と導通する
71および電極3b2と導通する72)を形成した積層
状態を示し、図6(b)はその下面図であり、一対の導
体路7(71および72)を有する正方形で表わされた
正方形(便宜的に6×5=30のみ示しているがより大
なる数が配置され得る)で代表される一つのコンデンサ
要素Cは、上述したように、この例では7個の単位コン
デンサ分の容量を有することとなる。
FIG. 5 shows such a capacitor sheet B2.
FIG. 4 is a cross-sectional view of a laminated structure in which 7 layers of (the laminated structure shown in FIG. 3 (b)) are laminated, in which case the included seven first capacitor films A1 and seven second capacitor films A1 are respectively The layers are stacked so that they overlap each other almost completely. Therefore, the seven pairs of electrodes 3b1 and 3b2, which are substantially at the same position on the plane, form two non-overlapping portions in a plane that are vertically aligned. Then, in the same way as through-hole processing of a normal multi-layer printed circuit board, through holes are formed in the stacking direction by drilling or laser processing at individual non-overlapping parts, and metal conductors such as Cu and tin alloys are plated inside the holes by plating or metallikon. If a conductor path made of a material is formed, a set of 7 electrodes 3b1 and a set of 7 electrodes 3b2 are perpendicular to each other in 7 pairs of capacitor films (7 capacitor sheets) located in the same plane. In common with each other, and separated from the other electrode sets, a laminated structure of seven-layer unit capacitors electrically connected to each other is formed. This electrically becomes a parallel junction structure of seven unit capacitors. FIG. 6 (a) corresponds to FIG. 5 and shows a laminated state in which conductor paths 7 (71 conducting to the electrode 3b1 and 72 conducting to the electrode 3b2) are formed in the through holes, and FIG. 6 (b) shows the bottom surface thereof. FIG. 3 is a diagram, represented by a square represented by a square having a pair of conductor tracks 7 (71 and 72) (only 6 × 5 = 30 is shown for convenience, but a larger number can be arranged). As described above, one capacitor element C has a capacity of seven unit capacitors in this example.

【0035】次いで図6(a)に対応して、図7の断面
図に示すように導体路71と72のそれぞれと導通する
ランド又はバンプ81および82が、例えばメッキ法に
より形成される。このランド又はバンプは、図7で示さ
れる積層コンデンサ素子を、例えばエポキシ樹脂により
一括して樹脂モールドした後に基板との結合端子を形成
するものである。
Then, corresponding to FIG. 6A, lands or bumps 81 and 82 which are electrically connected to the conductor paths 71 and 72 respectively are formed by, for example, a plating method as shown in the sectional view of FIG. The lands or bumps form the connection terminals with the substrate after resin-molding the laminated capacitor element shown in FIG. 7 together with, for example, an epoxy resin.

【0036】図8は、このようにして樹脂9によりモー
ルドした後の本発明のフラットコンデンサ素子の一例の
下部端子側平面図であり、この例では、それぞれ7個の
単位コンデンサ分の容量を有するコンデンサ要素Cが平
面的に6×12=72個並設されたフラットコンデンサ
素子が示されている。
FIG. 8 is a bottom terminal side plan view of an example of the flat capacitor element of the present invention after being molded with the resin 9 in this manner. In this example, each has a capacity of seven unit capacitors. A flat capacitor element in which 6 × 12 = 72 capacitor elements C are arranged in a plane is shown.

【0037】本発明のフラットコンデンサ素子の好まし
い使用形態の一例は、例えば図8の例に対応して、図9
に示すように、72個のコンデンサ要素を、例えば8個
のブロックに分解し、ブロック毎のコンデンサ要素を共
通に接続することにより、15×Cの容量を持つブロッ
ク2個、6×Cの容量を持つブロック4個、9×Cの容
量を持つブロック2個というように、必要に応じて多様
な容量を有するようにブロック化したコンデンサ要素を
有するフラットコンデンサ素子として形成することであ
る。このようなブロック化のための結線は、図8のフラ
ットコンデンサ素子の下面に直接施してもよいし、ある
いは、図8のバンプ81および82と対応して、図9に
示すような結線構造を構成して、他の回路素子と接合す
るようにデザインされた上面と下面にそれぞれ端子を有
する回路基板10上に直接、図8のフラットコンデンサ
素子を配設する形態で、その場で、ブロック化コンデン
サ要素を有するフラットコンデンサ素子を、形成する態
様としてもよい。
An example of a preferred use form of the flat capacitor element of the present invention corresponds to the example of FIG.
As shown in, by disassembling 72 capacitor elements into, for example, 8 blocks and connecting the capacitor elements for each block in common, two blocks having a capacity of 15 × C and a capacity of 6 × C are provided. Is formed as a flat capacitor element having capacitor elements that are blocked so as to have various capacities, such as four blocks having two capacitors and two blocks having a capacitance of 9 × C. The wiring for such blocking may be directly provided on the lower surface of the flat capacitor element of FIG. 8, or the wiring structure as shown in FIG. 9 may be provided corresponding to the bumps 81 and 82 of FIG. The flat capacitor element of FIG. 8 is directly arranged on the circuit board 10 having the terminals on the upper surface and the lower surface which are designed to be joined to other circuit elements, and formed into blocks on the spot. A flat capacitor element having a capacitor element may be formed.

【0038】上述の例においては、説明の便宜上、7層
のコンデンサシート積層構造を有する6×12のコンデ
ンサ要素Cを平面的に配列したフラットコンデンサ素子
の構成例を中心として本発明を説明した。しかし、これ
は一例であり、例えばコンデンサ要素Cの配列数も個々
のコンデンサ要素の平面寸法を小さくすることにより、
例えば1cm2程度のコンデンサ配置領域に4個程度の
コンデンサ要素を配列することは容易である。また例え
ば、一層のコンデンサシート厚さが2〜4μm程度であ
るとすれば、500層積層しても全フラットコンデンサ
素子厚さを3mm以下に抑制することは可能である。
In the above example, for convenience of description, the present invention has been described with a focus on a configuration example of a flat capacitor element in which 6 × 12 capacitor elements C having a seven-layer capacitor sheet laminated structure are planarly arranged. However, this is an example, and for example, the number of arrayed capacitor elements C is also reduced by reducing the planar dimension of each capacitor element.
For example, it is easy to arrange about four capacitor elements in a capacitor arrangement area of about 1 cm 2 . Further, for example, if the thickness of one capacitor sheet is about 2 to 4 μm, it is possible to suppress the total flat capacitor element thickness to 3 mm or less even if 500 layers are laminated.

【0039】[0039]

【発明の効果】上述したように、本発明によれば、I
C、LSI等とともに共通回路基板上に設置されるに適
した高容量フラットコンデンサ素子が提供され、例えば
3mm以下というような小さな実装高さが実現し得る。
また同一の平面形状で、多様な容量のブロック化コンデ
ンサ要素を含むフラットコンデンサ素子が実現される。
また、このようなフラットコンデンサ素子を構成するに
適した半製品としてのコンデンサフィルムおよびコンデ
ンサシートが提供される。
As described above, according to the present invention, I
A high-capacity flat capacitor element suitable for being installed on a common circuit board together with C, LSI, etc. is provided, and a small mounting height of, for example, 3 mm or less can be realized.
Further, a flat capacitor element having the same planar shape and including blocked capacitor elements of various capacities is realized.
Further, a capacitor film and a capacitor sheet as a semi-finished product suitable for forming such a flat capacitor element are provided.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明のコンデンサフィルムの一実施例の厚さ
方向部分模式断面図。
FIG. 1 is a partial schematic sectional view in a thickness direction of an example of a capacitor film of the present invention.

【図2】(a)および(b)は、それぞれ第1および第
2のコンデンサフィルム上のパターン電極形状およびこ
れらコンデンサフィルム間の左右の位置関係の例を示す
模式平面図。
2A and 2B are schematic plan views showing examples of the pattern electrode shapes on the first and second capacitor films and the left and right positional relationships between these capacitor films, respectively.

【図3】(a)および(b)は、図2(a)および
(b)に、それぞれ対応して、形成される本発明のコン
デンサシートの基本積層構造の例を示す厚さ方向模式断
面図。
3A and 3B correspond to FIGS. 2A and 2B, respectively, and are schematic cross-sectional views in the thickness direction showing an example of a basic laminated structure of a capacitor sheet of the present invention to be formed. Fig.

【図4】(a)および(b)は、それぞれ図3(a)お
よび(b)の積層構造のコンデンサシートにおける一対
のコンデンサフィルム上の電極の位置関係を示す模式下
面図。
4A and 4B are schematic bottom views showing the positional relationship of electrodes on a pair of capacitor films in the capacitor sheet having the laminated structure of FIGS. 3A and 3B, respectively.

【図5】7層積層構造の本発明のコンデンサシートの一
例の部分断面図。
FIG. 5 is a partial sectional view of an example of a capacitor sheet of the present invention having a 7-layer laminated structure.

【図6】(a)図5の積層構造にスルーホールによる導
体路を形成した状態を示す模式断面図、(b)同じく、
模式下面図。
6A is a schematic cross-sectional view showing a state in which a conductor path is formed by through holes in the laminated structure of FIG. 5, and FIG.
Schematic bottom view.

【図7】図6(a)の積層構造に更に下面側取り出し端
子としてのランド又はバンクを設けたフラットコンデン
サ素子の一例の模式断面図。
7 is a schematic cross-sectional view of an example of a flat capacitor element in which a land or a bank as a lower surface side takeout terminal is further provided on the laminated structure of FIG.

【図8】図7のフラットコンデンサ素子を更に樹脂モー
ルド化した後の状態での模式下面図。
8 is a schematic bottom view of the flat capacitor element of FIG. 7 after further resin molding.

【図9】ブロック化したコンデンサ要素を含むフラット
コンデンサ素子の模式下面図。
FIG. 9 is a schematic bottom view of a flat capacitor element including a blocked capacitor element.

【符号の説明】[Explanation of symbols]

A、A1、A2:コンデンサフィルム B、B1、B2:コンデンサシート C:コンデンサ要素 1:耐熱絶縁性プラスチックフィルム 2:無機誘電体薄膜層 3:パターン金属蒸着電極(パターン電極) 4:接着剤層 7、71、72:スルーホールに形成した導体路 8、81、82:バンプ 9:モールド樹脂 10:リジッド基板 A, A1, A2: Capacitor film B, B1, B2: Capacitor sheet C: Capacitor element 1: Heat-resistant insulating plastic film 2: Inorganic dielectric thin film layer 3: Pattern metal deposition electrode (pattern electrode) 4: Adhesive layer 7, 71, 72: Conductor paths formed in through holes 8, 81, 82: Bump 9: Mold resin 10: Rigid substrate

───────────────────────────────────────────────────── フロントページの続き (72)発明者 寺内 隆 兵庫県加古川市野口町古大内510 加古川 プラスチックス株式会社内 (72)発明者 馬場 智宏 兵庫県加古川市野口町古大内510 加古川 プラスチックス株式会社内 (72)発明者 大西 一美 兵庫県加古川市野口町古大内510 加古川 プラスチックス株式会社内 Fターム(参考) 5E082 AB05 EE07 EE37 FF05 FG06   ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Takashi Terauchi             510 Kakogawa, Furuoouchi, Noguchi Town, Kakogawa City, Hyogo Prefecture             Within Plastics Co., Ltd. (72) Inventor Tomohiro Baba             510 Kakogawa, Furuoouchi, Noguchi Town, Kakogawa City, Hyogo Prefecture             Within Plastics Co., Ltd. (72) Inventor Kazumi Onishi             510 Kakogawa, Furuoouchi, Noguchi Town, Kakogawa City, Hyogo Prefecture             Within Plastics Co., Ltd. F-term (reference) 5E082 AB05 EE07 EE37 FF05 FG06

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 耐熱絶縁性プラスチックフィルムの一面
に、無機誘電体薄膜層および互いに平面的に離間した複
数のパターン金属蒸着電極の層を逐次形成してなるコン
デンサフィルム。
1. A capacitor film obtained by successively forming an inorganic dielectric thin film layer and a plurality of patterned metal vapor deposition electrode layers which are two-dimensionally separated from each other on one surface of a heat resistant insulating plastic film.
【請求項2】 前記無機誘電体層が、チタン酸バリウム
をはじめとするチタン酸塩、酸化チタン、酸化タンタ
ル、Pb系複合ペロブスカイト化合物、ならびにこれら
を主成分とする混合物および複合酸化物からなる群より
選ばれた無機誘電体のスパッタリング膜である請求項1
のコンデンサフィルム。
2. The inorganic dielectric layer comprises a group consisting of titanates such as barium titanate, titanium oxide, tantalum oxide, Pb-based complex perovskite compounds, and mixtures and complex oxides containing these as the main components. 2. A sputtering film of an inorganic dielectric material selected from the above.
Capacitor film.
【請求項3】 それぞれが請求項1または2に記載のコ
ンデンサフィルムの構造を有する第1のコンデンサフィ
ルムと第2のコンデンサフィルムを、それらのパターン
金属蒸着電極を設けた面の向きが同一となり、且つ該第
1と第2のコンデンサフィルム上の対応するパターン金
属蒸着電極が概ね重畳するが部分的に非重畳となるよう
に積層貼合してなるコンデンサシート。
3. A first capacitor film and a second capacitor film, each of which has the structure of the capacitor film according to claim 1 or 2, have the same orientation of the surfaces provided with the patterned metal vapor deposition electrodes, A capacitor sheet formed by laminating and laminating the corresponding patterned metal vapor deposition electrodes on the first and second capacitor films so as to substantially overlap with each other but partially not overlap with each other.
【請求項4】 第1のコンデンサフィルムと第2のコン
デンサフィルム上の対応するパターン金属蒸着電極が概
ね同一形状であるが第1のコンデンサフィルムと第2の
コンデンサフィルムとが、平面的にずれて積層貼合され
るために対応するパターン金属蒸着電極の非重畳部が形
成される請求項3のコンデンサシート。
4. The first capacitor film and the second capacitor film are substantially the same in shape, but the first capacitor film and the second capacitor film are displaced from each other in plan view. The capacitor sheet according to claim 3, wherein non-overlapping portions of corresponding patterned metal vapor deposition electrodes are formed to be laminated and laminated.
【請求項5】 第1のコンデンサフィルムと第2のコン
デンサフィルム上の対応するパターン金属蒸着電極が概
ね同一形状であるが、異なる位置に切欠きが設けられる
ために、該切欠きの位置において、積層貼合後に対応す
るパターン金属蒸着電極の非重畳部が形成される請求項
3のコンデンサシート。
5. The corresponding patterned metal vapor deposition electrodes on the first capacitor film and the second capacitor film have substantially the same shape, but since the notches are provided at different positions, at the positions of the notches, The capacitor sheet according to claim 3, wherein a non-overlapping portion of the corresponding patterned metal vapor deposition electrode is formed after laminating and laminating.
【請求項6】 第1のコンデンサフィルムと第2のコン
デンサフィルムとが複数対含まれ、各対における第1の
コンデンサフィルムと第2のコンデンサフィルムの積層
位置関係が請求項3に記載の関係を満たし、複数の第1
のコンデンサフィルムと、複数の第2のコンデンサフィ
ルムにおける、それぞれ該複数の対応するパターン金属
蒸着電極が実質的に位置ずれのない重畳関係にある請求
項3〜5のいずれかのコンデンサシート。
6. A plurality of pairs of the first capacitor film and the second capacitor film are included, and the stacking positional relationship between the first capacitor film and the second capacitor film in each pair is the relationship described in claim 3. Meet and plural first
6. The capacitor sheet according to any one of claims 3 to 5, wherein the plurality of corresponding patterned metal vapor deposition electrodes in the plurality of second capacitor films and the plurality of corresponding patterned metal vapor deposition electrodes are in a superposed relationship with each other without substantially misalignment.
【請求項7】 請求項3〜6のいずれかのコンデンサシ
ートにおいて、第1のコンデンサフィルムと第2のコン
デンサフィルム上の対応する対をなすパターン金属蒸着
電極の非重畳部の二個所において、それぞれ、積層され
たコンデンサフィルムの全てを貫通するスルーホールが
形成され、該対応する対をなすパターン金属蒸着電極の
一方および他方とに互いに独立に接続された導体を該ス
ルーホールを通じてコンデンサシートの一面に露出させ
て、個々のコンデンサ要素を形成し、結果として、前記
コンデンサフィルムの各々に形成したパターン金属蒸着
電極の数と実質的に同じ、複数のコンデンサ要素を有す
るフラットコンデンサ素子。
7. The capacitor sheet according to claim 3, wherein the non-overlapping portions of the corresponding pair of patterned metal deposition electrodes on the first capacitor film and the second capacitor film respectively are provided at two positions. Through-holes are formed through all of the laminated capacitor films, and conductors independently connected to one and the other of the corresponding pair of patterned metal deposition electrodes are formed on one surface of the capacitor sheet through the through-holes. A flat capacitor element having a plurality of capacitor elements exposed to form individual capacitor elements and, as a result, substantially the same number of patterned metal deposition electrodes formed on each of the capacitor films.
【請求項8】 前記複数のコンデンサ要素を任意の数の
ブロックに分割し、個々のブロック毎に含まれるコンデ
ンサ要素を共通に接続したブロック化コンデンサ要素を
有する請求項7のフラットコンデンサ素子。
8. The flat capacitor element according to claim 7, further comprising a blocked capacitor element in which the plurality of capacitor elements are divided into an arbitrary number of blocks and the capacitor elements included in each block are commonly connected.
【請求項9】 共通の基板上に、ICまたはLSIと並
置して、前記請求項7または8のフラットコンデンサ素
子を設けてなる回路基板。
9. A circuit board provided with the flat capacitor element according to claim 7 or 8 in parallel with an IC or an LSI on a common substrate.
JP2001201879A 2001-07-03 2001-07-03 High capacity flat capacitor element and capacitor film and capacitor sheet constituting the same Pending JP2003017359A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001201879A JP2003017359A (en) 2001-07-03 2001-07-03 High capacity flat capacitor element and capacitor film and capacitor sheet constituting the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001201879A JP2003017359A (en) 2001-07-03 2001-07-03 High capacity flat capacitor element and capacitor film and capacitor sheet constituting the same

Publications (1)

Publication Number Publication Date
JP2003017359A true JP2003017359A (en) 2003-01-17

Family

ID=19038773

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001201879A Pending JP2003017359A (en) 2001-07-03 2001-07-03 High capacity flat capacitor element and capacitor film and capacitor sheet constituting the same

Country Status (1)

Country Link
JP (1) JP2003017359A (en)

Similar Documents

Publication Publication Date Title
CN106328339B (en) Coil component
US6524352B2 (en) Method of making a parallel capacitor laminate
KR100996898B1 (en) Semiconductor package, method of production of same, and semiconductor device
US8638542B2 (en) Capacitor containing a large number of filamentous conductors and method of manufacturing the same
JP2010503199A (en) Power core device and manufacturing method thereof
CN101267709A (en) Printed circuit board with embedded capacitor
US6506982B1 (en) Multi-layer wiring substrate and manufacturing method thereof
US10650958B2 (en) Coil electronic component
CN108293304B (en) Circuit substrate and method of manufacturing the same
JPH04220004A (en) Voltage controlled oscillator
US6597583B1 (en) Multilayer circuit board having a capacitor and process for manufacturing same
US20040094834A1 (en) Ceramic multilayer substrate and method for manufacturing the same
KR101872582B1 (en) Multi-layered ceramic capacitor and method of manufacturing the same
KR20180026932A (en) Capacitor Component
KR100713731B1 (en) Printed wiring boards having low inductance embedded capacitors and methods of making same
US20060157792A1 (en) Laminated thin film capacitor and semiconductor apparatus
JP2009164168A (en) Interposer for capacitor
JP2006121046A (en) Circuit board
JP2003078251A (en) Substrate with built-in ceramic chip and manufacturing method thereof
JP2001155953A (en) Multi-terminal laminated ceramic capacitor for three- dimensional mounting
US7573721B2 (en) Embedded passive device structure and manufacturing method thereof
JP4269657B2 (en) Dielectric multilayer sheet, capacitor sheet with built-in substrate, and substrate with built-in element
JP2003017359A (en) High capacity flat capacitor element and capacitor film and capacitor sheet constituting the same
EP1605477B1 (en) Multilayer ceramic capacitor for three-dimensional mounting
JP4616016B2 (en) Method for manufacturing circuit wiring board