JP2003015272A - Mask pattern generation method and photomask - Google Patents
Mask pattern generation method and photomaskInfo
- Publication number
- JP2003015272A JP2003015272A JP2001204230A JP2001204230A JP2003015272A JP 2003015272 A JP2003015272 A JP 2003015272A JP 2001204230 A JP2001204230 A JP 2001204230A JP 2001204230 A JP2001204230 A JP 2001204230A JP 2003015272 A JP2003015272 A JP 2003015272A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- resist
- etching
- edge
- mask pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明はマスクパターン生成
方法に関し、特にフォトリソグラフィ工程後のエッチン
グ工程で発生するエッチング変換差を考慮して補正した
マスクパターンを生成するマスクパターン生成方法に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a mask pattern generation method, and more particularly to a mask pattern generation method for generating a corrected mask pattern in consideration of an etching conversion difference generated in an etching process after a photolithography process.
【０００２】[0002]
【従来の技術】半導体デバイスの製造では、フォトマス
クをウェハ上に投影露光してパターン形成を行う方法が
広く用いられている。このようなフォトマスクには、ガ
ラス基板上に遮光膜によってマスクパターンが形成され
ている。フォトマスクは、まず、設計されたＣＡＤデー
タを描画装置用のデータに変換して設計パターンを形成
し、これを忠実にパターニングして作製される。2. Description of the Related Art In the manufacture of semiconductor devices, a method of projecting and exposing a photomask on a wafer to form a pattern is widely used. In such a photomask, a mask pattern is formed on a glass substrate by a light shielding film. The photomask is manufactured by first converting designed CAD data into data for a drawing device to form a design pattern, and then faithfully patterning this.
【０００３】近年の半導体デバイスの小型化・高集積化
に伴い、半導体デバイス製造工程におけるフォトリソグ
ラフィ工程では、露光波長近傍の線幅のパターンを形成
する必要がある。その際、露光時の光の干渉効果が顕著
となり、設計パターンの線幅と、ウェハ上に形成されて
いるレジストを、その設計パターンを用いて露光して形
成されたレジストパターンの線幅との間に差が生じる、
いわゆる光近接効果が問題となっている。With the recent miniaturization and high integration of semiconductor devices, it is necessary to form a pattern having a line width near the exposure wavelength in the photolithography process in the semiconductor device manufacturing process. At that time, the light interference effect at the time of exposure becomes remarkable, and the line width of the design pattern and the line width of the resist pattern formed by exposing the resist formed on the wafer using the design pattern There is a difference between
The so-called optical proximity effect is a problem.
【０００４】この光近接効果は、孤立ラインと繰り返し
ラインとの線幅差や、ライン端の縮みなどの現象となっ
て現れ、ゲート線幅制御性の低下や合わせマージンの減
少を引き起こす。その結果、トランジスタ特性のばらつ
きが増大し、最終的にはチップの歩留まり低下などの生
産効率や設計マージンに対して悪影響を及ぼしてしま
う。このような問題は、特に高集積性が要求される繰り
返しメモリセルで致命的となることから、特に０．３５
μｍ世代以降のメモリセル製造においては、光強度シミ
ュレーションを自動で行う高精度の光近接効果補正（Op
tical ProximityEffect Correction）システムが開発さ
れている。The optical proximity effect appears as a phenomenon such as a line width difference between an isolated line and a repeating line or a contraction of a line end, which causes deterioration of controllability of a gate line width and a reduction of alignment margin. As a result, variations in transistor characteristics increase, and finally, production efficiency and design margin such as chip yield decrease are adversely affected. Such a problem is fatal in a repetitive memory cell that requires particularly high integration.
High precision optical proximity effect correction (Op
tical Proximity Effect Correction) system has been developed.
【０００５】この光近接効果補正では、まず、製造する
半導体装置のデザインルール程度の間隔距離で、フォト
マスクの設計パターンの外縁であるパターンエッジを分
割し、ウェハ上に形成されているレジストを転写する露
光量を、分割した各パターンエッジにおける光強度分布
から求める光強度シミュレーションを行う。そして、こ
の露光量で各パターンエッジにバイアスをかけて露光し
た場合に、ウェハ上に転写されるべきレジストパターン
である転写レジストパターンと、転写に用いた設計パタ
ーンとの間のずれを求め、このずれが最小となるように
マスクパターンを変形して補正する。In this optical proximity correction, first, a pattern edge, which is an outer edge of a design pattern of a photomask, is divided at intervals of a design rule of a semiconductor device to be manufactured, and a resist formed on a wafer is transferred. A light intensity simulation is performed to obtain the exposure dose to be obtained from the light intensity distribution at each divided pattern edge. Then, when bias is applied to each pattern edge with this exposure amount and the exposure is performed, a shift between the transfer resist pattern, which is the resist pattern to be transferred on the wafer, and the design pattern used for the transfer is obtained, and The mask pattern is deformed and corrected so that the shift is minimized.
【０００６】このような光強度シミュレーションによっ
て、転写レジストパターンを求め、最も設計パターンに
近い転写レジストパターンが得られるように変形された
マスクパターンが計算によって求められてきた。A transfer resist pattern has been obtained by such a light intensity simulation, and a mask pattern modified so as to obtain a transfer resist pattern closest to the design pattern has been obtained by calculation.
【０００７】[0007]
【発明が解決しようとする課題】しかし、フォトマスク
作製においては、その作製時に用いられる電子線のレジ
スト内での散乱などによって、フォトマスクに形成され
るマスクパターンのコーナーに丸まりが生じてしまう。
従来の光近接効果補正を含む光強度シミュレーションで
は、このようなコーナーに発生する丸まりを考慮してい
ないため、計算の精度が不足し、光強度シミュレーショ
ンが正確に行われないという問題点があった。However, in the manufacture of a photomask, the corners of the mask pattern formed on the photomask are rounded due to scattering of electron beams used in the manufacture in the resist.
The conventional light intensity simulation including the optical proximity effect correction does not take into account the rounding that occurs at such corners, and thus the calculation accuracy is insufficient and the light intensity simulation cannot be performed accurately. .
【０００８】そこで、フォトマスクに形成されるマスク
パターンのコーナーに発生する丸まりを考慮して、正確
に光強度シミュレーションされたマスクパターンを生成
する方法が提案されている。この方法は、まず、設計パ
ターンのパターンエッジ上であって、そのコーナーとコ
ーナーから所定の間隔をあけた位置とに複数の評価点を
付加する。次いで、この設計パターンを用いて転写して
所望の線幅を形成することができる露光量を、各評価点
のレジスト上あるいはレジスト内の光強度分布から計算
する。そして、その露光量を用いて転写した場合に形成
されるべきレジストパターンである転写レジストパター
ンを算出し、その転写レジストパターンの外縁であるレ
ジストエッジの位置を予測する。最後に、レジストエッ
ジと設計パターンの評価点との間のずれを測定し、その
ずれに応じて設計パターンのパターンエッジを移動させ
て補正する。これにより、フォトマスク作製時に発生す
る丸まりを考慮して光強度シミュレーションされたマス
クパターンが生成される。Therefore, a method has been proposed in which a mask pattern accurately simulated in light intensity is generated in consideration of the rounding that occurs at the corners of the mask pattern formed on the photomask. In this method, first, a plurality of evaluation points are added on the pattern edge of the design pattern and at the corner and a position spaced by a predetermined distance from the corner. Next, the exposure amount that can be transferred using this design pattern to form a desired line width is calculated from the light intensity distribution on or within the resist at each evaluation point. Then, a transfer resist pattern that is a resist pattern to be formed when transferred using the exposure amount is calculated, and the position of the resist edge that is the outer edge of the transfer resist pattern is predicted. Finally, the deviation between the resist edge and the evaluation point of the design pattern is measured, and the pattern edge of the design pattern is moved and corrected according to the deviation. As a result, a mask pattern in which the light intensity is simulated in consideration of the rounding that occurs when the photomask is manufactured is generated.
【０００９】このように生成されたマスクパターンを有
するフォトマスクを用いて露光・現像を行い、ウェハ上
にレジストパターンを形成してエッチングを行う。しか
し、実際のエッチング工程においては、レジストパター
ンが過剰にエッチングされてしまったり、あるいはレジ
ストパターン近傍でエッチングが不足してしまったりす
ることにより、ウェハ上に形成するパターンの所望の線
幅からのずれであるエッチング変換差が生じる可能性が
ある。従来の光近接効果補正を含む光強度シミュレーシ
ョンでは、このようなエッチング変換差が考慮されてい
ないため、所望の線幅のレジストパターンを形成して
も、エッチング工程後、ウェハ上に所望の線幅のパター
ンを形成することができない場合が起こり得るという問
題点があった。Exposure and development are performed by using the photomask having the mask pattern thus generated, a resist pattern is formed on the wafer and etching is performed. However, in the actual etching process, the resist pattern is excessively etched, or the etching is insufficient near the resist pattern, which causes a deviation from the desired line width of the pattern formed on the wafer. There is a possibility that an etching conversion difference that is In the conventional light intensity simulation including the optical proximity correction, such an etching conversion difference is not taken into consideration.Therefore, even if a resist pattern having a desired line width is formed, the desired line width on the wafer after the etching process is formed. However, there is a problem in that the pattern cannot be formed.
【００１０】本発明はこのような点に鑑みてなされたも
のであり、エッチング工程で発生するエッチング変換差
を考慮したシミュレーションによってマスクパターンを
最適化するマスクパターン生成方法を提供することを目
的とする。The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a mask pattern generation method for optimizing a mask pattern by simulation in consideration of an etching conversion difference generated in an etching process. .
【００１１】[0011]
【課題を解決するための手段】本発明によれば、フォト
マスク作製時に設計パターンに近いマスクパターンを生
成するマスクパターン生成方法において、設計パターン
の外縁であるパターンエッジからエッチング変換差の値
だけ離れた位置に評価点を付加し、設計パターンが有す
る線幅をバイアスせずに露光する場合のシミュレーショ
ンを行って露光量を算出し、エッチング変換差の値と同
値のバイアスと露光量とを用いて、ウェハ上に形成され
たレジストを露光した場合に形成されるレジストパター
ンである転写レジストパターンを算出し、転写レジスト
パターンの外縁であるレジストエッジと設計パターンの
評価点との差を測定し、差が最小となるようパターンエ
ッジを移動することを特徴とするマスクパターン生成方
法が提供される。According to the present invention, in a mask pattern generation method for generating a mask pattern close to a design pattern at the time of manufacturing a photomask, the pattern conversion, which is the outer edge of the design pattern, is separated from the pattern edge by the value of the etching conversion difference. The exposure amount is calculated by performing a simulation in the case where the line width of the design pattern is exposed without bias, by adding an evaluation point to the specified position, and using the bias and the exposure amount that are the same as the etching conversion difference value. , Calculating a transfer resist pattern that is a resist pattern formed when the resist formed on the wafer is exposed, and measuring the difference between the resist edge that is the outer edge of the transfer resist pattern and the evaluation point of the design pattern, There is provided a mask pattern generation method characterized by moving a pattern edge so that
【００１２】上記構成によれば、評価点が、設計パター
ンのパターンエッジからエッチング変換差の値の距離だ
け離れた位置に付加されている。そして、設計パターン
が有する線幅をバイアスせずに露光する場合のシミュレ
ーションを行って露光量を算出する。次いで、このシミ
ュレーションよって算出された露光量と、エッチング変
換差の値、すなわち、パターンエッジと評価点との間の
距離と同値のバイアスとを用いてレジストを露光した場
合に得られる転写レジストパターンを算出する。この転
写レジストパターンからレジストエッジの位置を予測
し、レジストエッジと設計パターンの評価点との間の差
が最小となるようパターンエッジを移動し、マスクパタ
ーンを生成する。これにより、フォトリソグラフィ工程
後のエッチング工程でエッチング変換差が発生する場合
であっても、そのエッチング変換差によるウェハ上での
パターン線幅の変動を考慮して補正されたフォトマスク
のマスクパターンが生成される。According to the above configuration, the evaluation point is added to the position separated from the pattern edge of the design pattern by the distance of the etching conversion difference value. Then, the exposure amount is calculated by performing a simulation when the line width of the design pattern is exposed without bias. Then, a transfer resist pattern obtained when the resist is exposed by using the exposure amount calculated by this simulation and the value of the etching conversion difference, that is, the bias having the same value as the distance between the pattern edge and the evaluation point is obtained. calculate. The position of the resist edge is predicted from this transferred resist pattern, and the pattern edge is moved so that the difference between the resist edge and the evaluation point of the design pattern is minimized to generate a mask pattern. As a result, even if an etching conversion difference occurs in the etching process after the photolithography process, the mask pattern of the photomask corrected in consideration of the variation of the pattern line width on the wafer due to the etching conversion difference is corrected. Is generated.
【００１３】[0013]
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。図１は本発明のマスクパタ
ーン生成方法の流れ図である。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a flow chart of a mask pattern generation method of the present invention.
【００１４】本発明のマスクパターン生成方法は、ま
ず、設計パターンの外縁であるパターンエッジから、フ
ォトリソグラフィ工程後のエッチング工程で発生するエ
ッチング変換差の値だけ離れた位置に評価点を付加する
（ステップＳ１）。次いで、設計パターンが有する線幅
を、バイアスせずに露光する場合のシミュレーションを
行って露光量を算出する（ステップＳ２）。そして、エ
ッチング変換差の値と同値のバイアスと、ステップＳ２
にて算出した露光量とを用いて、ウェハ上に形成された
レジストを露光した場合に形成されるレジストパターン
である転写レジストパターンを算出する（ステップＳ
３）。この転写レジストパターンから、その外縁である
レジストエッジの位置を予測して、レジストエッジと、
転写に用いた設計パターンに付加した評価点との差を測
定し（ステップＳ４）、この差が最小となるように設計
パターンのパターンエッジを移動する（ステップＳ
５）。In the mask pattern generation method of the present invention, first, an evaluation point is added to a position apart from the pattern edge, which is the outer edge of the design pattern, by the value of the etching conversion difference generated in the etching step after the photolithography step ( Step S1). Then, the line width of the design pattern is simulated by performing exposure without bias, and the exposure amount is calculated (step S2). Then, a bias having the same value as the etching conversion difference is set, and step S2 is performed.
A transfer resist pattern, which is a resist pattern formed when the resist formed on the wafer is exposed, is calculated using the exposure amount calculated in step S (step S).
3). From this transfer resist pattern, predict the position of the resist edge that is the outer edge of the resist pattern,
The difference from the evaluation point added to the design pattern used for transfer is measured (step S4), and the pattern edge of the design pattern is moved so as to minimize this difference (step S).
5).
【００１５】このようなマスクパターン生成方法を用い
ることにより、フォトリソグラフィ工程後のエッチング
工程においてエッチング変換差が発生する場合であって
も、そのエッチング変換差によるウェハ上でのパターン
の変動を考慮したマスクパターンを生成することができ
る。By using such a mask pattern generation method, even if an etching conversion difference occurs in the etching process after the photolithography process, the fluctuation of the pattern on the wafer due to the etching conversion difference is taken into consideration. A mask pattern can be generated.
【００１６】次に、本発明の第１の実施の形態について
説明する。光近接効果補正を行っていない、線幅ｘ（μ
ｍ）の設計パターンを用いた場合に、ウェハ上に線幅ｘ
（μｍ）のレジストパターンを形成することができる露
光量をｙ（ｍＪ／ｃｍ2）とする。ここで、フォトリソ
グラフィ工程後のエッチング工程において発生するエッ
チング変換差が、あらかじめ線幅ｘ（μｍ）のレジスト
パターンのレジストエッジから片側ｅ（μｍ）と判明し
ている場合、線幅ｘ＋２ｅ（μｍ）のレジストパターン
を得る必要がある。この線幅ｘ＋２ｅ（μｍ）のレジス
トパターンを形成するためのマスクパターンを、光近接
効果補正を含む光強度シミュレーションを行って求め
る。Next, a first embodiment of the present invention will be described. Line width x (μ
When the design pattern of m) is used, the line width x on the wafer
The exposure amount capable of forming a resist pattern of (μm) is y (mJ / cm 2 ). Here, when the etching conversion difference generated in the etching step after the photolithography step is found to be one side e (μm) from the resist edge of the resist pattern having the line width x (μm) in advance, the line width x + 2e (μm) It is necessary to obtain the resist pattern of. The mask pattern for forming the resist pattern having the line width x + 2e (μm) is obtained by performing light intensity simulation including optical proximity effect correction.
【００１７】図２は設計パターンに付加される評価点の
配置例を示す図であって、（ａ）はエッチング変換差
０．０（μｍ）での配置例、（ｂ）はエッチング変換差
ｅ（μｍ）での配置例を示す図である。FIG. 2 is a diagram showing an arrangement example of evaluation points added to the design pattern. (A) is an arrangement example with an etching conversion difference of 0.0 (μm), and (b) is an etching conversion difference e. It is a figure which shows the example of arrangement | positioning in (micrometer).
【００１８】エッチング変換差が０．０（μｍ）とした
場合、従来と同様、図２（ａ）に示すように、評価点１
が、設計パターン２のパターンエッジ３上であって、コ
ーナーおよびこのコーナーから所定の間隔をあけた位置
に付加される。一方、エッチング変換差がｅ（μｍ）で
あれば、図２（ｂ）に示すように、評価点１が、設計パ
ターン２のパターンエッジ３からエッチング変換差ｅ
（μｍ）の値の距離だけ離れた位置に付加される。When the etching conversion difference is 0.0 (μm), the evaluation point is 1 as shown in FIG.
On the pattern edge 3 of the design pattern 2, at a corner and at a position spaced from the corner by a predetermined distance. On the other hand, if the etching conversion difference is e (μm), as shown in FIG. 2B, the evaluation point 1 is the etching conversion difference e from the pattern edge 3 of the design pattern 2.
(Μm) values are added at positions separated by a distance.
【００１９】光近接効果補正を含む光強度シミュレーシ
ョンは、まず、線幅ｘ（μｍ）の設計パターンを用い
て、線幅ｘ（μｍ）、バイアス０．０の条件で露光した
場合の、ウェハ上に形成されているレジストにおける光
強度分布を求める。そして、この光強度分布から、エッ
チング変換差を０．０（μｍ）とした場合に、線幅ｘ
（μｍ）レジストパターンを形成するのに、各評価点で
必要となる露光量であるエネルギー閾値Ｉｔｈを求め
る。次いで、リソグラフィ工程後のエッチング工程で発
生するエッチング変換差を考慮してバイアスを変更し、
エッチング変換差ｅ（μｍ）と同値のバイアスｅ、エネ
ルギー閾値Ｉｔｈの条件で、評価点ごとにバイアスをか
けて転写した場合の、ウェハ上に形成されるべきレジス
トパターンである転写レジストパターンを算出する。そ
して、算出された転写レジストパターンから、その外縁
であるレジストエッジの位置を予測し、レジストエッジ
と設計パターンの評価点との間のずれを測定し、転写レ
ジストパターンと設計パターンとの間のエッジプレイス
メントエラーが最小になるように、設計パターンのパタ
ーンエッジを移動させて補正する。The light intensity simulation including the optical proximity effect correction is carried out by first using a design pattern having a line width x (μm) and exposing it on a wafer under the conditions of a line width x (μm) and a bias of 0.0. The light intensity distribution in the resist formed on the substrate is obtained. From this light intensity distribution, when the etching conversion difference is 0.0 (μm), the line width x
An energy threshold value Ith, which is an exposure amount required at each evaluation point to form a (μm) resist pattern, is obtained. Next, change the bias in consideration of the etching conversion difference generated in the etching process after the lithography process,
A transfer resist pattern that is a resist pattern to be formed on a wafer when bias is transferred at each evaluation point and transfer is performed under the conditions of a bias e having the same value as the etching conversion difference e (μm) and an energy threshold value Ith. . Then, from the calculated transfer resist pattern, the position of the resist edge, which is the outer edge of the transfer resist pattern, is predicted, the deviation between the resist edge and the evaluation point of the design pattern is measured, and the edge between the transfer resist pattern and the design pattern is measured. The pattern edge of the design pattern is moved and corrected so that the placement error is minimized.
【００２０】このように、エッチング変換差があらかじ
め判明している場合には、設計パターンのパターンエッ
ジからこのエッチング変換差の値だけ離れた位置に評価
点を置き、エッチング変換差を考慮しないで光強度シミ
ュレーションを行って求めたエネルギー閾値の値を用
い、エッチング変換差分だけバイアスを変更して転写レ
ジストパターンを算出する。これにより、エッチング変
換差が考慮された線幅のレジストパターンを形成するた
めのマスクパターンが決定される。As described above, when the etching conversion difference is known in advance, an evaluation point is placed at a position distant from the pattern edge of the design pattern by the value of the etching conversion difference, and the optical conversion is performed without considering the etching conversion difference. Using the value of the energy threshold value obtained by performing the intensity simulation, the bias is changed by the etching conversion difference to calculate the transfer resist pattern. As a result, the mask pattern for forming the resist pattern having the line width in which the etching conversion difference is taken into consideration is determined.
【００２１】次に、本発明の第２の実施の形態について
説明する。エッチング工程におけるエッチング変換差
が、ウェハ上に形成されているレジストパターンのパタ
ーンエッジから片側ｅ（μｍ）とあらかじめ判明してい
る場合であって、光近接効果補正を行っていない、線幅
ｘ＋２ｅ（μｍ）の設計パターンのフォトマスクを用い
た場合に、線幅ｘ＋２ｅ（μｍ）のレジストパターンを
形成することができる露光量をｙ（ｍＪ／ｃｍ2）とす
る。このとき、線幅ｘ＋２ｅ（μｍ）のレジストパター
ンを形成するためのマスクパターンを、光近接効果補正
を含む光強度シミュレーションを行って求める。Next, a second embodiment of the present invention will be described. In the case where the etching conversion difference in the etching step is known to be one side e (μm) from the pattern edge of the resist pattern formed on the wafer in advance, the line width x + 2e ( When a photomask having a design pattern of (μm) is used, an exposure amount capable of forming a resist pattern having a line width x + 2e (μm) is y (mJ / cm 2 ). At this time, a mask pattern for forming a resist pattern having a line width x + 2e (μm) is obtained by performing a light intensity simulation including optical proximity correction.
【００２２】このようなエッチング変換差分の幅広の線
幅を有するバイアス付き設計パターンを用いる場合に
は、このバイアス付き設計パターンのパターンエッジに
評価点を置く。When a biased design pattern having a wide line width of such etching conversion difference is used, an evaluation point is placed at the pattern edge of this biased design pattern.
【００２３】光近接効果補正を含む光強度シミュレーシ
ョンは、まず、線幅ｘ＋２ｅ（μｍ）、バイアスｅの条
件で露光した場合の、ウェハ上に形成されているレジス
トにおける光強度分布を求める。そして、この光強度分
布から各評価点で必要となる露光量であるエネルギー閾
値Ｉｔｈを求め、このエネルギー閾値Ｉｔｈの露光量
で、評価点ごとにバイアスをかけて転写した場合に形成
されるべきレジストパターンである転写レジストパター
ンを算出する。次いで、算出された転写レジストパター
ンからレジストエッジの位置を予測し、レジストエッジ
とバイアス付き設計パターンの評価点との間のずれを測
定し、転写レジストパターンとバイアス付き設計パター
ンとの間のエッジプレイスメントエラーが最小になるよ
うに、バイアス付き設計パターンのパターンエッジを移
動させて補正する。In the light intensity simulation including the optical proximity effect correction, first, the light intensity distribution in the resist formed on the wafer when the exposure is performed under the condition of the line width x + 2e (μm) and the bias e is obtained. Then, an energy threshold value Ith which is an exposure amount required at each evaluation point is obtained from the light intensity distribution, and a resist to be formed when a transfer is performed by biasing each evaluation point with the exposure amount of the energy threshold value Ith. A transfer resist pattern that is a pattern is calculated. Then, the position of the resist edge is predicted from the calculated transfer resist pattern, the shift between the resist edge and the evaluation point of the biased design pattern is measured, and the edge place between the transfer resist pattern and the biased design pattern is measured. The pattern edge of the biased design pattern is moved and corrected so that the ment error is minimized.
【００２４】このように、エッチング変換差があらかじ
め判明している場合であって、バイアス付き設計パター
ンを用いる場合には、このバイアス付き設計パターンの
パターンエッジに評価点を置き、転写レジストパターン
を算出する。これにより、エッチング変換差が考慮され
た線幅のレジストパターンを形成するためのマスクパタ
ーンが決定される。As described above, when the etching conversion difference is known in advance and the biased design pattern is used, an evaluation point is placed on the pattern edge of the biased design pattern to calculate the transfer resist pattern. To do. As a result, the mask pattern for forming the resist pattern having the line width in which the etching conversion difference is taken into consideration is determined.
【００２５】上記の説明では、フォトリソグラフィ工程
後のエッチング工程において発生するエッチング変換差
の値があらかじめ判明している場合について述べた。次
に、フォトリソグラフィ工程の段階で、エッチング変換
差の値が不明な場合の光近接効果補正を含む光強度シミ
ュレーションの方法について説明する。In the above description, the case where the value of the etching conversion difference occurring in the etching process after the photolithography process is known in advance has been described. Next, a method of light intensity simulation including optical proximity effect correction when the value of the etching conversion difference is unknown in the photolithography step will be described.
【００２６】図３ないし図７は本発明の第３の実施の形
態に係るマスクパターンと光強度シミュレーション結果
とを示す図である。フォトリソグラフィ工程の段階で、
エッチング変換差が不明な場合には、さまざまなエッチ
ング変換差を想定した位置に評価点を置いて、光近接効
果補正を含む光強度シミュレーションを行う。3 to 7 are diagrams showing a mask pattern and a light intensity simulation result according to the third embodiment of the present invention. At the stage of photolithography process,
When the etching conversion difference is unknown, an evaluation point is placed at a position where various etching conversion differences are assumed, and a light intensity simulation including optical proximity effect correction is performed.
【００２７】図３はエッチング変換差を＋１０ｎｍと想
定した場合の、（ａ）マスクパターンと、（ｂ）光強度
シミュレーション結果とを示す図である。この場合、マ
スクパターンの線幅は０．２６８０μｍとなる。FIG. 3 is a diagram showing (a) a mask pattern and (b) a light intensity simulation result when the etching conversion difference is assumed to be +10 nm. In this case, the line width of the mask pattern is 0.2680 μm.
【００２８】図４はエッチング変換差を＋５ｎｍと想定
した場合の、（ａ）マスクパターンと、（ｂ）光強度シ
ミュレーション結果とを示す図である。この場合、マス
クパターンの線幅は０．２６１３μｍとなる。FIG. 4 shows (a) a mask pattern and (b) a light intensity simulation result when the etching conversion difference is assumed to be +5 nm. In this case, the line width of the mask pattern is 0.2613 μm.
【００２９】図５はエッチング変換差を＋０ｎｍと想定
した場合の、（ａ）マスクパターンと、（ｂ）光強度シ
ミュレーション結果とを示す図である。この場合、マス
クパターンの線幅は０．２４７６μｍとなる。FIG. 5 is a diagram showing (a) a mask pattern and (b) a light intensity simulation result when the etching conversion difference is assumed to be +0 nm. In this case, the line width of the mask pattern is 0.2476 μm.
【００３０】図６はエッチング変換差を−５ｎｍと想定
した場合の、（ａ）マスクパターンと、（ｂ）光強度シ
ミュレーション結果とを示す図である。この場合、マス
クパターンの線幅は０．２４３４μｍとなる。FIG. 6 is a view showing (a) a mask pattern and (b) a light intensity simulation result when the etching conversion difference is assumed to be -5 nm. In this case, the line width of the mask pattern is 0.2434 μm.
【００３１】図７はエッチング変換差を−１０ｎｍと想
定した場合の、（ａ）マスクパターンと、（ｂ）光強度
シミュレーション結果とを示す図である。この場合、マ
スクパターンの線幅は０．２２９０μｍとなる。FIG. 7 is a diagram showing (a) a mask pattern and (b) a light intensity simulation result when the etching conversion difference is assumed to be -10 nm. In this case, the line width of the mask pattern is 0.2290 μm.
【００３２】エッチング変換差が不明の場合にあって
は、例えば、図２ないし図６に示したように、さまざま
なエッチング変換差、すなわち光強度シミュレーション
でのバイアスを想定して光近接効果補正を含む光強度シ
ミュレーションを行い、そのマスクパターンを用いて行
う転写およびエッチングの結果から、ウェハ上で所望の
線幅のパターンを形成することのできる、最適なマスク
パターンを決定する。When the etching conversion difference is unknown, for example, as shown in FIGS. 2 to 6, various optical conversion differences, that is, biases in the light intensity simulation are assumed to correct the optical proximity effect. A light intensity simulation including the above is performed, and the optimum mask pattern capable of forming a pattern having a desired line width on the wafer is determined from the results of transfer and etching performed using the mask pattern.
【００３３】図８は本発明のマスクパターン生成方法を
用いたマスクパターン最適化のフローチャートである。
光近接効果補正を含む光強度シミュレーションによるマ
スクパターンの最適化を行う場合、まず、フォトリソグ
ラフィ工程後のエッチング工程にて発生するエッチング
変換差が判明しているか否かを判定する（ステップＳ１
１）。ここで、エッチング変換差が判明している場合に
は、そのエッチング変換差の値をもとに、光近接効果補
正を含む光強度シミュレーションを行い（ステップＳ１
２）、マスクパターンを決定する（ステップＳ１３）。
また、ステップＳ１１にてエッチング変換差が不明の場
合には、バイアスをふって光近接効果補正を含む光強度
シミュレーションを行い（ステップＳ１４）、各計算結
果から得られるマスクパターンによる評価用マスクを作
製する（ステップＳ１５）。そして、その評価用マスク
を用いて転写およびエッチングを行い、ウェハ上に得ら
れるパターン結果から所望の線幅に仕上がっているマス
クパターンを選択する（ステップＳ１６）。FIG. 8 is a flow chart of mask pattern optimization using the mask pattern generation method of the present invention.
When the mask pattern is optimized by the light intensity simulation including the optical proximity correction, it is first determined whether or not the etching conversion difference generated in the etching process after the photolithography process is known (step S1).
1). Here, when the etching conversion difference is known, a light intensity simulation including optical proximity effect correction is performed based on the value of the etching conversion difference (step S1).
2) The mask pattern is determined (step S13).
When the etching conversion difference is unknown in step S11, a bias is applied to perform a light intensity simulation including optical proximity correction (step S14), and an evaluation mask based on the mask pattern obtained from each calculation result is manufactured. Yes (step S15). Then, transfer and etching are performed using the evaluation mask, and a mask pattern having a desired line width is selected from the pattern results obtained on the wafer (step S16).
【００３４】以上説明したように、フォトリソグラフィ
工程後のエッチング工程にて発生するエッチング変換差
があらかじめ判明している場合、あるいは不明な場合で
あっても、評価点を設計パターンの所定の位置に付加
し、エッチング変換差を考慮して光近接効果補正を含む
光強度シミュレーションを行うことにより、ウェハ上に
所望の線幅のパターンを形成するためのマスクパターン
が決定される。As described above, even when the etching conversion difference generated in the etching step after the photolithography step is known or unknown, the evaluation point is set at a predetermined position of the design pattern. In addition, a mask pattern for forming a pattern having a desired line width on the wafer is determined by performing light intensity simulation including optical proximity correction in consideration of the etching conversion difference.
【００３５】このような光強度シミュレーションによっ
て生成されたマスクパターンを有するフォトマスクを用
いることにより、半導体デバイス製造工程における光近
接効果を防止でき、その結果、トランジスタ特性のばら
つきを抑制し、生産効率や設計マージンを向上すること
ができるようになる。By using a photomask having a mask pattern generated by such a light intensity simulation, the optical proximity effect in the semiconductor device manufacturing process can be prevented, and as a result, variations in transistor characteristics can be suppressed and production efficiency and production efficiency can be reduced. The design margin can be improved.
【００３６】[0036]
【発明の効果】以上説明したように本発明では、設計パ
ターンのパターンエッジからエッチング変換差の値の距
離に評価点を付加し、設計パターンが有する線幅の露光
に必要な露光量をシミュレーションによって算出し、こ
の露光量と、エッチング変換差の値の距離と同値のバイ
アスとを用いて転写レジストパターンを算出し、転写レ
ジストパターンのレジストエッジと設計パターンの評価
点との差が最小となるようパターンエッジを移動するよ
うに構成にした。これにより、フォトリソグラフィ工程
後のエッチング工程においてエッチング変換差が発生す
る場合であっても、そのエッチング変換差によるウェハ
上でのパターンの変動を考慮したマスクパターンを生成
することができる。As described above, according to the present invention, an evaluation point is added to the distance of the etching conversion difference value from the pattern edge of the design pattern, and the exposure amount required for the exposure of the line width of the design pattern is simulated by simulation. The transfer resist pattern is calculated using this exposure amount and the bias having the same value as the distance of the etching conversion difference, and the difference between the resist edge of the transfer resist pattern and the evaluation point of the design pattern is minimized. It is configured to move the pattern edge. As a result, even if an etching conversion difference occurs in the etching process after the photolithography process, it is possible to generate a mask pattern in consideration of the variation of the pattern on the wafer due to the etching conversion difference.
【００３７】また、本発明のマスクパターン生成方法を
用いることにより、エッチング工程で発生するエッチン
グ変換差が不明な場合であっても、さまざまなエッチン
グ変換差を想定した位置に評価点を置いて生成したマス
クパターンを用いて、転写・エッチングを行い、所望の
線幅となる最適なマスクパターンを決定することができ
る。Further, by using the mask pattern generating method of the present invention, even when the etching conversion difference generated in the etching process is unknown, the evaluation points are generated at positions assuming various etching conversion differences. By using the mask pattern thus formed, transfer / etching can be performed to determine an optimum mask pattern having a desired line width.
【図１】本発明のマスクパターン生成方法の流れ図であ
る。FIG. 1 is a flow chart of a mask pattern generation method of the present invention.
【図２】設計パターンに付加される評価点の配置例を示
す図であって、（ａ）はエッチング変換差０．０（μ
ｍ）での配置例、（ｂ）はエッチング変換差ｅ（μｍ）
での配置例を示す図である。FIG. 2 is a diagram showing an arrangement example of evaluation points added to a design pattern, in which (a) shows an etching conversion difference of 0.0 (μ).
(m), and (b) etching conversion difference e (μm)
It is a figure which shows the example of arrangement | positioning in.
【図３】エッチング変換差を＋１０ｎｍと想定した場合
の、（ａ）マスクパターンと、（ｂ）光強度シミュレー
ション結果とを示す図である。FIG. 3 is a diagram showing (a) a mask pattern and (b) a light intensity simulation result when the etching conversion difference is assumed to be +10 nm.
【図４】エッチング変換差を＋５ｎｍと想定した場合
の、（ａ）マスクパターンと、（ｂ）光強度シミュレー
ション結果とを示す図である。FIG. 4 is a diagram showing (a) a mask pattern and (b) a light intensity simulation result when the etching conversion difference is assumed to be +5 nm.
【図５】エッチング変換差を＋０ｎｍと想定した場合
の、（ａ）マスクパターンと、（ｂ）光強度シミュレー
ション結果とを示す図である。FIG. 5 is a diagram showing (a) a mask pattern and (b) a light intensity simulation result when the etching conversion difference is assumed to be +0 nm.
【図６】エッチング変換差を−５ｎｍと想定した場合
の、（ａ）マスクパターンと、（ｂ）光強度シミュレー
ション結果とを示す図である。FIG. 6 is a diagram showing (a) a mask pattern and (b) a light intensity simulation result when the etching conversion difference is assumed to be −5 nm.
【図７】エッチング変換差を−１０ｎｍと想定した場合
の、（ａ）マスクパターンと、（ｂ）光強度シミュレー
ション結果とを示す図である。FIG. 7 is a diagram showing (a) a mask pattern and (b) a light intensity simulation result when the etching conversion difference is assumed to be −10 nm.
【図８】本発明のマスクパターン生成方法を用いたマス
クパターン最適化のフローチャートである。FIG. 8 is a flowchart of mask pattern optimization using the mask pattern generation method of the present invention.
１……評価点、２……設計パターン、３……パターンエ
ッジ。1 ... Evaluation point, 2 ... Design pattern, 3 ... Pattern edge.
Claims (3)
いマスクパターンを生成するマスクパターン生成方法に
おいて、 設計パターンの外縁であるパターンエッジからエッチン
グ変換差の値だけ離れた位置に評価点を付加し、 前記設計パターンが有する線幅をバイアスせずに露光す
る場合のシミュレーションを行って露光量を算出し、 前記エッチング変換差の値と同値のバイアスと前記露光
量とを用いて、ウェハ上に形成されたレジストを露光し
た場合に形成されるレジストパターンである転写レジス
トパターンを算出し、 前記転写レジストパターンの外縁であるレジストエッジ
と前記設計パターンの前記評価点との差を測定し、 前記差が最小となるよう前記パターンエッジを移動する
ことを特徴とするマスクパターン生成方法。1. A mask pattern generation method for generating a mask pattern close to a design pattern at the time of manufacturing a photomask, wherein an evaluation point is added at a position distant from a pattern edge which is an outer edge of the design pattern by an etching conversion difference value, The exposure amount was calculated by performing a simulation when exposing the line width of the design pattern without bias, and the exposure amount was formed on the wafer by using the bias and the exposure amount that are the same as the etching conversion difference value. A transfer resist pattern that is a resist pattern formed when the resist is exposed is calculated, and a difference between the resist edge that is the outer edge of the transfer resist pattern and the evaluation point of the design pattern is measured, and the difference is the minimum. A method for generating a mask pattern, wherein the pattern edge is moved so that
における光近接効果補正された光強度分布を求める光強
度シミュレーションであることを特徴とする請求項１記
載のマスクパターン生成方法。2. The mask pattern generation method according to claim 1, wherein the simulation is a light intensity simulation for obtaining a light intensity distribution corrected for the optical proximity effect in the resist.
フォトマスク。3. A photomask manufactured by using the method according to claim 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001204230A JP4691840B2 (en) | 2001-07-05 | 2001-07-05 | Mask pattern generation method and photomask |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001204230A JP4691840B2 (en) | 2001-07-05 | 2001-07-05 | Mask pattern generation method and photomask |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003015272A true JP2003015272A (en) | 2003-01-15 |
| JP4691840B2 JP4691840B2 (en) | 2011-06-01 |
Family
ID=19040730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001204230A Expired - Fee Related JP4691840B2 (en) | 2001-07-05 | 2001-07-05 | Mask pattern generation method and photomask |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4691840B2 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007219208A (en) * | 2006-02-17 | 2007-08-30 | Sony Corp | Pattern correction device, pattern correction program, pattern correction method and method for manufacturing semiconductor device |
| JP2007225924A (en) * | 2006-02-23 | 2007-09-06 | Fujitsu Ltd | Simulation method and method for manufacturing semiconductor device |
| US7399557B2 (en) | 2003-06-05 | 2008-07-15 | Kabushiki Kaisha Toshiba | Photomask correcting method and manufacturing method of semiconductor device |
| KR101046494B1 (en) | 2007-09-26 | 2011-07-04 | 가부시끼가이샤 도시바 | Dimensional conversion difference prediction method, photomask manufacturing method, electronic component manufacturing method, and recording medium |
| CN117111399A (en) * | 2023-10-25 | 2023-11-24 | 合肥晶合集成电路股份有限公司 | Optical proximity correction method, system, computer equipment and medium |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0876348A (en) * | 1994-09-07 | 1996-03-22 | Matsushita Electric Ind Co Ltd | Mask data verifier, mask data former mask data verifying method, mask data forming method and auxiliary pattern forming method |
| JPH0934095A (en) * | 1995-07-17 | 1997-02-07 | Sony Corp | Mask pattern correcting method and mask using the method, and exposure method, and semiconductor device using the mask |
| JPH11102062A (en) * | 1997-07-31 | 1999-04-13 | Toshiba Corp | Formation of mask data and its forming apparatus, mask data correcting means and mask data correcting apparatus computer readable recording medium |
| JPH11258770A (en) * | 1998-03-16 | 1999-09-24 | Toshiba Corp | Mask pattern designing method and photomask |
| JP2000155408A (en) * | 1998-09-14 | 2000-06-06 | Matsushita Electronics Industry Corp | Pattern data certification method and pattern data correction method |
| JP2000241959A (en) * | 1999-02-22 | 2000-09-08 | Toshiba Corp | Method for simulation of transfer pattern |
| JP2002122977A (en) * | 2000-10-17 | 2002-04-26 | Sony Corp | Method for producing photomask, photomask and exposure method |
-
2001
- 2001-07-05 JP JP2001204230A patent/JP4691840B2/en not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0876348A (en) * | 1994-09-07 | 1996-03-22 | Matsushita Electric Ind Co Ltd | Mask data verifier, mask data former mask data verifying method, mask data forming method and auxiliary pattern forming method |
| JPH0934095A (en) * | 1995-07-17 | 1997-02-07 | Sony Corp | Mask pattern correcting method and mask using the method, and exposure method, and semiconductor device using the mask |
| JPH11102062A (en) * | 1997-07-31 | 1999-04-13 | Toshiba Corp | Formation of mask data and its forming apparatus, mask data correcting means and mask data correcting apparatus computer readable recording medium |
| JPH11258770A (en) * | 1998-03-16 | 1999-09-24 | Toshiba Corp | Mask pattern designing method and photomask |
| JP2000155408A (en) * | 1998-09-14 | 2000-06-06 | Matsushita Electronics Industry Corp | Pattern data certification method and pattern data correction method |
| JP2000241959A (en) * | 1999-02-22 | 2000-09-08 | Toshiba Corp | Method for simulation of transfer pattern |
| JP2002122977A (en) * | 2000-10-17 | 2002-04-26 | Sony Corp | Method for producing photomask, photomask and exposure method |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7399557B2 (en) | 2003-06-05 | 2008-07-15 | Kabushiki Kaisha Toshiba | Photomask correcting method and manufacturing method of semiconductor device |
| US7670755B2 (en) | 2003-06-05 | 2010-03-02 | Kabushiki Kaisha Toshiba | Photomask correcting method and manufacturing method of semiconductor device |
| JP2007219208A (en) * | 2006-02-17 | 2007-08-30 | Sony Corp | Pattern correction device, pattern correction program, pattern correction method and method for manufacturing semiconductor device |
| JP2007225924A (en) * | 2006-02-23 | 2007-09-06 | Fujitsu Ltd | Simulation method and method for manufacturing semiconductor device |
| KR101046494B1 (en) | 2007-09-26 | 2011-07-04 | 가부시끼가이샤 도시바 | Dimensional conversion difference prediction method, photomask manufacturing method, electronic component manufacturing method, and recording medium |
| CN117111399A (en) * | 2023-10-25 | 2023-11-24 | 合肥晶合集成电路股份有限公司 | Optical proximity correction method, system, computer equipment and medium |
| CN117111399B (en) * | 2023-10-25 | 2024-02-20 | 合肥晶合集成电路股份有限公司 | Optical proximity correction method, system, computer equipment and medium |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4691840B2 (en) | 2011-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3906035B2 (en) | Method for controlling semiconductor manufacturing apparatus | |
| US8142961B2 (en) | Mask pattern correcting method, mask pattern inspecting method, photo mask manufacturing method, and semiconductor device manufacturing method | |
| KR100714480B1 (en) | systems and methods for detecting focus variation in photolithograph process using test features printed from photomask test pattern images | |
| US7601471B2 (en) | Apparatus and method for correcting pattern dimension and photo mask and test photo mask | |
| JP4165401B2 (en) | Mask pattern correction device, mask pattern correction method, mask manufacturing method, and semiconductor device manufacturing method | |
| US7042551B2 (en) | Method of patterning process metrology based on the intrinsic focus offset | |
| JP2005338267A (en) | Evaluation method, mask pattern correction method, method for manufacturing semiconductor device, and program | |
| JP2010021443A (en) | Exposure condition determination method and computer program | |
| CN114326290A (en) | Optical proximity correction method | |
| JP2002296754A (en) | Production method for mask | |
| JP2002122977A (en) | Method for producing photomask, photomask and exposure method | |
| US7279259B2 (en) | Method for correcting pattern data and method for manufacturing semiconductor device using same | |
| US6420077B1 (en) | Contact hole model-based optical proximity correction method | |
| JP5107532B2 (en) | Simulation method and simulation system, and mask pattern correction method | |
| JP2003015272A (en) | Mask pattern generation method and photomask | |
| CN113050368A (en) | Optical proximity correction method and mask manufacturing method | |
| US9017903B2 (en) | Mask overlay control | |
| US11294294B2 (en) | Alignment mark positioning in a lithographic process | |
| CN114063380A (en) | Pattern correction method and method for forming semiconductor structure | |
| JPH0619115A (en) | Mask for stepper | |
| JP2008203398A (en) | Pattern correction method for photomask and photomask | |
| TW201303483A (en) | Method of forming assist feature patterns | |
| US8283093B2 (en) | Optical proximity correction process | |
| KR20070069994A (en) | Method for manufacturing pattern mask of semiconductor device | |
| JP2006156864A (en) | Resist pattern line width calculating method, mask pattern line width correction method, optical proximity effect correction method, exposure mask fabricating method, electron drawing method for fabricating the exposure mask, exposure method, and semiconductor device manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080623 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101018 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101109 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101228 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110125 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110207 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |