JP2003009534A - 力率改善回路 - Google Patents
力率改善回路Info
- Publication number
- JP2003009534A JP2003009534A JP2001192022A JP2001192022A JP2003009534A JP 2003009534 A JP2003009534 A JP 2003009534A JP 2001192022 A JP2001192022 A JP 2001192022A JP 2001192022 A JP2001192022 A JP 2001192022A JP 2003009534 A JP2003009534 A JP 2003009534A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- output
- choke coil
- power factor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P80/00—Climate change mitigation technologies for sector-wide applications
- Y02P80/10—Efficient use of energy, e.g. using compressed air or pressurized fluid as energy carrier
Landscapes
- Rectifiers (AREA)
Abstract
(57)【要約】
【目的】不要なエネルギー損失を省くことでより効率の
よい力率改善回路を提供する。 【構成】交流電源を電源とし、チョークコイルと、トラ
ンジスタ、ＰＷＭ制御回路を使用して出力電圧を昇圧、
平滑する力率改善回路において、前記ＰＷＭ制御回路
が、チョークコイルの前段の上ピーク電圧を検出する上
ピーク電圧検出回路と、チョークコイル後段の平滑電圧
を検出しこの電圧値と前記ピーク電圧検出回路の出力値
とを比較する減算回路と、当該減算回路からの出力値と
基準電圧を作り出す基準電圧発生回路からの出力値とを
比較する比較回路と、当該比較回路からの出力をＰＷＭ
発信させるＰＷＭ発振回路と、当該ＰＷＭ発振回路の出
力により前記トランジスタを駆動するドライブ回路とか
ら構成され、前記チョークコイルと減算回路との間にし
たピーク電圧検出回路を配置する。
よい力率改善回路を提供する。 【構成】交流電源を電源とし、チョークコイルと、トラ
ンジスタ、ＰＷＭ制御回路を使用して出力電圧を昇圧、
平滑する力率改善回路において、前記ＰＷＭ制御回路
が、チョークコイルの前段の上ピーク電圧を検出する上
ピーク電圧検出回路と、チョークコイル後段の平滑電圧
を検出しこの電圧値と前記ピーク電圧検出回路の出力値
とを比較する減算回路と、当該減算回路からの出力値と
基準電圧を作り出す基準電圧発生回路からの出力値とを
比較する比較回路と、当該比較回路からの出力をＰＷＭ
発信させるＰＷＭ発振回路と、当該ＰＷＭ発振回路の出
力により前記トランジスタを駆動するドライブ回路とか
ら構成され、前記チョークコイルと減算回路との間にし
たピーク電圧検出回路を配置する。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は昇圧型の力率改善回
路に関するものである。 【０００２】 【従来の技術】従来より、昇圧型コンバータ回路を使用
した力率改善回路が提案され、この一例として公開特許
公報平成６年第９８５４２号に開示されているような力
率改善回路がある。しかしながらこのような力率改善回
路では、出力電圧Voは入力電圧Viに比例するため、Viの
変動範囲が広い場合ではVoはViに対して差が大きくな
り、後段の素子耐圧を大きくしなくてはならなかった
り、Viの変動がVoでは増幅されることを考えれば、この
ような従来の昇圧コンバータ型の力率改善回路では、電
源回路として従来のコンデンサインプット型と比較して
も安定度が損なわれるといった問題が生じており、この
対策として、特願平８−２０６６０４号に示すような提
案がなされている。 【０００３】このような特願平８−２０６６０４号に示
される力率改善回路を図３に示し説明すると、図３にお
いて、交流電源E1に整流器が接続され、この後段に整流
器DSからの出力電圧を昇圧するチョークコイルL1とトラ
ンジスタQ1、ダイオードD1、平滑用コンデンサC1が設け
られている。また、前記チョークコイルL1の前後段には
ＰＷＭ制御回路が備えられている。このＰＷＭ制御回路
は、整流器DSとチョークコイルL1との間の電圧を検出す
るピーク電圧検出回路10と、チョークコイルL1の後段の
電圧を検出しこの電圧値と前記ピーク電圧検出回路10か
らの電圧値とを比較し差異をとる減算回路20と、常に一
定の基準電圧を作り出す基準電圧発生回路40と、前記減
算回路20と基準電圧発生回路40とを比較する比較回路30
と、この比較回路30からの出力をＰＷＭ発振させるＰＷ
Ｍ発振回路50と、このＰＷＭ発振回路50からの信号によ
りトランジスタQ1を駆動する信号を作り出すドライブ回
路60と、から構成されている。 【０００４】前記ピーク電圧検出回路10は、整流器DSか
らの出力電圧Viを分圧する分圧抵抗R4とR5と、演算増幅
器IC1、ダイオードD2、コンデンサC2、他の抵抗R3、R
6、R7とから構成され、整流器DSからの出力電圧Viのピ
ーク値を維持（ホールド）している。減算回路20は、チ
ョークコイルL1の後段（平滑後）の電圧を検出する分圧
抵抗R1とR2と、これら分圧抵抗からの出力値と前記ピー
ク電圧検出回路10からの出力とを比較する演算増幅器IC
2と、他の抵抗R8とR9とから構成されている。比較回路3
0は、基準電圧発生回路40から得られる基準となる電圧
と、前記減算回路20からの出力値とを比較する演算増幅
器IC3とから構成され、この出力がIC3と鋸波発生回路と
で構成されるＰＷＭ発振回路50を介してドライブ回路60
に接続されている。 【０００５】上記従来技術の動作を説明する。交流電源
E1からの電圧は整流器DSにより整流された後に分圧抵抗
R4とR5により分圧され、演算増幅器IC1とダイオードD
2、コンデンサC2によりピーク電圧を検出し、ホールド
する。ここで得られるピーク電圧V'pの値は、交流電源E
1のピーク電圧に比例したものとなる。ここで当該ピー
ク電圧V'pをピーク基準電圧として減算回路20へ出力し
減算処理され、この結果が比較回路30に出力され、基準
電圧発生回路40の電圧と比較されるが、このときの基準
電圧発生回路40の値をEとすれば、最終出力電圧Vo、入
力電圧Viの√2倍となるピーク入力電圧VP、分圧抵抗R1
とR2、R4、R5、R6、R7、R8、R9との関係は、次の「数
１」と「数２」のような式で表される。 【０００６】 【数１】 【０００７】 【数２】 【０００８】また、昇圧電圧を一定となるように制御を
行うと、入力電圧Viと最終出力電圧Voとの関係は、次の
「数３」のような式で表される。 【０００９】 【数３】 【００１０】以上の「数１」と「数２」、「数３」より
分圧抵抗R1とR2、R4、R5、R6、R7、R8、R9とは、次の
「数４」のような関係になる。 【００１１】 【数４】 【００１２】 【発明が解決しようとする課題】上述した力率改善回路
においては次のような問題が生じる。すなわち、図３に
示すＡ点とＢ点から得られる電圧波形を図４に示すが、
この図４では、図３のＡ点から得られる整流波形をＰＷ
Ｍ制御回路とチョークコイルL1により加工しＢ波形を得
ている。当該Ｂ波形は主に基準電圧発生回路40によって
上限値Ｕと下限値Ｌが決定している。ここで上限値Ｕは
構成素子のばらつきの影響を受けにくいために、ほぼ一
定の電圧値を示すが、下限値Ｌは、平滑用コンデンサC1
の性能やばらつきをはじめ、他の負荷や素子の特性や経
時変化によりばらつきが生じる。したがって上記構成の
力率改善回路においては、このような事情を考慮してＢ
波形の下限値ＬがＡ波形に被らないような設定を行うこ
とで、Ｂ波形を形成する電圧値は、Ａ波形のピーク電圧
値より過大にしている。 【００１３】ところで、このようにＢ波形の電圧値が大
きくなることで、上記力率改善回路においては、必要以
上のエネルギーが出力され、エネルギー損失が増加す
る。また、このように過大な電圧値とするＢ波形を得る
ために、回路を構成する各部品素子、特にトランジスタ
Q1やチョークコイルL1、また平滑用コンデンサC1などの
容量や寸法においても大きなものが必要となり、またエ
ネルギー損失の増加によって各素子への負荷が増大し、
素子寿命が短くなり、信頼性が低下する場合がある。ま
た、大きな放熱部品の取付や、素子自体の大型化に伴
い、製品寸法の大型化と共に、高価な部品を使用するこ
とで生産コストが増大するといった問題が生じる。 【００１４】本発明は上記課題に鑑み、入力電圧の変動
が広い場合でも所望の出力電圧が小型の電気、電子素子
で構成でき、かつ、不要なエネルギー損失を省くことで
より効率のよい力率改善回路を提供することを目的とす
る。 【００１５】 【課題を解決するための手段】上記課題を解決するため
に本発明では、交流電源を電源とし、チョークコイル
と、トランジスタ、ＰＷＭ制御回路を使用して出力電圧
を昇圧、平滑する力率改善回路において、前記ＰＷＭ制
御回路が、チョークコイルの前段の上ピーク電圧を検出
する上ピーク電圧検出回路と、チョークコイル後段の平
滑電圧を検出しこの電圧値と前記ピーク電圧検出回路の
出力値とを比較する減算回路と、当該減算回路からの出
力値と基準電圧を作り出す基準電圧発生回路からの出力
値とを比較する比較回路と、当該比較回路からの出力を
ＰＷＭ発信させるＰＷＭ発振回路と、当該ＰＷＭ発振回
路の出力により前記トランジスタを駆動するドライブ回
路とから構成され、前記チョークコイルと減算回路との
間にしたピーク電圧検出回路を配置したことを特徴とす
る力率改善回路とする。 【００１６】 【実施例】本発明の力率改善回路を図１に示す。図１に
おいて、交流電源E1に整流器が接続され、この後段に整
流器DSからの出力電圧を昇圧するチョークコイルL1とト
ランジスタQ1、ダイオードD1、平滑用コンデンサC1が設
けられている。また、前記チョークコイルL1の前後段に
はＰＷＭ制御回路が備えられている。このＰＷＭ制御回
路は、整流器DSとチョークコイルL1との間の電圧、特に
整流器DSにより作り出される整流波形の上ピーク電圧値
を検出する上ピーク電圧検出回路10と、チョークコイル
L1の後段の電圧を検出し、出力波形の下限値（下ピーク
値）を演算する下ピーク電圧検出回路15と、当該下ピー
ク電圧検出回路15から出力される電圧値と前記上ピーク
電圧検出回路10からの電圧値とを比較し差異をとる減算
回路20と、常に一定の基準電圧を作り出す基準電圧発生
回路40と、前記減算回路20と基準電圧発生回路40とを比
較する比較回路30と、この比較回路30からの出力をＰＷ
Ｍ発振させるＰＷＭ発振回路50と、このＰＷＭ発振回路
50からの信号によりトランジスタQ1を駆動する信号を作
り出すドライブ回路60と、から構成されている。なお図
１中の交流電源E1と整流器DS、チョークコイルL1、トラ
ンジスタQ1、ダイオードD1、コンデンサC1は従来の技術
で述べた図３のものと同一もしくは相当分を示してい
る。 【００１７】次に上述した各構成回路の詳細について述
べる。上ピーク電圧検出回路10は、整流器DSからの出力
電圧Viを分圧する分圧抵抗R4とR5と、演算増幅器IC1、
ダイオードD2、コンデンサC2、他の抵抗R3、R6、R7とか
ら構成され、整流器DSからの出力電圧Viのピーク値を維
持（ホールド）している。 【００１８】下ピーク電圧検出回路15は、チョークコイ
ルL1の後段（平滑後）の電圧を検出する分圧抵抗R1とR2
と、これら分圧抵抗からの出力値が入力する演算増幅器
IC11と、当該IC11に逆接続されるダイオード11と当該ダ
イオード11に直列接続される抵抗11と、直流電源に接続
される並列接続のコンデンサ11と抵抗12とから構成され
ている。当該並列接続のコンデンサ11と抵抗12の直流電
源との反対側の接続部は、前記演算増幅器IC11の入力部
に接続されると共に、減算回路20へと接続されている。 【００１９】減算回路20は、上ピーク電圧検出回路10と
下ピーク電圧検出回路15とからの出力を比較する演算増
幅器IC2と、他の抵抗R8とR9とから構成されている。 【００２０】比較回路30は、基準電圧発生回路40から得
られる基準となる電圧と、前記減算回路20からの出力値
とを比較する演算増幅器IC3とから構成され、この出力
がIC3と鋸波発生回路とで構成されるＰＷＭ発振回路50
を介してドライブ回路60に接続されている。 【００２１】以下に本願発明の動作を説明する。交流電
源E1からの電圧は整流器DSにより整流された後に分圧抵
抗R4とR5により分圧され、演算増幅器IC1とダイオードD
2、コンデンサC2によりピーク電圧を検出し、ホールド
する。ここで得られるピーク電圧V'pの値は、交流電源E
1のピーク電圧に比例したものとなる。また、IC11とD1
1、C11により下ピーク電圧を検出し、ホールドする。こ
こで得られた下ピーク電圧V'oLの値は出力電圧Voの下電
圧VoLに比例したものとなる。ここで前記ピーク電圧V'p
をピーク基準電圧として、また、下ピーク電圧V'oLをフ
ィードバック電圧として減算回路20へ出力し、減算処理
され、この結果が比較回路30に出力され、基準電圧発生
回路40の電圧と比較されるが、このときの基準電圧発生
回路40の値をEとすれば、最終出力電圧Vo、入力電圧Vi
の√2倍となるピーク入力電圧VP、分圧抵抗R1とR2、R
4、R5、R6、R7、R8、R9との関係は、次の「数５」と
「数２」のような式で表される。上記においてVoLと
は、図２に示す図１の各点の電圧波形のうち、Ｂ点にお
ける電圧波形の下限値を示している。 【００２２】 【数５】 【００２３】 【数２】 【００２４】また、昇圧電圧を一定となるように制御を
行うと、入力電圧Viと出力電圧VoLとの関係は、次の
「数６」のような式で表される。 【００２５】 【数６】 【００２６】以上の「数５」と「数２」、「数６」より
分圧抵抗R1とR2、R4、R5、R6、R7、R8、R9とは、次の
「数４」のような関係になる。 【００２７】 【数４】 【００２８】本発明は以上のような関係を保つことで力
率改善回路を構成している。すなわち、図２のＢ波形が
示すとおり、当該Ｂ波形の下電圧VoLは、Ａ波形のピー
ク値近傍に設定される。当該設定値は基準電圧発生回路
40から得る電圧値や、各構成素子の定数等により決定さ
れるが、理想的には、前記VoLがＡ波形のピーク部分に
接することが望ましい。但し各素子のばらつきや特性に
よっては、このＡ波形のピーク値を下回ったり、逆に上
回ることがある。 【００２９】 【発明の効果】上記構成によりVoL−√2Viが一定で、そ
の差を小さくすることで、後段の素子耐圧を従来通りと
することが可能になる。また、入力電圧Viの変動特性に
おいては、従来のコンデンサインプット型と同等以上の
性能が得られる。さらに、チョークコイルL1やトランジ
スタQ1への負担が軽減されるために小型化、且つ低損失
化が実現できる。 【００３０】また、上記構成の通り下ピーク電圧検知回
路15により、従来図２または図４に示す波形図の通り、
Ａ波形のピーク値とＢ波形の下電圧との差が縮まり、所
望の必要かつ十分な最低エネルギーで機器の運転が行
え、信頼性に優れかつ小型化が可能な力率改善回路が提
供できるものとなる。
路に関するものである。 【０００２】 【従来の技術】従来より、昇圧型コンバータ回路を使用
した力率改善回路が提案され、この一例として公開特許
公報平成６年第９８５４２号に開示されているような力
率改善回路がある。しかしながらこのような力率改善回
路では、出力電圧Voは入力電圧Viに比例するため、Viの
変動範囲が広い場合ではVoはViに対して差が大きくな
り、後段の素子耐圧を大きくしなくてはならなかった
り、Viの変動がVoでは増幅されることを考えれば、この
ような従来の昇圧コンバータ型の力率改善回路では、電
源回路として従来のコンデンサインプット型と比較して
も安定度が損なわれるといった問題が生じており、この
対策として、特願平８−２０６６０４号に示すような提
案がなされている。 【０００３】このような特願平８−２０６６０４号に示
される力率改善回路を図３に示し説明すると、図３にお
いて、交流電源E1に整流器が接続され、この後段に整流
器DSからの出力電圧を昇圧するチョークコイルL1とトラ
ンジスタQ1、ダイオードD1、平滑用コンデンサC1が設け
られている。また、前記チョークコイルL1の前後段には
ＰＷＭ制御回路が備えられている。このＰＷＭ制御回路
は、整流器DSとチョークコイルL1との間の電圧を検出す
るピーク電圧検出回路10と、チョークコイルL1の後段の
電圧を検出しこの電圧値と前記ピーク電圧検出回路10か
らの電圧値とを比較し差異をとる減算回路20と、常に一
定の基準電圧を作り出す基準電圧発生回路40と、前記減
算回路20と基準電圧発生回路40とを比較する比較回路30
と、この比較回路30からの出力をＰＷＭ発振させるＰＷ
Ｍ発振回路50と、このＰＷＭ発振回路50からの信号によ
りトランジスタQ1を駆動する信号を作り出すドライブ回
路60と、から構成されている。 【０００４】前記ピーク電圧検出回路10は、整流器DSか
らの出力電圧Viを分圧する分圧抵抗R4とR5と、演算増幅
器IC1、ダイオードD2、コンデンサC2、他の抵抗R3、R
6、R7とから構成され、整流器DSからの出力電圧Viのピ
ーク値を維持（ホールド）している。減算回路20は、チ
ョークコイルL1の後段（平滑後）の電圧を検出する分圧
抵抗R1とR2と、これら分圧抵抗からの出力値と前記ピー
ク電圧検出回路10からの出力とを比較する演算増幅器IC
2と、他の抵抗R8とR9とから構成されている。比較回路3
0は、基準電圧発生回路40から得られる基準となる電圧
と、前記減算回路20からの出力値とを比較する演算増幅
器IC3とから構成され、この出力がIC3と鋸波発生回路と
で構成されるＰＷＭ発振回路50を介してドライブ回路60
に接続されている。 【０００５】上記従来技術の動作を説明する。交流電源
E1からの電圧は整流器DSにより整流された後に分圧抵抗
R4とR5により分圧され、演算増幅器IC1とダイオードD
2、コンデンサC2によりピーク電圧を検出し、ホールド
する。ここで得られるピーク電圧V'pの値は、交流電源E
1のピーク電圧に比例したものとなる。ここで当該ピー
ク電圧V'pをピーク基準電圧として減算回路20へ出力し
減算処理され、この結果が比較回路30に出力され、基準
電圧発生回路40の電圧と比較されるが、このときの基準
電圧発生回路40の値をEとすれば、最終出力電圧Vo、入
力電圧Viの√2倍となるピーク入力電圧VP、分圧抵抗R1
とR2、R4、R5、R6、R7、R8、R9との関係は、次の「数
１」と「数２」のような式で表される。 【０００６】 【数１】 【０００７】 【数２】 【０００８】また、昇圧電圧を一定となるように制御を
行うと、入力電圧Viと最終出力電圧Voとの関係は、次の
「数３」のような式で表される。 【０００９】 【数３】 【００１０】以上の「数１」と「数２」、「数３」より
分圧抵抗R1とR2、R4、R5、R6、R7、R8、R9とは、次の
「数４」のような関係になる。 【００１１】 【数４】 【００１２】 【発明が解決しようとする課題】上述した力率改善回路
においては次のような問題が生じる。すなわち、図３に
示すＡ点とＢ点から得られる電圧波形を図４に示すが、
この図４では、図３のＡ点から得られる整流波形をＰＷ
Ｍ制御回路とチョークコイルL1により加工しＢ波形を得
ている。当該Ｂ波形は主に基準電圧発生回路40によって
上限値Ｕと下限値Ｌが決定している。ここで上限値Ｕは
構成素子のばらつきの影響を受けにくいために、ほぼ一
定の電圧値を示すが、下限値Ｌは、平滑用コンデンサC1
の性能やばらつきをはじめ、他の負荷や素子の特性や経
時変化によりばらつきが生じる。したがって上記構成の
力率改善回路においては、このような事情を考慮してＢ
波形の下限値ＬがＡ波形に被らないような設定を行うこ
とで、Ｂ波形を形成する電圧値は、Ａ波形のピーク電圧
値より過大にしている。 【００１３】ところで、このようにＢ波形の電圧値が大
きくなることで、上記力率改善回路においては、必要以
上のエネルギーが出力され、エネルギー損失が増加す
る。また、このように過大な電圧値とするＢ波形を得る
ために、回路を構成する各部品素子、特にトランジスタ
Q1やチョークコイルL1、また平滑用コンデンサC1などの
容量や寸法においても大きなものが必要となり、またエ
ネルギー損失の増加によって各素子への負荷が増大し、
素子寿命が短くなり、信頼性が低下する場合がある。ま
た、大きな放熱部品の取付や、素子自体の大型化に伴
い、製品寸法の大型化と共に、高価な部品を使用するこ
とで生産コストが増大するといった問題が生じる。 【００１４】本発明は上記課題に鑑み、入力電圧の変動
が広い場合でも所望の出力電圧が小型の電気、電子素子
で構成でき、かつ、不要なエネルギー損失を省くことで
より効率のよい力率改善回路を提供することを目的とす
る。 【００１５】 【課題を解決するための手段】上記課題を解決するため
に本発明では、交流電源を電源とし、チョークコイル
と、トランジスタ、ＰＷＭ制御回路を使用して出力電圧
を昇圧、平滑する力率改善回路において、前記ＰＷＭ制
御回路が、チョークコイルの前段の上ピーク電圧を検出
する上ピーク電圧検出回路と、チョークコイル後段の平
滑電圧を検出しこの電圧値と前記ピーク電圧検出回路の
出力値とを比較する減算回路と、当該減算回路からの出
力値と基準電圧を作り出す基準電圧発生回路からの出力
値とを比較する比較回路と、当該比較回路からの出力を
ＰＷＭ発信させるＰＷＭ発振回路と、当該ＰＷＭ発振回
路の出力により前記トランジスタを駆動するドライブ回
路とから構成され、前記チョークコイルと減算回路との
間にしたピーク電圧検出回路を配置したことを特徴とす
る力率改善回路とする。 【００１６】 【実施例】本発明の力率改善回路を図１に示す。図１に
おいて、交流電源E1に整流器が接続され、この後段に整
流器DSからの出力電圧を昇圧するチョークコイルL1とト
ランジスタQ1、ダイオードD1、平滑用コンデンサC1が設
けられている。また、前記チョークコイルL1の前後段に
はＰＷＭ制御回路が備えられている。このＰＷＭ制御回
路は、整流器DSとチョークコイルL1との間の電圧、特に
整流器DSにより作り出される整流波形の上ピーク電圧値
を検出する上ピーク電圧検出回路10と、チョークコイル
L1の後段の電圧を検出し、出力波形の下限値（下ピーク
値）を演算する下ピーク電圧検出回路15と、当該下ピー
ク電圧検出回路15から出力される電圧値と前記上ピーク
電圧検出回路10からの電圧値とを比較し差異をとる減算
回路20と、常に一定の基準電圧を作り出す基準電圧発生
回路40と、前記減算回路20と基準電圧発生回路40とを比
較する比較回路30と、この比較回路30からの出力をＰＷ
Ｍ発振させるＰＷＭ発振回路50と、このＰＷＭ発振回路
50からの信号によりトランジスタQ1を駆動する信号を作
り出すドライブ回路60と、から構成されている。なお図
１中の交流電源E1と整流器DS、チョークコイルL1、トラ
ンジスタQ1、ダイオードD1、コンデンサC1は従来の技術
で述べた図３のものと同一もしくは相当分を示してい
る。 【００１７】次に上述した各構成回路の詳細について述
べる。上ピーク電圧検出回路10は、整流器DSからの出力
電圧Viを分圧する分圧抵抗R4とR5と、演算増幅器IC1、
ダイオードD2、コンデンサC2、他の抵抗R3、R6、R7とか
ら構成され、整流器DSからの出力電圧Viのピーク値を維
持（ホールド）している。 【００１８】下ピーク電圧検出回路15は、チョークコイ
ルL1の後段（平滑後）の電圧を検出する分圧抵抗R1とR2
と、これら分圧抵抗からの出力値が入力する演算増幅器
IC11と、当該IC11に逆接続されるダイオード11と当該ダ
イオード11に直列接続される抵抗11と、直流電源に接続
される並列接続のコンデンサ11と抵抗12とから構成され
ている。当該並列接続のコンデンサ11と抵抗12の直流電
源との反対側の接続部は、前記演算増幅器IC11の入力部
に接続されると共に、減算回路20へと接続されている。 【００１９】減算回路20は、上ピーク電圧検出回路10と
下ピーク電圧検出回路15とからの出力を比較する演算増
幅器IC2と、他の抵抗R8とR9とから構成されている。 【００２０】比較回路30は、基準電圧発生回路40から得
られる基準となる電圧と、前記減算回路20からの出力値
とを比較する演算増幅器IC3とから構成され、この出力
がIC3と鋸波発生回路とで構成されるＰＷＭ発振回路50
を介してドライブ回路60に接続されている。 【００２１】以下に本願発明の動作を説明する。交流電
源E1からの電圧は整流器DSにより整流された後に分圧抵
抗R4とR5により分圧され、演算増幅器IC1とダイオードD
2、コンデンサC2によりピーク電圧を検出し、ホールド
する。ここで得られるピーク電圧V'pの値は、交流電源E
1のピーク電圧に比例したものとなる。また、IC11とD1
1、C11により下ピーク電圧を検出し、ホールドする。こ
こで得られた下ピーク電圧V'oLの値は出力電圧Voの下電
圧VoLに比例したものとなる。ここで前記ピーク電圧V'p
をピーク基準電圧として、また、下ピーク電圧V'oLをフ
ィードバック電圧として減算回路20へ出力し、減算処理
され、この結果が比較回路30に出力され、基準電圧発生
回路40の電圧と比較されるが、このときの基準電圧発生
回路40の値をEとすれば、最終出力電圧Vo、入力電圧Vi
の√2倍となるピーク入力電圧VP、分圧抵抗R1とR2、R
4、R5、R6、R7、R8、R9との関係は、次の「数５」と
「数２」のような式で表される。上記においてVoLと
は、図２に示す図１の各点の電圧波形のうち、Ｂ点にお
ける電圧波形の下限値を示している。 【００２２】 【数５】 【００２３】 【数２】 【００２４】また、昇圧電圧を一定となるように制御を
行うと、入力電圧Viと出力電圧VoLとの関係は、次の
「数６」のような式で表される。 【００２５】 【数６】 【００２６】以上の「数５」と「数２」、「数６」より
分圧抵抗R1とR2、R4、R5、R6、R7、R8、R9とは、次の
「数４」のような関係になる。 【００２７】 【数４】 【００２８】本発明は以上のような関係を保つことで力
率改善回路を構成している。すなわち、図２のＢ波形が
示すとおり、当該Ｂ波形の下電圧VoLは、Ａ波形のピー
ク値近傍に設定される。当該設定値は基準電圧発生回路
40から得る電圧値や、各構成素子の定数等により決定さ
れるが、理想的には、前記VoLがＡ波形のピーク部分に
接することが望ましい。但し各素子のばらつきや特性に
よっては、このＡ波形のピーク値を下回ったり、逆に上
回ることがある。 【００２９】 【発明の効果】上記構成によりVoL−√2Viが一定で、そ
の差を小さくすることで、後段の素子耐圧を従来通りと
することが可能になる。また、入力電圧Viの変動特性に
おいては、従来のコンデンサインプット型と同等以上の
性能が得られる。さらに、チョークコイルL1やトランジ
スタQ1への負担が軽減されるために小型化、且つ低損失
化が実現できる。 【００３０】また、上記構成の通り下ピーク電圧検知回
路15により、従来図２または図４に示す波形図の通り、
Ａ波形のピーク値とＢ波形の下電圧との差が縮まり、所
望の必要かつ十分な最低エネルギーで機器の運転が行
え、信頼性に優れかつ小型化が可能な力率改善回路が提
供できるものとなる。
【図面の簡単な説明】
【図１】本発明の力率改善回路を示す
【図２】図１の各点における電圧出力波形を示す
【図３】従来の力率改善回路を示す
【図４】図１の各点における電圧出力波形を示す
【符号の説明】
図において同一符号は同一、または相当部分を示す
E1 交流電源
DS 整流器
L1 チョークコイル
Q1 トランジスタ
D1 ダイオード
C1 コンデンサ
10 上ピーク電圧検出回路
15 下ピーク電圧検出回路
20 減算回路
30 比較回路
40 基準電圧発生回路
50 ＰＷＭ発信回路
60 ドライブ回路
Claims (1)
- 【特許請求の範囲】 【請求項１】交流電源を電源とし、チョークコイルと、
トランジスタ、ＰＷＭ制御回路を使用して出力電圧を昇
圧、平滑する力率改善回路において、前記ＰＷＭ制御回
路が、チョークコイルの前段の上ピーク電圧を検出する
上ピーク電圧検出回路と、チョークコイル後段の平滑電
圧を検出しこの電圧値と前記ピーク電圧検出回路の出力
値とを比較する減算回路と、当該減算回路からの出力値
と基準電圧を作り出す基準電圧発生回路からの出力値と
を比較する比較回路と、当該比較回路からの出力をＰＷ
Ｍ発信させるＰＷＭ発振回路と、当該ＰＷＭ発振回路の
出力により前記トランジスタを駆動するドライブ回路と
から構成され、前記チョークコイルと減算回路との間に
したピーク電圧検出回路を配置したことを特徴とする力
率改善回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001192022A JP2003009534A (ja) | 2001-06-25 | 2001-06-25 | 力率改善回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001192022A JP2003009534A (ja) | 2001-06-25 | 2001-06-25 | 力率改善回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003009534A true JP2003009534A (ja) | 2003-01-10 |
Family
ID=19030536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001192022A Pending JP2003009534A (ja) | 2001-06-25 | 2001-06-25 | 力率改善回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003009534A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7348443B2 (ja) | 2018-06-28 | 2023-09-21 | テキサス インスツルメンツ インコーポレイテッド | ピーク検出方法、装置、及び回路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63151018A (ja) * | 1986-12-16 | 1988-06-23 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS63151018U (ja) * | 1987-03-25 | 1988-10-04 | ||
| JPH1032977A (ja) * | 1996-07-16 | 1998-02-03 | Diamond Electric Mfg Co Ltd | 力率改善回路 |
-
2001
- 2001-06-25 JP JP2001192022A patent/JP2003009534A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63151018A (ja) * | 1986-12-16 | 1988-06-23 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS63151018U (ja) * | 1987-03-25 | 1988-10-04 | ||
| JPH1032977A (ja) * | 1996-07-16 | 1998-02-03 | Diamond Electric Mfg Co Ltd | 力率改善回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7348443B2 (ja) | 2018-06-28 | 2023-09-21 | テキサス インスツルメンツ インコーポレイテッド | ピーク検出方法、装置、及び回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3774788B2 (ja) | 力率補償電源装置 | |
| US9716426B2 (en) | Switching power supply circuit | |
| JP5277952B2 (ja) | スイッチング電源回路 | |
| US6437994B1 (en) | LLC converter includes a current variation detector for correcting a frequency adjusting control signal of an included difference detector | |
| US9444246B2 (en) | Power converter with switching element | |
| JP2019068675A (ja) | 交流−直流変換装置 | |
| US20180219473A1 (en) | Power supply apparatus converting input voltage to predetermined output voltage and controlling output voltage based on feedback signal corresponding to output voltage | |
| US7206209B2 (en) | Switching power supply apparatus with error amplification control | |
| US8335094B2 (en) | Power frequency converter | |
| JP6911677B2 (ja) | 交流−直流変換装置 | |
| TWI387192B (zh) | 用來降低直流轉換器之能量損失的方法與相關控制裝置及直流轉換器 | |
| JP3007934B2 (ja) | 力率改善回路 | |
| JP2011155813A (ja) | Ｐｆｃコンバータの制御回路、制御方法、および電源装置 | |
| JP2609330B2 (ja) | 電源装置 | |
| JP2003009534A (ja) | 力率改善回路 | |
| JP3511989B2 (ja) | スイッチング電源装置 | |
| JP4341641B2 (ja) | 電源装置 | |
| JPH05292741A (ja) | 電源高調波特性を改善するフォワードコンバータ | |
| JPH10285923A (ja) | 電源装置及び電源装置における電圧制御方法 | |
| WO2007054886A2 (en) | Boost converter for power factor correction | |
| JP2004297915A (ja) | 直流電源装置 | |
| JPS58107267A (ja) | 溶接用電源 | |
| JP3045204B2 (ja) | スイッチング電源装置 | |
| JPH08331849A (ja) | 整流回路 | |
| JPH0984355A (ja) | スイッチング式直流電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101116 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101118 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110315 |