JP2003008941A - Integrated circuit - Google Patents

Integrated circuit

Info

Publication number
JP2003008941A
JP2003008941A JP2001191534A JP2001191534A JP2003008941A JP 2003008941 A JP2003008941 A JP 2003008941A JP 2001191534 A JP2001191534 A JP 2001191534A JP 2001191534 A JP2001191534 A JP 2001191534A JP 2003008941 A JP2003008941 A JP 2003008941A
Authority
JP
Japan
Prior art keywords
data
processing
data transmission
circuit
supply path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001191534A
Other languages
Japanese (ja)
Inventor
Yasuhiko Otani
安彦 大谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001191534A priority Critical patent/JP2003008941A/en
Publication of JP2003008941A publication Critical patent/JP2003008941A/en
Pending legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an integrated circuit for incorporating a digital signal processor(DSP) or the like that can reduce the noise. SOLUTION: The integrated circuit provided with the DSP and a plurality of processing blocks connected to the DSP is provided with a data transmission line changeover means 180 that sets a data transmission line between processing blocks for selected processing, data transmission line opening means 112, 122, 132, 142, 152 that disconnect picture blocks not connected by data transmission lines 181-189 set by the switching of the data transmission line changeover means 180, and clock supply path cut means 113, 123, 133, 143, 153 that disconnect a clock supply path 171 to processing blocks not connected to the data transmission lines set by the switching by the data transmission line changeover means 180.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、例えばオーディオ
データやビデオデータの処理を行う集積回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an integrated circuit for processing audio data and video data, for example.

【0002】[0002]

【従来の技術】従来、オーディオデータやビデオデータ
の処理を行う集積回路として、DSP(Digital Signal
Processor)と称される回路が内蔵された集積回路があ
り、各種オーディオ機器やビデオ機器に適用されてい
る。このDSPは、デジタル処理でオーディオデータや
ビデオデータに各種信号処理を施すものであり、例えば
オーディオ用のDSPの場合には、音質を調整する処理
を施したり、残響音を付加したり、サラウンド用の処理
を施す等のオーディオ処理がデジタル処理で実行され
る。また、ビデオ用のDSPの場合には、画質を調整す
る等のビデオ処理がデジタル処理で実行される。
2. Description of the Related Art Conventionally, a DSP (Digital Signal) has been used as an integrated circuit for processing audio data and video data.
There is an integrated circuit that contains a circuit called Processor) and is applied to various audio equipment and video equipment. This DSP performs various kinds of signal processing on audio data and video data by digital processing. For example, in the case of an DSP for audio, processing for adjusting sound quality, addition of reverberation sound, and surround sound are performed. The audio processing such as the processing of (1) is executed digitally. In the case of a video DSP, video processing such as image quality adjustment is digitally executed.

【0003】このDSPが内蔵された集積回路として、
データの入力処理や出力処理を行う回路ブロックが内蔵
されたものも存在する。例えば、オーディオ用のDSP
が内蔵された集積回路の場合、アナログオーディオ信号
を、DSPが扱えるデジタルオーディオデータに変換す
るアナログ/デジタル変換回路や、DSPが処理したデ
ジタルオーディオデータを、アナログオーディオ信号に
変換するデジタル/アナログ変換回路や、DSPが扱う
フォーマットのデジタルオーディオデータを、他のフォ
ーマットのデジタルオーディオデータに変換するインタ
ーフェースを、DSPが構成された集積回路に内蔵させ
るようにした回路も存在する。
As an integrated circuit incorporating this DSP,
There is also one having a built-in circuit block that performs data input processing and data output processing. For example, DSP for audio
In the case of an integrated circuit with a built-in circuit, an analog / digital conversion circuit that converts an analog audio signal into digital audio data that can be processed by a DSP, and a digital / analog conversion circuit that converts digital audio data processed by the DSP into an analog audio signal There is also a circuit in which an interface for converting digital audio data in a format handled by a DSP into digital audio data in another format is built in an integrated circuit in which the DSP is configured.

【0004】このように1つの集積回路に多くの処理ブ
ロックを内蔵させることで、それだけオーディオ機器や
ビデオ機器が備える回路基板に取付けられる集積回路の
数を少なくすることができ、機器の回路基板の構成を簡
単にすることができる。
By incorporating many processing blocks in one integrated circuit as described above, the number of integrated circuits mounted on the circuit board of the audio equipment or the video equipment can be reduced correspondingly, and the circuit board of the equipment can be reduced. The configuration can be simplified.

【0005】[0005]

【発明が解決しようとする課題】ところで、1つの集積
回路内に多くの処理ブロックを集積させた場合、1つの
集積回路内で非常に多くの信号処理が行われることにな
り、集積回路が発するノイズが増大する問題があった。
即ち、近年オーディオデータ処理やビデオデータ処理に
使用する回路が扱うクロック信号の周波数は高くなる傾
向にあり、集積回路が発する不要な高周波ノイズも無視
できないレベルにある。このため、このような集積回路
を使用する場合には、シールドケースで集積回路を覆う
ような対処が必要になる問題があった。
By the way, when many processing blocks are integrated in one integrated circuit, an extremely large amount of signal processing is performed in one integrated circuit, which is generated by the integrated circuit. There was a problem that noise increased.
That is, in recent years, the frequency of a clock signal handled by a circuit used for audio data processing or video data processing tends to be high, and unnecessary high frequency noise generated by an integrated circuit is at a level that cannot be ignored. Therefore, when such an integrated circuit is used, there is a problem that it is necessary to take measures such as covering the integrated circuit with a shield case.

【0006】一般に、デジタル回路を含む集積回路にお
いては、クロック信号のように一定の周期を持った入力
信号により作動させた場合、クロック信号のハイレベ
ル、ローレベル間の状態遷移のタイミングに発生する瞬
間的な大きな電流消費により、クロックパルスに同期し
た高周波ノイズを発生させており、回路規模が大きい
程、高周波ノイズの電力レベルが大きくなる問題があっ
た。
Generally, in an integrated circuit including a digital circuit, when it is operated by an input signal having a constant period such as a clock signal, it occurs at the timing of state transition between the high level and the low level of the clock signal. High-frequency noise synchronized with the clock pulse is generated due to large instantaneous current consumption, and there is a problem that the power level of the high-frequency noise increases as the circuit scale increases.

【0007】本発明の目的は、この種の集積回路のノイ
ズ発生を低減させることにある。
It is an object of the present invention to reduce noise generation in this type of integrated circuit.

【0008】[0008]

【課題を解決するための手段】本発明は、複数の処理ブ
ロックを備えた集積回路において、処理を行うことが選
択された処理ブロック間でのデータ伝送路を設定するデ
ータ伝送路切換手段と、データ伝送路切換手段での切換
で設定されたデータ伝送路で接続されてない処理ブロッ
クを、データ伝送路と切り離すデータ伝送路開放手段
と、データ伝送路切換手段での切換で設定されたデータ
伝送路で接続されてない処理ブロックへのクロック供給
路を切り離すクロック供給路開放手段とを備えるように
したものである。
According to the present invention, in an integrated circuit having a plurality of processing blocks, a data transmission path switching means for setting a data transmission path between processing blocks selected to be processed, Data transmission path opening means for disconnecting a processing block not connected by the data transmission path set by the data transmission path switching means from the data transmission path, and data transmission set by the switching by the data transmission path switching means A clock supply path opening means for disconnecting a clock supply path to a processing block that is not connected by a path is provided.

【0009】このようにしたことで、集積回路内で、デ
ータ処理を行う処理ブロック以外の処理ブロックについ
ては、データ伝送路と切り離され、さらにクロックも供
給されなくなるので、データ処理動作を全く実行せず、
該当する処理ブロックがノイズ発生源にならない。
By doing so, the processing blocks other than the processing block for performing the data processing are separated from the data transmission path and the clock is not supplied in the integrated circuit, so that the data processing operation cannot be executed at all. No
The corresponding processing block does not become a noise source.

【0010】[0010]

【発明の実施の形態】以下、本発明の一実施の形態を図
1〜図3を参照して説明する。
BEST MODE FOR CARRYING OUT THE INVENTION An embodiment of the present invention will be described below with reference to FIGS.

【0011】図1は本例の集積回路を、機能から見たブ
ロック図で示した図である。本例においては、オーディ
オ信号処理回路として構成された集積回路としてある。
図1を参照してその構成を説明すると、集積回路である
オーディオ信号処理回路100は、データ処理ブロック
として、アナログ/デジタル変換回路110と、デジタ
ル/アナログ変換回路120と、入力用インターフェー
ス回路130と、出力用インターフェース回路140
と、デジタルシグナルプロセッサ(以下DSPと称す
る)150とを備える。
FIG. 1 is a block diagram showing the integrated circuit of this embodiment in terms of its function. In this example, the integrated circuit is configured as an audio signal processing circuit.
To describe the configuration with reference to FIG. 1, the audio signal processing circuit 100, which is an integrated circuit, includes an analog / digital conversion circuit 110, a digital / analog conversion circuit 120, and an input interface circuit 130 as data processing blocks. , Output interface circuit 140
And a digital signal processor (hereinafter referred to as DSP) 150.

【0012】アナログ/デジタル変換回路110は、入
力端子111に得られるアナログオーディオ信号を、D
SP150が扱うフォーマットのオーディオデータに変
換する処理ブロックである。デジタル/アナログ変換回
路120は、DSP150が扱うフォーマットのオーデ
ィオデータを、アナログオーディオ信号に変換して、出
力端子121に供給する処理ブロックである。
The analog / digital conversion circuit 110 converts the analog audio signal obtained at the input terminal 111 to D
This is a processing block for converting into audio data of a format handled by SP150. The digital / analog conversion circuit 120 is a processing block that converts audio data in a format handled by the DSP 150 into an analog audio signal and supplies the analog audio signal to the output terminal 121.

【0013】入力用インターフェース回路130は、デ
ータ入力端子131に得られるIEC60958規格で
定められたフォーマットのデジタルオーディオデータ
を、DSP150が扱うフォーマットのオーディオデー
タに変換する処理ブロックである。出力用インターフェ
ース回路140は、DSP150が扱うフォーマットの
オーディオデータを、IEC60958規格で定められ
たフォーマットのデジタルオーディオデータに変換し
て、データ出力端子141に供給する処理ブロックであ
る。IEC60958規格は、デジタルオーディオデー
タを伝送用のデータ構成とするための規格であり、オー
ディオ機器が備えるデジタルオーディオデータ入力端子
や出力端子から入出力されるデジタルオーディオデータ
のフォーマットとして、標準的なものである。
The input interface circuit 130 is a processing block for converting digital audio data in a format defined by the IEC60958 standard obtained at the data input terminal 131 into audio data in a format handled by the DSP 150. The output interface circuit 140 is a processing block that converts audio data in a format handled by the DSP 150 into digital audio data in a format defined by the IEC60958 standard and supplies the digital audio data to the data output terminal 141. The IEC60958 standard is a standard for forming digital audio data into a data structure for transmission, and is a standard format of digital audio data input / output from a digital audio data input terminal or an output terminal included in an audio device. is there.

【0014】そして、オーディオ信号処理回路100に
入力してアナログ/デジタル変換回路110又は入力用
インターフェース回路130で変換されたデジタルオー
ディオデータを、DSP150に供給し、必要によりデ
ータ処理を施し、DSP150が出力するデジタルオー
ディオデータを、デジタル/アナログ変換回路120又
は出力用インターフェース回路140に供給し、オーデ
ィオ信号処理回路100から出力させる。DSP150
でのデータ処理が必要でない場合には、DSP150を
経由しないで、アナログ/デジタル変換回路110又は
入力用インターフェース回路130から、直接デジタル
/アナログ変換回路120又は出力用インターフェース
回路140にオーディオデータを供給して、出力させる
場合もある。
Then, the digital audio data input to the audio signal processing circuit 100 and converted by the analog / digital conversion circuit 110 or the input interface circuit 130 is supplied to the DSP 150, subjected to data processing as necessary, and output from the DSP 150. The digital audio data to be output is supplied to the digital / analog conversion circuit 120 or the output interface circuit 140 and output from the audio signal processing circuit 100. DSP150
If the data processing is not required, the audio data is directly supplied from the analog / digital conversion circuit 110 or the input interface circuit 130 to the digital / analog conversion circuit 120 or the output interface circuit 140 without passing through the DSP 150. And output it.

【0015】オーディオ信号処理回路100内でのデー
タ処理状態や、データの供給経路については、コントロ
ーラ160の制御で設定される。また、各処理ブロック
110〜150が処理動作を行う上で必要なクロック
は、クロック発生回路170から供給される。さらに、
各処理ブロック110〜150が処理動作を行う上で必
要な電源は、電源回路190から供給される。但し、ク
ロック発生回路170や電源回路190については、オ
ーディオ信号処理回路100の外部に用意されて、その
外部から得られるクロックや電源を集積回路内の各処理
ブロック110〜150に供給する構成の場合もある。
クロック発生回路170から供給されるクロックとして
は、例えばオーディオデータのサンプリング周波数の1
28倍以上の周波数としてあり、例えば10MHz以上
の周波数の信号がクロック信号として使用される。
The data processing state in the audio signal processing circuit 100 and the data supply path are set by the control of the controller 160. A clock generation circuit 170 supplies a clock necessary for each processing block 110 to 150 to perform a processing operation. further,
The power supply circuit 190 supplies power necessary for the processing blocks 110 to 150 to perform processing operations. However, the clock generation circuit 170 and the power supply circuit 190 are provided outside the audio signal processing circuit 100, and a clock and power obtained from the outside are supplied to the processing blocks 110 to 150 in the integrated circuit. There is also.
The clock supplied from the clock generation circuit 170 is, for example, 1 of the sampling frequency of audio data.
The frequency is 28 times or more, and for example, a signal having a frequency of 10 MHz or more is used as the clock signal.

【0016】なお、図1に示した端子111,121,
131,141は、集積回路であるオーディオ信号処理
回路100の入力端子又は出力端子であり、これらの端
子が機器の回路基板に接続されるものである。また、こ
の処理回路100が扱うデジタルオーディオデータは、
2チャンネル又はそれ以上のマルチチャンネルオーディ
オデータであり、処理回路100の各処理ブロックにつ
いても、その複数チャンネルのオーディオデータを処理
できる構成としてあるが、ここでは説明を簡単にするた
めに、各処理ブロックには1チャンネル(1系統)の端
子だけを接続させてある。
The terminals 111, 121, shown in FIG.
Reference numerals 131 and 141 denote input terminals or output terminals of the audio signal processing circuit 100 which is an integrated circuit, and these terminals are connected to the circuit board of the device. The digital audio data handled by the processing circuit 100 is
It is multi-channel audio data of 2 channels or more, and each processing block of the processing circuit 100 is also configured to be able to process audio data of a plurality of channels, but here, for simplification of description, each processing block is processed. Is connected to only one channel (one system) terminal.

【0017】図2は、本例のオーディオ信号処理回路1
00の内部の各処理ブロック110〜150間の接続構
成を示した図である。各処理ブロック110〜150間
のデータ伝送路181〜185の接続を設定するデータ
切換部180を備え、このデータ切換部180での切換
えがコントローラ160により制御される。この場合、
各処理ブロック110〜150とデータ伝送路181〜
185との間には、データ伝送路開放用スイッチ11
2,122,132,142,152が個別に接続して
ある。
FIG. 2 shows an audio signal processing circuit 1 of this example.
10 is a diagram showing a connection configuration between processing blocks 110 to 150 inside 00. FIG. A data switching unit 180 for setting the connection of the data transmission paths 181 to 185 between the processing blocks 110 to 150 is provided, and switching by the data switching unit 180 is controlled by the controller 160. in this case,
Each processing block 110-150 and data transmission line 181-
The switch 11 for opening the data transmission line
2, 122, 132, 142 and 152 are individually connected.

【0018】また、クロック発生回路170からクロッ
ク供給路171を介して各処理ブロック110〜150
にクロック信号が供給される。この場合、各処理ブロッ
ク110〜150とクロック供給路171との間には、
クロック供給路開放用スイッチ113,123,13
3,143,153が個別に接続してあり、各処理ブロ
ックへのクロック信号の供給を個別に制御できるように
してある。
Further, each processing block 110 to 150 is supplied from the clock generation circuit 170 via the clock supply path 171.
Is supplied with a clock signal. In this case, between each of the processing blocks 110 to 150 and the clock supply path 171,
Clock supply path opening switches 113, 123, 13
3, 143 and 153 are individually connected to each other so that the supply of the clock signal to each processing block can be individually controlled.

【0019】さらに、電源回路190から電源供給路1
91を介して各処理ブロック110〜150に電源が供
給される。この場合、各処理ブロック110〜150と
電源供給路191との間には、電源供給路開放用スイッ
チ114,124,134,144,154が個別に接
続してあり、各処理ブロックへの電源の供給についても
個別に制御できるようにしてある。
Further, from the power supply circuit 190 to the power supply path 1
Power is supplied to each processing block 110 to 150 via 91. In this case, power supply path opening switches 114, 124, 134, 144, and 154 are individually connected between the processing blocks 110 to 150 and the power supply path 191, and the power to each processing block is supplied. The supply can also be controlled individually.

【0020】データ伝送路181〜185に接続したデ
ータ伝送路開放用スイッチ112,122,132,1
42,152と、クロック供給路171に接続したクロ
ック供給路開放用スイッチ113,123,133,1
43,153と、電源供給路191に接続した電源供給
路開放用スイッチ114,124,134,144,1
54は、コントローラ160からの指令により処理ブロ
ック単位で連動して制御される構成としてある。
Data transmission line opening switches 112, 122, 132, 1 connected to the data transmission lines 181-185.
42, 152 and clock supply path opening switches 113, 123, 133, 1 connected to the clock supply path 171.
43, 153 and the power supply path opening switches 114, 124, 134, 144, 1 connected to the power supply path 191.
54 is configured to be controlled in conjunction with each other in processing block units in response to a command from the controller 160.

【0021】即ち、アナログ/デジタル変換回路110
に接続されたデータ伝送路開放用スイッチ112と、ク
ロック供給路開放用スイッチ113と、電源供給路開放
用スイッチ114は、コントローラ160からのスイッ
チ制御データ供給路161を介して供給される制御デー
タにより、同時に接続状態又は開放状態に制御される。
That is, the analog / digital conversion circuit 110
The data transmission path opening switch 112, the clock supply path opening switch 113, and the power supply path opening switch 114, which are connected to each other, are controlled by the control data supplied from the controller 160 via the switch control data supply path 161. At the same time, the connection state or the open state is controlled.

【0022】デジタル/アナログ変換回路120に接続
されたデータ伝送路開放用スイッチ122と、クロック
供給路開放用スイッチ123と、電源供給路開放用スイ
ッチ124は、コントローラ160からのスイッチ制御
データ供給路162を介して供給される制御データによ
り、同時に接続状態又は開放状態に制御される。
The data transmission path opening switch 122, the clock supply path opening switch 123, and the power supply path opening switch 124 connected to the digital / analog conversion circuit 120 are the switch control data supply path 162 from the controller 160. At the same time, the connection state or the open state is controlled by the control data supplied via.

【0023】入力用インターフェース回路130に接続
されたデータ伝送路開放用スイッチ132と、クロック
供給路開放用スイッチ133と、電源供給路開放用スイ
ッチ134は、コントローラ160からのスイッチ制御
データ供給路163を介して供給される制御データによ
り、同時に接続状態又は開放状態に制御される。
The data transmission path opening switch 132, the clock supply path opening switch 133, and the power supply path opening switch 134 connected to the input interface circuit 130 connect the switch control data supply path 163 from the controller 160. The control data supplied via the control means simultaneously controls the connection state or the open state.

【0024】出力用インターフェース回路140に接続
されたデータ伝送路開放用スイッチ142と、クロック
供給路開放用スイッチ143と、電源供給路開放用スイ
ッチ144は、コントローラ160からのスイッチ制御
データ供給路164を介して供給される制御データによ
り、同時に接続状態又は開放状態に制御される。
The data transmission path opening switch 142, the clock supply path opening switch 143, and the power supply path opening switch 144 connected to the output interface circuit 140 connect the switch control data supply path 164 from the controller 160. The control data supplied via the control means simultaneously controls the connection state or the open state.

【0025】DSP150に接続されたデータ伝送路開
放用スイッチ152と、クロック供給路開放用スイッチ
153と、電源供給路開放用スイッチ154は、コント
ローラ160からのスイッチ制御データ供給路165を
介して供給される制御データにより、同時に接続状態又
は開放状態に制御される。なお、DSP150に接続さ
れたデータ伝送路185については、実際にはDSP1
50へのデータ入力用の伝送路と、DSP150からの
データ出力用の伝送路とが用意されているが、データ伝
送路開放用スイッチ152については、データ入力用と
データ出力用とで同時に接続状態又は開放状態に制御さ
れる。
The data transmission path opening switch 152, the clock supply path opening switch 153, and the power supply path opening switch 154 connected to the DSP 150 are supplied from the controller 160 via the switch control data supply path 165. The control data simultaneously controls the connection state or the open state. The data transmission path 185 connected to the DSP 150 is actually the DSP 1
A transmission line for data input to 50 and a transmission line for data output from the DSP 150 are prepared, but the data transmission line opening switch 152 is in the connected state for data input and data output at the same time. Alternatively, it is controlled to an open state.

【0026】コントローラ160には、処理回路100
の外部の制御手段(図示せず)から、処理回路100内
での処理状態を設定させる指令が供給される。この指令
に基づいてコントローラ160は内部の処理ブロックで
の処理状態と、処理ブロック間のデータ伝送状態を設定
する。データ伝送状態については、データ切換部180
でのデータ伝送路181〜185の接続を制御すること
で、設定される。
The controller 160 includes a processing circuit 100.
An external control means (not shown) supplies a command for setting the processing state in the processing circuit 100. Based on this command, the controller 160 sets the processing state in the internal processing blocks and the data transmission state between the processing blocks. Regarding the data transmission state, the data switching unit 180
It is set by controlling the connection of the data transmission paths 181 to 185.

【0027】例えば、端子111に得られるアナログオ
ーディオ信号を入力とし、端子121から処理されたア
ナログオーディオ信号を出力させる場合には、アナログ
/デジタル変換回路110に接続されたデータ伝送路1
81を、データ切換部180でDSP150に接続され
たデータ伝送路185に接続して、DSP150にオー
ディオデータを入力させ、さらにDSP150で処理さ
れたデータの出力用の伝送路として、DSP150に接
続されたデータ伝送路185を、データ切換部180で
デジタル/アナログ変換回路120に接続されたデータ
伝送路182に接続する。
For example, when the analog audio signal obtained at the terminal 111 is input and the processed analog audio signal is output at the terminal 121, the data transmission line 1 connected to the analog / digital conversion circuit 110 is used.
81 is connected to the data transmission line 185 connected to the DSP 150 by the data switching unit 180 to input audio data to the DSP 150, and further connected to the DSP 150 as a transmission line for outputting the data processed by the DSP 150. The data transmission line 185 is connected to the data transmission line 182 connected to the digital / analog conversion circuit 120 by the data switching unit 180.

【0028】このとき、スイッチ制御データ供給路16
1,162,163,164,165を介して各スイッ
チに供給する制御データとしては、アナログ/デジタル
変換回路110に接続されたスイッチ112,113,
114と、デジタル/アナログ変換回路120に接続さ
れたスイッチ122,123,124と、DSP150
に接続されたスイッチ152,153,154について
は、スイッチ制御データ供給路161,162,165
を介して供給する制御データで、それぞれ接続状態とす
る。そして、その他の処理ブロック130,140に接
続されたスイッチ132,133,134,142,1
43,144については、スイッチ制御データ供給路1
63,164を介して供給する制御データで、それぞれ
開放状態とする。
At this time, the switch control data supply path 16
Control data to be supplied to each switch via 1, 162, 163, 164, and 165 include switches 112, 113, which are connected to the analog / digital conversion circuit 110.
114, switches 122, 123, 124 connected to the digital / analog conversion circuit 120, and DSP 150.
The switches 152, 153, 154 connected to the switch control data supply paths 161, 162, 165
The control data is supplied via the respective terminals and is set to the connected state. Then, the switches 132, 133, 134, 142, 1 connected to the other processing blocks 130, 140
43 and 144, the switch control data supply path 1
The control data supplied via 63 and 164 are set to the open state.

【0029】このようにしたことで、データ切換部18
0でのデータ伝送路の切換えで、DSP150までの入
力経路及びDSP150からの出力経路が設定され、こ
の処理回路100に入力したオーディオデータの処理が
適正に実行されて出力されるようになる。このとき、上
述したクロック供給路開放用スイッチ及び電源供給路開
放用スイッチの設定により、処理回路100内の処理を
実行する処理ブロック110,120,150には、そ
れぞれクロックと電源が供給され、その供給される電源
とクロックを使用して作動するようになり、それぞれの
処理ブロック110,120,150で正しくデータ処
理が行われる。
By doing so, the data switching unit 18
By switching the data transmission path at 0, the input path to the DSP 150 and the output path from the DSP 150 are set, and the processing of the audio data input to the processing circuit 100 is properly executed and output. At this time, the clock and the power are supplied to the processing blocks 110, 120, and 150 that execute the processing in the processing circuit 100, respectively, by the setting of the clock supply path opening switch and the power supply path opening switch described above. It operates by using the supplied power and clock, and the data processing is correctly performed in each processing block 110, 120, 150.

【0030】そして、このときデータ処理が必要ない処
理ブロックである、入力用インターフェース部130及
び出力用インターフェース部140は、データ伝送路開
放用スイッチ132,142が開放状態に設定されてい
るので、データ伝送路を介したデータの供給が全くない
と共に、クロック供給路開放用スイッチ133,143
及び電源供給路開放用スイッチ134,144について
も開放状態に設定されているので、クロック信号と電源
の供給もない。従って、入力用インターフェース部13
0と出力用インターフェース部140は全く作動せず、
これらの処理ブロック130,140が作動することに
よるノイズの発生がない。従って、それだけ本例のオー
ディオ信号処理回路100が発するノイズを低減させる
ことができる。特に、クロック信号のハイレベル,ロー
レベル間の状態遷移のタイミングに発生する瞬間的な大
きな電流消費により発生するノイズである、クロックパ
ルスに同期した高周波ノイズを、非動作状態の処理ブロ
ックから発生させることがなく、効果的にノイズレベル
を低下させることができる。
At this time, in the input interface section 130 and the output interface section 140, which are processing blocks that do not require data processing, since the data transmission line opening switches 132 and 142 are set to the open state, There is no data supply through the transmission line and the clock supply line opening switches 133 and 143 are opened.
Also, since the power supply path opening switches 134 and 144 are set to the open state, neither the clock signal nor the power is supplied. Therefore, the input interface unit 13
0 and the output interface unit 140 do not operate at all,
No noise is generated due to the operation of these processing blocks 130 and 140. Therefore, the noise generated by the audio signal processing circuit 100 of this example can be reduced accordingly. In particular, high-frequency noise synchronized with a clock pulse, which is noise generated by a momentary large current consumption that occurs at the timing of state transition between a high level and a low level of a clock signal, is generated from a non-operating processing block. And the noise level can be effectively reduced.

【0031】図3は、本例のオーディオ信号処理回路1
00が発するノイズレベルの例を示した図である。図3
Aは、オーディオ信号処理回路100内のデータ処理を
行う処理ブロックだけを、データ伝送路と接続させた上
で、その処理ブロックだけに電源とクロックを供給し
て、作動させたときのノイズレベルを計測した例であ
る。図3Bは、オーディオ信号処理回路100内の全て
の処理ブロックをデータ伝送路と接続させた上で、全て
の処理ブロックに電源とクロックを供給して、作動させ
たときのノイズレベルを計測した例である。図3Aと図
3Bを比較すると判るように、図3Aに示す本例の処理
回路100での動作時の方が、ノイズレベルが低いこと
が判り、特に高い周波数帯のノイズレベルが大きく低下
していることが判る。
FIG. 3 shows an audio signal processing circuit 1 of this example.
It is the figure which showed the example of the noise level which 00 emits. Figure 3
In A, only the processing block that performs data processing in the audio signal processing circuit 100 is connected to the data transmission path, and then the power supply and the clock are supplied only to the processing block to determine the noise level when the operation is performed. This is an example of measurement. FIG. 3B is an example in which all the processing blocks in the audio signal processing circuit 100 are connected to the data transmission path, and then the power level and the clock are supplied to all the processing blocks to measure the noise level when they are operated. Is. As can be seen by comparing FIGS. 3A and 3B, it is found that the noise level is lower when the processing circuit 100 of the present example shown in FIG. It is understood that there is.

【0032】なお、DSP150でのデータ処理が必要
ない場合には、入力処理を行う処理ブロックから、直接
出力処理を行う処理ブロックへのデータ伝送経路を、デ
ータ切換部180で設定させて、DSP150に接続さ
れたスイッチ152,153,154についても開放状
態として、DSP150へのデータ供給を無くすと共
に、DSP150へクロック信号と電源が供給されない
ようにしても良い。例えば、端子131から入力したI
EC60958規格のデジタルオーディオデータを、D
SP150でデータ処理することなく、端子121から
アナログオーディオ信号として出力させるような処理
や、端子111から入力したアナログオーディオ信号
を、DSP150でデータ処理することなく、IEC6
0958規格のデジタルオーディオデータとして、端子
141から出力させるような処理も可能である。これら
の場合には、DSP150へのデータ供給がなく、DS
P150へクロック信号と電源が供給されないので、D
SP150がノイズを発することがなく、それだけオー
ディオ信号処理回路100が発するノイズを低減させる
ことができる。
When the data processing in the DSP 150 is not necessary, the data switching section 180 is used to set the data transmission path from the processing block that performs the input processing to the processing block that directly performs the output processing, and the DSP 150 is set. The connected switches 152, 153 and 154 may also be opened so that the data supply to the DSP 150 is eliminated and the clock signal and power are not supplied to the DSP 150. For example, I input from the terminal 131
EC60958 standard digital audio data
The IEC6 does not perform data processing by the SP150 and outputs the analog audio signal from the terminal 121, or processes the analog audio signal input from the terminal 111 by the DSP150.
It is also possible to perform processing such that the digital audio data of 0958 standard is output from the terminal 141. In these cases, there is no data supply to the DSP 150 and the DS
Since the clock signal and power are not supplied to P150, D
The SP 150 does not generate noise, and the noise generated by the audio signal processing circuit 100 can be reduced accordingly.

【0033】なお、ここまでの説明では、各処理ブロッ
クに接続されたデータ伝送路開放用スイッチと、クロッ
ク供給路開放用スイッチと、電源供給路開放用スイッチ
の3つのスイッチを同時に制御して、接続状態又は開放
状態を設定するようにしたが、いずれかのスイッチだけ
を制御するようにしても良い。例えば、電源供給路開放
用スイッチは設けない構成として、電源については全て
の処理ブロックに常時供給するようにしても良い。この
ように電源を常時供給する構成としても、クロック供給
路開放用スイッチで非作動の処理ブロックにはクロック
信号を供給しない構成とすることで、実質的に作動する
ことがなく、それだけノイズの発生を防止できる。
In the above description, the data transmission path opening switch, the clock supply path opening switch, and the power supply path opening switch connected to the respective processing blocks are controlled simultaneously, Although the connection state or the open state is set, only one of the switches may be controlled. For example, the power supply path opening switch may not be provided, and the power may be constantly supplied to all processing blocks. Even if the power supply is always supplied in this way, the clock signal is not supplied to the inactive processing block by the switch for opening the clock supply path so that the processing block does not operate substantially and noise is generated accordingly. Can be prevented.

【0034】また、データ伝送路181〜185に接続
されたデータ伝送路開放用のスイッチについても、省略
するようにして、データ切換部180側での切換えだけ
で、各データ伝送路181〜185のデータ伝送状態を
制御するようにしても良い。但し、データ切換部180
で非接続とされたデータ伝送路であっても、そのときの
信号状態などによってはレベルが低下した信号が漏れる
こともあり、図2に示すようにデータ伝送路開放用のス
イッチ112,122,132,142,152を、そ
れぞれの処理ブロック110〜150のデータ入出力部
の直前に配置することで、より完全にデータの供給を阻
止できるようになり、それだけノイズ低減効果が大き
い。
Further, the switches for opening the data transmission lines connected to the data transmission lines 181 to 185 are omitted, and only the switching on the side of the data switching unit 180 is performed to switch the data transmission lines 181 to 185. The data transmission state may be controlled. However, the data switching unit 180
Even if the data transmission line is not connected at 1, the signal whose level has dropped may leak depending on the signal state at that time, and as shown in FIG. 2, the switches 112, 122, 122 for opening the data transmission line, By arranging 132, 142, and 152 immediately before the data input / output units of the respective processing blocks 110 to 150, it becomes possible to more completely prevent the data supply, and the noise reduction effect is great.

【0035】なお、上述した実施の形態では、アナログ
オーディオ信号の入力変換及び出力変換を行う処理ブロ
ック110,120と、IEC609558規格のオー
ディオデータの入力変換及び出力変換を行う処理ブロッ
ク130,140と、DSP150を設けた、オーディ
オ信号処理回路としての集積回路としたが、その他の処
理ブロックを備えたオーディオ信号処理回路としても良
い。また、入力処理を行う処理ブロックや、出力処理を
行う処理ブロックについても、それぞれ1つずつだけ設
けた構成としても良い。
In the above-described embodiment, processing blocks 110 and 120 that perform input conversion and output conversion of analog audio signals, and processing blocks 130 and 140 that perform input conversion and output conversion of audio data of the IEC609558 standard, Although the integrated circuit as the audio signal processing circuit provided with the DSP 150 is used, the audio signal processing circuit may be provided with other processing blocks. Further, it is also possible to provide only one processing block for performing input processing and one processing block for performing output processing.

【0036】また、内部の複数の処理ブロックが選択的
に使用される集積回路であれば、オーディオ信号の処理
を行う集積回路以外の回路にも適用できる。例えば、図
4に示したように、ビデオ信号処理回路200として構
成される集積回路に適用しても良い。即ち、データ処理
ブロックとして、例えば、アナログビデオ入力端子21
1に得られるビデオ信号をデジタル変換するアナログ/
デジタル変換回路210と、アナログビデオ出力端子2
21から出力させためにビデオデータをアナログ変換す
るデジタル/アナログ変換回路220と、データ入力端
子231に得られるMPEG方式のビデオデータを、こ
の処理回路200が扱うフォーマットのデジタルビデオ
データに変換する入力用インターフェース回路230
と、この処理回路200が扱うフォーマットのデジタル
ビデオデータを、MPEG方式のビデオデータに変換す
る出力用インターフェース回路240と、ビデオデータ
に所定のデータ処理を施すDSP250とを備える構成
とする。
Further, as long as it is an integrated circuit in which a plurality of internal processing blocks are selectively used, it can be applied to a circuit other than the integrated circuit for processing an audio signal. For example, as shown in FIG. 4, it may be applied to an integrated circuit configured as the video signal processing circuit 200. That is, as the data processing block, for example, the analog video input terminal 21
Analog to convert the video signal obtained in 1 to digital
Digital conversion circuit 210 and analog video output terminal 2
21. A digital / analog conversion circuit 220 for analog-converting the video data to be output from the output terminal 21, and an input for converting the MPEG-system video data obtained at the data input terminal 231 into digital video data in the format handled by the processing circuit 200. Interface circuit 230
And an output interface circuit 240 for converting digital video data in a format handled by the processing circuit 200 into MPEG video data, and a DSP 250 for performing predetermined data processing on the video data.

【0037】そして、コントローラ260の制御で、内
部のデータ処理状態及びデータ伝送路の設定が制御さ
れ、データ伝送路を切換えるためのデータ切換部280
を備える。また、クロック発生回路270と電源回路2
90とを備え、クロック信号と電源とが各処理ブロック
に供給される構成としてある。
Under the control of the controller 260, the internal data processing state and the setting of the data transmission path are controlled, and the data switching section 280 for switching the data transmission path.
Equipped with. In addition, the clock generation circuit 270 and the power supply circuit 2
90, and a clock signal and a power supply are supplied to each processing block.

【0038】ここで、図2に示したオーディオ信号処理
回路100の場合と同様に、この図4に示したビデオ信
号処理回路200の場合にも、内部の各処理ブロック2
10,220,230,240,250と、データ伝送
路との間にデータ伝送路開放用スイッチを個別に設け、
クロック供給路にもクロック供給路開放用スイッチを個
別に設け、電源供給路にも電源供給路開放用スイッチを
個別に設けて、それぞれのスイッチの接続状態,開放状
態を処理ブロックの動作状態,非動作状態により制御す
ることで、上述したオーディオ信号処理回路100の場
合と同様に、ビデオ信号処理回路200のノイズレベル
を低減させることが可能になる。
Here, as in the case of the audio signal processing circuit 100 shown in FIG. 2, in the case of the video signal processing circuit 200 shown in FIG.
A data transmission line opening switch is individually provided between 10, 220, 230, 240, 250 and the data transmission line,
A switch for opening the clock supply path is also provided individually for the clock supply path, and a switch for opening the power supply path is also provided individually for the power supply path. By controlling according to the operating state, it becomes possible to reduce the noise level of the video signal processing circuit 200 as in the case of the audio signal processing circuit 100 described above.

【0039】また、上述した実施の形態では、集積回路
の物理的な構成については特に説明しなかったが、IC
或いはLSIとして実用化されている各種集積回路の構
成が適用可能である。
Further, in the above-mentioned embodiment, although the physical structure of the integrated circuit is not particularly explained, the IC
Alternatively, the configurations of various integrated circuits that are put into practical use as LSIs can be applied.

【0040】[0040]

【発明の効果】本発明によると、集積回路内で、データ
処理を行う処理ブロック以外の処理ブロックについて
は、データ伝送路と切り離され、さらにクロックも供給
されなくなるので、データ処理動作を全く実行せず、該
当する処理ブロックがノイズ発生源にならない。従っ
て、それだけ集積回路が発するノイズレベルを低減させ
ることができ、この集積回路が組み込まれた機器のノイ
ズ対策に要するコストを低減できるようになる。
According to the present invention, in the integrated circuit, the processing blocks other than the processing block for performing the data processing are separated from the data transmission path and the clock is not supplied, so that the data processing operation is not executed at all. Therefore, the corresponding processing block does not become a noise source. Therefore, it is possible to reduce the noise level generated by the integrated circuit, and it is possible to reduce the cost required for the noise countermeasure of the device in which the integrated circuit is incorporated.

【0041】この場合、データ伝送路切換手段での切換
で設定されたデータ伝送路で接続されてない処理ブロッ
クへの電源供給路を切り離すようにしたことで、データ
処理動作を必要としない処理ブロックの動作がより完全
に停止するようになり、より完全に非作動の処理ブロッ
クからのノイズ発生を防止できるようになる。
In this case, since the power supply path to the processing block which is not connected by the data transmission path set by the switching by the data transmission path switching means is disconnected, the processing block which does not require the data processing operation is formed. The operation of will be stopped more completely, and it will be possible to prevent the noise generation from the processing block which is not operated completely.

【0042】また、本発明の集積回路をオーディオデー
タ処理、或いはビデオデータ処理を行う集積回路に適用
したことで、オーディオ機器やビデオ機器が発するノイ
ズを効果的に低減させることが可能になる。
Further, by applying the integrated circuit of the present invention to an integrated circuit for performing audio data processing or video data processing, it is possible to effectively reduce noise generated by audio equipment or video equipment.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施の形態による構成例を示す機能
ブロック図である。
FIG. 1 is a functional block diagram showing a configuration example according to an embodiment of the present invention.

【図2】本発明の一実施の形態による内部の接続構成例
を示す構成図である。
FIG. 2 is a configuration diagram showing an internal connection configuration example according to an embodiment of the present invention.

【図3】ノイズレベルの例を示す波形図であり、図3A
は本発明の一実施の形態による処理を実行した場合の一
例であり、図3Bは本発明の処理を実行しない場合の一
例である。
3A is a waveform diagram showing an example of a noise level, and FIG.
Is an example of the case where the process according to the embodiment of the present invention is executed, and FIG. 3B is an example of the case where the process of the present invention is not executed.

【図4】本発明の他の実施の形態による構成例を示す機
能ブロック図である。
FIG. 4 is a functional block diagram showing a configuration example according to another embodiment of the present invention.

【符号の説明】[Explanation of symbols]

100…オーディオ信号処理回路、110…アナログ/
デジタル変換回路、111…アナログオーディオ信号入
力端子、112…データ伝送路開放用スイッチ、113
…クロック供給路開放用スイッチ、114…電源供給路
開放用スイッチ、120…デジタル/アナログ変換回
路、121…アナログオーディオ信号出力端子、122
…データ伝送路開放用スイッチ、123…クロック供給
路開放用スイッチ、124…電源供給路開放用スイッ
チ、130…入力用インターフェース回路、131…デ
ータ入力端子、132…データ伝送路開放用スイッチ、
133…クロック供給路開放用スイッチ、134…電源
供給路開放用スイッチ、140…出力用インターフェー
ス回路、141…データ出力端子、142…データ伝送
路開放用スイッチ、143…クロック供給路開放用スイ
ッチ、144…電源供給路開放用スイッチ、150…デ
ジタルシグナルプロセッサ(DSP)、152…データ
伝送路開放用スイッチ、153…クロック供給路開放用
スイッチ、154…電源供給路開放用スイッチ、160
…コントローラ、161〜165…スイッチ制御データ
供給路、170…クロック発生回路、171…クロック
供給路、180…データ切換部、181〜185…デー
タ伝送路、190…電源回路、191…電源供給路、2
00…ビデオ信号処理回路、210…アナログ/デジタ
ル変換回路、211…アナログビデオ信号入力端子、2
20…デジタル/アナログ変換回路、221…アナログ
ビデオ信号出力端子、230…入力用インターフェース
回路、231…データ入力端子、240…出力用インタ
ーフェース回路、241…データ出力端子、250…デ
ジタルシグナルプロセッサ(DSP)、260…コント
ローラ、270…クロック発生回路、280…データ切
換部、290…電源回路
100 ... Audio signal processing circuit, 110 ... Analog /
Digital conversion circuit, 111 ... Analog audio signal input terminal, 112 ... Data transmission path opening switch, 113
... switch for opening clock supply path, 114 ... switch for opening power supply path, 120 ... digital / analog conversion circuit, 121 ... analog audio signal output terminal, 122
... data transmission path opening switch, 123 ... clock supply path opening switch, 124 ... power supply path opening switch, 130 ... input interface circuit, 131 ... data input terminal, 132 ... data transmission path opening switch,
133 ... Clock supply path opening switch, 134 ... Power supply path opening switch, 140 ... Output interface circuit, 141 ... Data output terminal, 142 ... Data transmission path opening switch, 143 ... Clock supply path opening switch, 144 ... switch for opening power supply path, 150 ... digital signal processor (DSP), 152 ... switch for opening data transmission path, 153 ... switch for opening clock supply path, 154 ... switch for opening power supply path, 160
... controller, 161-165 ... switch control data supply path, 170 ... clock generation circuit, 171 ... clock supply path, 180 ... data switching section, 181-185 ... data transmission path, 190 ... power supply circuit, 191 ... power supply path, Two
00 ... Video signal processing circuit, 210 ... Analog / digital conversion circuit, 211 ... Analog video signal input terminal, 2
20 ... Digital / analog conversion circuit, 221 ... Analog video signal output terminal, 230 ... Input interface circuit, 231 ... Data input terminal, 240 ... Output interface circuit, 241 ... Data output terminal, 250 ... Digital signal processor (DSP) 260 ... Controller, 270 ... Clock generation circuit, 280 ... Data switching unit, 290 ... Power supply circuit

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 データの入力処理を行う1つ又は複数の
入力処理ブロックと、 上記入力処理ブロックが入力処理したデータに所定の処
理を施すデータ処理ブロックと、 上記入力処理ブロックが入力処理したデータ又は上記デ
ータ処理ブロックが処理したデータを出力処理する1つ
又は複数の出力処理ブロックと、 上記それぞれの処理ブロックの内の処理を行うことが選
択された処理ブロック間でのデータ伝送路を設定するデ
ータ伝送路切換手段と、 上記データ伝送路切換手段での切換で設定されたデータ
伝送路で接続されてない処理ブロックを、データ伝送路
と切り離すデータ伝送路開放手段と、 上記データ伝送路切換手段での切換で設定されたデータ
伝送路で接続されてない処理ブロックへのクロック供給
路を切り離すクロック供給路開放手段とを備えた集積回
路。
1. One or a plurality of input processing blocks that perform input processing of data, a data processing block that performs predetermined processing on data that is input processed by the input processing block, and data that is input processed by the input processing block. Alternatively, a data transmission path is set between one or a plurality of output processing blocks that perform output processing of the data processed by the data processing block and a processing block selected to perform the processing of each of the processing blocks. A data transmission path switching means, a data transmission path opening means for disconnecting a processing block which is not connected by the data transmission path set by the switching in the data transmission path switching means from the data transmission path, and the data transmission path switching means Open the clock supply path to disconnect the clock supply path to the processing block that is not connected by the data transmission path set by Integrated circuits and means.
【請求項2】 請求項1記載の集積回路において、 さらに上記データ伝送路切換手段での切換で設定された
データ伝送路で接続されてない処理ブロックへの電源供
給路を切り離す電源供給路開放手段を備えた集積回路。
2. The integrated circuit according to claim 1, further comprising a power supply path opening means for disconnecting a power supply path to a processing block which is not connected by the data transmission path set by the data transmission path switching means. Integrated circuit with.
【請求項3】 請求項1記載の集積回路において、 上記入力処理ブロック及び出力処理ブロックは、オーデ
ィオデータの入力処理及び出力処理を行うブロックであ
り、上記データ処理ブロックは、オーディオデータに対
して所定の処理を施すブロックである集積回路。
3. The integrated circuit according to claim 1, wherein the input processing block and the output processing block are blocks that perform input processing and output processing of audio data, and the data processing block is a predetermined block for audio data. An integrated circuit that is a block that performs the process of.
【請求項4】 請求項1記載の集積回路において、 上記入力処理ブロック及び出力処理ブロックは、ビデオ
データの入力処理及び出力処理を行うブロックであり、
上記データ処理ブロックは、ビデオデータに対して所定
の処理を施すブロックである集積回路。
4. The integrated circuit according to claim 1, wherein the input processing block and the output processing block are blocks that perform input processing and output processing of video data,
The data processing block is an integrated circuit that is a block that performs a predetermined process on video data.
JP2001191534A 2001-06-25 2001-06-25 Integrated circuit Pending JP2003008941A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001191534A JP2003008941A (en) 2001-06-25 2001-06-25 Integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001191534A JP2003008941A (en) 2001-06-25 2001-06-25 Integrated circuit

Publications (1)

Publication Number Publication Date
JP2003008941A true JP2003008941A (en) 2003-01-10

Family

ID=19030142

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001191534A Pending JP2003008941A (en) 2001-06-25 2001-06-25 Integrated circuit

Country Status (1)

Country Link
JP (1) JP2003008941A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8357340B2 (en) 2003-08-19 2013-01-22 Wicken Technology Limited Materials analysis
JP2016032206A (en) * 2014-07-29 2016-03-07 日本電信電話株式会社 Transmission device and transmission method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8357340B2 (en) 2003-08-19 2013-01-22 Wicken Technology Limited Materials analysis
JP2016032206A (en) * 2014-07-29 2016-03-07 日本電信電話株式会社 Transmission device and transmission method

Similar Documents

Publication Publication Date Title
AU2002361761A1 (en) Multi-mode synchronous memory device and method of operating and testing same
CN106851488A (en) The control method of audio output, device and circuit
JP2003008941A (en) Integrated circuit
KR100856001B1 (en) Audio mixer with control module seperated from audio input-output module
JP2001086416A (en) Television receiver
JP3492737B2 (en) Serial data interface circuit
RU2416886C2 (en) Audio output device and television receiver
JPH10164446A (en) Software updating circuit
CN115604405A (en) Electronic device
KR200374941Y1 (en) Selection and Control Device for Microphone
JP4028056B2 (en) mixer
KR100428265B1 (en) Multiple data receiving control Method and Apparatus and transmission system by using a single port
KR100705331B1 (en) Television processing external sound signal and method thereof
JP4059315B2 (en) Audio signal adder
KR100771634B1 (en) A/V system used common-terminal for in/outputting digital audio signal and method thereof
JPH02206219A (en) Timing signal generating circuit
JPH08214400A (en) Digital signal processor
JP2000307443A (en) Module selection controller
CN101207724A (en) Display
KR200287827Y1 (en) Quality-management system for hands-free production using muti-tone analyzer
JP2002353790A (en) Signal changeover device
KR19980085807A (en) IIC bus integrated transmission method of television
JPH0965331A (en) Video signal processor
JP2006235727A (en) Electronic equipment and self-diagnostic method of same
JPS63123280A (en) Digital special effect device